WO2016035176A1 - 光受信器、光終端装置および光通信システム - Google Patents

光受信器、光終端装置および光通信システム Download PDF

Info

Publication number
WO2016035176A1
WO2016035176A1 PCT/JP2014/073238 JP2014073238W WO2016035176A1 WO 2016035176 A1 WO2016035176 A1 WO 2016035176A1 JP 2014073238 W JP2014073238 W JP 2014073238W WO 2016035176 A1 WO2016035176 A1 WO 2016035176A1
Authority
WO
WIPO (PCT)
Prior art keywords
output signal
voltage
signal
circuit
gain amplifier
Prior art date
Application number
PCT/JP2014/073238
Other languages
English (en)
French (fr)
Inventor
大介 三田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2014/073238 priority Critical patent/WO2016035176A1/ja
Priority to CN201580047129.0A priority patent/CN106605365B/zh
Priority to PCT/JP2015/061579 priority patent/WO2016035374A1/ja
Priority to US15/507,924 priority patent/US10003410B2/en
Priority to JP2016546337A priority patent/JP6223584B2/ja
Publication of WO2016035176A1 publication Critical patent/WO2016035176A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/616—Details of the electronic signal processing in coherent optical receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/27—Arrangements for networking
    • H04B10/272—Star-type networks or tree-type networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/615—Arrangements affecting the optical part of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/616—Details of the electronic signal processing in coherent optical receivers
    • H04B10/6165—Estimation of the phase of the received optical signal, phase error estimation or phase error correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/65—Intradyne, i.e. coherent receivers with a free running local oscillator having a frequency close but not phase-locked to the carrier signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/691—Arrangements for optimizing the photodetector in the receiver
    • H04B10/6911—Photodiode bias control, e.g. for compensating temperature variations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/693—Arrangements for optimizing the preamplifier in the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages

Definitions

  • the present invention relates to an optical receiver, an optical terminator, and an optical communication system.
  • a point-to-multipoint called a PON (Passive Optical Network) system realized by a public circuit network using optical fibers.
  • PON Passive Optical Network
  • PON Point to Multi-point
  • the PON system consists of one OLT (Optical Line Terminal), which is an optical termination device of the station side device, and a plurality of subscriber-side terminals connected via an optical star coupler (Star Coupler). It is composed of an ONU (Optical Network Unit) that is a device.
  • the OLT and most of the optical fiber that is the transmission line can be shared with multiple ONUs, so it can be expected to reduce the operation cost.
  • the passive optical star coupler does not require power supply and is easy to install outdoors. There is an advantage that the nature is also high. Because of these advantages, an optical communication system that realizes a broadband network is being actively introduced.
  • a preamplifier mounted on an optical receiver generally includes an automatic gain control (AGC) circuit.
  • AGC automatic gain control
  • another ONU cannot transmit a packet during a packet period in which a certain ONU is transmitting a packet, and it is necessary to shorten the time between packets in order to increase transmission efficiency.
  • the AGC circuit provided in the preamplifier is required to have a high-speed burst reception characteristic that completes AGC convergence at high speed with a short preamble. .
  • the optical receiver including the preamplifier is required to have a high same-symbol continuous tolerance that can be stably received even when continuous bits of the same code are input.
  • the burst reception characteristic and the same code continuous strength are in a trade-off relationship, and it is difficult to achieve both.
  • Patent Document 1 and Patent Document 2 disclose a control method for switching time constants.
  • a feedback type automatic offset in which an amplifier circuit compensates and outputs an offset voltage of an input burst signal based on an offset voltage detected and held with a time constant variably controlled by a time constant control signal.
  • a voltage adjustment (AOC: Auto-Offset Control) circuit a pulse detection circuit that detects the presence or absence of a pulse from a burst signal and outputs a pulse detection signal, and based on the pulse detection signal, the pulse detection interval is reduced in time constant.
  • the pulse non-detection section includes a time constant control circuit that outputs a time constant control signal for increasing the time constant to the AOC circuit.
  • the amplifier circuit is connected to, for example, a stage subsequent to the preamplifier, and is used as an input stage of a limiting amplifier (LIA) that amplifies and limits the burst signal to have a constant amplitude.
  • LIA limiting amplifier
  • the offset voltage is amplified and limited while the offset voltage is added to the input burst signal. Affects the LIA output burst signal in the form of waveform distortion and degrades the waveform quality.
  • the amplifier circuit includes an AOC circuit, and a time constant switching system is used to achieve both burst reception characteristics and the same code continuous strength.
  • the amplifier circuit detects the presence or absence of a pulse, and is controlled to a high-speed time constant in the pulse detection interval, and can output an output burst signal having a stable waveform in a short time, while in the pulse non-detection interval, Controlled by a low-speed time constant, fluctuations in the control signal of the AOC circuit can be suppressed in a section where the same sign bit continues.
  • the preamplifier applies the same time constant switching method as in Patent Document 1 below, and when there is a voltage signal, the time constant of the AOC circuit is increased and the initial response speed of feedback compensation is increased. It is improving. When there is no voltage signal, the time constant is set to a low speed, so that even if a continuous code is received, the baseline fluctuation of the signal is suppressed, the eye opening can be increased, and the stability is improved.
  • time constant control is realized by using a pulse detection circuit, but in Patent Document 2 below, an LIA signal detector (SD: Signal Detector) is used.
  • SD Signal Detector
  • the present invention has been made in view of the above, and an object of the present invention is to obtain an optical receiver, an optical termination device, and an optical communication system that can switch a time constant used in an amplifier circuit without malfunction.
  • the present invention provides a photocurrent conversion element that converts an input optical signal into a current signal, and a pre-converter that converts the current signal from the photocurrent conversion element into a voltage signal.
  • the optical receiver, the optical termination device, and the optical communication system according to the present invention have an effect that the time constant used in the amplifier circuit can be switched without malfunction.
  • FIG. 3 is a block diagram illustrating an example of a circuit configuration of the optical receiver according to the first embodiment. Timing chart for explaining the time constant switching operation of the optical receiver according to the first embodiment.
  • FIG. 2 is a block diagram illustrating an example of a circuit configuration of a convergence state detection circuit according to the first embodiment. Timing chart for explaining the operation of each component of the convergence state detection circuit of the first embodiment
  • FIG. 3 is a block diagram illustrating an example of a circuit configuration of the optical receiver according to the second embodiment.
  • FIG. 4 is a block diagram illustrating an example of a circuit configuration of an optical receiver according to a third embodiment.
  • FIG. 4 is a block diagram illustrating an example of a circuit configuration of a convergence state detection circuit according to a third embodiment.
  • Timing chart for explaining the operation of the convergence state detection circuit of the third embodiment is a block diagram illustrating an example of a circuit configuration of an optical receiver according to a fourth embodiment.
  • Timing chart for explaining the time constant switching operation of the optical receiver of the fourth embodiment is a block diagram illustrating an example of a circuit configuration of a convergence state detection circuit according to a fourth embodiment.
  • FIG. 5 shows the structural example of the optical communication system of Embodiment 5.
  • Embodiment 1 First, in the conventional optical receiver, the operation when the switching of the time constant is performed normally and when the switching is not performed normally due to malfunction will be briefly described.
  • FIG. 1 is a block diagram illustrating an example of a circuit configuration of a conventional optical receiver 100.
  • the optical receiver 100 to which the time constant switching method is applied is assumed to be mounted on the OLT and receive an optical signal from an ONU that constitutes an optical communication system together with the OLT.
  • the optical receiver 100 performs photocurrent conversion on the received optical transmission signal of the ONU by an APD (Avalanche Photo Diode) 1, and converts the current signal converted by the APD 1 into a current voltage by the preamplifier 20.
  • the differential output signal output from the preamplifier 20 is shaped by the LIA 31 of the amplifier 30 and the differential output signal of the LIA 31 is output to a subsequent CDR (Clock Data Recovery) (not shown).
  • the amplifier 30 includes an SD 320 that detects the presence or absence of the differential output signal of the LIA 31 and outputs an SD signal that is HIGH when the differential output signal is present and LOW when there is no voltage signal.
  • the preamplifier 20 converts a current signal from the APD 1 into a current-voltage conversion TIA (Trans Impedance Amplifier) 21 and a single-phase output signal of the TIA 21 as a differential output signal in order to receive packets of different reception levels.
  • a single-phase differential converter circuit (SB: Signal to balanced converter) 22 for conversion and the differential output signal of the SB 22 are integrated, and control is performed so that the DC current from the APD 1 is extracted by the current source 24 so that the voltage difference becomes zero.
  • the AOC 230 and the current source 24 for drawing a direct current from the APD 1 are provided.
  • the AOC 230 is built in the preamplifier 20 in FIG. 1, it is an example, and may be built in the amplifier 30 or may be provided outside the preamplifier 20 and the amplifier 30.
  • FIG. 2 is a timing chart showing the operation of the conventional optical receiver 100 at the time of packet input.
  • a time-series relationship between the optical signal input to the APD 1, the input signal to the preamplifier 20, the extraction current extracted by the current source 24, the SD signal generated by the SD 320, and the differential output signal of the LIA 31 is shown. is there.
  • the small time constant that is the first time constant is the high-speed time constant
  • the second time constant that is larger than the high-speed time constant is the low-speed time constant.
  • the AOC 230 controls the current source 24 so as to make the difference zero by integrating and comparing the output signals from the SB 22.
  • the AOC 230 has a high speed time constant with a small time constant, and controls the current source 24 at a high speed.
  • the current source 24 draws a DC current from the APD 1 under the control of the AOC 230
  • the current signal input to the preamplifier 20 cancels the output offset voltage of the SB 22, that is, the input offset voltage of the LIA 31.
  • the signal is centered on a direct current capable of outputting a small normal waveform.
  • the SD 320 that detects the presence or absence of a packet from the differential output signal of the LIA 31 issues an SD signal at the time T2.
  • the AOC 230 switches the time constant from the high speed time constant to the low speed time constant based on the SD signal.
  • FIG. 3 is a timing chart showing the operation of the conventional optical receiver 100 at the time of packet input, and shows the case where the time T2 for issuing the SD signal is earlier than the convergence time T1 for completing the AOC convergence operation.
  • the AOC 230 that performs offset compensation operates at a low speed due to manufacturing variations of the preamplifier 20, the influence of circuit temperature, power supply voltage fluctuation, etc., and the SD signal from the convergence time T 1 when the AOC convergence operation is completed.
  • the current source 24 is switched to the low speed time constant before the desired DC current is drawn from the APD1.
  • the input signal and the extraction current to the preamplifier 20 operate stably in the state where an offset is left as in the actual waveform indicated by the solid line with respect to the ideal waveform indicated by the dotted line in FIG.
  • the waveform distortion of the differential output signal of the LIA 31 becomes large and the reception characteristics are deteriorated. Note that the above problem occurs similarly even when the AOC operation and the AGC operation are in an independent state.
  • FIG. 4 is a block diagram showing an example of the circuit configuration of the optical receiver 10 of the present embodiment. It is assumed that the optical receiver 10 is mounted on the OLT and receives an optical signal from an ONU that constitutes an optical communication system together with the OLT.
  • the optical receiver 10 includes an APD 1 that is a photocurrent conversion element that performs photocurrent conversion on a received optical transmission signal of an ONU, and a current signal that is converted from the current signal converted by the APD 1 and outputs a voltage signal.
  • the amplifier 2 includes an amplifier 3 that shapes the waveform of the voltage signal output from the preamplifier 2 so as to be output to a subsequent CDR (not shown).
  • the preamplifier 2 integrates the TIA 21 that performs current-voltage conversion, the SB 22 that converts the single-phase output signal of the TIA 21 into a differential output signal, and the differential output signal of the SB 22 so that the voltage difference is zero.
  • This is a control signal to the current source 24 that is a response of the AOC 23 that controls the DC current from the APD 23 to be drawn by the current source 24, the current source 24 that draws the DC current from the APD 1, and the output signal from the SB 22.
  • a convergence state detection circuit 25 that monitors the output signal, detects the convergence state of the AOC 23, and outputs a time constant switching control signal.
  • the AOC method is used in which the AOC 23 generates a control signal based on the differential output signal of the SB 22 and draws a direct current from the APD 1 by the current source 24.
  • the AOC 23 has a time constant switching function, and is an automatic offset compensation circuit that automatically compensates for an offset voltage between the differential outputs of the preamplifier 2.
  • the amplifier 3 includes an LIA 31 that shapes the differential output signal from the preamplifier 2 and an SD 32 that detects the presence or absence of the differential output signal from the LIA 31.
  • the SD 32 generates the SD signal based on the differential output signal of the LIA 31, but this is an example, and the present invention is not limited to this.
  • the SD signal emitted from the SD 320 of the amplifier 30 or the pulse detection result of the pulse detection circuit disclosed in Patent Document 1 described above is used to switch the time constant of the AOC 230.
  • the optical receiver 10 according to the present embodiment is configured to monitor the output signal of the AOC 23 and switch the time constant of the AOC 23 using the output signal of the convergence state detection circuit 25 that detects the convergence state of the AOC 23 as a trigger. It is said.
  • the AOC 23 and the convergence state detection circuit 25 are built in the preamplifier 2 in FIG. 4, but are only examples, and may be built in the amplifier 3, or may be outside the preamplifier 2 and the amplifier 3. You may prepare.
  • FIG. 5 is a timing chart for explaining the time constant switching operation of the optical receiver 10 of the present embodiment.
  • the AOC 23 controls the current source 24 so as to make the difference zero by integrating and comparing the differential output signals from the SB 22.
  • the current source 24 draws a direct current from the APD 1 under the control of the AOC 23, the current signal input to the preamplifier 2 cancels the output offset voltage of the SB 22, that is, the input offset voltage of the LIA 31, and the received waveform distortion
  • the signal is centered on a direct current capable of outputting a small normal waveform.
  • the AOC 23 has a high-speed time constant. Specifically, immediately after the preamble of the input optical signal is input, when the differential output signal of the SB 22 of the preamplifier 2 changes and the AOC 23 starts to operate, the convergence state detection circuit 25 changes the transient response of the output signal of the AOC 23. Detect and switch the output from HIGH to LOW.
  • the output terminal of the convergence state detection circuit 25 is connected to the control terminal of the time constant switching unit of the AOC 23.
  • the AOC 23 uses the internal time constant switching unit to increase the time constant. It is configured to have a time constant.
  • the convergence state detection circuit 25 When the AOC convergence operation is completed at the convergence time T1 by the high-speed time constant AOC 23 and the current source 24, the convergence state detection circuit 25 has finished changing the transient response of the output signal of the AOC 23 and converged to a constant voltage value. And the output is switched from LOW to HIGH at time T3 which is the same as or later than the convergence time T1.
  • the AOC 23 receives a HIGH time constant switching control signal from the convergence state detection circuit 25, and switches the time constant from the high speed time constant to the low speed time constant.
  • the time constant is switched by an external signal from the SD 320 of the amplifier 30 independent of the AOC 230, whereas in the present embodiment, the optical receiver 10 is in the preamplifier 2.
  • the output signal of the convergence state detection circuit 25 synchronized with the AOC 23 is used as the time constant switching control signal. This makes it possible to switch the time constant after completion of AOC convergence without depending on manufacturing variations, circuit temperature effects, power supply voltage fluctuations, etc., and to realize a stable received waveform with small waveform distortion. It becomes.
  • FIG. 6 is a block diagram showing an example of the circuit configuration of the convergence state detection circuit 25 of the present embodiment.
  • the convergence state detection circuit 25 includes a high gain amplifier 251 that amplifies the voltage of the differential input, and a delay circuit that can be configured by a resistor and a capacitor and delays the AOC output signal input to the convergence state detection circuit 25 for a specified time.
  • a reference voltage source 253 that generates a constant voltage of the reference voltage Vref 1
  • a hysteresis comparator 254 a reference voltage source 255 that generates a constant voltage of the reference voltage Vref 2
  • a hysteresis comparator 256 a hysteresis comparator 256
  • an AND circuit 257 a circuit configuration of the convergence state detection circuit 25 and the delay circuit 252 are not limited to the configurations shown in FIG.
  • FIG. 7 is a timing chart for explaining the operation of each component of the convergence state detection circuit 25 of the present embodiment.
  • An optical signal input to the APD 1, an output signal of the AOC 23 that is an input signal to the high gain amplifier 251, an output signal of the delay circuit 252, an output signal of the high gain amplifier 251 that is an input signal to the hysteresis comparators 254 and 256, and a hysteresis comparator The relationship between the output signal of 254, the output signal of the hysteresis comparator 256, and the time constant switching control signal output from the AND circuit 257 is shown in time series.
  • the inputted AOC output signal is branched into two paths, one AOC output signal is inputted as it is to the positive phase input terminal of the high gain amplifier 251, and the other AOC output signal is delayed by the delay circuit 252.
  • the signal delayed by ⁇ T is input to the negative phase input terminal of the high gain amplifier 251.
  • the high gain amplifier 251 amplifies the differential voltage between the positive phase input terminal voltage and the negative phase input terminal voltage, that is, a signal indicating either the positive or negative direction when the input AOC output signal has a voltage change response. Output. High gain amplifier 251 outputs a signal to the negative phase input terminal of hysteresis comparator 254 and the positive phase input terminal of hysteresis comparator 256.
  • the hysteresis comparator 254 compares the reference voltage Vref1 generated by the reference voltage source 253 input to the positive phase input terminal and the output signal voltage of the high gain amplifier 251 input to the negative phase input terminal.
  • the reference voltage Vref1 is higher than the center value of the output signal voltage of the high gain amplifier 251 and lower than the maximum voltage of the output signal voltage of the high gain amplifier 251.
  • the hysteresis comparator 254 outputs LOW when the output signal voltage of the high gain amplifier 251 is higher than the reference voltage Vref1, and outputs HIGH in other cases.
  • the hysteresis comparator 256 compares the output signal voltage of the high gain amplifier 251 input to the positive phase input terminal with the reference voltage Vref2 generated by the reference voltage source 255 input to the negative phase input terminal.
  • the reference voltage Vref2 is lower than the center value of the output signal voltage of the high gain amplifier 251 and higher than the minimum voltage of the output signal voltage of the high gain amplifier 251.
  • the hysteresis comparator 256 outputs LOW when the output signal voltage of the high gain amplifier 251 is lower than the reference voltage Vref2, and HIGH otherwise.
  • the AND circuit 257 performs an AND operation of the two signals when the signals are input from the hysteresis comparators 254 and 256, that is, a section where the AOC output signal is changed by performing an AND operation, that is, an AOC. It becomes possible to detect an operation section.
  • the AND circuit 257 has a low time constant HIGH when the outputs from the two hysteresis comparators 254 and 256 are HIGH for the time constant switching control signal output from the convergence state detection circuit 25.
  • one of the outputs from the two hysteresis comparators 254 and 256 is LOW, a LOW signal with a high-speed time constant is output because of the AOC operation period.
  • the AOC 23 uses the output signal of the convergence state detection circuit 25 synchronized with the AOC 23 as the time constant switching control signal.
  • the time constant can be switched without malfunction after completion of AOC convergence without depending on manufacturing variations, the influence of circuit temperature, power supply voltage fluctuation, and the like, and a normal received waveform with stable and small waveform distortion can be realized. Is possible.
  • the operation of switching the time constant of the AOC 23 has been described.
  • this is an example, and the present invention is not limited to this.
  • the optical receiver includes an AGC having a time constant switching function instead of the AOC 23
  • the AGC time constant can be switched after the AGC convergence is completed, as in the present embodiment.
  • Embodiment 2 an optical receiver capable of inputting a reset signal to the AOC and the current source will be described.
  • FIG. 8 is a block diagram showing an example of the circuit configuration of the optical receiver 10a of the present embodiment.
  • the optical receiver 10a is mounted on the OLT and is assumed to receive an optical signal from an ONU that constitutes an optical communication system together with the OLT.
  • the optical transceiver 10 a includes an APD 1, a preamplifier 2 a that converts a current signal converted by the APD 1 into a current voltage, and an amplifier 3.
  • the preamplifier 2a differs from the preamplifier 2 of the first embodiment in that the preamplifier 2a includes an AOC 23a and a current source 24a that require external reset signal supply instead of the AOC 23 and the current source 24.
  • the AOC 23a and the convergence state detection circuit 25 are built in the preamplifier 2a in FIG. 8, but are only an example, and may be built in the amplifier 3, or outside the preamplifier 2a and the amplifier 3. You may prepare.
  • FIG. 9 is a timing chart for explaining the time constant switching operation of the optical receiver 10a of the present embodiment.
  • the optical receiver 10a of the present embodiment is configured such that when a reset signal is input from the outside, the output signal of the AOC 23a and the current source 24a. The drawing current is initialized.
  • the optical receiver 10a is not affected by the information of the packet input immediately before when the packet which is an optical signal is input, so that a faster response to the burst signal is possible.
  • a normal reception waveform with stable and small waveform distortion can be obtained by controlling time constant switching in synchronization with the AOC 23a using the convergence state detection circuit 25. Can be realized.
  • the AOC 23a when the AOC 23a is initialized by the input of the reset signal, the AOC 23a responds to the reset signal, and as a result, the output signal from the AOC 23a changes. Since the output signal of the AOC 23a changes, the convergence state detection circuit 25 operates.
  • FIG. 10 is a timing chart for explaining the operation of each component of the convergence state detection circuit 25 of the present embodiment.
  • FIG. 5 shows the relationship between the output signal of the hysteresis comparator 254, the output signal of the hysteresis comparator 256, and the time constant switching control signal output from the AND circuit 257 in time series.
  • 9 and 10 assume a case where a reset signal is input immediately before reception of the preamble.
  • the convergence state detection circuit 25 switches the output time constant switching control signal from the low-speed time constant to the high-speed time constant once according to the change in the output signal voltage of the AOC 23a due to the reset signal input. However, when there is no input of the operation target packet thereafter in the AOC 23a, the convergence state detection circuit 25 determines that there is no change in the output signal voltage of the AOC 23a and changes the output time constant switching control signal from the high speed time constant to the low speed time constant. Switch to.
  • the convergence state determination circuit 25 when there is no input of a packet for operating the AOC 23a, the convergence state determination circuit 25 once switches the time constant switching control signal from the low speed time constant to the high speed time constant. The time constant is switched to prepare for packet input. Therefore, the optical receiver 10a that requires a reset signal can be applied to the same operation as in the first embodiment. Even when the reset signal is input during reception of the preamble, the convergence state determination circuit 25 maintains the output of the time constant switching control signal at the high speed time constant until the convergence of the AOC 23a is completed. Since the control for switching the output of the time constant switching control signal from the high speed time constant to the low speed time constant is performed, there is no problem.
  • the low-speed time constant is switched to the high-speed time constant, and after the AOC convergence is completed, the high-speed time constant is switched to the low-speed time constant without malfunction.
  • the optical receiver includes an AGC having a time constant switching function instead of the AOC 23a, and in the configuration in which the AGC is initialized by inputting a reset signal from the outside, the AGC is completed after the AGC convergence is completed, as in the present embodiment.
  • the time constant can be switched.
  • Embodiment 3 FIG. In the present embodiment, a case will be described in which an SD signal is input to the convergence state detection circuit in addition to the AOC output signal, and the time constant is switched in synchronization with the SD signal.
  • FIG. 11 is a block diagram illustrating an example of a circuit configuration of the optical receiver 10b according to the present embodiment.
  • the optical receiver 10b is mounted on the OLT and is assumed to receive an optical signal from an ONU that constitutes an optical communication system together with the OLT.
  • the optical transceiver 10b includes an APD 1, a preamplifier 2b that converts a current signal converted by the APD 1 into a current voltage, and an amplifier 3b that shapes a differential output signal output from the preamplifier 2b.
  • the preamplifier 2b is different from the preamplifier 2 of the first embodiment in that the preamplifier 2b includes a convergence state detection circuit 25b that receives the SD signal from the SD32b together with the output signal of the AOC 23 instead of the convergence state detection circuit 25.
  • the amplifier 3b includes the SD 32b that detects the presence / absence of a differential output signal from the LIA 31 of the amplifier 3b and emits the SD signal to the convergence state detection circuit 25b instead of the SD 32. Different from the amplifier 3.
  • the SD 32b outputs an SD signal that becomes HIGH when there is a differential output signal and becomes LOW when there is no differential output signal.
  • the synchronization target of the convergence state detection circuit 25b is an SD signal, this is an example and the present invention is not limited to this.
  • the AOC 23 and the convergence state detection circuit 25b are incorporated in the preamplifier 2b.
  • the AOC 23 and the convergence state detection circuit 25b are only examples, and may be incorporated in the amplifier 3b. You may prepare.
  • the SD 32b is built in the amplifier 3b in FIG. 11, it is an example and may be provided outside the amplifier 3b.
  • FIG. 12 is a block diagram showing an example of the circuit configuration of the convergence state detection circuit 25b of the present embodiment.
  • the convergence state detection circuit 25b receives the convergence state detection circuit 25, the output signal of the convergence state detection circuit 25 and the SD signal emitted from the SD 32b, and takes an AND to generate a time constant switching signal of the AOC 23b.
  • the configuration of the convergence state detection circuit 25b shown in FIG. 12 is an example, and the present invention is not limited to this.
  • FIG. 13 is a timing chart for explaining the operation of the convergence state detection circuit 25b of the present embodiment.
  • the relationship between the input optical signal to the APD 1, the output signal of the convergence state detection circuit 25, the SD signal of SD 32, and the time constant switching control signal output from the AND circuit 26 is shown in time series.
  • the AND circuit 26 ANDs the output signal of the convergence state detection circuit 25 with the SD signal, so that both the output signal of the convergence state detection circuit 25 and the SD signal become HIGH. It is possible to set a low-speed time constant only for the selected section.
  • the AND circuit 26 outputs LOW when the time constant is high, and outputs HIGH when the time constant is low. Thereby, in the optical receiver 10b, it becomes possible to switch the time constant after completion of both, regardless of the AOC convergence completion timing and the SD emission timing, and by controlling the time constant switching in synchronization with the AOC 23 and the SD 32b, Thus, it is possible to stably realize a normal received waveform with small waveform distortion.
  • the optical receiver 10b uses not only the AOC output signal but also the output signal of the convergence state detection circuit synchronized with the SD signal as the time constant switching control signal. It was. As a result, it is possible to switch from the high-speed time constant to the low-speed time constant without malfunction after the completion of the AOC convergence and the SD signal generation, and it is possible to stably realize a normal received waveform with small waveform distortion.
  • the SD signal is used has been described, it is an example, and other signals similar to the SD signal can be used instead of the SD signal.
  • the operation of switching the time constant of the AOC 23b has been described.
  • this is an example, and the present invention is not limited to this.
  • the optical receiver is provided with an AGC having a time constant switching function instead of the AOC 23b, the AGC time constant after completion of AGC convergence and completion of signal generation similar to the SD signal or SD signal, as in the present embodiment. Can be switched.
  • Embodiment 4 FIG. In the present embodiment, a case where AOC and AGC have independent circuit configurations will be described.
  • FIG. 14 is a block diagram illustrating an example of a circuit configuration of the optical receiver 10c according to the present embodiment.
  • the optical receiver 10c is mounted on the OLT and is assumed to receive an optical signal from an ONU that constitutes an optical communication system together with the OLT.
  • the optical transceiver 10 c includes an APD 1, a preamplifier 2 c that converts a current signal converted by the APD 1 into a current voltage, and an amplifier 3 c that shapes a differential output signal output from the preamplifier 2 c.
  • the preamplifier 2c detects the light reception level of the input optical signal from the output signal of the TIA 21, generates a control signal based on the detection level, and controls the variable resistor 271 connected in parallel with the feedback resistor of the TIA 21,
  • An AGC 27 that controls the conversion gain of the TIA 21 to an appropriate value, and a BUF 28 that is a linear amplifier that can compensate the input offset voltage using a control signal of the AOC 23c that detects the offset voltage of the differential output signal of the SB 22 are added. Furthermore, it differs from the preamplifier 2 of the first embodiment in that the AOC 23c and the convergence state detection circuit 25c are provided instead of the AOC 23 and the convergence state detection circuit 25.
  • the AGC 27 is an automatic gain control circuit that has a time constant switching function and automatically adjusts the conversion gain of the TIA 21.
  • the AOC 23c and the AGC 27 have independent circuit configurations.
  • the convergence state detection circuit 25c is a response of the AGC 27 to the TIA 21 and an output signal from the AGC 27 that is a control signal to the TIA 21, and an AOC 23c response to the output signal from the SB 22 and a control signal to the BUF 28 from the AOC 23c.
  • the output signal is input to detect the convergence state of the two signals and control to switch the time constant of the AOC 23c.
  • the AOC 23c and the AGC 27 are configured to require a reset signal input from the outside, but are not limited thereto.
  • the AOC 23c, the AGC 27, and the convergence state detection circuit 25c are incorporated in the preamplifier 2c in FIG. 14, but are only an example, and may be incorporated in the amplifier 3c, or the preamplifier 2c and the amplifier 3c. You may prepare outside.
  • the amplifier 3c is different from the amplifier 3 of the first embodiment in that the SD 3 is not provided.
  • the circuit configuration of the optical receiver 10c is not limited to the configuration shown in FIG.
  • FIG. 15 is a timing chart for explaining the time constant switching operation of the optical receiver 10c of the present embodiment.
  • Input optical signal to APD1, reset signal, TIA21 output signal, AGC27 output signal, BUF28 differential output signal, AOC23c output signal, time constant switching control signal output by convergence state detection circuit 25c, and LIA31 The relationship regarding a differential output signal is shown in time series.
  • the reset signal When the reset signal is input from the outside, the output signals of the AOC 23c and AGC 27 are initialized, and the optical receiver 10c can enter a packet that is an input optical signal.
  • the convergence state detection circuit 25c detects a change in the output signal due to the initialization of the AOC 23c and the AGC 27, the low-speed time constant is once switched from the low-speed time constant, but there is no packet input. Immediately after that, the high-speed time constant is switched to the low-speed time constant, and subsequent operations are not affected.
  • the reset signal is input immediately before the input of the preamble, but this is an example, and the timing of the reset signal is not limited to the timing shown in FIG.
  • the convergence state detection circuit 25c detects the output signals from the AOC 23c and the AGC 27, and outputs the time constant switching control signal by switching from the low speed time constant to the high speed time constant. At this time, depending on conditions such as the circuit configuration of the AOC 23c and the AGC 27, the light receiving level, and the offset amount, the convergence completion speed differs between the AOC 23c and the AGC 27 because the circuits are independent of each other.
  • FIG. 15 shows a case where the convergence completion time T4 of the AOC 23c is earlier than the convergence completion time T5 of the AGC 27, but this is an example and the present invention is not limited to this.
  • the AOC 23c compensates for the offset of the output signal of the TIA 21 that has completed the AGC convergence and has an appropriate output amplitude. Can realize a simple received waveform.
  • the output amplitude of the TIA 21 is changed by the control of the AGC 27 after the completion of the AOC convergence. An offset occurs between the output signals, and the waveform distortion of the optical receiver 10c increases.
  • the convergence state detection circuit 25c is synchronized with both the AOC 23c and the AGC 27, and after the convergence is completed, the time constant of the AOC 23c is switched to stably stabilize the waveform distortion.
  • a normal reception waveform can be realized.
  • FIG. 16 is a block diagram illustrating an example of a circuit configuration of the convergence state detection circuit 25c of the present embodiment.
  • the convergence state detection circuit 25 c includes a convergence state detection circuit 25, a convergence state detection circuit 29 that detects the convergence state of the AGC 27 based on the output signal of the AGC 27, an output signal of the convergence state detection circuit 25, and an output signal of the convergence state detection circuit 29. And an AND circuit 26c that takes an AND to generate a time constant switching signal of the AOC 23c.
  • the configuration of the convergence state detection circuit 25c shown in FIG. 16 is an example, and the present invention is not limited to this.
  • FIG. 17 is a timing chart for explaining the operation of the convergence state detection circuit 25c when the convergence completion time T4 of the AOC 23c is earlier than the convergence completion time T5 of the AGC 27.
  • the relationship among the output signal of the AGC 27, the output signal of the convergence state detection circuit 29, the output signal of the AOC 23c, the output signal of the convergence state detection circuit 25, and the time constant switching control signal output from the AND circuit 26c is shown in time series. Is.
  • the convergence state detection circuit 25 has a timing of the convergence completion time T4 + ⁇ T that is earlier than the convergence state detection circuit 29. Become HIGH.
  • the time constant switching control signal of the AOC 23c is set to HIGH when both become HIGH. Even if the AOC 23c completes convergence first, the high-speed time constant is maintained.
  • the convergence state detection circuit 25c switches the time constant of the AOC 23c from the high speed time constant to the low speed time constant at the convergence completion time T5 + ⁇ T when the convergence of the AGC 27 is completed.
  • FIG. 18 is a timing chart for explaining the operation of the convergence state detection circuit 25c when the convergence completion time T4 of the AOC 23c is later than the convergence completion time T5 of the AGC 27.
  • the relationship among the output signal of the AGC 27, the output signal of the convergence state detection circuit 29, the output signal of the AOC 23c, the output signal of the convergence state detection circuit 25, and the time constant switching control signal output from the AND circuit 26c is shown in time series. Is.
  • the convergence state detection circuit 29 has a timing of the convergence completion time T5 + ⁇ T that is earlier than the convergence state detection circuit 25. Become HIGH. Even in such a state, the convergence state detection circuit 25c maintains the high-speed time constant until the AOC 23c completes the convergence.
  • the convergence state detection circuit 25c switches the time constant of the AOC 23c from the high speed time constant to the low speed time constant at the convergence completion time T4 + ⁇ T after the convergence of both the AOC 23c and the AGC 27 is completed.
  • the amplifier 3b is provided instead of the amplifier 3c, and the SD signal is further input from the SD 32b in the convergence state detection circuit 25c, and control for switching the time constant in synchronization with the SD signal is performed as in the third embodiment.
  • the convergence state detection circuit 25c further includes an AND circuit that receives the output signal of the AND circuit 26c and the SD signal and takes an AND to generate a time constant switching signal.
  • control for switching the time constant of the AOC 23c based on the convergence state of the AOC 23c and the AGC 27 has been described.
  • the present invention is not limited to this. Control of switching the time constant of AGC 27 may be performed based on the convergence state of AOC 23c and AGC 27, or control of switching the time constant of both AOC 23c and AGC 27 may be performed based on the convergence state of AOC 23c and AGC 27. Good.
  • the output signal of the convergence state detection circuit 25c synchronized with not only the AOC 23c but also the AGC 27 is used as the time constant switching control signal. It was. As a result, after both AOC convergence and AGC convergence are completed, switching from the low-speed time constant to the high-speed time constant can be performed without malfunction, and a normal received waveform with small waveform distortion can be realized stably.
  • Embodiment 5 A configuration of an OLT including the optical receiver 10 described in the first embodiment and an optical communication system including the OLT will be described.
  • FIG. 19 is a diagram illustrating a configuration example of the optical communication system according to the present embodiment.
  • the optical communication system includes an OLT 50 and ONUs 51, 52, and 53.
  • the OLT 50 is connected to the ONUs 51, 52, and 53 via an optical star coupler and an optical fiber that is a transmission path.
  • the number of ONUs is three, this is an example and the present invention is not limited to this.
  • the OLT 50 that is an optical terminal device includes an optical receiver 10.
  • the OLT 50 When the optical receiver 10 performs the operation such as the automatic offset compensation described in the first embodiment, the OLT 50 stably stabilizes the waveform distortion of the optical signals from the ONUs 51, 52, and 53 located at different distances. A small normal reception waveform can be realized.
  • the OLT 50 includes the optical receiver 10.
  • the optical receiver 10 a, 10 b, and 10 c may be provided instead of the optical receiver 10.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Optical Communication System (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

　入力光信号を電流信号に変換するＡＰＤ１と、ＡＰＤ１からの電流信号を電圧信号に変換する前置増幅器２と、前置増幅器２からの電圧信号を波形整形して出力する増幅器３と、時定数切換機能を有し、前置増幅器２の差動出力間のオフセット電圧を自動補償するＡＯＣ２３と、ＡＯＣ２３での自動補償の収束完了を検出後、ＡＯＣ２３へ、高速時定数から低速時定数へ切り換えるための時定数切換制御信号を出力する収束状態検出回路２５と、を備える。

Description

光受信器、光終端装置および光通信システム
　本発明は、光受信器、光終端装置および光通信システムに関する。
　近年、マルチメディアサービス（Multimedia　Service）を各家庭に提供するためのアクセス系ネットワーク（Access　Network）では、光ファイバを用いた公衆回路網で実現するＰＯＮ（Passive　Optical　Network）システムと呼ばれるポイントトゥマルチポイント（Point　to　Multi-point）のアクセス系光通信システムが広く用いられている。
　ＰＯＮシステムは、局側装置の光終端装置である１台のＯＬＴ（Optical　Line　Terminal：光加入者線終端装置）と、光スターカプラ（Star　Coupler）を介して接続される複数の加入者側端末装置であるＯＮＵ（Optical　Network　Unit：光ネットワーク装置）と、から構成される。複数のＯＮＵに対してＯＬＴと伝送路である光ファイバの大部分を共有できるため運用コストの低減が期待でき、また、受動部品である光スターカプラには給電が必要なく屋外設置が容易で信頼性も高いという利点がある。これらの利点から、ブロードバンドネットワークを実現する光通信システムとして活発に導入が進められている。
　ＰＯＮシステムでは、各ＯＮＵはＯＬＴから異なる距離に位置するため、ＯＬＴにおける各ＯＮＵが送信した光信号の受光レベルは、各ＯＮＵからの受信パケット（Packet）毎に異なる。そのため、ＯＬＴに用いられる光受信器には、異なる受光レベルのパケットを安定して再生する広ダイナミックレンジ（Wide　Dynamic　Range）特性が求められる。広ダイナミックレンジ特性を実現するため、光受信器に搭載される前置増幅器は、一般的に自動利得制御（ＡＧＣ：Automatic　Gain　Control）回路を備えている。
　また、ＰＯＮシステムでは、あるＯＮＵがパケットを送信しているパケット期間中は他のＯＮＵはパケットを送信できず、伝送効率を高めるためにはパケット間の時間を短くする必要がある。ＯＮＵから送信されるパケットの先頭には、プリアンブルと呼ばれる特定ビットが有り同期用に使用される。伝送効率を高めるには短いプリアンブルで同期して後続のペイロードを受信しなければならないため、前置増幅器が備えるＡＧＣ回路には、短いプリアンブルで高速にＡＧＣ収束が完了する高速バースト受信特性が求められる。
　しかし、高速バースト受信特性と同時に、前置増幅器を含めた光受信器には、同符号の連続ビット入力時においても安定して受信可能な高い同符号連続耐力が求められる。一般的に、バースト受信特性と同符号連続耐力とはトレードオフの関係にあり、両立することは困難である。
　上記問題を解決するため、下記特許文献１および下記特許文献２において、時定数を切り換える制御方式が開示されている。下記特許文献１では、増幅回路が、時定数制御信号により可変制御される時定数で検出保持したオフセット電圧に基いて、入力されたバースト信号のオフセット電圧を補償して出力するフィードバック型の自動オフセット電圧調整（ＡＯＣ：Auto-Offset　Control）回路と、バースト信号からパルスの有無を検出してパルス検出信号を出力するパルス検出回路と、パルス検出信号に基いて、パルス検出区間は時定数を小さくし、パルス未検出区間は時定数を大きくするための時定数制御信号をＡＯＣ回路へ出力する時定数制御回路と、を備えている。増幅回路は、例えば、前置増幅器の後段に接続され、バースト信号を一定振幅となるように増幅およびリミッティングするリミッティングアンプ（ＬＩＡ：Limiting　Amplifier）の入力段に用いられる。
　例えば、ＬＩＡにおいて前置増幅器からの差動信号が入力される入力段の差動間にオフセットがある場合、入力されるバースト信号にオフセット電圧が加わったまま増幅およびリミッティングされるため、オフセット電圧は、ＬＩＡの出力バースト信号に波形歪という形で影響し、波形品質を劣化させる。一般的に、増幅回路は、ＡＯＣ回路を備えており、バースト受信特性および同符号連続耐力を両立するための時定数切換方式が用いられている。増幅回路は、パルスの有無を検出し、パルス検出区間では、高速時定数に制御され、短い時間で安定した波形の出力バースト信号を出力することを可能とし、一方で、パルス未検出区間では、低速時定数に制御され、同符号ビットが連続される区間でＡＯＣ回路の制御信号の変動を抑圧できる。
　また、下記特許文献２では、前置増幅器が、下記特許文献１と同様の時定数切換方式を適用し、電圧信号がある場合、ＡＯＣ回路の時定数を高速にし、フィードバック補償の初期応答速度を向上させている。電圧信号がない場合、時定数を低速にすることで、連続符号を受信しても信号のベースライン変動を抑圧し、アイ開口を大きくでき安定度が向上する。下記特許文献１では、パルス検出回路を用いることで時定数制御を実現しているが、下記特許文献２では、ＬＩＡの信号検出器（ＳＤ：Signal　Detector）を用いている。
特開２００９－２４６５３５号公報 特開２０１０－１７８２５６号公報
　しかしながら、上記従来の技術によれば、光受信器において、誤動作により時定数の切換タイミングがずれてしまう可能性がある。そのため、時定数の切り換えが正しいタイミングで行われなかった場合、正確な受信波形の再生ができない、という問題があった。
　本発明は、上記に鑑みてなされたものであって、増幅回路で使用する時定数を誤動作無く切り換え可能な光受信器、光終端装置および光通信システムを得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明は、入力光信号を電流信号に変換する光電流変換素子と、前記光電流変換素子からの電流信号を電圧信号に変換する前置増幅器と、前記前置増幅器からの電圧信号を波形整形して出力する増幅器と、時定数切換機能を有し、前記前置増幅器の差動出力間のオフセット電圧を自動補償する自動オフセット補償回路と、前記自動オフセット補償回路での自動補償の収束完了を検出後、前記自動オフセット補償回路へ、第１の時定数から前記第１の時定数より大きい第２の時定数へ切り換えるための時定数切換制御信号を出力する収束状態検出回路と、を備えることを特徴とする。
　本発明にかかる光受信器、光終端装置および光通信システムは、増幅回路で使用する時定数を誤動作無く切り換えできる、という効果を奏する。
従来の光受信器の回路構成の例を示すブロック図 従来の光受信器のパケット入力時の動作を示すタイミングチャート 従来の光受信器のパケット入力時の動作を示すタイミングチャート 実施の形態１の光受信器の回路構成の例を示すブロック図 実施の形態１の光受信器の時定数切り換え動作を説明するためのタイミングチャート 実施の形態１の収束状態検出回路の回路構成の例を示すブロック図 実施の形態１の収束状態検出回路の各構成の動作を説明するためのタイミングチャート 実施の形態２の光受信器の回路構成の例を示すブロック図 実施の形態２の光受信器の時定数切り換え動作を説明するためのタイミングチャート 実施の形態２の収束状態検出回路の各構成の動作を説明するためのタイミングチャート 実施の形態３の光受信器の回路構成の例を示すブロック図 実施の形態３の収束状態検出回路の回路構成の例を示すブロック図 実施の形態３の収束状態検出回路の動作を説明するためのタイミングチャート 実施の形態４の光受信器の回路構成の例を示すブロック図 実施の形態４の光受信器の時定数切り換え動作を説明するためのタイミングチャート 実施の形態４の収束状態検出回路の回路構成の例を示すブロック図 ＡＯＣの収束完了時刻がＡＧＣの収束完了時刻よりも早い場合の収束状態検出回路の動作を説明するためのタイミングチャート ＡＯＣの収束完了時刻がＡＧＣの収束完了時刻よりも遅い場合の収束状態検出回路の動作を説明するためのタイミングチャート 実施の形態５の光通信システムの構成例を示す図
　以下に、本発明にかかる光受信器、光終端装置および光通信システムの実施の形態を図面に基いて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
　まず、従来の光受信器において、時定数の切り換えが正常に行われた場合と誤動作によって正常に行われなかった場合の動作について簡単に説明する。
　図１は、従来の光受信器１００の回路構成の例を示すブロック図である。時定数切換方式を適用した光受信器１００は、ＯＬＴに搭載され、ＯＬＴと共に光通信システムを構成するＯＮＵからの光信号を受信することを想定している。光受信器１００は、受信したＯＮＵの光送信信号に対してＡＰＤ（Avalanche　Photo　Diode）１で光電流変換を行い、ＡＰＤ１で変換された電流信号を前置増幅器２０で電流電圧変換する。前置増幅器２０から出力された差動出力信号を、増幅器３０のＬＩＡ３１で波形整形し、図示しない後段のＣＤＲ（Clock　Data　Recovery）などにＬＩＡ３１の差動出力信号を出力する構成となっている。増幅器３０は、ＬＩＡ３１の差動出力信号の有無を検出し、差動出力信号が有る場合はＨＩＧＨとなり、電圧信号が無い場合はＬＯＷとなるＳＤ信号を出力するＳＤ３２０を備えている。
　また、前置増幅器２０は、異なる受信レベルのパケットを受信するために、ＡＰＤ１からの電流信号を電流電圧変換するＴＩＡ（Trans　Impedance　Amplifier）２１と、ＴＩＡ２１の単相出力信号を差動出力信号に変換する単相差動変換回路（ＳＢ：Signal　to　balanced　converter）２２と、ＳＢ２２の差動出力信号を積分し、電圧差を０にするようにＡＰＤ１からの直流電流を電流源２４により引き抜くように制御するＡＯＣ２３０と、ＡＰＤ１から直流電流を引く抜く電流源２４と、を備えている。なお、ＡＯＣ２３０について、図１では前置増幅器２０に内蔵しているが、一例であり、増幅器３０に内蔵してもよく、また、前置増幅器２０および増幅器３０の外部に備えてもよい。
　図２は、従来の光受信器１００のパケット入力時の動作を示すタイミングチャートである。ＡＰＤ１への入力光信号、前置増幅器２０への入力信号、電流源２４が引き抜く引き抜き電流、ＳＤ３２０が発出するＳＤ信号、および、ＬＩＡ３１の差動出力信号についての関係を時系列的に示すものである。ここでは、第１の時定数である小さい時定数を高速時定数とし、高速時定数よりも大きい時定数である第２の時定数を低速時定数とする。
　プリアンブルとペイロードを持つ光信号が光受信器１００に入力された場合、ＡＯＣ２３０は、ＳＢ２２からの出力信号を積分し、比較することで差分を０にするように電流源２４を制御する。このとき、ＡＯＣ２３０は、時定数の小さい高速時定数となっており、電流源２４を高速で制御している。ＡＯＣ２３０の制御により電流源２４がＡＰＤ１から直流電流を引き抜くことで、前置増幅器２０に入力される電流信号は、ＳＢ２２の出力オフセット電圧、すなわち、ＬＩＡ３１の入力オフセット電圧をキャンセルし、受信波形歪の小さい正常な波形を出力可能な直流電流を中心とした信号となる。
　ＡＯＣ収束動作が完了する収束時刻Ｔ１の後、ＬＩＡ３１の差動出力信号よりパケットの有無を検出したＳＤ３２０が、時刻Ｔ２でＳＤ信号を発出する。ＡＯＣ２３０は、ＳＤ信号に基いて、時定数を高速時定数から低速時定数に切り換える。これにより、光受信器１００では、パケット間にノイズまたは揺れが発生した場合、また、同符号ビットが連続するＣＩＤ（continuous　Identical　Bit）パターンデータが入力された場合であっても、安定したＡＯＣ２３０の出力信号を維持することが可能であり、オフセット補償への影響を最小限に抑圧し、高い同符号連続耐力を実現できる。上記動作により、光受信器１００では、バースト受信特性と同符号連続耐力の両立を可能とすることができる。なお、上記で説明したＡＯＣ動作にはＡＧＣ動作を含んでおり、また、ＡＯＣ動作とＡＧＣ動作が独立した場合であっても同様の効果が見込めるものである。
　図３は、従来の光受信器１００のパケット入力時の動作を示すタイミングチャートであって、ＡＯＣ収束動作完了の収束時刻Ｔ１よりもＳＤ信号発出の時刻Ｔ２が早いタイミングの場合を示す。図３に示すように、前置増幅器２０の製造ばらつき、回路温度の影響、電源電圧変動などにより、オフセット補償を行うＡＯＣ２３０が低速で動作し、ＡＯＣ収束動作が完了する収束時刻Ｔ１よりもＳＤ信号が発出する時刻Ｔ２の方が早かった場合、ＡＯＣ２３０では、電流源２４がＡＰＤ１から所望の直流電流を引き抜く前に低速時定数に切り替わる。この場合、前置増幅器２０への入力信号および引き抜き電流は、図３において点線で示す理想の波形に対し、実線で示す実際の波形のように、オフセットを残した状態で安定動作となる。この結果、ＬＩＡ３１の差動出力信号の波形歪は大きくなり、受信特性を劣化させてしまう。なお、上記の問題は、ＡＯＣ動作とＡＧＣ動作が独立状態であっても同様に発生するものである。
　つづいて、本実施の形態にかかる光受信器の構成および動作について説明する。
　図４は、本実施の形態の光受信器１０の回路構成の例を示すブロック図である。光受信器１０は、ＯＬＴに搭載され、ＯＬＴと共に光通信システムを構成するＯＮＵからの光信号を受信することを想定している。光受信器１０は、受信したＯＮＵの光送信信号に対して光電流変換を行う光電流変換素子であるＡＰＤ１と、ＡＰＤ１で変換された電流信号を電流電圧変換して電圧信号を出力する前置増幅器２と、前置増幅器２から出力された電圧信号を、図示しない後段のＣＤＲなどに出力するため波形整形する増幅器３と、を備える。
　前置増幅器２は、電流電圧変換を行うＴＩＡ２１と、ＴＩＡ２１の単相出力信号を差動出力信号に変換するＳＢ２２と、ＳＢ２２の差動出力信号を積分し、電圧差を０にするようにＡＰＤ１からの直流電流を電流源２４により引き抜くように制御するＡＯＣ２３と、ＡＰＤ１から直流電流を引く抜く電流源２４と、ＳＢ２２からの出力信号に対するＡＯＣ２３の応答であって電流源２４への制御信号である出力信号をモニタし、ＡＯＣ２３の収束状態を検出して時定数切換制御信号を出力する収束状態検出回路２５と、を備える。なお、前置増幅器２では、ＳＢ２２の差動出力信号に基いてＡＯＣ２３が制御信号を生成し、ＡＰＤ１から電流源２４により直流電流を引き抜くＡＯＣ方式としているが、一例であり、これに限定するものではない。ＡＯＣ２３は、時定数切換機能を有しており、前置増幅器２の差動出力間のオフセット電圧を自動補償する自動オフセット補償回路である。
　増幅器３は、前置増幅器２からの差動出力信号を波形整形するＬＩＡ３１と、ＬＩＡ３１からの差動出力信号の有無を検出するＳＤ３２と、を備える。なお、増幅器３では、ＬＩＡ３１の差動出力信号に基いてＳＤ３２がＳＤ信号を生成しているが、一例であり、これに限定するものではない。
　従来の光受信器１００では、ＡＯＣ２３０の時定数の切り換えに、増幅器３０のＳＤ３２０から発出されるＳＤ信号、または、前述の特許文献１に示すパルス検出回路のパルス検出結果を用いていた。これに対して、本実施の形態の光受信器１０では、ＡＯＣ２３の出力信号をモニタし、ＡＯＣ２３の収束状態を検出する収束状態検出回路２５の出力信号をトリガーに、ＡＯＣ２３の時定数を切り換える構成としている。なお、ＡＯＣ２３および収束状態検出回路２５について、図４では前置増幅器２に内蔵しているが、一例であり、増幅器３に内蔵してもよく、また、前置増幅器２および増幅器３の外部に備えてもよい。
　光受信器１０での、具体的な時定数の切り換え動作について、図５を用いて詳細に説明する。図５は、本実施の形態の光受信器１０の時定数切り換え動作を説明するためのタイミングチャートである。ＡＰＤ１への入力光信号、前置増幅器２への入力信号、電流源２４が引き抜く引き抜き電流、収束状態検出回路２５が出力する時定数切換制御信号、および、ＬＩＡ３１の差動出力信号についての関係を時系列的に示すものである。なお、図５中に示すΔＴについては、後述する収束状態検出回路２５の詳細な説明のところで合わせて説明する。
　プリアンブルとペイロードを持つ光信号がＡＰＤ１に入力された場合、ＡＯＣ２３は、ＳＢ２２からの差動出力信号を積分し、比較することで差分を０にするように電流源２４を制御する。ＡＯＣ２３の制御により電流源２４がＡＰＤ１から直流電流を引き抜くことで、前置増幅器２に入力される電流信号は、ＳＢ２２の出力オフセット電圧、すなわち、ＬＩＡ３１の入力オフセット電圧をキャンセルし、受信波形歪の小さい正常な波形を出力可能な直流電流を中心とした信号となる。
　このとき、ＡＯＣ２３では、高速時定数となっている。詳細には、入力光信号のプリアンブル入力直後、前置増幅器２のＳＢ２２の差動出力信号が変化し、ＡＯＣ２３が動作を開始すると、収束状態検出回路２５は、ＡＯＣ２３の出力信号の過渡応答変化を検出して、出力をＨＩＧＨからＬＯＷに切り替える。収束状態検出回路２５の出力端子はＡＯＣ２３の時定数切換部の制御端子に接続されており、収束状態検出回路２５の出力がＬＯＷのとき、ＡＯＣ２３では、内部の時定数切換部で時定数を高速時定数にする構成となっている。
　高速時定数のＡＯＣ２３および電流源２４により、収束時刻Ｔ１のタイミングでＡＯＣ収束動作が完了すると、収束状態検出回路２５は、ＡＯＣ２３の出力信号の過渡応答変化が終わり、一定の電圧値に収束したことを検出して、収束時刻Ｔ１と同じ、または、収束時刻Ｔ１より遅い時刻Ｔ３に出力をＬＯＷからＨＩＧＨに切り替える。この動作により、ＡＯＣ２３は、収束状態検出回路２５からＨＩＧＨの時定数切換制御信号が入力され、時定数を高速時定数から低速時定数に切り換える。
　従来の光受信器１００では、ＡＯＣ２３０とは独立した増幅器３０のＳＤ３２０からの外部信号により時定数を切り換えていたのに対して、本実施の形態では、光受信器１０は、前置増幅器２内でＡＯＣ２３と同期した収束状態検出回路２５の出力信号を時定数切換制御信号に使用する。これにより、製造ばらつき、回路温度の影響、電源電圧変動などに依存せず、ＡＯＣ収束完了後に時定数を切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。
　つぎに、収束状態検出回路２５の構成および動作について、図６，７を用いて詳細に説明する。図６は、本実施の形態の収束状態検出回路２５の回路構成の例を示すブロック図である。収束状態検出回路２５は、差動入力の電圧を増幅する高利得増幅器２５１と、抵抗と容量で構成可能であって収束状態検出回路２５に入力されたＡＯＣ出力信号を規定の時間遅延させる遅延回路２５２と、基準電圧Ｖｒｅｆ１の定電圧を生成する基準電圧源２５３と、ヒステリシスコンパレータ２５４と、基準電圧Ｖｒｅｆ２の定電圧を生成する基準電圧源２５５と、ヒステリシスコンパレータ２５６と、ＡＮＤ回路２５７と、を備える。なお、収束状態検出回路２５および遅延回路２５２の回路構成については、図６に示す構成に限定するものではない。
　図７は、本実施の形態の収束状態検出回路２５の各構成の動作を説明するためのタイミングチャートである。ＡＰＤ１への入力光信号、高利得増幅器２５１への入力信号であるＡＯＣ２３の出力信号および遅延回路２５２の出力信号、ヒステリシスコンパレータ２５４，２５６への入力信号である高利得増幅器２５１の出力信号、ヒステリシスコンパレータ２５４の出力信号、ヒステリシスコンパレータ２５６の出力信号、および、ＡＮＤ回路２５７が出力する時定数切換制御信号についての関係を時系列的に示すものである。
　収束状態検出回路２５では、入力されたＡＯＣ出力信号を２経路に分岐し、一方のＡＯＣ出力信号はそのまま高利得増幅器２５１の正相入力端子に入力させ、他方のＡＯＣ出力信号については遅延回路２５２を通してΔＴ遅延させた信号を高利得増幅器２５１の逆相入力端子に入力させる。
　高利得増幅器２５１は、正相入力端子電圧と逆相入力端子電圧の差電圧を増幅した信号、すなわち、入力されたＡＯＣ出力信号に電圧変化応答がある場合に正負方向のどちらかを示す信号を出力する。高利得増幅器２５１は、ヒステリシスコンパレータ２５４の逆相入力端子、およびヒステリシスコンパレータ２５６の正相入力端子に信号を出力する。
　ヒステリシスコンパレータ２５４は、正相入力端子に入力された基準電圧源２５３が生成する基準電圧Ｖｒｅｆ１と、逆相入力端子に入力された高利得増幅器２５１の出力信号電圧と、を比較する。基準電圧Ｖｒｅｆ１は、高利得増幅器２５１の出力信号電圧の中心値よりも高く、かつ、高利得増幅器２５１の出力信号電圧の最大電圧よりも低い値とする。ヒステリシスコンパレータ２５４は、基準電圧Ｖｒｅｆ１と比較して高利得増幅器２５１の出力信号電圧の方が高い場合はＬＯＷを、他の場合はＨＩＧＨを出力する。
　ヒステリシスコンパレータ２５６は、正相入力端子に入力された高利得増幅器２５１の出力信号電圧と、逆相入力端子に入力された基準電圧源２５５が生成する基準電圧Ｖｒｅｆ２と、を比較する。基準電圧Ｖｒｅｆ２は、高利得増幅器２５１の出力信号電圧の中心値よりも低く、かつ、高利得増幅器２５１の出力信号電圧の最小電圧よりも高い値とする。ヒステリシスコンパレータ２５６は、基準電圧Ｖｒｅｆ２と比較して高利得増幅器２５１の出力信号電圧の方が低い場合はＬＯＷを、他の場合はＨＩＧＨを出力する。
　このように、２個のヒステリシスコンパレータ２５４，２５６を用いることで、高利得増幅器２５１の正負逆方向の両方の変化を検出することができる。
　そして、ＡＮＤ回路２５７は、ヒステリシスコンパレータ２５４，２５６から信号が入力されると２つの信号のＡＮＤをとる、すなわち、論理積演算を行うことで、ＡＯＣ出力信号が変化している区間、すなわち、ＡＯＣ動作区間を検出することが可能となる。図７に示すように、ＡＮＤ回路２５７は、収束状態検出回路２５から出力する時定数切換制御信号について、２個のヒステリシスコンパレータ２５４，２５６からの出力がいずれもＨＩＧＨの場合は低速時定数のＨＩＧＨの信号を出力し、２個のヒステリシスコンパレータ２５４，２５６からの出力のうち１つがＬＯＷの場合はＡＯＣ動作区間のため高速時定数のＬＯＷの信号を出力する。
　以上説明したように、本実施の形態によれば、光受信器１０では、ＡＯＣ２３は、ＡＯＣ２３と同期した収束状態検出回路２５の出力信号を時定数切換制御信号に使用することとした。これにより、製造ばらつき、回路温度の影響、電源電圧変動などに依存せず、ＡＯＣ収束完了後に時定数を誤動作無く切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。
　なお、本実施の形態では、ＡＯＣ２３の時定数を切り換える動作について説明したが、一例であり、これに限定するものではない。光受信器は、ＡＯＣ２３に替えて時定数切換機能を有するＡＧＣを備える場合にも、本実施の形態と同様に、ＡＧＣ収束完了後にＡＧＣの時定数を切り換えることができる。
実施の形態２．
　本実施の形態では、ＡＯＣと電流源にリセット信号を入力可能な光受信器について説明する。
　図８は、本実施の形態の光受信器１０ａの回路構成の例を示すブロック図である。光受信器１０ａは、ＯＬＴに搭載され、ＯＬＴと共に光通信システムを構成するＯＮＵからの光信号を受信することを想定している。光送受信器１０ａは、ＡＰＤ１と、ＡＰＤ１で変換された電流信号を電流電圧変換する前置増幅器２ａと、増幅器３と、を備える。前置増幅器２ａは、ＡＯＣ２３および電流源２４に替えて、外部からのリセット信号供給を必要とするＡＯＣ２３ａおよび電流源２４ａを備える点が、実施の形態１の前置増幅器２と異なる。なお、ＡＯＣ２３ａおよび収束状態検出回路２５について、図８では前置増幅器２ａに内蔵しているが、一例であり、増幅器３に内蔵してもよく、また、前置増幅器２ａおよび増幅器３の外部に備えてもよい。
　光受信器１０ａでの、具体的な時定数の切り換え動作について、図９を用いて詳細に説明する。図９は、本実施の形態の光受信器１０ａの時定数切り換え動作を説明するためのタイミングチャートである。ＡＰＤ１への入力光信号、リセット信号、前置増幅器２ａへの入力信号、電流源２４ａが引き抜く引き抜き電流、収束状態検出回路２５が出力する時定数切換制御信号、および、ＬＩＡ３１の差動出力信号についての関係を時系列的に示すものである。
　実施の形態１で説明した図５に示す光受信器１０の動作に対して、本実施の形態の光受信器１０ａは、外部からリセット信号が入力された場合、ＡＯＣ２３ａの出力信号と電流源２４ａの引き抜き電流が初期化される。これにより、光受信器１０ａでは、光信号であるパケットの入力時において、直前に入力されたパケットの情報の影響を受けなくなるため、バースト信号に対してより高速な応答が可能となる。このような光受信器１０ａにおいても、実施の形態１と同様、収束状態検出回路２５を用いてＡＯＣ２３ａと同期して時定数切換を制御することで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。
　また、リセット信号の入力によりＡＯＣ２３ａが初期化されると、ＡＯＣ２３ａはリセット信号に応答し、その結果、ＡＯＣ２３ａからの出力信号が変化する。ＡＯＣ２３ａの出力信号が変化することから、収束状態検出回路２５が動作する。
　図１０は、本実施の形態の収束状態検出回路２５の各構成の動作を説明するためのタイミングチャートである。ＡＰＤ１への入力光信号、リセット信号、高利得増幅器２５１への入力信号であるＡＯＣ２３ａの出力信号および遅延回路２５２の出力信号、ヒステリシスコンパレータ２５４，２５６への入力信号である高利得増幅器２５１の出力信号、ヒステリシスコンパレータ２５４の出力信号、ヒステリシスコンパレータ２５６の出力信号、および、ＡＮＤ回路２５７が出力する時定数切換制御信号についての関係を時系列的に示すものである。図９および図１０は、プリアンブルの受信直前にリセット信号が入力される場合を想定している。
　収束状態検出回路２５では、実施の形態１と異なり、リセット信号入力によるＡＯＣ２３ａの出力信号電圧の変化により、一度、出力する時定数切換制御信号を低速時定数から高速時定数に切り換える。ただし、その後ＡＯＣ２３ａにおいて動作対象のパケットの入力がない場合、収束状態検出回路２５では、ＡＯＣ２３ａの出力信号電圧に変化がないと判別し、出力する時定数切換制御信号を高速時定数から低速時定数に切り換える。
　このように、光受信器１０ａにおいて、ＡＯＣ２３ａが動作するパケットの入力がない場合、収束状態判別回路２５は、一度、時定数切換制御信号を低速時定数から高速時定数に切り換えるが、すぐに低速時定数に切り換え、パケット入力に備える構成となっている。そのため、リセット信号が必要な光受信器１０ａについても、実施の形態１と同様の動作への適用が可能である。なお、リセット信号がプリアンブルの受信中に入力された場合であっても、収束状態判別回路２５では、ＡＯＣ２３ａの収束完了まで時定数切換制御信号の出力は高速時定数で維持し、ＡＯＣ収束完了により時定数切換制御信号の出力を高速時定数から低速時定数に切り換える制御を行うため、問題とならない。
　以上説明したように、本実施の形態によれば、光受信器１０ａでは、リセット信号が外部より入力されてＡＯＣ２３ａの初期化を行う構成においても、ＡＯＣ２３ａと同期した収束状態検出回路２５の出力信号を時定数切換制御信号に使用することとした。これにより、実施の形態１と同様、パケットが入力されてＡＯＣ２３ａがＡＯＣ収束動作を開始すると低速時定数から高速時定数に切り換え、ＡＯＣ収束完了後に高速時定数から低速時定数に誤動作無く切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。
　なお、本実施の形態では、ＡＯＣ２３ａの時定数を切り換える動作について説明したが、一例であり、これに限定するものではない。光受信器は、ＡＯＣ２３ａに替えて時定数切換機能を有するＡＧＣを備え、リセット信号が外部より入力されてＡＧＣの初期化を行う構成においても、本実施の形態と同様に、ＡＧＣ収束完了後にＡＧＣの時定数を切り換えることができる。
実施の形態３．
　本実施の形態では、収束状態検出回路に、ＡＯＣ出力信号に加えてＳＤ信号が入力され、ＳＤ信号にも同期して時定数を切り換える場合について説明する。
　図１１は、本実施の形態の光受信器１０ｂの回路構成の例を示すブロック図である。光受信器１０ｂは、ＯＬＴに搭載され、ＯＬＴと共に光通信システムを構成するＯＮＵからの光信号を受信することを想定している。光送受信器１０ｂは、ＡＰＤ１と、ＡＰＤ１で変換された電流信号を電流電圧変換する前置増幅器２ｂと、前置増幅器２ｂから出力された差動出力信号を波形整形する増幅器３ｂと、を備える。前置増幅器２ｂは、収束状態検出回路２５に替えて、ＡＯＣ２３の出力信号と共にＳＤ３２ｂからＳＤ信号が入力される収束状態検出回路２５ｂを備える点が、実施の形態１の前置増幅器２と異なる。
　また、増幅器３ｂは、ＳＤ３２に替えて、増幅器３ｂのＬＩＡ３１からの差動出力信号の有無を検出して、ＳＤ信号を収束状態検出回路２５ｂへ発出するＳＤ３２ｂを備える点が、実施の形態１の増幅器３と異なる。ＳＤ３２ｂは、差動出力信号が有る場合はＨＩＧＨとなり、差動出力信号が無い場合はＬＯＷとなるＳＤ信号を出力する。なお、図１１は収束状態検出回路２５ｂの同期対象をＳＤ信号としているが、一例であり、これに限定するものではない。また、ＡＯＣ２３および収束状態検出回路２５ｂについて、図１１では前置増幅器２ｂに内蔵しているが、一例であり、増幅器３ｂに内蔵してもよく、また、前置増幅器２ｂおよび増幅器３ｂの外部に備えてもよい。また、ＳＤ３２ｂについて、図１１では増幅器３ｂに内蔵しているが、一例であり、増幅器３ｂの外部に備えてもよい。
　つぎに、収束状態検出回路２５ｂの構成および動作について、図１２，１３を用いて詳細に説明する。図１２は、本実施の形態の収束状態検出回路２５ｂの回路構成の例を示すブロック図である。収束状態検出回路２５ｂは、収束状態検出回路２５と、収束状態検出回路２５の出力信号およびＳＤ３２ｂから発出されるＳＤ信号を入力としＡＮＤをとってＡＯＣ２３ｂの時定数切換信号を生成するＡＮＤ回路２６と、を備える。なお、図１２に示す収束状態検出回路２５ｂの構成は一例であって、これに限定するものではない。
　図１３は、本実施の形態の収束状態検出回路２５ｂの動作を説明するためのタイミングチャートである。ＡＰＤ１への入力光信号、収束状態検出回路２５の出力信号、ＳＤ３２のＳＤ信号、および、ＡＮＤ回路２６が出力する時定数切換制御信号についての関係を時系列的に示すものである。
　収束状態検出回路２５ｂでは、ＡＮＤ回路２６が、収束状態検出回路２５の出力信号に対して、ＳＤ信号とのＡＮＤをとることで、収束状態検出回路２５の出力信号とＳＤ信号が共にＨＩＧＨになった区間のみ低速時定数にすることが可能となる。ＡＮＤ回路２６は、高速時定数のときはＬＯＷを出力し、低速時定数のときはＨＩＧＨを出力する。これにより、光受信器１０ｂでは、ＡＯＣ収束完了タイミングとＳＤ発出タイミングによらず、どちらも完了した後に時定数を切り換えることが可能となり、ＡＯＣ２３とＳＤ３２ｂに同期して時定数切換を制御することで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。
　以上説明したように、本実施の形態によれば、光受信器１０ｂでは、ＡＯＣ出力信号だけではなく、ＳＤ信号と同期した収束状態検出回路の出力信号を、時定数切換制御信号に使用することとした。これにより、ＡＯＣ収束完了とＳＤ信号発出完了後に高速時定数から低速時定数に誤動作無く切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。なお、ＳＤ信号を用いる場合について説明したが、一例であり、ＳＤ信号に替えてＳＤ信号に類する他の信号を用いることも可能である。
　なお、本実施の形態では、ＡＯＣ２３ｂの時定数を切り換える動作について説明したが、一例であり、これに限定するものではない。光受信器は、ＡＯＣ２３ｂに替えて時定数切換機能を有するＡＧＣを備える場合にも、本実施の形態と同様に、ＡＧＣ収束完了とＳＤ信号、またはＳＤ信号に類する信号発出完了後にＡＧＣの時定数を切り換えることができる。
実施の形態４．
　本実施の形態では、ＡＯＣとＡＧＣを独立した回路構成にした場合について説明する。
　図１４は、本実施の形態の光受信器１０ｃの回路構成の例を示すブロック図である。光受信器１０ｃは、ＯＬＴに搭載され、ＯＬＴと共に光通信システムを構成するＯＮＵからの光信号を受信することを想定している。光送受信器１０ｃは、ＡＰＤ１と、ＡＰＤ１で変換された電流信号を電流電圧変換する前置増幅器２ｃと、前置増幅器２ｃから出力された差動出力信号を波形整形する増幅器３ｃと、を備える。
　前置増幅器２ｃは、ＴＩＡ２１の出力信号より入力光信号の受光レベルを検出し、検出レベルに基いて制御信号を生成し、ＴＩＡ２１の帰還抵抗と並列に接続された可変抵抗２７１を制御して、ＴＩＡ２１の変換利得を適切な値に制御するＡＧＣ２７と、ＳＢ２２の差動出力信号のオフセット電圧を検出するＡＯＣ２３ｃの制御信号により、入力オフセット電圧を補償可能な線形増幅器であるＢＵＦ２８と、を追加し、さらに、ＡＯＣ２３および収束状態検出回路２５に替えて、ＡＯＣ２３ｃおよび収束状態検出回路２５ｃを備える点が、実施の形態１の前置増幅器２と異なる。ＡＧＣ２７は、時定数切換機能を有しており、ＴＩＡ２１の変換利得を自動調整する自動利得制御回路である。
　本実施の形態では、ＡＯＣ２３ｃとＡＧＣ２７が、独立した回路構成となっている。収束状態検出回路２５ｃは、ＴＩＡ２１に対するＡＧＣ２７の応答であってＴＩＡ２１への制御信号であるＡＧＣ２７からの出力信号と、ＳＢ２２からの出力信号に対するＡＯＣ２３ｃの応答であってＢＵＦ２８への制御信号であるＡＯＣ２３ｃからの出力信号とを入力とし、２つの信号の収束状態を検出してＡＯＣ２３ｃの時定数を切り換える制御を行う。ＡＯＣ２３ｃおよびＡＧＣ２７について、外部からリセット信号入力を必要とする構成となっているが、これに限定するものではない。なお、ＡＯＣ２３ｃ、ＡＧＣ２７、および収束状態検出回路２５ｃについて、図１４では前置増幅器２ｃに内蔵しているが、一例であり、増幅器３ｃに内蔵してもよく、また、前置増幅器２ｃおよび増幅器３ｃの外部に備えてもよい。
　増幅器３ｃは、ＳＤ３２を備えていない点が、実施の形態１の増幅器３と異なる。なお、光受信器１０ｃの回路構成については、図１４に示す構成に限定するものではない。
　光受信器１０ｃでの、具体的な時定数の切り換え動作について、図１５を用いて詳細に説明する。図１５は、本実施の形態の光受信器１０ｃの時定数切り換え動作を説明するためのタイミングチャートである。ＡＰＤ１への入力光信号、リセット信号、ＴＩＡ２１の出力信号、ＡＧＣ２７の出力信号、ＢＵＦ２８の差動出力信号、ＡＯＣ２３ｃの出力信号、収束状態検出回路２５ｃが出力する時定数切換制御信号、および、ＬＩＡ３１の差動出力信号についての関係を時系列的に示すものである。
　リセット信号が外部より入力されることで、ＡＯＣ２３ｃおよびＡＧＣ２７の出力信号が初期化され、光受信器１０ｃが入力光信号であるパケットを入力可能な状態となる。なお、実施の形態２と同様、収束状態検出回路２５ｃは、ＡＯＣ２３ｃとＡＧＣ２７の初期化による出力信号の変化を検知すると、一度、低速時定数から高速時定数に切り換えるが、パケット入力がないため、直後に高速時定数から低速時定数に切り換えており、その後の動作に影響はしない。また、図１５では、プリアンブルの入力直前にリセット信号が入力されているが、一例であり、リセット信号のタイミングは、図１５に示すタイミングに限定するものではない。
　リセット信号入力後、パケットが入力されると、適切な制御を行うため、ＡＯＣ２３ｃおよびＡＧＣ２７が動作を開始する。収束状態検出回路２５ｃは、ＡＯＣ２３ｃおよびＡＧＣ２７からの出力信号を検出し、時定数切換制御信号を、低速時定数から高速時定数に切り換えて出力する。このとき、ＡＯＣ２３ｃおよびＡＧＣ２７の回路構成、受光レベル、オフセット量などの条件により、ＡＯＣ２３ｃおよびＡＧＣ２７では、お互いに回路が独立しているため収束完了速度が異なる。図１５では、ＡＯＣ２３ｃの収束完了時刻Ｔ４が、ＡＧＣ２７の収束完了時刻Ｔ５よりも早い場合を示しているが、一例であり、これに限定するものではない。
　ＡＧＣ２７の収束完了時刻Ｔ５がＡＯＣ２３ｃの収束完了時刻Ｔ４よりも早い場合、ＡＧＣ収束が完了して適切な出力振幅となったＴＩＡ２１の出力信号のオフセットをＡＯＣ２３ｃが補償することで、波形歪の小さい正常な受信波形を実現できる。しかし、図１５に示すように、ＡＧＣ２７の収束完了時刻Ｔ５がＡＯＣ２３ｃの収束完了時刻Ｔ４よりも遅い場合、ＡＯＣ収束完了後、ＡＧＣ２７の制御によりＴＩＡ２１の出力振幅が変化することで、ＳＢ２２の差動出力信号間にオフセットが発生し、光受信器１０ｃの波形歪が大きくなる。
　そのため、本実施の形態の光受信器１０ｃでは、収束状態検出回路２５ｃが、ＡＯＣ２３ｃとＡＧＣ２７の両方に同期し、共に収束完了した後にＡＯＣ２３ｃの時定数を切り換えることで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。
　つぎに、収束状態検出回路２５ｃの構成および動作について、図１６，１７，１８を用いて詳細に説明する。図１６は、本実施の形態の収束状態検出回路２５ｃの回路構成の例を示すブロック図である。収束状態検出回路２５ｃは、収束状態検出回路２５と、ＡＧＣ２７の出力信号によりＡＧＣ２７の収束状態を検出する収束状態検出回路２９と、収束状態検出回路２５の出力信号および収束状態検出回路２９の出力信号を入力としＡＮＤをとってＡＯＣ２３ｃの時定数切換信号を生成するＡＮＤ回路２６ｃと、を備える。なお、図１６に示す収束状態検出回路２５ｃの構成は一例であり、これに限定するものではない。
　図１７は、ＡＯＣ２３ｃの収束完了時刻Ｔ４がＡＧＣ２７の収束完了時刻Ｔ５よりも早い場合の収束状態検出回路２５ｃの動作を説明するためのタイミングチャートである。ＡＧＣ２７の出力信号、収束状態検出回路２９の出力信号、ＡＯＣ２３ｃの出力信号、収束状態検出回路２５の出力信号、および、ＡＮＤ回路２６ｃが出力する時定数切換制御信号についての関係を時系列的に示すものである。
　図１７に示すように、ＡＯＣ２３ｃの収束完了時刻Ｔ４が、ＡＧＣ２７の収束完了時刻Ｔ５よりも早い場合、収束状態検出回路２５は、収束状態検出回路２９よりも早いタイミングである収束完了時刻Ｔ４＋ΔＴのタイミングでＨＩＧＨになる。しかし、収束状態検出回路２５ｃでは、収束状態検出回路２５と収束状態検出回路２９の出力信号のＡＮＤを取ることで、共にＨＩＧＨになった場合にＡＯＣ２３ｃの時定数切換制御信号をＨＩＧＨとするため、ＡＯＣ２３ｃが先に収束が完了しても、高速時定数を維持する。収束状態検出回路２５ｃは、ＡＧＣ２７の収束が完了した収束完了時刻Ｔ５＋ΔＴにＡＯＣ２３ｃの時定数を高速時定数から低速時定数に切り換える。これにより、光受信器１０ｃでは、ＡＯＣ２３ｃとＡＧＣ２７に同期して時定数の切り換えを制御することで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。
　図１８は、ＡＯＣ２３ｃの収束完了時刻Ｔ４がＡＧＣ２７の収束完了時刻Ｔ５よりも遅い場合の収束状態検出回路２５ｃの動作を説明するためのタイミングチャートである。ＡＧＣ２７の出力信号、収束状態検出回路２９の出力信号、ＡＯＣ２３ｃの出力信号、収束状態検出回路２５の出力信号、および、ＡＮＤ回路２６ｃが出力する時定数切換制御信号についての関係を時系列的に示すものである。
　図１８に示すように、ＡＯＣ２３ｃの収束完了時刻Ｔ４が、ＡＧＣ２７の収束完了時刻Ｔ５よりも遅い場合、収束状態検出回路２９は、収束状態検出回路２５よりも早いタイミングである収束完了時刻Ｔ５＋ΔＴのタイミングでＨＩＧＨになる。このような状態であっても、収束状態検出回路２５ｃは、ＡＯＣ２３ｃが収束完了するまで高速時定数を維持する。収束状態検出回路２５ｃは、ＡＯＣ２３ｃおよびＡＧＣ２７が共に収束完了した後の収束完了時刻Ｔ４＋ΔＴにＡＯＣ２３ｃの時定数を高速時定数から低速時定数に切り換える。これにより、光受信器１０ｃでは、ＡＯＣ２３ｃとＡＧＣ２７に同期して時定数の切り換えを制御することで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。
　なお、増幅器３ｃに替えて増幅器３ｂを備え、収束状態検出回路２５ｃにおいて、さらにＳＤ３２ｂからＳＤ信号が入力され、実施の形態３と同様、ＳＤ信号にも同期して時定数を切り換える制御を行うことも可能である。この場合、収束状態検出回路２５ｃでは、さらに、ＡＮＤ回路２６ｃの出力信号およびＳＤ信号を入力としＡＮＤをとって時定数切換信号を生成するＡＮＤ回路を備える。
　また、本実施の形態では、ＡＯＣ２３ｃおよびＡＧＣ２７の収束状態に基いて、ＡＯＣ２３ｃの時定数を切り換える制御について説明したが、これに限定するものではない。ＡＯＣ２３ｃおよびＡＧＣ２７の収束状態に基いて、ＡＧＣ２７の時定数を切り換える制御をしてもよく、また、ＡＯＣ２３ｃおよびＡＧＣ２７の収束状態に基いて、ＡＯＣ２３ｃおよびＡＧＣ２７の両方の時定数を切り換える制御をしてもよい。
　以上説明したように、本実施の形態によれば、光受信器１０ｃでは、ＡＯＣ２３ｃだけではなく、ＡＧＣ２７に対しても同期した収束状態検出回路２５ｃの出力信号を時定数切換制御信号に使用することとした。これにより、ＡＯＣ収束とＡＧＣ収束が共に完了した後に低速時定数から高速時定数に誤動作無く切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。
実施の形態５．
　実施の形態１で説明した光受信器１０を備えたＯＬＴ、ＯＬＴを備えた光通信システムの構成について説明する。
　図１９は、本実施の形態の光通信システムの構成例を示す図である。光通信システムは、ＯＬＴ５０と、ＯＮＵ５１，５２，５３と、から構成される。ＯＬＴ５０は、光スターカプラ、および伝送路である光ファイバを介して、ＯＮＵ５１，５２，５３と接続している。ＯＮＵの数を３つとしているが、一例であり、これに限定するものではない。
　光終端装置であるＯＬＴ５０は、光受信器１０を備えている。光受信器１０が実施の形態１で説明した自動オフセット補償などの動作を行うことにより、ＯＬＴ５０では、異なる距離に位置しているＯＮＵ５１，５２，５３からの光信号について、安定して波形歪の小さい正常な受信波形を実現することが可能となる。なお、図１９の光通信システムでは、ＯＬＴ５０に光受信器１０を備えた構成としているが、光受信器１０に替えて、光受信器１０ａ，１０ｂ，１０ｃを備えることも可能である。
　１　ＡＰＤ、２，２ａ，２ｂ，２ｃ　前置増幅器、３，３ｂ，３ｃ　増幅器、２１　ＴＩＡ、２２　ＳＢ、２３，２３ａ，２３ｂ，２３ｃ　ＡＯＣ、２４，２４ａ　電流源、２５，２５ｂ，２５ｃ，２９　収束状態検出回路、２６，２６ｃ　ＡＮＤ回路、２７　ＡＧＣ、２８　ＢＵＦ、３１　ＬＩＡ、３２，３２ｂ　ＳＤ、５０　ＯＬＴ、５１，５２，５３　ＯＮＵ、２５１　高利得増幅器、２５２　遅延回路、２５３，２５５　基準電圧源、２５４，２５６　ヒステリシスコンパレータ、２５７　ＡＮＤ回路、２７１　可変抵抗。

Claims (17)

  1. 　入力光信号を電流信号に変換する光電流変換素子と、
    　前記光電流変換素子からの電流信号を電圧信号に変換する前置増幅器と、
    　前記前置増幅器からの電圧信号を波形整形して出力する増幅器と、
    　時定数切換機能を有し、前記前置増幅器の差動出力間のオフセット電圧を自動補償する自動オフセット補償回路と、
    　前記自動オフセット補償回路での自動補償の収束完了を検出後、前記自動オフセット補償回路へ、第１の時定数から前記第１の時定数より大きい第２の時定数へ切り換えるための時定数切換制御信号を出力する収束状態検出回路と、
    　を備えることを特徴とする光受信器。
  2. 　前記自動オフセット補償回路は、外部からのリセット信号による初期化機能を有する、
    　ことを特徴とする請求項１に記載の光受信器。
  3. 　前記収束状態検出回路は、
    　前記自動オフセット補償回路の出力信号を規定の時間遅延させる遅延回路と、
    　前記自動オフセット補償回路の出力信号と前記遅延回路の出力信号の差分を増幅する高利得増幅器と、
    　前記高利得増幅器の出力信号電圧の中心値より高く、前記高利得増幅器の出力信号電圧の最大値より低い第１の定電圧を生成する第１の基準電圧源と、
    　前記高利得増幅器の出力信号電圧と前記第１の定電圧とを比較し、前記高利得増幅器の出力信号電圧の方が高いときはＬＯＷを出力し、他の場合はＨＩＧＨを出力する第１のヒステリシスコンパレータと、
    　前記高利得増幅器の出力信号電圧の中心値より低く、前記高利得増幅器の出力信号電圧の最小値より高い第２の定電圧を生成する第２の基準電圧源と、
    　前記高利得増幅器の出力信号電圧と前記第２の定電圧とを比較し、前記高利得増幅器の出力信号電圧の方が低いときはＬＯＷを出力し、他の場合はＨＩＧＨを出力する第２のヒステリシスコンパレータと、
    　前記第１のヒステリシスコンパレータの出力信号および前記第２のヒステリシスコンパレータの出力信号の論理積演算を行い、ＨＩＧＨまたはＬＯＷの時定数切換制御信号を生成して出力するＡＮＤ回路と、
    　を備えることを特徴とする請求項１または２に記載の光受信器。
  4. 　さらに、
    　前記増幅器からの出力信号の有無を検出する信号検出器、
    　を備え、
    　前記収束状態検出回路は、前記自動オフセット補償回路での自動補償の収束完了を検出し、さらに、前記信号検出器において前記増幅器からの前記出力信号が無いことが検出されているときに前記第２の時定数とする時定数切換制御信号を出力する、
    　ことを特徴とする請求項１または２に記載の光受信器。
  5. 　前記信号検出器が、前記増幅器からの前記出力信号が有るときはＨＩＧＨ、前記増幅器からの前記出力信号が無いときはＬＯＷを出力し、
    　前記収束状態検出回路が、
    　前記自動オフセット補償回路の出力信号を規定の時間遅延させる遅延回路と、
    　前記自動オフセット補償回路の出力信号と前記遅延回路の出力信号の差分を増幅する高利得増幅器と、
    　前記高利得増幅器の出力信号電圧の中心値より高く、前記高利得増幅器の出力信号電圧の最大値より低い第１の定電圧を生成する第１の基準電圧源と、
    　前記高利得増幅器の出力信号電圧と前記第１の定電圧とを比較し、前記高利得増幅器の出力信号電圧の方が高いときはＬＯＷを出力し、他の場合はＨＩＧＨを出力する第１のヒステリシスコンパレータと、
    　前記高利得増幅器の出力信号電圧の中心値より低く、前記高利得増幅器の出力信号電圧の最小値より高い第２の定電圧を生成する第２の基準電圧源と、
    　前記高利得増幅器の出力信号電圧と前記第２の定電圧とを比較し、前記高利得増幅器の出力信号電圧の方が低いときはＬＯＷを出力し、他の場合はＨＩＧＨを出力する第２のヒステリシスコンパレータと、
    　前記第１のヒステリシスコンパレータの出力信号および前記第２のヒステリシスコンパレータの出力信号の論理積演算を行い、ＨＩＧＨまたはＬＯＷの時定数切換制御信号を生成して出力する第１のＡＮＤ回路と、
    　を備え、
    　さらに、
    　前記収束状態検出回路の出力信号および前記信号検出器の出力信号の論理積演算を行い、ＨＩＧＨまたはＬＯＷの時定数切換制御信号を生成して出力する第２のＡＮＤ回路、
    　を備えることを特徴とする請求項４に記載の光受信器。
  6. 　入力光信号を電流信号に変換する光電流変換素子と、
    　前記光電流変換素子からの電流信号を電圧信号に変換する前置増幅器と、
    　前記前置増幅器からの電圧信号を波形整形して出力する増幅器と、
    　時定数切換機能を有し、前記前置増幅器の変換利得を自動調整する自動利得制御回路と、
    　前記自動利得制御回路での自動調整の収束完了を検出後、前記自動利得制御回路へ、第１の時定数から前記第１の時定数より大きい第２の時定数へ切り換えるための時定数切換制御信号を出力する収束状態検出回路と、
    　を備えることを特徴とする光受信器。
  7. 　前記自動利得制御回路は、外部からのリセット信号による初期化機能を有する、
    　ことを特徴とする請求項６に記載の光受信器。
  8. 　前記収束状態検出回路は、
    　前記自動利得制御回路の出力信号を規定の時間遅延させる遅延回路と、
    　前記自動利得制御回路の出力信号と前記遅延回路の出力信号の差分を増幅する高利得増幅器と、
    　前記高利得増幅器の出力信号電圧の中心値より高く、前記高利得増幅器の出力信号電圧の最大値より低い第１の定電圧を生成する第１の基準電圧源と、
    　前記高利得増幅器の出力信号電圧と前記第１の定電圧とを比較し、前記高利得増幅器の出力信号電圧の方が高いときはＬＯＷを出力し、他の場合はＨＩＧＨを出力する第１のヒステリシスコンパレータと、
    　前記高利得増幅器の出力信号電圧の中心値より低く、前記高利得増幅器の出力信号電圧の最小値より高い第２の定電圧を生成する第２の基準電圧源と、
    　前記高利得増幅器の出力信号電圧と前記第２の定電圧とを比較し、前記高利得増幅器の出力信号電圧の方が低いときはＬＯＷを出力し、他の場合はＨＩＧＨを出力する第２のヒステリシスコンパレータと、
    　前記第１のヒステリシスコンパレータの出力信号および前記第２のヒステリシスコンパレータの出力信号の論理積演算を行い、ＨＩＧＨまたはＬＯＷの時定数切換制御信号を生成して出力するＡＮＤ回路と、
    　を備えることを特徴とする請求項６または７に記載の光受信器。
  9. 　さらに、
    　前記増幅器からの出力信号の有無を検出する信号検出器、
    　を備え、
    　前記収束状態検出回路は、前記自動利得制御回路での自動調整の収束完了を検出し、さらに、前記信号検出器において前記増幅器からの前記出力信号が無いことが検出されているときに前記第２の時定数とする時定数切換制御信号を出力する、
    　ことを特徴とする請求項６または７に記載の光受信器。
  10. 　前記信号検出器が、前記増幅器からの前記出力信号が有るときはＨＩＧＨ、前記増幅器からの前記出力信号が無いときはＬＯＷを出力し、
    　前記収束状態検出回路が、
    　前記自動利得制御回路の出力信号を規定の時間遅延させる遅延回路と、
    　前記自動利得制御回路の出力信号と前記遅延回路の出力信号の差分を増幅する高利得増幅器と、
    　前記高利得増幅器の出力信号電圧の中心値より高く、前記高利得増幅器の出力信号電圧の最大値より低い第１の定電圧を生成する第１の基準電圧源と、
    　前記高利得増幅器の出力信号電圧と前記第１の定電圧とを比較し、前記高利得増幅器の出力信号電圧の方が高いときはＬＯＷを出力し、他の場合はＨＩＧＨを出力する第１のヒステリシスコンパレータと、
    　前記高利得増幅器の出力信号電圧の中心値より低く、前記高利得増幅器の出力信号電圧の最小値より高い第２の定電圧を生成する第２の基準電圧源と、
    　前記高利得増幅器の出力信号電圧と前記第２の定電圧とを比較し、前記高利得増幅器の出力信号電圧の方が低いときはＬＯＷを出力し、他の場合はＨＩＧＨを出力する第２のヒステリシスコンパレータと、
    　前記第１のヒステリシスコンパレータの出力信号および前記第２のヒステリシスコンパレータの出力信号の論理積演算を行い、ＨＩＧＨまたはＬＯＷの時定数切換制御信号を生成して出力する第１のＡＮＤ回路と、
    　を備え、
    　さらに、
    　前記収束状態検出回路の出力信号および前記信号検出器の出力信号の論理積演算を行い、ＨＩＧＨまたはＬＯＷの時定数切換制御信号を生成して出力する第２のＡＮＤ回路、
    　を備えることを特徴とする請求項９に記載の光受信器。
  11. 　入力光信号を電流信号に変換する光電流変換素子と、
    　前記光電流変換素子からの電流信号を電圧信号に変換する前置増幅器と、
    　前記前置増幅器からの電圧信号を波形整形して出力する増幅器と、
    　時定数切換機能を有し、前記前置増幅器の差動出力間のオフセット電圧を自動補償する自動オフセット補償回路と、
    　時定数切換機能を有し、前記前置増幅器の変換利得を自動調整する自動利得制御回路と、
    　前記自動オフセット補償回路での自動補償の収束完了および前記自動利得制御回路での自動調整の収束完了を検出後、前記自動オフセット補償回路、または、前記自動利得制御回路、または、前記自動オフセット補償回路および前記自動利得制御回路へ、第１の時定数から前記第１の時定数より大きい第２の時定数へ切り換えるための時定数切換制御信号を出力する収束状態検出回路と、
    　を備えることを特徴とする光受信器。
  12. 　前記自動オフセット補償回路および前記自動利得制御回路は、外部からのリセット信号による初期化機能を有する、
    　ことを特徴とする請求項１１に記載の光受信器。
  13. 　前記収束状態検出回路は、
    　前記自動オフセット補償回路の出力信号を入力とする第１の収束状態検出回路と、
    　前記自動利得制御回路の出力信号を入力とする第２の収束状態検出回路と、
    　前記第１の収束状態検出回路の出力信号および前記第２の収束状態検出回路の出力信号の論理積演算を行い、ＨＩＧＨまたはＬＯＷの時定数切換制御信号を生成して出力する第１のＡＮＤ回路と、
    　を備え、
    　前記第１の収束状態検出回路および前記第２の収束状態検出回路は、
    　入力された信号を規定の時間遅延させる遅延回路と、
    　前記入力された信号と前記遅延回路の出力信号の差分を増幅する高利得増幅器と、
    　前記高利得増幅器の出力信号電圧の中心値より高く、前記高利得増幅器の出力信号電圧の最大値より低い第１の定電圧を生成する第１の基準電圧源と、
    　前記高利得増幅器の出力信号電圧と前記第１の定電圧とを比較し、前記高利得増幅器の出力信号電圧の方が高いときはＬＯＷを出力し、他の場合はＨＩＧＨを出力する第１のヒステリシスコンパレータと、
    　前記高利得増幅器の出力信号電圧の中心値より低く、前記高利得増幅器の出力信号電圧の最小値より高い第２の定電圧を生成する第２の基準電圧源と、
    　前記高利得増幅器の出力信号電圧と前記第２の定電圧とを比較し、前記高利得増幅器の出力信号電圧の方が低いときはＬＯＷを出力し、他の場合はＨＩＧＨを出力する第２のヒステリシスコンパレータと、
    　前記第１のヒステリシスコンパレータの出力信号および前記第２のヒステリシスコンパレータの出力信号の論理積演算を行う第２のＡＮＤ回路と、
    　を備えることを特徴とする請求項１１または１２に記載の光受信器。
  14. 　さらに、
    　前記増幅器からの出力信号の有無を検出する信号検出器、
    　を備え、
    　前記収束状態検出回路は、前記自動オフセット補償回路での自動補償の収束完了および前記自動利得制御回路での自動調整の収束完了を検出し、さらに、前記信号検出器において前記増幅器からの前記出力信号が無いことが検出されているときに前記第２の時定数とする時定数切換制御信号を出力する、
    　ことを特徴とする請求項１１または１２に記載の光受信器。
  15. 　前記信号検出器が、前記増幅器からの前記出力信号が有るときはＨＩＧＨ、前記増幅器からの前記出力信号が無いときはＬＯＷを出力し、
    　前記収束状態検出回路が、
    　前記自動オフセット補償回路の出力信号を入力とする第１の収束状態検出回路と、
    　前記自動利得制御回路の出力信号を入力とする第２の収束状態検出回路と、
    　前記第１の収束状態検出回路の出力信号および前記第２の収束状態検出回路の出力信号の論理積演算を行い、ＨＩＧＨまたはＬＯＷの時定数切換制御信号を生成して出力する第１のＡＮＤ回路と、
    　を備え、
    　前記第１の収束状態検出回路および前記第２の収束状態検出回路は、
    　入力された信号を規定の時間遅延させる遅延回路と、
    　前記入力された信号と前記遅延回路の出力信号の差分を増幅する高利得増幅器と、
    　前記高利得増幅器の出力信号電圧の中心値より高く、前記高利得増幅器の出力信号電圧の最大値より低い第１の定電圧を生成する第１の基準電圧源と、
    　前記高利得増幅器の出力信号電圧と前記第１の定電圧とを比較し、前記高利得増幅器の出力信号電圧の方が高いときはＬＯＷを出力し、他の場合はＨＩＧＨを出力する第１のヒステリシスコンパレータと、
    　前記高利得増幅器の出力信号電圧の中心値より低く、前記高利得増幅器の出力信号電圧の最小値より高い第２の定電圧を生成する第２の基準電圧源と、
    　前記高利得増幅器の出力信号電圧と前記第２の定電圧とを比較し、前記高利得増幅器の出力信号電圧の方が低いときはＬＯＷを出力し、他の場合はＨＩＧＨを出力する第２のヒステリシスコンパレータと、
    　前記第１のヒステリシスコンパレータの出力信号および前記第２のヒステリシスコンパレータの出力信号の論理積演算を行う第２のＡＮＤ回路と、
    　を備え、
    　さらに、
    　前記収束状態検出回路の出力信号および前記信号検出器の出力信号の論理積演算を行い、ＨＩＧＨまたはＬＯＷの時定数切換制御信号を生成して出力する第３のＡＮＤ回路、
    　を備えることを特徴とする請求項１４に記載の光受信器。
  16. 　請求項１から１５のいずれか１つに記載の光受信器を備えた光終端装置。
  17. 　請求項１６に記載の光終端装置を備えた光通信システム。
PCT/JP2014/073238 2014-09-03 2014-09-03 光受信器、光終端装置および光通信システム WO2016035176A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2014/073238 WO2016035176A1 (ja) 2014-09-03 2014-09-03 光受信器、光終端装置および光通信システム
CN201580047129.0A CN106605365B (zh) 2014-09-03 2015-04-15 光接收器、光终端装置以及光通信系统
PCT/JP2015/061579 WO2016035374A1 (ja) 2014-09-03 2015-04-15 光受信器、光終端装置および光通信システム
US15/507,924 US10003410B2 (en) 2014-09-03 2015-04-15 Optical receiver, optical termination device, and optical communication system
JP2016546337A JP6223584B2 (ja) 2014-09-03 2015-04-15 光受信器、光終端装置および光通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/073238 WO2016035176A1 (ja) 2014-09-03 2014-09-03 光受信器、光終端装置および光通信システム

Publications (1)

Publication Number Publication Date
WO2016035176A1 true WO2016035176A1 (ja) 2016-03-10

Family

ID=55439277

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2014/073238 WO2016035176A1 (ja) 2014-09-03 2014-09-03 光受信器、光終端装置および光通信システム
PCT/JP2015/061579 WO2016035374A1 (ja) 2014-09-03 2015-04-15 光受信器、光終端装置および光通信システム

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/061579 WO2016035374A1 (ja) 2014-09-03 2015-04-15 光受信器、光終端装置および光通信システム

Country Status (4)

Country Link
US (1) US10003410B2 (ja)
JP (1) JP6223584B2 (ja)
CN (1) CN106605365B (ja)
WO (2) WO2016035176A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020225892A1 (ja) * 2019-05-08 2020-11-12 日本電信電話株式会社 トランスインピーダンスアンプ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10560200B2 (en) * 2016-06-30 2020-02-11 Huawei Technologies Co., Ltd. Optical module for dynamically adjusting optical power receiving range
CN110476375B (zh) 2017-04-07 2022-06-10 三菱电机株式会社 光接收器、光终端装置和光通信系统
WO2020008593A1 (ja) * 2018-07-05 2020-01-09 三菱電機株式会社 リミッティング増幅回路
CN110708032A (zh) 2018-07-09 2020-01-17 住友电气工业株式会社 跨阻放大电路
JP2020010203A (ja) * 2018-07-09 2020-01-16 住友電気工業株式会社 トランスインピーダンス増幅回路
JP2020010202A (ja) * 2018-07-09 2020-01-16 住友電気工業株式会社 トランスインピーダンス増幅回路
CN109510598A (zh) * 2018-11-16 2019-03-22 淮阴工学院 一种高灵敏度宽动态范围光接收机前置放大电路
WO2020225893A1 (ja) * 2019-05-08 2020-11-12 日本電信電話株式会社 トランスインピーダンスアンプ
CN110162498B (zh) * 2019-05-21 2020-10-09 京微齐力(北京)科技有限公司 可工作在不同电源电压下的lvds接收电路
US11942998B2 (en) 2019-06-13 2024-03-26 Sumitomo Electric Industries, Ltd. Optical reception device, station-side device, PON system, preamplifier, optical reception method, and method for suppressing output inversion of integrator
JP6980164B2 (ja) * 2019-08-09 2021-12-15 三菱電機株式会社 光受信器および局側装置
CN111556384A (zh) * 2020-04-24 2020-08-18 东莞铭普光磁股份有限公司 光模块接收电路和光模块
CN111628743B (zh) * 2020-05-19 2022-08-19 中国科学院西安光学精密机械研究所 一种天文观测系统中可扩展动态范围的增益自适应变换电路及方法
JP2022059802A (ja) 2020-10-02 2022-04-14 住友電気工業株式会社 トランスインピーダンス増幅回路
CN113030645B (zh) * 2021-03-10 2022-02-18 长芯盛（武汉）科技有限公司 一种有源线缆测试烧写一体化综合测试方法和测试仪
CN113589093B (zh) * 2021-09-30 2021-12-28 武汉普赛斯电子技术有限公司 一种用于apd器件的驱动测试装置及方法
JPWO2023218623A1 (ja) * 2022-05-13 2023-11-16

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274032A (ja) * 2006-03-30 2007-10-18 Sumitomo Electric Ind Ltd 光受信器
WO2008075430A1 (ja) * 2006-12-21 2008-06-26 Mitsubishi Electric Corporation 光受信器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616480B2 (ja) 1995-03-17 1997-06-04 日本電気株式会社 バースト光受信回路
JPH11261482A (ja) 1998-03-09 1999-09-24 Nec Corp バースト光受信回路
JP2000068945A (ja) 1998-08-25 2000-03-03 Oki Electric Ind Co Ltd 光受信装置
WO2007102189A1 (ja) * 2006-03-03 2007-09-13 Mitsubishi Denki Kabushiki Kaisha 光受信器
JP4536770B2 (ja) 2006-12-08 2010-09-01 韓國電子通信研究院 オンチップ・リセット信号を生成するバーストモード受信機及びバーストモード受信方法
JP4927664B2 (ja) 2007-08-14 2012-05-09 日本電信電話株式会社 前置増幅回路
JP5176505B2 (ja) 2007-12-03 2013-04-03 富士通オプティカルコンポーネンツ株式会社 光受信装置，光局側装置および光ネットワークシステム
JP4691127B2 (ja) 2008-03-28 2011-06-01 日本電信電話株式会社 増幅回路
JP2010178256A (ja) 2009-02-02 2010-08-12 Nippon Telegr & Teleph Corp <Ntt> 光受信器の増幅器
JP2010278753A (ja) 2009-05-28 2010-12-09 Mitsubishi Electric Corp 差動増幅器および光受信器
JP4870806B2 (ja) 2009-10-23 2012-02-08 日本電信電話株式会社 トランスインピーダンスアンプ
US9094134B2 (en) * 2011-04-05 2015-07-28 Mitsubishi Electric Corporation Optical receiver
WO2013035139A1 (ja) * 2011-09-09 2013-03-14 三菱電機株式会社 親局側装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274032A (ja) * 2006-03-30 2007-10-18 Sumitomo Electric Ind Ltd 光受信器
WO2008075430A1 (ja) * 2006-12-21 2008-06-26 Mitsubishi Electric Corporation 光受信器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020225892A1 (ja) * 2019-05-08 2020-11-12 日本電信電話株式会社 トランスインピーダンスアンプ

Also Published As

Publication number Publication date
CN106605365B (zh) 2019-08-27
US10003410B2 (en) 2018-06-19
JPWO2016035374A1 (ja) 2017-04-27
US20170294970A1 (en) 2017-10-12
JP6223584B2 (ja) 2017-11-01
CN106605365A (zh) 2017-04-26
WO2016035374A1 (ja) 2016-03-10

Similar Documents

Publication Publication Date Title
WO2016035176A1 (ja) 光受信器、光終端装置および光通信システム
JP4850919B2 (ja) 光受信器
JP2005006313A (ja) 受動光通信網の光パワー等化装置
US20100014866A1 (en) Digital Automatic Gain Control Apparatus and Method in Burst Mode Optical Receiver
US8155535B2 (en) Optical receiver
JP2011193068A (ja) マルチレート用バーストモード受信機
US11228823B2 (en) Optical receiver
US9083466B2 (en) Optical line terminal
KR101519443B1 (ko) 광 수신기
US20220109508A1 (en) Optical receiver and station-side device
CA2875762A1 (en) Burst signal receiving apparatus and method, pon optical line terminal, and pon system
JP6661057B1 (ja) リミッティング増幅回路
JP2015089047A (ja) 光受信装置及び伝送装置
KR20050102414A (ko) 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법
JP2012085229A (ja) Ｐｏｎシステムとその局側装置及び光受信器並びに光受信方法
JP4691128B2 (ja) 増幅回路
JP2012080377A (ja) バースト受信機，バースト受信制御方法、およびシステム
WO2020225893A1 (ja) トランスインピーダンスアンプ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14901139

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14901139

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP