WO2016013339A1 - 積層コイル部品 - Google Patents

積層コイル部品 Download PDF

Info

Publication number
WO2016013339A1
WO2016013339A1 PCT/JP2015/067960 JP2015067960W WO2016013339A1 WO 2016013339 A1 WO2016013339 A1 WO 2016013339A1 JP 2015067960 W JP2015067960 W JP 2015067960W WO 2016013339 A1 WO2016013339 A1 WO 2016013339A1
Authority
WO
WIPO (PCT)
Prior art keywords
coil
conductors
planar
planar conductors
stacking direction
Prior art date
Application number
PCT/JP2015/067960
Other languages
English (en)
French (fr)
Inventor
横山　智哉
貴行 岡田
Original Assignee
株式会社 村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 村田製作所 filed Critical 株式会社 村田製作所
Priority to CN201590000739.0U priority Critical patent/CN206619460U/zh
Priority to JP2016535849A priority patent/JP6388031B2/ja
Publication of WO2016013339A1 publication Critical patent/WO2016013339A1/ja
Priority to US15/407,322 priority patent/US11024451B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Definitions

  • the present invention relates to a laminated coil component, and is particularly applied to a ⁇ DCDC converter, and sandwiches each of a plurality of coil conductors, a plurality of planar conductors containing silver, and a plurality of coil conductors and a plurality of planar conductors containing copper. And a plurality of coil conductors forming a part of a coil having a winding axis extending in the stacking direction, and the plurality of planar conductors each having a main surface facing the stacking direction
  • the present invention relates to a laminated coil component arranged in the lamination direction at a position outside the coil in the lamination direction so that a specific area of the surface overlaps with the coil when viewed from the lamination direction.
  • each of the plurality of planar conductors usually forms a ground electrode, a shield electrode, or a capacitor electrode, and a potential difference such as an input voltage or an output voltage with respect to the ground potential is generated between the layers. For this reason, some measures are required to ensure insulation at a portion where the distance between the plurality of planar conductors decreases in the stacking direction.
  • JP-A-2-224513 Japanese Patent Laid-Open No. 11-340039
  • Patent Document 1 a shield electrode layer is formed on the surface of an LC composite component via a sheet layer made of a dielectric or an insulator, and a round hole-shaped, L-shaped or linear void is formed. And changing the frequency characteristics in accordance with the shape of the gap.
  • Patent Document 2 also discloses forming a slit in at least a part of the shield layer.
  • a main object of the present invention is to provide a laminated coil component capable of suppressing the retention of silver or copper between planar conductors.
  • the multilayer coil component of the present invention includes a plurality of coil conductors, a plurality of plane conductors containing silver, and a plurality of ferrite layers containing copper and sandwiched between each of the plurality of coil conductors and the plurality of plane conductors.
  • the plurality of coil conductors form part of a coil having a winding axis extending in the stacking direction, and the plurality of planar conductors each have a main surface facing the stacking direction and a specific region of each main surface from the stacking direction.
  • a multilayer coil component arranged in the stacking direction at a position outside the coil in the stacking direction so as to overlap with the coil when viewed, wherein each of the plurality of planar conductors has a plurality of first through the main surface in the stacking direction in a specific region. It has a through hole.
  • the plurality of planar conductors have a plurality of different potentials.
  • each of the plurality of planar conductors further includes at least one second through hole penetrating the main surface in the stacking direction in a region different from the specific region.
  • the laminate composed of a plurality of ferrite layers has one main surface on which electronic components are mounted, and the plurality of planar conductors are provided on one main surface side of the coil.
  • the plurality of coil conductors contain silver.
  • Iron oxide which is the main raw material for the ferrite layer, is mixed with a sulfur component at the time of its creation.
  • the sulfur component reacts with silver by the heat generated during the firing of the laminate, and the resulting silver sulfide is generated in the laminate.
  • Spread. Residence of diffused silver sulfide between planar conductors can cause migration.
  • cuprous oxide produced by sintering exhibits the properties of a semiconductor, so the retention of cuprous oxide between planar conductors is insulative between the planar conductors. May cause degradation.
  • each main surface of the plurality of planar conductors is provided with one or more first through holes penetrating in the stacking direction in a specific region overlapping with the coil when viewed from the stacking direction. Thereby, it can suppress that silver and copper remain between plane conductors.
  • FIG. 1 It is sectional drawing which shows a certain cross section (cross section orthogonal to the depth direction of a rectangular parallelepiped) of the laminated coil component of this Example.
  • A is a top view which shows the ferrite layer which makes a laminated coil component, and the coil conductor formed in the upper surface
  • B is another ferrite layer which forms the laminated coil component, and the other coil formed in the upper surface
  • C) is a top view which shows the other ferrite layer which forms the laminated coil component, and the other coil conductor formed in the upper surface
  • (D) is still other which makes a laminated coil component FIG.
  • FIG. 5 is a plan view showing a ferrite layer and still another coil conductor formed on the upper surface thereof.
  • A is a top view which shows the other ferrite layer which forms a multilayer coil component, and the other coil conductor formed in the upper surface
  • B is formed in the other ferrite layer which forms a multilayer coil component, and its upper surface
  • FIG. 6C is a plan view showing still another ferrite conductor forming the laminated coil component and still another coil conductor formed on the upper surface thereof.
  • (A) is a top view which shows the ferrite layer which comprises a laminated coil component, and the plane conductor formed in the upper surface
  • (B) is the other ferrite layer which comprises a laminated coil component, and the other plane formed on the upper surface It is a top view which shows a conductor.
  • (A) is an illustrative view showing a state in which the planar conductor FC2a is overlaid on the coil conductor CP5
  • (B) is an illustrative view showing a state in which the planar conductor FC2b is overlaid on the coil conductor CP5.
  • a multilayer coil component (multilayer inductor element) 10 of this embodiment is an LGA (Land Grid Array) type multilayer coil component, and includes a rectangular parallelepiped multilayer body 12.
  • FIG. 1 shows a cross section orthogonal to the depth direction of a rectangular parallelepiped.
  • a plurality of electronic components 16a and 16b such as IC chips and capacitors are mounted on the upper surface (one main surface) of the laminate 12, and external electrodes 14a and 14b are provided on the lower surface (the other main surface) of the laminate 12. .
  • the electronic components 16a and 16b are connected to a wiring (not shown) formed on the upper surface of the multilayer body 12, thereby realizing a ⁇ DCDC converter.
  • the laminated body 12 has a structure in which a nonmagnetic material 121, a magnetic material 122, and a nonmagnetic material 123 are laminated in this order (the nonmagnetic materials 121 and 123 may be low magnetic materials).
  • Planar conductors FC1a and FC1b are embedded in the nonmagnetic body 121
  • a plurality of coil conductors CP1 to CP7 forming the coil CIL1 are embedded in the magnetic body 122
  • planar conductors FC2a and FC2b are embedded in the nonmagnetic body 123.
  • planar conductors FC1a and FC1b are provided below the coil CIL1, and the planar conductors FC2a and FC2b are provided above the coil CIL1 (one main surface side of the multilayer body 12).
  • a magnetic field is generated in the coil CIL1 in a manner indicated by a broken line in FIG.
  • the nonmagnetic body 121, the magnetic body 122, and the nonmagnetic body 123 are formed by laminating a plurality of ferrite layers including ferrite layers Lcp1 to Lcp7, Lfc2a, and Lfc2b described later. Accordingly, each of the planar conductors FC1a, FC1b, FC2a, FC2b and the coil conductors CP1 to CP7 is sandwiched between the laminated ferrite layers.
  • the ferrite layer forming each of the nonmagnetic materials 121 and 123 exhibits nonmagnetic properties, and the ferrite layer forming the magnetic material 122 exhibits magnetic properties.
  • the planar conductors FC1a and FC1b are arranged in the stacking direction so that their main surfaces face the stacking direction.
  • the planar conductors FC2a and FC2b are arranged in the stacking direction so that their main surfaces face the stacking direction.
  • the planar conductor FC1a is connected to the external electrode 14a
  • the planar conductor FC1b is connected to the external electrode 14b.
  • the planar conductor FC2a is connected to the electronic component 16a
  • the planar conductor FC2b is connected to the electronic component 16b.
  • Each of the planar conductors FC1a, FC1b, FC2a, and FC2b provided in this manner functions as any of a ground electrode, a shield electrode, and a capacitive electrode. Therefore, a potential difference is generated between the planar conductors FC1a and FC1b, or the planar conductors FC2a and FC2b, excluding the electrodes that are at the same potential due to connection by via-hole conductors.
  • the coil CIL1 is wound seven times in the stacking direction, and its winding axis extends in the stacking direction.
  • the coil CIL1 partially overlaps each main surface of the planar conductors FC1a, FC1b, FC2a, and FC2b.
  • a region overlapping with the coil CIL1 when viewed from the stacking direction is defined as a “specific region”.
  • a region that does not overlap with the coil CIL1 when viewed from the stacking direction is defined as a “non-overlapping region”.
  • the coil conductor CP1 is formed on the upper surface of the magnetic ferrite layer Lcp1
  • the coil conductor CP2 is formed on the upper surface of the magnetic ferrite layer Lcp2
  • the coil conductor CP3 is
  • the coil conductor CP4 is formed on the top surface of the magnetic ferrite layer Lcp4, and the coil conductor CP4 is formed on the top surface of the magnetic ferrite layer Lcp4.
  • the coil conductor CP5 is formed on the upper surface of the magnetic ferrite layer Lcp5
  • the coil conductor CP6 is formed on the upper surface of the magnetic ferrite layer Lcp6.
  • CP7 is formed on the upper surface of the magnetic ferrite layer Lcp7.
  • each of the coil conductors CP1 to CP7 draws a substantially C-shaped pattern (a pattern in which a part of the ring is missing). However, the position where the conductor is missing differs between the coil conductors CP1 to CP7.
  • Each of the plurality of black circles shown in FIGS. 2 (A) to 2 (D) and FIGS. 3 (A) to 3 (C) is a via hole conductor, and the coil conductors CP1 to CP7 are spirally formed by these via hole conductors. Connected. As a result, the coil CIL1 whose winding axis extends in the stacking direction is formed, and both ends of the coil CIL1 appear on the lower surface of the magnetic body 122.
  • the coil CIL1 thus formed is appropriately connected to the planar conductors FC1a, FC1b, FC2a, FC2b, the external electrodes 14a to 14b, or the electronic components 16a to 16b by via holes or side conductors (not shown).
  • planar conductor FC2a is formed on the top surface of nonmagnetic ferrite layer Lfc2a
  • planar conductor FC2b is formed on the top surface of nonmagnetic ferrite layer Lfc2b.
  • the planar conductors FC2a and FC2b have different patterns depending on their functions.
  • a plurality of first through holes HL1a, HL1a,... And a single second through hole HL2a are formed on the main surface of the planar conductor FC2a.
  • a plurality of first through holes HL1b, HL1b,... And a single second through hole HL2b are formed on the main surface of the planar conductor FC2b.
  • FIG. 5A shows a state where the planar conductor FC2a is overlaid on the coil conductor CP5
  • FIG. 5B shows a state where the planar conductor FC2b is overlaid on the coil conductor CP5.
  • the first through holes HL1a and HL1b are formed in a specific region as viewed from the stacking direction (or formed so that at least a part thereof belongs to the specific region).
  • the second through holes HL2a and HL2b are formed in the non-overlapping region as viewed from the stacking direction.
  • the shapes of the first through holes HL1a and HL1b and the second through holes HL2a and HL2b are not particularly limited, but a ⁇ shape is preferable in order to suppress heat generation due to a reduction in the cross-sectional area of the portion through which the current flows.
  • the hole diameter is adjusted to 0.05 mm to 1.0 mm, and as many holes as possible that can be formed by screen printing are formed. Accordingly, the number of second through holes HL2a formed in the non-overlapping region of the planar conductor FC2a may be plural, and similarly, the number of second through holes HL2b formed in the non-overlapping region of the planar conductor FC2b may be plural. . Further, the second through holes HL2a and HL2b may not be provided.
  • the distribution density of the specific region is higher than the distribution density of the non-overlapping regions.
  • the area ratio of the first through hole HL1a and the second through hole HL2a with respect to the area of the region surrounded by the outline of the planar conductor FC2a is 5% to 30%, and the first through hole HL1a and the second through hole It is preferable that 70% or more of the total area of the hole HL2a belongs to the specific region.
  • the area ratio of the first through hole HL1b and the second through hole HL2b with respect to the area of the region surrounded by the outline of the planar conductor FC2b is 5% or more and 30% or less, and the first through hole HL1b and the second through hole HL2b. It is preferable that 70% or more of the total area belongs to the specific region. However, the positions of the first through holes HL1a and HL1b provided in the specific region do not need to overlap when viewed from the stacking direction.
  • the upper limit of “30%” is set to prevent the deterioration of the function of each of the planar conductors FC2a and FC2b (that is, the shield function in the case of a shield electrode), and the cross-sectional area of the portion where the current flows is reduced. This is to prevent heat generation of the planar conductors FC2a and FC2b due to the decrease. That is, on the premise of the original functions of the planar conductors FC2a and FC2b, the first through holes HL1a and HL1b and the second through holes HL2a and HL2b are formed as long as they are not impaired.
  • planar conductor FC1a and FC1b have a different pattern according to the function similarly to planar conductor FC2a and FC2b.
  • a first through hole and a second through hole are formed in the main surfaces of the planar conductors FC1a and FC1b. As described above, the first through hole is formed in the specific region, and the second through hole is formed in the non-overlapping region.
  • Each of the planar conductors FC1a, FC1b, FC2a, FC2b and the coil conductors CP1 to CP7 contains silver, and the plurality of ferrite layers including the ferrite layers Lcp1 to Lcp7, Lfc2a, and Lfc2b contain copper.
  • each of the planar conductors FC1a, FC1b, FC2a, FC2b and the coil conductors CP1 to CP7 is mainly made of a conductive paste containing silver such as Ag, Ag—Pd, or Ag—Pt.
  • the ferrite layers forming the non-magnetic materials 121 and 123 are mainly composed of ferrite powder containing copper such as Zn—Cu based ferrite powder, and the ferrite layers forming the magnetic material 122 are Ni—Zn—Cu based or Ni—Mn—.
  • the main material is a ferrite powder containing copper such as a Cu-based ferrite powder.
  • the laminate 12 is produced as follows. First, the slurry containing the above-mentioned ferrite powder is applied in a sheet form to produce a green sheet that is the basis of the above-described ferrite layer. Next, a via hole is formed at a predetermined position of the green sheet using a laser processing machine, and the conductive paste is filled into the via hole. Further, the above-described conductive paste is screen-printed on the green sheet to form a pattern serving as a basis for the planar conductors FC1a, FC1b, FC2a, FC2b or the coil conductors CP1 to CP7.
  • holes corresponding to the first through holes HL1a and the second through holes HL2a are formed in the pattern that is the basis of the planar conductor FC2a, and the first through holes HL1b and the pattern that is the basis of the plane conductor FC2b are formed.
  • a hole corresponding to the second through hole HL2b is formed.
  • holes corresponding to the same first through hole and second through hole are formed.
  • a plurality of green sheets filled or printed with conductive paste has a coil CIL1 whose winding axis extends in the stacking direction, planar conductors FC1a and FC1b are formed below the coil CIL1, and planar conductors FC2a and FC2b are coils. It is laminated and pressure-bonded so as to be formed on the upper side of CIL1. The raw laminate thus produced is fired and subjected to a plating treatment, whereby the above-described laminate 12 is obtained.
  • the conductive paste that is the basis for the planar conductors FC1a, FC1b, FC2a, FC2b and the coil conductors CP1 to CP7 is fired simultaneously with the firing of the green sheet (co-fire).
  • the external electrodes 14a and 14b may be formed by co-fire as in the case of the conductive paste, or may be formed by applying and baking the laminated body 12 obtained by sintering (post-fire).
  • the firing atmosphere is not particularly limited, such as oxidation and reduction for both co-fire and post-fire.
  • the laminated coil component 10 is completed by mounting the electronic components 16a and 16b on the upper surface of the laminated body 12 thus produced.
  • the silver contained in the conductive paste is fired at around 900 ° C.
  • copper is contained in the ferrite powder so as to sinter the green sheet at a low temperature in accordance with the firing temperature of silver.
  • the sintering temperature is lowered to a temperature at which co-fire with silver is possible.
  • the press pressure at the time of pressure bonding increases in a region where the coil conductors CP1 to CP7 overlap each other as viewed from the lamination direction, that is, a specific region, and thereby the planar conductors FC1a and FC1b The distance between the plane conductors FC2a and FC2b is reduced in the stacking direction.
  • iron oxide which is the main raw material of ferrite
  • a sulfur component reacts with silver by the heat at the time of firing the raw laminate, and silver sulfide produced thereby Diffuses in the stack.
  • the retention of diffused silver sulfide between the planar conductors FC1a and FC1b or between the planar conductors FC2a and FC2b may cause migration.
  • the coil conductors CP1 to CP7 also contain silver, the silver diffuses into the laminate during firing. Therefore, the possibility of causing migration further increases.
  • cuprous oxide produced by sintering exhibits semiconductor properties, so that cuprous oxide between the planar conductors FC1a and FC1b or between the planar conductors FC2a and FC2b.
  • the retention may cause a decrease in insulation between the planar conductors FC1a and FC1b or between the planar conductors FC2a and FC2b.
  • the above problem is likely to occur because the distance between the planar conductors FC2a and FC2b is reduced in the stacking direction in the specific region.
  • the first through holes HL1a and HL1b penetrating the main surface in the specific region are formed in the planar conductors FC2a and FC2b, respectively, and the same first through holes are formed in each of the planar conductors FC1a and FC1b. I am doing so.
  • the first through hole acts as a hole for suppressing the retention of silver or copper (for diffusion to the outside), and a substance (particularly Ags and Cu2O) that causes a decrease in reliability between layers where pressure resistance is applied. Is suppressed. For this reason, it is not necessary to provide more than the thickness necessary for pure ferrite layers, and it is not necessary to evaluate the performance of each laminated coil component 10.
  • a laminated coil component 10 ′ having the same configuration as the laminated coil component 10 of this example except that the first through hole and the second through hole do not exist was prepared, and reliability evaluation was performed ( PCBT test: thickness between different potential layers: 25 ⁇ m, pressure resistance: 20 V, number of samples: 200 pieces each.
  • the reliability NG was 5%, whereas in the multilayer coil component 10 of this example, no reliability NG occurred. From this result, it can be seen that the laminated coil component 10 of this embodiment has higher reliability.
  • the laminated coil component 10 of this embodiment 70% or more of the total area of the first through hole and the second through hole is assigned to the specific region. If this is 60%, the reliability NG of 2% is obtained. Occurred. Therefore, it is considered that the total area of the first through hole and the second through hole assigned to the specific region is preferably 70% or more.
  • a closed magnetic circuit type laminated coil component 10 is assumed in which the space between the non-magnetic materials 121 and 123 is a magnetic material 122.
  • the present invention can also be applied to an open magnetic circuit type laminated coil component in which a part of a plurality of ferrite layers constituting the magnetic body 122 is constituted by a nonmagnetic layer.
  • SYMBOLS 10 Laminated coil component 12 ... Laminated body CIL1 ... Coil CP1-CP7 ... Coil conductor FC1a, FC1b, FC2a, FC2b ... Planar conductor Lcp1-Lcp7, Lfc2a, Lfc2b ... Ferrite layer HL1a, HL1b ... 1st through-hole HL2a, HL2b ... Second through hole

Abstract

　積層コイル部品１０は、銀を含有するコイル導体ＣＰ１～ＣＰ７と、銀を含有する平面導体ＦＣ２ａ，ＦＣ２ｂと、銅を含有しかつコイル導体ＣＰ１～ＣＰ７，平面導体ＦＣ２ａ，ＦＣ２ｂの各々を挟んで積層された複数のフェライト層とを備える。コイル導体ＣＰ１～ＣＰ７は、積層方向に延びる巻回軸を有するコイルＣＩＬ１の一部をなす。平面導体ＦＣ２ａ，ＦＣ２ｂは、各主面が積層方向を向きかつ各主面の特定領域が積層方向から眺めてコイルＣＩＬ１と重なるように、コイルＣＩＬ１の上側の位置で積層方向に並ぶ。平面導体ＦＣ２ａ，ＦＣ２ｂの各々には、特定領域において主面を積層方向に貫通する複数の第１貫通孔が設けられる。

Description

積層コイル部品
　この発明は、積層コイル部品に関し、特にμＤＣＤＣコンバータに適用され、複数のコイル導体と、銀を含有する複数の平面導体と、銅を含有しかつ複数のコイル導体および複数の平面導体の各々を挟んで積層された複数のフェライト層とを備え、複数のコイル導体は積層方向に延びる巻回軸を有するコイルの一部をなし、複数の平面導体は、各主面が積層方向を向きかつ各主面の特定領域が積層方向から眺めてコイルと重なるように、積層方向におけるコイルの外側の位置で積層方向に並ぶ、積層コイル部品に関する。
　この種の積層コイル部品では、積層方向から眺めて複数のコイル導体が重なり合う領域において、積層体を圧着するときのプレス圧が増大し、これによって複数の平面導体の間の距離が積層方向において小さくなる。ここで、μＤＣＤＣコンバータでは通常、複数の平面導体の各々がグランド電極，シールド電極または容量電極をなし、グランド電位に対する入力電圧または出力電圧のような電位差が層間に生じる。このため、複数の平面導体の間の距離が積層方向において小さくなる部分については絶縁性の確保等のために何らかの対策が必要になる。
特開平２－２２４５１３号公報 特開平１１－３４００３９号公報
　なお、特許文献１は、ＬＣ複合部品の表面に、誘電体または絶縁体からなるシート層を介してシールド電極層を形成するとともに、丸孔状，Ｌ字状または直線状の空隙部を形成し、空隙部の形状に応じて周波数特性を変更することを開示している。また、特許文献２も、シールド層の少なくとも一部にスリットを形成することを開示している。しかし、これらの構成はいずれも、銀や銅が平面導体間に滞留する課題とは異なる課題に向けられたものであり、前提が大きく異なっている。
　それゆえに、この発明の主たる目的は、平面導体間に銀や銅が滞留するのを抑制することができる、積層コイル部品を提供することである。
　この発明の積層コイル部品は、複数のコイル導体と、銀を含有する複数の平面導体と、銅を含有しかつ複数のコイル導体および複数の平面導体の各々を挟んで積層された複数のフェライト層とを備え、複数のコイル導体は積層方向に延びる巻回軸を有するコイルの一部をなし、複数の平面導体は、各主面が積層方向を向きかつ各主面の特定領域が積層方向から眺めてコイルと重なるように、積層方向におけるコイルの外側の位置で積層方向に並ぶ積層コイル部品であって、複数の平面導体の各々は特定領域において主面を積層方向に貫通する複数の第１貫通孔を有する。
　好ましくは、複数の平面導体は互いに異なる複数の電位をそれぞれ有する。
　好ましくは、複数の平面導体の各々は特定領域と異なる領域において主面を積層方向に貫通する少なくとも１つの第２貫通孔をさらに有する。
　好ましくは、複数のフェライト層からなる積層体は電子部品が実装される一方主面を有し、複数の平面導体はコイルよりも一方主面側に設けられる。
　好ましくは、複数のコイル導体は銀を含有する。
　フェライト層の主要原料である酸化鉄には、その作成時に硫黄成分が混成されるところ、硫黄成分は積層体の焼成時の熱により銀と反応し、これによって生成された硫化銀が積層体内を拡散する。拡散した硫化銀の平面導体間における滞留は、マイグレーションを引き起こすおそれがある。
　また、銅はフェライト層の低温焼結に寄与するものの、焼結によって生成された亜酸化銅は半導体の性質を示すため、亜酸化銅の平面導体間における滞留は、平面導体間の絶縁性の低下を引き起こすおそれがある。
　これを踏まえて、複数の平面導体の各々の主面には、積層方向から眺めてコイルと重なる特定領域で積層方向に貫通する１または２以上の第１貫通孔が設けられる。これによって、平面導体間に銀や銅が滞留するのを抑制することができる。
　この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
この実施例の積層コイル部品の或る断面（直方体の奥行き方向に直交する断面）を示す断面図である。 （Ａ）は積層コイル部品をなすフェライト層およびその上面に形成されたコイル導体を示す平面図であり、（Ｂ）は積層コイル部品をなす他のフェライト層およびその上面に形成された他のコイル導体を示す平面図であり、（Ｃ）は積層コイル部品をなすその他のフェライト層およびその上面に形成されたその他のコイル導体を示す平面図であり、（Ｄ）は積層コイル部品をなすさらにその他のフェライト層およびその上面に形成されたさらにその他のコイル導体を示す平面図である。 （Ａ）は積層コイル部品をなす他のフェライト層およびその上面に形成された他のコイル導体を示す平面図であり、（Ｂ）は積層コイル部品をなすその他のフェライト層およびその上面に形成されたその他のコイル導体を示す平面図であり、（Ｃ）は積層コイル部品をなすさらにその他のフェライト層およびその上面に形成されたさらにその他のコイル導体を示す平面図である。 （Ａ）は積層コイル部品をなすフェライト層およびその上面に形成された平面導体を示す平面図であり、（Ｂ）は積層コイル部品をなす他のフェライト層およびその上面に形成された他の平面導体を示す平面図である。 （Ａ）は平面導体ＦＣ２ａをコイル導体ＣＰ５の上に重ねた状態を示す図解図であり、（Ｂ）は平面導体ＦＣ２ｂをコイル導体ＣＰ５の上に重ねた状態を示す図解図である。
　図１を参照して、この実施例の積層コイル部品（積層インダクタ素子）１０は、ＬＧＡ(Land Grid Array)型の積層コイル部品であり、直方体状の積層体１２を含む。図１は、直方体の奥行き方向に直交する断面を示す。
　積層体１２の上面（一方主面）にはＩＣチップやコンデンサのような複数の電子部品１６ａ，１６ｂが実装され、積層体１２の下面（他方主面）には外部電極１４ａおよび１４ｂが設けられる。電子部品１６ａおよび１６ｂは積層体１２の上面に形成された配線（図示せず）と接続され、これによってμＤＣＤＣコンバータが実現される。
　積層体１２は、非磁性体１２１，磁性体１２２および非磁性体１２３がこの順で積層された構造を有する（なお、非磁性体１２１および１２３は低磁性体でもよい）。非磁性体１２１には平面導体ＦＣ１ａおよびＦＣ１ｂが埋め込まれ、磁性体１２２にはコイルＣＩＬ１をなす複数のコイル導体ＣＰ１～ＣＰ７が埋め込まれ、非磁性体１２３には平面導体ＦＣ２ａおよびＦＣ２ｂが埋め込まれる。したがって、平面導体ＦＣ１ａおよびＦＣ１ｂはコイルＣＩＬ１よりも下側に設けられ、平面導体ＦＣ２ａおよびＦＣ２ｂはコイルＣＩＬ１よりも上側（積層体１２の一方主面側）に設けられる。コイルＣＩＬ１には、図１に破線で示す要領で磁界が生じる。
　また、非磁性体１２１，磁性体１２２および非磁性体１２３は、後述するフェライト層Ｌｃｐ１～Ｌｃｐ７，Ｌｆｃ２ａ，Ｌｆｃ２ｂを含む複数のフェライト層を積層してなる。したがって、平面導体ＦＣ１ａ，ＦＣ１ｂ，ＦＣ２ａ，ＦＣ２ｂおよびコイル導体ＣＰ１～ＣＰ７の各々は、積層された複数のフェライト層によって挟まれる。なお、非磁性体１２１および１２３の各々をなすフェライト層は非磁性を示し、磁性体１２２をなすフェライト層は磁性を示す。
　非磁性体１２１において、平面導体ＦＣ１ａおよびＦＣ１ｂは、各々の主面が積層方向を向く姿勢で積層方向に並ぶ。同様に、非磁性体１２３においても、平面導体ＦＣ２ａおよびＦＣ２ｂは、各々の主面が積層方向を向く姿勢で積層方向に並ぶ。ここで、平面導体ＦＣ１ａは外部電極１４ａと接続され、平面導体ＦＣ１ｂは外部電極１４ｂと接続される。また、平面導体ＦＣ２ａは電子部品１６ａと接続され、平面導体ＦＣ２ｂは電子部品１６ｂと接続される。
　こうして設けられた平面導体ＦＣ１ａ，ＦＣ１ｂ，ＦＣ２ａおよびＦＣ２ｂの各々は、グランド電極，シールド電極または容量電極のいずれかとして機能する。したがって、平面導体ＦＣ１ａおよびＦＣ１ｂ、あるいは平面導体ＦＣ２ａおよびＦＣ２ｂのうち、ビアホール導体による接続等で同電位となっている電極を除く平面導体間に電位差が生じる。
　磁性体１２２において、コイルＣＩＬ１は積層方向に七重に巻かれ、その巻回軸は積層方向に延びる。積層方向から眺めたとき、コイルＣＩＬ１は、平面導体ＦＣ１ａ，ＦＣ１ｂ，ＦＣ２ａおよびＦＣ２ｂの各々の主面と部分的に重なる。以下では、各主面上の領域のうち、積層方向から眺めてコイルＣＩＬ１と重なる領域を、“特定領域”と定義する。また、各主面上の領域のうち、積層方向から眺めてコイルＣＩＬ１と重ならない領域を、“非重複領域”と定義する。
　図２（Ａ）～図２（Ｄ）を参照して、コイル導体ＣＰ１は磁性のフェライト層Ｌｃｐ１の上面に形成され、コイル導体ＣＰ２は磁性のフェライト層Ｌｃｐ２の上面に形成され、コイル導体ＣＰ３は磁性のフェライト層Ｌｃｐ３の上面に形成され、コイル導体ＣＰ４は磁性のフェライト層Ｌｃｐ４の上面に形成される。また、図３（Ａ）～図３（Ｃ）を参照して、コイル導体ＣＰ５は磁性のフェライト層Ｌｃｐ５の上面に形成され、コイル導体ＣＰ６は磁性のフェライト層Ｌｃｐ６の上面に形成され、コイル導体ＣＰ７は磁性のフェライト層Ｌｃｐ７の上面に形成される。
　積層方向から眺めて、コイル導体ＣＰ１～ＣＰ７はいずれも略Ｃ字パターン（環の一部が欠落したパターン）を描く。ただし、導体が欠落した位置は、コイル導体ＣＰ１～ＣＰ７の間で相違する。図２（Ａ）～図２（Ｄ）および図３（Ａ）～図３（Ｃ）に示す複数の黒丸の各々はビアホール導体であり、コイル導体ＣＰ１～ＣＰ７はこれらのビアホール導体によって螺旋状に接続される。これによって、巻回軸が積層方向に延びるコイルＣＩＬ１が形成され、コイルＣＩＬ１の両端が磁性体１２２の下面に現れる。
　こうして形成されたコイルＣＩＬ１は、図示しないビアホール導体または側面導体によって、平面導体ＦＣ１ａ，ＦＣ１ｂ，ＦＣ２ａ，ＦＣ２ｂ、外部電極１４ａ～１４ｂ、或いは電子部品１６ａ～１６ｂと適宜接続される。
　図４（Ａ）および図４（Ｂ）を参照して、平面導体ＦＣ２ａは非磁性のフェライト層Ｌｆｃ２ａの上面に形成され、平面導体ＦＣ２ｂは非磁性のフェライト層Ｌｆｃ２ｂの上面に形成される。平面導体ＦＣ２ａおよびＦＣ２ｂは、その機能に応じて異なるパターンを有する。平面導体ＦＣ２ａの主面には、複数の第１貫通孔ＨＬ１ａ，ＨＬ１ａ，…と単一の第２貫通孔ＨＬ２ａとが形成される。同様に、平面導体ＦＣ２ｂの主面には、複数の第１貫通孔ＨＬ１ｂ，ＨＬ１ｂ，…と単一の第２貫通孔ＨＬ２ｂとが形成される。
　平面導体ＦＣ２ａをコイル導体ＣＰ５の上に重ねた状態を図５（Ａ）に示し、平面導体ＦＣ２ｂをコイル導体ＣＰ５の上に重ねた状態を図５（Ｂ）に示す。図５（Ａ）および図５（Ｂ）によれば、第１貫通孔ＨＬ１ａおよびＨＬ１ｂは積層方向から眺めて特定領域内に形成され（或いは、少なくとも一部が特定領域に属するように形成され）、第２貫通孔ＨＬ２ａおよびＨＬ２ｂは積層方向から眺めて非重複領域内に形成される。
　ここで、第１貫通孔ＨＬ１ａ，ＨＬ１ｂおよび第２貫通孔ＨＬ２ａ，ＨＬ２ｂの形状は特に問わないが、電流が流れる部分の断面積が小さくなることによる発熱を抑制するためにφ形状が好ましい。また、孔径は０．０５ｍｍ～１．０ｍｍに調整され、スクリーン印刷によって形成できる可能な限り小さい孔が可能な限り多く形成される。したがって、平面導体ＦＣ２ａの非重複領域に形成する第２貫通孔ＨＬ２ａの数は複数個でもよく、同様に、平面導体ＦＣ２ｂの非重複領域に形成する第２貫通孔ＨＬ２ｂの数も複数個でもよい。また、第２貫通孔ＨＬ２ａ，ＨＬ２ｂは１つも設けられていなくてもよい。
　さらに、第１貫通孔ＨＬ１ａ，ＨＬ１ｂおよび第２貫通孔ＨＬ２ａ，ＨＬ２ｂの分布については、特定領域の分布密度が非重複領域の分布密度よりも高い。
　具体的には、平面導体ＦＣ２ａの輪郭によって囲まれる領域の面積に対する第１貫通孔ＨＬ１ａおよび第２貫通孔ＨＬ２ａの面積率は５％以上３０％以下とされ、第１貫通孔ＨＬ１ａおよび第２貫通孔ＨＬ２ａの総面積の７０％以上が、特定領域に属することが好ましい。
　同様に、平面導体ＦＣ２ｂの輪郭によって囲まれる領域の面積に対する第１貫通孔ＨＬ１ｂおよび第２貫通孔ＨＬ２ｂの面積率は５％以上３０％以下とされ、第１貫通孔ＨＬ１ｂおよび第２貫通孔ＨＬ２ｂの総面積の７０％以上が、特定領域に属することが好ましい。ただし、特定領域に設けられた第１貫通孔ＨＬ１ａおよびＨＬ１ｂの位置が積層方向から眺めて重なり合う必要はない。
　なお、“３０％”という上限を設けたのは、平面導体ＦＣ２ａおよびＦＣ２ｂの各々が持つ機能（すなわちシールド電極である場合はシールド機能）の劣化を防止し、さらに電流が流れる部分の断面積が小さくなることによる平面導体ＦＣ２ａおよびＦＣ２ｂの発熱を防止するためである。つまり、平面導体ＦＣ２ａおよびＦＣ２ｂの本来の機能を前提とし、これを損なわない範囲で第１貫通孔ＨＬ１ａ，ＨＬ１ｂおよび第２貫通孔ＨＬ２ａ，ＨＬ２ｂが形成される。
　なお、図示は省略するが、平面導体ＦＣ１ａおよびＦＣ１ｂは、平面導体ＦＣ２ａおよびＦＣ２ｂと同様、その機能に応じて異なるパターンを有する。また、平面導体ＦＣ１ａおよびＦＣ１ｂの各々の主面には、第１貫通孔および第２貫通孔が形成される。上述と同様、第１貫通孔は特定領域に形成され、第２貫通孔は非重複領域に形成される。
　平面導体ＦＣ１ａ，ＦＣ１ｂ，ＦＣ２ａ，ＦＣ２ｂおよびコイル導体ＣＰ１～ＣＰ７の各々は銀を含有し、フェライト層Ｌｃｐ１～Ｌｃｐ７，Ｌｆｃ２ａ，Ｌｆｃ２ｂを含む複数のフェライト層は銅を含有する。
　より詳しくは、平面導体ＦＣ１ａ，ＦＣ１ｂ，ＦＣ２ａ，ＦＣ２ｂおよびコイル導体ＣＰ１～ＣＰ７の各々は、Ａｇ，Ａｇ-Ｐｄ，Ａｇ-Ｐｔなどの銀を含む導電ペーストを主材料とする。また、非磁性体１２１および１２３をなすフェライト層はＺｎ－Ｃｕ系フェライト粉末等の銅を含むフェライト粉末を主材料とし、磁性体１２２をなすフェライト層はＮｉ－Ｚｎ－Ｃｕ系またはＮｉ－Ｍｎ－Ｃｕ系のフェライト粉末等の銅を含むフェライト粉末を主材料とする。
　積層体１２は、次のようにして作製する。まず、上述のフェライト粉末を含むスラリーをシート状に塗布して、上述のフェライト層の基となるグリーンシートを作製する。次に、レーザ加工機を使用してグリーンシートの所定位置にビアホールを形成し、上述の導電ペーストをビアホールに充填する。さらに、グリーンシート上に上述の導電ペーストをスクリーン印刷して、平面導体ＦＣ１ａ，ＦＣ１ｂ，ＦＣ２ａ，ＦＣ２ｂまたはコイル導体ＣＰ１～ＣＰ７の基となるパターンを形成する。
　スクリーン印刷の結果、平面導体ＦＣ２ａの基となるパターンには第１貫通孔ＨＬ１ａおよび第２貫通孔ＨＬ２ａに対応する孔が形成され、平面導体ＦＣ２ｂの基となるパターンには第１貫通孔ＨＬ１ｂおよび第２貫通孔ＨＬ２ｂに対応する孔が形成される。平面導体ＦＣ１ａおよびＦＣ１ｂの各々にも、同様の第１貫通孔および第２貫通孔に対応する孔が形成される。
　導電ペーストが充填ないし印刷された複数のグリーンシートは、巻回軸が積層方向に延びるコイルＣＩＬ１が形成され、平面導体ＦＣ１ａおよびＦＣ１ｂがコイルＣＩＬ１の下側に形成され、平面導体ＦＣ２ａおよびＦＣ２ｂがコイルＣＩＬ１の上側に形成されるように、積層・圧着される。こうして作製された生の積層体を焼成しかつめっき処理を施すことで、上述の積層体１２が得られる。
　平面導体ＦＣ１ａ，ＦＣ１ｂ，ＦＣ２ａ，ＦＣ２ｂ、コイル導体ＣＰ１～ＣＰ７の基となる導電ペーストは、グリーンシートの焼成と同時に焼成される（ｃｏ－ｆｉｒｅ）。一方、外部電極１４ａおよび１４ｂについては、導電ペーストと同様ｃｏ－ｆｉｒｅによって形成してもよいし、焼結によって得られた積層体１２に塗布・焼き付けによって形成してもよい（ｐｏｓｔ－ｆｉｒｅ）。また、焼成雰囲気は、ｃｏ－ｆｉｒｅ、ｐｏｓｔ－ｆｉｒｅとも酸化および還元など、特に限定されない。
　積層コイル部品１０は、こうして作製された積層体１２の上面に電子部品１６ａおよび１６ｂを実装することで完成する。
　導電ペーストに含まれる銀は９００℃近傍で焼成されるところ、銅は、銀の焼成温度に合わせてグリーンシートを低温焼結させるべくフェライト粉末に含有される。銅が含有されることで、銀とｃｏ－ｆｉｒｅ可能となる温度にまで焼結温度が低下する。
　しかし、積層・圧着によって生の積層体を作成するときに、積層方向から眺めてコイル導体ＣＰ１～ＣＰ７が重なり合う領域つまり特定領域において、圧着時のプレス圧が増大し、これによって平面導体ＦＣ１ａ，ＦＣ１ｂ間の距離または平面導体ＦＣ２ａ，ＦＣ２ｂ間の距離が積層方向において縮小される。
　ここで、フェライトの主要原料である酸化鉄には、その作成時に硫黄成分が混成されるところ、硫黄成分は生の積層体の焼成時の熱により銀と反応し、これによって生成された硫化銀が積層体内を拡散する。平面導体ＦＣ１ａ，ＦＣ１ｂ間または平面導体ＦＣ２ａ，ＦＣ２ｂ間における拡散した硫化銀の滞留は、マイグレーションを引き起こすおそれがある。また、コイル導体ＣＰ１～ＣＰ７もまた銀を含む場合は、焼成時に銀が積層体に拡散する。したがって、マイグレーションを引き起こすおそれがさらに上昇する。
　また、銅はフェライト材料の低温焼結に寄与するものの、焼結によって生成された亜酸化銅は半導体の性質を示すため、平面導体ＦＣ１ａ，ＦＣ１ｂ間または平面導体ＦＣ２ａ，ＦＣ２ｂ間における亜酸化銅の滞留は、平面導体ＦＣ１ａ，ＦＣ１ｂ間または平面導体ＦＣ２ａ，ＦＣ２ｂ間の絶縁性の低下を引き起こすおそれがある。
　いずれも特定領域においては平面導体ＦＣ２ａ，ＦＣ２ｂ間の距離が積層方向において縮小されるため上記の問題が起こりやすい。
　そこで、この実施例では、特定領域において主面を貫通する第１貫通孔ＨＬ１ａおよびＨＬ１ｂを平面導体ＦＣ２ａおよびＦＣ２ｂにそれぞれ形成し、同様の第１貫通孔を平面導体ＦＣ１ａおよびＦＣ１ｂの各々に形成するようにしている。これによって、第１貫通孔が、銀や銅の滞留抑制用（外部への拡散用）の孔として作用し、耐圧がかかる層間に、信頼性低下の要因となる物質（特に、ＡｇｓおよびＣｕ２Ｏ）が滞留するのを抑制させる。このため、純粋にフェライト層として必要な厚み以上に厚みを設ける必要はなく、積層コイル部品１０毎に性能を評価する必要もなくなる。
　比較のため、第１貫通孔および第２貫通孔が存在しない点を除いてこの実施例の積層コイル部品１０と同様の構成を有する積層コイル部品１０´を用意し、信頼性評価を実施した（ＰＣＢＴ試験：異電位層間厚み；２５μｍ、耐圧；２０Ｖ、サンプル数；各２００個）。比較例の積層コイル部品１０´では信頼性ＮＧが５％だったのに対し、この実施例の積層コイル部品１０では信頼性ＮＧは発生しなかった。この結果より、この実施例の積層コイル部品１０の方が高い信頼性を有することが分かる。
　なお、この実施例の積層コイル部品１０では、第１貫通孔および第２貫通孔の総面積の７０％以上が特定領域に割り当てられるが、これを６０％とすると、２％の信頼性ＮＧが発生した。したがって、特定領域に割り当てられる第１貫通孔および第２貫通孔の総面積は７０％以上が好ましいと考えられる。
　また、この実施例では、非磁性体１２１および１２３の間をすべて磁性体１２２とする閉磁路型の積層コイル部品１０を想定している。しかし、この発明は、磁性体１２２をなす複数のフェライト層の一部を非磁性層で構成した開磁路型の積層コイル部品にも適用できる。
　１０　…積層コイル部品
　１２　…積層体
　ＣＩＬ１　…コイル
　ＣＰ１～ＣＰ７　…コイル導体
　ＦＣ１ａ，ＦＣ１ｂ，ＦＣ２ａ，ＦＣ２ｂ　…平面導体
　Ｌｃｐ１～Ｌｃｐ７，Ｌｆｃ２ａ，Ｌｆｃ２ｂ　…フェライト層
　ＨＬ１ａ，ＨＬ１ｂ　…第１貫通孔
　ＨＬ２ａ，ＨＬ２ｂ　…第２貫通孔

Claims (5)

  1. 　複数のコイル導体と、銀を含有する複数の平面導体と、銅を含有しかつ前記複数のコイル導体および前記複数の平面導体の各々を挟んで積層された複数のフェライト層とを備え、
    　前記複数のコイル導体は積層方向に延びる巻回軸を有するコイルの一部をなし、
    　前記複数の平面導体は、各主面が前記積層方向を向きかつ前記各主面の特定領域が前記積層方向から眺めて前記コイルと重なるように、前記積層方向における前記コイルの外側の位置で前記積層方向に並ぶ積層コイル部品であって、
    　前記複数の平面導体の各々は前記特定領域において前記主面を前記積層方向に貫通する複数の第１貫通孔を有する、積層コイル部品。
  2. 　前記複数の平面導体は互いに異なる複数の電位をそれぞれ有する、請求項１記載の積層コイル部品。
  3. 　前記複数の平面導体の各々は前記特定領域と異なる領域において前記主面を前記積層方向に貫通する少なくとも１つの第２貫通孔をさらに有する、請求項１または２記載の積層コイル部品。
  4. 　前記複数のフェライト層からなる積層体は電子部品が実装される一方主面を有し、
    　前記複数の平面導体は前記コイルよりも前記一方主面側に設けられる、請求項１ないし３のいずれかに記載の積層コイル部品。
  5. 　前記複数のコイル導体は前記銀を含有する、請求項１ないし４のいずれかに記載の積層コイル部品。
PCT/JP2015/067960 2014-07-23 2015-06-23 積層コイル部品 WO2016013339A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201590000739.0U CN206619460U (zh) 2014-07-23 2015-06-23 层叠线圈部件
JP2016535849A JP6388031B2 (ja) 2014-07-23 2015-06-23 積層コイル部品
US15/407,322 US11024451B2 (en) 2014-07-23 2017-01-17 Multilayer coil component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014149360 2014-07-23
JP2014-149360 2014-07-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/407,322 Continuation US11024451B2 (en) 2014-07-23 2017-01-17 Multilayer coil component

Publications (1)

Publication Number Publication Date
WO2016013339A1 true WO2016013339A1 (ja) 2016-01-28

Family

ID=55162874

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/067960 WO2016013339A1 (ja) 2014-07-23 2015-06-23 積層コイル部品

Country Status (4)

Country Link
US (1) US11024451B2 (ja)
JP (1) JP6388031B2 (ja)
CN (2) CN207353042U (ja)
WO (1) WO2016013339A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110876012B (zh) * 2018-08-31 2021-06-15 恒劲科技股份有限公司 具有能量转换功能的集积化驱动模块及其制造方法
JP7147713B2 (ja) * 2019-08-05 2022-10-05 株式会社村田製作所 コイル部品
KR20210017661A (ko) * 2019-08-09 2021-02-17 삼성전기주식회사 코일 부품
KR102438500B1 (ko) * 2021-04-30 2022-08-31 삼화콘덴서공업 주식회사 대전류용 적층 칩 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103650B2 (ja) * 1989-03-09 1994-12-14 株式会社村田製作所 電子部品
JP2008053675A (ja) * 2006-07-26 2008-03-06 Kyocera Corp コイル内蔵基板
JP2014120574A (ja) * 2012-12-14 2014-06-30 Murata Mfg Co Ltd 多層基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598940B2 (ja) * 1988-01-27 1997-04-09 株式会社村田製作所 Ｌｃ複合部品
JPH0693588B2 (ja) 1989-02-27 1994-11-16 株式会社村田製作所 Ｌｃ複合部品における周波数調整方法
JP3413348B2 (ja) * 1997-06-30 2003-06-03 太陽誘電株式会社 積層ｌｃ複合部品
JP2970652B1 (ja) 1998-05-22 1999-11-02 松下電器産業株式会社 積層セラミック部品およびその製造方法
JP2000182832A (ja) * 1998-12-15 2000-06-30 Tdk Corp フェライトインダクタ及びその製造方法
KR100483944B1 (ko) * 2000-04-14 2005-04-15 마쯔시다덴기산교 가부시키가이샤 적층체, 콘덴서, 전자부품 및 이들의 제조 방법과 제조 장치
JP2005167468A (ja) * 2003-12-01 2005-06-23 Renesas Technology Corp 電子装置および半導体装置
JP4202902B2 (ja) * 2003-12-24 2008-12-24 太陽誘電株式会社 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板
WO2005091499A1 (ja) * 2004-03-18 2005-09-29 Elmec Corporation ディレイライン
KR101014508B1 (ko) * 2006-01-13 2011-02-14 가부시키가이샤 무라타 세이사쿠쇼 적층 콘덴서
CN101473387B (zh) * 2006-06-23 2011-07-27 株式会社村田制作所 层叠型陶瓷电子元件
JP6005945B2 (ja) * 2011-03-18 2016-10-12 日本碍子株式会社 複合電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103650B2 (ja) * 1989-03-09 1994-12-14 株式会社村田製作所 電子部品
JP2008053675A (ja) * 2006-07-26 2008-03-06 Kyocera Corp コイル内蔵基板
JP2014120574A (ja) * 2012-12-14 2014-06-30 Murata Mfg Co Ltd 多層基板

Also Published As

Publication number Publication date
US11024451B2 (en) 2021-06-01
CN206619460U (zh) 2017-11-07
CN207353042U (zh) 2018-05-11
JP6388031B2 (ja) 2018-09-12
JPWO2016013339A1 (ja) 2017-04-27
US20170125155A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
KR102105389B1 (ko) 적층 전자부품
CN104078221B (zh) 电感器及用于制造该电感器的方法
CN109427463B (zh) 线圈部件
KR102004793B1 (ko) 적층 전자부품 및 그 실장기판
CN103093947A (zh) 多层式电感器及其制造方法
JP6388031B2 (ja) 積層コイル部品
JPWO2007145189A1 (ja) 積層型セラミック電子部品
TW201802841A (zh) 積層線圈零件
KR20150114747A (ko) 칩형 코일 부품 및 그 실장 기판
JP2018206922A (ja) 電子部品
KR20160076656A (ko) 파워인덕터 및 그 제조방법
KR20170032056A (ko) 적층 전자부품 및 그 제조방법
KR20160092779A (ko) 칩 전자부품 및 그 제조방법
KR20160057785A (ko) 칩 전자부품 및 그 제조방법
KR20150089279A (ko) 칩형 코일 부품
WO2012144103A1 (ja) 積層型インダクタ素子及び製造方法
KR20150114799A (ko) 적층 어레이 전자부품 및 그 제조방법
KR20190077935A (ko) 칩 전자부품
US11640868B2 (en) Laminated coil component
CN107768067B (zh) 共模滤波器及其制造方法
JP2020202299A (ja) コイル部品
JP2007123505A (ja) 積層コンデンサ
JP2012204475A (ja) 積層電子部品
JP2018125455A (ja) 積層コイル部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15825485

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016535849

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15825485

Country of ref document: EP

Kind code of ref document: A1