WO2015174253A1 - 半導体基板の製造方法および半導体基板 - Google Patents

半導体基板の製造方法および半導体基板 Download PDF

Info

Publication number
WO2015174253A1
WO2015174253A1 PCT/JP2015/062593 JP2015062593W WO2015174253A1 WO 2015174253 A1 WO2015174253 A1 WO 2015174253A1 JP 2015062593 W JP2015062593 W JP 2015062593W WO 2015174253 A1 WO2015174253 A1 WO 2015174253A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
polycrystalline layer
polycrystalline
support substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/062593
Other languages
English (en)
French (fr)
Inventor
功 今岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Publication of WO2015174253A1 publication Critical patent/WO2015174253A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H10P10/12—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • H10P10/128—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates by direct semiconductor to semiconductor bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Definitions

  • each of the bonding surfaces of the materials to be bonded is irradiated with an ion beam such as a rare gas to remove oxides and organic substances on the bonding surface, thereby chemically changing the atoms on the bonding surface. It is activated to an active state where a bond is easily formed. Then, by joining the activated bonding surfaces together, bonding at room temperature is possible without using an adhesive or the like.
  • an ion beam such as a rare gas
  • atoms such as rare gas are implanted near the surface of the material to be bonded during the surface activation treatment.
  • the implanted atoms may move and agglomerate in a specific portion such as a bonding interface portion. Then, due to the presence of a region where the implanted atoms are aggregated, the electrical characteristics of the semiconductor device manufactured using the bonded substrate may be deteriorated.
  • This specification discloses a method for manufacturing a semiconductor substrate comprising a polycrystalline support substrate of a compound semiconductor composed of a first element and a second element, and a single crystal layer of the compound semiconductor.
  • This method for manufacturing a semiconductor substrate includes forming a polycrystalline layer of a semiconductor composed of at least one of a first element and a second element on at least one of a surface of a support substrate and a surface of a single crystal layer. Is provided.
  • the surface of the support substrate is irradiated with one or more types of specific atoms in vacuum to form a first amorphous layer containing the specific atoms, and the surface of the single crystal layer is vacuumed
  • the first amorphous layer and the second amorphous layer are brought into contact with each other to form a bonded substrate having a bonded interface.
  • a heat treatment step for heat-treating the bonding substrate is provided.
  • the specific atom is an inert atom that does not crystallize with any of the compound semiconductor, the first element polycrystal, and the second element polycrystal.
  • the average crystal grain size of the polycrystalline layer formed in the polycrystalline layer forming step is smaller than the average crystal grain size of the support substrate.
  • the first amorphous layer can be formed on the surface of the support substrate and the second amorphous layer can be formed on the surface of the single crystal layer by the amorphous layer forming step.
  • An amorphous layer is a layer in which atoms do not have regularity like a crystal structure.
  • the first amorphous layer and the second amorphous layer are recrystallized by performing a heat treatment process in a state where the first amorphous layer and the second amorphous layer are in contact with each other. be able to. Since the first amorphous layer and the second amorphous layer are integrally recrystallized, the support substrate and the single crystal layer can be firmly bonded to each other by a covalent bond.
  • first and second amorphous layers are layers formed on the basis of one of compound semiconductor single crystal or polycrystal, first element polycrystal, and second element polycrystal.
  • the specific atom is an inert atom that does not crystallize with any of the compound semiconductor, the first element polycrystal, and the second element polycrystal. Accordingly, when the first and second amorphous layers are recrystallized, the specific atoms cannot be present inside the crystal grains, and thus move to the crystal grain boundaries. That is, the crystal grain boundary plays a role of capturing and fixing specific atoms.
  • At least one of the first amorphous layer formation source layer and the second amorphous layer formation source layer is an amorphous layer formed based on a polycrystalline layer. Then, the recrystallization of the amorphous layer formed based on the polycrystalline layer is performed so that the atomic arrangement follows the crystal structure of the polycrystalline layer. Therefore, when the amorphous layer formed based on the polycrystalline layer is recrystallized into the polycrystalline layer, the average crystal grain size of the polycrystalline layer after the recrystallization is larger than the average crystal grain size of the supporting substrate. Get smaller. That is, the existing density of crystal grain boundaries in the polycrystalline layer after recrystallization can be made higher than the existing density of crystal grain boundaries in the support substrate.
  • the specific atoms are trapped and fixed at the crystal grain boundaries. Therefore, the higher the density of crystal grain boundaries, the higher the specific atoms. Less travel. Therefore, in the amorphous layer formed based on the polycrystalline layer, it is possible to suppress the movement of specific atoms during recrystallization. Therefore, since the distribution profile of the specific atom can be maintained in the same state as the distribution profile before the heat treatment step, the distribution profile of the specific atom can be prevented from being changed nonuniformly by the heat treatment step. As a result, it is possible to prevent the occurrence of a situation in which variations in device characteristics occur due to nonuniform distribution profiles of specific atoms when various devices are manufactured using a bonded substrate. Become.
  • a method for manufacturing a semiconductor substrate capable of appropriately controlling a distribution profile of specific atoms implanted in the substrate to form an amorphous layer is provided. be able to.
  • FIG. 1 is a flowchart which shows the manufacturing method of a bonded substrate. It is a perspective view of a bonded substrate. It is a cross-sectional schematic diagram of a support substrate. It is explanatory drawing of the manufacturing process of a joining board
  • FIG. FIG. 8 is a cross-sectional view of a VIII-VIII portion. 2 is a partially enlarged view of the vicinity of a bonding interface after a heat treatment step of the bonding substrate 100.
  • FIG. 4 is a partially enlarged view of the vicinity of a bonding interface before a heat treatment step of the bonding substrate 10.
  • FIG. 2 is a partially enlarged view of the vicinity of a bonding interface after a heat treatment step of the bonding substrate 10.
  • the average crystal grain size of the polycrystalline layer may be 1/100 or less of the average crystal grain size of the support substrate.
  • the average crystal grain size in the vicinity of the surface of the polycrystalline layer on the single crystal layer side is smaller than the average crystal grain size in the bulk part on the support substrate side of the polycrystalline layer.
  • the formation conditions of the polycrystalline layer may be changed during the formation of the polycrystalline layer.
  • the existence density of the crystal grain boundary can be increased in the portion near the surface on the single crystal layer side of the polycrystalline layer where the specific atoms are implanted.
  • the bulk portion of the polycrystalline layer on the support substrate side can be formed at a high rate regardless of the average crystal grain size.
  • the polycrystalline layer may be formed by physical vapor deposition (PVD).
  • Feature 4 In the step of forming a polycrystalline layer, in the case of forming a polycrystalline layer on the surface of the support substrate, the support substrate and a target that is a raw material for the polycrystalline layer are opposed to each other, and A specific voltage that increases the AC component as the formation of the polycrystalline layer proceeds may be applied.
  • the polycrystalline layer forming step when a polycrystalline layer is formed on the surface of the single crystal layer, the single crystal layer and the target are opposed to each other, and a specific voltage is applied between the single crystal layer and the target. Also good. As the alternating current component increases, reverse sputtering for etching the polycrystalline layer is performed. Accordingly, as the formation of the polycrystalline layer proceeds, the average crystal grain size of the crystal grains constituting the polycrystalline layer can be reduced.
  • the first element may be Si
  • the second element may be C
  • the polycrystalline layer may be composed of SiC.
  • the single crystal layer of the compound semiconductor becomes single crystal SiC.
  • the support substrate is polycrystalline SiC. Since polycrystalline SiC is less expensive than single crystal SiC, it is possible to manufacture a SiC substrate with a lower manufacturing cost than a substrate formed of only single crystal SiC.
  • the first element may be Si
  • the second element may be C
  • the polycrystalline layer may be composed of C.
  • one or more kinds of specific atoms may contain argon.
  • a polycrystalline layer may be formed on the surface of the support substrate.
  • a planarization step of planarizing the surface of the polycrystalline layer formed on the surface of the support substrate by chemical mechanical polishing (Chemical Mechanical Polishing) may be further provided.
  • the planarization process may be performed before the amorphous layer forming process.
  • chemical mechanical polishing the etching rate changes in accordance with the plane orientation, so that when the polycrystal having various plane orientations is polished, the flatness is lowered.
  • chemical mechanical polishing can be performed on the surface of the polycrystalline layer having an average crystal grain size smaller than the surface of the support substrate, so that a decrease in flatness can be suppressed. .
  • FIG. 2 is a perspective view of the bonding substrate 10 according to the present embodiment.
  • the bonding substrate 10 is formed in a substantially disk shape.
  • the bonding substrate 10 includes a support substrate 12 disposed on the lower side, and a single crystal substrate 14 bonded to the upper surface of the support substrate 12.
  • the single crystal substrate 14 may be made of, for example, a single crystal of a compound semiconductor (eg, 6H—SiC, 4H—SiC, GaN, AlN).
  • a single crystal of a single element semiconductor eg, Si, C.
  • the support substrate 12 preferably has resistance to various thermal processes applied to the single crystal substrate 14.
  • the support substrate 12 is preferably made of a material having a small difference in thermal expansion coefficient from the single crystal substrate 14.
  • the support substrate 12 can be made of single crystal SiC, polycrystalline SiC, single crystal Si, polycrystalline Si, sapphire, GaN, carbon, or the like.
  • Polycrystalline SiC may contain various polytype SiC crystals. Since polycrystalline SiC in which various polytypes are mixed can be manufactured without performing strict temperature control, the cost for manufacturing the support substrate 12 can be reduced.
  • the thickness TT1 of the support substrate 12 may be determined so as to obtain mechanical strength that can withstand post-processing. For example, when the diameter of the support substrate 12 is 100 (mm), the thickness TT1 may be about 100 ( ⁇ m).
  • ⁇ Method for manufacturing bonded substrate> A method for manufacturing the bonded substrate 10 according to the present embodiment will be described with reference to the flow of FIG. 1 and schematic diagrams of FIGS. 3 to 6 include cross-sectional views, but hatching is omitted for easy viewing.
  • the support substrate 12 is polycrystalline SiC and the single crystal substrate 14 is single crystal 4H—SiC will be described.
  • a support substrate 12 and a single crystal substrate 14 are prepared.
  • a polycrystalline layer forming step is performed.
  • the polycrystalline layer forming step is a step of forming the SiC polycrystalline layer 11 on the surface of the support substrate 12 and forming the SiC polycrystalline layer 13 on the surface of the single crystal substrate 14.
  • the polycrystalline layers 11 and 13 are formed by a PVD (physical vapor deposition) method.
  • PVD physical vapor deposition
  • Specific examples of the PVD method include a sputtering method and an ion plating method.
  • SiC as a target is exposed to an ion beam, arc discharge, glow discharge, or the like in a vacuum, and scattered SiC microcrystals are attached to the surface of the support substrate 12 or the single crystal substrate 14.
  • the more specific formation method by PVD method is a well-known technique, detailed description is abbreviate
  • FIG. 3 shows a schematic cross-sectional view of the support substrate 12 on which the polycrystalline layer 11 is formed.
  • the average crystal grain size of the support substrate 12 is several tens of micrometers to several hundreds of micrometers.
  • the average crystal grain size of the polycrystalline layer 11 is several tens of micrometers or less. That is, the average crystal grain size of the polycrystalline layer 11 is made smaller than the average crystal grain size of the support substrate 12.
  • the average crystal grain size of the polycrystalline layer 11 is preferably about 1/50 to 1/100 of the average crystal grain size of the support substrate 12.
  • the average crystal grain size in the vicinity of the surface of the polycrystalline layer 11 is the average crystal grain size in the bulk portion (see FIG. 3, region A2) of the polycrystalline layer 11 on the support substrate 12 side. It may be made smaller than Such a structure can be realized by changing the formation conditions of the polycrystalline layer 11 during the formation of the polycrystalline layer 11. For example, when the PVD method described above is used, the support substrate 12 and a target that is a raw material of the polycrystalline layer 11 are opposed to each other. Then, a specific voltage may be applied between the support substrate 12 and the target so that the alternating current component increases as the formation of the polycrystalline layer 11 proceeds.
  • the ratio at which reverse sputtering for etching the polycrystalline layer 11 is performed increases. Therefore, as the formation of the polycrystalline layer 11 proceeds, it is possible to control so that the average crystal grain size of the crystal grains constituting the polycrystalline layer 11 becomes smaller. Note that the structure of the polycrystalline layer 13 formed on the single crystal substrate 14 is the same as the structure of the polycrystalline layer 11 described above, and thus the description thereof is omitted here.
  • the film thicknesses of the polycrystalline layers 11 and 13 are the depth of breakdown when the crystal structure of the surface of the polycrystalline layers 11 and 13 is destroyed at a certain depth from the surface in the amorphous layer forming step (step S3) described later. What is necessary is just to set so that it may become larger than this.
  • the film thicknesses of the polycrystalline layers 11 and 13 are preferably 1 nanometer or more.
  • the film thicknesses of the polycrystalline layers 11 and 13 are preferably 1 micrometer or less.
  • step S2 a flattening process is performed.
  • the surface of the polycrystalline layer 11 formed on the support substrate 12 and the surface of the polycrystalline layer 13 formed on the single crystal substrate 14 are flattened by chemical mechanical polishing (Chemical Mechanical Polishing). It becomes.
  • chemical mechanical polishing is a well-known technique, description of the specific content of chemical mechanical polishing is abbreviate
  • step S3 an amorphous layer forming process is performed.
  • the surface of the polycrystalline layer 11 formed on the support substrate 12 is modified to form the amorphous layer 11b, and the polycrystalline layer 13 formed on the single crystal substrate 14 is formed.
  • This is a step of forming the amorphous layer 13b by modifying the surface.
  • An amorphous layer refers to a layer in which atoms have no regularity such as a crystal structure.
  • the single crystal substrate 14 on which the polycrystalline layer 13 is formed and the support substrate 12 on which the polycrystalline layer 11 is formed are set in a chamber 101.
  • the relative positions of the single crystal substrate 14 and the support substrate 12 are aligned. The alignment is performed so that both substrates can be brought into contact with each other in a correct positional relationship in a contact process described later.
  • the chamber 101 is evacuated.
  • the degree of vacuum in the chamber 101 may be, for example, about 1 ⁇ 10 ⁇ 4 to 1 ⁇ 10 ⁇ 6 (Pa).
  • the surface 11a of the polycrystalline layer 11 and the surface 13a of the polycrystalline layer 13 are irradiated with a neutral atomic beam of argon using a FAB gun (Fast Atom Beam) 102.
  • the neutral atom beam of argon is uniformly applied to the entire surface 11a and the entire surface 13a.
  • the entire surface 11a and the surface 13a may be irradiated while scanning with a neutral atom beam of argon so as to have an overlapping portion.
  • the crystal structure of the surfaces 11a and 13a can be destroyed at a certain depth from the surface.
  • amorphous layers 11b and 13b containing Si and C can be formed on the substrate surface.
  • argon atoms are implanted into the amorphous layers 11b and 13b.
  • the amorphous layers 11b and 13b can be formed so that the content ratio of Si and C is 1: 1. This makes it possible to form SiC crystals when recrystallizing the amorphous layers 11b and 13b.
  • the amorphous layers 11b and 13b are shown in a pseudo manner with gray fill.
  • the thickness T11 of the amorphous layer 11b and the thickness T13 of the amorphous layer 13b can be controlled by the energy of argon atoms irradiated from the FAB gun 102.
  • the argon irradiation amount (atoms / cm 2) may be calculated using the thickness of the amorphous layer to be formed and the sputtering rate.
  • the incident energy may be about 1.5 (keV), for example.
  • the amorphous layer forming step since the oxide film and the adsorption layer on the surfaces 11a and 13a can be removed and the bonds can be exposed, the surfaces 11a and 13a can be activated. Further, since the amorphous layer forming step is a treatment in a vacuum, the surfaces 11a and 13a can be kept active without being oxidized.
  • step S4 a contact process is performed.
  • the amorphous layer 11 b formed on the surface of the support substrate 12 and the amorphous layer 13 b formed on the surface of the single crystal substrate 14 are placed in the chamber 101. And contact in vacuum.
  • the support substrate 12 and the single crystal substrate 14 may be fixed using a jig (not shown) or the like so as not to separate after contact.
  • step S5 a heat treatment process is performed.
  • the support substrate 12 and the single crystal substrate 14 are heat treated while the amorphous layers 11b and 13b are in contact with each other.
  • the heat treatment process may be performed in the chamber 101 under reduced pressure, or may be performed in a furnace other than the chamber 101.
  • the support substrate 12 and the single crystal substrate 14 are heated to a predetermined temperature (for example, about 1000 ° C.).
  • a predetermined temperature for example, about 1000 ° C.
  • the amorphous layers 11b and 13b can be made fluid.
  • a space may be formed on the contact surface between the amorphous layers 11b and 13b.
  • the volume of the space to be formed increases as the surface roughness of the amorphous layers 11b and 13b increases. Therefore, by performing the heat treatment step, the atoms forming the amorphous layers 11b and 13b can be made to flow, so that the space formed at the contact surface between the amorphous layers 11b and 13b can be filled. it can.
  • the amorphous layers 11b and 13b can be recrystallized from a state in which the atomic arrangement is not regular to a state in which the atomic arrangement is regular by the heat treatment step.
  • the amorphous layers 11b and 13b disappear, and the bonded substrate 10 in which the polycrystalline layers 13 and 11 are directly bonded is formed.
  • FIG. 7 is a partially enlarged view of the vicinity of the bonding interface of the bonding substrate 100 before the heat treatment step (step S5).
  • 8 is a cross-sectional view of the VIII-VIII portion of FIG. That is, FIG. 8 is a view of the surface of the amorphous layer 112 b observed from a direction perpendicular to the bonding substrate 100.
  • FIG. 9 is a partially enlarged view of the same portion as FIG. 7 after the heat treatment step.
  • FIG. 10 is a cross-sectional view of the same portion as FIG. 8 after the heat treatment step.
  • argon atoms are shown in a pseudo manner by white circles. 7 and 9, the crystal grain boundaries of the SiC polycrystal are described in a net-like pattern.
  • argon atoms are implanted into the amorphous layers 112b and 114b by the amorphous layer forming step of step S3.
  • the distribution profile of argon atoms in the depth direction (that is, the vertical direction in FIG. 7) is in a state according to a Gaussian distribution. Therefore, in the amorphous layers 112b and 114b, argon atoms are dispersed throughout the depth direction. As shown in FIG.
  • the in-plane distribution profile of argon atoms when the surface of the amorphous layer 112b is observed is uniform.
  • the in-plane density of argon atoms is constant before the heat treatment step. This is because in step S3, the surface of the support substrate 112 and the surface 1 of the single crystal substrate 114 are uniformly irradiated with a neutral atom beam of argon.
  • the entire bonded substrate 100 is heated by the heat treatment using the furnace.
  • SiC constituting the support substrate 112 and the single crystal substrate 114 has a characteristic that the temperature of the amorphous layers 112b and 114b is difficult to increase because it has higher thermal conductivity than Si and the like. Therefore, in the heat treatment using the furnace, the temperature rise inclination of the amorphous layers 112b and 114b is smaller than that in the high-speed heat treatment such as laser annealing. For example, the amorphous layers 112b and 114b can only be heated at a maximum temperature increase gradient of several tens of degrees / second.
  • the amorphous layers 112b and 114b When the amorphous layers 112b and 114b are heat-treated with such a relatively small temperature rise inclination, the amorphous layers 112b and 114b have regularity in the atomic arrangement from a state in which the atomic arrangement is not regular. It can be recrystallized to the state.
  • the recrystallization of the amorphous layer 114b is performed from the interface F1 (see FIG. 7) between the amorphous layer 114b and the single crystal substrate 114 to the inside of the amorphous layer 114b (that is, the lower side of FIG. 7, see arrow Y1). )
  • the recrystallization of the amorphous layer 112b is performed from the interface F2 (see FIG. 7) between the amorphous layer 112b and the support substrate 112 to the inside of the amorphous layer 112b (that is, the upper side in FIG. 7, see arrow Y2).
  • the atomic arrangement follows the crystal structure (polycrystalline SiC). Therefore, when the recrystallization is completed, as shown in FIG. 9, the amorphous layers 112b and 114b disappear, and the bonded substrate 100 in which the single crystal substrate 114 and the support substrate 112 are directly bonded is formed. Since the amorphous layers 112b and 114b are integrally recrystallized, the single crystal substrate 114 and the support substrate 112 can be firmly bonded to each other by a covalent bond.
  • Argon is an inert atom that does not crystallize with SiC. Then, at the time of recrystallization of the amorphous layers 112b and 114b, argon is not taken into the crystal grains and moves to the crystal grain boundaries. That is, the crystal grain boundary functions as a getter that captures and fixes argon. Then, the argon atoms in the amorphous layer 114b move to a region where recrystallization is not performed as the recrystallization of the amorphous layer 114b proceeds. That is, it moves in the direction of arrow Y1 in FIG. And when an argon atom reaches
  • the argon atoms in the amorphous layer 112b move to a region where recrystallization is not performed as the recrystallization of the amorphous layer 112b proceeds. That is, it moves in the direction of arrow Y2 in FIG. And when an argon atom reaches
  • the recrystallization of the amorphous layers 112b and 114b is completed, the crystal grains in the vicinity of the bonding interface 115 between the support substrate 112 and the single crystal substrate 114 and in the support substrate 112 are obtained as shown in FIG. Argon atoms aggregate in the field.
  • the argon atoms may move in the in-plane direction and partially aggregate, whereby the aggregated portions may be scattered in islands or lines.
  • the in-plane distribution profile of argon atoms is not uniform. In other words, in-plane variation may occur in the in-plane density of argon atoms after the heat treatment step.
  • the in-plane distribution profile of the argon atoms may be changed to a non-uniform state by the heat treatment process. Then, when various devices are produced using the bonding substrate 100, in-plane variation of device characteristics may occur, which is not preferable.
  • argon atoms may aggregate near the bonding interface 115 in the distribution profile of the argon atoms in the depth direction. Then, when a vertical device in which a current path is formed so as to cross the bonding interface 115 is created, it may cause a change in IV characteristics, which is not preferable.
  • FIG. 11 is a partially enlarged view of the vicinity of the bonding interface of the bonding substrate 10 before the heat treatment step (step S5).
  • FIG. 12 is a partially enlarged view of the same portion as FIG. 11 after the heat treatment step.
  • the argon atoms are shown in a pseudo manner with white circles, and the crystal grain boundaries of the SiC polycrystal are shown in a mesh shape.
  • the amorphous layer 11 b formed by destroying the surface of the polycrystalline layer 11 on the support substrate 12 and the surface of the polycrystalline layer 13 on the single crystal substrate 14 are formed.
  • the amorphous layer 13b formed by destruction is in contact.
  • argon atoms are dispersed in the entire depth direction according to the Gaussian distribution.
  • the in-plane distribution profile of argon atoms is uniform.
  • the entire bonded substrate 10 is heated by the heat treatment using the furnace.
  • the amorphous layers 11b and 13b can be recrystallized from a state where the atomic arrangement is not regular to a state where the atomic arrangement is regular.
  • the recrystallization of the amorphous layer 13b is performed from the interface F11 (see FIG. 11) between the amorphous layer 13b and the polycrystalline layer 13 to the inside of the amorphous layer 13b (that is, the lower side of FIG. 11, see arrow Y11). ),
  • the atomic arrangement follows the crystal structure (polycrystalline SiC) of the polycrystalline layer 13.
  • the recrystallization of the amorphous layer 11b is performed from the interface F12 (see FIG.
  • the argon atoms in the amorphous layer 13b move in the direction of the arrow Y11 in FIG. 11 as the recrystallization of the amorphous layer 13b proceeds, and are trapped and fixed at the crystal grain boundaries.
  • the argon atoms in the amorphous layer 11b move in the direction of the arrow Y12 in FIG. 11 as the recrystallization of the amorphous layer 11b proceeds, and are trapped and fixed at the crystal grain boundaries.
  • argon atoms are fixed to the crystal grain boundaries in the vicinity of the junction interface 15 of the polycrystalline layers 11 and 13. The structure is completed.
  • the average crystal grain size of the polycrystalline layers 11 and 13 after recrystallization is smaller than the average crystal grain size of the support substrate 12. That is, the existing density of crystal grain boundaries in the polycrystalline layers 11 and 13 after recrystallization can be made higher than the existing density of crystal grain boundaries in the support substrate 12. As described above, since argon is trapped and fixed at the crystal grain boundary, the moving amount of argon can be reduced as the density of the crystal grain boundary increases. Therefore, in amorphous layers 11b and 13b formed based on polycrystalline layers 11 and 13, it is possible to suppress the movement of argon during recrystallization.
  • the distribution profile in the depth direction of argon atoms (see FIG. 12) when recrystallization of the amorphous layers 11b and 13b is completed is similar to the distribution profile before the heat treatment step (see FIG. 11). It is possible to maintain a state according to a Gaussian distribution. Further, the in-plane distribution profile of argon atoms when the recrystallization of the amorphous layers 11b and 13b is completed can be maintained in a uniform state, similar to the distribution profile before the heat treatment step (see FIG. 8). it can.
  • the average crystal grain size in the vicinity of the surface of the polycrystalline layer 11 is larger than the average crystal grain size in the bulk portion (see FIG. 3, region A2) on the support substrate 12 side of the polycrystalline layer 11. Have been made smaller. Thereby, since the existence density of the crystal grain boundary can be increased in the portion near the surface of the polycrystalline layer 11 where argon is implanted, the movement of argon during recrystallization is effectively suppressed. Is possible. Further, since the bulk portion of the polycrystalline layer 11 is not implanted with argon, the density of crystal grain boundaries may be low. Therefore, the bulk portion can be formed using conditions that increase the formation rate of the polycrystalline layer 11 (for example, conditions that increase the average crystal grain size).
  • the support substrate 12 is polycrystalline SiC, but it is difficult to planarize the polycrystalline SiC by CMP. This is because various surface orientations are exposed on the surface of polycrystalline SiC. When CMP is performed, the etching rate changes depending on the plane orientation, so that it is greatly affected by crystal grains and the flatness is lowered.
  • the polycrystalline layer 11 is formed on the support substrate 12, and the surface of the polycrystalline layer 11 is planarized by CMP. Since the average crystal grain size of the polycrystalline layer 11 is smaller than the average crystal grain size of the support substrate 12, the influence on the flatness of the surface after CMP is suppressed as compared with the case where the surface of the support substrate 12 is CMPed. Can do. That is, the polycrystalline layer 11 can be used as an intermediate layer for obtaining a flat surface.
  • step S4 the surfaces 11a from which the oxide film and the adsorption layer have been removed in the amorphous layer formation step (step S3) are brought into contact with each other in a vacuum, so that clean surfaces are joined together. be able to.
  • a structure in which the polycrystalline layers are directly bonded at the atomic level can be formed. Therefore, when a vertical device is formed using the bonding substrate 10, even when the current path is formed so as to cross the interface between the support substrate 12 and the single crystal substrate 14, the presence of the interface causes the presence of the device. It is possible to prevent performance from degrading (eg, increase in on-resistance). With the bonding method described in the present specification, it is possible to manufacture a bonded substrate 10 suitable for manufacturing a vertical device.
  • a polycrystalline layer may be formed on at least one surface of the support substrate 12 and the single crystal substrate.
  • the polycrystalline layer 11 may be formed only on the surface of the support substrate 12.
  • the surface of the single crystal substrate 14 may be destroyed to form an amorphous layer.
  • the polycrystalline layer formed in the polycrystalline layer forming step (step S1) may have the same average crystal grain size in the vicinity of the surface and in the bulk portion. Such a structure can be realized by maintaining the formation conditions of the polycrystalline layer 11 constant during the formation of the polycrystalline layer 11.
  • the polycrystalline layer formed in the polycrystalline layer forming step (step S1) is not limited to SiC polycrystalline.
  • the polycrystalline layer may be formed of an element contained in SiC constituting the support substrate 12 or the single crystal substrate 14.
  • the polycrystalline layer may be Si polycrystalline or C polycrystalline.
  • the method for forming a polycrystalline layer in the polycrystalline layer forming step (step S1) is not limited to the PVD method.
  • the polycrystalline layer may be formed by a CVD (chemical vapor deposition) method.
  • CVD chemical vapor deposition
  • Various types of PVD methods can be used for the polycrystalline layer forming step (step S1).
  • thermal plasma PVD using SiC powder as a raw material may be used.
  • the method of forming the amorphous layer is not limited to the neutral atom beam irradiation of argon.
  • a method of implanting atoms, molecules, ions, or the like such as He, hydrogen, Ar, Si, or C may be used.
  • the single crystal substrate 14 is not limited to a 4H—SiC single crystal.
  • Various polytypes of single crystal SiC such as 3C—SiC and 6H—SiC can be used as the single crystal substrate 14.
  • a peeling technique also called Smart Cut (registered trademark) by ablation of hydrogen atoms may be used.
  • the material used for the support substrate 12 is not limited to polycrystalline SiC. Any material may be used as long as it is resistant to various thermal processes applied to the single crystal substrate 14. For example, it may be a sintered body formed of a mixed material of ceramic materials.
  • the ceramic material to be used may be various materials, and may be, for example, at least one of SiC, Si, AlN, Al2O3, GaN, Si3N4, SiO2, and Ta2O5.

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　非晶質層を形成するために基板内に打ち込まれた特定原子の分布プロファイルを適切に制御することが可能な半導体基板の製造方法を提供する。半導体基板の製造方法は、支持基板の表面および単結晶層の表面の少なくとも一方に、半導体の多結晶層を形成する多結晶層形成工程を備える。支持基板の表面に真空中で特定原子を照射することで特定原子を含む第１の非晶質層を形成するとともに、単結晶層の表面に真空中で特定原子を照射することで特定原子を含む第２の非晶質層を形成する非晶質層形成工程を備える。第１の非晶質層と第２の非晶質層とを接触させ、接合基板を生成する接触工程を備える。接合基板を熱処理する熱処理工程を備える。特定原子は、化合物半導体と結晶化することのない不活性な原子である。多結晶層形成工程で形成される多結晶層の平均結晶粒径は、支持基板の平均結晶粒径よりも小さい。

Description

半導体基板の製造方法および半導体基板
　本出願は、２０１４年５月１６日に出願された日本国特許出願第２０１４－１０２５６９号に基づく優先権を主張する。その出願の全ての内容はこの明細書中に参照により援用されている。本明細書では、非晶質層を形成するために基板内に打ち込まれた特定原子の分布プロファイルを適切に制御することが可能な半導体基板の製造方法に関する技術を開示する。
　ウエハの接合方法として、被接合材間を常温、無加圧で接合する技術が知られている。当該技術では、被接合材の接合面のそれぞれに対し、いずれも希ガス等のイオンビームを照射して接合面における酸化物や有機物等を除去することで、接合面表面の原子を、化学的結合を形成し易い活性な状態に活性化する。そして、活性化された接合面同士を重ね合わせることにより、接着剤等を使用することなしに常温での接合が可能となる。なお、関連する技術として特開２０１２－２２３７９２号公報の技術が知られている。
　上記の接合方法では、表面活性化処理時に、被接合材の表面近傍に希ガス等の原子が打ち込まれてしまう。そして、接合後の加熱処理において、打ち込まれた原子が移動し、接合界面部分などの特定の部分に凝集してしまう場合がある。すると、打ち込まれた原子が凝集している領域が存在することに起因して、接合基板を用いて製造した半導体デバイスの電気特性が劣化してしまう場合がある。
　本明細書では、第１元素と第２元素によって構成される化合物半導体の多結晶の支持基板と、化合物半導体の単結晶層と、を備える半導体基板の製造方法を開示する。この半導体基板の製造方法は、支持基板の表面および単結晶層の表面の少なくとも一方に、第１元素および第２元素の少なくとも一方によって構成される半導体の多結晶層を形成する多結晶層形成工程を備える。多結晶層形成工程の後に、支持基板の表面に真空中で１種類以上の特定原子を照射することで特定原子を含む第１の非晶質層を形成するとともに、単結晶層の表面に真空中で１種類以上の特定原子を照射することで特定原子を含む第２の非晶質層を形成する非晶質層形成工程を備える。非晶質層形成工程が行われた真空中において、第１の非晶質層と第２の非晶質層とを接触させ、接合界面を有する接合基板を生成する接触工程を備える。接合基板を熱処理する熱処理工程を備える。特定原子は、化合物半導体、第１元素の多結晶、第２元素の多結晶の何れとも結晶化することのない不活性な原子である。多結晶層形成工程で形成される多結晶層の平均結晶粒径は、支持基板の平均結晶粒径よりも小さい。
　上記方法では、非晶質層形成工程により、支持基板の表面に第１の非晶質層を形成するとともに、単結晶層の表面に第２の非晶質層を形成することができる。非晶質層は、原子が結晶構造のような規則性を持たない状態となっている層である。第１の非晶質層と第２の非晶質層とが接触している状態で熱処理工程を行うことにより、第１の非晶質層および第２の非晶質層を再結晶化させることができる。第１の非晶質層と第２の非晶質層とが一体となって再結晶化するため、支持基板と単結晶層とを、共有結合によって強固に接合させることができる。
　また、第１の非晶質層および第２の非晶質層には、１種類以上の特定原子が注入された状態となっている。第１および第２の非晶質層は、化合物半導体の単結晶または多結晶、第１元素の多結晶、第２元素の多結晶、の何れかを元として形成される層である。そして特定原子は、化合物半導体、第１元素の多結晶、第２元素の多結晶の何れとも結晶化することのない不活性な原子である。従って、第１および第２の非晶質層が再結晶化するときに、特定原子は、結晶粒の内部に存在することができないため、結晶粒界に移動することになる。すなわち、結晶粒界は、特定原子を捕捉して固定化する役割を果たす。
　第１の非晶質層の形成元の層および第２の非晶質層の形成元の層の少なくとも一方は、多結晶層を元として形成された非晶質層である。そして、多結晶層を元として形成された非晶質層の再結晶化は、多結晶層の結晶構造に倣った原子配列となるように行われる。したがって、多結晶層を元として形成された非晶質層が多結晶層に再結晶化すると、当該再結晶化後の多結晶層の平均結晶粒径は、支持基板の平均結晶粒径よりも小さくなる。すなわち、再結晶化後の多結晶層における結晶粒界の存在密度を、支持基板における結晶粒界の存在密度よりも高くすることができる。前述したように、第１および第２の非晶質層が再結晶化するときに、特定原子は結晶粒界に捕捉され固定化されるため、結晶粒界の存在密度が高くなるほど、特定原子の移動量が少なくなる。したがって、多結晶層を元として形成された非晶質層では、再結晶化時における特定原子の移動を抑制することが可能となる。よって特定原子の分布プロファイルを、熱処理工程前の分布プロファイルと同様の状態に維持できるため、特定原子の分布プロファイルが熱処理工程によって不均一に変化してしまうことを防止できる。その結果、接合基板を用いて各種のデバイスを製造したときに、不均一な特定原子の分布プロファイルに起因してデバイスの特性にバラつきが発生してしまうという事態の発生を防止することが可能となる。
　本明細書に開示されている技術によれば、非晶質層を形成するために基板内に打ち込まれた特定原子の分布プロファイルを適切に制御することが可能な半導体基板の製造方法を提供することができる。
接合基板の製造方法を示すフロー図である。 接合基板の斜視図である。 支持基板の断面概略図である。 接合基板の製造工程の説明図である。 接合基板の製造工程の説明図である。 接合基板の製造工程の説明図である。 接合基板１００の熱処理工程前における接合界面近傍の部分拡大図である。 VIII－VIII部分の断面図である。 接合基板１００の熱処理工程後における接合界面近傍の部分拡大図である。 X－X部分の断面図である。 接合基板１０の熱処理工程前における接合界面近傍の部分拡大図である。 接合基板１０の熱処理工程後における接合界面近傍の部分拡大図である。
　以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１）多結晶層の平均結晶粒径は、支持基板の平均結晶粒径の１／１００以下であってもよい。これにより、多結晶層を元として形成された非晶質層を再結晶化するときに、当該非晶質層内における特定原子の移動を抑制することが可能となる。
（特徴２）多結晶層形成工程において、多結晶層の単結晶層側の表面近傍部分における平均結晶粒径が、多結晶層の支持基板側のバルク部における平均結晶粒径に比して小さくなるように、多結晶層の形成条件を多結晶層の形成中に変化させてもよい。これにより、特定原子が注入される部分である、多結晶層の単結晶層側の表面近傍部分において、結晶粒界の存在密度を高めることができる。また、多結晶層の支持基板側のバルク部を、平均結晶粒径の大小に関わらず、高いレートで形成することが可能となる。
（特徴３）多結晶層形成工程において、多結晶層は、物理気相成長法（ＰＶＤ）によって形成されてもよい。
（特徴４）多結晶層形成工程において、支持基板の表面に多結晶層を形成する場合には、支持基板と多結晶層の原料となるターゲットとを対向させ、支持基板とターゲットとの間に多結晶層の形成が進むにつれて交流成分が大きくなるような特定電圧を印加してもよい。また、多結晶層形成工程において、単結晶層の表面に多結晶層を形成する場合には、単結晶層とターゲットとを対向させ、単結晶層とターゲットとの間に特定電圧を印加してもよい。交流成分が大きくなるにつれて、多結晶層をエッチングする逆スパッタリングが行われることになる。従って、多結晶層の形成が進むにつれて、多結晶層を構成する結晶粒の平均結晶粒径を小さくすることが可能となる。
（特徴５）第１元素はＳｉであり、第２元素はＣであり、多結晶層はＳｉＣで構成されていてもよい。これにより、化合物半導体の単結晶層は単結晶ＳｉＣとなる。また支持基板は、多結晶ＳｉＣとなる。多結晶ＳｉＣは単結晶ＳｉＣに比して安価であるため、単結晶ＳｉＣのみで形成された基板に比して製造コストが低減されたＳｉＣ基板を製造することが可能となる。
（特徴６）第１元素はＳｉであり、第２元素はＣであり、多結晶層はＣで構成されていてもよい。
（特徴７）上記の半導体基板の製造方法では、１種類以上の特定原子はアルゴンを含んでいてもよい。
（特徴８）多結晶層形成工程では、支持基板の表面に多結晶層が形成されてもよい。支持基板の表面に形成された多結晶層の表面を、化学的機械研磨（Chemical Mechanical Polishing）によって平坦化する平坦化工程をさらに備えていてもよい。平坦化工程は非晶質層形成工程の前に行われてもよい。化学的機械研磨では、エッチング速度が面方位に応じて変化するため、様々な面方位が表出している多結晶を研磨する場合には、平坦度が低下してしまう。しかし上記の半導体基板の製造方法では、支持基板の表面よりも小さい平均結晶粒径を有する多結晶層の表面に化学的機械研磨を行うことができるため、平坦度の低下を抑制することができる。
＜接合基板の構成＞
　図２に、本実施例に係る接合基板１０の斜視図を示す。接合基板１０は略円盤状に形成されている。接合基板１０は、下側に配置された支持基板１２と、支持基板１２の上面に貼り合わされた単結晶基板１４とを備えている。単結晶基板１４は、例えば、化合物半導体（例：６Ｈ－ＳｉＣ、４Ｈ－ＳｉＣ、ＧａＮ、ＡｌＮ）の単結晶によって形成されていてもよい。また例えば、単元素半導体（例：Ｓｉ、Ｃ）の単結晶によって形成されていてもよい。
　支持基板１２には、各種の材料を用いることができる。支持基板１２は、単結晶基板１４に適用される各種の熱プロセスに対する耐性を有することが好ましい。また支持基板１２は、単結晶基板１４との熱膨張率の差が小さい材料であることが好ましい。例えば、単結晶基板１４にＳｉＣを用いる場合には、支持基板１２には、単結晶ＳｉＣ、多結晶ＳｉＣ、単結晶Ｓｉ、多結晶Ｓｉ、サファイア、ＧａＮ、カーボンなどを用いることが可能である。多結晶ＳｉＣには、様々なポリタイプのＳｉＣ結晶が混在していても良い。様々なポリタイプが混在する多結晶ＳｉＣは、厳密な温度制御を行うことなく製造することができるため、支持基板１２を製造するコストを低減させることが可能となる。支持基板１２の厚さＴＴ１は、後工程加工に耐えることができる機械的強度が得られるように定めればよい。厚さＴＴ１は、例えば、支持基板１２の直径が１００（ｍｍ）である場合には、１００（μｍ）程度であってもよい。
＜接合基板の製造方法＞
　本実施例に係る接合基板１０の製造方法を、図１のフローと、図３～図６の模式図を用いて説明する。なお、図３～図６は断面図を含んでいるが、見易さのためにハッチングを省略している。本実施例では、例として、支持基板１２が多結晶ＳｉＣであり、単結晶基板１４が単結晶４Ｈ－ＳｉＣである場合を説明する。
　まず、支持基板１２、および、単結晶基板１４を準備する。ステップＳ１において、多結晶層形成工程が行われる。多結晶層形成工程は、支持基板１２の表面にＳｉＣの多結晶層１１を形成するとともに、単結晶基板１４の表面にＳｉＣの多結晶層１３を形成する工程である。
　多結晶層１１および１３は、ＰＶＤ（物理気相成長）法によって形成される。ＰＶＤ法の具体例としては、スパッタリング法やイオンプレーティング法などが挙げられる。これらの方法では、ターゲットとなるＳｉＣを真空中でイオンビーム、アーク放電及びグロー放電等に晒し、飛び散ったＳｉＣの微結晶を支持基板１２や単結晶基板１４の表面に付着させることが行われる。なお、ＰＶＤ法によるさらなる具体的な形成方法については、周知の技術であるため、ここでは詳細な説明を省略する。
　図３に、多結晶層１１が形成された支持基板１２の断面概略図を示す。支持基板１２の平均結晶粒径は、数十マイクロメートルから数百マイクロメートルである。一方、多結晶層１１の平均結晶粒径は、数十マイクロメートル以下である。すなわち、多結晶層１１の平均結晶粒径は、支持基板１２の平均結晶粒径よりも小さくされている。多結晶層１１の平均結晶粒径は、支持基板１２の平均結晶粒径の１／５０から１／１００程度であることが好ましい。
　また、多結晶層１１の表面近傍部分（図３、領域Ａ１参照）における平均結晶粒径が、多結晶層１１の支持基板１２側のバルク部（図３、領域Ａ２参照）における平均結晶粒径に比して小さくされてもよい。このような構造は、多結晶層１１の形成条件を、多結晶層１１の形成中に変化させることで実現することができる。例えば、上述したＰＶＤ法を用いる場合には、支持基板１２と、多結晶層１１の原料となるターゲットと、を対向させる。そして、支持基板１２とターゲットとの間に、多結晶層１１の形成が進むにつれて交流成分が大きくなるような特定電圧を印加してもよい。交流成分が大きくなるにつれて、多結晶層１１をエッチングする逆スパッタリングが行われる比率が大きくなる。従って、多結晶層１１の形成が進むにつれて、多結晶層１１を構成する結晶粒の平均結晶粒径が小さくなるように制御することが可能となる。なお、単結晶基板１４上に形成された多結晶層１３の構造も、前述した多結晶層１１の構造と同様であるため、ここでは説明を省略する。
　多結晶層１１および１３の膜厚は、後述する非晶質層形成工程（ステップＳ３）において、多結晶層１１および１３の表面の結晶構造を表面から一定の深さで破壊する場合の破壊深さよりも大きくするように定めればよい。具体的には、多結晶層１１および１３の膜厚は、１ナノメートル以上であることが好ましい。また多結晶層１１および１３の膜厚は、１マイクロメートル以下であることが好ましい。
　ステップＳ２において、平坦化工程が行われる。平坦化工程では、支持基板１２上に形成された多結晶層１１の表面、および、単結晶基板１４上に形成された多結晶層１３の表面が、化学的機械研磨（Chemical Mechanical Polishing）によって平坦化される。なお、化学的機械研磨は周知の技術であるため、化学的機械研磨の具体的内容の説明は省略する。
　ステップＳ３において、非晶質層形成工程が行われる。非晶質層形成工程は、支持基板１２上に形成された多結晶層１１の表面を改質して非晶質層１１ｂを形成するとともに、単結晶基板１４上に形成された多結晶層１３の表面を改質して非晶質層１３ｂを形成する工程である。非晶質層とは、原子が結晶構造のような規則性を持たない状態となっている層のことをさす。
　具体的に説明する。図４に示すように、多結晶層１３が形成された単結晶基板１４と、多結晶層１１が形成された支持基板１２を、チャンバー１０１内にセットする。次に、単結晶基板１４と支持基板１２との相対位置の位置合わせを行う。位置合わせは、後述する接触工程で両基板が正しい位置関係で接触できるように行われる。次に、チャンバー１０１内を真空状態にする。チャンバー１０１内の真空度は、例えば、１×１０－４～１×１０－６（Ｐａ）程度であってもよい。
　図５に示すように、多結晶層１１の表面１１ａおよび多結晶層１３の表面１３ａにＦＡＢガン（高速原子ビーム：Fast　Atom　Beam）１０２を用いて、アルゴンの中性原子ビームを照射する。アルゴンの中性原子ビームは、表面１１ａの全面および表面１３ａの全面に均一に照射される。例えば、アルゴンの中性原子ビームを、オーバーラップ部分を有するように走査させながら、表面１１ａおよび表面１３ａの全面に照射してもよい。これにより、表面１１ａおよび１３ａの結晶構造を、表面から一定の深さで破壊することができる。その結果、基板表面に、ＳｉとＣを含んでいる非晶質層１１ｂおよび１３ｂを形成することができる。また、非晶質層１１ｂおよび１３ｂには、アルゴン原子が打ち込まれている状態となる。また、ＳｉとＣの含有比率が１：１となるように、非晶質層１１ｂおよび１３ｂを形成することができる。これにより、非晶質層１１ｂおよび１３ｂを再結晶化させる場合に、ＳｉＣ結晶を形成させることが可能となる。
　図５では、非晶質層１１ｂおよび１３ｂを、グレーの塗りつぶしで擬似的に示している。非晶質層１１ｂの厚さＴ１１、および非晶質層１３ｂの厚さＴ１３は、ＦＡＢガン１０２から照射されるアルゴン原子のエネルギーにより制御できる。アルゴンの照射量（ａｔｏｍｓ／ｃｍ２）は、形成する非晶質層の厚さとスパッタレートを用いて算出するとしてもよい。また入射エネルギーは、例えば１．５（ｋｅＶ）程度であってもよい。
　また、非晶質層形成工程では、表面１１ａおよび１３ａの酸化膜や吸着層を除去して結合手を表出させることができるため、表面１１ａおよび１３ａを活性化することができる。また非晶質層形成工程は真空中での処理であるため、表面１１ａおよび１３ａは、酸化等されず活性状態を保持することができる。
　ステップＳ４において、接触工程が行われる。接触工程では、図６に示すように、支持基板１２の表面に形成されている非晶質層１１ｂと、単結晶基板１４の表面に形成されている非晶質層１３ｂとを、チャンバー１０１内で、真空中で接触させる。また、接触後に支持基板１２と単結晶基板１４とが離反しないように、不図示のジグ等を用いて固定してもよい。
　ステップＳ５において、熱処理工程が行われる。熱処理工程では、非晶質層１１ｂと１３ｂとが接触している状態で、支持基板１２および単結晶基板１４を熱処理する。熱処理工程は、チャンバー１０１内で減圧下で行われても良いし、チャンバー１０１以外の他の炉内で行われても良い。
　熱処理工程では、支持基板１２および単結晶基板１４が、所定温度（例えば１０００℃程度）に加熱される。これにより、非晶質層１１ｂおよび１３ｂに、流動性を持たせることができる。非晶質層１１ｂと１３ｂとの接触面には、空間が形成される場合がある。形成される空間の体積は、非晶質層１１ｂや１３ｂの表面粗さが大きくなるほど大きくなる。そこで熱処理工程を行なうことにより、非晶質層１１ｂおよび１３ｂを形成している原子を流動させることができるため、非晶質層１１ｂと１３ｂとの接触面に形成されている空間を埋めることができる。
　また熱処理工程により、非晶質層１１ｂおよび１３ｂを、原子配列に規則性がない状態から、原子配列に規則性を有する状態へ再結晶化させることができる。再結晶化が完了すると、非晶質層１１ｂおよび１３ｂが消滅し、多結晶層１３と１１とが直接に接合している接合基板１０が形成される。
＜比較例＞
　比較例を、図７～図１０を用いて説明する。比較例では、ステップＳ１の多結晶層形成工程を行わずに接合基板１００を作成する場合を説明する。図７は、熱処理工程（ステップＳ５）前における、接合基板１００の接合界面近傍の部分拡大図である。図８は、図７のVIII－VIII部分の断面図である。すなわち図８は、非晶質層１１２ｂの表面を接合基板１００に垂直な方向から観察した図である。図９は、熱処理工程後における、図７と同一部分の部分拡大図である。図１０は、熱処理工程後における、図８と同一部分の断面図である。なお、図７～図１０では、アルゴン原子を白抜きの丸印で擬似的に示している。また図７および図９では、ＳｉＣ多結晶の結晶粒界を、模擬的に網の目状に記載している。
　図７に示すように、接合基板１００では、支持基板１１２の表面を破壊して形成された非晶質層１１２ｂと、単結晶基板１１４の表面を破壊して形成された非晶質層１１４ｂとが、接触している。図７に示すように、非晶質層１１２ｂおよび１１４ｂ内には、ステップＳ３の非晶質層形成工程によって、アルゴン原子が注入されている。熱処理工程前においては、アルゴン原子の深さ方向（すなわち図７の上下方向）の分布プロファイルは、ガウス分布に従った状態である。したがって、非晶質層１１２ｂおよび１１４ｂでは、その深さ方向の全体に、アルゴン原子が分散している状態である。また図８に示すように、熱処理工程前においては、非晶質層１１２ｂの表面を観察したときのアルゴン原子の面内分布プロファイルは均一である。換言すると、熱処理工程前においては、アルゴン原子の面内密度は一定である。これは、ステップＳ３において、支持基板１１２の表面および単結晶基板１１４の表面１に、アルゴンの中性原子ビームを均一に照射しているためである。
　熱処理工程（ステップＳ５）では、ファーネスを用いた熱処理によって、接合基板１００の全体が加熱される。また支持基板１１２や単結晶基板１１４を構成しているＳｉＣは、Ｓｉ等に比べて熱伝導率が高いため、非晶質層１１２ｂおよび１１４ｂの温度を上昇させにくいという特性を有する。従って、ファーネスを用いた熱処理では、レーザアニールなどの高速熱処理に比して、非晶質層１１２ｂおよび１１４ｂの温度上昇傾きが小さくなる。例えば、非晶質層１１２ｂや１１４ｂを、最大で数十度／秒の温度上昇傾きでしか加熱することができない。
　このような比較的小さい温度上昇傾きで非晶質層１１２ｂおよび１１４ｂを熱処理する場合には、非晶質層１１２ｂおよび１１４ｂを、原子配列に規則性がない状態から、原子配列に規則性を有する状態へ再結晶化させることができる。非晶質層１１４ｂの再結晶化は、非晶質層１１４ｂと単結晶基板１１４との界面Ｆ１（図７参照）から非晶質層１１４ｂの内部側（すなわち図７の下側。矢印Ｙ１参照）へ向かって、単結晶基板１１４の結晶構造（単結晶ＳｉＣ）に倣った原子配列となるように行われる。また非晶質層１１２ｂの再結晶化は、非晶質層１１２ｂと支持基板１１２との界面Ｆ２（図７参照）から非晶質層１１２ｂの内部側（すなわち図７の上側。矢印Ｙ２参照）へ向かって、支持基板１１２の結晶構造（多結晶ＳｉＣ）に倣った原子配列となるように行われる。従って再結晶化が完了すると、図９に示すように、非晶質層１１２ｂおよび１１４ｂが消滅し、単結晶基板１１４と支持基板１１２とが直接に接合している接合基板１００が形成される。非晶質層１１２ｂと１１４ｂとが一体となって再結晶化するため、単結晶基板１１４と支持基板１１２とを共有結合によって強固に接合させることができる。
　また、アルゴンは、ＳｉＣと結晶化することのない不活性な原子である。すると、非晶質層１１２ｂおよび１１４ｂの再結晶化時において、アルゴンは結晶粒の内部に取り込まれることがないため、結晶粒界に移動することになる。すなわち結晶粒界は、アルゴンを捕捉して固定化する、ゲッターとして機能することになる。そして、非晶質層１１４ｂ内のアルゴン原子は、非晶質層１１４ｂの再結晶化が進むにつれて、再結晶化が行われていない領域に移動する。すなわち、図７の矢印Ｙ１方向へ移動する。そして、アルゴン原子が結晶粒界に到達すると、結晶粒界に捕捉されて固定化される。同様に、非晶質層１１２ｂ内のアルゴン原子は、非晶質層１１２ｂの再結晶化が進むにつれて、再結晶化が行われていない領域に移動する。すなわち、図７の矢印Ｙ２方向へ移動する。そして、アルゴン原子が結晶粒界に到達すると、結晶粒界に捕捉されて固定化される。その結果、非晶質層１１２ｂおよび１１４ｂの再結晶化が完了すると、図９に示すように、支持基板１１２と単結晶基板１１４との接合界面１１５の近傍、および、支持基板１１２内の結晶粒界にアルゴン原子が凝集することになる。
　また図１０に示すように、熱処理工程後において、アルゴン原子が面内方向に移動して部分的に凝集することで、凝集部分が島状や線状に点在する場合がある。この場合に、アルゴン原子の面内分布プロファイルは不均一となる。換言すると、熱処理工程後において、アルゴン原子の面内密度に面内バラつきが発生する場合がある。
　以上より、比較例では、アルゴン原子の面内の分布プロファイルが、熱処理工程によって不均一な状態に変化する場合がある。すると、接合基板１００を用いて各種のデバイスを作成したときに、デバイス特性の面内バラつきが発生する原因となる場合があるため、好ましくない。また比較例では、アルゴン原子の深さ方向の分布プロファイルにおいて、接合界面１１５の近傍にアルゴン原子が凝集する場合がある。すると、接合界面１１５を横切るように電流経路が形成される縦型のデバイスを作成した場合に、Ｉ－Ｖ特性が変化してしまう原因となる場合があるため、好ましくない。
＜効果＞
　本明細書の開示技術の効果を、図１１および図１２を用いて説明する。図１１は、熱処理工程（ステップＳ５）前における、接合基板１０の接合界面近傍の部分拡大図である。図１２は、熱処理工程後における、図１１と同一部分の部分拡大図である。なお、図１１および図１２では、アルゴン原子を白抜きの丸印で擬似的に示すとともに、ＳｉＣ多結晶の結晶粒界を模擬的に網の目状に記載している。
　図１１に示すように、接合基板１０では、支持基板１２上の多結晶層１１の表面を破壊して形成された非晶質層１１ｂと、単結晶基板１４上の多結晶層１３の表面を破壊して形成された非晶質層１３ｂとが、接触している。前述したように、非晶質層１１ｂおよび１３ｂでは、その深さ方向の全体に、アルゴン原子がガウス分布に従って分散している。また、アルゴン原子の面内分布プロファイルは均一である。
　熱処理工程（ステップＳ５）では、ファーネスを用いた熱処理によって、接合基板１０の全体が加熱される。これにより、非晶質層１１ｂおよび１３ｂを、原子配列に規則性がない状態から、原子配列に規則性を有する状態へ再結晶化させることができる。非晶質層１３ｂの再結晶化は、非晶質層１３ｂと多結晶層１３との界面Ｆ１１（図１１参照）から非晶質層１３ｂの内部側（すなわち図１１の下側。矢印Ｙ１１参照）へ向かって、多結晶層１３の結晶構造（多結晶ＳｉＣ）に倣った原子配列となるように行われる。また非晶質層１１ｂの再結晶化は、非晶質層１１ｂと多結晶層１１との界面Ｆ１２（図１１参照）から非晶質層１１ｂの内部側（すなわち図１１の上側。矢印Ｙ１２参照）へ向かって、多結晶層１１の結晶構造（多結晶ＳｉＣ）に倣った原子配列となるように行われる。従って再結晶化が完了すると、図１２に示すように、非晶質層１１ｂおよび１３ｂが消滅し、多結晶層１１と１３とが直接に接合している接合基板１０が形成される。非晶質層１１ｂと１３ｂとが一体となって再結晶化するため、単結晶基板１４と支持基板１２とを共有結合によって強固に接合させることができる。
　前述したように、非晶質層１３ｂ内のアルゴン原子は、非晶質層１３ｂの再結晶化が進むにつれて図１１の矢印Ｙ１１方向へ移動し、結晶粒界に捕捉されて固定化される。同様に、非晶質層１１ｂ内のアルゴン原子は、非晶質層１１ｂの再結晶化が進むにつれて図１１の矢印Ｙ１２方向へ移動し、結晶粒界に捕捉されて固定化される。その結果、非晶質層１１ｂおよび１３ｂの再結晶化が完了すると、図１２に示すように、多結晶層１１および１３の接合界面１５の近傍部分において、結晶粒界にアルゴン原子が固定化されている構造が完成する。
　そして、再結晶化後の多結晶層１１および１３の平均結晶粒径は、支持基板１２の平均結晶粒径よりも小さくなる。すなわち、再結晶化後の多結晶層１１および１３における結晶粒界の存在密度を、支持基板１２における結晶粒界の存在密度よりも高くすることができる。前述したように、アルゴンは結晶粒界に捕捉され固定化されるため、結晶粒界の存在密度が高くなるほど、アルゴンの移動量を少なくすることができる。したがって、多結晶層１１および１３を元として形成された非晶質層１１ｂおよび１３ｂでは、再結晶化時におけるアルゴンの移動を抑制することが可能となる。
　その結果、非晶質層１１ｂおよび１３ｂの再結晶化が完了した場合のアルゴン原子の深さ方向の分布プロファイル（図１２参照）を、熱処理工程前の分布プロファイル（図１１参照）と同様に、ガウス分布に従った状態に維持することができる。また、非晶質層１１ｂおよび１３ｂの再結晶化が完了した場合のアルゴン原子の面内分布プロファイルを、熱処理工程前の分布プロファイル（図８参照）と同様に、均一な状態に維持することができる。
　以上より、本明細書の開示技術では、アルゴン原子の面内の分布プロファイルが、熱処理工程によって不均一な状態に変化してしまうことを防止することができる。接合基板１０を用いて各種のデバイスを作成したときに、デバイス特性の面内バラつきが発生してしまう事態や、Ｉ－Ｖ特性が変化してしまう事態を抑制することができる。
＜その他の効果＞
　多結晶層１１の表面近傍部分（図３、領域Ａ１参照）における平均結晶粒径が、多結晶層１１の支持基板１２側のバルク部（図３、領域Ａ２参照）における平均結晶粒径に比して小さくされている。これにより、アルゴンが注入される部分である、多結晶層１１の表面近傍部分において、結晶粒界の存在密度を高めることができるため、再結晶化時におけるアルゴンの移動を効果的に抑制することが可能となる。また、多結晶層１１のバルク部は、アルゴンが注入されないため、結晶粒界の存在密度が低くてもよい。したがって、多結晶層１１の形成レートが高くなる条件（例：平均結晶粒径が大きくなるような条件）を使用して、バルク部を形成することができる。
　支持基板１２は多結晶ＳｉＣであるが、多結晶ＳｉＣはＣＭＰによる平坦化が困難である。これは、多結晶ＳｉＣでは様々な面方位が表面に表出しているためである。ＣＭＰを行う場合、エッチング速度が面方位に応じて変化するため結晶粒の影響を大きく受けてしまい、平坦度が低下してしまう。しかし本明細書に記載の方法では、支持基板１２上に多結晶層１１を形成し、多結晶層１１の表面をＣＭＰで平坦化する。多結晶層１１の平均結晶粒径は支持基板１２の平均結晶粒径よりも小さいため、支持基板１２の表面をＣＭＰする場合に比して、ＣＭＰ後の表面の平坦度に与える影響を抑えることができる。すなわち、多結晶層１１を、平坦な表面を得るための中間層として流用することができる。
　接触工程（ステップＳ４）では、非晶質層形成工程（ステップＳ３）で酸化膜や吸着層が除去された表面１１ａと表面１３ａとを、真空中において接触させるため、清浄な面同士を接合させることができる。これにより、多結晶層同士が原子レベルで直接に接合している構造を形成することができる。従って、接合基板１０を用いて縦型デバイスを作成する場合に、支持基板１２と単結晶基板１４との界面を横切るように電流経路上が形成される場合においても、当該界面の存在によってデバイスの性能が低下（例：オン抵抗の増加）してしまうことを防止することができる。本明細書に記載されている接合方法では、縦型デバイスの製造に適した接合基板１０を製造することが可能となる。
　以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
＜変形例＞
　多結晶層形成工程（ステップＳ１）では、支持基板１２および単結晶基板１４の少なくとも一方の表面に、多結晶層を形成すればよい。例えば、支持基板１２の表面のみに多結晶層１１を形成してもよい。この場合、非晶質層形成工程（ステップＳ３）では、単結晶基板１４の表面を破壊して非晶質層を形成すればよい。
　多結晶層形成工程（ステップＳ１）で形成される多結晶層は、表面近傍部分とバルク部とで、平均結晶粒径が同一であってもよい。このような構造は、多結晶層１１の形成条件を、多結晶層１１の形成中に一定に維持することで実現することができる。
　多結晶層形成工程（ステップＳ１）で形成される多結晶層は、ＳｉＣの多結晶に限られない。多結晶層は、支持基板１２や単結晶基板１４を構成するＳｉＣに含まれる元素によって形成されてもよい。例えば、多結晶層はＳｉの多結晶であってもよいし、Ｃの多結晶であってもよい。
　多結晶層形成工程（ステップＳ１）で多結晶層を形成する方法は、ＰＶＤ法に限られない。例えば、ＣＶＤ（化学気相成長）法によって多結晶層を形成してもよい。また、多結晶層形成工程（ステップＳ１）には、各種の種類のＰＶＤ法を用いることができる。例えば、ＳｉＣの粉体を原料として用いる、熱プラズマＰＶＤを用いてもよい。
　非晶質層形成工程（ステップＳ３）において、非晶質層を形成する方法は、アルゴンの中性原子ビーム照射に限られない。例えば、Ｈｅ、水素、Ａｒ、Ｓｉ、Ｃなどの、原子または分子またはイオンなどを注入する方法であってもよい。
　単結晶基板１４は、４Ｈ－ＳｉＣの単結晶に限られない。３Ｃ－ＳｉＣや６Ｈ－ＳｉＣなど、様々なポリタイプの単結晶ＳｉＣを単結晶基板１４として用いることができる。
　単結晶基板１４を形成するために、水素原子のアブレーションによる剥離技術（スマートカット（登録商標）とも呼ばれる）を用いてもよい。
　支持基板１２に使用される材料は、多結晶ＳｉＣに限られない。単結晶基板１４に適用される各種の熱プロセスに対する耐性を有する材料であれば、何れの材料であってもよい。例えば、セラミック材料の混合材料によって形成されている焼結体であってもよい。使用するセラミック材料は、各種の材料でよく、例えば、ＳｉＣ、Ｓｉ、ＡｌＮ、Ａｌ２Ｏ３、ＧａＮ、Ｓｉ３Ｎ４、ＳｉＯ２、Ｔａ２Ｏ５、などのうちの少なくとも１種類の材料であってもよい。
　本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
　１０：接合基板、１１および１３：多結晶層、１１ｂおよび１３ｂ：非晶質層、１２：支持基板、１４：単結晶基板、１０１：チャンバー、１０２：ＦＡＢガン

Claims (15)

  1. 　第１元素と第２元素によって構成される化合物半導体の多結晶の支持基板と、前記化合物半導体の単結晶層と、を備える半導体基板の製造方法であって、
    　前記支持基板の表面および前記単結晶層の表面の少なくとも一方に、前記第１元素および前記第２元素の少なくとも一方によって構成される半導体の多結晶層を形成する多結晶層形成工程と、
    　前記多結晶層形成工程の後に、前記支持基板の表面に真空中で１種類以上の特定原子を照射することで前記特定原子を含む第１の非晶質層を形成するとともに、前記単結晶層の表面に真空中で前記１種類以上の特定原子を照射することで前記特定原子を含む第２の非晶質層を形成する非晶質層形成工程と、
    　前記非晶質層形成工程が行われた真空中において、前記第１の非晶質層と前記第２の非晶質層とを接触させ、接合界面を有する接合基板を生成する接触工程と、
    　前記接合基板を熱処理する熱処理工程と、
    　を備え、
    　前記特定原子は、前記化合物半導体、前記第１元素の多結晶、前記第２元素の多結晶の何れとも結晶化することのない不活性な原子であり、
    　前記多結晶層形成工程で形成される前記多結晶層の平均結晶粒径は、前記支持基板の平均結晶粒径よりも小さいことを特徴とする半導体基板の製造方法。
  2. 　前記多結晶層の平均結晶粒径は、前記支持基板の平均結晶粒径の１／１００以下であることを特徴とする請求項１に記載の半導体基板の製造方法。
  3. 　前記多結晶層形成工程において、前記多結晶層の表面近傍部分における平均結晶粒径が、前記多結晶層の前記支持基板側のバルク部における平均結晶粒径に比して小さくなるように、前記多結晶層の形成条件を前記多結晶層の形成中に変化させることを特徴とする請求項１または２に記載の半導体基板の製造方法。
  4. 　前記多結晶層形成工程において、前記多結晶層は、物理気相成長法（ＰＶＤ）によって形成されることを特徴とする請求項１～３の何れか１項に記載の半導体基板の製造方法。
  5. 　前記多結晶層形成工程において、
    　前記支持基板の表面に前記多結晶層を形成する場合には、前記支持基板と前記多結晶層の原料となるターゲットとを対向させ、前記支持基板と前記ターゲットとの間に前記多結晶層の形成が進むにつれて交流成分が大きくなるような特定電圧を印加し、
    　前記単結晶層の表面に前記多結晶層を形成する場合には、前記単結晶層と前記ターゲットとを対向させ、前記単結晶層と前記ターゲットとの間に前記特定電圧を印加することを特徴とする請求項３または４に記載の半導体基板の製造方法。
  6. 　前記第１元素はＳｉであり、
    　前記第２元素はＣであり、
    　前記多結晶層はＳｉＣで構成されていることを特徴とする請求項１～５の何れか１項に記載の半導体基板の製造方法。
  7. 　前記第１元素はＳｉであり、
    　前記第２元素はＣであり、
    　前記多結晶層はＣで構成されていることを特徴とする請求項１～５の何れか１項に記載の半導体基板の製造方法。
  8. 　前記１種類以上の特定原子はアルゴンを含むことを特徴とする請求項１～７の何れか１項に記載の半導体基板の製造方法。
  9. 　前記多結晶層形成工程では、前記支持基板の表面に前記多結晶層が形成され、
    　前記支持基板の表面に形成された前記多結晶層の表面を、化学的機械研磨（Chemical Mechanical Polishing）によって平坦化する平坦化工程をさらに備え、
    　前記平坦化工程は前記非晶質層形成工程の前に行われることを特徴とする請求項１～８の何れか１項に記載の半導体基板の製造方法。
  10. 　第１元素と第２元素によって構成される化合物半導体の多結晶の支持基板と、
    　前記支持基板上に配置されている、前記第１元素および前記第２元素の少なくとも一方によって構成される半導体の多結晶層と、
    　前記多結晶層上に配置されている、前記化合物半導体の単結晶層と、
    　を備え、
    　前記多結晶層の平均結晶粒径は、前記支持基板の平均結晶粒径よりも小さく、
    　前記多結晶層の前記単結晶層側の表面近傍部分の結晶粒界に、１種類以上の特定原子が複数存在しており、
    　前記特定原子は、前記化合物半導体、前記第１元素の多結晶、前記第２元素の多結晶の何れとも結晶化することのない不活性な原子であることを特徴とする半導体基板。
  11. 　前記多結晶層の平均結晶粒径は、前記支持基板の平均結晶粒径の１／１００以下であることを特徴とする請求項１０に記載の半導体基板。
  12. 　前記多結晶層の前記単結晶層側の表面近傍部分における平均結晶粒径は、前記多結晶層の前記支持基板側のバルク部における平均結晶粒径に比して小さいことを特徴とする請求項１０または１１に記載の半導体基板。
  13. 　前記第１元素はＳｉであり、
    　前記第２元素はＣであり、
    　前記多結晶層はＳｉＣで構成されていることを特徴とする請求項１０～１２の何れか１項に記載の半導体基板。
  14. 　前記第１元素はＳｉであり、
    　前記第２元素はＣであり、
    　前記多結晶層はＣで構成されていることを特徴とする請求項１０～１２の何れか１項に記載の半導体基板。
  15. 　前記１種類以上の特定原子はアルゴンを含むことを特徴とする請求項１０～１４の何れか１項に記載の半導体基板。
PCT/JP2015/062593 2014-05-16 2015-04-24 半導体基板の製造方法および半導体基板 Ceased WO2015174253A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014102569A JP6156252B2 (ja) 2014-05-16 2014-05-16 半導体基板の製造方法および半導体基板
JP2014-102569 2014-05-16

Publications (1)

Publication Number Publication Date
WO2015174253A1 true WO2015174253A1 (ja) 2015-11-19

Family

ID=54479796

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/062593 Ceased WO2015174253A1 (ja) 2014-05-16 2015-04-24 半導体基板の製造方法および半導体基板

Country Status (2)

Country Link
JP (1) JP6156252B2 (ja)
WO (1) WO2015174253A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110611021A (zh) * 2018-06-14 2019-12-24 日亚化学工业株式会社 发光装置及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6387375B2 (ja) * 2016-07-19 2018-09-05 株式会社サイコックス 半導体基板
JP6827442B2 (ja) * 2018-06-14 2021-02-10 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
JP7343749B2 (ja) * 2018-06-14 2023-09-13 日亜化学工業株式会社 発光装置とその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503942A (ja) * 2000-06-16 2004-02-05 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板製造方法及び該方法によって得られた基板
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP2014216571A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法および半導体基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503942A (ja) * 2000-06-16 2004-02-05 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板製造方法及び該方法によって得られた基板
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP2014216571A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法および半導体基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110611021A (zh) * 2018-06-14 2019-12-24 日亚化学工业株式会社 发光装置及其制造方法

Also Published As

Publication number Publication date
JP2015220321A (ja) 2015-12-07
JP6156252B2 (ja) 2017-07-05

Similar Documents

Publication Publication Date Title
JP6061251B2 (ja) 半導体基板の製造方法
JP5564682B2 (ja) 半導体素子の製造方法
JP6218773B2 (ja) 半導体装置およびその製造方法
JP2019153603A (ja) 半導体基板及びその製造方法
JP6156252B2 (ja) 半導体基板の製造方法および半導体基板
JP6152827B2 (ja) 半導体基板の製造方法
CN109478495A (zh) 半导体基板
JP6098048B2 (ja) 半導体装置の製造方法
JP6057292B2 (ja) ＳｉＣ半導体素子の製造方法
JPWO2014192873A1 (ja) 複合基板およびその製造方法
JP6146111B2 (ja) 半導体基板の製造方法および半導体基板
CN116564802A (zh) 一种异质结构及其制备方法
JP6024239B2 (ja) 半導体装置の製造方法
JP6131701B2 (ja) 半導体基板の製造方法
JP6236753B2 (ja) 半導体基板の製造方法
US10032742B2 (en) Method for obtaining a bonding surface for direct bonding
JP2023068782A (ja) 半導体基板とその製造方法
TW202439404A (zh) 半導體基板的製造方法、半導體基板、及半導體裝置
TW202435283A (zh) 碳化矽半導體裝置用基板、碳化矽接合基板、碳化矽多結晶基板及碳化矽多結晶基板之製造方法
JP2025084380A (ja) 接合半導体基板および接合半導体基板の製造方法
JP2024039290A (ja) ＳｉＣ接合基板、ＳｉＣ複合基板、ＳｉＣ接合基板の製造方法およびＳｉＣ単結晶の成膜方法
JP2015032588A (ja) 複合基板およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15792530

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15792530

Country of ref document: EP

Kind code of ref document: A1