WO2015118947A1 - フラットパネルディスプレイ用配線膜 - Google Patents

フラットパネルディスプレイ用配線膜 Download PDF

Info

Publication number
WO2015118947A1
WO2015118947A1 PCT/JP2015/051561 JP2015051561W WO2015118947A1 WO 2015118947 A1 WO2015118947 A1 WO 2015118947A1 JP 2015051561 W JP2015051561 W JP 2015051561W WO 2015118947 A1 WO2015118947 A1 WO 2015118947A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
wiring
wiring film
flat panel
atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/051561
Other languages
English (en)
French (fr)
Inventor
後藤　裕史
裕美 岩成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to CN201580004042.5A priority Critical patent/CN105900216B/zh
Priority to KR1020167020933A priority patent/KR20160105490A/ko
Priority to US15/112,325 priority patent/US20160345425A1/en
Publication of WO2015118947A1 publication Critical patent/WO2015118947A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/023—Alloys based on aluminium
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H10W20/4407—Aluminium alloys

Definitions

  • the present invention relates to a wiring film for flat panel displays.
  • Al thin film having a low electrical resistivity is used as a wiring film used for an electrode material of a flat panel display such as a liquid crystal display, an organic EL display, and a touch panel.
  • a flat panel display such as a liquid crystal display, an organic EL display, and a touch panel.
  • Al has a low melting point and low heat resistance.
  • Al is oxidized in the atmosphere to easily form a passive film. Therefore, even if the Al thin film is directly connected to the semiconductor layer or the transparent pixel electrode, the contact resistance is increased by the insulating layer of Al oxide formed at the interface, and the display quality of the screen is degraded. .
  • a barrier metal layer made of a refractory metal such as Mo, Ti, Cr, W, and Ta is interposed on the surface of Al to form a laminated structure.
  • the barrier metal layer having high mechanical strength, hillocks which are hemispherical projections generated due to stress concentration due to the difference in thermal expansion coefficient between the substrate and Al are suppressed.
  • the barrier metal layer is interposed between the Al thin film and the semiconductor layer or the transparent pixel electrode for the purpose of preventing the formation of the Al oxide and enabling the electrical connection.
  • a laminated wiring thin film in which the barrier metal layer is formed on at least one of the upper and lower sides of the Al thin film is used.
  • TFTs thin film transistors
  • a polysilicon semiconductor such as a low temperature polysilicon semiconductor or an oxide semiconductor may be used for the purpose of higher performance.
  • These semiconductor materials have high carrier mobility, large optical band gap, and can be deposited at low temperatures, so next-generation displays that require large size, high resolution, and high-speed drive, resin substrates with low heat resistance, etc. It is expected to apply to
  • the low-temperature polysilicon semiconductor is fabricated using a semiconductor thin film of non-single-crystal amorphous silicon or microcrystalline silicon through heating processes such as crystallization annealing at about 400 to 500 ° C. and activation annealing after impurity implantation. Be done. Specifically, for example, laser light is irradiated to a semiconductor thin film such as amorphous silicon formed on a substrate by a CVD method or microcrystalline silicon having a relatively small particle size of about 0.1 ⁇ m or less.
  • the semiconductor thin film is locally heated by irradiating the laser light, and after being at least partially melted, the semiconductor thin film is crystallized into a relatively large grain size polycrystal of about 0.3 ⁇ m or more in the cooling process. .
  • Such crystallization annealing by laser light irradiation enables a low temperature process of the thin film semiconductor device to be realized, and not only an expensive quartz substrate excellent in heat resistance but also an inexpensive glass substrate can be used.
  • activation annealing the bond between the impurity implanted into the polysilicon thin film and Si is promoted, the carrier concentration is controlled, and the treatment for recovering the crystal destroyed by the ion implantation is also performed.
  • the process temperature is relatively higher than that of amorphous silicon because it is exposed to a heat history of about 400 to 500 ° C. for crystallization annealing and activation annealing.
  • laser annealing and high-temperature annealing at about 350 to 500 ° C. are performed to improve the crystalline film quality and improve the performance such as semiconductor mobility and TFT threshold voltage. There is.
  • the thermal history of the conventional TFT using amorphous silicon is about 350 ° C. at the maximum in the manufacturing process of the TFT, the wiring thin film obtained by laminating the high melting point metal and the Al thin film described above should be used without any problem. It was possible. However, when a semiconductor material exposed to a thermal history of about 400 to 500 ° C., such as low temperature polysilicon or an oxide semiconductor, is applied to a TFT, the high thermal history causes a high melting point to be generated between Al and a high melting point metal such as Mo. Inter-diffusion occurs, causing problems such as increase in wiring resistance.
  • the stress of the substrate and the wiring thin film becomes large due to the high thermal history, and as the high melting point metal is pierced, the stress diffusion of Al is promoted and hillocks occur on the surface of the wiring thin film. Further, in the side wall portion of the wiring thin film, there arises a problem that side hillocks occur in a portion not covered with the high melting point metal. As described above, in the heat treatment at 400 ° C. or higher, a wiring film capable of coping with the behavior different from the heat treatment at less than 400 ° C. is required.
  • high-melting-point metal is used instead of laminated wiring film of high-melting-point metal and Al thin film as when amorphous silicon is used.
  • Single layer wiring thin films have been used.
  • refractory metals have high electrical resistivity.
  • the inventors of the present invention have been heat resistant up to 400 ° C., that is, a heat resistant wiring material excellent in prevention of hillock generation, in Patent Document 1, at least one atom of Nd, Gd and Dy in total of 1.0 atoms. Disclosed is an Al alloy film containing in the range of more than% and 15 at% or less.
  • Patent No. 2733006 gazette
  • Patent Document 1 relates to a technology for amorphous silicon. That is, Patent Document 1 aims to realize heat resistance and low specific resistance in a heating process at about 250 to 400 ° C. after formation of an electrode film, which is inevitable in the TFT manufacturing process, and the above characteristics at a higher temperature than that. It is not intended to improve.
  • the present invention has been made in view of the above circumstances, and its object is to suppress an increase in wiring resistance and generate hillocks even when subjected to a high temperature heat history of 400 ° C. to 500 ° C. And providing a wiring film for a flat panel display excellent in heat resistance.
  • a wiring film for a flat panel display that solves the above problems is a wiring film for a flat panel display formed on a substrate, and the wiring film is a group consisting of Mo, Ti, Cr, W, and Ta.
  • reaction layer containing at least one of the high melting point metals and Al is provided at the interface between the first layer and the second layer.
  • the Al alloy contains 0.01 atomic% or more of a rare earth element, and 0.01 atomic% or more of at least one of Ni and Co.
  • the reaction layer is formed by a heat history of 400 ° C. or more and 500 ° C. or less.
  • the rare earth element is at least one or more selected from the group consisting of Nd, La, Gd, Dy, Y, and Ce.
  • the reaction layer comprises a compound of Al and Mo.
  • the wiring film of the laminated structure of the first layer and the second layer is formed in this order sequentially from the substrate side, or the lamination of the second layer and the first layer
  • the wiring film of the structure is formed in this order.
  • a wiring film having a laminated structure of the first layer, the second layer, and the first layer is sequentially formed in this order from the substrate side, and the first layer and the first layer
  • the reaction layer is formed at the interface with the two layers.
  • an increase in electrical resistivity is suppressed even when subjected to heat history at a high temperature of 400 ° C. or more and 500 ° C. or less, and the occurrence of hillocks is not observed, and a flat having both low wiring resistance and high heat resistance.
  • a wiring film for a panel display can be provided.
  • FIG. It is a scanning electron micrograph of the cross section of 1.
  • FIG. It is a scanning electron micrograph of the cross section of 2.
  • FIG. It is a scanning electron micrograph of the cross section of 3.
  • FIG. 4 shows Example No. 6 is a scanning electron micrograph of the cross section of FIG.
  • FIG. 2 is a transmission electron micrograph of the cross section of FIG.
  • FIG. 6 is a transmission electron micrograph of the cross section of FIG.
  • FIG. 8 is a graph showing the relationship between the heat treatment temperature and the electrical resistivity of each wiring film in various laminated wiring films having the three-layer structure of the example.
  • the inventors of the present invention provide a wiring film for a flat panel display excellent in heat resistance, with a rise in wiring resistance suppressed even when subjected to a high temperature heat history of 400 ° C. or more and 500 ° C. or less, and without generation of hillocks and the like.
  • reaction layer which functions as a barrier layer which prevents the mutual diffusion of Al and the high melting point metal is formed at the interface while effectively exerting the heat resistance improvement action by the addition of the alloy element, It has been found that the increase in wiring resistance can be suppressed because the field density is lowered, and the present invention has been completed.
  • the present inventors focused attention on the alloying elements in order to suppress an increase in wiring resistance due to mutual diffusion between the high melting point metal and the Al wiring, and to obtain an Al alloy excellent in heat resistance.
  • the Al alloy in which at least one or more of the rare earth elements, Ni, and Co is added so that the total content is less than 0.2 atomic%, the crystal grains of the structure are relatively large and close to pure Al. It was found that the grain boundary density can be lowered.
  • the high layer mainly from the Al grain boundary to the second layer side from the first layer containing the refractory metal in contact with the second layer made of the Al alloy. Diffusion of the melting point metal, ie, grain boundary diffusion occurs.
  • grain boundary diffusion that diffuses grain boundaries is larger than intragranular diffusion that diffuses inside of crystal grains. For this reason, when using the Al alloy in which the total content of the alloy elements of the Al alloy is significantly reduced as described above as defined in the present invention, although the above-mentioned grain boundary diffusion slightly progresses, it competes with the grain boundary diffusion.
  • reaction layer containing at least Al and a high melting point metal proceeds, and as a result, the formation of the reaction layer at the interface precedes and ends.
  • This reaction layer effectively functions as a barrier layer for preventing mutual diffusion of Al and the high melting point metal, and the above-mentioned grain boundary diffusion stops. As a result, the increase in wiring resistance can be suppressed.
  • the wiring film of the present invention comprises: a first layer containing at least one high melting point metal selected from the group consisting of Mo, Ti, Cr, W, and Ta; and at least one or more of a rare earth element, Ni, and Co And a second layer of an Al alloy containing 0.01 at% or more and less than 0.2 at% as an alloying element.
  • the rare earth elements, Ni, and Co are all elements that contribute to the improvement of the heat resistance of Al, and further contribute to the improvement of the heat resistance at 400 ° C. or more and 500 ° C. or less by laminating with the first layer as described later.
  • the rare earth elements used in the present invention mean lanthanoid elements composed of 15 elements from La to Lu, Sc and Y.
  • Preferred rare earth elements are Nd, La, Gd, Dy, Y or Ce, and these can be used alone or in combination of two or more. More preferably, they are Nd, La, Gd and Dy, and still more preferably Nd and La.
  • the content of the alloying element is large.
  • the content of the alloying element is excessive, the crystal grains become smaller and the grain boundary density increases. Since the refractory metal diffused in increases, the wiring resistance significantly increases. Therefore, the total content of the above-mentioned alloying elements contained in the Al alloy needs to be less than 0.2 atomic%, preferably 0.15 atomic% or less, more preferably 0.12 atomic% or less.
  • the amount of the rare earth element is preferably 0.01 atomic% or more.
  • the upper limit of the rare earth element content is acceptable from the viewpoint of heat resistance to less than 0.2 atomic%, which is the upper limit of the alloy element content, but from the viewpoint of further reducing the wiring resistance at 400 ° C to 500 ° C. Preferably it is 0.05 atomic% or less.
  • the rare earth element content is more preferably 0.02 atomic percent or more, still more preferably 0.035 atomic percent or more, still more preferably 0.15 atomic percent or less, still more preferably 0.10 atomic percent or less .
  • the rare earth element content is an independent amount when the rare earth element is contained alone, and is a total amount when two or more kinds of the rare earth elements are used in combination.
  • the content of at least one or more of Ni and Co is preferably 0. It is 01 atomic% or more, more preferably 0.02 atomic% or more.
  • the upper limit of the content of Ni and Co is acceptable from the viewpoint of heat resistance to less than the upper limit of 0.2 atomic% of the alloy element content, but if it is contained excessively, the wiring resistance is rather high. .1 atomic percent or less, more preferably 0.08 atomic percent or less.
  • Ni and Co may be added alone or in combination. Ni and Co are the amounts when either one is included, and the total amount when both are included.
  • the alloying elements may be added alone, or two or more alloying elements may be used in combination. If the alloying elements in the Al alloy are contained in the above range, the heat resistance improving effect can be obtained. Preferably, a rare earth element and at least one or more of Ni and Co are included to obtain a more excellent heat resistance improvement effect.
  • the Al alloy used in the present invention contains at least one or more of rare earth elements, Ni, and Co in the range of 0.01 atomic% or more and less than 0.2 atomic%, with the balance being Al and unavoidable impurities. is there.
  • it contains a rare earth element and at least one of Ni and Co, with the balance being Al and an unavoidable impurity.
  • At least one or more selected from the group consisting of Mo, Ti, Cr, W, and Ta improves the heat resistance of the Al alloy in a high heat history of 400 ° C. or more and 500 ° C. or less, thereby forming hillocks or Al oxides Works effectively to control the formation of
  • the content of at least one or more selected from the group consisting of Mo, Ti, Cr, W and Ta is preferably 0.01 atomic% or more, more preferably 0.02 It is atomic% or more. If the content of these alloying elements is preferably a small amount of less than 0.05 atomic%, more preferably 0.03 atomic% or less, the wiring resistance can be suppressed low even after alloying.
  • the formation of the reaction layer can also suppress the diffusion of the high melting point metal from the first layer through the Al grain boundary, thereby suppressing the increase of the wiring resistance due to the interdiffusion.
  • These alloying elements may be added alone or in combination of two or more. When any one is included alone, it is the amount, and when it includes two or more, it is the total amount.
  • Cu and Ge are elements which precipitate at a lower temperature than the above-described rare earth elements, Ni, and Co, and they do not adversely affect the grain boundary density, so that the increase in wiring resistance can be suppressed.
  • the content of at least one or more of Cu and Ge is preferably 0.01 atomic% or more, more preferably 0.02 atomic% or more.
  • the content of Cu or Ge is too large, the wiring resistance is rather increased, so the content is preferably 0.05 at% or less, more preferably 0.03 at% or less.
  • Cu and Ge may be added alone or in combination. When it contains either one, it is the amount, and when it contains both, it is the total amount.
  • the wiring film of the present invention is a laminate in which a first layer containing one or more refractory metals selected from the group consisting of Mo, Ti, Cr, W, and Ta and a second layer made of the Al alloy are stacked. It is a structure. Specifically, the first layer and the second layer may have a two-layer structure in which the first layer and the second layer are stacked in this order from the substrate side, or the second layer and the first layer may be arranged in this order It may be a stacked two-layer structure. Alternatively, it may be a three-layer structure in which the first layer is disposed above and below the second layer.
  • the first layer laminated on the side opposite to the substrate side as viewed from the second layer may be referred to as the third layer.
  • a three-layer structure is desirable because the oxidation resistance of the Al alloy as the second layer is improved and the heat resistance is further improved.
  • the refractory metals used in the first layer of the present invention are those commonly used as barrier layers in the technical field of flat displays. Specifically, Mo, Ti, Cr, W, and Ta can be used as an alloy element containing one or more kinds.
  • the upper first layer and the lower first layer may have the same composition or may be different.
  • the first layer may contain an element other than the refractory metal, but is preferably any refractory metal and the balance: unavoidable impurities.
  • the wiring film of the present invention may have any laminated structure, but in the interface between the first layer and the second layer, or in the interface between the second layer and the third layer in the case of a three-layer structure.
  • a reaction layer containing Al and a high melting point metal is formed.
  • the reaction layer in the present invention is formed by a high temperature heat history to which low temperature polysilicon or an oxide semiconductor is exposed, preferably 400 ° C. or more and 500 ° C. or less. By setting the upper limit of the heat history to 500 ° C. or less, the reaction layer does not grow further and stays at the interface, so that the increase in electrical resistance can be effectively suppressed.
  • the reaction layer contains, for example, a compound of Al and a high melting point metal, specifically, a compound of Al and Mo.
  • the reaction layer can be confirmed by observing the cross section of the wiring film having the laminated structure after the heat treatment as shown in the examples with a transmission electron microscope (hereinafter sometimes referred to as “TEM” (Transmission Electron Microscope)).
  • TEM Transmission Electron Microscope
  • the substrate used in the present invention is not particularly limited as long as it is generally used in the field of flat panel displays, and examples thereof include those made of metals such as glass, quartz, silicon, SUS, and Ti foil.
  • the flat panel display of the present invention is provided with the above-mentioned wiring film of the present invention, and examples thereof include a liquid crystal display, an organic EL display, a touch panel, a field emission display, a vacuum fluorescent tube display, a plasma display and the like.
  • the semiconductor layer of the thin film transistor is preferably composed of low temperature polysilicon or an oxide.
  • these materials sometimes receive a high temperature heat history of 400 ° C. or more and 500 ° C. or less for the purpose of improving the film formation process or the film quality.
  • heat resistance and wiring resistance can be obtained by using the wiring film of the present invention.
  • the advantages of these semiconductor layer materials can be maximized without adversely affecting the
  • the above-mentioned oxide is not particularly restricted but includes, for example, oxides containing at least one element selected from the group consisting of In, Zn, Ga and Sn which are usually used.
  • the Al alloy thin film characterizing the present invention is preferably formed using a sputtering target (hereinafter sometimes referred to as “target”) by a sputtering method.
  • a sputtering target hereinafter sometimes referred to as “target”
  • the method for forming a thin film include an inkjet coating method, a vacuum evaporation method, and a sputtering method.
  • the sputtering method is preferable because it is easy to form an alloy and is excellent in film thickness uniformity.
  • an Al alloy sputtering target having the same composition as the desired Al alloy film is used as the sputtering target, containing a predetermined amount of at least one of rare earth elements, Ni and Co.
  • the co-evaporation may be performed using a plurality of sputtering targets so as to be an Al alloy film having a desired component composition.
  • the sputtering target used to form the first wiring film contains 0.01 atomic% or more and less than 0.2 atomic% of one or more of rare earth elements, Ni, and Co, and the balance: Al and Al as an unavoidable impurity. It is an alloy sputtering target.
  • the rare earth element is 0.01 atomic% or more, and at least one of Ni and Co is 0.01 atomic% or more, and the total alloy element content is less than 0.2 atomic%
  • the sputtering target (i) at least one selected from the group consisting of Mo, Ti, Cr, W, and Ta; (ii) at least one of Cu and Ge; It may be included in the amount.
  • a vacuum melting method or a powder sintering method may be mentioned, but the production by the vacuum melting method is particularly desirable from the viewpoint of ensuring the uniformity of the composition and structure in the target surface.
  • the wiring resistance of the wiring film of the present invention varies depending on the structure of the flat panel display, wiring rule and the like, but is approximately 5.5 ⁇ cm or less, preferably 5.0 ⁇ cm or less.
  • the second layer 1 was formed of a pure Al film having a thickness of 300 nm using a pure Al sputtering target.
  • the composition of the second layer was confirmed by quantitative analysis using an ICP emission spectrophotometer. In the table, at% means atomic%.
  • the sputtering conditions are as follows.
  • DC magnetron sputtering system Target size: 4 inches ⁇ ⁇ 5 mmt Ar gas pressure: 2 mTorr DC power: 250W Distance between poles: 100 mm Substrate temperature: room temperature Next, after forming a 5 ⁇ m wide line and space pattern by photolithography and etching, heat treatment was performed at 400 ° C. and 450 ° C. for 1 hour in a nitrogen atmosphere by infrared heating. .
  • the heat resistance of each obtained sample was evaluated. Specifically, the sample cross section was observed with a scanning electron microscope (SEM: Scanning Electron Microscope) from the diagonally upward direction of the laminated wiring after the heat treatment, and the presence or absence of side hillocks was examined. The magnification was in the range of 3000 to 10000, and those with generation of side hillocks were evaluated as x, and those without generation of side hillocks were evaluated as ⁇ . The results are shown in Table 1.
  • FIGS. 5 to 7 a reaction layer 2 of Mo—Al was confirmed between the first layer 3 and the second layer 4 and the second layer 4 and the third layer 5.
  • FIGS. No. 1, 2, 4 but no. It was found that the area of the reaction layer was broadened as the addition amount of the alloying element was increased to 1, 2 and 4.
  • the electrical resistivity of the second layer in the obtained laminated wiring was measured by the four-terminal method to evaluate the wiring resistance.
  • the wiring resistance is considered to be parallel resistance of Mo and Al, and the resistivity of Mo is parallel resistance of 12 ⁇ cm before and after heat treatment, and the electrical resistivity of the above Al alloy is calculated by dividing and subtracting the resistance by the film thickness ratio of laminated wiring. did.
  • the electrical resistivity of the second layer at 24 ° C. before the heat treatment was also measured in the same manner (in the table, “asdepo” column). In this example, the electrical resistivity is 5.5 ⁇ cm or less, the wire resistance is excellent, and the pass resistance is evaluated as over 5.5 ⁇ cm because the wire resistance is high.
  • No. 6 comprised of an Al alloy satisfying the requirements of the present invention.
  • the electric resistivity of 2, 3 (in the figure, ⁇ , ⁇ ) also showed a tendency to increase as the heating temperature became higher, but it could be suppressed within the range of the electric resistivity of the pass standard.
  • the rate of increase was higher than that of pure Al.
  • no. 4 ( ⁇ in the figure) is an example in which the total content of the alloying elements contained in the Al alloy film which is the second layer is as large as 0.22 atomic%, and the electrical resistivity increased.
  • No. 1 using pure Al the electrical resistivity after the heat treatment tended to gradually increase when the heating temperature exceeded 400 ° C., but the degree was very low.
  • the heat resistance decreased, and when pure Al was used, generation of side hillocks was observed after heat treatment.
  • No. 4 is an example in which an Al alloy having an excessive alloying element content is used for the second layer.
  • heat treatment showed no side hillocks and heat resistance was good, but as shown in FIG. 8, the electrical resistivity after heat treatment increased significantly when the heating temperature exceeded 400 ° C. The rate of increase was very high compared to pure Al.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

　本発明のフラットパネルディスプレイ用配線膜は、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上の高融点金属を含む第一層と；希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上、０．２原子％未満含むＡｌ合金からなる第二層とが積層された積層構造からなる。該配線膜は、４００℃以上５００℃以下の高温の熱履歴を受けても、配線抵抗の上昇が抑えられ、ヒロックなどの発生もなく、耐熱性に優れる。

Description

フラットパネルディスプレイ用配線膜
　本発明は、フラットパネルディスプレイ用配線膜に関する。
　液晶ディスプレイ、有機ＥＬディスプレイ、タッチパネルなどのフラットパネルディスプレイの電極材料に用いられる配線膜には、電気抵抗率の低いＡｌ薄膜が使用されている。しかし、Ａｌは融点が低くて耐熱性が小さい。更にＡｌは、大気中で酸化されて、不動態皮膜を容易に形成する。そのため、Ａｌ薄膜を半導体層または透明画素電極と直接接続しても、その界面に生成されるＡｌ酸化物の絶縁層によって、接触抵抗が上昇して、画面の表示品位が低下するという問題がある。
　これらの問題については、これまで、以下のような対策が講じられてきた。まず、耐熱性については、Ａｌの表面に、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａなどの高融点金属からなるバリアメタル層を介在させて積層構造とする。機械強度の高いバリアメタル層を介在させることで、基板とＡｌの熱膨張係数差によって応力が集中して発生する、半球状突起物であるヒロックを押さえ込む。また、Ａｌ酸化物の形成を防ぎ、電気的な接続を可能にする目的のために、Ａｌ薄膜と、半導体層または透明画素電極との間に、上記バリアメタル層を介在させる。具体的には、Ａｌ薄膜の上下の少なくとも一方に、上記バリアメタル層が形成された積層配線薄膜が使用されている。
　一方、フラットパネルディスプレイの高精細化や低消費電力化の要求に伴い、スイッチングマトリクスとして用いられる薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）に使用される材料も検討されている。例えば従来のアモルファスシリコンから、より高性能化を目的として、低温ポリシリコン半導体などのポリシリコン半導体や酸化物半導体などが使われる。これらの半導体材料は、高いキャリア移動度を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。
　低温ポリシリコン半導体は、非単結晶性のアモルファスシリコンや微結晶シリコンの半導体薄膜を用い、おおむね、４００～５００℃程度の結晶化アニール、および不純物注入後の活性化アニールなどの加熱プロセスを経て作製される。具体的には、例えば、ＣＶＤ法によって基板上に形成されたアモルファスシリコンや、粒径が約０．１μｍ以下と比較的小さな微結晶シリコンなどの半導体薄膜にレーザー光を照射する。該レーザー光を照射して半導体薄膜を局部的に加熱し、少なくとも部分的に溶融させた後、その冷却過程で半導体薄膜を約０．３μｍ以上の比較的粒径の大きな多結晶に結晶化する。このようなレーザー光照射による結晶化アニールにより、薄膜半導体装置の低温プロセス化が可能になり、耐熱性に優れた高価な石英基板だけでなく、安価なガラス基板を使用できるようになる。また、活性化アニールでは、ポリシリコン薄膜に注入した不純物とＳｉとの結合を促進させ、キャリア濃度を制御すると共に、イオン注入により破壊された結晶を回復させるための処理を兼ねる。
　このように低温ポリシリコンの作製に当たっては、結晶化アニールや活性化アニールのために４００～５００℃程度の熱履歴に曝されることから、アモルファスシリコンに比べてプロセス温度が比較的高くなる。
　また、酸化物半導体においても、レーザーアニールや、３５０～５００℃程度の高温アニールを施して結晶性の膜質へと改善し、半導体の移動度やＴＦＴのしきい値電圧などの性能を向上させている。
　従来のアモルファスシリコンを用いたＴＦＴは、ＴＦＴの製造工程中で加わる熱履歴は最大で３５０℃程度であったため、前述した、高融点金属とＡｌ薄膜を積層した配線薄膜を、問題なく使用することができた。ところが、低温ポリシリコンや酸化物半導体のように４００～５００℃程度の熱履歴に曝される半導体材料をＴＦＴに適用すると、この高い熱履歴によって、ＡｌとＭｏなどの高融点金属との間で相互拡散が生じ、配線抵抗が増加するなどの問題が生じる。或いは、高い熱履歴によって基板と配線薄膜の応力が大きくなり、高融点金属を突き破るほどＡｌの応力拡散が促進されて配線薄膜の表面にヒロックが生じる。また配線薄膜の側壁部分では、高融点金属に覆われていない部分でサイドヒロックが生じるなどの問題も生じる。このように、４００℃以上の熱処理では、４００℃未満の熱処理とは異なる挙動に対応できる配線膜が必要となる。
　そのため、低温ポリシリコンや酸化物半導体などをＴＦＴの半導体層に適用するときは、アモルファスシリコンを用いたときのように高融点金属とＡｌ薄膜との積層配線膜を用いるのではなく、高融点金属の単層配線薄膜が使用されてきた。しかし、高融点金属は電気抵抗率が高い。
　発明者らは、これまでに、４００℃までの耐熱性、すなわち、ヒロック発生の防止に優れた耐熱性配線材料として、特許文献１にＮｄ、Ｇｄ、Ｄｙの一種以上を合計で１．０原子％超、１５原子％以下の範囲で含有するＡｌ合金膜を開示している。
特許第２７３３００６号公報
　しかしながら特許文献１は、アモルファスシリコンを対象とした技術に関するものである。すなわち、特許文献１はＴＦＴ製造プロセス上不可避である電極膜形成後の２５０～４００℃程度の加熱工程における耐熱性および低比抵抗の実現を目指すものであって、それよりも高温での上記特性改善を図ったものではない。
　本発明は上記事情に着目してなされたものであって、その目的は、４００℃以上５００℃以下の高温の熱履歴を受けたとしても、配線抵抗の上昇が抑えられ、ヒロックなどの発生もなく耐熱性に優れたフラットパネルディスプレイ用配線膜を提供することにある。
　上記課題を解決し得たフラットパネルディスプレイ用配線膜は、基板上に形成されるフラットパネルディスプレイ用の配線膜であって、前記配線膜は、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上の高融点金属を含む第一層と；希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上、０．２原子％未満含むＡｌ合金からなる第二層とが積層された積層構造からなる。
　前記第一層と前記第二層との界面に、前記高融点金属の少なくとも１種とＡｌとを含む反応層を有するものであることも好ましい実施態様である。
　本発明の好ましい実施形態において、上記Ａｌ合金は、希土類元素を０．０１原子％以上と、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上と、を含む。
　本発明の好ましい実施形態において、上記反応層は、４００℃以上、５００℃以下の熱履歴によって形成される。
　本発明の好ましい実施形態において、上記希土類元素は、Ｎｄ、Ｌａ、Ｇｄ、Ｄｙ、Ｙ、およびＣｅよりなる群から選択される少なくとも一種以上である。
　本発明の好ましい実施態様において、反応層は、ＡｌとＭｏの化合物を含む。
　本発明の好ましい実施態様において、基板側から順に、前記第一層および前記第二層の積層構造の配線膜がこの順序で形成されているか、または、前記第二層および前記第一層の積層構造の配線膜がこの順序で形成されている。
　本発明の好ましい実施態様において、基板側から順に、前記第一層、前記第二層、および前記第一層の積層構造の配線膜がこの順序で形成されており、前記第一層と前記第二層との界面には、いずれも、前記反応層が形成されている。
　本発明によれば、４００℃以上５００℃以下の高温での熱履歴を受けても電気抵抗率の上昇が抑えられ、ヒロックの発生も認められず、低い配線抵抗と高い耐熱性を兼ね備えたフラットパネルディスプレイ用配線膜を提供できる。
図１は、実施例Ｎｏ．１の断面の走査型電子顕微鏡写真である。 図２は、実施例Ｎｏ．２の断面の走査型電子顕微鏡写真である。 図３は、実施例Ｎｏ．３の断面の走査型電子顕微鏡写真である。 図４は、実施例Ｎｏ．４の断面の走査型電子顕微鏡写真である。 図５は、実施例Ｎｏ．１の断面の透過型電子顕微鏡写真である。 図６は、実施例Ｎｏ．２の断面の透過型電子顕微鏡写真である。 図７は、実施例Ｎｏ．４の断面の透過型電子顕微鏡写真である。 図８は、実施例の三層構造からなる種々の積層配線膜において、熱処理温度と各配線膜の電気抵抗率との関係を示すグラフである。
　本発明者らは、４００℃以上５００℃以下の高温の熱履歴を受けたとしても、配線抵抗の上昇が抑えられ、ヒロックなどの発生もなく耐熱性に優れたフラットパネルディスプレイ用配線膜を提供するため、検討を重ねてきた。その結果、Ｍｏなどの高融点金属層とＡｌ配線の積層構造からなる配線膜において、Ａｌ配線材料として、Ｎｄ、Ｌａ、Ｇｄ、Ｄｙ、Ｙ、Ｃｅなどの希土類元素（以下、「ＲＥＭ」（ｒａｒｅ  ｅａｒｔｈ  ｍｅｔａｌ）と言うことがある）、Ｎｉ、Ｃｏのうち少なくとも一種以上の合金元素を従来よりも極く低量で含むＡｌ合金を用いればよいことを見出した。すなわち、該合金元素添加による耐熱性向上作用を有効に発揮させつつ、しかも、Ａｌと高融点金属の相互拡散を防止するバリア層として機能する反応層がその界面に形成され、拡散経路となる粒界密度が低くなるために配線抵抗の上昇が抑えられることを見出し、本発明を完成した。
　Ｍｏなどの高融点金属とＡｌ配線との相互拡散については、Ａｌ配線を構成する組織が微細で粒界密度が高い程、上記の相互拡散が促進され、配線抵抗の上昇率が大きいことが分かった。組織が最も粗大で、粒界密度が低いものは純Ａｌであるが、純Ａｌは耐熱性に劣っている。そのため高融点金属を積層した状態で、４００℃以上の熱履歴を受けると後記する実施例でも示すようにサイドヒロックが生じる。サイドヒロックが生じると、上層のゲート絶縁膜や保護膜を突き破るため、リーク電流を生じ、ＴＦＴ素子の特性が劣化する。
　そこで本発明者らは、高融点金属とＡｌ配線との相互拡散による配線抵抗の上昇を抑制でき、しかも、耐熱性に優れたＡｌ合金とすべく、合金元素に着目した。その結果、希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を合計含有量が０．２原子％未満となるように添加したＡｌ合金は、組織の結晶粒が比較的大きくて純Ａｌに近くなり、粒界密度を低くできることがわかった。
　これに、４００℃以上の高い熱履歴が加わると、該Ａｌ合金からなる第二層と接触している高融点金属を含む第一層から第二層側に、主にＡｌ粒界を通じた高融点金属の拡散、すなわち、粒界拡散が生じる。Ａｌ合金では、結晶粒の内部を拡散する粒内拡散よりも、粒界を拡散する粒界拡散の方が大きい。このため、本発明で規定するようにＡｌ合金の合金元素の合計含有量を上記のように著しく低減したＡｌ合金を用いると、上記の粒界拡散が若干進むものの、粒界拡散と競合して第一層と第二層との界面にも、少なくともＡｌと高融点金属を含む反応層形成が進み、結果的に界面の反応層形成が先行して終了する。この反応層が、Ａｌと高融点金属との相互拡散を防止するためのバリア層として有効に機能し、上記粒界拡散が止まる。その結果、配線抵抗の上昇が抑えられる。
　本発明の配線膜は、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上の高融点金属を含む第一層と；希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上、０．２原子％未満を合金元素として含むＡｌ合金の第二層とが積層された積層構造を有する。
　まず、配線膜を最も特徴付ける第二層を構成するＡｌ合金について説明する。
　［希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上、０．２原子％未満］
　希土類元素、Ｎｉ、およびＣｏは、いずれもＡｌの耐熱性向上に寄与する元素であり、後記するように第一層と積層することによって更に４００以上５００℃以下での耐熱性向上に寄与する。
　本発明に用いられる希土類元素とは、ＬａからＬｕまでの１５元素で構成されるランタノイド元素、Ｓｃ、およびＹを意味する。好ましい希土類元素は、Ｎｄ、Ｌａ、Ｇｄ、Ｄｙ、Ｙ、またはＣｅであり、これらを、単独で、または二種以上併用して用いることができる。より好ましくはＮｄ、Ｌａ、Ｇｄ、Ｄｙであり、更に好ましくはＮｄ、Ｌａである。
　上記効果を発現するためには、本発明のＡｌ合金に、これら希土類元素、Ｎｉ、Ｃｏのうち少なくとも一種以上の合金元素を０．０１原子％以上含有させる必要があり、好ましくは０．０２原子％以上、より好ましくは０．０５原子％以上である。
　一方、耐熱性向上の観点からは合金元素の含有量は多い方が望ましいが、合金元素の含有量が過剰になると結晶粒が小さくなり粒界密度が増えるため、粒界に沿って第二層内に拡散する高融点金属が増加するため、配線抵抗が著しく増加する。したがってＡｌ合金に含まれる上記合金元素の合計含有量は、０．２原子％未満とする必要があり、好ましくは０．１５原子％以下、より好ましくは０．１２原子％以下である。
　優れた耐熱性向上効果を得る観点からは希土類元素量は、好ましくは０．０１原子％以上である。一方、希土類元素含有量の上限は、耐熱性の観点から合金元素含有量の上限である０．２原子％未満まで許容できるが、４００℃以上５００℃以下における配線抵抗をより一層低減する観点から好ましくは０．０５原子％以下である。希土類元素含有量は、より好ましくは０．０２原子％以上、更に好ましくは０．０３５原子％以上であって、より好ましくは０．１５原子％以下、更に好ましくは０．１０原子％以下である。ここで希土類元素含有量とは、希土類元素を単独で含むときは単独の量であり、二種以上の希土類元素を併用するときは合計量である。
　また耐熱性向上効果、および配線抵抗上昇抑制効果を十分に発揮させる観点からはＮｉおよびＣｏの少なくとも一種以上（以下、単に「Ｎｉ、Ｃｏ」ということがある）の含有量は、好ましくは０．０１原子％以上、より好ましくは０．０２原子％以上である。一方、Ｎｉ、Ｃｏの含有量の上限は、耐熱性の観点から合金元素含有量の上限０．２原子％未満まで許容できるが、過剰に含有させると配線抵抗がかえって高くなるため、好ましくは０．１原子％以下、より好ましくは０．０８原子％以下である。Ｎｉ、Ｃｏは単独で添加しても良いし、両方を併用してもよい。Ｎｉ、Ｃｏはいずれか一方を含むときはその量であり、両方を含むときは合計量である。
　本発明では、合金元素を単独で添加してもよいし、二種以上の合金元素を併用してもよい。Ａｌ合金中の合金元素は、上記範囲で含まれていれば、耐熱性向上効果が得られる。より優れた耐熱性向上効果を得るためには好ましくは、希土類元素と、ＮｉおよびＣｏの少なくとも一種以上と、を含む。
　本発明に用いられるＡｌ合金は、上記のとおり希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上、０．２原子％未満の範囲で含み、残部：Ａｌおよび不可避不純物である。好ましくは、希土類元素と、少なくともＮｉ、またはＣｏのいずれか一方と、を含み、残部：Ａｌおよび不可避不純物である。
　更に本発明のＡｌ合金には、本発明の作用を損なわない範囲で、（ｉ）Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上；（ｉｉ）ＣｕおよびＧｅの少なくとも一種以上；を含んでいてもよい。
　（ｉ）Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上は、４００℃以上５００℃以下の高い熱履歴においてＡｌ合金の耐熱性を向上させてヒロックやＡｌ酸化物の形成抑制に有効に作用する。このような効果を得るためには、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上の含有量は、好ましくは０．０１原子％以上、より好ましくは０．０２原子％以上である。またこれら合金元素の含有量が好ましくは０．０５原子％未満、より好ましくは０．０３原子％以下の少量であれば、合金化しても配線抵抗を低く抑えることができる。更に上記反応層の形成によって、第一層から高融点金属がＡｌ粒界を通じて拡散することも抑制できることから、相互拡散に起因する配線抵抗の上昇も抑制できる。これらの合金元素は単独で添加してもよいし、複数を併用してもよい。いずれかを単独で含むときはその量であり、複数で含むときは合計量である。
　（ｉｉ）ＣｕおよびＧｅは、上述した希土類元素やＮｉ、Ｃｏよりも低温で析出する元素であり、また粒界密度に悪影響を及ぼさないため、配線抵抗の上昇を抑制できる。このような効果を得るためには、ＣｕおよびＧｅの少なくとも一種以上の含有量は、好ましくは０．０１原子％以上、より好ましくは０．０２原子％以上である。一方、ＣｕやＧｅの含有量が多くなりすぎると、かえって配線抵抗が上昇するため、好ましくは０．０５原子％以下、より好ましくは０．０３原子％以下である。Ｃｕ、Ｇｅは、単独で添加しても良いし、両方を併用してもよい。いずれか一方を含むときはその量であり、両方を含むときは合計量である。
　なお、（ｉ）Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される一種以上；（ｉｉ）ＣｕおよびＧｅの一種以上；を含む場合でも、Ａｌ合金に含まれる合金元素、すなわち、希土類元素、Ｎｉ、Ｃｏおよび上記（ｉ）、（ｉｉ）の合計量は０．２原子％未満に制御する必要がある。合計量が０．２原子％以上になると、加熱後の配線抵抗が上昇するなどの問題が生じる。合計量の好ましい範囲は上記のとおりである。
　以下、本発明の配線膜について説明する。
　本発明の配線膜は、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される一種以上の高融点金属を含む第一層と上記Ａｌ合金からなる第二層とが積層された積層構造である。具体的には基板側から順に、上記第一層および上記第二層がこの順序で積層された二層構造であってもよいし、また、上記第二層および上記第一層がこの順序で積層された二層構造であってもよい。或いは、上記第二層の上下に上記第一層が配置された三層構造であってもよい。すなわち、基板側から順に、上記第一層、上記第二層、および上記第一層がこの順序で積層された三層構造でもよい。なお、本発明では、三層構造とする場合、第二層からみて基板側と反対側に積層させた第一層を第三層ということがある。
　特に三層構造とすると、第二層であるＡｌ合金の耐酸化性が向上すると共に、耐熱性がより一層向上するため望ましい。
　本発明の第一層に用いられる高融点金属は、フラットディスプレイの技術分野においてバリア層として通常用いられるものである。具体的には、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａを一種、または二種以上含む合金元素として用いることができる。上記第二層の上下に上記第一層を配置する場合は、上側の第一層と下側の第一層は同じ組成であってもよいし、異なっていてもよい。また第一層は高融点金属以外の元素を含んでいてもよいが、好ましくは任意の上記高融点金属と、残部：不可避不純物である。
　本発明の配線膜は、いずれの積層構造を有するにしろ、上記第一層と上記第二層との界面、更に三層構造とした場合には上記第二層と第三層との界面に、Ａｌと高融点金属を含む反応層が形成されている。本発明における反応層とは、低温ポリシリコンや酸化物半導体が曝される高温の熱履歴、好ましくは４００℃以上、５００℃以下によって形成されるものである。熱履歴の上限を５００℃以下とすることにより、上記反応層がそれ以上に成長せず、界面に留まるため、電気抵抗の上昇を効果的に抑えることができる。上記反応層は、例えば、Ａｌと高融点金属の化合物、具体的にはＡｌとＭｏの化合物を含むものである。
　反応層は、実施例で示すように熱処理後の積層構造を有する配線膜の断面を透過型電子顕微鏡（以下、「ＴＥＭ」（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）ということがある。）で観察すれば確認できる。
　本発明に用いられる基板は、フラットパネルディスプレイの分野に通常用いられるものであれば特に限定されず、例えばガラス、石英、シリコン、ＳＵＳ、Ｔｉ箔などの金属からなるものが挙げられる。
　本発明のフラットパネルディスプレイは、上述した本発明の配線膜を備えたものであり、例えば、液晶ディスプレイ、有機ＥＬディスプレイ、タッチパネル、フィールドエミッションディスプレイ、真空蛍光管ディスプレイ、プラズマディスプレイなどが挙げられる。
　上記フラットパネルディスプレイにおいて、薄膜トランジスタの半導体層は、低温ポリシリコンまたは酸化物で構成されていることが好ましい。前述したように、これらは、その作製過程または膜質改善などの目的で、４００℃以上５００℃以下の高温熱履歴を受けることがあるが、本発明の配線膜を用いれば、耐熱性や配線抵抗に悪影響を及ぼすことなく、これらの半導体層材料によるメリットを最大限に享受することができる。上記酸化物としては特に限定されず、例えば通常用いられるＩｎ、Ｚｎ、Ｇａ、およびＳｎよりなる群から選択される少なくとも一種の元素を含む酸化物が挙げられる。
　本発明を特徴付ける上記Ａｌ合金薄膜は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある）を用いて形成することが好ましい。薄膜の形成方法として、例えばインクジェット塗布法、真空蒸着法、スパッタリング法などが挙げられる。このうちスパッタリング法が、合金化の容易さや膜厚均一性に優れているため好ましい。
　上記スパッタリング法で上記Ａｌ合金膜を形成する場合、上記スパッタリングターゲットとして、希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を所定量含み、所望のＡｌ合金膜と同一組成のＡｌ合金スパッタリングターゲットを用いれば、組成ズレの恐れがなく、所望の成分組成のＡｌ合金膜を形成することができる。または所望の成分組成のＡｌ合金膜となるように複数のスパッタリングターゲットを用いて共蒸着させてもよい。
　第一の配線膜の形成に用いられるスパッタリングターゲットは、希土類元素、Ｎｉ、およびＣｏのうち一種以上を０．０１原子％以上、０．２原子％未満含み、残部：Ａｌおよび不可避不純物であるＡｌ合金スパッタリングターゲットである。好ましくは希土類元素を０．０１原子％以上と、Ｎｉ、およびＣｏのうち一種以上を０．０１原子％以上と、を含み、合計合金元素含有量が、０．２原子％未満であって、残部：Ａｌおよび不可避不純物であるＡｌ合金スパッタリングターゲットである。
　スパッタリングターゲットには、発明の作用を損なわない範囲で、（ｉ）Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される一種以上；（ｉｉ）ＣｕおよびＧｅのうち一種以上；を前述した量で含んでもよい。
　上記スパッタリングターゲットの作製方法として、真空溶解法や粉末焼結法が挙げられるが、真空溶解法での作製が、ターゲット面内の組成や組織の均一性を確保できる観点から特に望ましい。
　本発明の配線膜の配線抵抗は、フラットパネルディスプレイの構造、配線ルールなどによって異なるが、おおむね５．５μΩｃｍ以下であり、好ましくは５．０μΩｃｍ以下の電気抵抗率である。
　本願は、２０１４年２月７日に出願された日本国特許出願第２０１４－０２２８２２号に基づく優先権の利益を主張するものである。２０１４年２月７日に出願された日本国特許出願第２０１４－０２２８２２号の明細書の全内容が、本願に参考のため援用される。
　以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
　実験１（耐熱性評価）
　ガラス基板上に、基板側から順に、Ｍｏからなる膜厚７０ｎｍの第一層、表１に示す組成を有する膜厚３００ｎｍのＡｌ－Ｎｉ－Ｌａ合金からなる第二層、Ｍｏからなる膜厚７０ｎｍの第一層（以下、「第三層」という）を順次、スパッタリング法を用いて積層した。なお、Ｎｏ．２～Ｎｏ．４の第二層は、膜に対応した組成を有するスパッタリングターゲットを用いて蒸着させた。この際、第二層が表１に示す組成となるようにＤＣパワーの比率を制御した。またＮｏ．１の第二層は純Ａｌスパッタリングターゲットを用いて膜厚３００ｎｍの純Ａｌ膜を成膜した。第二層の組成は、ＩＣＰ発光分光分析装置を用い、定量分析して確認した。なお、表中、ａｔ％は原子％を意味する。
　スパッタリング条件は以下のとおりである。
　　ＤＣマグネトロンスパッタ装置
　　ターゲットサイズ：４インチφ×５ｍｍｔ
　　Ａｒガス圧：２ｍＴｏｒｒ
　　ＤＣパワー：２５０Ｗ
　　極間距離：１００ｍｍ
　　基板温度：室温
　次に、フォトリソグラフィーおよびエッチングにより、５μｍ幅のラインアンドスペースパターンに形成した後、赤外線加熱により、窒素雰囲気中にて４００℃、４５０℃の各温度で１時間の熱処理を行なった。
　得られた各試料の耐熱性を評価した。詳細には熱処理後の積層配線の斜め上方向から試料断面を走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）で観察し、サイドヒロックの有無を調べた。倍率は３０００～１００００倍の範囲で行い、サイドヒロックの生成が見られたものを×、サイドヒロックの生成が見られないものを○とした。その結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１より、Ｎｏ．２～４は、いずれの加熱温度においても、サイドヒロックの発生は見られなかった。また配線端部にもサイドヒロックは見られなかった。
　一方、Ｎｏ．１は、いずれの加熱温度においても、配線端部にサイドヒロックと呼ばれる突起が高密度で形成されることが確認された。
　図１～４は４５０℃に加熱した後のＮｏ．１～４のＳＥＭ写真であるが、図１に示すようにＮｏ．１は配線端部からサイドヒロックに相当する突起１が生じていることが確認できた。一方、図２～４に示すようにＮｏ．２～４では突起は生じていなかった。
　更に４５０℃に加熱した後の積層配線の断面をＴＥＭ暗視野像で観察した結果を図５～７に示す。図５～７に示すように第一層３と第二層４、第二層４と第三層５の間にＭｏ－Ａｌの反応層２が確認された。なお、図５～７は、夫々Ｎｏ．１、２、４であるが、Ｎｏ．１、２、４と合金元素の添加量が多くなるほど、反応層の領域が広がっていることがわかった。
　実験２（配線抵抗評価）
　幅１００μｍ、長さ１０のラインアンドスペースパターンを形成した以外は、上記実験１と同様にして各試料を作製した。なお、本実施例では極間距離を通常の５５ｍｍではなく、１００ｍｍに設定したスパッタ装置を用いた。そのため、本実施例では５５ｍｍの極間距離で成膜した場合と比べて膜中に取り込まれるスパッタチャンバー内に残留する主として酸素、窒素、水分などのガス成分が多くなり、電気抵抗率が２割程度高くなった。
　得られた積層配線における第二層の電気抵抗率を４端子法で測定して配線抵抗を評価した。配線抵抗はＭｏとＡｌの並列抵抗と考え、Ｍｏの抵抗率は熱処理前後で１２μΩｃｍの並列抵抗とし、積層配線の膜厚比で抵抗を分配して差し引くことで上記Ａｌ合金の電気抵抗率を算出した。参考のため、上記加熱処理前における２４℃での第二層の電気抵抗率も同様にして測定した（表中、「ａｓｄｅｐｏ」欄）。本実施例では、電気抵抗率が５．５μΩｃｍ以下を配線抵抗に優れており合格、５．５μΩｃｍ超を配線抵抗が高く不合格と評価した。
Figure JPOXMLDOC01-appb-T000002
　これらの結果を図８に示す。図８より、Ｎｏ．１～３を用いたときは、加熱温度が４００℃、４５０℃のいずれでも、電気抵抗率を５．５μΩｃｍ以下に低く抑えることができた。
　詳細には、第二層に純Ａｌを用いたＮｏ．１（図中、◆）の電気抵抗率は、加熱温度が高くなると増加する傾向を示したが、その程度は非常に低いものであった。
　また第二層に本発明の要件を満足するＡｌ合金で構成されたＮｏ．２、３（図中、■、▲）の電気抵抗率も加熱温度が高くなると増加する傾向を示したが、合格基準の電気抵抗率の範囲内に抑えることができた。その増加率は、純Ａｌに比べて高いものであった。
　これに対し、Ｎｏ．４（図中、●）は、第二層であるＡｌ合金膜に含まれる合金元素の合計含有量が０．２２原子％と多い例であり、電気抵抗率が上昇した。
　以上の実験１、２の結果より、本発明で規定するＡｌ合金を含むＮｏ．２、３の配線膜を用いた場合、４００℃以上５００℃以下の高温熱履歴を受けたとしても、配線抵抗の上昇が抑えられ、サイドヒロックなどの発生もなく耐熱性に優れたフラットパネルディスプレイが得られることが確認された。
　一方、純Ａｌを用いたＮｏ．１では、加熱処理後の電気抵抗率は、加熱温度が４００℃を超えると徐々に増加する傾向が見られたが、その程度は、非常に低いものであった。しかし、純Ａｌを用いると耐熱性が低下し、純Ａｌを用いたときは、加熱処理後にサイドヒロックの発生が見られた。
　Ｎｏ．４は合金元素含有量が過剰なＡｌ合金を第二層に用いた例である。Ｎｏ．４は加熱処理でサイドヒロックの発生は見られず、耐熱性は良好であったが、図８に示すように、加熱処理後の電気抵抗率は、加熱温度が４００℃を超えると著しく増加し、その増加率は純Ａｌと比べて非常に高いものであった。
　１　サイドヒロックに相当する突起
　２　反応層
　３　第一層
　４　第二層
　５　第三層

Claims (8)

  1. 　基板上に形成されるフラットパネルディスプレイ用の配線膜であって、
    　前記配線膜は、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上の高融点金属を含む第一層と；
    　希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上、０．２原子％未満含むＡｌ合金からなる第二層とが積層された積層構造からなることを特徴とするフラットパネルディスプレイ用配線膜。
  2. 　前記第一層と前記第二層との界面に、前記高融点金属の少なくとも１種とＡｌとを含む反応層を有するものである請求項１に記載のフラットパネルディスプレイ用配線膜。
  3. 　前記Ａｌ合金は、希土類元素を０．０１原子％以上と、
    Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上と、を含むものである請求項１に記載のフラットパネルディスプレイ用配線膜。
  4. 　前記反応層は、４００℃以上、５００℃以下の熱履歴によって形成されるものである請求項２に記載のフラットパネルディスプレイ用配線膜。
  5. 　前記希土類元素は、Ｎｄ、Ｌａ、Ｇｄ、Ｄｙ、Ｙ、およびＣｅよりなる群から選択される少なくとも一種以上である請求項１に記載のフラットパネルディスプレイ用配線膜。
  6. 　前記反応層は、ＡｌとＭｏの化合物を含むものである請求項２に記載のフラットパネルディスプレイ用配線膜。
  7. 　基板側から順に、前記第一層および前記第二層の積層構造の配線膜がこの順序で形成されているか、または、前記第二層および前記第一層の積層構造の配線膜がこの順序で形成されている請求項１～６のいずれかに記載のフラットパネルディスプレイ用配線膜。
  8. 　基板側から順に、前記第一層、前記第二層、および前記第一層の積層構造の配線膜がこの順序で形成されており、前記第一層と前記第二層との界面には、いずれも、前記反応層が形成されている請求項１～６のいずれかに記載のフラットパネルディスプレイ用配線膜。
PCT/JP2015/051561 2014-02-07 2015-01-21 フラットパネルディスプレイ用配線膜 Ceased WO2015118947A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201580004042.5A CN105900216B (zh) 2014-02-07 2015-01-21 平板显示器用配线膜
KR1020167020933A KR20160105490A (ko) 2014-02-07 2015-01-21 플랫 패널 디스플레이용 배선막
US15/112,325 US20160345425A1 (en) 2014-02-07 2015-01-21 Wiring film for flat panel display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014022822 2014-02-07
JP2014-022822 2014-02-07

Publications (1)

Publication Number Publication Date
WO2015118947A1 true WO2015118947A1 (ja) 2015-08-13

Family

ID=53777754

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/051561 Ceased WO2015118947A1 (ja) 2014-02-07 2015-01-21 フラットパネルディスプレイ用配線膜

Country Status (6)

Country Link
US (1) US20160345425A1 (ja)
JP (2) JP6475997B2 (ja)
KR (1) KR20160105490A (ja)
CN (1) CN105900216B (ja)
TW (1) TWI661474B (ja)
WO (1) WO2015118947A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020059882A (ja) * 2018-10-10 2020-04-16 日鉄マイクロメタル株式会社 Ａｌボンディングワイヤ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6228631B1 (ja) * 2016-06-07 2017-11-08 株式会社コベルコ科研 Ａｌ合金スパッタリングターゲット
JP6325641B1 (ja) * 2016-11-30 2018-05-16 株式会社コベルコ科研 アルミニウム合金スパッタリングターゲット
JP2018204059A (ja) * 2017-05-31 2018-12-27 株式会社神戸製鋼所 フレキシブル表示装置用Ａｌ合金膜およびフレキシブル表示装置
KR20220033650A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 반사 전극 및 이를 포함하는 표시 장치
CN118226323B (zh) * 2024-04-10 2024-11-22 禹创半导体(深圳)有限公司 一种面板走线检测方法、装置、设备及可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP2008160058A (ja) * 2006-11-30 2008-07-10 Kobe Steel Ltd 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010087068A (ja) * 2008-09-30 2010-04-15 Hitachi Ltd 表示装置
JP2010262991A (ja) * 2009-04-30 2010-11-18 Kobe Steel Ltd 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942098A (en) * 1987-03-26 1990-07-17 Sumitomo Special Metals, Co., Ltd. Corrosion resistant permanent magnet
JPH01134426A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd 液晶デイスプレイ駆動用薄膜トランジスタ
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP3288637B2 (ja) * 1998-08-28 2002-06-04 富士通株式会社 Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法
EP1149931A4 (en) * 1999-11-09 2008-02-13 Jfe Steel Corp CERMET POWDER FOR PULVERIZED COATING HAVING EXCELLENT MOUNTING RESISTOR AND ROLL WITH PULVERIZED COATING
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR20090031441A (ko) * 2006-10-16 2009-03-25 미쓰이 긴조꾸 고교 가부시키가이샤 배선용 적층막 및 배선 회로
JP5101249B2 (ja) * 2006-11-10 2012-12-19 Ｊｆｅ鋼板株式会社 溶融Ｚｎ−Ａｌ系合金めっき鋼板およびその製造方法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
US20100170593A1 (en) * 2007-01-15 2010-07-08 Toshio Narita Oxidation resistant alloy coating film, method of producing an oxidation resistant alloy coating film, and heat resistant metal member
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) * 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
WO2009104769A1 (ja) * 2008-02-22 2009-08-27 株式会社神戸製鋼所 タッチパネルセンサー
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
WO2009123217A1 (ja) * 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP5139134B2 (ja) * 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
KR20100127290A (ko) * 2008-04-23 2010-12-03 가부시키가이샤 고베 세이코쇼 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
JP5159558B2 (ja) * 2008-10-28 2013-03-06 株式会社神戸製鋼所 表示装置の製造方法
KR20110065564A (ko) * 2008-11-05 2011-06-15 가부시키가이샤 고베 세이코쇼 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
JP2010135300A (ja) * 2008-11-10 2010-06-17 Kobe Steel Ltd 有機ｅｌディスプレイ用の反射アノード電極およびその製造方法
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
US20100244032A1 (en) * 2009-03-31 2010-09-30 Samsung Electronics Co., Ltd. Aluminum-nickel alloy wiring material, device for a thin film transistor and a thin film transistor substrate using the same, and method of manufacturing the thin film transistor substrate
KR101084277B1 (ko) * 2010-02-03 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조방법
JP2012015200A (ja) * 2010-06-29 2012-01-19 Kobe Steel Ltd 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス
JP5032687B2 (ja) * 2010-09-30 2012-09-26 株式会社神戸製鋼所 Ａｌ合金膜、Ａｌ合金膜を有する配線構造、およびＡｌ合金膜の製造に用いられるスパッタリングターゲット
KR101824537B1 (ko) * 2010-10-01 2018-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이
CN103154308B (zh) * 2010-10-08 2015-12-09 株式会社神户制钢所 Al基合金溅射靶及其制造方法
JP6016083B2 (ja) * 2011-08-19 2016-10-26 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP2013084907A (ja) * 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP6089535B2 (ja) * 2011-10-28 2017-03-08 Tdk株式会社 Ｒ−ｔ−ｂ系焼結磁石

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP2008160058A (ja) * 2006-11-30 2008-07-10 Kobe Steel Ltd 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010087068A (ja) * 2008-09-30 2010-04-15 Hitachi Ltd 表示装置
JP2010262991A (ja) * 2009-04-30 2010-11-18 Kobe Steel Ltd 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020059882A (ja) * 2018-10-10 2020-04-16 日鉄マイクロメタル株式会社 Ａｌボンディングワイヤ
JP7126321B2 (ja) 2018-10-10 2022-08-26 日鉄マイクロメタル株式会社 Ａｌボンディングワイヤ

Also Published As

Publication number Publication date
KR20160105490A (ko) 2016-09-06
TW201543555A (zh) 2015-11-16
CN105900216B (zh) 2019-05-10
JP2015165563A (ja) 2015-09-17
JP6630414B2 (ja) 2020-01-15
JP6475997B2 (ja) 2019-02-27
TWI661474B (zh) 2019-06-01
US20160345425A1 (en) 2016-11-24
CN105900216A (zh) 2016-08-24
JP2019016797A (ja) 2019-01-31

Similar Documents

Publication Publication Date Title
JP6630414B2 (ja) フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
JP4065959B2 (ja) 液晶表示装置、スパッタリングターゲット材および銅合金
TWI437697B (zh) Wiring structure and a display device having a wiring structure
TWI356498B (ja)
US20130181218A1 (en) Wiring structure and display device
US10365520B2 (en) Wiring structure for display device
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
KR20210013220A (ko) 알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터
JPWO2012153364A1 (ja) 表示用薄膜半導体装置及び表示用薄膜半導体装置の製造方法
JP5308760B2 (ja) 表示装置
JP2011232654A (ja) 表示装置用Ａｌ合金膜
CN102822945B (zh) 配线构造、显示装置和半导体装置
KR20210011455A (ko) 알루미늄 합금 타깃 및 그 제조방법
JP2017092330A (ja) デバイス用配線膜
TWI826799B (zh) 金屬配線構造體以及金屬配線構造體的製造方法
JP2012109465A (ja) 表示装置用金属配線膜
JP2017092331A (ja) デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料
WO2021117302A1 (ja) アルミニウム合金ターゲット、アルミニウム合金配線膜、及びアルミニウム合金配線膜の製造方法
JP2012243877A (ja) 半導体電極構造
US20140151886A1 (en) Semiconductor element and method for manufacturing semiconductor element
JP2012212064A (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2017139381A (ja) 表示装置用配線構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15746180

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15112325

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20167020933

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15746180

Country of ref document: EP

Kind code of ref document: A1