WO2014118923A1 - 光起電力装置およびその製造方法、光起電力モジュール - Google Patents

光起電力装置およびその製造方法、光起電力モジュール Download PDF

Info

Publication number
WO2014118923A1
WO2014118923A1 PCT/JP2013/052104 JP2013052104W WO2014118923A1 WO 2014118923 A1 WO2014118923 A1 WO 2014118923A1 JP 2013052104 W JP2013052104 W JP 2013052104W WO 2014118923 A1 WO2014118923 A1 WO 2014118923A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
type impurity
electrode
back surface
layer
Prior art date
Application number
PCT/JP2013/052104
Other languages
English (en)
French (fr)
Inventor
濱本　哲
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2013/052104 priority Critical patent/WO2014118923A1/ja
Priority to JP2014559420A priority patent/JP5868528B2/ja
Priority to TW102125340A priority patent/TWI555216B/zh
Publication of WO2014118923A1 publication Critical patent/WO2014118923A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a photovoltaic device, a manufacturing method thereof, and a photovoltaic module.
  • a solar cell has three basic functions: a function of taking incident light inside, a function of converting the taken incident light into electric energy, and a function of taking out the converted electric energy to the outside. And in a solar cell, in order to improve the performance, the device for each of three basic functions being performed efficiently is made
  • the level of demand for cost reduction is very high in order to reduce the cost gap with existing power, and the structure and manufacturing method are simplified and the cost of each process is actively reduced. It has been broken.
  • priority it is not uncommon for priority to be given to cost reduction measures even if a slight performance degradation is accepted.
  • One example is the handling of a pn junction formed on the surface opposite to the light receiving surface (the back surface of the substrate) when forming the pn junction by thermal diffusion of impurities.
  • a p-type silicon substrate on which damage at the time of slicing is removed and texture structure is formed is put into a diffusion furnace, and heated in the presence of, for example, phosphorus oxychloride (POCl 3 ) vapor.
  • POCl 3 phosphorus oxychloride
  • phosphorus is thermally diffused on the surface of the p-type silicon substrate, an n-type impurity diffusion layer is formed on the surface layer of the p-type silicon substrate, and a pn junction is formed.
  • the phosphorous glass layer formed on the p-type silicon substrate is removed in a hydrofluoric acid solution, and the pn junction is further separated. Thereafter, a silicon nitride film (SiN film) or the like is formed as an antireflection film on the n-type impurity diffusion layer.
  • SiN film silicon nitride film
  • a paste containing silver is printed on the light receiving surface of the p-type silicon substrate by screen printing.
  • silver paste containing silver is printed on a portion of the back surface of the p-type silicon substrate by screen printing. ,dry. Then, a baking process is implemented and a light-receiving surface side electrode and a back surface side electrode are obtained.
  • the formation of the pn junction is an extremely important process that should be called the heart of the solar cell.
  • the method of forming a pn junction by thermal diffusion of impurities is a method excellent in mass productivity and low cost as a method of forming a pn junction.
  • impurities are diffused over the entire exposed surface of the semiconductor substrate regardless of the front and back surfaces of the semiconductor substrate.
  • the part that requires a pn junction is the light-receiving surface side, and no pn junction is required on the side and back surfaces. Therefore, various methods have been proposed as a method for removing or invalidating the impurity diffusion layers formed on the side surface and the back surface of the semiconductor substrate.
  • the most typical method for removing or nullifying an impurity diffusion layer formed on the back surface of a p-type semiconductor substrate is a method of printing and baking a paste containing aluminum on the back surface of the semiconductor substrate.
  • Silicon and aluminum have a property of alloying (aluminum alloying) at a relatively low temperature, and aluminum is a group III element.
  • the paste containing aluminum can p-type the back surface of the semiconductor substrate again through baking, and can invalidate the pn junction on the back surface of the semiconductor substrate.
  • This method is highly practical and is used in the manufacture of many crystalline silicon solar cells currently produced.
  • the electrode in order to take out the electric energy of the solar cell to the outside, the electrode is required to have external connectivity with copper wiring or the like. Since the aluminum electrode does not have this property, the above connectivity is often ensured by providing a silver electrode on the back side of the semiconductor substrate in addition to the aluminum electrode. However, since aluminum is not supplied to the region where the silver electrode contacts on the back surface side of the semiconductor substrate, there is a problem that the above-described aluminum alloy is not invalidated and a pn junction remains on the back surface side of the semiconductor substrate.
  • Examples of means for avoiding remaining pn junctions on the back side of the semiconductor substrate include avoiding formation of pn junctions on the back side by coating-type diffusion, and removing only the pn junction on the back side by single-side etching.
  • execution is often forgotten for reasons such as cost and productivity, such as enormous equipment required, additional processing costs and material costs that cannot be ignored. Therefore, in reality, in most cases, solar cells are produced with the pn junction remaining on the back side of the semiconductor substrate.
  • Patent Document 1 The method disclosed in Patent Document 1 is also considered as an example of avoiding the remaining pn junction on the back side of the semiconductor substrate.
  • a P-type layer having a high diffusion concentration is formed on the back side of a semiconductor substrate by using a paste containing boron, which is an inorganic silicon paste, commonly called a doping paste.
  • the doping paste is a sufficiently inexpensive material, and as in other conventional examples, there are many cases where it is not used after all.
  • the dopant phosphorus acts on factors that reduce the quality of the semiconductor as a semiconductor in the silicon crystal (generally called lifetime killer), invalidates it, and increases the lifetime and diffusion. It refers to the function of improving the physical properties of semiconductors such as length.
  • lifetime killer factors that reduce the quality of the semiconductor as a semiconductor in the silicon crystal
  • phosphorus is supplied from a portion of the semiconductor substrate exposed to the diffusing atmosphere. Therefore, from this viewpoint, it is preferable to receive the supply of phosphorus from as many exposed surfaces of the semiconductor substrate as possible regardless of the front and back sides. That is, the method in which all of the P-type layer having a high diffusion concentration on the back surface side of the semiconductor substrate is formed using the doping paste is disadvantageous also from this viewpoint.
  • an aluminum paste is once printed and baked on the entire back surface of the semiconductor substrate to form a BSF layer, and the aluminum paste is selectively removed only at the portion where the back surface silver electrode is formed, and then the back surface silver is again formed.
  • a method of forming an electrode is also mentioned. In this case, however, the process becomes complicated, and the fired metal paste is a complex mixture of metals and ceramics, and it is extremely difficult to cleanly remove and selectively perform this removal treatment. is there.
  • the present invention has been made in view of the above, and in the case where a pn junction is formed on a semiconductor substrate using thermal diffusion of impurities, the influence of the remaining pn junction on the back side of the semiconductor substrate is prevented or suppressed.
  • Another object of the present invention is to obtain a photovoltaic device excellent in photoelectric conversion efficiency, a manufacturing method thereof, and a photovoltaic module.
  • a photovoltaic device includes a p-type semiconductor substrate having an n-type impurity diffusion layer in which an n-type impurity element is diffused on one surface side,
  • the semiconductor substrate including a first electrode formed on the one surface side and electrically connected to the n-type impurity diffusion layer, an aluminum electrode made of a material containing aluminum, and a silver electrode made of a material containing silver A second electrode formed in contact with the other surface side of the semiconductor substrate, wherein the concentration of the n-type impurity element in the contact portion with the silver-based electrode on the other surface side of the semiconductor substrate is the n-type impurity diffusion Lower than the concentration of the n-type impurity element in the layer, and from the pattern of the silver-based electrode by the area of the silver-based electrode in the surface on the other surface side of the semiconductor substrate and the diffusion length of carriers in the semiconductor substrate
  • the semiconductor substrate The sum of the area of the peripheral region which extends out
  • the present invention light with excellent photoelectric conversion efficiency, in which the influence due to the remaining pn junction on the back surface side of the semiconductor substrate when the pn junction is formed on the semiconductor substrate using thermal diffusion of impurities, is prevented or suppressed. There is an effect that an electromotive force device is obtained.
  • FIG. 1-1 is a top view of the solar battery cell according to the first embodiment of the present invention viewed from the light receiving surface side.
  • FIG. 1-2 is a bottom view of the solar cell according to the first embodiment of the present invention as viewed from the surface (back surface) opposite to the light receiving surface.
  • FIG. 1-3 is a cross-sectional view of the main part of the solar battery cell in the AA direction of FIG. 1-1.
  • 1-4 is a plan view showing a back surface side electrode in the solar cell according to Embodiment 1 of the present invention and a peripheral region (extended region) in which the shape of the back surface side electrode is extended outward by the diffusion length. FIG. is there.
  • FIGS. FIGS. 2-5 is sectional drawing for demonstrating the manufacturing process of the photovoltaic cell concerning Embodiment 1 of this invention.
  • FIGS. FIGS. 2-5 is sectional drawing for demonstrating the manufacturing process of the photovoltaic cell concerning Embodiment 1 of this invention.
  • FIG. 2-6 is sectional drawing for demonstrating the manufacturing process of the photovoltaic cell concerning Embodiment 1 of this invention.
  • FIGS. FIGS. 2-7 is sectional drawing for demonstrating the manufacturing process of the photovoltaic cell concerning Embodiment 1 of this invention.
  • FIGS. FIG. 2-8 is a cross-sectional view for explaining a manufacturing step for the solar battery cell according to the first embodiment of the present invention.
  • FIG. 3 is a flowchart for explaining a manufacturing process of the solar battery cell according to the first embodiment of the present invention.
  • FIG. 4 is a characteristic diagram showing the result of calculating the open circuit voltage (cell open circuit voltage) of the entire solar battery cell according to the ratio between the high open circuit voltage V1 and the low open circuit voltage V2 in one solar battery cell.
  • FIG. 1 open circuit voltage
  • FIG. 5 is a cross-sectional view of a main part showing a configuration of a conventional solar battery cell.
  • FIG. 6 is a characteristic diagram showing an example of the open circuit voltage (Voc) of the solar battery cell when the pn junction remains in the portion where the back surface silver electrode is formed and when it does not remain.
  • FIG. 7 is a diagram illustrating a configuration of the solar battery cell according to the second embodiment, and is a main-portion cross-sectional view corresponding to FIG. 1-3.
  • FIGS. 8-1 is sectional drawing for demonstrating the manufacturing process of the photovoltaic cell concerning Embodiment 2 of this invention.
  • FIGS. FIGS. 8-2 is sectional drawing for demonstrating the manufacturing process of the photovoltaic cell concerning Embodiment 2 of this invention.
  • FIGS. 8-3 is sectional drawing for demonstrating the manufacturing process of the photovoltaic cell concerning Embodiment 2 of this invention.
  • FIGS. FIG. 9 is a flowchart for explaining a manufacturing process of the solar battery cell according to the second embodiment of the present invention.
  • FIG. 10 shows the calculation of the open voltage (cell open voltage) of the entire solar cell according to the ratio of the high open voltage V1 and the low open voltage V2 in one solar cell having the first BSF layer and the second BSF layer. It is a characteristic view which shows a result.
  • FIG. FIGS. 1-1 to 1-4 are diagrams showing a configuration of a solar battery cell that is the photovoltaic device according to the first embodiment, and FIG. 1-1 shows the solar battery cell viewed from the light receiving surface side.
  • Fig. 1-2 is a top view
  • Fig. 1-2 is a bottom view of the solar cell viewed from the surface (back surface) opposite to the light receiving surface
  • Fig. 1-3 is a diagram of the solar cell in the AA direction of Fig. 1-1. It is principal part sectional drawing.
  • FIG. 1-4 is a plan view schematically showing the concept of a back surface side electrode and a peripheral region (extended region) obtained by extending the pattern (shape) of the back surface side electrode outward by the diffusion length.
  • the solar cell according to the first embodiment is a solar cell substrate having a photoelectric conversion function and is formed on a semiconductor substrate 1 having a pn junction 13 and a light receiving surface side surface (front surface) of the semiconductor substrate 1.
  • An antireflection film 4 made of a silicon nitride film (SiN film) that is an insulating film that prevents reflection of incident light on the light receiving surface, and an antireflection film on the light receiving surface side (front surface) of the semiconductor substrate 1
  • a back surface side electrode 8 that is a second electrode formed on a surface (back surface) opposite to the light receiving surface of the semiconductor substrate 1.
  • the back surface side electrode 8 is a back surface aluminum electrode 9 that is an aluminum-based electrode containing aluminum, a back surface silver electrode 10 that is a silver-based electrode including silver, and an alloy that is a connection portion between the back surface aluminum electrode 9 and the back surface silver electrode 10. Part 11.
  • the semiconductor substrate 1 includes a p-type polycrystalline silicon substrate 2 which is a first conductivity type layer, and an impurity diffusion layer (n-type impurity diffusion) which is a second conductivity type layer formed by phosphorous diffusion on the light receiving surface side of the semiconductor substrate 1.
  • the layer) 3 forms a pn junction 13.
  • the semiconductor substrate is not limited to a p-type polycrystalline silicon substrate, and a crystalline silicon substrate such as a p-type single crystal silicon substrate may be used.
  • the light-receiving surface side electrode 5 includes a long and narrow surface silver grid electrode 6 and a surface silver bus electrode 7, for example, is formed in a comb shape, and is electrically connected to the n-type impurity diffusion layer 3.
  • the front silver grid electrode 6 is locally provided on the light receiving surface to collect electricity generated by the semiconductor substrate 1.
  • the front silver bus electrode 7 is provided substantially orthogonal to the front silver grid electrode 6 in order to take out the electricity collected by the front silver grid electrode 6.
  • a back surface aluminum electrode 9 made of an aluminum material is provided over the entire surface excluding a part of the outer edge region, and the front silver bus electrode 7 and the position corresponding to the front silver bus electrode 7 are provided.
  • a back surface silver electrode 10 made of a silver material extending in substantially the same direction is provided.
  • the sum of the area of the peripheral region (extended region) 10e obtained by extending the pattern (shape) outward in the plane of the semiconductor substrate 1 is 10% or less, preferably 8% or less of the area on the back surface side of the semiconductor substrate 1. ing.
  • the outer edge portion of the peripheral region (extended region) 10e is indicated by a broken line. This matter will be described later.
  • a p + layer (BSF (Back Surface Field) layer) 12 containing a p-type impurity element at a higher concentration than the semiconductor substrate 1 is formed in a region immediately below the back surface aluminum electrode 9 in the surface layer portion on the back surface side of the semiconductor substrate 1.
  • the BSF 12 is a high aluminum concentration portion containing aluminum element at a higher concentration than the p-type polycrystalline silicon substrate 2.
  • the p + layer (BSF layer) 12 is provided in order to obtain the BSF effect, and the p-type layer (p-type multi-layer) is applied with an electric field having a band structure so that electrons in the p-type layer (p-type polycrystalline silicon substrate 2) do not disappear. The electron concentration of the crystalline silicon substrate 2) is increased.
  • fine irregularities are formed as a texture structure at a high density on the light receiving surface side of the semiconductor substrate 1 (n-type impurity diffusion layer 3).
  • the minute unevenness has a function of confining light by changing the angle of reflected light particularly on the light receiving surface, suppressing substantial reflectivity through a plurality of reflections.
  • This photoelectromotive force is generated in the direction in which the pn junction is forward-biased, the light-receiving surface side electrode 5 connected to the n-type impurity diffusion layer 3 becomes a negative pole, and is applied to the p-type polycrystalline silicon substrate 2 via the BSF layer 12.
  • the connected back electrode 8 becomes a positive electrode, and a current flows through an external circuit (not shown).
  • FIGS. 2-1 to 2-8 are cross-sectional views for explaining the manufacturing process of the solar battery cell according to the first embodiment.
  • FIG. 3 is a flowchart for explaining a manufacturing process of the solar battery cell according to the first embodiment.
  • a p-type polycrystalline silicon substrate that is most frequently used for consumer solar cells is prepared (hereinafter referred to as p-type polycrystalline silicon substrate 1a) (FIG. 2-1).
  • the thickness and dimensions of the p-type polycrystalline silicon substrate 1a are not particularly limited, but as an example, the thickness of the p-type polycrystalline silicon substrate 1a is 200 ⁇ m and the dimensions are 150 mm ⁇ 150 mm.
  • the p-type polycrystalline silicon substrate 1a is manufactured by slicing an ingot formed by cooling and solidifying molten silicon with a wire saw, damage at the time of slicing remains on the surface (damage layer).
  • the damaged layer on the surface layer has extremely poor crystallinity and needs to be removed in order to sufficiently function as a semiconductor element. Therefore, the p-type polycrystalline silicon substrate 1a is first removed by immersing the surface of the p-type polycrystalline silicon substrate 1a in an acid or a heated alkaline solution, for example, in an aqueous solution of sodium hydroxide so as to remove the damaged layer. Then, the damaged region existing near the surface of the p-type polycrystalline silicon substrate 1a is removed (step S10).
  • minute unevenness is formed as a texture structure on the light receiving surface side of the p-type polycrystalline silicon substrate 1a with a high density (not shown).
  • this invention is invention concerning the back surface structure of a photovoltaic apparatus, it does not restrict
  • an alkaline aqueous solution containing isopropyl alcohol (IPA) a method using acid etching mainly composed of a mixed solution of hydrofluoric acid and nitric acid, or a mask material partially provided with an opening is formed on the surface of the p-type polycrystalline silicon substrate 1a.
  • the diffusion of phosphorus on the back surface of the p-type polycrystalline silicon substrate 1a is selectively applied to the back surface side of the p-type polycrystalline silicon substrate 1a having fine textures formed as a texture structure at a high density at the time of thermal diffusion of phosphorus described later.
  • a glass paste layer 21 serving as a mask layer is selectively formed (step S20, FIG. 2-2).
  • the glass paste layer 21 is made of a paste material mainly composed of glass. Further, the thickness of the glass paste layer 21 is, for example, about 5 ⁇ m to 20 ⁇ m, and diffusion of phosphorus to the p-type polycrystalline silicon substrate 1a through the glass paste layer 21 can be prevented in the phosphorus diffusion treatment described later.
  • a typical method for forming the glass paste layer 21 is a screen printing method, but other methods, such as a spray method or a coating method, which are generally used for printed materials may be used.
  • the first purpose is to prevent phosphorus from diffusing on the back surface of p-type polycrystalline silicon substrate 1a, it is not always necessary to include dopant in glass paste layer 21. Therefore, in the glass paste layer 21, it is preferable that a dopant is not added, or when a dopant is contained, it is preferable that p-type impurities, such as boron (B: boron) and aluminum (Al), are included. .
  • n-type impurity diffusion layer on the back surface of the p-type polycrystalline silicon substrate 1a, it is preferable not to contain an n-type impurity such as phosphorus or arsenic. In the present embodiment, no dopant is added to the glass paste layer 21.
  • the formation region of the glass paste layer 21 on the back surface side of the p-type polycrystalline silicon substrate 1a is a region including a region where the back surface silver electrode 10 is formed in a later step.
  • the effect in this Embodiment is acquired even if the formation area of the glass paste layer 21 does not necessarily include all the area
  • the region where the glass paste layer 21 is formed includes the entire region where the back surface silver electrode 10 is formed.
  • the glass paste layer 21 is formed on the back surface of the p-type polycrystalline silicon substrate 1a with respect to the electrode formation region where the electrode paste for forming the back surface silver electrode 10 is printed on the back surface side of the p-type polycrystalline silicon substrate 1a. It is preferably formed in a region in the range of 1 mm outward from the electrode formation region in the surface direction. Thereby, the back surface silver electrode can be printed later without any trouble in the region where the glass paste layer 21 is formed with the alignment accuracy of the degree used in the normal electrode printing process. It should be noted that the glass paste layer 21 is removed during electrode formation as will be described later.
  • the width (extended width) extending outward from the electrode formation region in the surface direction of the back surface of the p-type polycrystalline silicon substrate 1a is not limited to 1 mm.
  • the extended width from the electrode formation region of the back surface silver electrode 10 is in the range of 0.5 mm to 2 mm. That is, the extended width from the electrode formation region is preferably in the range of 0.5 mm to 2 mm.
  • the extended width from the electrode forming region is less than 0.5 mm, it is not preferable because an advanced printing alignment is required in a large area in the electrode printing process, and the burden of the alignment process is increased.
  • the extended width from the electrode forming region exceeds 2 mm, wasteful use of the glass paste cannot be ignored, which is not preferable.
  • the glass paste layer 21 is dried at a temperature of 100 ° C. to 200 ° C., and main organic components of the glass paste layer 21 are released. Further, the p-type polycrystalline silicon substrate 1a is put into a diffusion furnace, and the organic component is almost completely separated and converted into an inorganic material in a heating environment until the diffusion material gas is introduced. Thereby, the glass paste layer 21 becomes a material substantially equivalent to silicon oxide.
  • the p-type polycrystalline silicon substrate 1a is heated in an atmosphere of phosphorus (P) that is an n-type impurity to form a pn junction by thermal diffusion.
  • phosphorus (P) is diffused on the surface of the p-type polycrystalline silicon substrate 1a to form an n-type impurity diffusion layer 3 to form a semiconductor pn junction (step S30, FIG. 2-3).
  • the n-type impurity diffusion layer 3 is formed by heating the p-type polycrystalline silicon substrate 1a in a phosphorus oxychloride (POCl 3 ) gas atmosphere at a temperature of, for example, 800 ° C. to 850 ° C.
  • POCl 3 phosphorus oxychloride
  • the n-type impurity diffusion layer 3 is formed on the entire surface of the p-type polycrystalline silicon substrate 1a where the silicon surface is exposed. Therefore, except for the region where glass paste layer 21 is formed, n-type impurity diffusion layer 3 is formed on all front and back surfaces and side surfaces of p-type polycrystalline silicon substrate 1a. That is, the n-type impurity diffusion layer 3 by phosphorus diffusion is formed except for the region where the glass paste layer 21 is formed, that is, the portion including the electrode formation region where the back surface silver electrode 10 is formed in a later step.
  • the role of the glass paste layer 21 is to prevent phosphorus from diffusing on the back surface of the p-type polycrystalline silicon substrate 1a, so that the diffusion conditions are not particularly limited depending on the glass paste layer 21.
  • the diffusion of phosphorus (P) is controlled so that the sheet resistance of the n-type impurity diffusion layer 3 is 30 ⁇ / ⁇ to 100 ⁇ / ⁇ , preferably 50 ⁇ / ⁇ to 80 ⁇ / ⁇ .
  • the n-type impurity concentration of the p-type polycrystalline silicon substrate 1a itself is increased, which is an important side effect. Lymph passivation occurs.
  • phosphorus diffusion is not performed in the region where the glass paste layer 21 is formed in the p-type polycrystalline silicon substrate 1a.
  • the n-type impurity concentration in the p-type polycrystalline silicon substrate 1a in which the glass paste layer 21 is formed that is, the portion including the electrode formation region in which the back surface silver electrode 10 is formed in a later step, It becomes lower than the n-type impurity concentration of the region.
  • a phosphorus glass (a mixture of silicon oxide film and phosphorus oxide) layer mainly composed of phosphorus oxide is formed on the surface immediately after the formation of the n-type impurity diffusion layer 3.
  • the glass layer is removed using a hydrofluoric acid aqueous solution or the like.
  • the glass paste layer 21 is transformed into an inorganic substance mainly made of silicon oxide by separation of organic components through drying and heating in a diffusion furnace. Therefore, the glass paste layer 21 is removed in the same manner as the phosphorous glass layer in the phosphorous glass layer removing step (step S40, FIGS. 2-4).
  • the n-type impurity diffusion layer 3 is not formed in the region where the glass paste layer 21 is removed on the back surface of the p-type polycrystalline silicon substrate 1a.
  • the pn junction 13 is separated (step S50, FIG. 2-5). Since n-type impurity diffusion layer 3 is uniformly formed on the surface of p-type polycrystalline silicon substrate 1a, the front surface and the back surface are in an electrically connected state. For this reason, when the back surface side electrode 8 and the light receiving surface side electrode 5 are formed, the back surface side electrode 8 and the light receiving surface side electrode 5 are electrically connected. In order to cut off this electrical connection, the pn junction 13 is separated. Thus, the semiconductor substrate 2 made of p-type polycrystalline silicon which is the first conductivity type layer, and the n-type impurity diffusion layer 3 which is the second conductivity type layer formed on the light receiving surface side of the semiconductor substrate 2. A semiconductor substrate 1 having a pn junction is obtained.
  • Typical examples of the pn junction separation method include end face etching using plasma etching and melt separation using laser processing.
  • the pn junction is preferably separated at this point.
  • melt separation using laser processing separation of the pn junction may be performed after electrode formation.
  • a silicon nitride film (SiN film) is formed as the antireflection film 4 on the light receiving surface side of the p-type polycrystalline silicon substrate 1a on which the n-type impurity diffusion layer 3 is formed in order to improve the photoelectric conversion efficiency.
  • a plasma CVD method is used, and a silicon nitride film is formed as the antireflection film 4 using a mixed gas of silane and ammonia.
  • the film thickness and refractive index of the antireflection film 4 are set to values that most suppress light reflection. Note that two or more films having different refractive indexes may be laminated as the antireflection film 4. Further, a different film forming method such as a sputtering method may be used for forming the antireflection film 4. Further, a silicon oxide film may be formed as the antireflection film 4.
  • the light-receiving surface side electrode 5 is produced (before firing). That is, after applying silver paste, which is an electrode material paste containing glass frit, to the shape of the surface silver grid electrode 6 and the surface silver bus electrode 7 on the antireflection film 4 on the light receiving surface of the semiconductor substrate 1 by screen printing. Then, the silver paste is dried (step S70, FIG. 2-7). In the figure, only the silver paste 7a portion for forming the front silver bus electrode 7 is shown in the silver paste.
  • silver paste which is an electrode material paste containing glass frit
  • the aluminum paste 9a which is an electrode material paste is applied to the shape of the back surface aluminum electrode 9 by screen printing on the back surface side of the semiconductor substrate 1, and the silver paste 10a which is an electrode material paste is further applied to the shape of the back surface silver electrode 10.
  • Apply and dry step S80, FIG. 2-7).
  • the printing area (formation area of the back surface silver electrode 10) of the silver paste 10a will be described later.
  • the electrode paste on the front surface and the back surface of the semiconductor substrate 1 is fired at the same time, so that the antireflection film 4 is melted with the glass material contained in the silver paste on the front side of the semiconductor substrate 1.
  • the silver material comes into contact with the silicon and resolidifies.
  • the front silver grid electrode 6 and the front silver bus electrode 7 as the light receiving surface side electrode 5 are obtained, and the light receiving surface side electrode 5 and the n-type impurity diffusion layer 3 are electrically connected (step S90, FIG. 2-8).
  • Such a process is called a fire-through method.
  • the n-type impurity diffusion layer 3 can obtain a good resistive junction with the light receiving surface side electrode 5.
  • the aluminum paste 9 a and the silver paste 10 a are baked to form the back surface aluminum electrode 9 and the back surface silver electrode 10, and the connection portion between them is formed as the alloy portion 11.
  • the aluminum paste 9a also forms an alloying reaction with silicon on the back surface of the semiconductor substrate 1, and a BSF layer 12 containing aluminum as a dopant is formed immediately below the back surface aluminum electrode 9 in the process of resolidification. (Fig. 2-8).
  • the impurity diffusion layer 3 formed on the back surface side of the semiconductor substrate 1 can be inverted to a p-type layer, and the pn junction on the back surface of the semiconductor substrate 1 can be invalidated.
  • the BSF layer 12 is formed with a thickness (depth) of 3 ⁇ m or more, for example. Further, although the relationship with the essence of the present invention is weakened, from the viewpoint of suppressing warpage, the thickness of the BSF layer 12 is preferably 10 ⁇ m or less.
  • the aluminum paste 9a is not supplied in the firing, so that the alloying reaction between the aluminum paste 9a and silicon does not occur, and the BSF layer 12 containing aluminum as a dopant. Is not formed.
  • description of the front silver grid electrode 6 is abbreviate
  • Calcination is performed by selecting a calcination temperature in the air atmosphere, for example, in the range of 750 to 900 ° C.
  • the selection of the firing temperature is performed in consideration of the structure of the solar battery cell and the type of electrode paste.
  • the solar battery cell according to the present embodiment shown in FIGS. 1-1 to 1-3 can be manufactured.
  • the order of arrangement of the paste, which is an electrode material, on the semiconductor substrate 1 may be switched between the light receiving surface side and the back surface side.
  • the silver paste 10a for forming the back surface silver electrode 10 is printed so as to be within the region where the glass paste layer 21 is formed on the back surface of the semiconductor substrate 1, that is, within the region where the n-type impurity diffusion layer is not formed. .
  • the printing area and shape of the silver paste 10a be controlled within a certain range.
  • region and shape of the glass paste layer 21 mentioned above are also controlled within a fixed range by the back calculation from the printing area
  • the open-circuit voltage (Voc) of the entire solar cell is connected in parallel. Can be based on. Moreover, since the relationship between the current and voltage in the diode is based on an exponential function, even if the ratio of the low open-circuit voltage region in the solar battery cell is small, the influence on the open-circuit voltage of the entire solar battery cell is not small.
  • FIG. 4 is a characteristic showing the result of calculating the open voltage (cell open voltage) of the entire solar cell by the ratio of both when the high open voltage is V1 and the low open voltage is V2 in one solar cell.
  • the horizontal axis represents the area ratio of the low open-circuit voltage region
  • the vertical axis represents the open-circuit voltage of the entire solar battery cell.
  • the open circuit voltage of the entire solar cell is at least 70% of the difference (V1 ⁇ V2) between the high open circuit voltage and the low open circuit voltage, Preferably, a level of 80% or more is required. According to FIG.
  • the area ratio of the low open-circuit voltage region is required to be at least 10% or less, preferably 8% or less.
  • the region where the back surface silver electrode 10 is printed (formed) on the back surface of the semiconductor substrate 1 can be treated as a low open-circuit voltage region.
  • the area ratio of the low open-circuit voltage region to the area of the back surface of the semiconductor substrate 1 does not simply mean the area ratio of the printed portion of the back surface silver electrode 10.
  • the influence here is closely related to the distance that the generated carriers can diffuse, that is, the carrier diffusion length.
  • the diffusion length (substrate diffusion length) of single crystal silicon or polycrystalline silicon used is a large precondition, and is at least 300 ⁇ m or more, A diffusion length of 500 ⁇ m or more is typically required.
  • the substrate diffusion length is 500 ⁇ m, for example.
  • this diffusion length may be used. More specifically, with respect to the printed portion of the back surface silver electrode 10, in this case, the diffusion length may be obtained by including a peripheral region (extended region) 10e extended outward by 500 ⁇ m. That is, as shown in FIG. 1-4, the area ratio of the low open-circuit voltage region including the back surface side electrode 10 and the peripheral region (extended region) 10e in which the shape of the back surface side electrode 10 is expanded outward by the diffusion length. It is good to ask for. And the area ratio of the low open circuit voltage area
  • the area ratio of the low open circuit voltage region is the printed portion of the back surface silver electrode 10 even if the peripheral region 10e described above is included. It can be said that this is a shape suitable for the present embodiment.
  • the printed portion of the back surface silver electrode 10 has a shape in which a large number of elongated linear shapes are arranged, or a shape in which a large number of small islands / dots are arranged in a lattice shape, etc.
  • An extension region corresponding to the diffusion length is added to the size of the unit shape of the electrode 10.
  • the total area ratio of the area obtained by adding the peripheral region 10e to the printed part of the back surface silver electrode 10 is greatly increased.
  • the influence on the decrease in the overall open circuit voltage is large, and is not suitable for this embodiment.
  • the sample A and the sample B are not preferable in the solar cell according to the present embodiment, as a relatively preferable example of the “printed portion of the back surface silver electrode 10” in the solar cell according to the present embodiment.
  • Samples C and D are shown as examples of the shape of the “printed portion of the back surface silver electrode 10”.
  • Table 1 shows details of the individual shape of the back surface silver electrode 10 provided on the back surface of the semiconductor substrate 1 in each sample. Further, each of the main body shape region of the “printed portion of the back surface silver electrode 10” and the total region shape including the “diffusion length: extended region for 500 ⁇ m” with respect to the area of the back surface of the semiconductor substrate 1 The area ratio is also shown in Table 1. The size of the semiconductor substrate 1 is 15 cm square, and the area of the semiconductor substrate 1 is 225 cm 2 . In all of Sample A to Sample D, the area ratio of the back surface silver electrode 10 itself was substantially unified at 5.0%.
  • the original role of the back surface silver electrode 10 is to maintain both the physical adhesive strength and the electrical connection with the wire for the tab for taking out the electrical energy from the solar cell to the outside. Therefore, in the back surface silver electrode 10, it is also necessary to ensure physical adhesion strength with the tab wire and good electrical connection.
  • the strength refers to the physical adhesion strength between the back surface silver electrode 10 and the crystalline silicon (the back surface of the semiconductor substrate 1) as the solar cell body, and the physical adhesion strength between the back surface silver electrode 10 and the tab wire. Refers to both. However, in reality, the adhesion strength between the back surface silver electrode 10 and the crystalline silicon is often indicated. From this viewpoint, the back surface silver electrode 10 has a width of a bus electrode generally used as two bus electrodes in a solar cell of 150 mm square size: a band shape or an island shape of 2 mm or more, and an area ratio of 2 % Or more is preferable.
  • the adhesion strength between the back surface silver electrode 10 and the crystalline silicon can be secured.
  • an upper limit since it is necessary for an area ratio to be smaller than the above-mentioned low voltage area
  • the back surface silver electrode 10 is an intermittent shape divided in the surface direction of the semiconductor substrate 1 as represented by expressions such as island shape, circular shape, rectangular shape, More preferred.
  • the circular shape here is not limited to a perfect circle, but includes a substantially circular shape.
  • the rectangular shape here is not limited to a complete rectangle, but includes a substantially rectangular shape.
  • the shape of each of the divided plurality of back surface silver electrodes 10 may be the same shape or different shapes.
  • Sample A ′, sample B ′, and sample B ′′ will be described as examples in which the area ratio is reduced to 2% based on sample A and sample B shown in Table 1. Similar to the case of Table 1, each sample is described below. Details are shown in Table 2.
  • the width of the back surface silver electrode 10 is about 1.5 mm in Sample A. That is, the number of solar cells of 150 mm square size is less than the above-mentioned numerical value of 2 mm or more. It is narrower than the width (2 mm or more) of the bus electrode generally used as the bus electrode.
  • the adhesive strength with the tab wire As for the adhesive strength with the tab wire, the strength against stress applied in the direction of pulling the tab wire (longitudinal direction of the tab wire) is often discussed, and in particular, the back surface silver electrode 10 and crystalline silicon (the back surface of the semiconductor substrate 1)
  • the numerical values in Table 2 greatly depend on the width dimension of the back surface silver electrode 10. This is because the size of the back surface silver electrode 10 greatly contributes to the stress distribution. In the case of the sample A ′, if the width is 1.52 mm, it is disadvantageous to secure the adhesive strength, and the restrictions on the electrode paste and firing conditions become severe.
  • the width of a bus electrode generally used in a 150 mm square solar cell employing two bus electrodes as shown in this example is 2 mm or more.
  • the width of the back surface silver electrode 10 of the sample A ' is narrower than this. Therefore, the conditions of the sample A ′ are disadvantageous in securing the adhesive strength as described above, and the restrictions on the electrode paste and the firing conditions become severe. Further, as the width of the back surface silver electrode 10 becomes narrower, the difficulty in aligning the tab wire material increases, which is further disadvantageous in production.
  • the width of the back surface silver electrode 10 is 2 or 4 times as large as that of sample A ′. Therefore, in order to maintain the adhesion strength with the tab wire while obtaining high photoelectric conversion efficiency characteristics, the back surface silver electrode 10 has a width of 2 mm or more. More preferably, the shape is an intermittent shape divided in the surface direction of the semiconductor substrate 1 as represented by expressions such as island shape, circular shape, substantially circular shape, rectangular shape, and substantially rectangular shape.
  • a region for forming the back surface silver electrode 10 is set, and by setting a region for forming the glass paste layer 21 along this, using a minimum amount of glass paste, The influence of the remaining portion of the pn junction on the back surface of the semiconductor substrate 1 can be prevented or greatly suppressed. Further, in the semiconductor substrate 1, in a region where the glass paste layer 21 is not formed, the lymph passivation that is an important side effect of phosphorus diffusion can be fully utilized, and the physical properties of the semiconductor such as lifetime and diffusion length are improved. An effect is obtained.
  • FIG. 5 is a cross-sectional view of a main part showing a configuration of a conventional solar battery cell.
  • description is abbreviate
  • the structure seen from the upper surface and the lower surface is the same as that of the solar cell according to the first embodiment.
  • the conventional solar battery cell includes the semiconductor substrate 1 having the pn junction 13, the antireflection film 4, the light receiving surface side electrode 5, and the back surface side electrode 8.
  • the back surface side electrode 8 includes a back surface aluminum electrode 9 containing aluminum, a back surface silver electrode 10 containing silver, and an alloy part 11 which is a connection portion between the back surface aluminum electrode 9 and the back surface silver electrode 10.
  • the conventional solar battery cell has an n-type impurity diffusion layer 103 in the lower region of the back surface silver electrode 10.
  • Manufacturing of the conventional solar battery cell shown in FIG. 5 is performed by a process in which the glass paste layer 21 is not formed in the manufacturing process of the solar battery cell according to the first embodiment shown in FIG. That is, the p-type polycrystalline silicon substrate from which damage has been removed and the texture structure has been formed is put into a diffusion furnace and heated in the presence of phosphorus oxychloride (POCl 3 ) vapor to form the surface of the p-type polycrystalline silicon substrate. Phosphorus is diffused to form an n-type impurity diffusion layer 3 in the surface layer of the p-type polycrystalline silicon substrate.
  • POCl 3 phosphorus oxychloride
  • the phosphorus glass layer of the p-type polycrystalline silicon substrate is removed in a hydrofluoric acid solution, and the pn junction is separated to form the semiconductor substrate 1. Thereafter, a silicon nitride film (SiN film) is formed as an antireflection film 4 on the n-type impurity diffusion layer 3.
  • SiN film silicon nitride film
  • a paste containing silver is printed on the light receiving surface of the semiconductor substrate 1 in a comb shape by screen printing.
  • an aluminum paste containing aluminum is printed on almost the entire back surface of the semiconductor substrate 1 by screen printing, and then a silver paste containing silver is printed on a part of the back surface of the semiconductor substrate 1 by screen printing and dried. To do.
  • a baking process is performed to form the light receiving surface side electrode 5 and the back surface side electrode 8.
  • the conventional solar battery cell in which the n-type impurity diffusion layer 103 remains in the lower region of the back surface silver electrode 10 is formed as shown in FIG.
  • FIG. 6 is a characteristic diagram showing an example of the open circuit voltage (Voc) of the solar battery cell when the pn junction remains in the portion where the back surface silver electrode is formed and when it does not remain.
  • the case where the pn junction remains in the formation part of the back surface silver electrode is the case where the n-type impurity diffusion layer remains in the lower region of the back surface silver electrode.
  • the open circuit voltage (Voc) there is a difference of about 5 mV in the open circuit voltage (Voc) between the case where the pn junction remains in the portion where the back surface silver electrode is formed and the case where it does not remain as shown in FIG. found. This difference is not negligible in achieving high photoelectric conversion efficiency of the solar battery cell.
  • the reduction of the open circuit voltage (Voc) due to the pn junction remaining in the portion where the back surface silver electrode is formed is prevented, thereby improving the photoelectric conversion efficiency. It has been.
  • the glass paste layer 21 which is a phosphorus diffusion mask layer is formed in a region including the formation region of the back surface silver electrode 10 on the back surface of the semiconductor substrate 1
  • phosphorous thermal diffusion is performed.
  • the pn junction is formed by the above.
  • the n-type impurity diffusion layer 3 is not formed in the lower region of the glass paste layer 21.
  • the back surface silver electrode 10 is formed in a region where the n-type impurity diffusion layer 3 is not formed. That is, the first embodiment has a substantial feature that a pn junction is not formed in a portion of the back surface of the semiconductor substrate 1 that contacts the back surface silver electrode 10.
  • the concentration of the n-type impurity element in the contact portion with the back surface silver electrode 10 on the back surface side of the semiconductor substrate 1 is lower than the p-type impurity that the semiconductor substrate 1 originally has.
  • the region where the n-type impurity diffusion layer 3 is formed on the back surface of the semiconductor substrate 1 becomes a BSF layer 12 containing aluminum as a dopant when the electrode is baked.
  • the back surface of the semiconductor substrate 1 is determined from the area of the back surface silver electrode 10 in the surface on the back surface side of the semiconductor substrate 1 and the pattern of the back surface silver electrode 10 by the diffusion length of carriers in the semiconductor substrate 1.
  • lymphatic passivation which is an important side effect of phosphorus diffusion, can be fully utilized.
  • the effect of improving the physical properties of the semiconductor such as the length can be obtained.
  • the amount of the glass paste used can be reduced to the minimum necessary amount.
  • a simple method of forming the glass paste layer 21 using an inexpensive paste mainly composed of glass is adopted, complicated processes and huge equipment are unnecessary, and costs and productivity are borne. There are very few.
  • the solar cell having excellent photoelectric conversion efficiency can be obtained at low cost by preventing the deterioration of the characteristics due to the remaining pn junction on the back surface side.
  • Embodiment 2 the case where the main purpose is that no pn junction remains under the back surface silver electrode has been described. However, as described with reference to FIG. 4, there is still room for improvement of 20% to 30% of the difference (V1 ⁇ V2) between the high open circuit voltage and the low open circuit voltage.
  • V1 ⁇ V2 the difference between the high open circuit voltage and the low open circuit voltage.
  • the BSF layer is formed by inverting the lower region of the back surface silver electrode to a p-type region will be described. Note that the same reference numerals as those in the first embodiment are used for the same members or corresponding parts as those in the first embodiment unless otherwise specified. However, the portion corresponding to the BSF layer 12 in the first embodiment is displayed as the first BSF layer 12 in comparison with the second BSF layer 31 described later.
  • FIG. 7 is a diagram showing a configuration of a solar battery cell that is the photovoltaic device according to the second embodiment, and is a cross-sectional view of a main part corresponding to FIG. 1-3.
  • the difference between the solar cell according to the second embodiment and the solar cell according to the first embodiment is that the region directly under the back surface silver electrode 10 is the second BSF layer 31. Therefore, since the configuration other than this is the same as that of the solar battery cell according to the first embodiment, detailed description thereof is omitted.
  • the region immediately below the back surface silver electrode 10 is a p-type layer having a p-type impurity concentration equivalent to that of the semiconductor substrate 2.
  • the region immediately below the back surface silver electrode 10 on the back surface side of the semiconductor substrate 1 is the first in which the p-type dopant is diffused at a higher concentration than the semiconductor substrate 1.
  • the second BSF layer 31 is a high conductivity type impurity concentration portion (impurity diffusion layer). For example, boron is diffused as the p-type dopant.
  • FIGS. 8-1 to 8-3 and FIG. 8A to 8C are cross-sectional views for explaining the manufacturing process of the solar battery cell according to the second embodiment.
  • FIG. 9 is a flowchart for explaining a manufacturing process of the solar battery cell according to the second embodiment. In the following, description will be made by paying attention to portions different from the manufacturing process of the solar battery cell according to the first embodiment.
  • a p-type polycrystalline silicon substrate that is most frequently used for a consumer solar cell is prepared as a semiconductor substrate (hereinafter referred to as a p-type polycrystalline silicon substrate 1a).
  • a semiconductor substrate hereinafter referred to as a p-type polycrystalline silicon substrate 1a.
  • the thickness and dimensions of the p-type polycrystalline silicon substrate 1a are not particularly limited, but as an example, the thickness of the p-type polycrystalline silicon substrate 1a is 200 ⁇ m and the dimensions are 150 mm ⁇ 150 mm.
  • the surface is etched by immersing the p-type polycrystalline silicon substrate 1a in an acid or heated alkaline solution, for example, an aqueous sodium hydroxide solution, also for removing the damaged layer.
  • an acid or heated alkaline solution for example, an aqueous sodium hydroxide solution
  • minute unevenness is formed as a texture structure on the light receiving surface side of the p-type polycrystalline silicon substrate 1a with a high density (not shown).
  • a doping paste layer 32 is selectively formed on the back side of the p-type polycrystalline silicon substrate 1a on which fine irregularities are formed with a high density as a texture structure (step S120, FIG. 8-2).
  • the main material of the doping paste layer 32 may be a paste material containing glass as a main component as in the glass paste layer 21 of the first embodiment, but an element functioning as a p-type dopant is mixed as a dopant.
  • boron boron
  • the doping paste layer 32 can be formed by the same method as the glass paste layer 21.
  • the conditions of the formation region of the doping paste layer 32 are the same as the formation region of the glass paste layer 21 described in the first embodiment, and the region includes at least the region where the back surface silver electrode 10 is formed.
  • the thickness of the doping paste layer 32 is, for example, about 5 ⁇ m to 20 ⁇ m, and it is possible to prevent phosphorus from diffusing into the p-type polycrystalline silicon substrate 1a via the doping paste layer 32 in the phosphorus diffusion process described later.
  • the purpose of the glass paste layer 21 in the first embodiment was to prevent phosphorus from diffusing on the back surface of the p-type polycrystalline silicon substrate 1a.
  • the doping paste layer 32 in the second embodiment is a mask that selectively prevents the diffusion of phosphorus on the back surface of the p-type polycrystalline silicon substrate 1a during the thermal diffusion of phosphorus forming the pn junction (n-type impurity diffusion layer 3). This layer is provided to form the second BSF layer 31 in the region immediately below the back surface silver electrode 10.
  • the doping paste layer 32 is dried at a temperature of 100 ° C. to 200 ° C., and main organic components of the doping paste layer 32 are released.
  • the p-type polycrystalline silicon substrate 1a is put into a diffusion furnace, and a pn junction is formed by thermal diffusion of phosphorus.
  • the formation of the second BSF layer 31 in the lower region of the p-type polycrystalline silicon substrate 1a where the doping paste layer 32 is formed is the same by the temperature control not illustrated in the first embodiment. Run in process. That is, the formation of the second BSF layer 31 and the first BSF layer 12 is continuously performed in the same diffusion furnace.
  • boron diffusion treatment is performed as a first diffusion step. That is, the p-type polycrystalline silicon substrate 1a is put into a diffusion furnace and heated at a temperature of, for example, 800 ° C. to 1100 ° C. in an oxidizing atmosphere. As a result, the boron contained in the doping paste layer 32 is diffused into the lower region of the p-type polycrystalline silicon substrate 1a where the doping paste layer 32 is formed, thereby forming the second BSF layer 31.
  • the second BSF layer 31 is formed by diffusing boron at a depth equal to or higher than the diffusion depth of phosphorus for forming the pn junction.
  • the diffusion temperature and time in this step are not particularly specified, but the diffusion coefficient for silicon crystals is slightly smaller for boron than for phosphorus.
  • diffusion is performed by supplying a diffusion source from a state in which boron is contained in the doping paste layer 32. For this reason, when considering productivity and mass productivity, it is preferable to perform diffusion at a temperature higher by 50 ° C. to 200 ° C. than the temperature of general phosphorus diffusion.
  • an n-type impurity diffusion layer by phosphorus diffusion is formed in an overwhelming atmosphere environment as will be described later on the exposed surface of silicon on which the doping paste layer 32 is not formed.
  • an oxide film of about 5 nm to 20 nm is formed on the surface of the p-type polycrystalline silicon substrate 1a in an oxidizing atmosphere during or before the boron diffusion treatment. It is preferable to perform thermal oxidation to such an extent that the secondary diffusion of boron due to the atmosphere wrapping from the doping paste layer 32 or the like is suppressed.
  • the temperature is lowered to 750 to 900 ° C. and phosphorus diffusion is performed in the diffusion furnace.
  • phosphorus (P) is diffused on the surface of the p-type polycrystalline silicon substrate 1a to form an n-type impurity diffusion layer 3 to form a semiconductor pn junction.
  • the ambient concentration of phosphorus is overwhelmingly high, and the phosphorus diffusion proceeds over the above-mentioned oxide film, and the pn junction (impurity diffusion layer 3) is also formed without any problem (step S130, FIG. 8-3). .
  • any one or more of temperature, time, and atmospheric concentration to the high concentration diffusion side as compared with general processing.
  • Such adjustment includes, for example, increasing the temperature to about several to tens of degrees Celsius, increasing the partial pressure of the phosphorus compound in the diffusion gas atmosphere by about several to tens of mmHg, and the like.
  • the doping paste layer 32 has a sufficient thickness as compared with the oxide film. For this reason, the arrival of phosphorus is sufficiently prevented by the doping paste layer 32, and the second BSF layer 31 is maintained.
  • the doping paste layer 32 becomes a material substantially equivalent to silicon oxide after the phosphorus diffusion treatment.
  • a phosphorus glass (a mixture of silicon oxide film and phosphorus oxide) layer mainly composed of phosphorus oxide is formed on the surface immediately after the formation of the n-type impurity diffusion layer 3.
  • the glass layer is removed using a hydrofluoric acid aqueous solution or the like.
  • the doping paste layer 32 is transformed into an inorganic substance mainly made of silicon oxide by separation of organic components through drying and heating in a diffusion furnace. Therefore, the doping paste layer 32 is removed in the same manner as the phosphorus glass layer in the phosphorus glass layer removing step (step S140).
  • the n-type impurity diffusion layer 3 is not formed in the region where the doping paste layer 32 is removed, and the second BSF layer 31 is formed.
  • the solar cell according to the second embodiment shown in FIG. 7 is obtained by performing the steps of pn junction isolation (step S50) to firing (step S90) as in the case of the first embodiment.
  • a first BSF layer 12 is formed on the back surface of the semiconductor substrate 1 where the back surface aluminum electrode 9 is disposed, as in the first embodiment.
  • the conditions of the shape and formation area of the back surface silver electrode 10 are the same as those in the first embodiment.
  • the first BSF layer 12 is formed by a method fundamentally different from the formation method of the second BSF layer 31. That is, the first BSF layer 12 is formed through an alloy reaction between aluminum and silicon, and accompanying melting and resolidification. Therefore, the first BSF layer 12 is formed thicker (deeper) than the second BSF layer 31 and is generally formed with a thickness (depth) of 3 ⁇ m or more.
  • the BSF layer uses a structure in which the concentration varies between the same conductivity types, and functions to effectively replace a partial function of the back surface of the semiconductor substrate, thereby reducing the substantial back surface recombination rate. Therefore, if a BSF layer is formed also in the lower region of the back surface silver electrode 10, higher photoelectric conversion efficiency can be achieved than in the case of the first embodiment. Further, if certain conditions are provided for this structure, the improvement effect can be made more remarkable. Therefore, in the second embodiment, the second BSF layer, which is an impurity diffusion layer in which the p-type dopant is diffused at a higher concentration than the semiconductor substrate 1 in the region immediately below the back surface silver electrode 10 on the back surface side of the semiconductor substrate 1. 31 is formed.
  • the thickness (depth) and impurity concentration profile of the first BSF layer 12 and the second BSF layer 31 are different, and their effects are not exactly the same. However, any of them functions sufficiently as a BSF layer, and if the simplicity of the manufacturing method and the high productivity are taken into consideration, it is possible to derive an effect that a sufficient merit can be obtained.
  • the relationship to the area ratio is basically the same as in FIG. 4 regardless of whether this region is a BSF layer or not.
  • the solar cell according to the second embodiment by having the first BSF layer 12 and the second BSF layer 31, the low open-circuit voltage V2 is lower than that in FIG. 4 as shown in FIG. Even if the area ratio of the low open-circuit voltage region is the same, the high open-circuit voltage Voc can be obtained. Therefore, the solar cell according to the second embodiment can obtain a higher open circuit voltage Voc than the solar cell according to the first embodiment.
  • Table 3 shows a result of a change in the open-circuit voltage Voc of the solar battery cell according to the second embodiment with respect to the impurity concentration profile of the second BSF layer 31 obtained by simulation.
  • the unit of the open circuit voltage Voc in Table 3 is [mV].
  • the peak concentration of the impurity concentration was three conditions.
  • the basic shape of the impurity concentration profile is three types used as an approximation model of the formation mechanism, that is, a uniform type corresponding to melt recrystallization (concentration is constant regardless of depth), and an error function for solid diffusion (correction error) Function (erfc)) and Gaussian distribution.
  • the back surface recombination speed 1 ⁇ 10 8 cm / sec was used as a sufficiently large value assuming contact with the back surface silver electrode 10.
  • the numerical value at the depth 0 corresponds to the state without the second BSF layer 31, that is, the case of the solar cell according to the first embodiment.
  • the depth of the second BSF layer 31 is shallow, there are superiority and inferiority depending on the type of the basic shape of the impurity concentration profile.
  • the depth of the second BSF layer 31 is approximately 0.3 ⁇ m, the depth is 3 ⁇ m.
  • a value of about 50% of the difference in open circuit voltage Voc from the case of 0 is obtained.
  • the improvement effect can be expected even at a depth of less than 0.3 ⁇ m, the reduction of the effect becomes conspicuous, and it is difficult to obtain merit in other factors (cost and productivity) commensurate with the consideration. Therefore, the depth of the second BSF layer 31 is more preferably in the range of 0.3 ⁇ m to 1 ⁇ m.
  • the area ratio of the backside silver electrode it is possible to think that the transition to the high photoelectric conversion efficiency side is the likelihood, and to increase the area ratio, but there is an effect that works advantageously in terms of cost and productivity It can't be said that it is a desirable direction. It is more preferable that the area ratio of the back surface silver electrode is the same as the range described in the first embodiment, and a higher open circuit voltage Voc is obtained.
  • the doping is performed.
  • a pn junction is formed by thermal diffusion of phosphorus using the paste layer 32 as a mask layer for phosphorus diffusion. Therefore, the n-type impurity diffusion layer 3 is not formed in the lower region of the doping paste layer 32, and the second BSF layer 31 is formed.
  • the back surface silver electrode 10 is formed in the area
  • the region where the n-type impurity diffusion layer 3 is formed on the back surface of the semiconductor substrate 1 becomes a BSF layer 12 containing aluminum as a dopant when the electrode is baked.
  • the influence (decrease in an open circuit voltage) resulting from the pn junction part remaining on the back surface of the semiconductor substrate 1 can be prevented or greatly suppressed.
  • the back surface of the semiconductor substrate 1 is determined from the area of the back surface silver electrode 10 in the surface on the back surface side of the semiconductor substrate 1 and the pattern of the back surface silver electrode 10 by the diffusion length of carriers in the semiconductor substrate 1.
  • the lymph passivation that is an important side effect of phosphorus diffusion can be fully utilized, and the lifetime and diffusion The effect of improving the physical properties of the semiconductor such as the length can be obtained.
  • the formation region of the doping paste layer 32 is set to the range extended outward from the formation region of the back surface silver electrode 10 by the diffusion length, the usage amount of the doping paste can be reduced to the minimum necessary amount.
  • the doping paste layer 32 is formed using an inexpensive paste mainly composed of glass and the boron diffusion treatment is performed continuously with the phosphorus diffusion, a complicated process and a huge process are adopted. Equipment is not required, and costs and productivity are very low.
  • the deterioration of the characteristics due to the remaining pn junction on the back surface side is further prevented, and a solar battery cell with more excellent photoelectric conversion efficiency can be obtained at low cost.
  • the solar cell is excellent in reliability and photoelectric conversion efficiency.
  • a battery module can be realized.
  • one back surface silver electrode 10 of the adjacent solar battery cell and the other light receiving surface side electrode 5 may be electrically connected.
  • the photovoltaic device and the manufacturing method thereof according to the present invention are useful for preventing or suppressing the influence of the impurity diffusion layer remaining in the lower region of the back surface silver electrode.
  • BSF Back Surface Field

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　一面側にｎ型の不純物元素が拡散されたｎ型不純物拡散層を有するｐ型の半導体基板と、前記一面側に形成されて前記ｎ型不純物拡散層に電気的に接続する第１電極と、アルミニウムを含む材料からなるアルミニウム系電極と銀を含む材料からなる銀系電極とを含んで前記半導体基板の他面側に当接して形成された第２電極と、を備え、前記半導体基板の他面側における前記銀系電極との接触部分のｎ型の不純物元素の濃度が、前記ｎ型不純物拡散層におけるｎ型の不純物元素の濃度よりも低く、前記半導体基板の他面側の面内における前記銀系電極の面積と、前記半導体基板内におけるキャリアの拡散長分だけ前記銀系電極のパターンから前記半導体基板の他面側の面内において外側に拡張した周辺領域の面積との和が、前記半導体基板の他面側の面積の１０％以下である。

Description

光起電力装置およびその製造方法、光起電力モジュール
　本発明は、光起電力装置およびその製造方法、光起電力モジュールに関する。
　太陽電池には、入射光を内部に取り込む機能、取り込んだ入射光を電気エネルギーに変換する機能、変換した電気エネルギーを外部に取り出す機能、という３つの基本機能がある。そして、太陽電池においては、その性能を高めるために、３つの基本機能のそれぞれが効率的に実行されるための工夫が成されている。
　その一方で、太陽電池では、既存電力とのコスト格差低減のために低コスト化への要求水準も非常に高く、構造や製造方法の簡略化、個々の工程の低コスト化も積極的に行われている。現実問題として、両者が相反する場合には、多少の性能低下を甘受してでも低コスト化の手段を優先することも少なくない。その一例として、不純物の熱拡散によるｐｎ接合の形成時に受光面と反対側の面（基板の裏面）へ形成されたｐｎ接合の取扱いが挙げられる。
　ここで、従来の太陽電池の製造方法について説明する。まず、スライス時のダメージの除去およびテクスチャー構造の形成が行われたｐ型シリコン基板を拡散炉へ投入し、たとえばオキシ塩化リン（ＰＯＣｌ３）蒸気の存在下で加熱する。これによりｐ型シリコン基板の表面にリンが熱拡散してｐ型シリコン基板の表層にｎ型不純物拡散層が形成され、ｐｎ接合が形成される。
　つぎに、フッ酸溶液中でｐ型シリコン基板に形成されたリンガラス層を除去し、さらにｐｎ接合の分離を実施する。その後、ｎ型不純物拡散層上に反射防止膜として窒化シリコン膜（ＳｉＮ膜）等を形成する。
　つぎに、ｐ型シリコン基板の受光面に銀を含んだペーストをスクリーン印刷により印刷する。また、アルミニウムを含んだアルミニウムペーストをｐ型シリコン基板の裏面のほぼ全面にスクリーン印刷にて印刷した後、銀を含んだ銀ペーストをｐ型シリコン基板の裏面の一部にスクリーン印刷にて印刷し、乾燥する。その後、焼成処理を実施して受光面側電極と裏面側電極とを得る。
　前述の工程の中、ｐｎ接合の形成は太陽電池の心臓部とも言うべき極めて重要な工程である。そして、不純物の熱拡散によりｐｎ接合を形成する手法は、ｐｎ接合の形成方法として量産性および低コスト性に優れた手法である。その一方で、半導体基板の表面裏面を問わず、半導体基板において露出する全面に不純物が拡散されてしまうことが、ほぼ唯一と言える難点である。
　太陽電池にとってｐｎ接合の必要な部分は受光面側であり、側面と裏面にはｐｎ接合は必要ない。そこで、半導体基板の側面や裏面に形成された不純物拡散層を除去または無効化する手法として、様々な方法が提案されている。たとえばｐ型の半導体基板の裏面に形成された不純物拡散層を除去または無効化する最も代表的な方法は、アルミニウムを含むペーストを半導体基板の裏面に印刷・焼成する方法である。シリコンとアルミニウムとは比較的低温で合金化（アルミニウム合金化）する性質があり、かつアルミニウムはＩＩＩ族元素である。このため、アルミニウムを含むペーストが、焼成を通じて半導体基板の裏面を再度ｐ型化し、半導体基板の裏面のｐｎ接合を無効化することができる。この方法は実用性に優れた方法であり、現在生産されている多くの結晶系シリコン太陽電池の製造に用いられている。
特開２０１２－１６０６９４号公報
　一方、太陽電池の電気エネルギーを外部に取出すためには、銅配線等との外部接続性が電極に求められる。アルミニウム電極にはこの性質が備わっていないため、アルミニウム電極の他に銀電極を半導体基板の裏面側に設けることにより前述の接続性を確保することが多い。しかしながら、半導体基板の裏面側において銀電極が接触する領域はアルミニウムが供給されないため、前述のアルミニウム合金による無効化がなされず、半導体基板の裏面側にｐｎ接合が残存するという問題があった。
　ここで、発明者の検討によれば、裏面銀電極の形成部分にｐｎ接合が残存する場合と残存しない場合とでは開放電圧（Ｖｏｃ）において５ｍＶ程度の差が生じていることが判明した。太陽電池セルの高光電変換効率化を図る上では、この差は無視できない。
　半導体基板の裏面側におけるｐｎ接合の残存を回避する手段として、塗布型拡散による裏面へのｐｎ接合形成の回避や、片面エッチングにより裏面側のｐｎ接合のみを除去する方法等が挙げられる。しかし、これらの方法を実施するためには、巨大な設備が必要となる、付加的に生じる加工コストや材料コストが無視できない等、コストや生産性等の理由で実行を見送られることも多い。したがって、現実には、ｐｎ接合が半導体基板の裏面側に残存した状態で太陽電池が生産されている事例が大半である。
　また、特許文献１に示される方法も、半導体基板の裏面側におけるｐｎ接合の残存の回避の一例と見なされる。特許文献１では、通称ドーピングペーストと呼ばれる無機シリコン系のペーストであってボロンを含むペーストを用いて、半導体基板の裏面側に拡散濃度の高いＰ型層の形成を行っている。しかし、特許文献１の前段の内容を参照すると、ドーピングペーストも十分に安価な材料とは言えず、他の従来例と同様、結局用いられない事例が多い。
　また、リン（Ｐ）拡散の重要な副作用として、リンパッシベーションが挙げられる。これは、ドーパントであるリンが、ドーパント自体としての役割以外に、シリコン結晶中で半導体としての品質を低下させる因子（ライフタイムキラーと総称される）に働き掛けてこれを無効化し、ライフタイムや拡散長などの半導体としての物性を向上させる働きを指す。当然のことながら、リンは半導体基板における拡散中の雰囲気に露出している部分から供給される。したがってこの視点からは、表裏側面を問わず、できるだけ多くの半導体基板の露出面からリンの供給を受けることが好ましい。すなわち、半導体基板の裏面側における拡散濃度の高いＰ型層の全てがドーピングペーストを用いて形成される方法の場合は、この視点からも不利に働く。
　また、理想的には、半導体基板の裏面全面に一旦アルミニウムペーストを印刷・焼成してＢＳＦ層を形成し、裏面銀電極が形成される箇所のみ選択的にアルミニウムペーストを除去した後、改めて裏面銀電極を形成するという方法も挙げられる。しかし、この場合は、工程が複雑化する上、焼成された金属ペーストは金属・セラミック類の複雑な混合体であり、その清浄な除去、更にこの除去処理を選択的に行うことは極めて困難である。
　この混合体の除去に化学反応を用いる場合は、より工程が複雑化する。また、混合体の除去に研削や研磨などの物理的手法を用いる場合は、結晶性が高く靭性の低い半導体シリコン結晶を基板として用いているため、全体を破損・破壊するリスクが大きくなる。このため、結局は上述のとおり、多少の性能低下を甘受してでも低コスト化の手段が優先される。
　本発明は、上記に鑑みてなされたものであって、不純物の熱拡散を用いて半導体基板にｐｎ接合が形成される場合の半導体基板の裏面側におけるｐｎ接合の残存による影響が防止または抑制された、光電変換効率に優れた光起電力装置およびその製造方法、光起電力モジュールを得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明にかかる光起電力装置は、一面側にｎ型の不純物元素が拡散されたｎ型不純物拡散層を有するｐ型の半導体基板と、前記一面側に形成されて前記ｎ型不純物拡散層に電気的に接続する第１電極と、アルミニウムを含む材料からなるアルミニウム系電極と銀を含む材料からなる銀系電極とを含んで前記半導体基板の他面側に当接して形成された第２電極と、を備え、前記半導体基板の他面側における前記銀系電極との接触部分のｎ型の不純物元素の濃度が、前記ｎ型不純物拡散層におけるｎ型の不純物元素の濃度よりも低く、前記半導体基板の他面側の面内における前記銀系電極の面積と、前記半導体基板内におけるキャリアの拡散長分だけ前記銀系電極のパターンから前記半導体基板の他面側の面内において外側に拡張した周辺領域の面積との和が、前記半導体基板の他面側の面積の１０％以下である。
　本発明によれば、不純物の熱拡散を用いて半導体基板にｐｎ接合が形成される場合の半導体基板の裏面側におけるｐｎ接合の残存による影響が防止または抑制された、光電変換効率に優れた光起電力装置が得られる、という効果を奏する。
図１－１は、本発明の実施の形態１にかかる太陽電池セルを受光面側から見た上面図である。 図１－２は、本発明の実施の形態１にかかる太陽電池セルを受光面と反対側の面（裏面）側から見た下面図である。 図１－３は、図１－１のＡ－Ａ方向における太陽電池セルの要部断面図である。 図１－４は、本発明の実施の形態１にかかる太陽電池セルにおける裏面側電極と、該裏面側電極の形状を拡散長分だけ外側に拡張した周辺領域（拡張領域）を示す平面図である。 図２－１は、本発明の実施の形態１にかかる太陽電池セルの製造工程を説明するための断面図である。 図２－２は、本発明の実施の形態１にかかる太陽電池セルの製造工程を説明するための断面図である。 図２－３は、本発明の実施の形態１にかかる太陽電池セルの製造工程を説明するための断面図である。 図２－４は、本発明の実施の形態１にかかる太陽電池セルの製造工程を説明するための断面図である。 図２－５は、本発明の実施の形態１にかかる太陽電池セルの製造工程を説明するための断面図である。 図２－６は、本発明の実施の形態１にかかる太陽電池セルの製造工程を説明するための断面図である。 図２－７は、本発明の実施の形態１にかかる太陽電池セルの製造工程を説明するための断面図である。 図２－８は、本発明の実施の形態１にかかる太陽電池セルの製造工程を説明するための断面図である。 図３は、本発明の実施の形態１にかかる太陽電池セルの製造工程を説明するためのフローチャートである。 図４は、１枚の太陽電池セル内における高開放電圧Ｖ１と低開放電圧Ｖ２との比率による太陽電池セル全体の開放電圧（セル開放電圧）を算出した結果を示す特性図である。 図５は、従来の太陽電池セルの構成を示す要部断面図である。 図６は、裏面銀電極の形成部分にｐｎ接合が残存する場合と残存しない場合とにおける太陽電池セルの開放電圧（Ｖｏｃ）の一例を示す特性図である。 図７は、実施の形態２にかかる太陽電池セルの構成を示す図であり、図１－３に対応する要部断面図である。 図８－１は、本発明の実施の形態２にかかる太陽電池セルの製造工程を説明するための断面図である。 図８－２は、本発明の実施の形態２にかかる太陽電池セルの製造工程を説明するための断面図である。 図８－３は、本発明の実施の形態２にかかる太陽電池セルの製造工程を説明するための断面図である。 図９は、本発明の実施の形態２にかかる太陽電池セルの製造工程を説明するためのフローチャートである。 図１０は、第１ＢＳＦ層と第２ＢＳＦ層とを有する１枚の太陽電池セル内における高開放電圧Ｖ１と低開放電圧Ｖ２との比率による太陽電池セル全体の開放電圧（セル開放電圧）を算出した結果を示す特性図である。
　以下に、本発明にかかる光起電力装置およびその製造方法、光起電力モジュールの実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。また、平面図であっても、図面を見易くするためにハッチングを付す場合がある。
実施の形態１．
　図１－１～図１－４は、実施の形態１にかかる光起電力装置である太陽電池セルの構成を示す図であり、図１－１は、受光面側から見た太陽電池セルの上面図、図１－２は、受光面と反対側の面（裏面）側から見た太陽電池セルの下面図、図１－３は、図１－１のＡ－Ａ方向における太陽電池セルの要部断面図である。図１－４は、裏面側電極と、該裏面側電極のパターン（形状）を拡散長分だけ外側に拡張した周辺領域（拡張領域）の概念を模式的に示す平面図である。
　実施の形態１にかかる太陽電池セルは、光電変換機能を有する太陽電池基板であってｐｎ接合１３を有する半導体基板１と、半導体基板１の受光面側の面（おもて面）に形成されて受光面での入射光の反射を防止する絶縁膜であるシリコン窒化膜（ＳｉＮ膜）からなる反射防止膜４と、半導体基板１の受光面側の面（おもて面）において反射防止膜４に囲まれて形成された第１電極である受光面側電極５と、半導体基板１の受光面と反対側の面（裏面）に形成された第２電極である裏面側電極８と、を備える。裏面側電極８は、アルミニウムを含むアルミニウム系電極である裏面アルミニウム電極９と、銀を含む銀系電極である裏面銀電極１０と、裏面アルミニウム電極９と裏面銀電極１０との接続部である合金部１１とを含む。
　半導体基板１は、第１導電型層であるｐ型多結晶シリコン基板２と、半導体基板１の受光面側にリン拡散によって形成された第２導電型層である不純物拡散層（ｎ型不純物拡散層）３と、によりｐｎ接合１３が構成されている。なお、半導体基板としてはｐ型多結晶のシリコン基板に限定されず、ｐ型単結晶のシリコン基板などの結晶系シリコン基板を用いてもよい。
　受光面側電極５は、長尺細長の表銀グリッド電極６および表銀バス電極７を含んで例えば櫛形形状に形成され、ｎ型不純物拡散層３に電気的に接続されている。表銀グリッド電極６は、半導体基板１で発電された電気を集電するために受光面に局所的に設けられている。表銀バス電極７は、表銀グリッド電極６で集電された電気を取り出すために表銀グリッド電極６にほぼ直交して設けられている。
　一方、半導体基板１の裏面においては、外縁領域の一部を除いた全体にわたってアルミニウム材料からなる裏面アルミニウム電極９が設けられ、また表銀バス電極７と対応する位置に該表銀バス電極７と略同一方向に延在して銀材料からなる裏面銀電極１０が設けられている。
　また、半導体基板１の裏面においては、図１－４に示すような半導体基板１の面内における裏面銀電極１０の形成面積と、半導体基板１内におけるキャリアの拡散長分だけ裏面銀電極１０のパターン（形状）を半導体基板１の面内において外側に拡張した周辺領域（拡張領域）１０ｅの面積との和が、半導体基板１の裏面側の面積の１０％以下、好ましくは８％以下とされている。図１－４においては、周辺領域（拡張領域）１０ｅの外縁部を破線で示している。本事項については後述する。
　半導体基板１の裏面側の表層部における裏面アルミニウム電極９の直下領域には、半導体基板１のよりも高濃度でｐ型不純物元素を含んだｐ＋層（ＢＳＦ（Back　Surface　Field）層）１２が形成されている。すなわち、ＢＳＦ１２は、アルミニウム元素をｐ型多結晶シリコン基板２よりも高い濃度で含むアルミニウム高濃度部とされている。ｐ＋層（ＢＳＦ層）１２は、ＢＳＦ効果を得るために設けられ、ｐ型層（ｐ型多結晶シリコン基板２）中の電子が消滅しないようにバンド構造の電界でｐ型層（ｐ型多結晶シリコン基板２）の電子濃度を高めるようにする。
　なお、図中では省略しているが、半導体基板１（ｎ型不純物拡散層３）の受光面側の表面には、テクスチャー構造として微小凹凸が高密度で形成されている。微小凹凸は、受光面において特に反射光の角度を変え、複数回の反射を通じて実質的な反射率を抑え、光を閉じ込める機能を有している。
　このように構成された太陽電池セルでは、太陽光が太陽電池セルの受光面側から半導体基板１のｐｎ接合１３に照射されると、ホールと電子が生成する。ｐｎ接合１３の電界によって、生成した電子はｎ型不純物拡散層３に向かって移動し、ホールはｐ型多結晶シリコン基板２に向かって移動する。これにより、ｎ型不純物拡散層３には電子が、ｐ型多結晶シリコン基板２にホールが過剰となる結果、光起電力が発生する。この光起電力はｐｎ接合を順方向にバイアスする向きに生じ、ｎ型不純物拡散層３に接続した受光面側電極５がマイナス極となり、ＢＳＦ層１２を介してｐ型多結晶シリコン基板２に接続した裏面側電極８がプラス極となって、図示はしない外部回路に電流が流れる。
　つぎに、このような太陽電池セルの製造方法の一例について図２－１～図２－８および図３を参照して説明する。図２－１～図２－８は、実施の形態１にかかる太陽電池セルの製造工程を説明するための断面図である。図３は、実施の形態１にかかる太陽電池セルの製造工程を説明するためのフローチャートである。
　まず、半導体基板として、例えば民生用太陽電池向けとして最も多く使用されているｐ型多結晶シリコン基板を用意する（以下、ｐ型多結晶シリコン基板１ａと呼ぶ）（図２－１）。ここで、ｐ型多結晶シリコン基板１ａの厚さや寸法は特に限定されるものではないが、一例としてｐ型多結晶シリコン基板１ａの厚みは２００μｍ、寸法は１５０ｍｍ×１５０ｍｍとする。
　ｐ型多結晶シリコン基板１ａは、溶融したシリコンを冷却固化してできたインゴットをワイヤーソーでスライスして製造するため、表面にスライス時のダメージが残っている（ダメージ層）。この表層のダメージ層は、結晶性が極めて悪く、半導体素子として十分に機能させるためには、除去する必要がある。そこで、まずはこのダメージ層の除去も兼ねて、ｐ型多結晶シリコン基板１ａを酸または加熱したアルカリ溶液中、例えば水酸化ナトリウム水溶液に浸漬して表面をエッチングすることにより、シリコン基板の切り出し時に発生してｐ型多結晶シリコン基板１ａの表面近くに存在するダメージ領域を取り除く（ステップＳ１０）。
　また、ダメージ除去と同時に、またはダメージ除去に続いて、ｐ型多結晶シリコン基板１ａの受光面側の表面にテクスチャー構造として微小凹凸を高密度に形成する（図示せず）。このようなテクスチャー構造を半導体基板１の受光面側に形成することで、太陽電池セルの表面で光の多重反射を生じさせ、太陽電池セルに入射する光を効率的に半導体基板１の内部に吸収させることができ、実効的に反射率を低減して変換効率を向上させることができる。
　なお、本発明は光起電力装置の裏面構造にかかる発明であるので、テクスチャー構造の形成方法や形状については、特に制限するものではない。例えば、イソプロピルアルコール（ＩＰＡ）を含有させたアルカリ水溶液や主にフッ酸、硝酸の混合液からなる酸エッチングを用いる方法、部分的に開口を設けたマスク材をｐ型多結晶シリコン基板１ａの表面に形成して該マスク材を介したエッチングによりｐ型多結晶シリコン基板１ａの表面にハニカム構造や逆ピラミッド構造を得る方法、或いは反応性ガスエッチング（ＲＩＥ：Reactive　Ion　Etching）を用いた手法など、何れの手法を用いても差し支えない。
　つぎに、テクスチャー構造として微小凹凸が高密度で形成されたｐ型多結晶シリコン基板１ａの裏面側に、後述するリンの熱拡散時にｐ型多結晶シリコン基板１ａの裏面におけるリンの拡散を選択的に防ぐマスク層となるガラスペースト層２１を選択的に形成する（ステップＳ２０、図２－２）。ガラスペースト層２１は、ガラスを主成分とするペースト材料からなる。また、ガラスペースト層２１の厚みは、たとえば５μｍ～２０μｍ程度とされ、後述するリン拡散処理においてガラスペースト層２１を介したｐ型多結晶シリコン基板１ａへのリンの拡散を防止できる。
　ガラスペースト層２１の形成方法としてはスクリーン印刷法が代表的であるが、スプレー法や塗布法など、印刷物全般に用いられるような、その他の方法でも構わない。本実施の形態においては、ｐ型多結晶シリコン基板１ａの裏面におけるリンの拡散を防ぐことが第１の目的であるため、ガラスペースト層２１におけるドーパントの含有は必ずしも必要ではない。したがって、ガラスペースト層２１においては、ドーパントは無添加とされることが好ましく、或いはドーパントを含有する場合はホウ素（Ｂ：ボロン）、アルミニウム（Ａｌ）等のｐ型不純物を含んでいることが好ましい。ただし、ｐ型多結晶シリコン基板１ａの裏面にｎ型の不純物拡散層を形成しないために、リンやヒ素などのｎ型不純物は含有しないことが好ましい。本実施の形態においては、ガラスペースト層２１にはドーパントは無添加とされる。
　ｐ型多結晶シリコン基板１ａの裏面側におけるガラスペースト層２１の形成領域は、後の工程で裏面銀電極１０が形成される領域を含む領域とされる。なお、ガラスペースト層２１の形成領域は必ずしも裏面銀電極１０が形成される領域の全てを含まなくても本実施の形態における効果は得られる。しかし、効果を最大限に得るためには、ガラスペースト層２１の形成領域は裏面銀電極１０が形成される領域の全てを含むことが好ましい。
　ガラスペースト層２１は、例えばｐ型多結晶シリコン基板１ａの裏面側において裏面銀電極１０の形成用の電極ペーストが印刷形成される電極形成領域に対して、ｐ型多結晶シリコン基板１ａの裏面の面方向において該電極形成領域から外側に１ｍｍ広げた範囲の領域に形成されることが好ましい。これにより、通常の電極印刷工程において用いられる程度の位置合わせ精度で、ガラスペースト層２１が形成された領域内に支障なく、後に裏面銀電極を印刷することができる。なお、電極形成時には、後述するようにガラスペースト層２１は除去されている。
　なお、ガラスペースト層２１の好ましい形成領域としてｐ型多結晶シリコン基板１ａの裏面の面方向において電極形成領域から外側に拡張する幅（拡張幅）は、１ｍｍに限定されない。同様のことは裏面銀電極１０の電極形成領域からの拡張幅が０．５ｍｍ～２ｍｍの範囲の場合でも言える。すなわち、電極形成領域からの拡張幅は、０．５ｍｍ～２ｍｍの範囲とされることが好ましい。電極形成領域からの拡張幅が０．５ｍｍ未満の場合は、電極印刷工程において、広い面積において高度な印刷位置合わせが求められることになり、位置合わせ処理の負担が大きくなるため好ましくない。一方、電極形成領域からの拡張幅が２ｍｍを超える場合には、ガラスペーストの無駄な使用が無視できなくなり、好ましくない。
　つぎに、ガラスペースト層２１を１００℃～２００℃の温度で乾燥させ、ガラスペースト層２１の主な有機成分を離脱させる。さらに、ｐ型多結晶シリコン基板１ａを拡散炉に投入し、拡散材料ガスが導入されるまでの加熱の環境下で、有機成分をほぼ完全に離脱させ、無機物化する。これにより、ガラスペースト層２１は、シリコン酸化物とほぼ同等の材質になる。
　そして、引き続き同じ拡散炉内でｎ型の不純物であるリン（Ｐ）の雰囲気下でｐ型多結晶シリコン基板１ａを加熱して、熱拡散によるｐｎ接合形成を行う。この工程によりｐ型多結晶シリコン基板１ａの表面にリン（Ｐ）を拡散させて、ｎ型不純物拡散層３を形成して半導体ｐｎ接合を形成する（ステップＳ３０、図２－３）。本実施の形態では、ｐ型多結晶シリコン基板１ａをオキシ塩化リン（ＰＯＣｌ３）ガス雰囲気中において、例えば８００℃～８５０℃の温度で加熱することにより、ｎ型不純物拡散層３を形成する。
　ここで、ｐ型多結晶シリコン基板１ａにおいてシリコン表面が露出した面には、全てｎ型不純物拡散層３が形成される。したがって、ガラスペースト層２１が形成された領域を除き、ｐ型多結晶シリコン基板１ａにおける全ての表裏面および側面にｎ型不純物拡散層３が形成される。すなわち、ガラスペースト層２１が形成された領域、すなわち後の工程で裏面銀電極１０が形成される電極形成領域を含む部分を除き、リン拡散によるｎ型不純物拡散層３が形成される。なお、本実施の形態において、ガラスペースト層２１の役割はｐ型多結晶シリコン基板１ａの裏面におけるリンの拡散防止であるため、拡散条件はガラスペースト層２１によっては特に限定されない。たとえば、ｎ型不純物拡散層３のシート抵抗が３０Ω／□～１００Ω／□、好ましくは５０Ω／□～８０Ω／□となるようにリン（Ｐ）の拡散を制御する。
　また、リン拡散では、ｐ型多結晶シリコン基板１ａにおいてシリコン表面が露出した面からリンが拡散するため、ｐ型多結晶シリコン基板１ａ自体のｎ型不純物濃度も増加して、重要な副作用であるリンパッシベーションが生じる。一方、ｐ型多結晶シリコン基板１ａにおいてガラスペースト層２１が形成された領域では、リン拡散が行われない。このため、ｐ型多結晶シリコン基板１ａにおいてガラスペースト層２１が形成された領域、すなわち後の工程で裏面銀電極１０が形成される電極形成領域を含む部分のｎ型不純物濃度は、それ以外の領域のｎ型不純物濃度よりも低くなる。
　ここで、ｎ型不純物拡散層３の形成直後の表面にはリンの酸化物を主成分とするリンガラス（シリコン酸化膜とリン酸化物との混成物）層が形成されているため、該リンガラス層がフッ酸水溶液等を用いて除去される。なお、ガラスペースト層２１は、前述のとおり、乾燥および拡散炉内での加熱を経ることにより有機成分が離脱して主にシリコン酸化物からなる無機物に変質している。このため、ガラスペースト層２１は、このリンガラス層の除去工程でリンガラス層と同様に除去される（ステップＳ４０、図２－４）。ここで、ｐ型多結晶シリコン基板１ａの裏面において、ガラスペースト層２１が除去された領域にはｎ型不純物拡散層３は形成されていない。
　つぎに、ｐｎ接合１３の分離が行われる（ステップＳ５０、図２－５）。ｎ型不純物拡散層３は、ｐ型多結晶シリコン基板１ａの表面に一様に形成されるので、おもて面と裏面とは電気的に接続された状態にある。このため、裏面側電極８と受光面側電極５を形成した場合には、裏面側電極８と受光面側電極５とが電気的に接続される。この電気的接続を遮断するため、ｐｎ接合１３の分離が行われる。これにより、第１導電型層であるｐ型多結晶シリコンからなる半導体基板２と、該半導体基板２の受光面側に形成された第２導電型層であるｎ型不純物拡散層３と、によりｐｎ接合が構成された半導体基板１が得られる。
　ｐｎ接合の分離方法としては、例えばプラズマエッチングを用いた端面エッチングやレーザ加工を用いた溶融分離などが代表的である。なお、プラズマエッチングを用いた端面エッチングを実施する場合は、ｐｎ接合の分離はこの時点で行われることが好ましい。一方、レーザ加工を用いた溶融分離を実施する場合は、ｐｎ接合の分離は電極形成後に実施しても差し支えない。
　つぎに、ｎ型不純物拡散層３が形成されたｐ型多結晶シリコン基板１ａの受光面側に、光電変換効率の改善のために、反射防止膜４として例えばシリコン窒化膜（ＳｉＮ膜）が形成される（ステップＳ６０、図２－６）。反射防止膜４の形成には、例えばプラズマＣＶＤ法を使用し、シランとアンモニアの混合ガスを用いて反射防止膜４としてシリコン窒化膜を形成する。反射防止膜４の膜厚および屈折率は、光反射を最も抑制する値に設定する。なお、反射防止膜４として、屈折率の異なる２層以上の膜を積層してもよい。また、反射防止膜４の形成には、スパッタリング法などの異なる成膜方法を用いてもよい。また、反射防止膜４としてシリコン酸化膜を形成してもよい。
　つぎに、スクリーン印刷により電極を形成する。まず、受光面側電極５を作製する（焼成前）。すなわち、半導体基板１の受光面の反射防止膜４上に、表銀グリッド電極６と表銀バス電極７との形状に、ガラスフリットを含む電極材料ペーストである銀ペーストをスクリーン印刷によって塗布した後、銀ペーストを乾燥させる（ステップＳ７０、図２－７）。なお、図中では銀ペーストのうち表銀バス電極７形成用の銀ペースト７ａ部分のみを示している。
　つぎに、半導体基板１の裏面側にスクリーン印刷によって、裏面アルミニウム電極９の形状に電極材料ペーストであるアルミニウムペースト９ａを塗布し、さらに裏面銀電極１０の形状に電極材料ペーストである銀ペースト１０ａを塗布し、乾燥させる（ステップＳ８０、図２－７）。銀ペースト１０ａの印刷領域（裏面銀電極１０の形成領域）については、後述する。
　その後、半導体基板１のおもて面および裏面の電極ペーストを同時に焼成することで、半導体基板１の表側では銀ペースト中に含まれているガラス材料で反射防止膜４が溶融している間に銀材料がシリコンと接触し再凝固する。これにより、受光面側電極５としての表銀グリッド電極６および表銀バス電極７とが得られ、受光面側電極５とｎ型不純物拡散層３とが電気的に接続する（ステップＳ９０、図２－８）。このようなプロセスは、ファイヤースルー法と呼ばれる。これにより、ｎ型不純物拡散層３は、受光面側電極５と良好な抵抗性接合を得ることができる。
　一方、半導体基板１の裏面側では、アルミニウムペースト９ａおよび銀ペースト１０ａが焼成されて、裏面アルミニウム電極９と裏面銀電極１０とが形成され、さらに両者の接続部が合金部１１として形成される。また、これと並行して、アルミニウムペースト９ａは半導体基板１の裏面のシリコンとも合金化反応を生じ、その再固化の過程でアルミニウムをドーパントとして含んだＢＳＦ層１２が裏面アルミニウム電極９の直下に形成される（図２－８）。これにより、半導体基板１の裏面側に形成されていた不純物拡散層３をｐ型の層に反転させて半導体基板１の裏面のｐｎ接合を無効化することができる。ＢＳＦ層１２は、たとえば３μｍ以上の厚さ（深さ）で形成される。また、本発明の本質とは関係が薄れるが、反り抑制の視点から、ＢＳＦ層１２の厚みは１０μｍ以下であることが好ましい。
　一方、半導体基板１の裏面における裏面銀電極１０の直下領域では、焼成においてアルミニウムペースト９ａが供給されないため、アルミニウムペースト９ａとシリコンとの合金化反応が起きず、アルミニウムをドーパントとして含んだＢＳＦ層１２は形成されない。なお、図中では表銀グリッド電極６の記載を省略している。
　焼成は、大気雰囲気中、例えば７５０～９００℃の範囲で焼成温度が選択されて実施される。焼成温度の選択は、太陽電池セルの構造や電極ペーストの種類を考慮して行われる。
　以上のような工程を実施することにより、図１－１～図１－３に示す本実施の形態にかかる太陽電池セルを作製することができる。なお、電極材料であるペーストの半導体基板１への配置の順番を、受光面側と裏面側とで入れ替えてもよい。
　つぎに、実施の形態１における銀ペースト１０ａの印刷領域（裏面銀電極１０の形成領域）について説明する。裏面銀電極１０形成用の銀ペースト１０ａは、半導体基板１の裏面においてガラスペースト層２１が形成されていた領域内、すなわちｎ型不純物拡散層が形成されていない領域内に収まるように印刷される。ただし、以下に述べる理由からも、銀ペースト１０ａの印刷領域や形状は一定の範囲内に制御されることが好ましい。そして、銀ペースト１０ａの印刷領域や形状から逆算する形で、上述したガラスペースト層２１の印刷領域や形状も一定の範囲内に制御されることが好ましい。
　銀電極がシリコン結晶と接続する際、オーミック接続（オーミック接触）が取られるが、この部分は表面再結合速度が極めて大きく、特に開放電圧（Ｖｏｃ）を低減する要因になる。したがって、半導体基板１の裏面にｎ型不純物拡散層３の残存がないようにしても、その領域や形状によっては、ｎ型不純物拡散層３の残存を無くした効果を相殺してしまいかねない。これを防ぐために、ガラスペースト層２１および裏面銀電極１０の形成領域や形状に関しての制御を要する。
　１枚の太陽電池セル内で開放電圧（Ｖｏｃ）の高い領域（高開放電圧領域）と低い領域（低開放電圧領域）とが混在する場合、太陽電池セル全体の開放電圧（Ｖｏｃ）は並列接続に基づいて考えることができる。また、ダイオードにおける電流と電圧との関係は指数関数に基づくため、太陽電池セル内における低開放電圧領域の比率が小さくても、太陽電池セル全体の開放電圧への影響は小さくない。
　図４は、１枚の太陽電池セル内において高開放電圧をＶ１、低開放電圧をＶ２とした場合の両者の比率による太陽電池セル全体の開放電圧（セル開放電圧）を算出した結果を示す特性図である。図４においては、低開放電圧領域の面積比率を横軸に、太陽電池セル全体の開放電圧を縦軸に示している。本実施の形態にかかる太陽電池セルの高光電変換効率化のために、太陽電池セル全体の開放電圧は少なくとも高開放電圧と低開放電圧との差（Ｖ１－Ｖ２）の７割以上の水準、好ましくは８割以上の水準が求められる。図４に従うと、低開放電圧領域の面積比率は、少なくとも１０％以下、好ましくは８％以下と求められる。なお、下限については、後述する裏面銀電極１０の面積比率を超える必要があるので、２％を超えることが好ましい。形状等との関係もある為、超過の度合いについては特に定めるものではないが、強いて具体的に示すなら１％程度が現実的な値として好ましい。すなわち、２％＋１％＝３％程度が下限といえる。
　ここで、半導体基板１の裏面において裏面銀電極１０の印刷（形成）された領域は低開放電圧領域として扱うことができる。しかし、半導体基板１の裏面の面積に対する低開放電圧領域の面積比率は、裏面銀電極１０の印刷部分の面積比率を単純には意味しない。低開放電圧領域について考慮する場合、裏面銀電極１０の印刷部分を低開放電圧領域として扱うのは当然であるが、裏面銀電極１０の印刷部分以外にも、その影響を受ける部分も加えて、低開放電圧領域を考慮する必要がある。ここで、「影響を受ける」とは、太陽電池セル内で発生したキャリア（発生キャリア）が、太陽電池基板（半導体基板１）の半導体材料自身のバルク再結合より早く界面に拡散して再結合することを意味する。したがって、ここでの影響は、発生キャリアが拡散できる距離、すなわちキャリアの拡散長と密接な関連性がある。
　昨今の高光電変換効率化を目指す太陽電池セルでは、用いられる単結晶シリコンまたは多結晶シリコンの拡散長（基板拡散長）が大きいことが、事実上の前提条件となっており、少なくとも３００μｍ以上、標準的には５００μｍ以上の拡散長が求められる。以下、例えば基板拡散長が５００μｍの事例を用いて説明する。
　前述の低開放電圧領域の面積比率をより精度良く求めるには、この拡散長を用いるとよい。より具体的には、裏面銀電極１０の印刷部分に対して、本事例に関しては、拡散長：５００μｍ分だけ外側に拡張した周辺領域（拡張領域）１０ｅを含めて求めるとよい。すなわち、図１－４に示すように、裏面側電極１０と、該裏面側電極１０の形状を拡散長分だけ外側に拡張した周辺領域（拡張領域）１０ｅを含めて低開放電圧領域の面積比率を求めるとよい。そして、このようにして求めた低開放電圧領域の面積比率を、上述したように少なくとも１０％以下、好ましくは８％以下とする。
　裏面銀電極１０の印刷部分が、数本の帯状、島状に分割された形状を有する場合は、低開放電圧領域の面積比率は上述した周辺領域１０ｅを含めても裏面銀電極１０の印刷部分の面積比率より若干増える程度であり、本実施の形態に適した形状と言える。
　一方、裏面銀電極１０の印刷部分が、細長い線状形状が多数配列された形状、小さな島状・ドット状の形状が格子状などに多数配置された形状等を有する場合は、個々の裏面銀電極１０の単位形状の大きさに対して、拡散長分の拡張領域がそれぞれ付加される。この場合は、裏面銀電極１０の印刷部分の面積比率に比べて、裏面銀電極１０の印刷部分に周辺領域１０ｅを加えた領域の合計の面積比率が大幅に増加することになり、太陽電池セル全体の開放電圧の低下への影響が大きくなり、本実施の形態には適さない。
　以下、上記低開放電圧領域の面積比率について、より直接的な具体例を用いて説明する。ここでは、本実施の形態にかかる太陽電池セルにおける比較的好ましい「裏面銀電極１０の印刷部分」の形状の事例としてサンプルＡおよびサンプルＢを、本実施の形態にかかる太陽電池セルにおいて望ましくない「裏面銀電極１０の印刷部分」の形状の事例としてサンプルＣおよびサンプルＤを示す。
　それぞれのサンプルにおいて半導体基板１の裏面に設けられた裏面銀電極１０の個別形状の詳細を表１に示す。また、半導体基板１の裏面の面積に対する、「裏面銀電極１０の印刷部分」の本体形状領域と、これに「拡散長：５００μｍ分の拡張領域」とを含めた合計領域形状と、のそれぞれの面積比率を表１に併せて示す。半導体基板１のサイズは１５ｃｍ角とし、半導体基板１の面積は２２５ｃｍ２である。サンプルＡ～サンプルＤの何れも、裏面銀電極１０自体の面積比率は５．０％でほぼ統一させた。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、「裏面銀電極１０の印刷部分」の本体形状領域に「拡散長：５００μｍ分の拡張領域」を加えた合計領域の面積比率を算出すると、サンプルＡおよびサンプルＢでは「裏面銀電極１０の印刷部分」の本体形状と比較して面積比率の増加が１％強の増加で収まっている。一方、サンプルＣおよびサンプルＤでは、面積比率は３０％～４０％程度まで大幅に増加している。したがって、サンプルＣおよびサンプルＤでは、上述した「影響を受ける」領域により低開放電圧領域の面積比率が大きく、半導体基板１の裏面における表面再結合に起因した開放電圧（Ｖｏｃ）の低減が大きくなる。
　このように、開放電圧（Ｖｏｃ）を高い水準に維持するためには、裏面銀電極１０の単純な面積比率だけではなく、裏面銀電極１０の形状をサンプルＡおよびサンプルＢに例示されるような形状にすることが重要である。したがって、リン拡散を防止するガラスペースト層２１を形成する領域も、形状等も含めて裏面銀電極１０の条件に沿った領域を設定することが重要である。
　一方、裏面銀電極１０の元来の役割は、太陽電池セルから電気エネルギーを外部に取出すためのタブ用線材との、物理的接着強度と電気接続との両方を維持することである。したがって、裏面銀電極１０においては、タブ用線材との物理的接着強度および電気接続の良好性を確保することも同時に必要である。
　ここで、強度とは、裏面銀電極１０と太陽電池セル本体である結晶シリコン（半導体基板１の裏面）との物理的接着強度、および裏面銀電極１０とタブ用線材との物理的接着強度の両方を指す。ただし、現実的には裏面銀電極１０と結晶シリコンとの間の付着強度を指すことが多い。この観点から、裏面銀電極１０は、１５０ｍｍ角サイズの太陽電池セルにおいて２本のバス電極として一般的に用いられるバス電極の幅：２ｍｍ以上の帯状または島状の形状であり、面積比率は２％以上であることが好ましい。裏面銀電極１０の面積比率は２％以上であれば、裏面銀電極１０と結晶シリコンとの間の付着強度を確保できる。なお、上限については、前述の低電圧領域より面積比率が小さい必要があるので、１０％を超えないことが好ましい。形状等との関係もある為、未満の度合いについては特に定めるものではないが、強いて具体的に示すなら１％程度が現実的な値として好ましい。すなわち、１０％－１％＝９％、または８％－１％＝７％程度が上限といえる。
　この場合、形状的には、裏面銀電極１０は島状、円形状、矩形状などの表現で表されるような、半導体基板１の面方向において分割された断続的な形状であることが、より好ましい。ここでの円形状は完全な円形に限定されず、略円形状を含む。同様に、ここでの矩形状は完全な矩形に限定されず、略矩形状を含む。また、分割された複数の裏面銀電極１０の各々の形状は、同じ形状であってもよく、異なる形状であってもよい。
　表１に示したサンプルＡおよびサンプルＢを基に、面積比率を２％に減らした事例としてサンプルＡ’、サンプルＢ’、サンプルＢ”について説明する。表１の場合と同様に、各サンプルの詳細を表２に示す。表２中、サンプルＡ’は裏面銀電極１０の幅が１．５ｍｍ程度である。すなわち、上述した２ｍｍ以上という数値を下回り、１５０ｍｍ角サイズの太陽電池セルにおいて２本のバス電極として一般的に用いられるバス電極の幅（２ｍｍ以上）よりも細い。
Figure JPOXMLDOC01-appb-T000002
　タブ用線材との接着強度は、タブ用線材を引っ張る方向（タブ用線材の長手方向）にかかる応力への強度を論じることが多く、特に裏面銀電極１０と結晶シリコン（半導体基板１の裏面）の間の付着強度を考慮する場合、表２中の数値で言えば裏面銀電極１０の幅寸法に大きく依存する。これは、裏面銀電極１０の幅の大小が、応力の分散に大きく寄与するためである。サンプルＡ’の場合は、１．５２ｍｍの幅では接着強度の確保が不利であり、電極ペーストや焼成条件の制約が厳しくなる。
　本事例で示すような２本バス電極を採用した１５０ｍｍ角サイズの太陽電池セルにおいて一般的に用いられるバス電極の幅は２ｍｍ以上である。サンプルＡ’の裏面銀電極１０の幅は、これよりも細い。したがって、サンプルＡ’の条件は、上述したように接着強度の確保が不利であり、電極ペーストや焼成条件の制約が厳しくなる。さらに、裏面銀電極１０の幅が細くなることに伴って、タブ用線材の位置合わせの困難性も増加するため、更に生産において不利になる。
　これに対して、サンプルＢ’およびサンプルＢ”の場合は、裏面銀電極１０の幅としてサンプルＡ’の２倍または４倍近くの幅を確保できており、接着強度の確保およびタブ用線材の位置合わせの余裕の両面で、大幅に有利である。したがって、高い光電変換効率特性を得ながらタブ用線材との付着強度を保つためには、裏面銀電極１０は、２ｍｍ以上の幅を有し、島状、円形状、略円形状、矩形状、略矩形などの表現で表されるような、半導体基板１の面方向において分割された断続的な形状であることが、より好ましい。
　そして、上述した条件を考慮して裏面銀電極１０の形成領域を設定し、これに沿ってガラスペースト層２１を形成する領域を設定することにより、必要最小限の量のガラスペーストを用いて、半導体基板１の裏面におけるｐｎ接合の残存部分の影響を防止または大きく抑制できる。また、半導体基板１においては、ガラスペースト層２１が形成されなかった領域では、リン拡散の重要な副作用であるリンパッシベーションも十分に活用でき、ライフタイムや拡散長などの半導体としての物性を向上させる効果が得られる。
　比較のため、従来の太陽電池セルについて説明する。図５は、従来の太陽電池セルの構成を示す要部断面図である。なお、実施の形態１にかかる太陽電池セルと同じ部材については同じ符号を付すことで説明を省略する。また、上面および下面から見た構造は、実施の形態１にかかる太陽電池セルと同じである。
　従来の太陽電池セルは、実施の形態１にかかる太陽電池セルと同様に、ｐｎ接合１３を有する半導体基板１と、反射防止膜４と、受光面側電極５と、裏面側電極８と、を備える。裏面側電極８は、アルミニウムを含む裏面アルミニウム電極９と、銀を含む裏面銀電極１０と、裏面アルミニウム電極９と裏面銀電極１０との接続部である合金部１１とを含む。一方、従来の太陽電池セルは、裏面銀電極１０の下部領域にｎ型不純物拡散層１０３を有する。
　このような従来の太陽電池セルの製造方法について説明する。なお、ここで説明する工程は、シリコン基板を用いた一般的な従来の太陽電池セルの製造方法であるため、特に図示しない。
　図５に示した従来の太陽電池セルの製造は、図３に示した実施の形態１にかかる太陽電池セルの製造工程においてガラスペースト層２１の形成を実施しない工程により行われる。すなわち、ダメージ除去およびテクスチャー構造の形成が行われたｐ型多結晶シリコン基板を拡散炉へ投入し、オキシ塩化リン（ＰＯＣｌ３）蒸気の存在下で加熱してｐ型多結晶シリコン基板の表面にリンを拡散させ、ｐ型多結晶シリコン基板の表層にｎ型不純物拡散層３を形成する。
　つぎに、フッ酸溶液中でｐ型多結晶シリコン基板のリンガラス層を除去し、ｐｎ接合の分離を実施して半導体基板１を形成する。その後、ｎ型不純物拡散層３上に反射防止膜４として窒化シリコン膜（ＳｉＮ膜）を形成する。
　つぎに、半導体基板１の受光面に銀を含んだペーストを櫛形にスクリーン印刷により印刷する。また、半導体基板１の裏面のほぼ全面にアルミニウムを含んだアルミニウムペーストをスクリーン印刷にて印刷した後、半導体基板１の裏面の一部に銀を含んだ銀ペーストをスクリーン印刷にて印刷し、乾燥する。その後、焼成処理を実施して受光面側電極５と裏面側電極８とを形成する。以上のようにして、図５に示したように裏面銀電極１０の下部領域にｎ型不純物拡散層１０３が残存した従来の太陽電池セルが形成される。
　図６は、裏面銀電極の形成部分にｐｎ接合が残存する場合と残存しない場合とにおける太陽電池セルの開放電圧（Ｖｏｃ）の一例を示す特性図である。ここで、裏面銀電極の形成部分にｐｎ接合が残存する場合とは、裏面銀電極の下部領域にｎ型不純物拡散層が残存している場合である。発明者の検討によれば、裏面銀電極の形成部分にｐｎ接合が残存する場合と残存しない場合とでは、図６に示す様に開放電圧（Ｖｏｃ）で５ｍＶ程度の差が生じていることが判明した。太陽電池セルの高光電変換効率化を図る上では、この差は無視できない。
　一方、実施の形態１にかかる太陽電池セルにおいては、この裏面銀電極の形成部分にｐｎ接合が残存することに起因した開放電圧（Ｖｏｃ）の低下を防止して、光電変換効率の向上が図られている。
　上述したように、実施の形態１においては、リン拡散のマスク層であるガラスペースト層２１を、半導体基板１の裏面における裏面銀電極１０の形成領域を含む領域に形成した後に、リンの熱拡散によるｐｎ接合の形成を行う。このため、ガラスペースト層２１の下部領域にはｎ型不純物拡散層３が形成されない。そして、このｎ型不純物拡散層３が形成されていない領域に裏面銀電極１０を形成する。すなわち、実施の形態１では、半導体基板１の裏面における裏面銀電極１０に接触する部分にｐｎ接合が形成されていない、という実質的特徴を有する。また、この場合には、半導体基板１の裏面側における裏面銀電極１０との接触部分のｎ型の不純物元素の濃度が、半導体基板１が元から有するｐ型不純物がよりも低くなる。また、半導体基板１の裏面においてｎ型不純物拡散層３が形成された領域は、電極の焼成時にアルミニウムをドーパントとして含んだＢＳＦ層１２となる。これにより、裏面銀電極１０の下部領域に残存するｎ型不純物拡散層３（ｐｎ接合）に起因した影響（開放電圧の低下）を防止または大きく抑制できる。
　また、実施の形態１においては、半導体基板１の裏面側の面内における裏面銀電極１０の面積と、半導体基板１内におけるキャリアの拡散長分だけ裏面銀電極１０のパターンから半導体基板１の裏面側の面内において外側に拡張した周辺領域の面積との和を、半導体基板１の裏面側の面積の１０％以下とすることにより、低開放電圧領域に起因した太陽電池セル全体の開放電圧の低下を抑制して、太陽電池セル全体の開放電圧を向上させることができる。
　また、リンの熱拡散時においては、ｐ型多結晶シリコン基板１ａにおけるガラスペースト層２１が形成されていない領域では、リン拡散の重要な副作用であるリンパッシベーションも十分に活用でき、ライフタイムや拡散長などの半導体としての物性を向上させる効果が得られる。
　また、ガラスペースト層２１の形成領域を裏面銀電極１０の形成領域から拡散長分だけ外側に拡張した範囲とすることにより、ガラスペーストの使用量を必要最小限の量にすることができる。また、ガラスを主体とした安価なペーストを用いてガラスペースト層２１を形成するという簡便な方法を採用しているため、複雑な工程および巨大な設備が不要であり、コストや生産性等の負担が非常に少ない。
　したがって、実施の形態１によれば、裏面側のｐｎ接合の残存に起因した特性の低下が防止されて光電変換効率に優れた太陽電池セルが低コストで得られる。
実施の形態２．
　実施の形態１では、裏面銀電極の下にｐｎ接合の残存が無いことを主眼にした事例について説明した。しかし、図４を用いて説明したとおり、まだ高開放電圧と低開放電圧との差（Ｖ１－Ｖ２）の２割～３割分の改善余地を残している。実施の形態２では、裏面銀電極の下部領域もｐ型の領域に反転させて、ＢＳＦ層が形成された事例について説明する。なお、実施の形態１の場合と同じ部材または相当する部分については、特に断らない限り、実施の形態１の場合と同じ符号を用いる。ただし、実施の形態１におけるＢＳＦ層１２に相当する部分は、後述する第２ＢＳＦ層３１との比較上、第１ＢＳＦ層１２と表示する。
　図７は、実施の形態２にかかる光起電力装置である太陽電池セルの構成を示す図であり、図１－３に対応する要部断面図である。実施の形態２にかかる太陽電池セルが実施の形態１にかかる太陽電池セルと異なる点は、裏面銀電極１０の直下領域が第２ＢＳＦ層３１とされている点である。したがって、これ以外の構成は実施の形態１にかかる太陽電池セルと同じであるため、詳細な説明は省略する。
　実施の形態１にかかる太陽電池セルでは裏面銀電極１０の直下領域は、半導体基板２と同等のｐ型不純物濃度を有するｐ型層とされている。これに対して、実施の形態２にかかる太陽電池セルでは、半導体基板１の裏面側において裏面銀電極１０の直下領域が、ｐ型のドーパントが半導体基板１よりも高濃度に拡散された第１導電型不純物高濃度部（不純物拡散層）である第２ＢＳＦ層３１とされている。ｐ型のドーパントとしては、例えばホウ素（ボロン）が拡散されている。
　つぎに、このような太陽電池セルの製造方法の一例について図８－１～図８－３および図９を参照して説明する。図８－１～図８－３は、実施の形態２にかかる太陽電池セルの製造工程を説明するための断面図である。図９は、実施の形態２にかかる太陽電池セルの製造工程を説明するためのフローチャートである。なお、以下では、実施の形態１にかかる太陽電池セルの製造工程と異なる部分に注目して説明する。
　まず、実施の形態１の場合と同様に、半導体基板として、例えば民生用太陽電池向けとして最も多く使用されているｐ型多結晶シリコン基板を用意する（以下、ｐ型多結晶シリコン基板１ａと呼ぶ）（図８－１）。ここで、ｐ型多結晶シリコン基板１ａの厚さや寸法は特に限定されるものではないが、一例としてｐ型多結晶シリコン基板１ａの厚みは２００μｍ、寸法は１５０ｍｍ×１５０ｍｍとする。
　つぎに、実施の形態１の場合と同様に、ダメージ層の除去も兼ねて、ｐ型多結晶シリコン基板１ａを酸または加熱したアルカリ溶液中、例えば水酸化ナトリウム水溶液に浸漬して表面をエッチングすることにより、シリコン基板の切り出し時に発生してｐ型多結晶シリコン基板１ａの表面近くに存在するダメージ領域を取り除く（ステップＳ１０）。
　また、ダメージ除去と同時に、またはダメージ除去に続いて、ｐ型多結晶シリコン基板１ａの受光面側の表面にテクスチャー構造として微小凹凸を高密度に形成する（図示せず）。
　つぎに、テクスチャー構造として微小凹凸が高密度で形成されたｐ型多結晶シリコン基板１ａの裏面側に、ドーピングペースト層３２を選択的に形成する（ステップＳ１２０、図８－２）。ドーピングペースト層３２の主材料は実施の形態１のガラスペースト層２１と同様にガラスを主成分とするペースト材料でよいが、ｐ型ドーパントとして機能する元素をドーパントとして混入させる。このような元素としては、後に説明する加熱手順との関係上、特にホウ素（ボロン）が好ましい。
　ドーピングペースト層３２は、ガラスペースト層２１と同様の方法で形成できる。ドーピングペースト層３２の形成領域の条件は、実施の形態１において説明したガラスペースト層２１の形成領域と同様とされ、少なくとも裏面銀電極１０が形成される領域を含む領域とされる。また、ドーピングペースト層３２の厚みは、たとえば５μｍ～２０μｍ程度とされ、後述するリン拡散処理においてドーピングペースト層３２を介したｐ型多結晶シリコン基板１ａへのリンの拡散を防止できる。
　実施の形態１におけるガラスペースト層２１は、ｐ型多結晶シリコン基板１ａの裏面におけるリンの拡散を防ぐことが目的であった。一方、実施の形態２におけるドーピングペースト層３２は、ｐｎ接合（ｎ型不純物拡散層３）を形成するリンの熱拡散時にｐ型多結晶シリコン基板１ａの裏面におけるリンの拡散を選択的に防ぐマスク層となるとともに、裏面銀電極１０の直下領域に第２ＢＳＦ層３１を形成するために設けられる。
　つぎに、ドーピングペースト層３２を１００℃～２００℃の温度で乾燥させ、ドーピングペースト層３２の主な有機成分を離脱させる。
　その後、実施の形態１の場合と同様に、ｐ型多結晶シリコン基板１ａを拡散炉に投入し、リンの熱拡散によるｐｎ接合形成を行う。ここで、実施の形態２では、実施の形態１では例示していない温度制御により、ｐ型多結晶シリコン基板１ａにおけるドーピングペースト層３２が形成された下部領域への第２ＢＳＦ層３１の形成も同じ工程中で実行する。すなわち、同じ拡散炉内で連続して第２ＢＳＦ層３１と第１ＢＳＦ層１２との形成を実行する。
　まず、第１拡散工程として、ホウ素拡散処理を行う。すなわち、ｐ型多結晶シリコン基板１ａを拡散炉に投入し、酸化雰囲気中で、例えば８００℃～１１００℃の温度を加熱する。これにより、ドーピングペースト層３２に含有されたホウ素を、ｐ型多結晶シリコン基板１ａにおけるドーピングペースト層３２が形成された下部領域へ拡散させて、第２ＢＳＦ層３１を形成する。
　このホウ素の拡散は、第２ＢＳＦ層３１の形成用の拡散である。このため、ｐｎ接合形成用のリンの拡散の深さに対して、同程度またはそれ以上の深さでホウ素を拡散させて第２ＢＳＦ層３１を形成する。この工程での拡散の温度や時間は特に特定するものではないが、シリコン結晶中に対する拡散係数はリンに比べてホウ素の方がやや小さい。また、ホウ素がドーピングペースト層３２に含有された状態からの拡散源供給による拡散である。このため、生産性や量産性を考慮する場合、一般的なリン拡散の温度に比べて、５０℃～２００℃高い温度で拡散を実行することが好ましい。
　ｐ型多結晶シリコン基板１ａにおいて、ドーピングペースト層３２が形成されていないシリコンの露出面に対しては、リン拡散によるｎ型不純物拡散層が後述のように圧倒的な雰囲気環境の下で形成される。このため、特段の処理を施さなくても差し支えはないが、ホウ素拡散処理中またはホウ素拡散処理の前に、酸化雰囲気中で５ｎｍ～２０ｎｍ程度の酸化膜がｐ型多結晶シリコン基板１ａの表面に形成される程度の熱酸化を行って、ドーピングペースト層３２からの雰囲気廻り込み等によるホウ素の２次拡散を抑制することが好ましい。
　第２ＢＳＦ層３１の形成後、第２拡散工程として、温度を７５０～９００℃に下げて同拡散炉内でリン拡散を行う。この工程によりｐ型多結晶シリコン基板１ａの表面にリン（Ｐ）を拡散させて、ｎ型不純物拡散層３を形成して半導体ｐｎ接合を形成する。この工程でのリンの雰囲気濃度は圧倒的に濃くされ、前述の酸化膜を乗り越えてリン拡散が進み、ｐｎ接合（不純物拡散層３）も問題なく形成される（ステップＳ１３０、図８－３）。ただし、それでも酸化膜によりリン拡散の抑制効果が若干は働くので、一般的な処理に比べると、温度・時間・雰囲気濃度のうちの何れかまたは複数を、高濃度拡散側に調整することが好ましい。このような調整として、例えば、温度を数℃～十℃程度高温にする、拡散ガス雰囲気中のリン化合物の分圧を数～数十ｍｍＨｇ程度増加させる等が挙げられる。
　一方、ｐ型多結晶シリコン基板１ａにおいてドーピングペースト層３２が形成された部分では、ドーピングペースト層３２が酸化膜に比べて十分な厚さを有している。このため、ドーピングペースト層３２によりリンの到達が十分に防止され、第２ＢＳＦ層３１が維持される。
　なお、リン拡散の加熱において、厳密にはホウ素も拡散が進行する。ただし、前述のとおり、ホウ素はリンに比べて拡散係数が小さいため、前述のホウ素拡散時に比べると拡散の進行は十分小さく、特別の配慮を必要としない。また仮に、無視できないほどホウ素拡散が進行したとしても、むしろＢＳＦ機能が増進する方向に働くので、多くの場合は特段考慮しなくても差し支えない。特に厳密なＢＳＦプロファイルが要求される場合に限り、リン拡散の加熱を含めて全体の加熱条件を考慮することが好ましい。
　ホウ素拡散処理およびリン拡散処理の加熱により、ドーピングペースト層３２の有機成分をほぼ完全に離脱し、ドーピングペースト層３２は無機物化する。これにより、ドーピングペースト層３２は、リン拡散処理後にシリコン酸化物とほぼ同等の材質になる。
　ここで、ｎ型不純物拡散層３の形成直後の表面にはリンの酸化物を主成分とするリンガラス（シリコン酸化膜とリン酸化物との混成物）層が形成されているため、該リンガラス層がフッ酸水溶液等を用いて除去される。なお、ドーピングペースト層３２は、前述のとおり、乾燥および拡散炉内での加熱を経ることにより有機成分が離脱して主にシリコン酸化物からなる無機物に変質している。このため、ドーピングペースト層３２は、このリンガラス層の除去工程でリンガラス層と同様に除去される（ステップＳ１４０）。ここで、ｐ型多結晶シリコン基板１ａの裏面において、ドーピングペースト層３２が除去された領域にはｎ型不純物拡散層３は形成されておらず、第２ＢＳＦ層３１が形成されている。
　これ以降は、実施の形態１の場合と同様にｐｎ接合分離（ステップＳ５０）～焼成（ステップＳ９０）の工程を実施することにより、図７に示す実施の形態２にかかる太陽電池セルが得られる。半導体基板１の裏面において裏面アルミニウム電極９が配された部分には、実施の形態１の場合と同様に第１ＢＳＦ層１２が形成される。また、裏面銀電極１０の形状、形成面積の条件は実施の形態１に準ずる。
　ここで、第１ＢＳＦ層１２は、第２ＢＳＦ層３１の形成方法とは根本的に異なる方法で形成される。すなわち、第１ＢＳＦ層１２は、アルミニウムとシリコンとの合金反応、およびこれに伴う溶融と再固化を通じて形成される。したがって、第１ＢＳＦ層１２は、第２ＢＳＦ層３１に比べて厚く（深く）形成され、一般的には３μｍ以上の厚さ（深さ）で形成される。
　本来、ＢＳＦ層は同型の導電型同士で濃度が変化する構造を用いて、半導体基板の裏面の一部機能を事実上肩代わりするように機能し、実質的な裏面再結合速度を低減させる。したがって、裏面銀電極１０の下部領域にもＢＳＦ層を形成すれば、実施の形態１の場合よりも更に高光電変換効率化を図ることができる。また、この構造に一定の条件を設ければ、改善効果をより顕著にすることができる。このため、実施の形態２においては、半導体基板１の裏面側において裏面銀電極１０の直下領域に、ｐ型のドーパントが半導体基板１よりも高濃度に拡散された不純物拡散層である第２ＢＳＦ層３１を形成している。
　第１ＢＳＦ層１２と第２ＢＳＦ層３１との厚み（深さ）や不純物濃度プロファイルは異なり、その効果も厳密には同一ではない。しかし、何れもＢＳＦ層として十分に機能するものであり、製法の簡便さや生産性の高さを含めて考慮すれば、十分なメリットが得られる効果を導くことができる。
　領域により異なる不純物濃度プロファイルが混在する場合、この領域がＢＳＦ層か否かに関わらず、面積比率に対する関係性は、基本的には図４と同様である。ただし、実施の形態２にかかる太陽電池セルの場合は、第１ＢＳＦ層１２と第２ＢＳＦ層３１とを有することにより、図１０に示すように低開放電圧Ｖ２の高さが図４に比べて低開放電圧Ｖ２’まで底上げされ、低開放電圧領域の面積比率が同じ場合でも高い開放電圧Ｖｏｃを得ることを可能にする。したがって、実施の形態２にかかる太陽電池セルは、実施の形態１にかかる太陽電池セルよりも高い開放電圧Ｖｏｃを得ることが可能となる。図１０は、第１ＢＳＦ層１２と第２ＢＳＦ層３１とを有する１枚の太陽電池セル内における高開放電圧Ｖ１と低開放電圧Ｖ２との比率による太陽電池セル全体の開放電圧（セル開放電圧）を算出した結果を示す特性図である。
　表３に、第２ＢＳＦ層３１の不純物濃度プロファイルに対する実施の形態２にかかる太陽電池セルの開放電圧Ｖｏｃの変化をシミュレーションにより求めた結果を示す。表３における開放電圧Ｖｏｃの単位は［ｍＶ］である。不純物濃度のピーク濃度は３条件とした。不純物濃度プロファイルの基本形状は、形成メカニズムの近似モデルとして用いられる３種類、すなわち溶融再結晶化に対応する均一型（深さに因らず濃度が一定）と、固体拡散に対するエラー関数（補正誤差関数（erfc））およびガウシアン分布の３種類を用いた。裏面再結合速度は、裏面銀電極１０との接触を想定し、十分に大きい値として１×１０８ｃｍ／秒を用いた。また、表３中、深さ０における数値は、第２ＢＳＦ層３１の無い状態、すなわち実施の形態１にかかる太陽電池セルの場合に相当する。また、半導体基板２のｐ型不純物濃度は、４．７×１０１５ｃｍ－３（比抵抗＝３Ωｃｍ）とした。
　なお、表中の数値の中には、各元素の固溶度や形成メカニズムの性質を考慮すると、現実にはほぼ不可能と言えるものも含まれているが、あくまで数値計算上の比較として、現実性の乏しい背景の計算結果も敢えて表記する。
Figure JPOXMLDOC01-appb-T000003
　表３から分かるように、不純物濃度プロファイルの形状によらず、深い深さ（大きな厚み）で高い開放電圧Ｖｏｃの計算結果が得られている。固体拡散の場合は、深い（厚い）プロファイル形成は生産性の視点から長時間の加熱を要するため実用的ではなく、深さ１μｍ程度が現実的な上限である。深さ１μｍの場合は、深さ３μｍの場合と深さ０の場合との開放電圧Ｖｏｃの差の約７割程度の数値が得られている。
　一方、第２ＢＳＦ層３１の深さが浅い場合は、不純物濃度プロファイルの基本形状の種類による優劣はあるが、第２ＢＳＦ層３１の深さが概ね０．３μｍあれば、深さ３μｍの場合と深さ０の場合との開放電圧Ｖｏｃの差の約５割前後の数値が得られる。０．３μｍ未満の深さでも改善効果は期待できるが、効果の低減が目立つようになる上、その対価として見合う他要素（コストや生産性）でのメリットも得られ難い。したがって、第２ＢＳＦ層３１の深さは０．３μｍ～１μｍの範囲であることがより好ましい。
　裏面銀電極の面積比率については、高光電変換効率側に推移することを尤度と捉えて、面積比率を大きくする方向に図ることも一応は可能だが、コストや生産性で有利に働く効果があるとは言えず、望ましい方向性ではない。裏面銀電極の面積比率は、実施の形態１で述べた範囲と同様とし、より高い開放電圧Ｖｏｃを得るようにすることが、より好ましい。
　上述したように、実施の形態２によれば、ドーピングペースト層３２を用いたホウ素拡散により第２ＢＳＦ層３１を半導体基板１の裏面における裏面銀電極１０の形成領域を含む領域に形成した後に、ドーピングペースト層３２をリン拡散のマスク層としてリンの熱拡散によるｐｎ接合の形成を行う。このため、ドーピングペースト層３２の下部領域にはｎ型不純物拡散層３が形成されず、第２ＢＳＦ層３１が形成される。そして、この第２ＢＳＦ層３１が形成された領域に裏面銀電極１０を形成する。また、半導体基板１の裏面においてｎ型不純物拡散層３が形成された領域は、電極の焼成時にアルミニウムをドーパントとして含んだＢＳＦ層１２となる。これにより、半導体基板１の裏面に残存するｐｎ接合部分に起因した影響（開放電圧の低下）を防止または大きく抑制できる。
　また、実施の形態２においては、半導体基板１の裏面側の面内における裏面銀電極１０の面積と、半導体基板１内におけるキャリアの拡散長分だけ裏面銀電極１０のパターンから半導体基板１の裏面側の面内において外側に拡張した周辺領域の面積との和を、半導体基板１の裏面側の面積の１０％以下とすることにより、低開放電圧領域に起因した太陽電池セル全体の開放電圧の低下を抑制して、太陽電池セル全体の開放電圧を向上させることができる。
　また、リンの熱拡散時においては、ｐ型多結晶シリコン基板１ａにおけるドーピングペースト層３２が形成されていない領域では、リン拡散の重要な副作用であるリンパッシベーションも十分に活用でき、ライフタイムや拡散長などの半導体としての物性を向上させる効果が得られる。
　また、ドーピングペースト層３２の形成領域を裏面銀電極１０の形成領域から拡散長分だけ外側に拡張した範囲とすることにより、ドーピングペーストの使用量を必要最小限の量にすることができる。また、ガラスを主体とした安価なペーストを用いてドーピングペースト層３２を形成し、リン拡散と連続してホウ素拡散処理を実施するという簡便な方法を採用しているため、複雑な工程および巨大な設備が不要であり、コストや生産性等の負担が非常に少ない。
　したがって、実施の形態２によれば、裏面側のｐｎ接合の残存に起因した特性の低下がより防止されて、より光電変換効率に優れた太陽電池セルが低コストで得られる。
　また、上記の実施の形態で説明した構成を有する太陽電池セルを複数形成し、隣接する太陽電池セル同士を電気的に直列または並列に接続することにより、信頼性、光電変換効率に優れた太陽電池モジュールが実現できる。この場合は、たとえば隣接する太陽電池セルの一方の裏面銀電極１０と他方の受光面側電極５とを電気的に接続すればよい。
　以上のように、本発明にかかる光起電力装置およびその製造方法は、裏面銀電極の下部領域に残存する不純物拡散層の影響の防止または抑制に有用である。
　１　半導体基板、１ａ　ｐ型多結晶シリコン基板、２　ｐ型多結晶シリコン基板、３　ｎ型不純物拡散層、４　反射防止膜、５　受光面側電極、６　表銀グリッド電極、６　表銀グリッド電極、７　表銀バス電極、７ａ　銀ペースト、８　裏面側電極、９　裏面アルミニウム電極、９ａ　アルミニウムペースト、１０　裏面銀電極、１０ａ　銀ペースト、１０ｅ　周辺領域、１１　合金部、１２　ｐ＋層（ＢＳＦ（Back　Surface　Field）層），第１ＢＳＦ層、１３　ｐｎ接合、２１　ガラスペースト層、３１　第２ＢＳＦ層、３２　ドーピングペースト層、１０３　ｎ型不純物拡散層。

Claims (12)

  1. 　一面側にｎ型の不純物元素が拡散されたｎ型不純物拡散層を有するｐ型の半導体基板と、
    　前記一面側に形成されて前記ｎ型不純物拡散層に電気的に接続する第１電極と、
    　アルミニウムを含む材料からなるアルミニウム系電極と銀を含む材料からなる銀系電極とを含んで前記半導体基板の他面側に当接して形成された第２電極と、
    　を備え、
    　前記半導体基板の他面側における前記銀系電極との接触部分のｎ型の不純物元素の濃度が、前記ｎ型不純物拡散層におけるｎ型の不純物元素の濃度よりも低く、
    　前記半導体基板の他面側の面内における前記銀系電極の面積と、前記半導体基板内におけるキャリアの拡散長分だけ前記銀系電極のパターンから前記半導体基板の他面側の面内において外側に拡張した周辺領域の面積との和が、前記半導体基板の他面側の面積の１０％以下であること、
    　を特徴とする光起電力装置。
  2. 　前記半導体基板の他面側における前記銀系電極との接触部分のｎ型の不純物元素の濃度が、前記半導体基板におけるｐ型の不純物元素の濃度よりも低いこと、
    　を特徴とする請求項１に記載の光起電力装置。
  3. 　前記半導体基板の他面側の表層における前記銀系電極の下部領域に、ｐ型の不純物元素を前記半導体基板よりも高い濃度で含むｐ型不純物高濃度部を備え、
    　前記ｐ型不純物高濃度部の深さが０．３μｍ以上、１．０μｍ以下であること、
    　を特徴とする請求項１に記載の光起電力装置。
  4. 　前記半導体基板の他面側の表層における前記アルミニウム系電極の下部領域に、ｐ型の不純物としてアルミニウム元素を前記半導体基板よりも高い濃度で含むアルミニウム高濃度部を備え、
    　前記アルミニウム高濃度部の深さが３μｍ以上であること、
    　を特徴とする請求項３に記載の光起電力装置。
  5. 　前記銀系電極は、前記半導体基板の他面側の面内において断続的な形状で複数個に分割されてなり、
    　前記複数個に分割された銀系電極の面積の合計が、前記半導体基板の他面側の面積の２％以上であること、
    　を特徴とする請求項１～４のいずれか１つに記載の光起電力装置。
  6. 　前記断続的な形状が、島状、円形状、矩形状のうちのいずれか１つまたは複数であること、
    　を特徴とする請求項５に記載の光起電力装置。
  7. 　ｐ型の半導体基板の表面にｎ型の不純物元素を拡散して前記半導体基板の表面にｎ型不純物拡散層を形成する第１工程と、
    　前記ｎ型不純物拡散層に電気的に接続する受光面側電極を前記半導体基板の一面側に形成する第２工程と、
    　アルミニウムを含む材料からなるアルミニウム系電極と銀を含む材料からなる銀系電極とを含む第２電極を前記半導体基板の他面側に当接させて形成するとともに、前記半導体基板の他面側に形成された前記ｎ型不純物拡散層の導電型を反転させる第３工程と、
    　を含み、
    　前記第１工程では、ｎ型の不純物元素を含まないマスク層を前記半導体基板の他面側における前記銀系電極の形成領域を含む領域に形成した状態でｎ型の不純物元素を含むガスを用いた熱拡散を実施することにより、前記半導体基板における前記マスク層の下部領域以外の領域に前記ｎ型不純物拡散層を形成し、
    　前記第３工程では、前記銀電極を前記半導体基板の他面側における前記ｎ型不純物拡散層が形成されていない領域に形成すること、
    　を特徴とする光起電力装置の製造方法。
  8. 　前記マスク層が、ｐ型の不純物元素を含むドーピングマスク層であり、
    　前記第１工程では、前記半導体基板の他面側における前記ドーピングマスク層の下部領域に前記ドーピングマスク層からｐ型の不純物元素を熱拡散させて、ｐ型の不純物元素を前記半導体基板よりも高い濃度で含むｐ型不純物高濃度部を形成した後に、前記ｎ型不純物拡散層を形成すること、
    　を特徴とする請求項７に記載の光起電力装置の製造方法。
  9. 　８００℃～１１００℃の温度で前記半導体基板の加熱を行うことにより前記ドーピングマスク層からｐ型の不純物元素を熱拡散させる第１拡散工程の後に、７５０℃～９００℃の温度で前記半導体基板の加熱を行うことにより前記ｎ型元素を熱拡散させて前記ｎ型不純物拡散層を形成する第２拡散工程を行うこと、
    　を特徴とする請求項８に記載の光起電力装置の製造方法。
  10. 　前記第１拡散工程では、酸素を含有して前記半導体基板の熱酸化反応が生じる環境で加熱処理を行うことにより前記半導体基板の表面に酸化膜を形成すること、
    　を特徴とする請求項９に記載の光起電力装置の製造方法。
  11. 　前記マスク層は、ガラスを主体とするペーストにより形成されること、
    　を特徴とする請求項７～１０のいずれか１つに記載の光起電力装置の製造方法。
  12. 　請求項１～６のいずれか１つに記載の光起電力装置の少なくとも２つ以上が電気的に直列または並列に接続されてなること、
    　を特徴とする光起電力モジュール。
PCT/JP2013/052104 2013-01-30 2013-01-30 光起電力装置およびその製造方法、光起電力モジュール WO2014118923A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2013/052104 WO2014118923A1 (ja) 2013-01-30 2013-01-30 光起電力装置およびその製造方法、光起電力モジュール
JP2014559420A JP5868528B2 (ja) 2013-01-30 2013-01-30 光起電力装置およびその製造方法、光起電力モジュール
TW102125340A TWI555216B (zh) 2013-01-30 2013-07-16 Light power device and its manufacturing method, light from the power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/052104 WO2014118923A1 (ja) 2013-01-30 2013-01-30 光起電力装置およびその製造方法、光起電力モジュール

Publications (1)

Publication Number Publication Date
WO2014118923A1 true WO2014118923A1 (ja) 2014-08-07

Family

ID=51261670

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/052104 WO2014118923A1 (ja) 2013-01-30 2013-01-30 光起電力装置およびその製造方法、光起電力モジュール

Country Status (3)

Country Link
JP (1) JP5868528B2 (ja)
TW (1) TWI555216B (ja)
WO (1) WO2014118923A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146471A (ja) * 2015-01-29 2016-08-12 三菱電機株式会社 太陽電池の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332267A (ja) * 1999-05-17 2000-11-30 Sharp Corp 太陽電池およびその製造方法
JP2001044470A (ja) * 1999-07-30 2001-02-16 Hitachi Ltd 太陽電池および太陽電池の製造方法並びに集光型太陽電池モジュール
JP2005116783A (ja) * 2003-10-08 2005-04-28 Sharp Corp 太陽電池の製造方法およびその方法により製造した太陽電池
JP2008135565A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 太陽電池素子、及びそれを用いた太陽電池モジュール
JP2010010493A (ja) * 2008-06-27 2010-01-14 Sharp Corp 太陽電池セルおよびその製造方法
WO2012046306A1 (ja) * 2010-10-05 2012-04-12 三菱電機株式会社 光起電力装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10021440A1 (de) * 2000-05-03 2001-11-15 Univ Konstanz Verfahren zur Herstellung einer Solarzelle und nach diesem Verfahren hergestellte Solarzelle
CN103299399A (zh) * 2011-01-13 2013-09-11 日立化成株式会社 p型扩散层形成用组合物、p型扩散层的制造方法和太阳能电池元件的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332267A (ja) * 1999-05-17 2000-11-30 Sharp Corp 太陽電池およびその製造方法
JP2001044470A (ja) * 1999-07-30 2001-02-16 Hitachi Ltd 太陽電池および太陽電池の製造方法並びに集光型太陽電池モジュール
JP2005116783A (ja) * 2003-10-08 2005-04-28 Sharp Corp 太陽電池の製造方法およびその方法により製造した太陽電池
JP2008135565A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 太陽電池素子、及びそれを用いた太陽電池モジュール
JP2010010493A (ja) * 2008-06-27 2010-01-14 Sharp Corp 太陽電池セルおよびその製造方法
WO2012046306A1 (ja) * 2010-10-05 2012-04-12 三菱電機株式会社 光起電力装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146471A (ja) * 2015-01-29 2016-08-12 三菱電機株式会社 太陽電池の製造方法

Also Published As

Publication number Publication date
JP5868528B2 (ja) 2016-02-24
JPWO2014118923A1 (ja) 2017-01-26
TW201431105A (zh) 2014-08-01
TWI555216B (zh) 2016-10-21

Similar Documents

Publication Publication Date Title
JP5174903B2 (ja) 太陽電池セルの製造方法
JP5220197B2 (ja) 太陽電池セルおよびその製造方法
JPWO2014192083A1 (ja) 太陽電池セルおよびその製造方法、太陽電池モジュール
JPWO2011161813A1 (ja) 太陽電池セルおよびその製造方法
JP5496136B2 (ja) 光起電力装置および光起電力モジュール
JP5826380B2 (ja) 太陽電池および太陽電池の製造方法、太陽電池モジュール
JP2016122749A (ja) 太陽電池素子および太陽電池モジュール
JPWO2017037803A1 (ja) 太陽電池セルおよび太陽電池セルの製造方法
JP2013048126A (ja) 光起電力装置およびその製造方法
JP2015138959A (ja) 光起電力装置および光起電力装置の製造方法
JP5622925B2 (ja) 光起電力装置およびその製造方法、光起電力モジュール
JP5538103B2 (ja) 太陽電池セルの製造方法
JP5868528B2 (ja) 光起電力装置およびその製造方法、光起電力モジュール
WO2018173125A1 (ja) 太陽電池セルおよび太陽電池モジュール
JP5436276B2 (ja) 太陽電池の製造方法
JP5665975B2 (ja) 太陽電池およびその製造方法、太陽電池モジュール
WO2011048656A1 (ja) 基板の粗面化方法、光起電力装置の製造方法
JP6125042B2 (ja) 太陽電池セルの製造方法
JP2012216656A (ja) 太陽電池の製造方法
WO2016072048A1 (ja) 太陽電池及びその製造方法
JP2011018748A (ja) 太陽電池セルの製造方法
US9246043B2 (en) Manufacturing method of photovoltaic device and manufacturing apparatus for photovoltaic device
JP2015213189A (ja) 光起電力装置の製造方法
JP2018006454A (ja) 太陽電池製造用印刷マスク、及び、太陽電池の製造方法
JP2011003784A (ja) 太陽電池セルおよびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13873758

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014559420

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13873758

Country of ref document: EP

Kind code of ref document: A1