TWI555216B - Light power device and its manufacturing method, light from the power module - Google Patents

Light power device and its manufacturing method, light from the power module Download PDF

Info

Publication number
TWI555216B
TWI555216B TW102125340A TW102125340A TWI555216B TW I555216 B TWI555216 B TW I555216B TW 102125340 A TW102125340 A TW 102125340A TW 102125340 A TW102125340 A TW 102125340A TW I555216 B TWI555216 B TW I555216B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
type impurity
layer
electrode
silver
Prior art date
Application number
TW102125340A
Other languages
English (en)
Other versions
TW201431105A (zh
Inventor
Satoshi Hamamoto
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW201431105A publication Critical patent/TW201431105A/zh
Application granted granted Critical
Publication of TWI555216B publication Critical patent/TWI555216B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Description

光起電力裝置及其製造方法、光起電力模組
本發明關於光起電力裝置及其製造方法、光起電力模組。
太陽電池單元具有：將入射光取入內部的機能，將取入的入射光轉換為電能(energy)的機能，及將轉換的電能取出至外部的機能等3個基本機能。太陽電池單元為了提升其性能而採取分別有效地執行3個基本機能的對策。
另一方面，太陽電池單元為了減低其和既有電力間之成本(cost)差距而強烈地要求低成本化，結構或製造方法之簡化，各個工程的低成本化亦積極被進行。但是，現實上當兩者互相抵斥時，寧可忍受些微的性能降低而以低成本化手段為優先考慮者亦不少。其之一例有例如藉由雜質之熱擴散來形成pn接面時，係採取在受光面及相反側之面(基板之背面)形成pn接面。
以下說明習知太陽電池單元之製造方法。首先，將個片化(slice)時之損傷(damage)已被除去及已形成有紋理結構(texture structure)的p型矽(silicon)基板投入擴散爐，例如在三氯化磷(phosphorus oxychloride)(POCl3)蒸汽存在下進行加熱。如此則，磷(phosphorus)熱擴散至p型矽基板 表面而於p型矽基板表層形成n型雜質擴散層，形成pn接面。
接著，於氫氟酸(hydrofluoric acid)溶液中將形成於p型矽基板的磷玻璃(phosphorus glass)層除去，進一步實施pn接面之分離。之後，於n型雜質擴散層上形成氮化矽膜(SiN膜)等作為抗反射膜。
接著，藉由網版(screen)印刷於p型矽基板之受光面實施含銀的糊(paste)之印刷。另外，藉由網版印刷將含鋁(aluminum)的鋁糊(aluminum paste)印刷於p型矽基板之背面大致全面之後，藉由網版印刷將含銀的銀糊(silver paste)印刷於p型矽基板之背面之一部分，實施乾燥。之後，實施燒結處理而獲得受光面側電極與背面側電極。
於上述工程之中，pn接面之形成可謂太陽電池單元之心臟部而為極重要的工程。藉由雜質之熱擴散來形成pn接面的手法，就pn接面之形成方法而言乃具有量產性及低成本性優點的手法。其反面為不論是半導體基板之表面或背面，在半導體基板之中雜質會被擴散至露出的全面可謂大致上唯一之難點。
就太陽電池單元而言需要pn接面的部分為受光面側，側面與背面則無須pn接面。因此，將形成於半導體基板側面或背面的雜質擴散層予以除去或使無效化的手法，被提案者有各種方法。例如將形成於p型半導體基板背面的雜質擴散層予以除去或使無效化的最代表性方法為，將含鋁糊印刷、燒結於半導體基板背面的方法。矽與鋁在較低温下具有合金化(鋁合金化)之性質，而且鋁為III族元素。因此，含鋁糊通過燒結而使半導體基板背面再度成為p型化，可使半導體基板背面之 pn接面無效化。該方法為具有實用性優點的方法，而被使用於現在生產的多數結晶系矽太陽電池單元之製造。
【先行技術文献】 【專利文献】
【專利文献1】日本特開2012-160694號公報
欲將太陽電池單元之電能取出至外部時，電極被要求具有和銅配線等外部連接性。鋁電極不包括該性質，因此除鋁電極以外大多採取將銀電極設於半導體基板背面側來確保上述連接性。但是，於半導體基板背面側和銀電極呈接觸的區域並未被供給鋁，無法藉由上述鋁合金來發揮無效化作用，而有pn接面殘存於半導體基板背面側的問題。
依據發明者之檢討發現，於背面銀電極之形成部分殘存與不殘存pn接面時，開路電壓(open circuit voltage,Voc)會產生5mV左右之差。欲達成太陽電池單元(Solar cell)之高光電轉換效率時該差無法無法忽視。
作為迴避半導體基板背面側之pn接面殘存的手段，例如有藉由塗布型擴散來迴避pn接面之形成於背面，或藉由單面蝕刻(etching)而僅除去背面側之pn接面的方法等。但是，彼等方法之實施需要大型設備，附加產生的加工成本或材料成本無法忽視等，基於成本或生產性等理由該執行大多被擱置。因此，現實上大部分係在pn接面殘存於半導體基板背面側之狀態下進行太陽電池單元之生產。
另外，專利文献1所示方法亦可以視為迴避半導體基板背面側之pn接面殘存之一例。專利文献1之中，係使用通稱為摻雜糊(doping paste)的無機矽系之糊、亦即含硼(boron)之糊，於半導體基板背面側進行高擴散濃度的P型層之形成。但是，參照專利文献1前段內容可知，摻雜糊亦非廉價之材料，因此和其他習知例同樣，結果是大多不被採用。
此外，磷(P)擴散重要的副作用例如有磷鈍化(phosphorus passivation)。此係指摻雜劑(dopant)之磷除了摻雜劑本身的作用以外，對於矽結晶中降低半導體品質的因子(總稱為生命期抑制因子(life time killer))加以驅使使其無效化，而發揮提高生命期或擴散長度等半導體物性的作用。當然，磷係由半導體基板中之露出於擴散中氛圍(atmosphere)的部分被供給。因此，就此一觀點而言不論表背側面，儘可能由多數半導體基板之露出面接受磷之供給乃較好者。亦即，半導體基板背面側之高擴散濃度的P型層全部使用摻雜糊來形成的方法，就此一觀點而言屬於不利。
另外，例如較理想亦可於半導體基板背面全面先行進行鋁糊之印刷‧燒結而形成BSF層，僅於欲形成背面銀電極處選擇性將鋁糊除去之後，再行形成背面銀電極之方法。但是，此不僅工程複雜，燒結的金属糊為金属‧陶瓷(陶瓷類之複雜混合體)，其之潔淨除去以及更進一步之選擇性進行該除去處理乃極為困難者。
藉由化學反應進行該混合體之除去時，工程更為複雜。另外，使用研削或研磨等物理手法進行混合體之除去 時，基於基板係使用高結晶性、低韌性的半導體矽結晶，全體破損‧破壊之風險(risk)大。因此，結論是如上述說明，甘願接受些許之性能降低而乃以低成本化手段為優先。
本發明有鑑於上述問題，目的在於使用雜質之熱擴散於半導體基板形成pn接面時，可以防止或抑制該半導體基板背面側的pn接面之殘存引起之影響，可獲得具有良好光電轉換效率的光起電力裝置及其製造方法以及光起電力模組。
為解決上述課題達成目的，本發明的光起電力裝置係包括：p型半導體基板，於一面側具有被擴散有n型雜質元素的n型雜質擴散層；第1電極，其被形成於上述一面側，電連接於上述n型雜質擴散層；及第2電極，其包含由含鋁材料構成的鋁系電極及由含銀材料構成的銀系電極，係和上述半導體基板之另一面側接觸而被形成；於上述半導體基板之另一面側中與上述銀系電極呈接觸部分的n型雜質元素之濃度，係較上述n型雜質擴散層中之n型雜質元素之濃度為低；於上述半導體基板之另一面側之面內中，上述銀系電極的面積，與在上述半導體基板內的載子擴散長度內使上述銀系電極之圖案於上述半導體基板之另一面側之面內朝向外側擴展成的周邊區域的面積之和，係在上述半導體基板之另一面側的面積之10%以下。
依據本發明所能達成的效果為，使用雜質之熱擴散於半導體基板形成pn接面時，可以防止或抑制該半導體基板背面側的pn接面之殘存引起之影響，可獲得具有良好光電轉換 效率的光起電力裝置。
1‧‧‧半導體基板
1a‧‧‧p型多結晶矽基板
2‧‧‧p型多結晶矽基板
3‧‧‧n型雜質擴散層
4‧‧‧抗反射膜
5‧‧‧受光面側電極
6‧‧‧表銀網狀電極
7‧‧‧表銀輔助電極
7a‧‧‧銀糊
8‧‧‧背面側電極
9‧‧‧背面鋁電極
9a‧‧‧鋁糊
10‧‧‧背面銀電極
10a‧‧‧銀糊
10e‧‧‧周邊區域
11‧‧‧合金部
12‧‧‧p+層(BSF(Back Surface Field)層)，第1BSF層
13‧‧‧pn接面
21‧‧‧玻璃糊層
31‧‧‧第2BSF層
32‧‧‧摻雜糊層
103‧‧‧n型雜質擴散層
【圖1-1】圖1-1係表示本發明實施形態1的太陽電池單元由受光面側看到的上面圖。
【圖1-2】圖1-2係表示本發明實施形態1的太陽電池單元由受光面的相反側之面(背面)側看到的下面圖。
【圖1-3】圖1-3係表示圖1-1的A-A方向之太陽電池單元的重要部分剖面圖。
【圖1-4】圖1-4係表示本發明實施形態1的太陽電池單元之背面側電極，及使該背面側電極之形狀在擴散長度內朝外側擴展而成的周邊區域(擴展區域)之平面圖。
【圖2-1】圖2-1係本發明實施形態1的太陽電池單元之製造工程說明用剖面圖。
【圖2-2】圖2-2係本發明實施形態1的太陽電池單元之製造工程說明用剖面圖。
【圖2-3】圖2-3係本發明實施形態1的太陽電池單元之製造工程說明用剖面圖。
【圖2-4】圖2-4係本發明實施形態1的太陽電池單元之製造工程說明用剖面圖。
【圖2-5】圖2-5係本發明實施形態1的太陽電池單元之製造工程說明用剖面圖。
【圖2-6】圖2-6係本發明實施形態1的太陽電池單元之製造工程說明用剖面圖。
【圖2-7】圖2-7係本發明實施形態1的太陽電池單元之製造工程說明用剖面圖。
【圖2-8】圖2-8係本發明實施形態1的太陽電池單元之製造工程說明用剖面圖。
【圖3】圖3係本發明實施形態1的太陽電池單元之製造工程說明用流程圖(flow chart)。
【圖4】圖4係依據1片太陽電池單元內之高開路電壓V1與低開路電壓V2之比率，而算出太陽電池單元全體之開路電壓(芯開路電壓)的結果之特性圖。
【圖5】圖5係表示習知太陽電池單元之構成的重要部分剖面圖。
【圖6】圖6係表示在背面銀電極之形成部分殘存與不殘存pn接面時的太陽電池單元之開路電壓(Voc)之一例的特性圖。
【圖7】圖7係表示實施形態2的太陽電池單元之構成圖，係和圖1-3對應的重要部分剖面圖。
【圖8-1】圖8-1係表示本發明實施形態2的太陽電池單元之製造工程說明用剖面圖。
【圖8-2】圖8-2係表示本發明實施形態2的太陽電池單元之製造工程說明用剖面圖。
【圖8-3】圖8-3係表示本發明實施形態2的太陽電池單元之製造工程說明用剖面圖。
【圖9】圖9係表示本發明實施形態2的太陽電池單元之製造工程說明用流程圖。
【圖10】圖10係表示由具有第1BSF層與第2BSF層的1片太陽電池單元內之高開路電壓V1與低開路電壓V2之比率，算出太陽電池單元全體之開路電壓(芯開路電壓)的結果之特性圖。
以下依據圖面詳細說明本發明的光起電力裝置及其製造方法、光起電力模組之實施形態。又，本發明不限定於以下之記述，在不脫離本發明要旨範圍內可作適當變更。另外，以下所示圖面中為容易理解，各構件之縮尺有可能和實際不同。於各圖面間亦同樣。另外，於平面圖為了圖面容易觀看而有可能附加斜線(hatching)。
實施形態1．
圖1-1~圖1-4係表示實施形態1的光起電力裝置、亦即太陽電池單元之構成圖，圖1-1係由受光面側看到的太陽電池單元之上面圖，圖1-2係由受光面的相反側之面(背面)側看到的太陽電池單元之下面圖，圖1-3係沿圖1-1的A-A方向之太陽電池單元的重要部分剖面圖。圖1-4為背面側電極以及使該背面側電極之圖案(形狀)在擴散長度內朝外側擴展成的周邊區域(擴展區域)之概念模式之表示用平面圖。
實施形態1的太陽電池單元，係包括：半導體基板1，其為具有光電轉換機能的太陽電池單元基板，具有pn接面13；抗反射膜4，係形成於半導體基板1之受光面側之面(表面)，由用於防止受光面對於入射光之反射的絕縁膜、亦即矽氮化膜(SiN膜)構成；第1電極之受光面側電極5，係於半導體基板1之受光面側之面(表面)被抗反射膜4包圍而被形成； 及第2電極的背面側電極8，係形成於半導體基板1之受光面的相反側之面(背面)。背面側電極8係包含：含鋁的鋁系電極、亦即背面鋁電極9；含銀的銀系電極、亦即背面銀電極10；及背面鋁電極9與背面銀電極10之連接部的合金部11。
半導體基板1，係由第1導電型層的p型多結晶矽基板2，及在半導體基板1之受光面側藉由磷擴散而形成的第2導電型層之雜質擴散層(n型雜質擴散層)3，來構成pn接面13。又，半導體基板不限定於p型多結晶之矽基板，亦可使用p型單結晶之矽基板等結晶系矽基板。
受光面側電極5係包含長尺細長之表銀網狀(grid)電極6及表銀輔助電極(bus electrode)7而形成為例如梳形形狀，電連接於n型雜質擴散層3。表銀網狀電極6，係為了收集半導體基板1產生的電而於受光面被局部性設置。表銀輔助電極7係為了將表銀網狀電極6收集的電取出而和表銀網狀電極6呈大略正交設置。
另外，於半導體基板1之背面，在除了外緣區域之一部分以外的全體設置由鋁材料構成的背面鋁電極9，在和表銀輔助電極7對應的位置，設置朝和該表銀輔助電極7大略同一方向延伸而由銀材料構成的背面銀電極10。
另外，於半導體基板1之背面，如圖1-4所示半導體基板1之面內中背面銀電極10的形成面積，與在半導體基板1內的載子擴散長度內使背面銀電極10之圖案(形狀)於半導體基板1之面內朝向外側擴展成的周邊區域(擴展區域)10e的面積之和，係設為半導體基板1之背面側的面積之10%以下，較好是 設為8%以下。於圖1-4，周邊區域(擴展區域)10e之外邊緣部以虛線表示。本事項如後述說明。
於半導體基板1之背面側之表層部中的背面鋁電極9之正下方區域，形成以高於半導體基板1之濃度含有p型雜質元素的p+層(BSF(Back Surface Field)層)12。亦即，BSF12係設為以高於p型多結晶矽基板2之濃度含有鋁元素的鋁高濃度部。p+層(BSF層)12係為了獲得BSF效果而設，係藉由能帶(band)結構之電場來提高p型層(p型多結晶矽基板2)之電子濃度，以使p型層(p型多結晶矽基板2)中之電子不致於消逝。
又，圖中雖省略，於半導體基板1(n型雜質擴散層3)之受光面側之表面，係以高密度形成作為紋理結構的微小凹凸。微小凹凸具有於受光面特別針對反射光之角度予以變化，通過複數次之反射來抑制實質之反射率，而使光閉鎖的機能。
於該構成的太陽電池單元，太陽光由太陽電池單元之受光面側照射至半導體基板1之pn接面13時，產生電洞(hole)與電子。藉由pn接面13之電場使產生的電子朝n型雜質擴散層3移動，電洞朝p型多結晶矽基板2移動。如此則，n型雜質擴散層3成為電子過剩，p型多結晶矽基板2成為電洞過剰之結果，產生光起電力。藉由該光起電力之作用將pn接面設為順向偏壓(bias)，使連接於n型雜質擴散層3的受光面側電極5成為負(minus)極，隔著BSF層12連接於p型多結晶矽基板2的背面側電極8成為正(plus)極，電流流入未圖示的外部電路。
接著，參照圖2-1~圖2-8及圖3說明該太陽電池單元之製造方法之一例。圖2-1~圖2-8為實施形態1的太陽電池單元之製造工程說明用剖面圖。圖3為實施形態1的太陽電池單元之製造工程說明用流程圖。
首先，準備例如適合民生用太陽電池單元而被最多使用的p型多結晶矽基板(以下，稱為p型多結晶矽基板1a)(圖2-1)作為半導體基板。於此，p型多結晶矽基板1a之厚度或尺寸並未特別限定，例如p型多結晶矽基板1a之厚度設為200μm，尺寸設為150mm×150mm。
p型多結晶矽基板1a，係藉由鋼絲鋸(wire saw)對溶融矽被冷却固化而得的晶錠(ingot)實施切片而製造，因此表面會殘留切片之損傷(損傷層)。該表層之損傷層，其結晶性極為不佳，無法充分發揮半導體元件之機能，需要予以除去。因此，首先亦兼作為該損傷層之除去，而將p型多結晶矽基板1a浸漬於氧或加熱的鹼性(alkali)溶液、例如氫氧化鈉(sodium)水溶液中進行表面蝕刻，而將矽基板之切出時產生存在於p型多結晶矽基板1a之表面附近的損傷區域除去(步驟(step)S10)。
另外，在損傷除去之同時，或損傷除去之後，於p型多結晶矽基板1a之受光面側之表面以高密度形成作為紋理結構的微小凹凸(未圖示)。將該紋理結構形成於半導體基板1之受光面側，可於太陽電池單元之表面產生光之多重反射，使射入太陽電池單元的光有效地被半導體基板1之內部吸收，可以有效地減低反射率，提高轉換效率。
又，本發明係關於光起電力裝置之背面結構的發明，紋理結構之形成方法或形狀並未特別限定。例如，可使用含有異丙醇(isopropyl alcohol)(IPA)的鹼性水溶液或主要由氫氟酸、硝酸之混合液構成的酸蝕刻方法，將一部分設有開口的遮罩(mask)材形成於p型多結晶矽基板1a之表面，藉由該遮罩材進行蝕刻而於p型多結晶矽基板1a之表面獲得正六角柱(honeycomb)結構或逆角錐(inverted pyramid)結構的方法，或者使用反應性氣體蝕刻(gas etching)(RIE：Reactive Ion Etching)的手法等任一手法。
接著，於以高密度形成有紋理結構之微小凹凸的p型多結晶矽基板1a之背面側，選擇性形成玻璃糊(glass paste)層21，其成為後述磷之熱擴散時選擇性防止p型多結晶矽基板1a背面之磷之擴散(步驟S20，圖2-2)。玻璃糊層21，係由以玻璃(glass)為主成分的糊材料構成。另外，玻璃糊層21之厚度，例如設為5μm~20μm左右，於後述磷擴散處理中可以防止磷透過玻璃糊層21朝p型多結晶矽基板1a之擴散。
玻璃糊層21之形成方法可以網版印刷法為代表，但亦可藉由噴霧(spray)法或塗布法等印刷物全體使用之其他方法。於本實施形態，係以防止p型多結晶矽基板1a背面中的磷之擴散為第1目的，因此玻璃糊層21之摻雜劑之含有並非必要。因此，玻璃糊層21設為無添加摻雜劑乃較好者，或者含有摻雜劑時以含有硼(B)、鋁(Al)等p型雜質為較好。但是，為了在p型多結晶矽基板1a之背面不形成n型雜質擴散層，較好是不含有磷或砷(As)等n型雜質。本實施形態中於玻璃糊層21 設為無添加摻雜劑。
p型多結晶矽基板1a之背面側的玻璃糊層21之形成區域，係設為包含後續工程之形成背面銀電極10之區域的區域。又，玻璃糊層21之形成區域未必要包含背面銀電極10之形成區域之全部亦可獲得本實施形態之效果。但是，欲獲得最大效果時玻璃糊層21之形成區域設為包含背面銀電極10之形成區域之全部乃較好者。
玻璃糊層21，較好是例如於p型多結晶矽基板1a之背面側，相對於背面銀電極10之形成用之電極糊被印刷形成的電極形成區域，在p型多結晶矽基板1a之背面之面方向由該電極形成區域朝外側擴展1mm範圍之區域內予以形成。如此則，可以在通常之電極印刷工程所使用程度的定位精確度下，不致於對玻璃糊層21的形成區域內造成影響，而可以進行後續之背面銀電極印刷。又，電極形成時如後述說明將玻璃糊層21除去。
又，玻璃糊層21之較佳形成區域，在p型多結晶矽基板1a之背面之面方向由電極形成區域朝外側擴展的寬度(擴展寬度)，並不限定於1mm。亦可謂自背面銀電極10之電極形成區域起之擴展寬度為0.5mm~2mm之範圍。亦即，自電極形成區域起之擴展寬度設為0.5mm~2mm之範圍乃較好者。電極形成區域起之擴展寬度未達05mm時，電極印刷工程需要在寬廣面積進行高度的印刷定位，定位處理之負擔變大較為不好。另外，電極形成區域起之擴展寬度大於2mm時，玻璃糊之浪費使用無法忽視，而較為不好。
接著，玻璃糊層21於100℃~200℃之温度下乾 燥，使玻璃糊層21之主要的有機成分脫離。接著將p型多結晶矽基板1a投入擴散爐，於擴散材料氣體導入前之加熱環境下，使有機成分大略完全脫離，成為無機物化。如此則，玻璃糊層21成為和矽氧化物大略同等材質。
接著，於同一擴散爐內在n型雜質的磷(P)之氛圍下加熱p型多結晶矽基板1a，藉由熱擴散進行pn接面之形成。藉由該工程使磷(P)擴散至p型多結晶矽基板1a之表面而形成n型雜質擴散層3，形成半導體pn接面13(步驟S30，圖2-3)。於本實施形態，p型多結晶矽基板1a係於三氯化磷(POCl3)氣體氛圍中，例如於800℃~850℃之温度下加熱而形成n型雜質擴散層3。
於此，於p型多結晶矽基板1a係在矽表面呈露出之面全部形成n型雜質擴散層3。因此，除了玻璃糊層21的形成區域以外，在p型多結晶矽基板1a中之全部之表背面及側面被形成n型雜質擴散層3。亦即，在除了玻璃糊層21的形成區域，即在除了包含後續工程中用來形成背面銀電極10的電極形成區域的部分以外之區域，藉由磷擴散而形成n型雜質擴散層3。又，於本實施形態，玻璃糊層21之作用係防止p型多結晶矽基板1a之背面中的磷之擴散，因此擴散條件不因為玻璃糊層21而特別受到限定。例如，控制磷(P)之擴散以使n型雜質擴散層3之片(sheet)電阻為30Ω/□~100Ω/□，較好是為50Ω/□~80Ω/□。
另外，磷擴散中於p型多結晶矽基板1a係由矽表面呈露出的面進行磷之擴散，因此p型多結晶矽基板1a本身的n型 雜質濃度亦增加，而產生重要的副作用之磷鈍化。另外，於p型多結晶矽基板1a在形成有玻璃糊層21的區域未被進行磷擴散。因此，於p型多結晶矽基板1a之中，玻璃糊層21的形成區域、即包含後續工程中用來形成背面銀電極10的電極形成區域的部分，其之n型雜質濃度係較其以外的區域之n型雜質濃度為低。
於n型雜質擴散層3之形成後之表面，係被形成以磷之氧化物為主成分的磷玻璃(矽氧化膜與磷氧化物之混成物)層，該磷玻璃層係使用氫氟酸水溶液等予以除去。又，玻璃糊層21，如上述說明，係經由乾燥及擴散爐內之加熱使有機成分脫離而質變為主要由矽氧化物構成的無機物。因此，玻璃糊層21，係於該磷玻璃層之除去工程和磷玻璃層同樣被除去(步驟S40，圖2-4)。於此，於p型多結晶矽基板1a之背面，在玻璃糊層21被除去的區域未形成有n型雜質擴散層3。
接著，進行pn接面13之分離(步驟S50，圖2-5)。n型雜質擴散層3，係於p型多結晶矽基板1a之表面同樣被形成，因此表面與背面成為電連接狀態。因此，形成背面側電極8及受光面側電極5時，背面側電極8與受光面側電極5係成為電連接。欲切斷該電連接而進行pn接面13之分離。如此則可以獲得半導體基板1，其pn接面13係由第1導電型層的p型多結晶矽2，與形成於該p型多結晶矽2之受光面側的第2導電型層之n型雜質擴散層3構成。
代表性的pn接面之分離方法，例如有使用電漿蝕刻(plasma etching)的端面蝕刻或使用雷射(laser)加工的 溶融分離等。又，實施使用電漿蝕刻的端面蝕刻時，pn接面之分離於該時點進行乃較好者。另外，實施使用雷射加工的溶融分離時，pn接面之分離亦可於電極形成後實施。
接著，於形成有n型雜質擴散層3的p型多結晶矽基板1a之受光面側，為求光電轉換效率之改善，而形成作為抗反射膜4的例如矽氮化膜(SiN膜)(步驟S60，圖2-6)。抗反射膜4之形成，例如係使用電漿CVD法，使用矽烷(silane)或氨(ammonia)之混合氣體來形成作為抗反射膜4的矽氮化膜。抗反射膜4之膜厚及折射率被設為最能抑制光反射之值。又，抗反射膜4亦可將不同折射率之2層以上之膜予以積層。另外，抗反射膜4之形成可使用，濺鍍(sputtering)法等不同的成膜方法。另外，抗反射膜4亦可形成矽氧化膜。
接著，藉由網版印刷形成電極。首先，製作受光面側電極5(燒結前)。亦即，於半導體基板1之受光面之抗反射膜4上，對應於表銀網狀電極6與表銀輔助電極7之形狀，藉由網版印刷將含有玻璃料(glass frit)的電極材料糊之銀糊予以塗布之後，使銀糊乾燥(步驟S70，圖2-7)。又，圖中僅表示銀糊之中的表銀輔助電極7形成用之銀糊7a部分。
接著，於半導體基板1之背面側，藉由網版印刷對應於背面鋁電極9之形狀進行電極材料糊的鋁糊9a之塗布，更進一步對應於背面銀電極10之形狀進行電極材料糊的銀糊10a之塗布，使乾燥(步驟S80，圖2-7)。銀糊10a之印刷區域(背面銀電極10之形成區域)係如後述。
之後，同時對半導體基板1之表面及背面之電極糊 進行燒結，而於半導體基板1之表側基於銀糊中含有的玻璃材料而在抗反射膜4溶融期間使銀材料與矽接觸而再度凝固。如此而獲得作為受光面側電極5之表銀網狀電極6及表銀輔助電極7，受光面側電極5與n型雜質擴散層3被電連接(步驟S90，圖2-8)。該製程(process)稱為燒穿(fire through)法。如此則，n型雜質擴散層3可以獲得和受光面側電極5之間的良好電阻性接合。
另外，於半導體基板1之背面側，鋁糊9a及銀糊10a被進行燒結，而形成背面鋁電極9及背面銀電極10，更進一步形成兩者之連接部的合金部11。另外，與此並行地，鋁糊9a會與半導體基板1之背面之矽產生合金化反應，於其之再固化之過程使含鋁摻雜劑的BSF層12被形成於背面鋁電極9之正下方(圖2-8)。如此則可使形成於半導體基板1之背面側的雜質擴散層3反轉為p型層而使半導體基板1之背面之pn接面無效化。BSF層12，例如係以3μm以上之厚度(深度)被形成。另外，和本發明之本質雖然關係不大，但就抑制彎曲之觀點而言，BSF層12之厚度設為10μm以下乃較好者。
另外，在半導體基板1之背面之背面銀電極10之正下方區域，燒結過程並未供給鋁糊9a，因此未引起鋁糊9a與矽之合金化反應，未形成含鋁摻雜劑的BSF層12。又，圖中省略表銀網狀電極6之記載。
燒結係於大氣氛圍中，例如於750~900℃之範圍選擇燒結温度而實施。燒結温度之選擇係依據太陽電池單元之結構或電極糊之種類加以考慮。
藉由實施以上之工程可以製作圖1-1~圖1-3所示本實施形態的太陽電池單元。又，電極材料之糊對於半導體基板1之配置順序，於受光面側與背面側可被替換。
接著，說明實施形態1之銀糊10a之印刷區域(背面銀電極10之形成區域)。背面銀電極10形成用之銀糊10a，於半導體基板1之背面係以被收納於形成有玻璃糊層21的區域內，亦即在未形成有n型雜質擴散層的區域內的方式予以印刷。但是，基於以下理由，銀糊10a之印刷區域或形狀被控制於一定之範圍內乃較好者。由銀糊10a之印刷區域或形狀以逆算方式而將上述玻璃糊層21之印刷區域或形狀控制於一定之範圍內乃較好者。
銀電極與矽結晶之連接時，雖能獲得歐姆(ohmic)連接(歐姆接觸)，但該部分之表面再度結合速度極大，特別會成為減低開路電壓(Voc)之主要原因。因此，半導體基板1之背面即使無殘存n型雜質擴散層3之情況下，也會因為該區域或形狀而抵消無殘存n型雜質擴散層3之效果。為了防止此，需要對玻璃糊層21及背面銀電極10之形成區域或形狀進行控制。
1片太陽電池單元內同時存在開路電壓(Voc)高的區域(高開路電壓區域)與低的區域(低開路電壓區域)時，太陽電池單元全體之開路電壓(Voc)可考慮為並聯連接。另外，二極體(diode)之電流與電壓之關係係對應於指數函數，因此即使太陽電池單元內之低開路電壓區域之比率小，對於太陽電池單元全體之開路電壓之影響亦不小。
圖4係表示在1片太陽電池單元內高開路電壓設為 V1，低開路電壓設為V2時，算出兩者之比率對於太陽電池單元全體之開路電壓(芯開路電壓)的結果之特性圖。於圖4，低開路電壓區域的面積比率圖示於横軸，太陽電池單元全體之開路電壓圖示於縱軸。本實施形態中為實現太陽電池單元之高光電轉換效率，太陽電池單元全體之開路電壓要求至少為高開路電壓與低開路電壓之差(V1-V2)之70%以上之水準，較好是80%以上之水準。依據圖4，低開路電壓區域的面積比率要求至少10%以下，較好是8%以下。又，關於下限，基於需要大於後述之背面銀電極10的面積比率，因而較好是設為大於2%。基於形狀等關係考量，針對超過之程度並未特別限定，但是非得具體表示時現實上以1%左右的值較佳。亦即，2%+1%=3%左右為下限。
於半導體基板1之背面可以背面銀電極10被印刷(形成)之區域作為低開路電壓區域。但是，低開路電壓區域的面積對於半導體基板1之背面的面積之面積比率，並非單指背面銀電極10之印刷部分的面積比率。針對低開路電壓區域考慮時，以背面銀電極10之印刷部分視為低開路電壓區域乃當然者，但是除了背面銀電極10之印刷部分以外，需要加入受其影響的部分而針對低開路電壓區域予以考量。於此所謂「受影響」，係指太陽電池單元內產生的載子(產生載子)，比起太陽電池單元基板(半導體基板1)之半導體材料自身之本體(bulk)再度結合更快速擴散至界面而再度結合之意義。因此，此之所謂影響，係和產生載子可以擴散的距離，亦即載子之擴散長度有密接之關連性。
近來以高光電轉換效率為目的的太陽電池單元，其使用的單結晶矽或多結晶矽之擴散長度(基板擴散長度)較大乃事實上之前提條件，要求至少300μm以上，標準為500μm以上之擴散長度。以下說明例如基板擴散長度為500μm之事例。
可使用該擴散長度更精確求出上述低開路電壓區域的面積比率。具體言之為，本事例中針對背面銀電極10之印刷部分，係包含在擴散長度：500μm內朝外側擴展的周邊區域(擴展區域)10e而加以求出。亦即，如圖1-4所示，包含背面側電極10及使該背面側電極10之形狀在擴散長度內朝外側擴展的周邊區域(擴展區域)10e，而據以求出低開路電壓區域的面積比率。如此求出的低開路電壓區域的面積比率，係如上述說明設為至少10%以下，較好是設為8%以下。
背面銀電極10之印刷部分具有分割為，數條之帯狀、島狀的形狀時，低開路電壓區域的面積比率包含上述周邊區域10e而較背面銀電極10之印刷部分的面積比率稍微增加之程度下，亦可謂適用於本實施形態之形狀。
另外，背面銀電極10之印刷部分具有以複數個細長的線狀形狀配列而成的形狀，複數個小的島狀‧點(dot)狀之形狀以格子狀等配置而成的形狀等時，係對個別之背面銀電極10之單位形狀之大小分別附加擴散長度內之擴展區域。此時，背面銀電極10之印刷部分加上周邊區域10e的區域之合計的面積比率，相較於背面銀電極10之印刷部分的面積比率會大幅增加，對太陽電池單元全體之開路電壓降低的影響變大，而不適用於本實施形態。
以下使用更直接的具體例說明上述低開路電壓區域的面積比率。於此，本實施形態的太陽電池單元之較佳的「背面銀電極10之印刷部分」之形狀之事例係設為樣本(sample)A及樣本B，本實施形態的太陽電池單元較不好的「背面銀電極10之印刷部分」之形狀之事例設為樣本C及樣本D。
各別之樣本中設於半導體基板1背面的背面銀電極10之個別形狀之詳細係如表1所示。另外，於表1亦合併表示「背面銀電極10之印刷部分」的本體形狀區域，以及包含「擴散長度：500μm之擴展區域」的合計區域形狀，相對於半導體基板1之背面的面積之各別的面積比率。半導體基板1之尺寸(size)設為15cm×15cm，半導體基板1的面積為225cm2。於樣本A~樣本D之任一，背面銀電極10本身的面積比率大略統一為5.0%。
如表1所示，算出「背面銀電極10之印刷部分」之本體形狀區域加上「擴散長度：500μm之擴展區域」的合計區域的面積比率時，和「背面銀電極10之印刷部分」之本體形狀 區域比較，樣本A及樣本B的面積比率之增加收斂於為1%多。另外，樣本C及樣本D之面積比率則大幅增加至30%~40%左右。因此，樣本C及樣本D為上述「受到影響」區域而導致低開路電壓區域的面積比率變大，半導體基板1之背面中的表面再度結合而引起開路電壓(Voc)之減低幅度變大。
如上述說明，欲維持開路電壓(Voc)於高水準時，重要者不僅在於背面銀電極10之單純的面積比率，背面銀電極10之形狀亦須設為樣本A及樣本B之例示形狀。因此，包含防止磷擴散的玻璃糊層21之形成區域、形狀等在內，來設定對應於背面銀電極10之條件的區域乃重要者。
另外，背面銀電極10之本來之作用，係作為由太陽電池單元將電能取出至外部的標籤(tab)用線材，亦即維持實體接著強度及電氣連接之兩方者。因此，背面銀電極10亦同時需要確保標籤用線材之實體接著強度及電氣連接之良好性。
於此，強度係指背面銀電極10與太陽電池單元本體的結晶矽(半導體基板1之背面)之間的實體接著強度，及背面銀電極10與標籤用線材之間的實體接著強度之兩方。但是，實際上大多指背面銀電極10與結晶矽之間之接著強度。就此一觀點來看，背面銀電極10較好是150mm平方尺寸之太陽電池單元中作為2個輔助電極而通常被使用的輔助電極之寬度：2mm以上之帯狀或島狀之形狀，面積比率為2%以上。背面銀電極10的面積比率為2%以上，可以確保背面銀電極10與結晶矽之間之接著強度。又，至於上限，基於和上述低電壓區域必較面 積比率需要較小，而以不大於10%為較好。亦須考慮形狀等關係，因此未満之程度並不特別限定，非得具體表示時1%左右乃現實上較佳之值。亦即，10%-1%=9%，或8%-1%=7%左右為上限。
此情況下，更好的形狀係以背面銀電極10為島狀、圓形狀、矩形狀等予以表現，而成為在半導體基板1之面方向被分割的斷續形狀。於此之圓形狀不限定於完全之圓形，亦包含略圓形狀。同樣，矩形狀不限定於完全之矩形，亦包含略矩形狀。另外，分割的複數個背面銀電極10之各別之形狀，可為同一形狀或不同形狀。
依據表1所示樣本A及樣本B，針對面積比率被減至2%的事例而說明樣本A’，樣本B’，樣本B”。和表1時同樣，各樣本之詳細如表2所示。表2中，樣本A’之背面銀電極10之寬度為1.5mm左右。亦即，較上述2mm以上之數值為小，比起150mm平方尺寸之太陽電池單元中通常作為2個輔助電極使用的輔助電極之寬度(2mm以上)更細。
和標籤用線材間之接著強度，大多論及對標籤用 線材拉申方向(標籤用線材之長邊方向)施加的應力之強度，特別是考慮背面銀電極10與結晶矽(半導體基板1之背面)之間之接著強度時，就表2中之數值而言係和背面銀電極10之寬度尺寸具有大的相關性。此乃因為背面銀電極10之寬度大小，對應力之分散大有助益。樣本A’時，1.52mm之寬度對接著強度之確保不利，電極糊或燒結條件之限制嚴格。
在採用本事例所示2個輔助電極的尺寸為150mm平方之太陽電池單元中通常使用的輔助電極之寬度為2mm以上。樣本A’之背面銀電極10之寬度係較其細。因此，樣本A’之條件不利於上述接著強度之確保，電極糊或燒結條件之限制嚴格。另外，伴隨背面銀電極10之寬度變細，標籤用線材之定位困難性亦增加，更進一步對生產不利。
相對於此，樣本B’及樣本B”，其之背面銀電極10之寬度可以確保樣本A’之2倍或接近4倍之寬度，對接著強度確保及標籤用線材之定位餘裕度雙方均大幅有利。因此，欲獲得高的光電轉換效率特性之同時，確保標籤用線材之接著強度時，背面銀電極10更好是具有2mm以上之寬度，以島狀、圓形狀、略圓形狀、矩形狀、略矩形狀等予以表現而於半導體基板1之面方向被分割之斷續形狀。
因此，考慮上述條件來設定背面銀電極10之形成區域，並據以設定玻璃糊層21之形成區域，使用必要最小限之量的玻璃糊，可以防止或大幅抑制半導體基板1之背面之pn接面之殘存部分之影響。另外，於半導體基板1，在為形成有玻璃糊層21的區域，亦可充分活用磷擴散之重要的副作用、亦即 磷鈍化，可以獲得提升生命期或擴散長度等半導體物性之效果。
作為比較之用而說明習知太陽電池單元。圖5係表示習知太陽電池單元之構成之重要部分剖面圖。又，和實施形態1的太陽電池單元同一構件被附加同一符號並省略說明。另外，由上面及下面看到的結構，係和實施形態1的太陽電池單元相同。
習知太陽電池單元，係和實施形態1的太陽電池單元同樣，包括：具有pn接面13的半導體基板1；抗反射膜4；受光面側電極5；及背面側電極8。背面側電極8係包含：含鋁的背面鋁電極9；含銀的背面銀電極10；及背面鋁電極9與背面銀電極10之連接部的合金部11。另外，習知太陽電池單元係於背面銀電極10之下部區域具有n型雜質擴散層103。
說明該習知太陽電池單元之製造方法。又，於此說明的工程乃使用矽基板的通常之習知太陽電池單元之製造方法，因此不特別圖示。
圖5所示習知太陽電池單元之製造，係藉由圖3所示實施形態1的太陽電池單元之製造工程中不實施玻璃糊層21之形成工程而加以進行。亦即，將已進行損傷除去及紋理結構形成的p型多結晶矽基板投入擴散爐，於三氯化磷(POCl3)蒸汽之存在下加熱而於p型多結晶矽基板表面進行磷之擴散，於p型多結晶矽基板之表層形成n型雜質擴散層3。
接著，於氫氟酸溶液中進行p型多結晶矽基板之磷玻璃層之除去，實施pn接面之分離而形成半導體基板1。之後， 於n型雜質擴散層3上形成作為抗反射膜4的氮化矽膜(SiN膜)。
接著，藉由網版印刷於半導體基板1之受光面以梳形狀印刷含銀的糊。另外，藉由網版印刷於半導體基板1之背面之大略全面印刷含鋁的鋁糊之後，藉由網版印刷於半導體基板1之背面之一部分印刷含銀的銀糊，進行乾燥。之後，實施燒結處理而形成受光面側電極5及背面側電極8。藉由上述而如圖5所示在背面銀電極10之下部區域殘存有n型雜質擴散層103的習知太陽電池單元。
圖6係表示在背面銀電極之形成部分殘存與不殘存pn接面時之太陽電池單元的開路電壓(Voc)之一例的特性圖。於此，在背面銀電極之形成部分殘存有pn接面時，係指在背面銀電極之下部區域殘存有n型雜質擴散層。依據發明者之檢討確認，在背面銀電極之形成部分殘存與不殘存pn接面時，如圖6所示開路電壓(Voc)會產生5mV左右之差。欲達成太陽電池單元之高光電轉換效率時該差無法予以忽視。
另外，於實施形態1的太陽電池單元，係藉由抑制pn接面殘存於該背面銀電極之形成部分所導致開路電壓(Voc)之降低，來達成光電轉換效率之提升。
如上述說明，於實施形態1，係將磷擴散之遮罩層即玻璃糊層21形成於半導體基板1之背面中包含背面銀電極10之形成區域的區域之後，進行磷之熱擴散來形成pn接面。因此，於玻璃糊層21之下部區域未形成有n型雜質擴散層3。接著，於未形成該n型雜質擴散層3的區域將背面銀電極10形成。亦即，於實施形態1實質上具有的特徵為，在半導體基板1之背 面中在接觸於背面銀電極10的部分未被形成pn接面。另外，此情況下，半導體基板1之背面側中與背面銀電極10呈接觸部分的n型雜質元素之濃度，係較半導體基板1本來具有的p型雜質元素之濃度為低。另外，半導體基板1之背面中形成有n型雜質擴散層3的區域，於電極之燒結時係成為含有鋁摻雜劑的BSF層12。如此則可以防止或大幅抑制背面銀電極10之下部區域殘存的n型雜質擴散層3(pn接面)引起的影響(開路電壓之降低)。
另外，於實施形態1，半導體基板1之背面側之面內中背面銀電極10的面積，與在半導體基板1內的載子擴散長度內自背面銀電極10之圖案起而於半導體基板1之背面側之面內朝向外側擴展的周邊區域的面積之和，係設為半導體基板1之背面側的面積之10%以下，如此而可以抑制低開路電壓區域引起的太陽電池單元全體之開路電壓之降低，可以提升太陽電池單元全體之開路電壓。
另外，磷之熱擴散時，在p型多結晶矽基板1a之中未形成有玻璃糊層21的區域，亦可以充分活用磷擴散之重要的副作用即磷鈍化，可以獲得生命期或擴散長度等半導體物性之提升效果。
另外，玻璃糊層21之形成區域，係設為由背面銀電極10之形成區域在擴散長度內朝外側擴展成的範圍，因此玻璃糊之使用量可設為必要最小限之量。另外，採用簡便的方法使用以玻璃為主成份的廉價的糊來形成玻璃糊層21，無須複雜工程及巨大設備，成本或生產性等負擔非常少。
因此，依據實施形態1，可以防止背面側之pn接面殘存引起的特性降低，可以低成本獲得光電轉換效率極佳的太陽電池單元。
實施形態2．
實施形態1係著眼於背面銀電極之下無殘存pn接面之事例加以說明。但是，如使用圖4之說明，乃存在著高開路電壓與低開路電壓之差(V1-V2)之20%~30%範圍之改善可能。實施形態2，係針對背面銀電極之下部區域亦反轉為p型區域，而形成BSF層的事例加以說明。又，和實施形態1同一之構件或相當之部分，未特別說明時係使用和實施形態1同一符號。但是，和實施形態1之BSF層12相當的部分，為了和後述之第2BSF層31之比較而以第1BSF層12予以表示。
圖7係表示實施形態2的光起電力裝置之太陽電池單元之構成圖，係對應於圖1-3的重要部分剖面圖。實施形態2的太陽電池單元和實施形態1的太陽電池單元之差異點在於，背面銀電極10之正下方區域係被設為第2BSF層31。其以外之構成係和實施形態1的太陽電池單元同一，因此詳細說明被省略。
於實施形態1的太陽電池單元，背面銀電極10之正下方區域，係被設為和半導體基板1具有同等之p型雜質濃度的p型層。相對於此，於實施形態2的太陽電池單元，於半導體基板1之背面側，背面銀電極10之正下方區域係被設為第1導電型雜質高濃度部(雜質擴散層)之第2BSF層31，其由p型摻雜劑以高於半導體基板1的濃度擴散而成。p型摻雜劑，例如可實施硼(B)之擴散。
以下參照圖8-1~圖8-3及圖9說明該太陽電池單元之製造方法之一例。圖8-1~圖8-3係表示實施形態2的太陽電池單元之製造工程說明用剖面圖。圖9係表示實施形態2的太陽電池單元之製造工程說明用流程圖。又，以下針對和實施形態1的太陽電池單元之製造工程不同部分加以說明。
首先，和實施形態1同樣，準備例如適合民生用太陽電池單元而被最多使用的p型多結晶矽基板(以下，稱為p型多結晶矽基板1a)(圖8-1)作為半導體基板。於此，p型多結晶矽基板1a之厚度或尺寸並未特別限定，例如p型多結晶矽基板1a之厚度設為200μm，尺寸設為150mm×150mm。
接著，和實施形態1同樣，亦兼作為該損傷層之除去，而將p型多結晶矽基板1a浸漬於氧或加熱的鹼性(alkali)溶液、例如氫氧化鈉(sodium)水溶液中進行表面蝕刻，而將矽基板之切出時產生存在於p型多結晶矽基板1a之表面附近的損傷區域除去(步驟S10)。
另外，在損傷除去之同時，或損傷除去之後，於p型多結晶矽基板1a之受光面側之表面以高密度形成作為紋理結構的微小凹凸(未圖示)。
接著，在以高密度形成有微小凹凸的紋理結構之p型多結晶矽基板1a之背面側，選擇性形成摻雜糊層32(步驟S120，圖8-2)。摻雜糊層32之主材料，和實施形態1之玻璃糊層21同樣可為設定玻璃為主成分的糊材料，係以具有p型摻雜劑機能之元素作為摻雜劑予以混入。就後述說明的加熱順序之關係予以考量時，此種元素以硼為特別好。
摻雜糊層32可以和玻璃糊層21以同樣之方法形成。摻雜糊層32之形成區域之條件，可以設為和實施形態1說明的玻璃糊層21之形成區域相同，設為至少包含背面銀電極10之形成區域的區域。另外，摻雜糊層32之厚度設為例如5μm~20μm左右，於後述磷擴散處理中可以防止磷透過摻雜糊層32朝p型多結晶矽基板1a之擴散。
實施形態1之玻璃糊層21，目的在於防止p型多結晶矽基板1a之背面中之磷擴散。相對於此，實施形態2之摻雜糊層32之設置，係作為遮罩層而選擇性防止磷之熱擴散以形成pn接面(n型雜質擴散層3)時p型多結晶矽基板1a背面中的磷之擴散，同時，為了在背面銀電極10之正下方區域形成第2BSF層31。
接著，使摻雜糊層32於100℃~200℃之温度乾燥，使摻雜糊層32之主要的有機成分脫離。
之後，和實施形態1時同樣，將p型多結晶矽基板1a投入擴散爐，藉由磷之熱擴散來形成pn接面。於實施形態2，係藉由實施形態1未例示的温度控制，而於同一工程中對p型多結晶矽基板1a中之形成有摻雜糊層32的下部區域，亦進行第2BSF層31之形成。亦即，於同一擴散爐內連續進行第2BSF層31與第1BSF層12之形成。
首先，第1擴散工程係進行硼擴散處理。亦即，將p型多結晶矽基板1a投入擴散爐，於氧化氛圍中，例如於800℃~1100℃之温度進行加熱。如此而使摻雜糊層32含有的硼，朝p型多結晶矽基板1a中之形成有摻雜糊層32的下部區域擴散， 而形成第2BSF層31。
該硼之擴散為第2BSF層31之形成用之擴散。因此，相對於pn接面形成用之磷之擴散之深度，以同一程度或其以上之深度進行硼擴散而形成第2BSF層31。該工程之擴散之温度或時間並不特別限定，但是於矽結晶中之擴散係數硼需要比磷稍小。另外，由硼含於摻雜糊層32的狀態之擴散源供給進行擴散。因此，在生產性或量產性考慮時，比起通常的磷擴散之温度，較好是在50℃~200℃的高温進行擴散。
於p型多結晶矽基板1a，針對為形成摻雜糊層32的矽之露出面，磷擴散之n型雜質擴散層係如後述於絕對性氛圍環境之下形成。因此，即使不實施特定處理亦無妨，但是在硼擴散處理中或硼擴散處理之前，於氧化氛圍中使5nm~20nm左右之氧化膜被形成於p型多結晶矽基板1a之表面而進行熱氧化，據以抑制摻雜糊層32之氛圍包圍等引起的硼之2次擴散乃較好。
第2BSF層31之形成後，進行第2擴散工程、亦即下降温度至750~900℃於同一擴散爐內進行磷擴散。藉由該工程而於p型多結晶矽基板1a之表面進行磷(P)擴散，形成n型雜質擴散層3，形成半導體pn接面。該工程之磷之氛圍濃度設為絕對之極濃，可以克服上述氧化膜進行磷擴散，無問題地形成pn接面13(雜質擴散層3)(步驟S130，圖8-3)。但是，即使如此氧化膜乃會稍微發揮磷擴散之抑制效果，因此和通常之處理比較，將温度‧時間‧氛圍濃度之其中任一或複數調整為高濃度擴散側乃較好。此種調整可為例如將温度設為約數℃~十℃ 左右之高温，而使擴散氣體氛圍中之磷化合物之分壓增加數~數十mmHg左右等。
另外，於p型多結晶矽基板1a之中形成有摻雜糊層32的部分，和氧化膜比較，摻雜糊層32具有充分的厚度。因此，藉由摻雜糊層32可以充分防止磷之到達，使第2BSF層31被維持。
又，嚴格講磷擴散之加熱中硼亦進行擴散。但是，如上述說明，硼之擴散係數比磷小，因此和上述硼擴散時比較，擴散之進行極小，無需特別掛慮。另外，就算硼擴散之進行無法忽視之情況下，其亦朝增進BSF機能之方向作用，因此大多數之情況下無需特別考慮。僅在要求特別嚴格的BSF分布曲線(profile)時，始考慮包含磷擴散之加熱在內的全體之加熱條件乃較好者。
藉由硼擴散處理及磷擴散處理之加熱，使摻雜糊層32之有機成分大略完全脫離，摻雜糊層32成為無機物化。如此則，摻雜糊層32在磷擴散處理後成為和矽氧化物大略同等材質。
於n型雜質擴散層3之形成後之表面係形成以磷之氧化物為主成分的磷玻璃(矽氧化膜與磷氧化物之混成物)層，因此使用氫氟酸水溶液等除去該磷玻璃層。又，如上述說明，摻雜糊層32係經由乾燥及擴散爐內之加熱使有機成分脫離而變質為主要由矽氧化物構成的無機物。因此，摻雜糊層32係於該磷玻璃層之除去工程和磷玻璃層同樣被除去(步驟S140)。於p型多結晶矽基板1a之背面，在摻雜糊層32被除去 的區域未被形成n型雜質擴散層3，而被形成第2BSF層31。
以下係和實施形態1同樣實施pn接面分離(步驟S50)~燒結(步驟S90)之工程，獲得圖7所示實施形態2的太陽電池單元。於半導體基板1之背面在配置背面鋁電極9的部分，係和實施形態1同樣形成第1BSF層12。另外，背面銀電極10之形狀、形成面積之條件係準用實施形態1。
於此，第1BSF層12係藉由和第2BSF層31之形成方法完全不同的方法來形成。亦即，第1BSF層12，係透過鋁與矽之合金反應，及其伴隨的溶融極再固化被形成。因此，第1BSF層12相較於第2BSF層31被形成較厚(較深)，通常形成為3μm以上之厚度(深度)。
本來BSF層係使用同型之導電型而變化彼此之濃度的結構，事實上其機能係取代半導體基板背面之一部分機能，降低實質之背面再度結合速度。因此，若於背面銀電極10之下部區域亦形成BSF層，則比起實施形態1更能提高光電轉換效率。另外，對該結構設定一定之條件則改善效果更為顯著。因此，於實施形態2，係於半導體基板1之背面側在背面銀電極10之正下方區域，形成較半導體基板1以更高濃度擴散有p型摻雜劑的雜質擴散層亦即第2BSF層31。
第1BSF層12與第2BSF層31之厚度(深度)或雜質濃度分布曲線不同，其效果嚴格講亦非同一。但是，均為可以充分發揮BSF層機能者，在考量製法之簡便或高度生產性在內可以獲得充分的優勢(advantage)效果。
對應於區域而存在不同雜質濃度分布曲線時，不 論該區域是否為BSF層，相對於面積比率的關係性基本上係和圖4同樣。但是，實施形態2的太陽電池單元時，因為具有第1BSF層12與第2BSF層31，如圖10所示，和圖4比較則低開路電壓V2之高度可以提昇至低開路電壓V2’，低開路電壓區域的面積比率同一之情況下亦可獲得高的開路電壓Voc。因此，實施形態2的太陽電池單元，比起實施形態1的太陽電池單元可以獲得更高的開路電壓Voc。圖10表示透過具有第1BSF層12與第2BSF層31的1片太陽電池單元內之高開路電壓V1與低開路電壓V2之比率，算出太陽電池單元全體之開路電壓(芯開路電壓)的結果之特性圖。
表3係表示藉由模擬算出實施形態2的太陽電池單元之開路電壓Voc變化與第2BSF層31之雜質濃度分布曲線之間的關係之結果。表3之開路電壓Voc之單位為〔mV〕。雜質濃度之峰值(peak)濃度設為3條件。雜質濃度分布曲線之基本形狀，係使用形成機制(mechanism)之近似模型(model)所使用的3種類，亦即溶融再結晶化對應的均勻型(與深度無關，濃度為一定)，對於固體擴散的誤差(error)函數(補正誤差函數(erfc))及高斯(Gaussian)分布之3種類。背面再結合速度，係假設和背面銀電極10之接觸，使用極大值之1×108cm/秒。另外，表3中，深度0之數值為無第2BSF層31之狀態，亦即相當於實施形態1的太陽電池單元。另外，半導體基板1之p型雜質濃度設為4.7×1015cm-3(比電阻=3Ωcm)。
又，表中之數值之中，納入各元素之固溶度或形成機制之性質考慮時，亦包含現實上幾乎不可能者，但在基於 數值計算上之比較用而亦將缺乏現實性背景之計算結果亦予以表記。
由表3可知，和雜質濃度分布曲線之形狀無關，在較深的深度(大的厚度)可得高的開路電壓Voc之計算結果。固體擴散時，就生產性觀點而言深的(厚的)分布曲線形成需要長時間之加熱而非實用，深度1μm左右為實際上之上限。深度1μm時可獲得深度3μm與深度0之開路電壓Voc之差的約70%左右之數值。
另外，第2BSF層31的深度淺時，基於雜質濃度分布曲線之基本形狀之種類而有優劣差異，但只要第2BSF層31的深度為概略0.3μm，即可獲得深度3μm與深度0時之開路電壓Voc之差之約50%前後之數值。未達0.3μm之深度雖亦可得改善效果，但是效果之減低雖顯著，相對地卻難以獲得其他要素(成本或生產性)之優點。因此，第2BSF層31之深度以0.3μm~1μm之範圍較佳。
關於背面銀電極之面積比率，雖亦可逮住朝高光電轉換效率側變化之概率，而朝增大面積比率之方向發展，但此並非有利於成本或生產性，因此非較佳的方向。背面銀電極之面積比率，設為和實施形態1之範圍同樣，而以能獲得更高的開路電壓Voc乃較佳者。
如上述說明，依據實施形態2，藉由使用摻雜糊層32的硼擴散，將第2BSF層31形成於半導體基板1之背面中的包含背面銀電極10之形成區域的區域之後，以摻雜糊層32作為磷擴散之遮罩層而進行磷之熱擴散形成pn接面。因此，於摻雜糊層32之下部區域形成n型雜質擴散層3，形成第2BSF層31。於形成有該第2BSF層31的區域形成背面銀電極10。另外，於半導體基板1之背面形成有n型雜質擴散層3的區域，在電極之燒結時係成為含鋁摻雜劑的BSF層12。如此則，半導體基板1之背面殘存的pn接面部分引起的影響(開路電壓之降低)可被防止或大幅抑制。
又，於實施形態2，半導體基板1之背面側之面內中背面銀電極10的面積，與在半導體基板1內的載子擴散長度內使背面銀電極10之圖案於半導體基板1的背面側之面內朝外側擴展的周邊區域的面積之和，係設為半導體基板1之背面側的面積之10%以下，如此則可以抑制低開路電壓區域引起的太陽電池單元全體之開路電壓之降低，可以提高太陽電池單元全體之開路電壓。
另外，磷之熱擴散時，在p型多結晶矽基板1a之中未形成有摻雜糊層32的區域，亦可以充分活用磷擴散之重要的 副作用、亦即磷鈍化，可以獲得提高生命期或擴散長度等半導體之物性的效果。
另外，將摻雜糊層32之形成區域的範圍，設為自背面銀電極10之形成區域在擴散長度內朝外側擴展而成的範圍，可將摻雜糊之使用量設為必要最小限之量。另外，使用以玻璃為主體的便宜的糊摻雜糊層32，可接續於磷擴散進行硼擴散處理，可採取簡便的方法，無需複雜工程及巨大設備，成本或生產性等負擔非常少。
因此，依據實施形態2，更能防止背面側之pn接面之殘存引起的特性降低，可以低成本獲得更好的光電轉換效率之太陽電池單元。
另外，具有上述實施形態說明的構成之太陽電池單元複數個予以形成，使隣接的太陽電池單元彼此電性串聯連接或或並聯連接，可實現具有良好可靠性、光電轉換效率的太陽電池單元模組。此時，例如只需將隣接的太陽電池單元之一方之背面銀電極10電連接於另一方之受光面側電極5即可。
【產業上之可利用性】
以上，本發明的光起電力裝置及其製造方法，可以用來防止或抑制背面銀電極之下部區域殘存的雜質擴散層之影響。
1‧‧‧半導體基板
2‧‧‧p型多結晶矽基板
3‧‧‧n型雜質擴散層
4‧‧‧抗反射膜
7‧‧‧表銀輔助電極
9‧‧‧背面鋁電極
10‧‧‧背面銀電極
11‧‧‧合金部
12‧‧‧p+層(BSF(Back Surface Field)層)，第1BSF層
13‧‧‧pn接面

Claims (12)

  1. 一種光起電力裝置，包括：p型半導體基板，於一面側具有被擴散有n型雜質元素的n型雜質擴散層；第1電極，係形成於上述一面側，被電連接於上述n型雜質擴散層；及第2電極，其包含由含鋁材料構成的鋁系電極及由含銀材料構成的銀系電極，係和上述半導體基板之另一面側呈接觸而被形成；其中於上述半導體基板之另一面側的表層中在上述銀系電極之下部區域，係包括以高於上述半導體基板之濃度含有p型雜質元素的p型雜質高濃度部，且於上述半導體基板之另一面側的表層中在上述鋁系電極之下部區域包括鋁高濃度部，該鋁高濃度部係以高於上述半導體基板之濃度含有p型雜質之鋁元素。 其特徵在於：上述半導體基板之另一面側中與上述銀系電極接觸部分的n型雜質元素之濃度，係較上述n型雜質擴散層中之n型雜質元素之濃度為低，上述鋁高濃度部的深度比上述p型雜質高濃度部的深度深，上述半導體基板之另一面側的面內中上述銀系電極之面積，與在上述半導體基板內的載子擴散長度內使上述銀系電極之圖案於上述半導體基板之另一面側的面內朝向外側擴展而成的周邊區域之面積之和，係在上述半導體基板之 另一面側的面積之10%以下。
  2. 如申請專利範圍第1項之光起電力裝置，其中上述半導體基板之另一面側中與上述銀系電極接觸部分的n型雜質元素之濃度，係較上述半導體基板中之p型雜質元素之濃度為低。
  3. 如申請專利範圍第1項之光起電力裝置，其中上述p型雜質高濃度部的深度為0.3μm以上1.0μm以下。
  4. 如申請專利範圍第3項之光起電力裝置，其中上述鋁高濃度部的深度為3μm以上。
  5. 如申請專利範圍第1至4項中任一項之光起電力裝置，其中，上述銀系電極，係於上述半導體基板之另一面側之面內呈斷續形狀而被分割為複數個；上述分割為複數個的銀系電極之面積之合計，係在上述半導體基板之另一面側的面積之2%以上。
  6. 如申請專利範圍第5項之光起電力裝置，其中上述斷續形狀為島狀、圓形狀、矩形狀之其中之一或複數。
  7. 一種光起電力裝置之製造方法，包含：在p型半導體基板表面進行n型雜質元素之擴散而於上述半導體基板表面形成n型雜質擴散層的第1工程；將電連接於上述n型雜質擴散層的受光面側電極形成於上述半導體基板之一面側的第2工程；及使第2電極接觸上述半導體基板之另一面側而形成之同時，使形成於上述半導體基板之另一面側的上述n型雜質擴散層的導電型反轉的第3工程，該第2電極係包含由含 鋁材料構成的鋁系電極及由含銀材料構成的銀系電極；其特徵在於：於上述第1工程，係於上述半導體基板之另一面側中在包含上述銀系電極之形成區域的區域形成有不含n型雜質元素的遮罩層之狀態下，實施使用含有n型雜質元素的氣體之熱擴散，而於上述半導體基板中在上述遮罩層之下部區域以外的區域形成上述n型雜質擴散層；於上述第3工程，上述銀系電極係被形成於上述半導體基板之另一面側中未形成有上述n型雜質擴散層的區域。
  8. 如申請專利範圍第7項之光起電力裝置之製造方法，其中上述遮罩層為含有p型雜質元素的摻雜遮罩層；於上述第1工程，係於上述半導體基板之另一面側中在上述摻雜遮罩層之下部區域由上述摻雜遮罩層實施p型雜質元素之熱擴散，而形成以高於上述半導體基板之濃度含有p型雜質元素的p型雜質高濃度部之後，形成上述n型雜質擴散層。
  9. 如申請專利範圍第8項之光起電力裝置之製造方法，其中於800℃以上，1100℃以下之温度進行上述半導體基板之加熱而由上述摻雜遮罩層實施p型雜質元素之熱擴散的第1擴散工程之後，於750℃以上，900℃以下之温度進行上述半導體基板之加熱實施上述n型雜質元素之熱擴散而形成上述n型雜質擴散層的第2擴散工程。
  10. 如申請專利範圍第9項之光起電力裝置之製造方法，其中上述第1擴散工程，係在含氧而產生上述半導體基板之熱 氧化反應的環境下進行加熱處理，而於上述半導體基板表面形成氧化膜。
  11. 如申請專利範圍第7至10項中任一項之光起電力裝置之製造方法，其中上述遮罩層，係藉由以玻璃為主體的糊來形成。
  12. 一種光起電力模組，其特徵在於：將至少2個以上的申請專利範圍第1至6項中任一項之光起電力裝置電性串聯或並聯連接而成。
TW102125340A 2013-01-30 2013-07-16 Light power device and its manufacturing method, light from the power module TWI555216B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/052104 WO2014118923A1 (ja) 2013-01-30 2013-01-30 光起電力装置およびその製造方法、光起電力モジュール

Publications (2)

Publication Number Publication Date
TW201431105A TW201431105A (zh) 2014-08-01
TWI555216B true TWI555216B (zh) 2016-10-21

Family

ID=51261670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125340A TWI555216B (zh) 2013-01-30 2013-07-16 Light power device and its manufacturing method, light from the power module

Country Status (3)

Country Link
JP (1) JP5868528B2 (zh)
TW (1) TWI555216B (zh)
WO (1) WO2014118923A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6456279B2 (ja) * 2015-01-29 2019-01-23 三菱電機株式会社 太陽電池の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044470A (ja) * 1999-07-30 2001-02-16 Hitachi Ltd 太陽電池および太陽電池の製造方法並びに集光型太陽電池モジュール
JP2005116783A (ja) * 2003-10-08 2005-04-28 Sharp Corp 太陽電池の製造方法およびその方法により製造した太陽電池
JP2008135565A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 太陽電池素子、及びそれを用いた太陽電池モジュール
JP2010010493A (ja) * 2008-06-27 2010-01-14 Sharp Corp 太陽電池セルおよびその製造方法
TW201216484A (en) * 2010-10-05 2012-04-16 Mitsubishi Electric Corp Photovoltaic device and method for manufacturing same
JP2012160694A (ja) * 2011-01-13 2012-08-23 Hitachi Chem Co Ltd ｐ型拡散層形成組成物、ｐ型拡散層の製造方法及び太陽電池素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3741565B2 (ja) * 1999-05-17 2006-02-01 シャープ株式会社 太陽電池およびその製造方法
DE10021440A1 (de) * 2000-05-03 2001-11-15 Univ Konstanz Verfahren zur Herstellung einer Solarzelle und nach diesem Verfahren hergestellte Solarzelle

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044470A (ja) * 1999-07-30 2001-02-16 Hitachi Ltd 太陽電池および太陽電池の製造方法並びに集光型太陽電池モジュール
JP2005116783A (ja) * 2003-10-08 2005-04-28 Sharp Corp 太陽電池の製造方法およびその方法により製造した太陽電池
JP2008135565A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 太陽電池素子、及びそれを用いた太陽電池モジュール
JP2010010493A (ja) * 2008-06-27 2010-01-14 Sharp Corp 太陽電池セルおよびその製造方法
TW201216484A (en) * 2010-10-05 2012-04-16 Mitsubishi Electric Corp Photovoltaic device and method for manufacturing same
JP2012160694A (ja) * 2011-01-13 2012-08-23 Hitachi Chem Co Ltd ｐ型拡散層形成組成物、ｐ型拡散層の製造方法及び太陽電池素子の製造方法

Also Published As

Publication number Publication date
WO2014118923A1 (ja) 2014-08-07
JP5868528B2 (ja) 2016-02-24
JPWO2014118923A1 (ja) 2017-01-26
TW201431105A (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
US8110431B2 (en) Ion implanted selective emitter solar cells with in situ surface passivation
JP5289625B1 (ja) 太陽電池モジュール
JP5220197B2 (ja) 太陽電池セルおよびその製造方法
JPWO2009157079A1 (ja) 太陽電池セルの製造方法
JP5851284B2 (ja) 太陽電池の製造方法
TWI479668B (zh) Solar cell and solar cell manufacturing method, solar cell module
WO2011074280A1 (ja) 光起電力装置およびその製造方法
JP5449579B2 (ja) 太陽電池セルとその製造方法、および太陽電池モジュール
JP6207414B2 (ja) 光起電力素子およびその製造方法
JP2015138959A (ja) 光起電力装置および光起電力装置の製造方法
TWI535041B (zh) Light power device and its manufacturing method, light from the power module
TWI555216B (zh) Light power device and its manufacturing method, light from the power module
JP2005260157A (ja) 太陽電池セルおよび太陽電池モジュール
JP4467337B2 (ja) 太陽電池モジュール
JP5029921B2 (ja) 太陽電池セルの製造方法
WO2011048656A1 (ja) 基板の粗面化方法、光起電力装置の製造方法
JP6125042B2 (ja) 太陽電池セルの製造方法
JP2011018748A (ja) 太陽電池セルの製造方法
US9246043B2 (en) Manufacturing method of photovoltaic device and manufacturing apparatus for photovoltaic device
TW202127679A (zh) 太陽能電池及太陽能電池模組
JP2009071340A (ja) 太陽電池モジュール
JP2016004943A (ja) 太陽電池の製造方法および太陽電池
JP2011003784A (ja) 太陽電池セルおよびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees