WO2013140654A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2013140654A1
WO2013140654A1 PCT/JP2012/077940 JP2012077940W WO2013140654A1 WO 2013140654 A1 WO2013140654 A1 WO 2013140654A1 JP 2012077940 W JP2012077940 W JP 2012077940W WO 2013140654 A1 WO2013140654 A1 WO 2013140654A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
semiconductor module
underlayer
carbide device
electrode
Prior art date
Application number
PCT/JP2012/077940
Other languages
English (en)
French (fr)
Inventor
義幸 中木
井高　志織
中田　修平
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Publication of WO2013140654A1 publication Critical patent/WO2013140654A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a semiconductor module, and more particularly to an element structure of a semiconductor module provided with a silicon carbide device.
  • the silicon carbide semiconductor device of Patent Document 1 is provided with a conductor layer on the side surface of the silicon carbide chip.
  • the power semiconductor device of Patent Document 2 includes an electrolytic relaxation region having an active region, a guard ring and a channel stopper on the outer periphery thereof, and an aluminum electrode in contact with the channel stopper.
  • metallization is performed in an area close to the dicing end, thereby improving the breakdown voltage of the semiconductor device.
  • silicon carbide has a low adhesion strength between the mold resin and the chip end surface because it is difficult to form a natural oxide film.
  • An object of the present application is to improve the bonding strength between a mold resin and a silicon carbide device in a silicon carbide device sealed with a mold resin.
  • a semiconductor module includes a metal base plate, a silicon carbide device in which a first electrode is formed on the back surface, a second electrode is formed on the surface, and the base plate is joined to the first electrode, and silicon carbide
  • An insulating film that is formed directly on the surface of the device and surrounds the periphery of the second electrode; a base layer that is formed directly on the surface of the silicon carbide device and surrounds the periphery of the insulating film; and the silicon carbide device, the insulating film, and the base layer are sealed
  • a mold resin, and the mold resin directly covers the side surface of the silicon carbide device.
  • the bonding strength between the silicon carbide device and the mold resin can be improved, and the mechanical reliability of the silicon carbide power module is improved.
  • FIG. 1 is an overall view of a semiconductor module according to the present invention. It is the top view and sectional drawing which show the silicon carbide device by Embodiment 1 of this invention. It is sectional drawing which shows the silicon carbide device wafer before isolate
  • FIG. 1 shows a cross-sectional structure of a semiconductor module according to the present application.
  • the semiconductor module 100 includes a protective layer 5, an underlayer 6, a mold resin 10, a lead electrode 11, a base plate 12, a silicon carbide device 20, and the like.
  • Anode electrode 2 and back electrode 4 are formed on the front and back surfaces of silicon carbide device 20, respectively.
  • Silicon carbide device 20 and metal base plate 12 are joined by solder 13.
  • Lead electrode 11 is connected to silicon carbide device 20 by means such as lead bonding or soldering.
  • the components above the base plate 12 are sealed with an epoxy mold resin 10.
  • the mold resin 10 for example, a polyfunctional epoxy resin or an epoxy resin having a glass transition point of 150 ° C. or higher is used.
  • FIG. 2 is a plan view (A) and a cross-sectional view (B) showing silicon carbide device 20 according to the first embodiment.
  • the cross-sectional view shown in the lower part is a cross section AB of the plan view shown in the upper part.
  • the silicon carbide device 20 shown here represents a vertical diode for passing a current in the vertical direction of the substrate, but the present invention can be similarly applied to other active devices and horizontal devices.
  • Silicon carbide device 20 is manufactured using a silicon carbide bulk substrate (wafer) containing an n-type impurity at a relatively high concentration.
  • a silicon carbide drift layer containing an n-type impurity at a relatively low concentration is formed on the silicon carbide bulk substrate.
  • the anode electrode 2 formed on the surface of the silicon carbide substrate 1 includes an anode layer 2 a and an electrode layer 3.
  • the anode layer 2a is composed of a thin film made of titanium, molybdenum, nickel or the like.
  • An electrode layer 3 made of aluminum, copper or the like is formed on the anode layer 2a as a bonding pad.
  • the back electrode 4 is composed of a metal silicide film and a metallized film.
  • a metal silicide film such as nickel silicide covers the back surface of the silicon carbide substrate 1 to form an ohmic electrode.
  • the metal silicide film is covered with a metallized film suitable for solder bonding.
  • a lead electrode 11 is connected to the electrode layer 3.
  • a protective layer 5 made of, for example, polyimide resin is formed around the electrode layer 3 in order to protect the withstand voltage structure and stabilize electrical characteristics.
  • a dielectric layer made of silicon oxide, silicon nitride or the like may be formed below the protective layer 5 made of an insulating material, if necessary.
  • a p-type impurity layer 14 is formed as a breakdown voltage structure around the anode layer 2 a disposed below the electrode layer 3.
  • the underlayer 6 is provided on the surface of the silicon carbide substrate 1 in a region extending from the periphery of the protective layer 5 to the end of the silicon carbide substrate 1.
  • a metal material such as titanium, molybdenum, nickel, aluminum, or copper, or an oxide or nitride thereof can be preferably used.
  • Noble metals are not suitable for the underlayer because it is difficult to obtain adhesion with the mold resin.
  • the thickness of the underlayer 6 is, for example, about 20 nm to 20 ⁇ m.
  • this configuration improves the bonding strength between the mold resin 10 and the silicon carbide device 20 and improves the mechanical reliability. This effect was not noticeable in silicon devices.
  • the bonding strength with respect to the mold resin is improved by several percent when a metal, or an oxide or nitride thereof is interposed rather than a simple substance of silicon carbide.
  • the surface treatment is important for the silicon carbide substrate 1 which is machined and has a mirror surface. It has been verified that the formation of the underlayer 6 does not cause an electrical failure.
  • a low-resistance silicon carbide wafer is prepared, and an n-type semiconductor or a p-type impurity layer having a breakdown voltage structure is formed on the main surface.
  • An ohmic electrode 9 made of, for example, a nickel silicide film is formed on the back surface of the wafer (see FIG. 3).
  • a titanium film having a thickness of 20 to 800 nm is formed on the surface by sputtering and patterned into a desired shape. Since the anode layer 2a and the underlayer 6 can be formed from the same film, the anode layer 2a and the underlayer 6 are formed of a titanium film by one lithography here.
  • FIG. 3 shows a cross-sectional view of the wafer 21 in which the anode layer 2a and the underlayer 6 are formed in desired shapes.
  • the base layer 6 is integrated with the base layer of the adjacent chip.
  • annealing is performed at 400 to 700 ° C., more preferably 450 to 500 ° C. in an inert gas atmosphere or in a vacuum.
  • An electrode layer 3 made of aluminum or copper having a thickness of 2 to 20 ⁇ m is formed on the surface 21 a of the wafer 21.
  • a dielectric layer made of silicon nitride is formed as necessary.
  • a polyimide resin layer having a thickness of 3 to 20 ⁇ m is formed around the electrode layer 3 by using a method such as spin coating for electrical stabilization and the like. For this reason, the tip of the protective layer 5 is bent like a bowl.
  • the wafer 21 is chipped by, for example, blade dicing or laser dicing. Since the underlayer 6 is formed over adjacent chips, the underlayer 6 is formed up to the end of the completed chip.
  • the underlayer 6 made of a thin film does not affect the quality of blade dicing. For example, since there is no increase in the chipping amount at the tip end, it can be produced under normal silicon carbide processing conditions.
  • the basic production method is the same for active devices.
  • a necessary impurity layer is formed.
  • the drive electrode, the interlayer dielectric, the ohmic electrode, etc. the surface electrode is formed.
  • the underlayer 6 can be formed alone, or a titanium layer, a tantalum layer, a nitride layer thereof, or the like disposed below the electrode layer 3 can be used.
  • the semiconductor module 100 is completed by joining the base plate 12 and the lead electrode 11 to the silicon carbide device 20 and then encapsulating it in, for example, an epoxy resin mold material and performing final processing.
  • an epoxy resin mold material for example, an epoxy resin mold material
  • various metal films and their oxides and nitrides can improve the bonding strength with the molding material with respect to silicon carbide. Therefore, the configuration of the semiconductor module does not depend on the molding process.
  • the bonding strength between the mold resin and the silicon carbide device can be improved, and the mechanical reliability can be improved.
  • the formation of the underlayer 6 does not require a special process increase and an improvement in process conditions, and therefore does not cause an increase in cost.
  • FIG. FIG. 4 is a plan view (A) and a sectional view (B) showing silicon carbide device 20 according to the second embodiment.
  • a cross section AB in the plan view shown in the upper part is shown in a lower cross sectional view.
  • Tapered portion 50 is formed at the outer peripheral end on the front side of the silicon carbide device.
  • Underlayer 6 is disposed on the surface of silicon carbide substrate 1 up to the end of the chip.
  • the silicon carbide device wafer is the same as in the first embodiment, and the taper portion 50 is formed when separating into chips. After the tip is tapered with a grindstone having a shape corresponding to a tapered shape, dicing is performed to complete the silicon carbide device.
  • the base layer 6 is arranged up to the chip end of the silicon carbide substrate that has not been machined, the chip end can be increased in adhesive strength and stress is increased as in the first embodiment. Since the stress can be distributed at the portion, further mechanical reliability can be improved.
  • FIG. 5 is a plan view (A) and a cross-sectional view (B) showing silicon carbide device 20 according to the third embodiment.
  • a cross section AB in the plan view shown in the upper part is shown in a lower cross sectional view.
  • the surface exposure of silicon carbide substrate 1 was completely avoided.
  • it is important that the silicon carbide device has the base layer 6 at the chip end. Covering half of the uncovered portion of the anode layer 2a with the outer peripheral portion of the silicon carbide substrate also improves the mechanical characteristics as compared with the semiconductor module in which the base layer 6 is not disposed.
  • the underlayer 6 is continuously formed over the entire chip end, there is no significant reduction in the effect even if it is divided. Further, the underlayer 6 is not limited to a single material, and may be formed of, for example, a plurality of layers of the electrode layer 3 and the underlayer 6.
  • FIG. 6 is a cross-sectional view showing a configuration of silicon carbide device 20 according to the fourth embodiment.
  • a recess 7 is formed in the underlayer 6.
  • the recess 7 may have a shape that circulates around the tip end, or may be a discrete dot.
  • the recess 7 is formed in the silicon carbide substrate 1 before the foundation layer 6 is formed. Since the trench structure may be necessary for the device structure, the depression 7 is easy to form at the time of manufacturing the trench. It is also conceivable to form irregularities 8 on the protective layer 5.
  • the unevenness 8 can be easily formed by a method of forming the protective layer 5 made of polyimide twice. According to the fourth embodiment, the mechanical reliability can be further improved by improving the bonding strength with the increase in the bonding area.
  • FIG. FIG. 7 is a plan view (A) and a cross-sectional view (B) showing silicon carbide device 20 according to the fifth embodiment.
  • a cross section AB in the plan view shown in the upper part is shown in a lower cross sectional view.
  • the underlayer 6 is composed of two types of layers (underlayer 6a and metal underlayer 6b).
  • the underlayer 6a is formed over the entire circumference as in the previous embodiments.
  • Metal base layer 6 b formed of metal on base layer 6 a is bent halfway and is formed at a corner portion of silicon carbide substrate 1.
  • the corner portion of the metal underlayer 6b is preferably rounded, i.e., has a positive radius of curvature, rather than a right angle.
  • the effect of the underlayer 6a can be expected to be the same as that of the underlayer 6 in the first to fourth embodiments.
  • Metal foundation layer 6b formed in the corner portion of the silicon carbide device disperses stress concentration in the corner portion.
  • the underlayer 6a is preferably composed of, for example, a titanium film formed simultaneously with the anode layer 2a.
  • the metal underlayer 6b is preferably composed of an aluminum film or the like produced simultaneously with the electrode layer 3. Assuming the case where chips are separated by machining, the underlayer 6a needs to be made of a material mainly composed of a thin metal, but the metal underlayer 6b is made of a material different from that of the underlayer 6a, If it is arranged outside the processing region, it is possible to apply a thick film electrode material.
  • the base layer 6 can be partly separated and provided with a cutout portion 30 (see FIG. 3 for comparison).
  • the notched portion 30 is formed when the wafer process is completed and separated into chips by machining.
  • FIG. 9 is a plan view (A) and a cross-sectional view (B) showing silicon carbide device 20 according to the sixth embodiment.
  • a cross section AB in the plan view shown in the upper part is shown in a lower cross sectional view.
  • the underlayer 6 is formed over the entire periphery of the chip, but is divided in the middle, and a removal region 6c is formed in the central portion of the chip piece.
  • An advantage of removing the center portion of the chip piece is that the machining load can be reduced when the silicon carbide substrate is diced into chips by machining (cutting).
  • the mold resin 10 and the silicon carbide device 20 are in close contact over the entire region.
  • the mold resin and the chip are separated from the corner portion of the chip, it is worthwhile to stop the progress of the separation that exceeds at least the width of the protective layer 5.
  • the base layer 6 is formed at the corner portion of the chip, but a removal area 6 c of, for example, several millimeters or more is provided at the center of each side of the chip.
  • FIG. 10 is a plan view (A) and a cross-sectional view (B) showing silicon carbide device 20 according to the seventh embodiment.
  • a cross section AB in the plan view shown in the upper part is shown in a lower cross sectional view.
  • a shape example in the case where two layers of the underlayer 6 are arranged is shown. This structure can also increase the adhesive strength as in the first embodiment. When the chips are separated by cutting, the cost can be reduced by reducing the load by cutting.
  • FIG. 11 shows the result of evaluating a test piece (wafer) that has not been separated into chips by a shear test.
  • a pattern corresponding to the protective layer 5 and the underlayer 6 was formed on a silicon carbide substrate serving as a test piece, and then an isolated resin in the shape of a wafer was molded.
  • a certain strength force was applied from the side of the resin to evaluate the adhesive strength.
  • the test piece “covering the entire surface” has no region where the silicon carbide substrate is exposed under the resin.
  • the “half-covered” test piece has a structure in which the silicon carbide substrate is exposed with a width of approximately 20 microns between the base layer and the protective layer at the resin end of the side where the shear force is applied. Yes.
  • a force less than the cohesive fracture strength of the resin was applied to the test piece for 240 hours.
  • a sufficient adhesion strength between the resin and the substrate was obtained through the base layer by providing the base layer.
  • half covered a small number of test pieces showed some separation in the substrate portion rather than the underlayer. In this case, it seems that the test was more severe than the actual module due to stress concentration in the isolated resin. It can be seen that it is useful to provide a base layer where stress is present.
  • FIG. 12 shows the result of evaluating the effect of the rectangular base layer according to the fifth to seventh embodiments.
  • a shear test was performed on a test piece (wafer) in which a metal layer having an aluminum outermost surface was formed in a rectangular shape on a silicon carbide substrate, and a mold resin was formed on and around the metal layer.
  • the radius of curvature of the rectangular metal layer at the corner of the test piece was 0 to 50 microns.
  • the shear test was performed so that the shear force was applied to the arc corner portion of the metal layer. Even when the corner portion is set at a right angle (radius 0 micron), some of the corner portions have sufficient strength, but separation occurred at the corner portion in a test piece of about several percent.
  • the radius of the corner portion was 5 microns, separation occurred at the corner portion with a very small number of test pieces.
  • the corner radius was 10 to 50 microns, cohesive failure occurred in the resin.
  • the stress concentration is dispersed by forming an arc shape in the rectangular metal layer. From these effects, it can be seen that the underlying layer 6a can be omitted. Maximum stress is generated at the corners of the chip. Assuming that the chip and the resin are separated from each other at the end of the chip without reinforcing the adhesion of the corner portion, a large stress is always generated at the end of the base layer 6a. From the viewpoint of improving reliability, it is more desirable to form a two-layer underlayer. Similar to the first embodiment, the mechanical strength can be further improved by applying the structure that can increase the adhesive strength and reduce the applied stress.
  • the semiconductor module 100 uses a silicon carbide device, the semiconductor module 100 is operated at a higher temperature than in the case of silicon in order to take advantage of its characteristics.
  • the semiconductor module on which a silicon carbide device is mounted since higher reliability is required as a semiconductor module, the merit of the present invention to realize a highly reliable semiconductor module becomes more effective.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　モールド樹脂で封止される炭化珪素デバイスにおいて、モールド樹脂と炭化珪素デバイスの接合強度を向上させることを目的にする。金属製のベース板と、裏面に第１電極が形成され、表面に第２電極が形成され、ベース板は第１電極と接合されている炭化珪素デバイスと、炭化珪素デバイスの表面に直接形成され第２電極の周囲を囲む絶縁膜と、炭化珪素デバイスの表面に直接形成され絶縁膜の周囲を囲む下地層と、炭化珪素デバイスと絶縁膜と下地層を封止するモールド樹脂と、を備えている半導体モジュール。モールド樹脂は炭化珪素デバイスの側面を直接被覆している。

Description

半導体モジュール
　この発明は、半導体モジュールに関し、特に炭化珪素デバイスを備えた半導体モジュールの素子構造に関するものである。
　パワー半導体デバイスでは沿面放電に起因して素子に破壊が生じる。素子の破壊を抑制するために、特許文献１の炭化珪素半導体装置では、炭化珪素チップの側面に導体層を設けている。特許文献２の電力用半導体装置は、能動領域とその外周部にガードリングおよびチャネルストッパと、このチャネルストッパと接するアルミ電極を有する電解緩和領域を備えている。特許文献３は、ダイシング端部に近いエリアでメタライズすることで、半導体装置の耐圧向上を図っている。
特開２００９－２２４６４１号公報 特開２００９－　２１２８５号公報 特開２００７－２６６１２３号公報
　炭化珪素は、珪素と異なり、自然酸化膜が形成されにくいため、モールド樹脂とチップ端面部との密着強度が低い。本願は、モールド樹脂で封止される炭化珪素デバイスにおいて、モールド樹脂と炭化珪素デバイスの接合強度を向上させることを目的にする。
　本願に関わる半導体モジュールは、金属製のベース板と、裏面に第１電極が形成され、表面に第２電極が形成され、ベース板は第１電極と接合されている炭化珪素デバイスと、炭化珪素デバイスの表面に直接形成され第２電極の周囲を囲む絶縁膜と、炭化珪素デバイスの表面に直接形成され絶縁膜の周囲を囲む下地層と、炭化珪素デバイスと絶縁膜と下地層を封止するモールド樹脂と、を備え、モールド樹脂は炭化珪素デバイスの側面を直接被覆している。
　炭化珪素基板の表面とモールド樹脂を直接接触させないことで、炭化珪素デバイスとモールド樹脂間の接合強度の向上が図れ、炭化珪素パワーモジュールの機械的信頼性が向上する。
本発明に係わる半導体モジュールの全体図である。 本発明の実施の形態１による炭化珪素デバイスを示す平面図と断面図である。 分離する前の炭化珪素デバイスウエハを示す断面図である。 本発明の実施の形態２による炭化珪素デバイスを示す平面図と断面図である。 本発明の実施の形態３による炭化珪素デバイスを示す平面図と断面図である。 本発明の実施の形態４による炭化珪素デバイスを示す断面図である。 本発明の実施の形態５による炭化珪素デバイスを示す平面図と断面図である。 分離する前の炭化珪素デバイスウエハに、切り欠き部分が形成されていることを示す断面図である。 本発明の実施の形態６による炭化珪素デバイスを示す平面図と断面図である。 本発明の実施の形態７による炭化珪素デバイスを示す平面図と断面図である。 本発明に係る評価試験１の結果を示す図である。 本発明に係る評価試験２の結果を示す図である。
　以下に本発明にかかる半導体モジュールの実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の既述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
実施の形態１．
　本願に関わる半導体モジュールの断面構造を図１に示す。半導体モジュール１００は、保護層５、下地層６、モールド樹脂１０、リード電極１１、ベース板１２、炭化珪素デバイス２０などから構成されている。炭化珪素デバイス２０の表面と裏面には、それぞれ、アノード電極２と裏面電極４が形成されている。炭化珪素デバイス２０と金属製のベース板１２は、はんだ１３によって接合されている。炭化珪素デバイス２０にはリードボンドやはんだ等の手段でリード電極１１が接続されている。ベース板１２よりも上の構成部材はエポキシ系のモールド樹脂１０で封止されている。モールド樹脂１０には、例えば、多官能型エポキシ樹脂あるいはガラス転移点１５０℃以上のエポキシ樹脂が用いられる。
　保護層５と下地層６が形成された炭化珪素デバイス２０の構造をさらに詳細に説明する。図２は実施の形態１に係る炭化珪素デバイス２０を示す平面図（Ａ）と断面図（Ｂ）である。下部に示した断面図は上部に示した平面図のＡ－Ｂ断面である。ここに示された炭化珪素デバイス２０は、電流を基板の垂直方向に通電する縦型のダイオードを表しているが、他の能動デバイス、横型デバイスでも同様に本発明は適用できる。炭化珪素デバイス２０は、ｎ型不純物を比較的高濃度に含んだ炭化珪素バルク基板（ウエハ）を用いて作製される。炭化珪素バルク基板にはｎ型不純物を比較的低濃度に含んだ炭化珪素ドリフト層を形成する。
　炭化珪素基板１の表面に形成されるアノード電極２は、アノード層２ａと電極層３から構成される。アノード層２ａは、チタン、モリブデン、ニッケル等からなる薄膜で構成される。アノード層２ａの上にはボンディングパッドとして、アルミ、銅等からなる電極層３が形成されている。裏面電極４は金属シリサイド膜とメタライズ膜とで構成される。ニッケルシリサイド等の金属シリサイド膜は炭化珪素基板１の裏面を覆い、オーミック電極となる。金属シリサイド膜は、はんだ接合に適したメタライズ膜で覆われている。
　電極層３にはリード電極１１が接続されている。電極層３の周囲には耐圧構造の保護と共に、電気的な特性安定化のために例えばポリイミド樹脂からなる保護層５を形成している。絶縁性材料からなる保護層５の下部には必要に応じて酸化珪素や窒化珪素等からなる誘電体層を形成してもよい。電極層３の下部に配置しているアノード層２ａの周辺には耐圧構造としてｐ型不純物層１４が形成されている。
　下地層６は、炭化珪素基板１の表面で、保護層５の周辺から炭化珪素基板１の端部におよぶ領域に設けられている。下地層６は、チタン、モリブデン、ニッケル、アルミ、銅等の金属材料、あるいは、その酸化物、窒化物を好適に使用することができる。貴金属は、モールド樹脂との密着性を得ることが難しいため、下地層には適していない。下地層６の厚さは例えば２０ｎｍ～２０μｍ程度である。下地層６を設けることで炭化珪素基板１の表面とモールド樹脂１０が直接接合することを避けることができる。実施の形態１では、炭化珪素基板１の表面は、アノード層２ａ、保護層５および下地層６によって完全に被覆されていて、露出している部分が無い。
　我々は、この構成とすることでモールド樹脂１０と炭化珪素デバイス２０との接合強度が向上し、機械的な信頼性が向上することを見出した。この効果はシリコンデバイスでは顕著には発現しなかった。炭化珪素の単体より、金属、あるいは、その酸化物または窒化物を介在させる方が、モールド樹脂に対する接合強度は数割向上する。特に、機械加工され鏡面を有する炭化珪素基板１は表面処理が重要である。下地層６を形成することで電気的不具合が生じないことは検証済みである。
　次に、炭化珪素デバイス２０の製造方法を説明する。低抵抗の炭化珪素ウエハを準備し、主面上にｎ型半導体や、耐圧構造となるｐ型不純物層を形成する。ウエハの裏面には例えばニッケルシリサイド膜からなるオーミック電極９を形成する（図３参照）。次に、スパッタリング法により、表面に厚さ２０～８００ｎｍのチタン膜を形成し、所望の形状にパターニングする。アノード層２ａと下地層６を同一の膜から形成することも可能であるため、ここでは、１回のリソグラフィでアノード層２ａと下地層６をチタン膜で形成した。
　図３はアノード層２ａと下地層６を所望の形状に作製したウエハ２１の断面図を示す。この段階では、下地層６は隣接するチップの下地層と一体化している。その後、ショットキー障壁の高さを安定化するために、不活性ガス雰囲気中あるいは真空中で、４００～７００℃、より望ましくは４５０～５００℃のアニールを実施する。ウエハ２１の表面２１ａには、厚さ２～２０μｍのアルミニウムまたは銅等で構成される電極層３を形成する。必要に応じて窒化珪素からなる誘電体層を形成する。電極層３の周囲には電気的安定化等のために、厚さ３～２０μｍのポリイミド樹脂層をスピンコートなどの方法を活用して形成する。このため、保護層５は先端が鉤状に曲がっている。
　この後、例えばブレードダイシングやレーザダイシングによりウエハ２１はチップ化される。下地層６は隣接チップに亘って形成されているため、完成したチップ端にまで下地層６が形成されていることになる。薄膜からなる下地層６はブレードダイシングの品質に影響を与えない。例えばチップ端でのチッピング量の増加を伴わないため、通常の炭化珪素の加工条件での作製が可能である。
　能動型デバイスでも制作方法の基本は同じである。まず必要な不純物層を形成する。駆動電極、層間誘電体、オーミック電極等を形成したあと、表面の電極を形成する。下地層６は単独で形成することも可能であるし、電極層３の下部に配置されるチタン層、タンタル層やその窒化物層などを用いることも可能である。
　半導体モジュール１００は、シリコンモジュールと同様に、ベース板１２とリード電極１１を炭化珪素デバイス２０に接合した後に、例えばエポキシ樹脂のモールド材に封入し、最終加工をすることで完成する。モールド材料は多岐にわたってあるものの、炭化珪素に対して各種金属膜、およびその酸化物や窒化物はモールド材料との接合強度を向上できるため、半導体モジュールの構成はモールド工程に依存することはない。
　以上説明した半導体モジュールによれば、モールド樹脂と炭化珪素デバイスとの接合強度の向上が図れ、機械的な信頼性の向上を図ることができる。また、下地層６を形成することは、特段のプロセス増加と、プロセス条件の向上を要求しないため、コスト増加を招かない。
実施の形態２．
　図４は実施の形態２に係る炭化珪素デバイス２０を示す平面図（Ａ）と断面図（Ｂ）である。上部に示した平面図のＡ－Ｂ断面を下部の断面図に示す。テーパ部５０は炭化珪素デバイスの表側の外周端に形成されている。炭化珪素基板１の表面には下地層６がチップ端部まで配置されている。炭化珪素デバイスウエハとしては実施の形態１と同様であり、チップに分離する際にテーパ部５０を形成する。先端がテーパ形状に相当する形状を有する砥石をもってテーパ加工した後、ダイシング加工を実施することで炭化珪素デバイスは完成する。
　実施の形態２によれば、炭化珪素基板の機械加工されていないチップ端まで下地層６が配置されているため、実施の形態１と同様に接着強度を高められ、さらに応力が高くなるチップ端部で応力分散できるため、更なる機械的な信頼性向上が図れる。
実施の形態３．
　図５は実施の形態３に係る炭化珪素デバイス２０を示す平面図（Ａ）と断面図（Ｂ）である。上部に示した平面図のＡ－Ｂ断面を下部の断面図に示す。実施の形態１および実施の形態２では、炭化珪素基板１の表面露出を完全に避けた。この発明では、炭化珪素デバイスがチップ端に下地層６を有することが重要である。炭化珪素基板の外周部で、アノード層２ａの未被覆部分の半分を覆うことでも下地層６を配置していない半導体モジュールに比べて機械特性が向上する。さらには、チップ端全体に亘って下地層６を連続して形成しているが、分断されていても顕著な効果の低減はない。また下地層６は単一材料に限らず例えば、電極層３と下地層６との複数層から形成されていてもよい。
実施の形態４．
　図６は実施の形態４に係る炭化珪素デバイス２０の構成を示す断面図である。下地層６に窪み７が形成されている。窪み７はチップ端を周回する形状でも良いし、離散したドットでもよい。窪み７は下地層６を形成する前に炭化珪素基板１に形成する。窪み７は、トレンチ構造がデバイス構造に必要になる場合があるので、トレンチ作製時に形成するのが簡便である。また、保護層５に凹凸８を形成することも考えられる。凹凸８は、ポリイミドからなる保護層５の形成を２回実施する方法で簡便に形成することができる。実施の形態４によれば、接合面積の増加伴う接合強度の向上により、更なる機械的な信頼性向上が図れる。
実施の形態５．
　図７は実施の形態５に係る炭化珪素デバイス２０を示す平面図（Ａ）と断面図（Ｂ）である。上部に示した平面図のＡ－Ｂ断面を下部の断面図に示す。下地層６は２種類の層（下地層６ａ、金属下地層６ｂ）から成っている。下地層６ａはこれまでの実施例と同様に全周に亘って形成されている。下地層６ａの上に金属で形成される金属下地層６ｂは、途中で折れ曲がっており、かつ炭化珪素基板１のコーナ部に形成されている。金属下地層６ｂのコーナ部分は、直角であるよりも、丸みをおびているほうが好ましい、すなわち正の曲率半径を持っていることが望ましい。下地層６ａの効果は実施の形態1～４における下地層６と同様のものを期待できる。
　炭化珪素デバイス２０とモールド樹脂１０との間で分離が発生する場合、応力が一番高くなるチップのコーナ部に起点があることが分かってきた。炭化珪素デバイスのコーナ部に形成された金属下地層６ｂは、コーナ部における応力集中を分散させる。下地層６ａとは材料の異なる金属下地層６ｂを設けることで、コーナ部において下地層６ａとモールド樹脂１０との間で分離が発生する場合でも、金属下地層６ｂでは分離が進行しない構造が得られる。
　下地層６ａはアノード層２ａと同時に作製される例えばチタン膜等で構成することが好ましい。金属下地層６ｂは電極層３と同時に作製されるアルミ膜等で構成することが好ましい。機械加工でチップを分離する場合を想定すると、下地層６ａは薄膜の金属を主体とする材料で構成する必要があるが、金属下地層６ｂは、下地層６ａと異なる材料で構成し、概ね機械加工領域外に配置するならば、厚膜の電極材料を適用することが可能である。
　下地層６には、図８のように一部分離して、切り欠き部分３０を設けることも可能である（図３と比較参照のこと）。例えば、ウエハプロセス完了後、機械加工でチップに分離するときには、切り欠き部分３０を形成する。
実施の形態６．
　図９は実施の形態６に係る炭化珪素デバイス２０を示す平面図（Ａ）と断面図（Ｂ）である。上部に示した平面図のＡ－Ｂ断面を下部の断面図に示す。下地層６は、チップの周辺全周に亘り形成されているが、途中で分断されていて、チップ片の中央部分には除去領域６ｃを形成している。チップ片の中央部分を除去する利点としては、機械加工（切削加工）で炭化珪素基板をチップにダイシングする際に、加工負荷を低減することが可能な点である。
　モールド樹脂１０と炭化珪素デバイス２０は全領域に亘って密着していることが望ましい。しかしながら、チップのコーナ部分からモールド樹脂とチップが分離する場合でも、少なくとも保護層５の幅を超えるような分離の進展を止めることは価値がある。例えば、10mm角大のチップを想定した場合に、チップのコーナ部分には下地層６を形成するが、チップの各辺の中央部に例えば数ミリ以上の除去領域６ｃを設ける。こうすることで、チップとモールド樹脂の間の密着力が例えば15ＭＰａ以下の、不十分な特性の場合でも実用上問題はなくなる。
実施の形態７．
　図１０は実施の形態７に係る炭化珪素デバイス２０を示す平面図（Ａ）と断面図（Ｂ）である。上部に示した平面図のＡ－Ｂ断面を下部の断面図に示す。実施の形態５と同様に２層の下地層６を配置した場合の形状例を示している。この構造によっても実施の形態１と同様に接着強度を高められる。切削加工でチップを分離する場合には、切削加工による負荷の低減による低コスト化が可能となる。
評価試験１．　
　図１１は、チップにまで分離されていない試験片（ウエハ）をシェア試験で評価した結果を表している。試験片となる炭化珪素基板には、保護層５と下地層６に相当するパターンを形成した後に、ウエハ形状で孤立した樹脂をモールドした。シェア試験では、樹脂の側面から一定強度の力を印加し、接着強度を評価した。孤立した樹脂をウエハ形状に形成することで実際のチップ端に覆われる樹脂でのチップ端構造を模擬している。「全面覆う」の試験片は、樹脂の下部に炭化珪素基板が露出している領域はない。「半分覆う」の試験片は、シェア力を印加する辺の樹脂端部には下地層は存在するが、保護層との間に概ね20ミクロンの幅で炭化珪素基板が露出している構造としている。
　試験片には樹脂の凝集破壊強度未満の力を２４０時間印加した。「下地層なし」の場合は直ちに樹脂と基板の間で分離が生じた。「全面覆う」の試験片では、下地層を設けることで樹脂と基板の間に十分な密着強度が下地層を介して得られた。「半分覆う」の場合は、少数の試験片で下地層ではなく基板部分での分離が多少見られた。この場合、孤立した樹脂での応力集中により、実モジュールより過酷な試験になったと見られる。応力が立つ箇所に下地層を設けることが有用なことが分かる。
評価試験２．
　図１２は、実施の形態５～７にかかわる矩形状の下地層の効果を評価した結果を表している。炭化珪素基板上には最表面をアルミとした金属層を矩形状に形成して、その上及び周辺にモールド樹脂を形成した試験片（ウエハ）にてシェア試験を実施した。試験片のコーナ部における矩形状金属層の曲率半径は、０ミクロンから５０ミクロンとした。シェア試験は、金属層の円弧コーナ部にシェア力が印加するように実施した。コーナ部を直角にした場合（半径０ミクロン）でも、十分な強度を有するものもあるが、数パーセント程度の試験片にてコーナ部で分離が生じた。コーナ部の半径が５ミクロンの場合は、極少数の試験片にてコーナ部で分離が生じた。コーナ部の半径が１０ミクロン～５０ミクロンの場合は、樹脂で凝集破壊が生じた。
　半径の小さい試験片には分離が生じているが、矩形状金属層に円弧形状を形成することで応力集中の分散が図られていることが確認できる。これらの効果から下地層６ａを形成しないことも可能であることがわかる。最大の応力はチップのコーナ部分に発生する。コーナ部分の密着力を強化せずに、チップ端ではチップと樹脂が分離している状況とすると、下地層６ａの端部には必ず大きな応力が発生する。信頼性向上の点からは２層の下地層を形成しておく方がより望ましい。実施の形態１と同様に接着強度を高められ、さらに印加応力低減できる構造を適用したことにより、更なる機械的な信頼性向上が図れる。
　半導体モジュール１００は炭化珪素デバイスを用いているため、その特徴を生かすべくシリコンの時と比較してより高温で動作させることになる。炭化珪素デバイスを搭載する半導体モジュールにおいては、半導体モジュールとしてより高い信頼性が求められるため、高信頼の半導体モジュールを実現するという本発明のメリットはより効果的なものとなる。
　なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１　炭化珪素基板、２　アノード電極、２ａ　アノード層、３　電極層、
４　裏面電極、５　保護層、６　下地層、７　窪み、８　凹凸、
９　オーミック電極、１０　モールド樹脂、１１　リード電極、
１２　ベース板、１３　はんだ、２０　炭化珪素デバイス、
３０　切り欠き部分　５０　テーパ部、１００　半導体モジュール

Claims (13)

  1. 　金属製のベース板と、
    裏面に第１電極が形成され、表面に第２電極が形成され、前記ベース板は前記第１電極と接合されている炭化珪素デバイスと、
    前記炭化珪素デバイスの表面に直接形成され前記第２電極の周囲を囲む絶縁膜と、
    前記炭化珪素デバイスの表面に直接形成され前記絶縁膜の周囲を囲む下地層と、
    前記炭化珪素デバイスと前記絶縁膜と前記下地層を封止するモールド樹脂と、を備え、
    前記モールド樹脂は前記炭化珪素デバイスの側面を直接被覆していることを特徴とする半導体モジュール。
  2. 　前記第２電極の外周部と前記絶縁膜の内周部は直接接触していることを特徴とする請求項１に記載の半導体モジュール。
  3. 　前記絶縁膜の外周部と前記下地層の内周部が直接接触していることを特徴とする請求項２に記載の半導体モジュール。
  4. 　前記炭化珪素デバイスの表面側の外周端はテーパ形状を有していることを特徴とする請求項２に記載の半導体モジュール。
  5. 　前記絶縁性膜の外周部と前記下地層の内周部の間に間隔が設けられていることを特徴とする請求項２に記載の半導体モジュール。
  6. 　前記絶縁膜は凹凸が設けられていることを特徴とする請求項２に記載の半導体モジュール。
  7. 　前記下地層は窪みが設けられていることを特徴とする請求項２に記載の半導体モジュール。
  8. 　前記下地層は、チタン、モリブデン、ニッケル、アルミまたは銅からなることを特徴とする請求項２に記載の半導体モジュール。
  9. 　前記下地層は、チタン、モリブデン、ニッケル、アルミ、または銅の酸化物からなることを特徴とする請求項２に記載の半導体モジュール。
  10. 　前記下地層は、チタン、モリブデン、ニッケル、アルミ、または銅の窒化物からなることを特徴とする請求項２に記載の半導体モジュール。
  11. 　途中で折れ曲がっている金属層が、前記下地層の上に前記下地層とは異なる材質で形成されていることを特徴とする請求項１に記載の半導体モジュール。
  12. 　前記金属層は、途中で折れ曲がっている部分の曲率半径が１０ミクロン以上であることを特徴とする請求項１１に記載の半導体モジュール。
  13. 　前記下地層は、途中で分断されていることを特徴とする請求項１に記載の半導体モジュール。
PCT/JP2012/077940 2012-03-19 2012-10-30 半導体モジュール WO2013140654A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012061501A JP2015109292A (ja) 2012-03-19 2012-03-19 半導体モジュール
JP2012-061501 2012-03-19

Publications (1)

Publication Number Publication Date
WO2013140654A1 true WO2013140654A1 (ja) 2013-09-26

Family

ID=49222143

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/077940 WO2013140654A1 (ja) 2012-03-19 2012-10-30 半導体モジュール

Country Status (2)

Country Link
JP (1) JP2015109292A (ja)
WO (1) WO2013140654A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3159933A4 (en) * 2015-08-27 2017-08-09 Shindengen Electric Manufacturing Co., Ltd. Wide-gap semiconductor device and method for manufacturing wide-gap semiconductor device
CN113421875A (zh) * 2021-06-23 2021-09-21 华北电力大学 一种压接型高压大功率芯片结构及功率器件
EP4068390A1 (en) * 2021-03-31 2022-10-05 Huawei Technologies Co., Ltd. Power semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6507874B2 (ja) * 2015-06-17 2019-05-08 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193263A (ja) * 1986-02-20 1987-08-25 Fujitsu Ltd 樹脂封止型半導体装置
JP2002141443A (ja) * 2000-11-07 2002-05-17 Toshiba Corp 半導体装置
JP2004207618A (ja) * 2002-12-26 2004-07-22 Shindengen Electric Mfg Co Ltd 半導体装置
JP2006210569A (ja) * 2005-01-27 2006-08-10 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2006206721A (ja) * 2005-01-27 2006-08-10 Kansai Electric Power Co Inc:The 高耐熱合成高分子化合物及びこれで被覆した高耐電圧半導体装置
JP2009231321A (ja) * 2008-03-19 2009-10-08 Denso Corp 炭化珪素半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193263A (ja) * 1986-02-20 1987-08-25 Fujitsu Ltd 樹脂封止型半導体装置
JP2002141443A (ja) * 2000-11-07 2002-05-17 Toshiba Corp 半導体装置
JP2004207618A (ja) * 2002-12-26 2004-07-22 Shindengen Electric Mfg Co Ltd 半導体装置
JP2006210569A (ja) * 2005-01-27 2006-08-10 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2006206721A (ja) * 2005-01-27 2006-08-10 Kansai Electric Power Co Inc:The 高耐熱合成高分子化合物及びこれで被覆した高耐電圧半導体装置
JP2009231321A (ja) * 2008-03-19 2009-10-08 Denso Corp 炭化珪素半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3159933A4 (en) * 2015-08-27 2017-08-09 Shindengen Electric Manufacturing Co., Ltd. Wide-gap semiconductor device and method for manufacturing wide-gap semiconductor device
US9960228B2 (en) 2015-08-27 2018-05-01 Shindengen Electric Manufacturing Co., Ltd. Wide gap semiconductor device and method of manufacturing the same
EP4068390A1 (en) * 2021-03-31 2022-10-05 Huawei Technologies Co., Ltd. Power semiconductor device
CN113421875A (zh) * 2021-06-23 2021-09-21 华北电力大学 一种压接型高压大功率芯片结构及功率器件
CN113421875B (zh) * 2021-06-23 2024-02-20 华北电力大学 一种压接型高压大功率芯片结构及功率器件

Also Published As

Publication number Publication date
JP2015109292A (ja) 2015-06-11

Similar Documents

Publication Publication Date Title
CN106601710B (zh) 半导体装置以及半导体装置的制造方法
JP6239214B1 (ja) 電力用半導体装置およびその製造方法
US20060006506A1 (en) Semiconductor device and method of manufacturing same
JP6416934B2 (ja) 半導体装置およびその製造方法、並びに半導体モジュール
JP2007019412A (ja) 半導体装置およびその製造方法
JP2012084937A (ja) 半導体装置
US10229870B2 (en) Packaged semiconductor device with tensile stress and method of making a packaged semiconductor device with tensile stress
US9991212B2 (en) Semiconductor device
US20150115449A1 (en) Semiconductor Device Having a Corrosion-Resistant Metallization and Method for Manufacturing Thereof
JP2011258833A (ja) 半導体装置および半導体装置の製造方法
WO2013140654A1 (ja) 半導体モジュール
US20170213766A1 (en) Semiconductor device and manufacturing method of the same
JP2014192351A (ja) 半導体装置の製造方法
JP5811325B2 (ja) 半導体素子および半導体装置
JP7258124B2 (ja) 半導体装置および半導体モジュール
CN108074897A (zh) 在半导体部分的相反侧上具有金属化结构的半导体装置
JP2004079988A (ja) 半導体装置
US20190214271A1 (en) Semiconductor device
WO2015129131A1 (ja) 半導体装置
JP6579653B2 (ja) 半導体装置および半導体装置の製造方法
WO2012073302A1 (ja) 半導体装置
JP2013042071A (ja) 半導体装置
JP2017055008A (ja) 半導体装置
JP4911918B2 (ja) 半導体装置の製造方法
JP7367580B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12871731

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12871731

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP