WO2013136798A1 - 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法 - Google Patents

抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法 Download PDF

Info

Publication number
WO2013136798A1
WO2013136798A1 PCT/JP2013/001698 JP2013001698W WO2013136798A1 WO 2013136798 A1 WO2013136798 A1 WO 2013136798A1 JP 2013001698 W JP2013001698 W JP 2013001698W WO 2013136798 A1 WO2013136798 A1 WO 2013136798A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
variable resistance
film
resistance change
wiring
Prior art date
Application number
PCT/JP2013/001698
Other languages
English (en)
French (fr)
Inventor
宗弘 多田
阪本　利司
信 宮村
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2014504708A priority Critical patent/JP6112106B2/ja
Priority to US14/385,623 priority patent/US9548115B2/en
Publication of WO2013136798A1 publication Critical patent/WO2013136798A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/17—Memory cell being a nanowire transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a semiconductor device having a variable resistance nonvolatile element (hereinafter referred to as a “resistance variable element”) and a method for manufacturing the same. Further, the present invention relates to a programming method using the variable resistance element.
  • a semiconductor device having a variable resistance nonvolatile element (hereinafter referred to as a “resistance variable element”) and a method for manufacturing the same. Further, the present invention relates to a programming method using the variable resistance element.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • FPGA Field Programmable Gate Array
  • the FPGA enables the customer himself to perform an arbitrary circuit configuration after manufacturing the chip.
  • the FPGA has a resistance change element, and the customer can arbitrarily connect the wirings arbitrarily.
  • the resistance change element include ReRAM (Resistance Random Access Memory) using a transition metal oxide, a solid electrolyte switch using an ionic conductor, an atomic switch, and the like.
  • Patent Document 1 and Non-Patent Document 1 two electrodes are arranged via an ion conductor (a solid in which ions can freely move by application of an electric field or the like), and a conduction state between them is controlled.
  • ion conductor a solid in which ions can freely move by application of an electric field or the like
  • crossbar switch in the case of a two-terminal switching element (resistance change element) are disclosed.
  • Non-Patent Document 1 discloses a switching element using metal ion migration and electrochemical reaction in an ion conductor.
  • the switching element disclosed in Non-Patent Document 1 includes an ion conductive layer and a first electrode and a second electrode that are provided to face each other with the ion conductive layer interposed therebetween.
  • the 1st electrode has played the role for supplying a metal ion to an ion conductive layer.
  • Metal ions are not supplied from the second electrode to the ion conductive layer.
  • this switching element When the second electrode is grounded and a positive voltage is applied to the first electrode, the metal of the first electrode becomes metal ions and dissolves in the ion conductive layer. Then, metal ions in the ion conductive layer are deposited as a metal in the ion conductive layer, and a metal bridge (also referred to as a filament or a conductive path) connecting the first electrode and the second electrode is formed by the deposited metal. .
  • the switch is turned on by electrically connecting the first electrode and the second electrode by metal bridge.
  • the first electrode is grounded and a positive voltage is applied to the second electrode in the ON state, a part of the metal bridge is cut.
  • the electrical connection between the first electrode and the second electrode is cut off, and the switch is turned off.
  • the electrical characteristics change from the stage before the electrical connection is completely cut off, such as the resistance between the first electrode and the second electrode is increased, or the capacitance between the electrodes is changed. Cut out.
  • the second electrode is grounded again and a positive voltage is applied to the first electrode.
  • Such a switching element is characterized in that it is smaller in size than a semiconductor switch (such as a MOSFET) and has a small on-resistance (ON-state resistance value). Therefore, the switching element is considered promising for application to programmable logic devices. Further, in this switching element, its conduction state (on or off) is maintained as it is without applying an applied voltage, so that it can be applied as a nonvolatile memory element.
  • a nonvolatile memory element For example, with a memory cell including one selection element such as a transistor and one switching element as a basic unit, a plurality of memory cells are arranged in the vertical direction and the horizontal direction, respectively. Arranging in this way makes it possible to select an arbitrary memory cell from among a plurality of memory cells with the word line and the bit line. Non-volatile that can sense the conduction state of the switching element of the selected memory cell and read information “1” or “0” from the on or off state of the switching element. Memory can be realized.
  • An object of the present invention is to solve the problems of the above-described technology, and includes a resistance change element equipped with a resistance change element capable of high reliability and high density at a low voltage, and The manufacturing method is provided.
  • the variable resistance element of the present invention includes a variable resistance film, a first electrode disposed in contact with one surface of the variable resistance film, and a second electrode disposed in contact with the other surface of the variable resistance film.
  • the first and second electrodes each have a corner, and the distance between the corners of the first and second electrodes is the shortest distance between the first and second electrodes.
  • the method for manufacturing a semiconductor device of the present invention includes an insulating barrier film forming step of forming an insulating barrier film on two first wirings provided in one of wiring layers included in a multilayer wiring, and 2 An opening forming step of forming an opening in the insulating barrier film, the wall having a tapered surface that becomes wider from the first wiring in the vertical direction, and exposing an at least part of the upper surface of the two first wirings; Of the multilayer wiring, two first wirings were formed, a resistance changing film forming step of forming a resistance change element film in an opening including at least a wall surface, an electrode forming step of forming an electrode on the resistance changing film, Forming a second wiring connected to the electrode in a wiring layer different from the wiring layer.
  • the resistance change element programming method of the present invention sandwiches the resistance change film so that the distance between the corners of the first and second electrodes is the shortest distance between the first and second electrodes.
  • the location where the filament (conductive path) is formed is specified.
  • the programming operation is stabilized, and variations in the programming voltage can be kept small, so that the programming voltage can be lowered.
  • both electrodes are corner portions, the effective electric field during programming can be increased by the effect of electric field concentration, so that the programming voltage can be lowered.
  • variable resistance elements There are two types of operating characteristics of variable resistance elements: unipolar and bipolar.
  • the unipolar variable resistance element is a switching element that can be switched between a high resistance state (OFF state) and a low resistance state (ON state) by an applied voltage.
  • the bipolar variable resistance element is a switching element that can be switched between a high resistance state and a low resistance state in accordance with the polarity of an applied voltage.
  • the bipolar variable resistance element can be used in ReRAM and NanoBridge (registered trademark), and the unipolar variable resistance element can be used in ReRAM.
  • 1A to 1D are diagrams showing operating characteristics of a unipolar variable resistance element.
  • the unipolar variable resistance element has a configuration including a first electrode, a second electrode, and a variable resistance element sandwiched between these two electrodes.
  • the resistance change element transitions from the OFF state to the ON state using the desired set voltage Vs as the threshold voltage.
  • the OFF state means a state where the resistance value between the two electrodes is high (high resistance state)
  • the ON state means a state where the resistance value between the two electrodes is low (low resistance state).
  • the threshold voltage depends on the film thickness, composition, density, and the like of the resistance change layer.
  • variable resistance element in the ON state when a positive voltage is applied to the first electrode again, as shown in FIG. 1B, a transition is made from the ON state to the OFF state at a desired threshold voltage (reset voltage Vr). Furthermore, when a positive voltage is continuously applied to the first electrode, the set voltage Vs is reached, and the resistance change element again transitions from the OFF state to the ON state.
  • this variable resistance element is symmetrical in the operations of FIGS. 1A-1B and FIGS. 1C-1D, and does not depend on the voltage application direction (polarity), but only on the voltage level. Resistance change characteristics. Such an element is defined as a unipolar variable resistance element.
  • 2A to 2D are diagrams showing operating characteristics of the bipolar variable resistance element.
  • voltage-current characteristics are shown when the configuration of the bipolar variable resistance element is the same as that of the unipolar variable resistance element described above.
  • the resistance change element transitions from the OFF state (high resistance state) to the ON state (low resistance state) using the desired set voltage Vs as a threshold voltage. Subsequently, in the variable resistance element in the ON state, when a positive voltage is applied to the first electrode again, the resistance change seen in the unipolar variable resistance element does not occur, as shown in FIG. 2B.
  • the device maintains an ON state and exhibits ohmic current-voltage characteristics.
  • this bipolar variable resistance element transitions from the OFF state to the ON state only when a positive voltage is applied to the first electrode, and from the ON state only when a negative voltage is applied to the first electrode. Transition to the OFF state occurs.
  • Such an element is defined as a bipolar variable resistance element.
  • the electrode used for the bipolar variable resistance element is defined as follows. As described with reference to FIGS. 2A to 2D, an electrode that transitions from an OFF state to an ON state when a positive voltage is applied is defined as a “first electrode” or an “active electrode”. Conversely, an electrode that transitions from an ON state to an OFF state when a positive voltage is applied is defined as a “second electrode” or an “inactive electrode”.
  • FIG. 3 is a diagram illustrating a configuration example of the variable resistance element used in the semiconductor device of the present embodiment.
  • the resistance change element 100 shown in FIG. 3 is, for example, a solid electrolyte switch (atomic switch) showing a bipolar resistance change operation.
  • the configuration includes a first electrode 101 (active electrode), a second electrode 102 (inactive electrode), and a resistance change film 103 sandwiched between these electrodes. These are formed inside the insulating film 105 on a semiconductor substrate (not shown).
  • the resistance change film 103 is, for example, an ionic conductor disclosed in Non-Patent Document 1.
  • the first electrode 101 has a corner portion 106 of the first electrode
  • the second electrode 102 has a corner portion 107 of the second electrode.
  • angular part of the electrode of embodiment of this invention shows the corner
  • the distance between the corner portion 106 of the first electrode and the corner portion 107 of the second electrode is indicated by a distance 108 between the corner portions. At this time, the distance 108 between the corners coincides with the shortest path of the distance between the first electrode 101 and the second electrode 102.
  • the first electrode 101 when the first electrode 101 is Cu, the second electrode 102 is Ru, and the resistance change film 103 is a polymer solid electrolyte, a transition is made from a high resistance state (OFF state) to a low resistance state (ON state) (set) Operation) will be described.
  • the first electrode 101 only needs to contain Cu as a main component, and may be an alloy containing Cu.
  • the second electrode 102 is grounded to 0 V, and a positive voltage is applied to the first electrode 101.
  • the electric field (number of electric lines of force per unit area) induced by the voltage applied between the first electrode and the second electrode is maximized on the distance 108 between the corners.
  • a path through which Cu ions are deposited in the resistance change film 103 interposed between the first electrode and the second electrode is identified at the distance 108 between the corners, and a Cu bridge is formed to enter a low resistance state (ON state). Transition.
  • the first electrode 101 is grounded to 0V, and a positive voltage is applied to the second electrode 102.
  • the current that flows due to the voltage applied between the first electrode and the second electrode is maximized on the distance 108 between the corners. This coincides with the formation position of the Cu bridge formed in the resistance change film 103 interposed between the first electrode and the second electrode.
  • the current path is identified on the distance 108 between the corners, and transitions to the high resistance state (OFF state) when the threshold current (or voltage) is reached.
  • either one of the first electrode and the second electrode can have a corner, but in this case, only electric field concentration is generated during programming of either the set operation or the reset operation. It is effective for.
  • both electrodes since both electrodes have corner portions, the shortest path between the corner portions is uniquely determined for the first time, and the formation position of the conductive path can be specified. As a result, stabilization of the programming operation that has not been obtained with an element in which only one of the electrodes has a corner portion until now can be achieved, and thereby the voltage can be lowered.
  • the shortest distance between the corners of the first electrode and the second electrode is specified, and therefore the location where the filament (conductive path) is formed Is identified.
  • the programming operation is stabilized, and variations in the programming voltage can be kept small, so that the programming voltage can be lowered.
  • both electrodes are corners, the effective electric field during programming can be increased by the effect of electric field concentration, so that the programming voltage can be lowered.
  • FIG. 4 is a diagram showing a configuration example of a resistance change element used in the semiconductor device of this embodiment.
  • the second embodiment is the same as the first embodiment except that the positions of the upper surface of the first electrode 201 and the lower surface of the second electrode 202 coincide. It is.
  • the resistance change element 200 is, for example, a solid electrolyte switch (atomic switch) that exhibits a bipolar resistance change operation.
  • the structure includes a first electrode 201 (active electrode), a second electrode 202 (inactive electrode), and a resistance change film 203 sandwiched between these electrodes. These are formed inside the insulating film 205 on a semiconductor substrate (not shown).
  • the resistance change film 203 is, for example, an ionic conductor disclosed in Non-Patent Document 1.
  • the first electrode 201 has a corner 206 of the first electrode
  • the second electrode 202 has a corner 207 of the second electrode.
  • the distance between the corner 206 of the first electrode and the corner 207 of the second electrode is indicated by the distance 208 between the corners.
  • the distance 208 between the corners coincides with the shortest path of the distance between the first electrode 201 and the second electrode 202. Since the programming method of the resistance change element is the same as that of the first embodiment, the description thereof is omitted.
  • FIG. 5 is a modification of the second embodiment. Similar to the resistance change element 200 of the second embodiment, the resistance change element 300 of the present modification includes the first electrode 301, the second electrode 302, the resistance change film 303, and the insulating film 305. Only the shape of the second electrode 302 is different.
  • the second electrode 302 is formed along the resistance change film 303 as shown in FIG.
  • the first electrode 301 is formed with a corner 306 of the first electrode
  • the second electrode 302 is formed with a corner 307 of the second electrode.
  • the distance between the corner 306 of the first electrode and the corner 307 of the second electrode is indicated by the distance 308 between the corners.
  • 2nd Embodiment since it is the same as 2nd Embodiment except the shape of the 2nd electrode 302, detailed description regarding another structure is abbreviate
  • the length of the shortest path between the electrodes is determined by the position (distance) between the first electrode 101 and the second electrode 102, that is, the overlay accuracy of lithography.
  • the thickness of the film 103 may be larger. Therefore, there is a problem that the effect of lowering the voltage is not stabilized when compared with the case where no corner is used.
  • the shortest distance between the electrodes and the distance between the corners can be matched, and the thickness of the resistance change film 203 can be matched. The voltage can be lowered.
  • the margin is kept larger than the alignment of the lithography process. Can do. As a result, the variation in threshold voltage can be kept small.
  • the shortest distance between the electrodes and the distance 308 between the corners are matched, and the resistance change film
  • the film thickness of 303 can be matched.
  • the filament A location where a conductive path is formed is specified.
  • the programming operation is stabilized, and variations in the programming voltage can be kept small, so that the programming voltage can be lowered.
  • both electrodes are corners, the effective electric field during programming can be increased by the effect of electric field concentration, so that the programming voltage can be lowered.
  • the shortest distance between the corners is matched with the film thickness of the resistance change film, so that the variation in threshold voltage can be kept smaller than in the first embodiment. it can.
  • FIG. 6 is a diagram illustrating a configuration example of a resistance change element used in the semiconductor device according to the third embodiment of the present invention.
  • the resistance change element 400 in FIG. 6 is, for example, a solid electrolyte switch (atomic switch) showing a bipolar resistance change operation.
  • the resistance change element 400 includes a first electrode 401 (active electrode), a second electrode 402 (inactive electrode), a resistance change film 403 sandwiched between these electrodes, and a third electrode 404. These are formed inside an insulating film 405 on a semiconductor substrate (not shown).
  • the resistance change film 403 is, for example, an ionic conductor disclosed in Non-Patent Document 1.
  • the first electrode 401 has a corner 406 of the first electrode
  • the second electrode 402 has a corner 407 of the second electrode.
  • the distance between the corner 406 of the first electrode and the corner 407 of the second electrode is indicated by the distance 408 between the corners. At this time, the distance 408 between the corners coincides with the shortest path of the distance between the first electrode 401 and the second electrode 402.
  • the third electrode 404 is provided on the same side as the first electrode 401 with respect to the resistance change film 403, and is arranged so that the horizontal plane is the same as that of the first electrode.
  • the third electrode 404 has a corner 409 of the third electrode.
  • variable resistance element 400 [Description of Operation] Next, the operation of the variable resistance element 400 according to the third embodiment will be described.
  • the first electrode 401 and the third electrode 404 are Cu
  • the second electrode 402 is Ru
  • the resistance change film 403 is a polymer solid electrolyte
  • the high resistance state (OFF state) is changed to the low resistance state (ON state).
  • the transition operation (set operation) will be described.
  • the first electrode 401 and the third electrode 404 only need to contain Cu as a main component, and may be an alloy containing Cu.
  • the voltage applied at this time is such that the potential of the first electrode 401 is V1, the second electrode 402 is V2, and the third electrode 404 is V3.
  • V1 2V
  • V2 1V
  • V3 1V
  • the corner portion 409 of the third electrode is grounded, the electric field density at the corner portion 406 of the first electrode increases.
  • the electric field (number of lines of electric force per unit area) induced by the voltage applied between the first electrode and the second electrode is maximized at the corner 406 of the first electrode, and the first electrode-second.
  • a metal bridge can be formed between the two electrodes, and transition to the ON state can be made.
  • V1 1V
  • V2 0V
  • V3 0V
  • the electric field density at the corner portion 406 of the first electrode is increased by applying a voltage higher than V2 to the corner portion 409 of the third electrode.
  • the electric field (number of lines of electric force per unit area) induced by the voltage applied between the first electrode and the second electrode is maximized at the corner 406 of the first electrode, and the first electrode-second.
  • a metal bridge can be formed between the two electrodes, and transition to the ON state can be made.
  • variable resistance element of the third embodiment of the present invention the shortest distance between both corners of the first electrode and the second electrode is specified as in the first embodiment. From this, the place where the filament (conductive path) is formed is specified. As a result, the programming operation is stabilized and variations in the programming voltage can be kept small, so that the programming voltage can be lowered.
  • both electrodes are corners, the effective electric field during programming can be increased by the effect of electric field concentration, so that the programming voltage can be lowered.
  • the voltage values shown in this embodiment are numerical values for explaining the operation of the semiconductor device of this embodiment, and do not limit the operation of the semiconductor device using the resistance change element according to the present invention. .
  • FIG. 7 is a diagram for explaining a semiconductor device 505 according to the fourth embodiment.
  • the following variable resistance element has the configuration shown in FIG.
  • a semiconductor device 505 according to the fourth embodiment of the present invention shown in FIG. 7 includes a first variable resistance element 501 having the same configuration as the variable resistance element 400 according to the third embodiment.
  • the first resistance change element 501 includes a first electrode 401, a second electrode 402, a third electrode 404, and a resistance change film 403.
  • symbol of FIG. 6 is used for the code
  • the semiconductor device 505 is additionally provided with a first control line 502 connected to the first electrode 401, a second control line 503 connected to the second electrode 402, and a third control line 504 connected to the third electrode 404. ing. At this time, the third control line 504 can be installed non-parallel to both the first control line 502 and the second control line 503.
  • the first electrode 401 is connected to the first control electrode 506, the second electrode 402 is connected to the second control electrode 507, and the third electrode 404 is connected to the third control electrode 508.
  • a positive voltage equal to or lower than the set voltage Vs is applied to the first control electrode 506 (for example, 2 V), a voltage lower than the first control electrode 506 (for example, 1 V) is applied to the second control electrode 507, and the third control electrode 508 is applied to the third control electrode 508. Applies the same voltage (for example, 1 V) as the second control electrode 507. This state is defined as a preset state (initial state) of the first resistance change element 501.
  • the potential of the third control electrode 508 is applied with a voltage lower than that in the preset state or with a voltage opposite to the voltage applied to the first control line 502 (for example, 0 V). Thereby, the 1st resistance change element 501 will be in an ON state. Thereafter, the voltages applied to the preset first control electrode 506 and second control electrode 507 are released.
  • the first control line 502 and the second control line 503 are cut off, a positive voltage not higher than the reset voltage Vr is applied to the second control electrode 507 (for example, 1.5 V), and the first control electrode 506 A voltage (for example, 1 V) lower than that of the second control electrode 507 is applied, and the same voltage (for example, 1.5 V) as that of the second control electrode 507 is applied to the third control electrode 508.
  • the first variable resistance element 501 is in a preset state.
  • the potential of the third control electrode 508 is applied with a voltage lower than that in the preset state, or with a voltage opposite in polarity to the voltage applied to the second control line 503 (for example, 0 V). Thereby, the 1st resistance change element 501 will be in an OFF state. Thereafter, the voltages applied to the preset first control electrode 506 and second control electrode 507 are released.
  • a positive voltage equal to or higher than the reset voltage Vr (for example, 2.5 V) is applied to the second control electrode 507, and a second voltage is applied to the first control electrode 506.
  • a voltage (for example, 0 V) lower than that of the control electrode 507 is applied.
  • the first variable resistance element 501 is turned off.
  • a memory cell including one selection element such as a transistor and one resistance change element is used as a basic unit. Can be arranged in the vertical direction and the horizontal direction. Arranging in this way makes it possible to select an arbitrary memory cell from among a plurality of memory cells with the word line and the bit line. Then, the conduction state of the resistance change element of the selected memory cell is sensed, and it can be read whether the information “1” or “0” is stored from the ON or OFF state of the resistance change element. A non-volatile memory can be realized.
  • the resistance change element of the fourth embodiment when considering that the resistance change element of the fourth embodiment is used for a crossbar switch used for transmission of a signal line of ULSI (Ultra Large Scale Integration), the resistance change element in the high resistance state depends on the logic amplitude of the signal. Occurrence of a problem of erroneous writing (OFF disturb) can be suppressed. In particular, the disturb problem can be solved even when the programming voltage of the resistance change element is lowered to approach the operating voltage of the logic LSI. Therefore, it is possible to achieve both low programming voltage and high reliability.
  • OFF disturb a problem of erroneous writing
  • the voltage values shown in this embodiment are numerical values for explaining the operation of the semiconductor device of this embodiment, and do not limit the operation of the semiconductor device using the resistance change element according to the present invention. .
  • the location where the filament (conductive path) is formed is Identified.
  • the programming operation is stabilized, and variations in the programming voltage can be kept small, so that the programming voltage can be lowered.
  • both electrodes are corner portions, the effective electric field at the time of programming can be increased by the effect of electric field concentration, so that the programming voltage can be lowered.
  • Example 1 relating to the resistance change element 600 according to the first embodiment of the present invention will be described.
  • the operation of Example 1 is the same as the operation of the first embodiment.
  • FIG. 8 is a cross-sectional view illustrating a configuration example of the variable resistance element 600 according to the first embodiment, and
  • FIG. 9 is a top view.
  • the resistance change element 600 of this embodiment shown in FIGS. 8 and 9 has a wiring and first electrode 601 composed of a copper wiring 601a and a barrier metal 601b.
  • the wiring and first electrode 601 is formed inside the first interlayer insulating film 602.
  • An insulating barrier film 603 is formed on the upper surface of the wiring and first electrode 601, and a second interlayer insulating film 604 is formed thereon.
  • the first and second interlayer insulating films 602 and 604 are insulating films formed on the semiconductor substrate.
  • a silicon oxide film or a low dielectric constant film for example, a SiOCH film
  • the first and second interlayer insulating films are not limited to a single layer, and may be a laminate of a plurality of insulating films.
  • barrier metal 601b a stacked structure of Ta, Ti, and nitrogen compounds thereof can be used. As shown in the figure, the barrier metal 601b is disposed so as to cover the side surface of the copper electrode 601a.
  • the insulating barrier film 603 is made of SiN, SiC, SiCN, or a laminated structure thereof.
  • the insulating barrier film 603 is formed with a hole 610 having a reverse taper when viewed from the upper side perpendicular to the surface of the substrate.
  • the resistance change element 600 of this embodiment has a resistance change film 605 in contact with the wiring and first electrode 601, and has a second electrode 606 and an upper electrode 607 thereon.
  • the resistance change film 605 can be an oxide ion conductive layer such as TaO, TaSiO, HfO, ZrO, or AlO or an ion conductive layer made of an organic polymer.
  • the resistance change film 605 may be a chalcogenide ion conductive layer such as GeSeTe or GdTe doped with Cu as mobile ions in advance.
  • the second electrode 606 and the upper electrode 607 are processed so as to have an electrode shape 611.
  • the second electrode 606 is preferably an electrode that is inert to mobile ions (copper), and a noble metal electrode such as Ru or Pt is preferably used.
  • the upper electrode 607 serves to protect the second electrode 606 being processed, and Ta, Ti, and nitrogen compounds thereof can be used.
  • the resistance change element 600 includes a wiring-cum-first electrode corner 608 and a second electrode corner 609. At this time, the distance between the corners coincides with the shortest distance between the wiring and first electrode 601 and the second electrode 606.
  • the corner 608 of the wiring and first electrode corresponds to the corner of the Cu wiring 601a (FIG. 9).
  • the distance between the corner 608 of the wiring / first electrode and the corner 609 of the second electrode is the same as the distance between the wiring / first electrode 601 and the second electrode 601. This is uniquely determined as the shortest distance between the electrodes 606. That is, when the switching operation of the first embodiment is performed, the portion where the electrolytic concentration occurs can be fixed to the corner portion 608 of the wiring and first electrode and the corner portion 609 of the second electrode, and the formation position of the conductive path can be determined. Can be identified.
  • variable resistance element according to the first embodiment of the present invention is used, the programming operation is stabilized and programming at a lower voltage is possible as compared with the variable resistance element in which the formation position of the conductive path cannot be specified. .
  • Example 2 relating to the variable resistance element 800 according to the second embodiment of the present invention will be described.
  • the operation of Example 2 is the same as that of the first embodiment.
  • FIG. 10 is a cross-sectional view illustrating a configuration example of the variable resistance element 800 according to the second embodiment, and
  • FIG. 11 is a top view.
  • the variable resistance element 800 of the second embodiment shown in FIGS. 10 and 11 includes a wiring / first electrode 801, a second electrode 806, a first interlayer insulating film 802, and a second interlayer insulating film. 804, an insulating barrier film 803, a resistance change film 805, and an upper electrode 807. Further, the wiring / first electrode 801 has a corner 808 of the wiring / first electrode, and the second electrode 806 has a corner 809 of the second electrode.
  • the second electrode 806 and the upper electrode 807 are processed so as to have an electrode shape 811.
  • the insulating barrier film 803 is formed with a hole 810 having a reverse taper when viewed from above perpendicularly to the surface of the substrate.
  • omitted since it is the same as Example 1 except the shapes of the corner
  • the resistance change element 800 of this embodiment has a corner 808 of the wiring / first electrode and a corner 809 of the second electrode, and the distance between the corners is between the wiring / first electrode 801 and the second electrode 806. Matches the shortest distance.
  • the barrier metal 801a is positioned on the lower surface than the barrier metal 601a of the resistance change element 600 of Example 1 by dry etching. Therefore, the corner portion 808 of the wiring and first electrode is composed of only the copper wiring 801b (FIG. 11).
  • the distance between the corner 808 of the wiring / first electrode and the corner 809 of the second electrode is the same as that of the wiring / first electrode 801 and the second electrode 801. This is uniquely determined as the shortest distance between the electrodes 806. That is, when the switching operation of the first embodiment is performed, the portion where the electrolytic concentration occurs can be fixed to the corner portion 808 of the wiring and first electrode and the corner portion 809 of the second electrode, and the formation position of the conductive path can be determined. Can be identified.
  • the programming operation is stabilized and programming at a lower voltage is possible as compared with the resistance change element in which the formation position of the conductive path cannot be specified. .
  • the electric field concentrates only on the copper wiring portion including movable ions, compared with the case where the resistance change element according to the first embodiment is used. Programming can be realized with voltage.
  • Example 3 relating to the variable resistance element according to the third embodiment of the present invention will be described.
  • the operation of Example 3 is the same as that of the third embodiment.
  • FIG. 12 is a cross-sectional view showing one configuration example of the variable resistance element of Example 1
  • FIG. 13 is a top view.
  • the variable resistance element 1000 of the third embodiment shown in FIGS. 12 and 13 includes a wiring / first electrode 1001, a second electrode 1006, a wiring / third electrode 1010, and a first interlayer insulating film. 1002, a second interlayer insulating film 1004, an insulating barrier film 1003, a resistance change film 1005, and an upper electrode 1007.
  • the wiring and first electrode 1001 includes a copper wiring 1001a and a barrier metal 1001b.
  • omitted since it is the same as Example 1 except having wiring and the 3rd electrode 1010, description of the same location is abbreviate
  • the resistance change element 1000 includes a wiring / third electrode 1010 including a copper wiring 1010a also serving as a third electrode and a barrier metal 1010b.
  • the wiring and third electrode 1010 is in contact with the resistance change film 1008. Further, the wiring and first electrode 1001 and the wiring and third electrode 1010 are on the same side with respect to the resistance change film 1005 and have the same horizontal plane.
  • the second electrode 1006 and the upper electrode 1007 are processed so as to have an electrode shape 1101.
  • the second electrode 1006 is preferably an electrode that is inert to mobile ions (copper), and it is preferable to use a noble metal-based electrode such as Ru or Pt.
  • the upper electrode 1007 serves to protect the second electrode 1006 during processing, and Ta, Ti, and nitrogen compounds thereof can be used.
  • the insulating barrier film 1003 is formed with a hole 1100 having a reverse taper when viewed from the upper side perpendicular to the surface of the substrate.
  • the resistance change element 1000 includes a wiring / first electrode corner 1008 and a second electrode corner 1009.
  • the corner portion 1008 of the wiring and first electrode corresponds to the corner of the Cu wiring 1001a (FIG. 13).
  • the distance between the corner 1008 of the wiring / first electrode and the corner 1009 of the second electrode is the shortest distance between the wiring / first electrode 1001 and the second electrode 1006. It is determined uniquely. That is, when the switching operation of the third embodiment is performed, the location where the electrolytic concentration occurs can be fixed to the corner portion 1008 of the wiring and first electrode and the corner portion 1009 of the second electrode, and the conductive path formation position Can be specified.
  • the programming operation is stabilized and programming at a lower voltage is possible as compared with the resistance change element in which the formation position of the conductive path cannot be specified. .
  • Example 3 a programming method in which a programming voltage is applied also to the wiring and third electrode can be used. That is, since the OFF disturbance between the first electrode and the second electrode can be kept high, it is possible to provide a variable resistance element that can achieve higher reliability and lower voltage.
  • variable resistance element using the ion conductive layer has been specifically described.
  • other variable resistance elements can be used.
  • CMOS Complementary Metal Oxide Semiconductor
  • DRAM Dynamic Random Access Memory
  • SRAM Static Random Access Memory
  • flash memory FeRAM (Ferroelectric Random Access Memory, Memory RAM).
  • Semiconductor products having a memory circuit such as a resistance change type memory, bipolar transistor, etc., semiconductor products having a logic circuit such as a microprocessor, or the copper wiring of a board or a package on which the same is posted. it can.
  • the present invention can also be applied to a semiconductor device such as an electronic circuit device, an optical circuit device, a quantum circuit device, a micromachine, and a MEMS (Micro Electro Mechanical Systems).
  • the examples of the switch function have been mainly described.
  • the present invention can also be used for a memory element using both non-volatility and resistance change characteristics.
  • variable resistance element it is possible to confirm the structure of the variable resistance element according to the present invention from the manufactured device. Specifically, it is possible to confirm that the copper wiring is used for the multilayer wiring by observing the cross section of the device to be observed with a TEM (Transmission Electron Microscope). Using a TEM, when a resistance change element is mounted, the electrodes in the resistance change element are identified, and the electrodes have corners, and whether the corners coincide with the shortest distance between the electrodes. It can confirm by observing and can confirm whether it is the structure as described in this invention.
  • TEM Transmission Electron Microscope
  • composition analysis such as EDX (Energy Dispersive X-ray Spectroscopy) and EELS (Electron Energy-Loss Spectroscopy: Electron Energy Loss Spectroscopy) is included in the present invention. Can be confirmed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

　本発明の抵抗変化素子は、抵抗変化膜と、抵抗変化膜の一方の面に接して配置される第１電極と、抵抗変化膜の他方の面に接して配置される第２電極と、を備え、第１および第２の電極はそれぞれ角部を有し、第１および第２の電極の角部間の距離が、第１および第２の電極間の最短距離となる抵抗変化素子とする。さらに、抵抗変化膜の一方の面に配置される第３の電極を有する。

Description

抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法
　本発明は、半導体装置およびその製造方法に関し、特に、抵抗変化型不揮発性素子（以下では、「抵抗変化素子」と称する）を有する半導体装置およびその製造方法に関する。さらに、その抵抗変化素子を用いたプログラミング方法に関する。
　半導体デバイス（特に、シリコンデバイス）は、微細化（スケーリング則：Ｍｏｏｒｅの法則）によってデバイスの集積化・低電力化が進められ、３年で４倍のペースで集積化および低電力化の開発が進められてきた。近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）のゲート長は２０ｎｍ以下となり、リソグラフィプロセスの高騰（装置価格およびマスクセット価格）、およびデバイス寸法の物理的限界（動作限界・ばらつき限界）により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。
　近年、ゲートアレイとスタンダードセルの中間的な位置づけとしてＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）と呼ばれる再書き換え可能なプログラマブルロジックデバイスが開発されている。ＦＰＧＡは、顧客自身がチップの製造後に任意の回路構成を行うことを可能とするものである。ＦＰＧＡは、抵抗変化素子を有し、顧客自身が任意に配線の電気的接続をできるようにしたものである。このようなＦＰＧＡを搭載した半導体装置を用いることで、回路の自由度を向上させることができるようになる。抵抗変化素子としては、遷移金属酸化物を用いたＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）や、イオン伝導体を用いた固体電解質スイッチ、原子スイッチなどがある。
　特許文献１、及び非特許文献１では、イオン伝導体（イオンが電界などの印加によって自由に動くことのできる固体）を介して２個の電極が配置され、それらの間の導通状態を制御する２端子型のスイッチング素子（抵抗変化素子）の場合の構成、動作、およびクロスバースイッチが開示されている。
　非特許文献１には、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子が開示されている。非特許文献１に開示されたスイッチング素子は、イオン伝導層と、イオン伝導層を挟んで対向して設けられた第１電極および第２電極とを有する構成である。このうち、第１電極はイオン伝導層に金属イオンを供給するための役割を果たしている。第２電極からはイオン伝導層に金属イオンは供給されない。
　このスイッチング素子の動作を簡単に説明する。第２電極を接地して第１電極に正電圧を印加すると、第１電極の金属が金属イオンになってイオン伝導層に溶解する。そして、イオン伝導層中の金属イオンがイオン伝導層中に金属になって析出し、析出した金属により第１電極と第２電極を接続する金属架橋（フィラメント、導電性パスとも呼ばれる）形成される。金属架橋で第１電極と第２電極が電気的に接続することで、スイッチがオン状態になる。一方、上記オン状態で第１電極を接地して第２電極に正電圧を印加すると、金属架橋の一部が切れる。これにより、第１電極と第２電極との電気的接続が切れ、スイッチがオフ状態になる。なお、電気的接続が完全に切れる前の段階から第１電極および第２電極間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電気的接続が切れる。また、上記オフ状態からオン状態にするには、再び第２電極を接地して第１電極に正電圧を印加すればよい。
　このようなスイッチング素子は、半導体スイッチ（ＭＯＳＦＥＴなど）よりもサイズが小さく、オン抵抗（ＯＮ状態の抵抗値）が小さいという特徴がある。そのため、プログラマブルロジックデバイスへの適用に、そのスイッチング素子が有望であると考えられている。また、このスイッチング素子においては、その導通状態（オンまたはオフ）は印加電圧を与えなくてもそのまま維持されるので、不揮発性のメモリ素子としての応用も考えられる。例えば、トランジスタなどの選択素子１個とスイッチング素子１個とを含むメモリセルを基本単位として、このメモリセルを縦方向と横方向にそれぞれ複数配列する。このように配列することで、ワード線およびビット線で複数のメモリセルの中から任意のメモリセルを選択することが可能となる。そして、選択したメモリセルのスイッチング素子の導通状態をセンスし、スイッチング素子のオンまたはオフの状態から情報「１」または「０」のいずれの情報が格納されているかを読み取ることが可能な不揮発性メモリを実現できる。
特開２００５－１０１５３５号公報
Ｓ．Ｋａｅｒｉｙａｍａ　ｅｔ　ａｌ．、"Ａ　Ｎｏｎｖｏｌａｔｉｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｓｏｌｉｄ－Ｅｌｅｃｔｒｏｌｙｔｅ　Ｎａｎｏｍｅｔｅｒ　Ｓｗｉｔｃｈ"、ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ－Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ、Ｖｏｌ．４０（１）、ｐｐ．１６８－１７６（２００５）
　特許文献１および非特許文献１の抵抗変化素子は、低抵抗状態における電流の経路（フィラメント、ブリッジなどと呼ばれる）が、抵抗変化膜内部にランダムに生じるため、閾値電圧（プログラミング）のばらつきが大きいという課題がある。
　また、誤書き込みや誤動作を防止するためには、プログラミング電圧を高く維持する必要があり、結果として低電圧化が難しいという課題がある。
　本発明の目的は、上述したような技術が有する問題点を解決するためになされたものであり、低電圧で高信頼性、かつ高密度化が可能な抵抗変化素子を搭載した抵抗変化素子およびその製造方法を提供することである。
　本発明の抵抗変化素子は、抵抗変化膜と、抵抗変化膜の一方の面に接して配置される第１電極と、抵抗変化膜の他方の面に接して配置される第２電極と、を備え、第１および第２の電極はそれぞれ角部を有し、第１および第２の電極の角部間の距離が、第１および第２の電極間の最短距離となる。
　また、本発明の半導体装置の製造方法は、多層配線に含まれる配線層の１つに設けられた２つの第１配線の上に絶縁性バリア膜を形成する絶縁性バリア膜形成工程と、２つの第１配線から垂直方向に離れるにしたがって広くなるテーパ面を壁面に備え、２つの第１配線の上面の少なくとも一部を露出する開口部を絶縁性バリア膜に形成する開口部形成工程と、少なくとも壁面を含む開口部に抵抗変化素子膜を形成する抵抗変化膜形成工程と、抵抗変化膜の上に電極を形成する電極形成工程と、多層配線のうち、２つの第１配線が形成された配線層とは異なる配線層に電極に接続する第２配線を形成する工程と、を有する。
　また、本発明の抵抗変化素子のプログラミング方法は、第１および第２の電極の角部間の距離が第１および第２の電極間の最短距離となるように抵抗変化膜を挟持し、第１の電極が配置された面と同一の面に配置された第３の電極を有する抵抗変化素子のプログラミング方法であって、第１および第２の電極間に電圧を印加した状態を初期状態とし、第３電極に電圧パルスを印加することによって抵抗変化膜の電気抵抗を変化させる。
　本発明によれば、第１電極、第２電極、における双方の角部間の最短距離が特定されることから、フィラメント（導電性パス）が形成される箇所が特定される。これにより、プログラミング動作が安定化し、プログラミング電圧のばらつきを小さく抑えられることから、プログラミング電圧を低電圧化することができる。
　加えて双方の電極が角部であることから、電界集中の効果によってプログラミング時の実効電界を増加させることができるため、プログラミング電圧を低電圧化することができる。
本発明の実施形態に係るユニポーラ型抵抗変化素子の動作特性を示す図である。 本発明の実施形態に係るユニポーラ型抵抗変化素子の動作特性を示す図である。 本発明の実施形態に係るユニポーラ型抵抗変化素子の動作特性を示す図である。 本発明の実施形態に係るユニポーラ型抵抗変化素子の動作特性を示す図である。 本発明の実施形態に係るバイポーラ型抵抗変化素子の動作特性を示す図である。 本発明の実施形態に係るバイポーラ型抵抗変化素子の動作特性を示す図である。 本発明の実施形態に係るバイポーラ型抵抗変化素子の動作特性を示す図である。 本発明の実施形態に係るバイポーラ型抵抗変化素子の動作特性を示す図である。 本発明の第１の実施形態の抵抗変化素子の断面図である。 本発明の第２の実施形態の抵抗変化素子の断面図である。 本発明の第２の実施形態の抵抗変化素子の変形例の断面図である。 本発明の第４の実施形態における密閉筺体の断面図である。 本発明の第５の実施形態における密閉筺体の斜視図である。 本発明の実施例１の抵抗変化素子の断面図である。 本発明の実施例１の抵抗変化素子の上面図である。 本発明の実施例２の抵抗変化素子の断面図である。 本発明の実施例２の抵抗変化素子の上面図である。 本発明の実施例３の抵抗変化素子の断面図である。 本発明の実施例３の抵抗変化素子の上面図である。
　以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
　まず、本発明の実施形態を詳細に説明する前に、本発明に用いる用語の意味を説明する。
　抵抗変化素子の動作特性として、ユニポーラ型とバイポーラ型の２種類がある。ユニポーラ型抵抗変化素子は、印加電圧により高抵抗状態（ＯＦＦ状態）と低抵抗状態（ＯＮ状態）とが切り替えられるスイッチング素子である。バイポーラ型抵抗変化素子は、印加する電圧の極性に応じて高抵抗状態と低抵抗状態とが切り替えられるスイッチング素子である。バイポーラ型抵抗変化素子はＲｅＲＡＭおよびＮａｎｏＢｒｉｄｇｅ（登録商標）で用いることが可能であり、ユニポーラ型抵抗変化素子はＲｅＲＡＭで用いることが可能である。
　ユニポーラ型抵抗変化素子の動作を説明する。図１Ａ～図１Ｄはユニポーラ型抵抗変化素子の動作特性を示す図である。ここでは、ユニポーラ型抵抗変化素子は、第１電極と、第２電極と、これら２つの電極に挟まれた抵抗変化素子とを有する構成である。
　第１電極に正電圧を印加すると、図１Ａに示すように、所望のセット電圧Ｖsを閾値電圧として、抵抗変化素子は、ＯＦＦ状態からＯＮ状態へ遷移する。ＯＦＦ状態は２つの電極間の抵抗値が高い状態（高抵抗状態）を意味し、ＯＮ状態は２つの電極間の抵抗値が低い状態（低抵抗状態）を意味する。閾値電圧は、抵抗変化層の膜厚、組成、密度などに依存する。
　続いて、ＯＮ状態の抵抗変化素子において、再び第１電極に正電圧を印加すると、図１Ｂに示すように、所望の閾値電圧（リセット電圧Ｖr）において、ＯＮ状態からＯＦＦ状態へ遷移する。さらに、第１電極に正電圧の印加を続けると、セット電圧Ｖsに達し、抵抗変化素子は、再びＯＦＦ状態からＯＮ状態へ遷移する。
　一方、第１電極に負電圧を印加すると、図１Ｃに示すように、所望のセット電圧Ｖsを閾値電圧として、ＯＦＦ状態（高抵抗状態）からＯＮ状態（低抵抗状態）へ遷移する。続いて、ＯＮ状態の抵抗変化素子において、再び第１電極に負電圧を印加すると、図１Ｄに示すように、所望の閾値電圧（リセット電圧Ｖr）において、ＯＮ状態からＯＦＦ状態へ遷移する。さらに、第１電極に負電圧の印加を続けると、セット電圧Ｖsに達し、抵抗変化素子は、再びＯＦＦ状態からＯＮ状態へ遷移する。
　このように、この抵抗変化素子は、図１Ａ－図１Ｂの動作と図１Ｃ－図１Ｄの動作が対称であり、電圧の印加方向（極性）には依存せず、電圧のレベルにのみ依存して抵抗変化特性を示す。このような素子をユニポーラ型抵抗変化素子と定義する。
　次に、バイポーラ型抵抗変化素子の動作を説明する。図２Ａ～図２Ｄはバイポーラ型抵抗変化素子の動作特性を示す図である。ここでは、比較のために、バイポーラ型抵抗変化素子の構成が上述のユニポーラ型抵抗変化素子と同様であるときの電圧－電流特性を示す。
　第１電極に正電圧を印加すると、図２Ａに示すように、所望のセット電圧Ｖsを閾値電圧として、抵抗変化素子はＯＦＦ状態（高抵抗状態）からＯＮ状態（低抵抗状態）へ遷移する。続いて、ＯＮ状態の抵抗変化素子において、再び第１電極に正電圧を印加した場合には、ユニポーラ型抵抗変化素子で見られた抵抗変化が生じることなく、図２Ｂに示すように、抵抗変化素子はＯＮ状態を維持してオーミックな電流－電圧特性を示す。
　一方、ＯＮ状態の抵抗変化素子の第１電極に負電圧を印加すると（図２Ｃ）、所望のセット電圧Ｖsを閾値電圧として、ＯＮ状態（低抵抗状態）からＯＦＦ状態（高抵抗状態）へ遷移する。続いて、ＯＦＦ状態の抵抗変化素子において、再び第１電極に正電圧を印加すると、図２Ｄに示すように、リセット電圧Ｖrにおいて、ＯＦＦ状態からＯＮ状態へ遷移する。
　このように、このバイポーラ型抵抗変化素子は、第１電極に正電圧を印加した場合にのみ、ＯＦＦ状態からＯＮ状態へ遷移し、第１電極に負電圧を印加した場合にのみ、ＯＮ状態からＯＦＦ状態への遷移が生じる。このような素子をバイポーラ型抵抗変化素子と定義する。
　ここで、バイポーラ型抵抗変化素子に用いられる電極について、次のように定義する。図２Ａ～図２Ｄで説明したように、正電圧を印加した場合にＯＦＦ状態からＯＮ状態に遷移する電極を「第１の電極」または「活性電極」と定義する。逆に正電圧を印加した場合にＯＮ状態からＯＦＦ状態に遷移する電極を「第２の電極」または「不活性電極」と定義する。
　〔第１の実施形態〕本発明の第１の実施形態の半導体装置に用いられる抵抗変化素子１００の構成を説明する。図３は、本実施形態の半導体装置に用いられる抵抗変化素子の一構成例を示す図である。
　〔構造の説明〕図３に示した抵抗変化素子１００は、例えばバイポーラ型の抵抗変化動作を示す固体電解質スイッチ（原子スイッチ）である。第１電極１０１（活性電極）と、第２電極１０２（不活性電極）と、これらの電極に挟まれた抵抗変化膜１０３とを有する構成である。これらは半導体基板（図示せず）上の絶縁膜１０５内部に形成されている。抵抗変化膜１０３は、例えば、非特許文献１に開示されたイオン伝導体である。
　第１電極１０１は、第１電極の角部１０６を有し、第２電極１０２は第２電極の角部１０７を有する。なお、本発明の実施形態の電極の角部とは、２つの電極が有するいくつかの角部のうち、一方の電極において他方の電極に最も近接した部位に位置する角部のことを示す。
　第１電極の角部１０６と第２電極の角部１０７の距離は、角部間の距離１０８で示される。このとき、角部間の距離１０８は、第１電極１０１と第２電極１０２の電極間距離の最短経路と一致する。
　例えば、第１電極１０１がＣｕ、第２電極１０２がＲｕ、抵抗変化膜１０３がポリマー固体電解質である場合に、高抵抗状態（ＯＦＦ状態）から低抵抗状態（ＯＮ状態）に遷移させる場合（セット動作）について説明する。なお、第１電極１０１はＣｕを主成分としていればよく、Ｃｕを含む合金であってもよい。
　〔動作の説明〕第２電極１０２を０Ｖに接地し、第１電極１０１に正電圧を印加する。第１電極－第２電極間に印加された電圧により誘起される電界（単位面積あたりの電気力線の本数）は、角部間の距離１０８上で最大となる。これにより第１電極－第２電極間に介在する抵抗変化膜１０３内にＣｕイオンが析出する経路が角部間の距離１０８に同定され、Ｃｕ架橋が形成されて低抵抗状態（ＯＮ状態）へ遷移する。
　つづいて、低抵抗状態（ＯＮ状態）から高抵抗状態（ＯＦＦ状態）に遷移させる場合（リセット動作）について説明する。第１電極１０１を０Ｖに接地し、第２電極１０２に正電圧を印加する。第１電極－第２電極間に印加された電圧により流れる電流は、角部間の距離１０８上で最大となる。これにより第１電極－第２電極間に介在する抵抗変化膜１０３内に形成されたＣｕ架橋の形成箇所と一致する。これにより、電流経路が角部間の距離１０８上に同定され、閾値電流（あるいは電圧）に達すると高抵抗状態（ＯＦＦ状態）へ遷移する。
　〔作用・効果の説明〕このように、第１電極、および第２電極の角部が規定されることで、電界集中の生じる箇所を固定し、安定したスイッチング動作ができるようになる。さらに電界集中を利用することで、角部を有しない抵抗変化素子と比較して、低電圧でのプログラミングが可能になる。
　このとき、第１電極、および第２電極のいずれか一方が角部を有することも可能であるが、この場合はセット動作、あるいはリセット動作のいずれか一方のプログラミング時に電界集中を生じさせることのみに有効である。本発明の実施形態では、双方の電極が角部を有することで、角部同士の最短経路がはじめて一義的に決まり、導電パスの形成位置を特定することができるようになる。これにより、これまでいずれか一方の電極のみが角部を有する素子では得られなかったプログラミング動作の安定化が達成され、これにより低電圧化をすることができるようになる。
　本発明の第１の実施形態の抵抗変化素子によれば、第１電極、第２電極における双方の角部間の最短距離が特定されることから、フィラメント（導電性パス）が形成される箇所が特定される。これにより、プログラミング動作が安定化し、プログラミング電圧のばらつきを小さく抑えられることから、プログラミング電圧を低電圧化することができる。
　また、双方の電極が角部であることから、電界集中の効果によってプログラミング時の実効電界を増加させることができるため、プログラミング電圧を低電圧化することができる。
　〔第２の実施形態〕本発明の第２の実施形態の半導体装置に用いられる抵抗変化素子２００の構成を説明する。図４は本実施形態の半導体装置に用いられる抵抗変化素子の一構成例を示す図である。
　〔構造の説明〕図４に示したように、第２の実施形態は、第１電極２０１の上面と第２電極２０２の下面の位置が一致していること以外の構成は実施形態１と同じである。抵抗変化素子２００は、例えばバイポーラ型の抵抗変化動作を示す固体電解質スイッチ（原子スイッチ）である。第１電極２０１（活性電極）と、第２電極２０２（不活性電極）と、これらの電極に挟まれた抵抗変化膜２０３とを有する構成である。これらは半導体基板（図示せず）上の絶縁膜２０５内部に形成されている。抵抗変化膜２０３は、例えば、非特許文献１に開示されたイオン伝導体である。
　第１電極２０１は第１電極の角部２０６を有し、第２電極２０２は第２電極の角部２０７を有する。第１電極の角部２０６と第２電極の角部２０７の距離は、角部間の距離２０８で示される。このとき、角部間の距離２０８は、第１電極２０１と第２電極２０２の電極間距離の最短経路と一致する。抵抗変化素子のプログラミング方法は実施の形態１と同じなので省略する。
　図５は、第２の実施形態の変形例である。本変形例の抵抗変化素子３００は、第２の実施形態の抵抗変化素子２００と同様に、第１電極３０１と、第２電極３０２と、抵抗変化膜３０３と、絶縁膜３０５とを有し、第２電極３０２の形状のみが異なる。第２電極３０２は、図５のように抵抗変化膜３０３に沿うように形成される。また、第１電極３０１には第１電極の角部３０６、第２電極３０２には第２電極の角部３０７が形成されている。第１電極の角部３０６と第２電極の角部３０７の距離は、角部間の距離３０８で示される。なお、第２電極３０２の形状以外は第２の実施形態と同じなので、その他の構成に関する詳細な説明は省略する。
　〔作用・効果の説明〕第１の実施形態では、電極間の最短経路の長さが、第１電極１０１と第２電極１０２の位置（距離）、すなわちリソグラフィの重ね精度によって決まるため、抵抗変化膜１０３の膜厚よりも大きくなる場合がある。そのため、角部を用いない場合と比較した場合、の低電圧化の効果が安定化しない問題がある。これに対して、第２の実施形態の構造を用いることで、電極間の最短距離と角部間距離を一致させ、かつ抵抗変化膜２０３の膜厚とも一致することができるようになり、より低電圧化することができるようになる。
　加えて、第２の実施形態に記載の方法では、第１電極２０１と第２電極２０２の距離は抵抗変化膜２０３の膜厚によって規定されるため、リソグラフィプロセスのアライメントよりもマージンを大きく保つことができる。そのため、結果として閾値電圧のばらつきを小さく維持することができるようになる。
　また、図５の変形例ように、抵抗変化膜３０３に沿って第２電極３０２が形成された場合にも、電極間の最短距離と、角部間の距離３０８を一致させ、かつ抵抗変化膜３０３の膜厚とも一致することができるようになる。
　本発明の第２の実施形態の抵抗変化素子によれば、第１の実施形態と同様に、第１電極、第２電極における双方の角部間の最短距離が特定されることから、フィラメント（導電性パス）が形成される箇所が特定される。これにより、プログラミング動作が安定化し、プログラミング電圧のばらつきを小さく抑えられることから、プログラミング電圧を低電圧化することができる。
　また、双方の電極が角部であることから、電界集中の効果によってプログラミング時の実効電界を増加させることができるため、プログラミング電圧を低電圧化することができる。
　さらに、第２の実施形態にかかる変形例では、角部間の最短距離と抵抗変化膜の膜厚を一致させているため、第１の実施形態よりも閾値電圧のばらつきを小さく維持することができる。
　〔第３の実施形態〕次に、本発明の第３の実施形態の半導体装置に用いられる抵抗変化素子４００の構成を説明する。図６は、本発明の第３の実施形態の半導体装置に用いられる抵抗変化素子の一構成例を示す図である。
　〔構造の説明〕図６の抵抗変化素子４００は、例えばバイポーラ型の抵抗変化動作を示す固体電解質スイッチ（原子スイッチ）である。抵抗変化素子４００は、第１電極４０１（活性電極）と、第２電極４０２（不活性電極）と、これらの電極に挟まれた抵抗変化膜４０３と、第３電極４０４とを有する。これらは半導体基板（図示せず）上の絶縁膜４０５内部に形成されている。抵抗変化膜４０３は、例えば、非特許文献１に開示されたイオン伝導体である。
　第１電極４０１は第１電極の角部４０６を有し、第２電極４０２は第２電極の角部４０７を有する。第１電極の角部４０６と第２電極の角部４０７の距離は、角部間の距離４０８で示される。このとき、角部間の距離４０８は、第１電極４０１と第２電極４０２の電極間距離の最短経路と一致する。
　第３電極４０４は、抵抗変化膜４０３に対して第１電極４０１と同じ側に設けられており、第１電極と水平面が同じになるように配置されている。また、第３電極４０４は、第３電極の角部４０９を有する。
　〔動作の説明〕次に、第３の実施形態に係る抵抗変化素子４００の動作を説明する。
　例えば、第１電極４０１および第３電極４０４がＣｕ、第２電極４０２がＲｕ、抵抗変化膜４０３がポリマー固体電解質である場合に、高抵抗状態（ＯＦＦ状態）から低抵抗状態（ＯＮ状態）に遷移させる動作（セット動作）について説明する。なお、第１電極４０１および第３電極４０４は、Ｃｕを主成分としていればよく、Ｃｕを含む合金であってもよい。
　このとき与える電圧は、第１電極４０１の電位をＶ１とし、第２電極４０２はＶ２、第３電極４０４はＶ３とする。
　第１電極－第２電極間をＯＮ状態とする場合には、例えば、Ｖ１＝２Ｖ、Ｖ２＝１Ｖ、Ｖ３＝１Ｖとする。このとき、第１電極－第２電極間の電位差は、閾値電圧よりも低く設定する必要がある。
　続いて、第３電極４０４にパルスを印加し、Ｖ３＝０Ｖとする。このとき、第３電極の角部４０９が接地されたことによって、第１電極の角部４０６での電界密度が増加する。これにより、第１電極－第２電極間に印加された電圧により誘起される電界（単位面積あたりの電気力線の本数）は、第１電極の角部４０６で最大となり、第１電極－第２電極間に金属架橋を形成し、ＯＮ状態へ遷移することができる。
　第１電極－第２電極間をＯＮ状態とする別のプログラミング方法としては、例えば、Ｖ１＝１Ｖ、Ｖ２＝０Ｖ、Ｖ３＝０Ｖとする。このとき、第１電極－第２電極間の電位差は閾値電圧のよりも低く設定する必要がある。
　続いて、第３電極４０４にパルスを印加し、Ｖ３＝３Ｖとする。このとき、第３電極の角部４０９にＶ２よりも高い電圧が印加されたことによって、第１電極の角部４０６での電界密度が増加する。これにより、第１電極－第２電極間に印加された電圧により誘起される電界（単位面積あたりの電気力線の本数）は、第１電極の角部４０６で最大となり、第１電極－第２電極間に金属架橋を形成し、ＯＮ状態へ遷移することができる。
　〔効果の説明〕本発明の第３の実施形態の抵抗変化素子によれば、第１の実施形態と同様に、第１電極、第２電極における双方の角部間の最短距離が特定されることから、フィラメント（導電性パス）が形成される箇所が特定される。これにより、プログラミング動作が安定化し、プログラミング電圧のばらつきを小さく抑えられることから、プログラミング電圧を低電圧化することができるようになる。
　また、双方の電極が角部であることから、電界集中の効果によってプログラミング時の実効電界を増加させることができるため、プログラミング電圧を低電圧化することができるようになる。
　なお、本実施形態で示した電圧値は、本実施形態の半導体装置の動作を説明するための数値であり、本発明に係る抵抗変化素子を用いた半導体装置の動作に限定を加えるものではない。
　〔第４の実施形態〕次に、本発明の第４の実施形態を説明する。図７は、第４の実施形態の半導体装置５０５を説明するための図である。なお、以下の抵抗変化素子としては、図６の構成のものを用いる。
　〔構造の説明〕図７に示した本発明の第４の実施形態に係る半導体装置５０５は、第３の実施形態に係る抵抗変化素子４００と同じ構成の第１抵抗変化素子５０１を備える。第１抵抗変化素子５０１は、第１電極４０１、第２電極４０２、第３電極４０４および抵抗変化膜４０３有する。なお、各電極の符号には、図６の符号を用いる。
　さらに、半導体装置５０５には、第１電極４０１に接続する第１制御線５０２、第２電極４０２に接続する第２制御線５０３、第３電極４０４に接続する第３制御線５０４が追設されている。このとき、第３制御線５０４は、第１制御線５０２、第２制御線５０３のいずれとも非平行に設置することが可能である。
　また、第１電極４０１は第１制御電極５０６に、第２電極４０２は第２制御電極５０７に、第３電極４０４は第３制御電極５０８に接続されている。
　〔動作の説明〕このような半導体装置５０５の動作を説明する。まず、プログラミング方法として、第１制御線５０２と第２制御線５０３を導通させ、第１抵抗変化素子５０１をＯＮ状態として、信号の伝達を行う場合の手順について説明する。したがって、前提として第１抵抗変化素子５０１はＯＦＦ状態にある。
　第１制御電極５０６にセット電圧Ｖs以下の正極性の電圧を印加（例えば２Ｖ）し、第２制御電極５０７には第１制御電極５０６よりも低い電圧（例えば１Ｖ）、第３制御電極５０８には第２制御電極５０７と同じ電圧（例えば１Ｖ）を印加する。この状態を第１抵抗変化素子５０１のプリセット状態（初期状態）と定義する。
　つづいて、第３制御電極５０８の電位をプリセット状態よりも低い電圧、あるいは第１制御線５０２に印加された電圧とは逆極性の電圧を印加（例えば０Ｖ）する。これにより、第１抵抗変化素子５０１はＯＮ状態となる。その後、プリセットされた第１制御電極５０６、および第２制御電極５０７に印加された電圧を解除する。
　第１制御線５０２と第２制御線５０３を遮断する場合には、第２制御電極５０７にリセット電圧Ｖr以下の正極性の電圧を印加（例えば１．５Ｖ）し、第１制御電極５０６には第２制御電極５０７よりも低い電圧（例えば１Ｖ）、第３制御電極５０８には第２制御電極５０７と同じ電圧（例えば１．５Ｖ）を印加する。これにより第１抵抗変化素子５０１はプリセット状態となる。
　つづいて、第３制御電極５０８の電位をプリセット状態よりも低い電圧、あるいは第２制御線５０３に印加された電圧とは逆極性の電圧を印加（例えば０Ｖ）する。これにより、第１抵抗変化素子５０１はＯＦＦ状態となる。その後、プリセットされた第１制御電極５０６、および第２制御電極５０７に印加された電圧を解除する。
　あるいは、第３制御電極５０８に電圧を印加しない方法としては、第２制御電極５０７にリセット電圧Ｖr以上の正極性の電圧を印加（例えば２．５Ｖ）し、第１制御電極５０６には第２制御電極５０７よりも低い電圧（例えば０Ｖ）、を印加する。これにより第１抵抗変化素子５０１はＯＦＦ状態となる。
　〔作用・効果の説明〕このように、第４の実施形態の半導体装置５０５を用いれば、トランジスタなどの選択素子１個と抵抗変化素子１個とを含むメモリセルを基本単位として、このメモリセルを縦方向と横方向にそれぞれ複数配列することができる。このように配列することで、ワード線およびビット線で複数のメモリセルの中から任意のメモリセルを選択することが可能となる。そして、選択したメモリセルの抵抗変化素子の導通状態をセンスし、抵抗変化素子のオンまたはオフの状態から情報「１」または「０」のいずれの情報が格納されているかを読み取ることが可能な不揮発性メモリを実現できる。
　また、第４の実施形態の抵抗変化素子をＵＬＳＩ（Ｕｌｔｒａ　Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）の信号線の伝達に用いるクロスバースイッチに用いることを考えた場合、高抵抗状態の抵抗変化素子が信号の論理振幅によって誤書き込みされてしまう問題（ＯＦＦディスターブ）の発生を抑制することができる。特に、ロジックＬＳＩの動作電圧に近づけるために抵抗変化素子のプログラミング電圧を低電圧化した場合であっても、ディスターブ問題を解決することができる。そのため、プログラミング電圧の低電圧化と高信頼化を両立することができる。
　なお、本実施形態で示した電圧値は、本実施形態の半導体装置の動作を説明するための数値であり、本発明に係る抵抗変化素子を用いた半導体装置の動作に限定を加えるものではない。
　以上のように、本発明の実施形態によれば、第１電極、第２電極、における双方の角部間の最短距離が特定されることから、フィラメント（導電性パス）が形成される箇所が特定される。これにより、プログラミング動作が安定化し、プログラミング電圧のばらつきを小さく抑えられることから、プログラミング電圧を低電圧化することができる。加えて双方の電極が角部であることから、電界集中の効果によってプログラミング時の実効電界を増加させることができるため、プログラミング電圧を低電圧化することができる。
　〔実施例１〕本発明の第１の実施形態に係る抵抗変化素子６００に関する実施例１を説明する。なお、実施例１の動作は、第１の実施形態の動作と同様である。図８は実施例１の抵抗変化素子６００の一構成例を示す断面図であり、図９は上面図である。
　〔構造の説明〕図８及び図９に示した本実施例の抵抗変化素子６００は、銅配線６０１ａ、バリアメタル６０１ｂからなる配線兼第１電極６０１を有する。
　配線兼第１電極６０１は、第１層間絶縁膜６０２内部に形成されている。配線兼第１電極６０１の上面には絶縁性バリア膜６０３が形成されており、その上に第２層間絶縁膜６０４が形成されている。
　第１および第２層間絶縁膜６０２、６０４は、半導体基板上に形成された絶縁膜である。例えば、第１および第２層間絶縁膜６０２、６０４は、例えば、シリコン酸化膜、または、シリコン酸化膜よりも比誘電率の低い膜である低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることが可能である。また、第１および第２層間絶縁膜は、単層に限らず、複数の絶縁膜を積層したものであってもよい。
　バリアメタル６０１ｂは、Ｔａ、Ｔｉ、およびそれらの窒素化合物との積層構造としたものを用いることができる。図に示したように、バリアメタル６０１ｂは、銅電極６０１ａの側面部を覆うように配置されている。
　絶縁性バリア膜６０３は、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、あるいはそれらの積層構造からなる。絶縁性バリア膜６０３には、基板の表面に対して垂直上方から見て逆テーパのホール６１０が形成されている。
　さらに、本実施例の抵抗変化素子６００は、配線兼第１電極６０１と接する抵抗変化膜６０５を有し、その上には第２電極６０６、および上部電極６０７を有する。
　例えば、抵抗変化膜６０５は、ＴａＯ、ＴａＳｉＯ、ＨｆＯ、ＺｒＯ、ＡｌＯなどの酸化物系イオン電導層や有機ポリマーからなるイオン電導層を用いることができる。また、抵抗変化膜６０５は、あらかじめ可動イオンとなるＣｕをドープしたＧｅＳｅＴｅ、ＧｄＴｅなどのカルコゲナイド系イオン電導層を用いることができる。
　第２電極６０６、および上部電極６０７は電極形状６１１となるように加工されている。第２電極６０６は可動イオン（銅）に対して不活性な電極であることが好ましく、ＲｕやＰｔなどの貴金属系電極を用いることが好ましい。
　上部電極６０７は、加工中の第２電極６０６を保護する役割を果たし、Ｔａ、Ｔｉ、およびそれらの窒素化合物を用いることができる。
　抵抗変化素子６００は、配線兼第１電極の角部６０８および第２電極の角部６０９を有する。このとき、角部間の距離は、配線兼第１電極６０１と第２電極６０６間の最短距離と一致する。なお、配線兼第１電極の角部６０８は、Ｃｕ配線６０１ａの角に相当する（図９）。
　〔作用・効果の説明〕以上の実施例１の抵抗変化素子６００において、配線兼第１電極の角部６０８と第２電極の角部６０９との距離は、配線兼第１電極６０１と第２電極６０６間の最短距離として一義的に決まる。すなわち、第１の実施形態のスイッチング動作を行った際に、電解集中の生じる箇所を配線兼第１電極の角部６０８と第２電極の角部６０９とに固定でき、導電パスの形成位置を特定することができる。
　すなわち、本発明の実施例１の抵抗変化素子を用いれば、導電パスの形成位置を特定することができない抵抗変化素子と比較してプログラミング動作が安定し、より低電圧でのプログラミングが可能となる。
　〔実施例２〕本発明の第２の実施形態に係る抵抗変化素子８００に関する実施例２を説明する。なお、実施例２の動作は、第１の実施形態の動作と同様である。図１０は実施例２の抵抗変化素子８００の一構成例を示す断面図であり、図１１は上面図である。
　〔構造の説明〕図１０及び図１１に示した実施例２の抵抗変化素子８００は、配線兼第１電極８０１と、第２電極８０６と、第１層間絶縁膜８０２と、第２層間絶縁膜８０４と、絶縁性バリア膜８０３と、抵抗変化膜８０５と、上部電極８０７とを有する。また、配線兼第１電極８０１は配線兼第１電極の角部８０８を有し、第２電極８０６は第２電極の角部８０９を有する。
　第２電極８０６、および上部電極８０７は電極形状８１１となるように加工されている。また、絶縁性バリア膜８０３には、基板の表面に対して垂直上方から見て逆テーパのホール８１０が形成されている。なお、配線兼第１電極の角部８０８の形状が異なること以外は実施例１と同一なので、同一箇所の説明は省略する。
　本実施例の抵抗変化素子８００は、配線兼第１電極の角部８０８および第２電極の角部８０９を有し、角部間の距離は配線兼第１電極８０１と第２電極８０６間の最短距離と一致する。このとき、配線兼第１電極の角部８０８において、バリアメタル８０１ａは、ドライエッチングにより実施例１の抵抗変化素子６００のバリアメタル６０１ａよりも下面に位置する。そのため、配線兼第１電極の角部８０８は銅配線８０１ｂのみで構成される（図１１）。
　〔作用・効果の説明〕以上の実施例２の抵抗変化素子８００において、配線兼第１電極の角部８０８と第２電極の角部８０９との距離は、配線兼第１電極８０１と第２電極８０６間の最短距離として一義的に決まる。すなわち、第１の実施形態のスイッチング動作を行った際に、電解集中の生じる箇所を配線兼第１電極の角部８０８と第２電極の角部８０９とに固定でき、導電パスの形成位置を特定することができる。
　すなわち、本発明の実施例２の抵抗変化素子を用いれば、導電パスの形成位置を特定することができない抵抗変化素子と比較してプログラミング動作が安定し、より低電圧でのプログラミングが可能となる。
　本発明の実施例２の抵抗変化素子を用いると、実施例１の抵抗変化素子を用いた場合と比較して、可動イオンを含む銅配線部のみに電界が集中することになるので、より低い電圧でプログラミングを実現することができる。
　〔実施例３〕本発明の第３の実施形態に係る抵抗変化素子に関する実施例３を説明する。なお、実施例３の動作は、第３の実施形態の動作と同様である。図１２は実施例１の抵抗変化素子の一構成例を示す断面図であり、図１３は上面図である。
　〔構造の説明〕図１２及び図１３に示した実施例３の抵抗変化素子１０００は、配線兼第１電極１００１と、第２電極１００６と、配線兼第３電極１０１０と、第１層間絶縁膜１００２と、第２層間絶縁膜１００４と、絶縁性バリア膜１００３と、抵抗変化膜１００５と、上部電極１００７とを有する。配線兼第１電極１００１は、銅配線１００１ａとバリアメタル１００１ｂからなる。なお、配線兼第３電極１０１０を有すること以外は実施例１と同一なので、同一箇所の説明は省略する。
　本実施例の抵抗変化素子１０００は、第３電極を兼ねる銅配線１０１０ａおよびバリアメタル１０１０ｂからなる配線兼第３電極１０１０を有する。配線兼第３電極１０１０は抵抗変化膜１００８と接している。また、配線兼第１電極１００１と配線兼第３電極１０１０とは、抵抗変化膜１００５に対して同じ側にあり、水平面が同じになる。
　第２電極１００６および上部電極１００７は電極形状１１０１となるように加工されている。第２電極１００６は可動イオン（銅）に対して不活性な電極であることが好ましく、Ｒｕ、Ｐｔなどの貴金属系電極を用いることが好ましい。上部電極１００７は加工中の第２電極１００６を保護する役割を果たし、Ｔａ、Ｔｉ、およびそれらの窒素化合物を用いることができる。また、絶縁性バリア膜１００３には、基板の表面に対して垂直上方から見て逆テーパのホール１１００が形成されている。
　抵抗変化素子１０００は、配線兼第１電極の角部１００８および第２電極の角部１００９を有する。なお、配線兼第１電極の角部１００８は、Ｃｕ配線１００１ａの角に相当する（図１３）。
　〔作用・効果の説明〕このとき、角部間の距離は、配線兼第１電極１００１と第２電極１００６間の最短距離と一致し、角部における電界強度は、第３電極１０１０に印加する電圧によって制御される。
　以上の実施例３の抵抗変化素子１０００において、配線兼第１電極の角部１００８と第２電極の角部１００９との距離は、配線兼第１電極１００１と第２電極１００６間の最短距離として一義的に決まる。すなわち、第３の実施形態のスイッチング動作を行った際に、電解集中の生じる箇所を配線兼第１電極の角部１００８と、第２電極の角部１００９とに固定でき、導電パスの形成位置を特定することができる。
　すなわち、本発明の実施例３の抵抗変化素子を用いれば、導電パスの形成位置を特定することができない抵抗変化素子と比較してプログラミング動作が安定し、より低電圧でのプログラミングが可能となる。
　さらに、実施例３の抵抗変化素子を用いれば、プログラミング電圧を配線兼第３電極にも印加するプログラミング方法を用いることができる。すなわち、第１電極－第２電極間のＯＦＦディスターブは高く維持することができるようになるため、より高信頼かつ低電圧化が可能な抵抗変化素子とすることができる。
　なお、上述の実施形態および実施例では、イオン電導層を用いた抵抗変化素子について具体的に説明したが、その他の抵抗変化素子を用いることもできる。
　上述の実施形態および実施例では、本発明の適用例として、本願発明者によってなされた発明の背景となった利用分野であるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路を有する半導体製造装置技術に関して詳しく説明し、半導体基板上の銅多層配線内部に抵抗変化素子を形成する構成について説明した。しかし、本発明はその技術に限定されるものではなく、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、フラッシュメモリ、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、抵抗変化型メモリ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、あるいはそれらを同時に掲載したボードやパッケージの銅配線上へも適用することができる。また、本発明は半導体装置への、電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）などの接合にも適用することができる。また、上述の実施形態および実施例では、スイッチ機能での実施例を中心に説明したが、不揮発性と抵抗変化特性の双方を利用したメモリ素子などに用いることもできる。
　また、製造後のデバイスからも本発明による抵抗変化素子の構造を確認することが可能である。具体的には、観察対象のデバイスの断面をＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ：透過型電子顕微鏡）観察することで、多層配線に銅配線が用いられていることを確認することができる。ＴＥＭを用いれば、抵抗変化素子が搭載されている場合には、抵抗変化素子における電極を同定し、電極が角部を有し、かつ角部間が電極同士の最短距離と一致しているかを観察することで確認することができ、本発明に記載の構造であるかを確認できる。さらに、ＴＥＭに加えＥＤＸ（Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ－ｒａｙ　Ｓｐｅｃｔｒｏｓｃｏｐｙ：エネルギー分散型Ｘ線分光法）、ＥＥＬＳ（Ｅｌｅｃｔｒｏｎ　Ｅｎｅｒｇｙ－Ｌｏｓｓ　Ｓｐｅｃｔｒｏｓｃｏｐｙ：電子エネルギー損失分光法）などの組成分析を行うことで、本発明に含まれる材料であるかを確認することができる。
　以上、実施形態及び実施例を参照して本願発明を説明してきたが、本願発明は上記実施形態及び実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。例えば、当業者であれば、上述の実施形態および実施例の説明を読めば、これらの実施形態および実施例に含まれる内容と等価な構成要素や技術による数多くの変更および置換が容易であるが、このような変更および置換は、本願発明のスコープに属する。
　この出願は、２０１２年３月１６日に出願された日本出願特願２０１２－６０８６４を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　１０１　　第１電極
　１０２　　第２電極
　１０３　　抵抗変化膜
　１０５　　絶縁膜
　１０６　　第１電極の角部
　１０７　　第２電極の角部
　１０８　　角部間の距離
　４０４　　第３電極
　４０９　　第３電極の角部
　５０１　　第１抵抗変化素子
　５０２　　第１制御線
　５０３　　第２制御線
　５０４　　第３制御線
　５０５　　半導体装置
　５０６　　第１制御電極
　５０７　　第２制御電極
　５０８　　第３制御電極
　６０１　　配線兼第１電極
　６０１ａ　　銅配線
　６０１ｂ　　バリアメタル
　６０２　　第１層間絶縁膜
　６０３　　絶縁性バリア膜
　６０５　　抵抗変化膜
　６０６　　第２電極
　６０７　　上部電極
　６０８　　配線兼第１電極の角部
　６０９　　第２電極の角部
　１００１　　配線兼第１電極
　１００１ａ　　銅配線
　１００１ｂ　　バリアメタル
　１００２　　第１層間絶縁膜
　１００３　　絶縁性バリア膜
　１００５　　抵抗変化膜
　１００６　　第２電極
　１００７　　上部電極
　１００８　　配線兼第１電極の角部
　１００９　　第２電極の角部
　１０１０　　配線兼第３電極

Claims (10)

  1. 　抵抗変化膜と、
    　前記抵抗変化膜の一方の面に配置される第１電極と、
    　前記抵抗変化膜の他方の面に配置される第２電極と、を備え、
    　前記第１および第２の電極はそれぞれ角部を有し、
    　前記第１および第２の電極の角部間の距離が、前記第１および第２の電極間の最短距離となることを特徴とする抵抗変化素子。
  2. 　前記一方の面に配置される第３の電極を有することを特徴とする請求項１に記載の抵抗変化素子。
  3. 　バイポーラ型の抵抗変化素子であって、
    　前記第１電極は金属イオンの供給源となる材料を含み、
    　前記第２電極は前記第１電極よりもイオン化しにくい材料からなり、
    　前記抵抗変化素子膜は前記金属イオンが伝導可能なイオン伝導層であることを特徴とする請求項２に記載の抵抗変化素子。
  4. 　前記第１電極は銅配線を兼ね、
    　前記第１電極のうち前記抵抗変化膜と接していない面はバリアメタルで覆われていることを特徴とする請求項３に記載の抵抗変化素子。
  5. 　少なくとも前記第１電極の角部は銅を含む材料からなることを特徴とする請求項３または４に記載の抵抗変化素子。
  6. 　前記第３電極は銅配線を兼ね、
    　前記第３電極の前記抵抗変化膜と接していない面はバリアメタルで覆われていることを特徴とする請求項３乃至５のいずれか一項に記載の抵抗変化素子。
  7. 　多層配線のいずれか１層の配線層が前記第１電極を有し、
    　前記第１電極と前記抵抗変化膜との間には前記抵抗変化膜の一部が挿設された開口部を有する絶縁性バリア膜が設けられ、
    　前記第１電極は前記開口部を介して前記抵抗変化素子膜と接していることを特徴とする請求項４乃至６のいずれか一項に記載の抵抗変化素子。
  8. 　請求項１乃至７のいずれか一項に記載の抵抗変化素子を含むことを特徴とする半導体装置。
  9. 　多層配線を有する半導体装置の製造方法であって、
    　前記多層配線に含まれる配線層の１つに設けられた２つの第１配線の上に絶縁性バリア膜を形成する絶縁性バリア膜形成工程と、
    　前記２つの第１配線から垂直方向に離れるにしたがって広くなるテーパ面を壁面に備え、前記２つの第１配線の上面の少なくとも一部を露出する開口部を前記絶縁性バリア膜に形成する開口部形成工程と、
    　少なくとも前記壁面を含む前記開口部に抵抗変化素子膜を形成する抵抗変化膜形成工程と、
    　前記抵抗変化膜の上に電極を形成する電極形成工程と、
    　前記多層配線のうち、前記２つの第１配線が形成された配線層とは異なる配線層に前記電極に接続する第２配線を形成する第２配線形成工程と、を有することを特徴とする半導体装置の製造方法。
  10. 　第１および第２の電極の角部間の距離が前記第１および第２の電極間の最短距離となるように抵抗変化膜を挟持し、前記第１の電極が配置された面と同一の面に配置された第３の電極を有する抵抗変化素子のプログラミング方法であって、
    　前記第１および第２の電極間に電圧を印加した状態を初期状態とし、前記第３電極に電圧パルスを印加することによって前記抵抗変化膜の電気抵抗を変化させることを特徴とする抵抗変化素子のプログラミング方法。
PCT/JP2013/001698 2012-03-16 2013-03-14 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法 WO2013136798A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014504708A JP6112106B2 (ja) 2012-03-16 2013-03-14 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法
US14/385,623 US9548115B2 (en) 2012-03-16 2013-03-14 Variable resistance element, semiconductor device having variable resistance element, semiconductor device manufacturing method, and programming method using variable resistance element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012060864 2012-03-16
JP2012-060864 2012-03-16

Publications (1)

Publication Number Publication Date
WO2013136798A1 true WO2013136798A1 (ja) 2013-09-19

Family

ID=49160722

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/001698 WO2013136798A1 (ja) 2012-03-16 2013-03-14 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法

Country Status (3)

Country Link
US (1) US9548115B2 (ja)
JP (1) JP6112106B2 (ja)
WO (1) WO2013136798A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015141153A1 (ja) * 2014-03-17 2015-09-24 日本電気株式会社 プログラマブル論理集積回路
CN106030801A (zh) * 2014-03-25 2016-10-12 英特尔公司 用于形成非平面电阻式存储器单元的技术
WO2017170149A1 (ja) * 2016-03-30 2017-10-05 日本電気株式会社 抵抗変化素子、および抵抗変化素子の製造方法
WO2018123678A1 (ja) * 2016-12-27 2018-07-05 日本電気株式会社 抵抗変化素子と半導体装置および製造方法
US10971547B2 (en) 2017-07-06 2021-04-06 Nanobridge Semiconductor, Inc. Switch element, switching method and semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985203B2 (en) * 2013-11-15 2018-05-29 Taiwan Semiconductor Manufacturing Company Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making
US10297748B2 (en) * 2014-12-26 2019-05-21 Institute of Microelectronics, Chinese Academy of Sciences Three-terminal atomic switching device and method of manufacturing the same
WO2016193361A1 (en) 2015-06-04 2016-12-08 Eth Zurich Devices, in particular optical or electro-optical devices with quantized operation
JP6860871B2 (ja) * 2015-12-07 2021-04-21 ナノブリッジ・セミコンダクター株式会社 抵抗変化素子、半導体装置、及び半導体装置の製造方法
KR102578854B1 (ko) * 2016-12-31 2023-09-19 에스케이하이닉스 주식회사 저항성 메모리 소자 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120702A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子および半導体装置
JP2010062265A (ja) * 2008-09-02 2010-03-18 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法
JP2010199498A (ja) * 2009-02-27 2010-09-09 Nec Corp スイッチング素子、スイッチング素子の製造方法、電子デバイス、論理集積回路及びメモリ素子
WO2011013255A1 (ja) * 2009-07-31 2011-02-03 株式会社 東芝 不揮発性記憶装置
WO2011158821A1 (ja) * 2010-06-16 2011-12-22 日本電気株式会社 半導体装置、および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4356542B2 (ja) * 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
JP5135797B2 (ja) * 2004-12-28 2013-02-06 日本電気株式会社 スイッチング素子、スイッチング素子の製造方法、書き換え可能な論理集積回路、およびメモリ素子
US8242478B2 (en) * 2006-06-26 2012-08-14 Nec Corporation Switching device, semiconductor device, programmable logic integrated circuit, and memory device
JP5387403B2 (ja) * 2007-03-28 2014-01-15 日本電気株式会社 電子デバイス及びその製造方法
JP5382001B2 (ja) * 2009-01-09 2014-01-08 日本電気株式会社 半導体装置及びその製造方法
JP5360209B2 (ja) * 2009-06-25 2013-12-04 日本電気株式会社 半導体装置及びその製造方法
JP5783174B2 (ja) * 2010-06-16 2015-09-24 日本電気株式会社 半導体装置及びその動作方法
FR2972849A1 (fr) * 2011-03-15 2012-09-21 Commissariat Energie Atomique Cellule memoire
KR102079620B1 (ko) * 2013-11-12 2020-02-21 에스케이하이닉스 주식회사 전자 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120702A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子および半導体装置
JP2010062265A (ja) * 2008-09-02 2010-03-18 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法
JP2010199498A (ja) * 2009-02-27 2010-09-09 Nec Corp スイッチング素子、スイッチング素子の製造方法、電子デバイス、論理集積回路及びメモリ素子
WO2011013255A1 (ja) * 2009-07-31 2011-02-03 株式会社 東芝 不揮発性記憶装置
WO2011158821A1 (ja) * 2010-06-16 2011-12-22 日本電気株式会社 半導体装置、および半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015141153A1 (ja) * 2014-03-17 2015-09-24 日本電気株式会社 プログラマブル論理集積回路
JPWO2015141153A1 (ja) * 2014-03-17 2017-04-06 日本電気株式会社 プログラマブル論理集積回路
US9692422B2 (en) 2014-03-17 2017-06-27 Nec Corporation Programmable logic integrated circuit
CN106030801A (zh) * 2014-03-25 2016-10-12 英特尔公司 用于形成非平面电阻式存储器单元的技术
WO2017170149A1 (ja) * 2016-03-30 2017-10-05 日本電気株式会社 抵抗変化素子、および抵抗変化素子の製造方法
JPWO2017170149A1 (ja) * 2016-03-30 2019-02-07 日本電気株式会社 抵抗変化素子、および抵抗変化素子の製造方法
US10615339B2 (en) 2016-03-30 2020-04-07 Nec Corporation Variable resistance element and method for fabricating the variable resistance element
JP7165976B2 (ja) 2016-03-30 2022-11-07 ナノブリッジ・セミコンダクター株式会社 抵抗変化素子、および抵抗変化素子の製造方法
WO2018123678A1 (ja) * 2016-12-27 2018-07-05 日本電気株式会社 抵抗変化素子と半導体装置および製造方法
US10957739B2 (en) 2016-12-27 2021-03-23 Nec Corporation Resistance variation element, semiconductor device, and manufacturing method
US10971547B2 (en) 2017-07-06 2021-04-06 Nanobridge Semiconductor, Inc. Switch element, switching method and semiconductor device

Also Published As

Publication number Publication date
US20150103583A1 (en) 2015-04-16
JPWO2013136798A1 (ja) 2015-08-03
JP6112106B2 (ja) 2017-04-12
US9548115B2 (en) 2017-01-17

Similar Documents

Publication Publication Date Title
JP6112106B2 (ja) 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法
US8816312B2 (en) Semiconductor device
US7888228B2 (en) Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
JP6344243B2 (ja) スイッチング素子、および半導体スイッチング装置の製造方法
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP5783174B2 (ja) 半導体装置及びその動作方法
JP4897089B2 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
US10312288B2 (en) Switching element, semiconductor device, and semiconductor device manufacturing method
JP5427982B2 (ja) 不揮発性記憶装置及びその製造方法
JP4795485B2 (ja) 不揮発性記憶素子及びその製造方法
JPWO2013001742A1 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JP2008305889A (ja) 不揮発性記憶装置およびその製造方法
WO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
TWI683366B (zh) 電阻變化元件及記憶裝置
JP7165976B2 (ja) 抵抗変化素子、および抵抗変化素子の製造方法
JP2012216724A (ja) 抵抗記憶装置およびその書き込み方法
JPWO2018123678A1 (ja) 抵抗変化素子と半導体装置および製造方法
JPWO2018181019A1 (ja) 半導体装置およびその製造方法
JP2023051435A (ja) 非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13760634

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014504708

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14385623

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13760634

Country of ref document: EP

Kind code of ref document: A1