JPWO2017170149A1 - 抵抗変化素子、および抵抗変化素子の製造方法 - Google Patents
抵抗変化素子、および抵抗変化素子の製造方法 Download PDFInfo
- Publication number
- JPWO2017170149A1 JPWO2017170149A1 JP2018509194A JP2018509194A JPWO2017170149A1 JP WO2017170149 A1 JPWO2017170149 A1 JP WO2017170149A1 JP 2018509194 A JP2018509194 A JP 2018509194A JP 2018509194 A JP2018509194 A JP 2018509194A JP WO2017170149 A1 JPWO2017170149 A1 JP WO2017170149A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- resistance change
- insulating film
- element according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Abstract
Description
図2を参照して、本発明の第1の実施形態に係る抵抗変化素子の構造について説明する。図2(a)は本実施形態に係る抵抗変化素子の断面の模式図であり、図2(b)は本実施形態に係る抵抗変化素子の上面の模式図を示している。
ここで、抵抗変化素子100が高抵抗状態と低抵抗状態との間を遷移する動作について説明する。なお、以下において、抵抗変化素子100は、例えば第1電極101が銅、第2電極106がルテニウム、抵抗変化膜105がポリマー固体電解質である。
次に、本発明の実施形態に係る抵抗変化素子100の製造方法について説明する。
図6は、実際に作製した抵抗変化素子の、絶縁膜スペーサ110の拡大図である。本実施形態において、絶縁膜スペーサ110の厚みは、ドライエッチングプロセスの制御によって、任意に制御することができる。
図8は、本発明に係る第2の実施形態に係る半導体装置の一例を示す断面図である。
図9は、本発明の第3の実施形態に係る半導体装置を示す断面図である。
[付記1]
層間絶縁膜と、
前記層間絶縁膜の内部に形成され、側面、および底面がバリアメタルで覆われた活性電極を含む第1電極と、
前記第1電極の上面に形成された抵抗変化膜と、
前記抵抗変化膜上に形成された第2電極と、
前記第1電極の側面を覆う前記バリアメタルと、前記抵抗変化膜との間に形成された絶縁膜スペーサ、とを備え、
前記第1電極の側面を覆う前記バリアメタル、および前記抵抗変化膜は、それぞれ、前記絶縁膜スペーサと接している、抵抗変化素子。
[付記2]
前記絶縁膜スペーサは、前記層間絶縁膜で形成されている、付記1に記載の抵抗変化素子。
[付記3]
前記絶縁膜スペーサは、少なくとも酸素、およびシリコンを含む、付記1または2に記載の抵抗変化素子。
[付記4]
前記層間絶縁膜の内部に、側面、および底面がバリアメタルで覆われた前記活性電極を含む複数の電極を含み、前記複数の電極と、前記抵抗変化膜との間に、それぞれ、前記絶縁膜スペーサを有する、付記1〜3のいずれか1つに記載の抵抗変化素子。
[付記5]
前記絶縁膜スペーサの膜厚は、10nm以下である、付記1〜4のいずれか1つに記載の抵抗変化素子。
[付記6]
前記第1電極は第1鋭角部を含み、
前記第2電極は第2鋭角部を含み、
前記第1鋭角部と、前記第2鋭角部との間の距離は、前記第1電極と、前記第2電極との間の距離の最短距離である、付記1〜5のいずれか1つに記載の抵抗変化素子。
[付記7]
前記活性電極は銅を含み、
前記第2電極は、少なくともルテニウムと、窒素と、第1金属と、を含み、
前記第1金属は、チタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、亜鉛、およびタングステンの少なくとも1つを含む、付記1〜6のいずれか1つに記載の抵抗変化素子。
[付記8]
前記第1電極上に形成され、前記第1電極の上面の内、前記活性電極の端部を露出させる開口部が設けられた絶縁性バリア膜をさらに備え、
前記抵抗変化膜は、前記端部の上面に形成されている、付記1〜7のいずれか1つに記載の抵抗変化素子。
[付記9]
前記開口部は、前記絶縁性バリア膜の垂直上方から見て逆テーパー形状を有している、付記8に記載の抵抗変化素子。
[付記10]
前記第1電極の端部を覆う前記バリアメタルは、テーパー形状を有している、付記8または9に記載の抵抗変化素子。
[付記11]
前記抵抗変化膜は、酸化物層を有する積層膜であって、
前記酸化物層が、前記絶縁膜スペーサと接している、付記1〜10のいずれか1つに記載の抵抗変化素子。
[付記12]
前記酸化物層は、ジルコニア、ハフニア、チタニア、およびマグネシアの少なくとも1つを含む、付記11に記載の抵抗変化素子。
[付記13]
前記抵抗変化素子は、固体電解質である、付記1〜12のいずれか1つに記載の抵抗変化素子。
[付記14]
層間絶縁膜を形成し、
前記層間絶縁膜の内部に上面が露出するように側面、および底面にバリアメタル層が形成された活性電極を含む第1電極を形成し、
前記層間絶縁膜、および前記第1電極上に上面に絶縁性バリア膜を形成し、
前記絶縁性バリア膜に前記第1電極の上面の少なくとも端部を露出させる開口部を形成し、
前記層間絶縁膜に開口部を形成するとともに、前記第1電極の側面に形成された前記バリアメタル層に隣接する絶縁膜スペーサを形成し、
前記第1電極の端部の上面に抵抗変化膜を形成し、
前記抵抗変化膜上に第2電極を形成する、抵抗変化素子の製造方法。
[付記15]
前記絶縁膜スペーサを、前記層間絶縁膜で形成する、付記14に記載の抵抗変化素子の製造方法。
[付記16]
前記層間絶縁膜の内部に、側面、および底面がバリアメタルで覆われた活性電極を含む複数の電極形成し、
前記複数の電極と、前記抵抗変化膜との間に、それぞれ、前記絶縁膜スペーサを形成する、付記14または15に記載の抵抗変化素子の製造方法。
[付記17]
前記絶縁膜スペーサの膜厚は、10nm以下に形成する、付記14〜16のいずれか1つに記載の抵抗変化素子の製造方法。
[付記18]
前記絶縁性バリア膜の開口部、および前記層間絶縁膜の開口部を、それぞれ、垂直上方から見て逆テーパー形状に形成する、付記14〜17のいずれか1つに記載の抵抗変化素子の製造方法。
101・・・第1電極
101a,115a,117a・・・銅配線
101b,115b,117b・・・バリアメタル層
102・・・第1層間絶縁膜
103,116・・・絶縁性バリア膜
104・・・第2層間絶縁膜
105・・・抵抗変化膜
106・・・第2電極
107・・・上部電極
108・・・第1電極鋭角点
109・・・第2電極鋭角点
110,110A,110B・・・絶縁膜スペーサ
111・・・開口部
112・・・電極形状
113・・・鋭角点間経路
114・・・ハードマスク膜
115・・・第3電極
117・・・第4電極
Claims (18)
- 層間絶縁膜と、
前記層間絶縁膜の内部に形成され、側面、および底面がバリアメタルで覆われた活性電極を含む第1電極と、
前記第1電極の上面に形成された抵抗変化膜と、
前記抵抗変化膜上に形成された第2電極と、
前記第1電極の側面を覆う前記バリアメタルと、前記抵抗変化膜との間に形成された絶縁膜スペーサ、とを備え、
前記第1電極の側面を覆う前記バリアメタル、および前記抵抗変化膜は、それぞれ、前記絶縁膜スペーサと接している、抵抗変化素子。 - 前記絶縁膜スペーサは、前記層間絶縁膜で形成されている、請求項1に記載の抵抗変化素子。
- 前記絶縁膜スペーサは、少なくとも酸素、およびシリコンを含む、請求項1または2に記載の抵抗変化素子。
- 前記層間絶縁膜の内部に、側面、および底面がバリアメタルで覆われた前記活性電極を含む複数の電極を含み、前記複数の電極と、前記抵抗変化膜との間に、それぞれ、前記絶縁膜スペーサを有する、請求項1〜3のいずれか1項に記載の抵抗変化素子。
- 前記絶縁膜スペーサの膜厚は、10nm以下である、請求項1〜4のいずれか1項に記載の抵抗変化素子。
- 前記第1電極は第1鋭角部を含み、
前記第2電極は第2鋭角部を含み、
前記第1鋭角部と、前記第2鋭角部との間の距離は、前記第1電極と、前記第2電極との間の距離の最短距離である、請求項1〜5のいずれか1項に記載の抵抗変化素子。 - 前記活性電極は銅を含み、
前記第2電極は、少なくともルテニウムと、窒素と、第1金属と、を含み、
前記第1金属は、チタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、亜鉛、およびタングステンの少なくとも1つを含む、請求項1〜6のいずれか1項に記載の抵抗変化素子。 - 前記第1電極上に形成され、前記第1電極の上面の内、前記活性電極の端部を露出させる開口部が設けられた絶縁性バリア膜をさらに備え、
前記抵抗変化膜は、前記端部の上面に形成されている、請求項1〜7のいずれか1項に記載の抵抗変化素子。 - 前記開口部は、前記絶縁性バリア膜の垂直上方から見て逆テーパー形状を有している、請求項8に記載の抵抗変化素子。
- 前記第1電極の端部を覆う前記バリアメタルは、テーパー形状を有している、請求項8または9に記載の抵抗変化素子。
- 前記抵抗変化膜は、酸化物層を有する積層膜であって、
前記酸化物層が、前記絶縁膜スペーサと接している、請求項1〜10のいずれか1項に記載の抵抗変化素子。 - 前記酸化物層は、ジルコニア、ハフニア、チタニア、およびマグネシアの少なくとも1つを含む、請求項11に記載の抵抗変化素子。
- 前記抵抗変化素子は、固体電解質である、請求項1〜12のいずれか1項に記載の抵抗変化素子。
- 層間絶縁膜を形成し、
前記層間絶縁膜の内部に上面が露出するように側面、および底面にバリアメタル層が形成された活性電極を含む第1電極を形成し、
前記層間絶縁膜、および前記第1電極上に上面に絶縁性バリア膜を形成し、
前記絶縁性バリア膜に前記第1電極の上面の少なくとも端部を露出させる開口部を形成し、
前記層間絶縁膜に開口部を形成するとともに、前記第1電極の側面に形成された前記バリアメタル層に隣接する絶縁膜スペーサを形成し
前記第1電極の端部の上面に抵抗変化膜を形成し
前記抵抗変化膜上に第2電極を形成する、抵抗変化素子の製造方法。 - 前記絶縁膜スペーサを、前記層間絶縁膜で形成する、請求項14に記載の抵抗変化素子の製造方法。
- 前記層間絶縁膜の内部に、側面、および底面がバリアメタルで覆われた活性電極を含む複数の電極形成し、
前記複数の電極と、前記抵抗変化膜との間に、それぞれ、前記絶縁膜スペーサを形成する、請求項14または15に記載の抵抗変化素子の製造方法。 - 前記絶縁膜スペーサの膜厚は、10nm以下に形成する、請求項14〜16のいずれか1項に記載の抵抗変化素子の製造方法。
- 前記絶縁性バリア膜の開口部、および前記層間絶縁膜の開口部を、それぞれ、垂直上方から見て逆テーパー形状に形成する、請求項14〜17のいずれか1項に記載の抵抗変化素子の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016067159 | 2016-03-30 | ||
JP2016067159 | 2016-03-30 | ||
PCT/JP2017/011792 WO2017170149A1 (ja) | 2016-03-30 | 2017-03-23 | 抵抗変化素子、および抵抗変化素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017170149A1 true JPWO2017170149A1 (ja) | 2019-02-07 |
JP7165976B2 JP7165976B2 (ja) | 2022-11-07 |
Family
ID=59965475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018509194A Active JP7165976B2 (ja) | 2016-03-30 | 2017-03-23 | 抵抗変化素子、および抵抗変化素子の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10615339B2 (ja) |
JP (1) | JP7165976B2 (ja) |
WO (1) | WO2017170149A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7042437B2 (ja) * | 2017-09-07 | 2022-03-28 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000509204A (ja) * | 1996-04-19 | 2000-07-18 | エナージー コンバーション デバイセス インコーポレイテッド | テーパード・コンタクトを有するマルチビット単一セルメモリ |
US20060006471A1 (en) * | 2004-07-09 | 2006-01-12 | International Business Machines Corporation | Resistor with improved switchable resistance and non-volatile memory device |
JP2010062265A (ja) * | 2008-09-02 | 2010-03-18 | Sharp Corp | 可変抵抗素子及びその製造方法、並びにその駆動方法 |
WO2011158821A1 (ja) * | 2010-06-16 | 2011-12-22 | 日本電気株式会社 | 半導体装置、および半導体装置の製造方法 |
WO2013136798A1 (ja) * | 2012-03-16 | 2013-09-19 | 日本電気株式会社 | 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法 |
JP2014033094A (ja) * | 2012-08-03 | 2014-02-20 | Sharp Corp | 可変抵抗素子とその製造方法、及び、不揮発性半導体記憶装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4356542B2 (ja) | 2003-08-27 | 2009-11-04 | 日本電気株式会社 | 半導体装置 |
JP2010251529A (ja) * | 2009-04-16 | 2010-11-04 | Sony Corp | 半導体記憶装置およびその製造方法 |
WO2011123115A1 (en) * | 2010-03-31 | 2011-10-06 | Hewlett-Packard Development Company, L.P. | Nanoscale switching device |
DE102011106942A1 (de) * | 2011-07-08 | 2013-01-10 | Wafios Ag | Biegevorrichtung für stabförmige Werkstücke |
-
2017
- 2017-03-23 US US16/086,695 patent/US10615339B2/en active Active
- 2017-03-23 JP JP2018509194A patent/JP7165976B2/ja active Active
- 2017-03-23 WO PCT/JP2017/011792 patent/WO2017170149A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000509204A (ja) * | 1996-04-19 | 2000-07-18 | エナージー コンバーション デバイセス インコーポレイテッド | テーパード・コンタクトを有するマルチビット単一セルメモリ |
US20060006471A1 (en) * | 2004-07-09 | 2006-01-12 | International Business Machines Corporation | Resistor with improved switchable resistance and non-volatile memory device |
JP2010062265A (ja) * | 2008-09-02 | 2010-03-18 | Sharp Corp | 可変抵抗素子及びその製造方法、並びにその駆動方法 |
WO2011158821A1 (ja) * | 2010-06-16 | 2011-12-22 | 日本電気株式会社 | 半導体装置、および半導体装置の製造方法 |
WO2013136798A1 (ja) * | 2012-03-16 | 2013-09-19 | 日本電気株式会社 | 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法 |
JP2014033094A (ja) * | 2012-08-03 | 2014-02-20 | Sharp Corp | 可変抵抗素子とその製造方法、及び、不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7165976B2 (ja) | 2022-11-07 |
WO2017170149A1 (ja) | 2017-10-05 |
US20190074437A1 (en) | 2019-03-07 |
US10615339B2 (en) | 2020-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10109793B2 (en) | Bottom electrode for RRAM structure | |
JP4948688B2 (ja) | 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法 | |
US9548115B2 (en) | Variable resistance element, semiconductor device having variable resistance element, semiconductor device manufacturing method, and programming method using variable resistance element | |
JP6344243B2 (ja) | スイッチング素子、および半導体スイッチング装置の製造方法 | |
CN103262240B (zh) | 非易失性存储元件及其制造方法 | |
US10312288B2 (en) | Switching element, semiconductor device, and semiconductor device manufacturing method | |
WO2013108593A1 (ja) | 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置 | |
US10305034B2 (en) | Variable resistance element and method for producing variable resistance element | |
US8900965B2 (en) | Nonvolatile memory device manufacturing method | |
WO2016203751A1 (ja) | 整流素子、スイッチング素子および整流素子の製造方法 | |
JP5849577B2 (ja) | 抵抗変化素子及びそのプログラミング方法 | |
JP7165976B2 (ja) | 抵抗変化素子、および抵抗変化素子の製造方法 | |
JP2014082279A (ja) | 不揮発性記憶装置及びその製造方法 | |
US9905758B2 (en) | Semiconductor device and method for manufacturing same | |
CN110660908A (zh) | 存储器装置及其制造方法 | |
JPWO2018123678A1 (ja) | 抵抗変化素子と半導体装置および製造方法 | |
JP2015065240A (ja) | 電流制御素子およびその製造方法 | |
US20230255034A1 (en) | Lateral multi-bit memory devices and methods of making the same | |
JPWO2018181019A1 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180913 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200217 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20201228 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20201228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220719 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220719 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220728 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7165976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |