WO2017170149A1 - 抵抗変化素子、および抵抗変化素子の製造方法 - Google Patents

抵抗変化素子、および抵抗変化素子の製造方法 Download PDF

Info

Publication number
WO2017170149A1
WO2017170149A1 PCT/JP2017/011792 JP2017011792W WO2017170149A1 WO 2017170149 A1 WO2017170149 A1 WO 2017170149A1 JP 2017011792 W JP2017011792 W JP 2017011792W WO 2017170149 A1 WO2017170149 A1 WO 2017170149A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
film
resistance change
insulating film
element according
Prior art date
Application number
PCT/JP2017/011792
Other languages
English (en)
French (fr)
Inventor
宗弘 多田
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to US16/086,695 priority Critical patent/US10615339B2/en
Priority to JP2018509194A priority patent/JP7165976B2/ja
Publication of WO2017170149A1 publication Critical patent/WO2017170149A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Definitions

  • the present invention relates to a resistance change element and a method of manufacturing the resistance change element.
  • MOSFET Metal-Oxide-Semiconductor-Field-Effect-Transistor
  • NRE Non-Recurring Cost
  • FPGA Field Programmable Gate Array
  • the FPGA is a semiconductor device that can be set to an arbitrary circuit configuration by the user himself / herself after manufacturing the chip. Specifically, since the FPGA includes a memory, the user can electrically connect the wirings arbitrarily after manufacturing the semiconductor device. By using a semiconductor device mounted with such an FPGA, the degree of freedom of the circuit can be improved.
  • resistance change elements for FPGA memory and switches.
  • Examples of such a resistance change element include ReRAM (Resistance Random Access Memory) using a transition metal oxide, a solid electrolyte switch using an ionic conductor, an atomic switch, and NanoBridge (registered trademark).
  • Patent Document 1 and Non-Patent Document 1 describe the configuration, operation, and crossbar switch of a two-terminal switching element in which two electrodes are arranged via an ion conductor and the conduction state between the two electrodes is controlled. Is disclosed.
  • Non-Patent Document 1 discloses a switching element that utilizes the movement of metal ions in an ion conductor and an electrochemical reaction.
  • the ion conductor means a conductor in which carriers are ions and ions inside can freely move by applying an electric field or the like from the outside.
  • Non-Patent Document 1 has a structure in which a solid electrolyte is sandwiched between two electrodes, a first electrode and a second electrode. Of the two electrodes, the first electrode supplies metal ions to the solid electrolyte. On the other hand, the second electrode does not supply metal ions to the solid electrolyte.
  • Non-Patent Document 1 the operation of the switching element described in Non-Patent Document 1 will be described.
  • Non-Patent Document 1 transitions from an off state (high resistance state) to an on state (low resistance state)
  • the switching element described in Non-Patent Document 1 when a positive voltage is applied to the first electrode with the second electrode grounded, the metal constituting the first electrode changes to metal ions and dissolves in the solid electrolyte.
  • the metal ions are deposited as a metal in the solid electrolyte and form a metal bridge (also called a filament or a conductive path) that electrically connects the first electrode and the second electrode. That is, the switching element described in Non-Patent Document 1 transitions from the off state to the on state when the first electrode and the second electrode are electrically connected by metal bridge.
  • the switching element In order to transition the switching element from the on state to the off state, a positive voltage is applied to the second electrode with the first electrode grounded. Thereby, a part of metal bridge formed in the solid electrolyte is cut. Therefore, since the electrical connection between the first electrode and the second electrode is cut, the switching element transitions from the on state to the off state. At this time, the switching element has electrical characteristics such as an increase in electrical resistance between the first electrode and the second electrode and a change in interelectrode capacitance from the stage before the transition from the on state to the off state. While changing, the transition from the on state to the off state occurs. The switching element is turned off again from the off state by applying a positive voltage to the first electrode with the second electrode grounded after the electrical connection between the first electrode and the second electrode is cut off. Transition to.
  • Non-Patent Document 1 The switching element as described in Non-Patent Document 1 is characterized in that it is smaller in size than a semiconductor switch (such as a MOSFET) and has a small on-resistance (on-state resistance value). Therefore, such a switching element is considered promising for application to a programmable logic device. Further, since this switching element maintains a conductive state (ON state) even when no voltage is applied, it can be applied to a nonvolatile memory element.
  • a semiconductor switch such as a MOSFET
  • a memory cell including one switching element and one selection element such as a transistor may be handled as a basic unit.
  • a plurality of memory cells are arranged in the vertical and horizontal directions on the substrate, and the memory cells are connected by word lines and bit lines.
  • any memory cell can be selected from among a plurality of memory cells as the word line and the bit line.
  • Patent Document 2 makes it possible to reduce the variation by stabilizing the position of the metal bridge deposited from the first electrode while generating the electric field concentration effect by making the electrode shape of the first electrode a corner shape and reducing the program voltage.
  • a variable resistance element is disclosed.
  • the leakage current in the off state depends on the electrode area.
  • the resistance change element of Patent Document 2 has a problem that it is difficult to reduce the leakage current while maintaining the program characteristics because the leakage current is generated from the side surface of the wiring when the resistance change film is formed at the end of the copper wiring. Have.
  • An object of the present invention is to provide a resistance change element having a stable programming operation and a reduced leakage current, and a method of manufacturing the resistance change element.
  • the variable resistance element includes an interlayer insulating film, a first electrode including an active electrode formed inside the interlayer insulating film and having side and bottom surfaces covered with a barrier metal, and the first electrode. Formed between a resistance change film formed on the upper surface of the electrode, a second electrode formed on the resistance change film, the barrier metal covering a side surface of the first electrode, and the resistance change film. The barrier metal covering the side surface of the first electrode and the resistance change film are in contact with the insulating film spacer.
  • variable resistance element manufacturing method in which an interlayer insulating film is formed, and an active electrode having a barrier metal layer formed on a side surface and a bottom surface so that the top surface is exposed inside the interlayer insulating film. And an insulating barrier film is formed on the interlayer insulating film and the first electrode, and at least an end portion of the upper surface of the first electrode is exposed to the insulating barrier film. Forming an opening, forming an opening in the interlayer insulating film, forming an insulating film spacer adjacent to the barrier metal layer formed on a side surface of the first electrode, and forming an end of the first electrode; A resistance change film is formed on the upper surface, and a second electrode is formed on the resistance change film.
  • variable resistance elements There are two types of variable resistance elements: unipolar variable resistance elements and bipolar variable resistance elements.
  • the unipolar variable resistance element is a switching element that switches between a high resistance state (off state) and a low resistance state (on state) by an applied voltage.
  • ReRAM can be used as the unipolar variable resistance element.
  • a bipolar resistance change element is a switching element that switches between a high resistance state and a low resistance state according to the polarity of an applied voltage.
  • the bipolar variable resistance element for example, ReRAM and NanoBridge (registered trademark) can be used.
  • FIG. 1 is a graph showing current-voltage characteristics of a bipolar variable resistance element.
  • current-voltage characteristics are shown when the configuration of the bipolar variable resistance element is the same as that of the unipolar variable resistance element.
  • FIG. 1 (a) shows the current-voltage characteristics when a positive voltage is applied to the first electrode when the bipolar variable resistance element is in the OFF state.
  • the bipolar variable resistance element starts from the off state when the applied voltage exceeds a desired set voltage (threshold voltage). Transition to the on state.
  • FIG. 1B shows current-voltage characteristics when a positive voltage is applied to the first electrode when the bipolar variable resistance element is in the on state. As shown in FIG. 1B, when a positive voltage is applied to the first electrode when the bipolar resistance change element is in the on state, the bipolar resistance change element maintains the on state and exhibits ohmic current-voltage characteristics.
  • FIG. 1C shows current-voltage characteristics when a negative voltage is applied to the first electrode when the bipolar variable resistance element is in the on state. As shown in FIG. 1C, when a negative voltage is applied to the first electrode when the bipolar variable resistance element is in the on state, the bipolar variable resistance element changes from the on state to the off state when a desired reset voltage (threshold voltage) is exceeded. Transition to.
  • FIG. 1D shows the current-voltage characteristics when a positive voltage is applied to the first electrode after the bipolar variable resistance element transitions from the on state to the off state.
  • the bipolar variable resistance element is turned on from the off state when a desired set voltage (threshold voltage) is exceeded. Transition to the state.
  • the bipolar resistance change element transitions from the off state to the on state only when a positive voltage is applied to the first electrode, and from the on state to the off state only when a negative voltage is applied to the first electrode. Transition.
  • the electrode used for the bipolar variable resistance element is defined as follows.
  • the bipolar variable resistance element when a positive voltage is applied between two electrodes of the bipolar variable resistance element, the bipolar variable resistance element is turned off.
  • the electrode that transitions from the off state to the off state is defined as “first electrode” or “active electrode”.
  • an electrode where the bipolar variable resistance element transitions from an on state to an off state is defined as a “second electrode” or an “inactive electrode”.
  • FIG. 2A is a schematic diagram of a cross section of the variable resistance element according to the present embodiment
  • FIG. 2B is a schematic diagram of the top surface of the variable resistance element according to the present embodiment.
  • the resistance change element 100 includes a first electrode 101, a first interlayer insulating film 102, an insulating barrier film 103, a second interlayer insulating film 104, a resistance change film 105, a second electrode 106, and an upper electrode 107.
  • the first electrode 101 includes an active electrode that supplies metal ions to the resistance change film 105, and is an electrode formed inside the first interlayer insulating film.
  • the first electrode 101 includes a copper wiring 101a made of copper. That is, the first electrode 101 supplies copper ions to the resistance change film 105. Further, the side and bottom surfaces of the copper wiring 101a are covered with a barrier metal layer 101b.
  • the barrier metal layer 101 b is a conductive film that prevents copper ions from diffusing inside the variable resistance element 100.
  • the barrier metal layer 101b is made of, for example, a refractory metal such as Ta (tantalum), TaN (tantalum nitride), TiN (titanium nitride), WCN (tungsten carbonitride), which is a nitride of Ta, or the like. It is the electrically conductive film containing.
  • the barrier metal layer 101b may be a stacked film in which conductive films containing Ta, TaN, TiN, WCN, and the like are stacked.
  • the copper wiring 101 a in the first electrode 101 also functions as a wiring for the resistance change element 100.
  • the first interlayer insulating film 102 is an insulating film formed on a semiconductor substrate (not shown).
  • a silicon oxide film for example, a silicon oxide film, a low dielectric constant film (for example, a SiOCH film) having a lower relative dielectric constant than a silicon oxide film, or the like can be used.
  • the first interlayer insulating film 102 may be a laminated film in which a silicon oxide film, a low dielectric constant film having a lower dielectric constant than a silicon oxide film, or the like is laminated.
  • the first interlayer insulating film 102 has an opening having a reverse taper shape in the thickness direction from vertically above.
  • an insulating film spacer 110 is formed between the side surface of the barrier metal layer 101b and the resistance change film 105 by forming an opening having an inversely tapered shape in the first interlayer insulating film 102.
  • the semiconductor substrate for example, a silicon substrate, a single crystal substrate, an SOI (Silicon-on-Insulator) substrate, a TFT (Thin-Film-Transistor) substrate, a liquid crystal manufacturing substrate, or the like can be used.
  • the insulating barrier film 103 is an insulating film formed on the upper surface of the copper wiring 101 a and the upper surface of the first interlayer insulating film 102.
  • the insulating barrier film 103 prevents the copper ions contained in the copper wiring 101 a from diffusing into the resistance change element 100.
  • an insulating barrier film 103 for example, a SiN (silicon nitride) film, a SiC (silicon carbide) film, a SiCN (silicon carbonitride) film, or the like can be used.
  • the insulating barrier film 103 may be a laminated film in which a SiN film, a SiC film, a SiCN film, or the like is laminated.
  • the insulating barrier film 103 has an opening 111 having a reverse taper shape in the thickness direction from vertically above. The opening 111 is formed so that the upper surfaces of the copper wiring 101a and the barrier metal layer 101b are exposed.
  • the second interlayer insulating film 104 is an insulating film formed on the upper surface of the insulating barrier film 103.
  • As the second interlayer insulating film 104 similarly to the first interlayer insulating film 102, for example, a silicon oxide film, a low dielectric constant film having a relative dielectric constant lower than that of the silicon oxide film, or the like can be used.
  • the second interlayer insulating film 104 may be a laminated film in which a silicon oxide film, a low dielectric constant film having a relative dielectric constant lower than that of the silicon oxide film, and the like are laminated.
  • the resistance change film 105 is a resistance change film formed along the wall surface of the opening formed in the first interlayer insulating film 102 and the wall surface of the opening 111 formed in the insulating barrier film 103. Therefore, the resistance change film 105 is electrically connected to the copper wiring 101a and the barrier metal layer 101b in the opening 111.
  • a solid electrolyte can be used as the resistance change film 105.
  • the solid electrolyte may contain an oxide, an organic substance, a sulfide, and the like.
  • a Ta 2 O 5 (tantalum pentoxide) film and an oxide insulating film containing Ta such as a TaSiO film can be used as the resistance change film 105.
  • the resistance change film 105 may be a stacked film in which, for example, a Ta 2 O 5 film and a TaSiO film are stacked in this order.
  • the resistance change film 105 includes a polymer film containing CH as a main component, a polymer film containing a small amount of SiO (silicon oxide), a sulfide such as Cu 2 S (copper sulfide) and GeS (germanium sulfide), and an oxide. It may be a laminated film in which films containing the above are laminated.
  • the resistance change element 105 is not limited to a solid electrolyte, and may be other resistance change elements.
  • the second electrode 106 is an electrode formed on the resistance change film 105.
  • the second electrode 106 has an electrode shape 112 that is wider than the opening 111.
  • the second electrode 106 is preferably formed of a material that is included in the first electrode 101 and that is inert to mobile ions.
  • the second electrode 106 is preferably made of a metal that is less ionized than the copper included in the first electrode 101, and that is less likely to diffuse and ion-conduct in the resistance change film 105.
  • the second electrode 106 is preferably made of a metal material having a smaller absolute value of oxidation free energy than copper included in the first electrode.
  • the second electrode 106 includes at least Ru, nitrogen, and the first metal.
  • the first metal it is preferable to use a metal having a negative oxidation free energy larger than that of copper included in the first electrode.
  • the first metal is, for example, Ti, Ta, Al (aluminum), Mn (manganese), Zr (zirconium), Hf (hafnium), Mg (magnesium), Co (cobalt), Zn (zinc), And at least one of W (tungsten).
  • the upper electrode 107 is an electrode formed on the second electrode 106. Similar to the second electrode 106, the upper electrode 107 has an electrode shape 112 that is wider than the opening 111. The upper electrode 107 protects the second electrode 106 from etching or the like when the variable resistance element 100 is manufactured. As such an upper electrode 107, for example, Ta, Ti, TaN, TiN, or the like can be used.
  • the first electrode acute angle point 108 is an acute angle portion on the upper surface of the copper wiring 101a.
  • the second electrode acute angle point 109 is an acute angle portion in the second electrode 106.
  • the acute angle point path 113 indicates the distance between the first electrode acute angle point 108 and the second electrode acute angle point 109.
  • the second electrode acute angle point 109 is formed so that the path 113 between the acute angle points is the shortest distance between the first electrode 101 and the second electrode 106.
  • the insulating film spacer 110 is formed by the first interlayer insulating film 102 between the first electrode 101 and the resistance change film 105. That is, the barrier metal layer 101b on the side surface of the first electrode 101 and the resistance change film 105 are not in direct contact with each other, but are in contact with each other through the insulating film spacer 110. Therefore, it is preferable that the insulating film spacer 110 and the resistance change film 105 improve the adhesion at each interface. Specifically, when the main component of the resistance change film 105 is, for example, hydrocarbon, sulfide, or the like, an oxide layer is formed under the resistance change film 105, and the resistance change film 105 has a two-layer structure.
  • the adhesion at the interface between the insulating film spacer 110 and the resistance change film 105 can be improved.
  • the insulating film spacer 110 is in contact with the oxide layer formed under the resistance change film 105.
  • the oxide layer for example, an oxide layer containing zirconia, hafnia, titania, magnesia, or the like can be used.
  • the resistance change film 105 can exhibit a function as a solid electrolyte while improving the adhesion with the insulating film spacer 110 containing silicon, oxygen, or the like.
  • the first electrode 101 is copper
  • the second electrode 106 is ruthenium
  • the resistance change film 105 is a polymer solid electrolyte.
  • the resistance change element 100 by applying a positive voltage between the first electrode 101 and the second electrode 106 with the second electrode 106 grounded to 0 V, an electric field is generated inside the resistance change film 105. Induces.
  • the electric field between the first electrode 101 and the second electrode 106 is maximized in the path 113 between acute angles. This is because the strength of the electric field is inversely proportional to the distance, and therefore, the path 113 between the acute angle points is the shortest path among the paths connecting the first electrode 101 and the second electrode 106.
  • the copper ions dissolved from the first electrode 101 are deposited in the acute angle point path 113 to form a metal bridge.
  • the 1st electrode 101 and the 2nd electrode 106 are electrically connected through the metal bridge
  • a positive voltage is applied between the second electrode 106 and the first electrode 101 with the first electrode grounded to 0V. Since the magnitude of the flowing current is proportional to the strength of the electric field, the current flowing by the voltage applied between the second electrode 106 and the first electrode 101 is maximized in the path between acute angles 113. This coincides with the position of the metal bridge formed inside the resistance change film 105. Therefore, when a positive voltage is applied between the second electrode 106 and the first electrode 101, the metal bridge made of copper on the path 113 between the acute-angled points reaches one when a predetermined threshold current (or voltage) is reached. The part is cut. Thereby, since the electrical connection between the first electrode 101 and the second electrode 106 is disconnected, the resistance change element 100 transitions from the low resistance state (on state) to the high resistance state (off state).
  • variable resistance element 100 by providing the acute angle portions of the first electrode 101 and the second electrode 106, the portion where the electric field is maximum is fixed, so that a stable switching operation can be performed.
  • the variable resistance element 100 has an acute angle portion, a portion where the electric field is maximized can be fixed as compared with the variable resistance element that does not have an acute angle point, and can be programmed (rewritten) at a low voltage. .
  • each of the first electrode 101 and the second electrode 106 has an acute angle portion, whereby the shortest path between the acute angle portions is uniquely determined. Since the formation position of the metal bridge can be specified, the programming characteristics can be further improved.
  • variable resistance element according to the embodiment of the present invention and a normal variable resistance element
  • FIG. 3A shows an enlarged view of a cross section of the variable resistance element 100 according to the first embodiment of the present invention
  • FIG. 3B shows an enlarged view of a cross section of a normal variable resistance element 100 '.
  • variable resistance element 100 when the variable resistance element 100 and the variable resistance element 100 ′ are compared, in the variable resistance element 100 shown in FIG. 3A, the barrier metal layer 101 b is interposed via the insulating film spacer 110. It is in contact with the resistance change film 105. On the other hand, in the variable resistance element 100 ′ shown in FIG. 3B, the barrier metal layer 101 b is in direct contact with the variable resistance film 105.
  • the resistance change element 100 ′ since the resistance change film 105 is not particularly protected, there is a possibility that a leakage current flows from the barrier metal layer 101 b to the resistance change film 105 in the off state. In this case, the resistance change element 100 ′ may not be able to stably transition between the high resistance state and the low resistance state.
  • the resistance change element 100 includes the insulating film spacer 110 between the barrier metal layer 101b and the resistance change film 105, so that the barrier metal layer 101b is turned off.
  • the resistance change film 105 can be protected from the leak current. Therefore, the variable resistance element 100 can have stable programming characteristics as compared with the variable resistance element 100 ′.
  • variable resistance element 100 Manufacturing method of resistance change element
  • FIG. 4A to 4C are process cross-sectional views showing a process up to a process of forming a hard mask film in the process of manufacturing the resistance change element 100.
  • FIG. 4A to 4C are process cross-sectional views showing a process up to a process of forming a hard mask film in the process of manufacturing the resistance change element 100.
  • a first interlayer insulating film 102 is formed on a semiconductor substrate (not shown). Then, the first electrode 101 is formed inside the first interlayer insulating film 102.
  • a groove for forming the first electrode 101 is formed in the first interlayer insulating film 102 by using, for example, a lithography method in the first interlayer insulating film 102. Generate.
  • a barrier metal layer 101b is formed along the inside of the trench, and a copper wiring 101a is embedded on the barrier metal layer 101b. Thereby, the 1st electrode 101 by which the bottom face and side surface of the copper wiring 101a were covered with the barrier metal layer 101b can be formed.
  • an insulating barrier film 103 is formed on the first electrode 101 and the first interlayer insulating film 102.
  • the insulating barrier film 103 can be formed by, for example, a plasma CVD (Chemical Vapor Deposition) method.
  • a hard mask film 114 is formed on the insulating barrier film 103.
  • the hard mask film 114 is preferably made of a material different from that of the insulating barrier film 103 in order to keep a high etching selectivity in the dry etching process. With such a material, the hard mask film 114 may be an insulating film or a conductive film.
  • an opening is formed in the hard mask film 114.
  • the opening is first patterned on the hard mask film 114 using a photoresist (not shown).
  • a photoresist not shown
  • an opening is formed in the hard mask film 114 by dry etching using a photoresist as a mask.
  • the photoresist remaining on the hard mask film 114 is removed by, for example, oxygen plasma ashing.
  • the opening does not need to stop on the insulating barrier film 103 and may reach the inside of the insulating barrier film 103.
  • the insulating barrier film 103 exposed from the opening of the hard mask film 114 is etched back (dry etching), for example, so that the insulating barrier film is formed.
  • An opening is formed at 103.
  • the opening formed in the insulating barrier film 103 is formed in a reverse taper shape as viewed from above vertically so that the upper surface of the copper wiring 101a and the upper surface of the barrier metal layer 101b are exposed.
  • the reverse tapered opening can be easily formed by using reactive dry etching.
  • the opening is formed in the insulating barrier film 103, the opening is formed so as to include a region where the first electrode 101 is not formed in the first interlayer insulating film 102.
  • the opening portion of the first interlayer insulating film 102 is formed in a reverse taper shape as viewed from above in the same manner as the opening portion of the insulating barrier film 103 so that the side surface of the barrier metal layer 101b is not exposed.
  • the first interlayer insulating film 102 in contact with the barrier metal layer 101b becomes the insulating film spacer 110 in the first embodiment of the present invention.
  • the insulating film spacer 110 can be formed thick by reducing the substrate bias of the dry etching apparatus from 300 W to 100 W when forming the opening. Then, the copper oxide formed on the exposed surfaces of the copper wiring 101a and the barrier metal layer 101b, the etching by-product generated during the etch back, and the like are removed with, for example, an amine-based stripping solution.
  • the hard mask film 114 is preferably completely removed when the openings are formed in the first interlayer insulating film 102 and the insulating barrier film 103. However, when the hard mask film 114 is an insulating material, May remain.
  • a resistance change film 105 is formed on the insulating barrier film 103 and along the wall surface of the opening formed in the insulating barrier film 103.
  • the resistance change film 105 can be formed by, for example, a PVD (Physical Vapor Deposition) method, a CVD method, or the like.
  • the resistance change film 105 is in direct contact with the insulating film spacer 110, so that sufficient adhesion at the interface between the resistance change film 105 and the insulating film spacer 110 is obtained. It is desirable to increase it. Since the subsequent manufacturing method is the same as that of the related variable resistance element, the description thereof will be omitted.
  • FIG. 6 is an enlarged view of the insulating film spacer 110 of the resistance change element actually manufactured.
  • the thickness of the insulating film spacer 110 can be arbitrarily controlled by controlling the dry etching process.
  • FIG. 7A shows a change in leakage current when the thickness of the insulating film spacer 110 is changed
  • FIG. 7B shows a change in program voltage when the thickness of the insulating film spacer 110 is changed.
  • the variable resistance element 100 in which the insulating film spacer 110 was not inserted and the thickness of the insulating film spacer 110 was 1 nm and 2 nm was fabricated, and the element characteristics were evaluated.
  • FIG. 7A shows that the leakage current in the off state is reduced by inserting the insulating film spacer 110 between the first electrode 101 and the resistance change film 105. This is because the distance between the barrier metal layer 101b that does not contribute to switching of the variable resistance element 100 and the second electrode 106 is increased by inserting the insulating film spacer 110, and the electric field between the electrodes is reduced. . That is, the variable resistance element 100 can further reduce leakage because the distance between the barrier metal layer 101b and the second electrode 106 is further increased by increasing the thickness of the insulating film spacer 110.
  • FIG. 7B shows the relationship between the program voltage and the thickness of the insulating film spacer 110.
  • the program voltage is hardly affected. This is because the spacer between the barrier metal layer 101b and the resistance change film 105 does not contribute to switching.
  • the resistance change element 100 can reduce the leakage current without changing the program voltage of the resistance change element.
  • FIG. 8 is a sectional view showing an example of a semiconductor device according to the second embodiment of the present invention.
  • the semiconductor device 200A shown in FIG. 8 has a structure in which an insulating film or the like is provided on the upper surface of the upper electrode 107 of the variable resistance element 100 described above, and a third electrode 115 is further provided.
  • An insulating barrier film 116 is formed on the upper surface of the third electrode 115 shown in the drawing.
  • the third electrode 115 includes a copper wiring 115a made of copper. That is, the side and bottom surfaces of the copper wiring 115a are covered with the barrier metal layer 115b.
  • the barrier metal layer 115b is a conductive film that prevents copper ions from diffusing inside the semiconductor device 200A.
  • the barrier metal layer 115b is a conductive film containing, for example, a refractory metal such as Ta, TaN, TiN, and WCN which are Ta nitrides.
  • the barrier metal layer 115b may be a stacked film in which conductive films containing Ta, TaN, TiN, WCN, and the like are stacked.
  • the insulating barrier film 116 is an insulating film that prevents oxidation of the copper wiring 115a and prevents diffusion of metal ions contained in the copper wiring 115a.
  • an insulating barrier film 116 for example, a SiC film, a SiCN film, a SiN film, or the like can be used.
  • the insulating barrier film 116 may be a laminated film in which a SiC film, a SiCN film, a SiN film, or the like is laminated.
  • the semiconductor device 200 ⁇ / b> A can stabilize the programming operation by mounting the magnetoresistive element having the insulating film spacer 110.
  • FIG. 9 is a cross-sectional view showing a semiconductor device according to the third embodiment of the present invention.
  • the semiconductor device 200 ⁇ / b> B is a semiconductor device including a fourth electrode 117 adjacent to the first electrode 101 inside the insulating interlayer film 102.
  • the fourth electrode 117 includes a copper wiring 117a made of copper. That is, the side surface and the bottom surface of the copper wiring 117a are covered with the barrier metal layer 117b.
  • the barrier metal layer 117b is a conductive film that prevents copper ions from diffusing inside the semiconductor device 200A.
  • the barrier metal layer 117b is a conductive film including, for example, a refractory metal such as Ta, TaN, TiN, and WCN which are Ta nitrides.
  • the barrier metal layer 117b may be a stacked film in which conductive films including Ta, TaN, TiN, WCN, and the like are stacked.
  • the semiconductor device 200B has an insulating film spacer 110A between the barrier metal layer 101b and the resistance change film 105, and has an insulating film spacer 110B between the barrier metal layer 117b and the resistance change film 105. Thereby, the semiconductor device 200B can prevent not only the leak current flowing into the first electrode 101 but also the leak current flowing into the fourth electrode 117.
  • the semiconductor device 200B performs the programming operation by forming the insulating film spacer between each electrode and the resistance change film 105. It can be stabilized.
  • CMOS Complementary Metal Oxide Semiconductor
  • the present invention includes, for example, DRAM (Dynamic Random Access Memory), SRAM (Static Random Access Memory), flash memory, FRAM (registered trademark) (Ferro Electric Random Access Memory), MRAM (Magnetic Random Access Memory), resistance change memory, It can also be applied to semiconductor products having memory circuits such as bipolar transistors.
  • the present invention can also be applied to a semiconductor product having a logic circuit such as a microprocessor, or a copper wiring of a board or a package on which these are simultaneously displayed.
  • the present invention can also be applied to bonding of electronic circuit devices, optical circuit devices, quantum circuit devices, micromachines, MEMS (Micro Electro Mechanical Systems), and the like to semiconductor devices.
  • the present invention can also be applied to a memory element using both non-volatility and resistance change characteristics.
  • the structure of the variable resistance element according to the present invention can be confirmed from the device after manufacture. Specifically, it is possible to confirm that the copper wiring is used for the multilayer wiring by observing the cross section of the device to be observed with a TEM (Transmission Electron Microscope). Further, when the resistance change element is mounted on the semiconductor device, the electrode of the resistance change element can be identified by TEM observation. Furthermore, when it is confirmed by TEM observation that there is a barrier metal on the side surface of the working electrode of the semiconductor device, it is confirmed whether an insulating film spacer is inserted between the barrier metal and the resistance change film. Can do.
  • TEM Transmission Electron Microscope
  • composition analysis such as EDX (Energy Dispersive X-ray Spectroscopy) and EELS (Electron Energy Loss Spectroscopy) on semiconductor devices after manufacturing Whether the material is included in the present invention can be confirmed.
  • EDX Electronic Dispersive X-ray Spectroscopy
  • EELS Electro Energy Loss Spectroscopy
  • the interlayer insulating film includes a plurality of electrodes including the active electrode whose side and bottom surfaces are covered with a barrier metal, and the insulating film is interposed between the plurality of electrodes and the resistance change film, respectively. 4.
  • the resistance change element according to any one of appendices 1 to 4, wherein the insulating film spacer has a thickness of 10 nm or less.
  • the first electrode includes a first acute angle portion;
  • the second electrode includes a second acute angle portion;
  • the distance between the first acute angle portion and the second acute angle portion is the shortest distance of the distance between the first electrode and the second electrode.
  • the active electrode comprises copper;
  • the second electrode includes at least ruthenium, nitrogen, and a first metal,
  • An insulating barrier film formed on the first electrode and provided with an opening that exposes an end of the active electrode in an upper surface of the first electrode;
  • the resistance change element according to any one of appendices 1 to 7, wherein the resistance change film is formed on an upper surface of the end portion.
  • variable resistance element according to appendix 8, wherein the opening has a reverse taper shape when viewed from vertically above the insulating barrier film.
  • Appendix 10 The resistance change element according to appendix 8 or 9, wherein the barrier metal covering an end portion of the first electrode has a tapered shape.
  • the resistance change film is a laminated film having an oxide layer, 11.
  • Appendix 12 The variable resistance element according to appendix 11, wherein the oxide layer includes at least one of zirconia, hafnia, titania, and magnesia.
  • [Appendix 15] 15. The method of manufacturing a resistance change element according to appendix 14, wherein the insulating film spacer is formed of the interlayer insulating film.
  • [Appendix 16] A plurality of electrodes including active electrodes whose side surfaces and bottom surfaces are covered with a barrier metal are formed inside the interlayer insulating film, 16. The method of manufacturing a resistance change element according to appendix 14 or 15, wherein the insulating film spacer is formed between the plurality of electrodes and the resistance change film.
  • [Appendix 17] 17 17. The method of manufacturing a resistance change element according to any one of appendices 14 to 16, wherein the insulating film spacer has a thickness of 10 nm or less.
  • [Appendix 18] 18. The resistance change element according to any one of appendices 14 to 17, wherein the opening of the insulating barrier film and the opening of the interlayer insulating film are each formed in a reverse taper shape when viewed from above vertically. Method.
  • DESCRIPTION OF SYMBOLS 100 ... Resistance change element 101 ... 1st electrode 101a, 115a, 117a ... Copper wiring 101b, 115b, 117b ... Barrier metal layer 102 ... 1st interlayer insulation film 103, 116 ... Insulating barrier film 104 ... second interlayer insulating film 105 ... resistance change film 106 ... second electrode 107 ... upper electrode 108 ... first electrode acute angle point 109 ... second electrode acute angle Point 110, 110A, 110B ... Insulating film spacer 111 ... Opening 112 ... Electrode shape 113 ... Path between acute angles 114 ... Hard mask film 115 ... Third electrode 117 ... 4th electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

プログラミング動作を安定させ、リーク電流を低減する。抵抗変化素子は、層間絶縁膜と、層間絶縁膜の内部に形成され、側面、および底面がバリアメタルで覆われた活性電極を含む第１電極と、第１電極の上面に形成された抵抗変化膜と、抵抗変化膜上に形成された第２電極と、第１電極の側面を覆うバリアメタルと、抵抗変化膜との間に形成された絶縁膜スペーサ、とを備え、第１電極の側面を覆うバリアメタル、および抵抗変化膜は、それぞれ、前記絶縁膜スペーサと接している。

Description

抵抗変化素子、および抵抗変化素子の製造方法
　本発明は、抵抗変化素子、および抵抗変化素子の製造方法に関する。
　半導体デバイス（特に、シリコンデバイス）では、微細化（スケーリング則：Ｍｏｏｒｅの法則）によって、３年で約４倍のペースで集積化、および低電力等が進められている。近年、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のテクノロジーノードは１４ｎｍ以下となり、リソグラフィプロセスが高騰（例えば装置価格、およびマスクセット価格）し、それに伴いＮＲＥ（Non-Recurring Cost）も増大している。また、デバイス寸法の物理的限界（動作限界・バラツキ限界）も近づいており、これまでのスケーリング則とは異なるアプローチで半導体装置の高性能化、および半導体ビジネスの高収益化が求められている。
　半導体デバイスの内、ゲートアレイと、スタンダードセルとの中間的な位置づけの半導体デバイスとして、ＦＰＧＡ（Field Programmable Gate Array）と呼ばれる再書き換え可能なプログラマブルロジックデバイスが開発されている。ＦＰＧＡとは、ユーザ自身が、チップの製造後に任意の回路構成に設定できる半導体デバイスである。具体的には、ＦＰＧＡはメモリを有しているので、ユーザ自身が半導体装置の製造後に、配線間を任意に電気的に接続することができる。このようなＦＰＧＡを搭載した半導体装置を用いることで、回路の自由度を向上させることができる。
　近年、ＦＰＧＡのメモリ、およびスイッチに抵抗変化素子を用いたチップが開発されている。このような抵抗変化素子には、例えば遷移金属酸化物を用いたＲｅＲＡＭ（Resistance Random Access Memory）、イオン伝導体を用いた固体電解質スイッチ、原子スイッチ、およびＮａｎｏＢｒｉｄｇｅ（登録商標）等がある。
　特許文献１、および非特許文献１は、２つの電極を、イオン伝導体を介して配置し、２つの電極間の導通状態を制御する２端子型のスイッチング素子の構成、動作、およびクロスバースイッチを開示している。
　非特許文献１は、イオン伝導体中の金属イオンの移動と、電気化学反応とを利用したスイッチング素子を開示している。ここで、イオン伝導体とは、キャリアがイオンであり、外部から電界等を印加することで、内部のイオンが自由に動くことができる伝導体を意味している。
　非特許文献１に記載のスイッチング素子は、第１電極、および第２電極の２つの電極で固体電解質を挟んだ構造を有する。２つの電極の内、第１電極は、固体電解質に対して金属イオンを供給する。一方、第２電極は、固体電解質に対して金属イオンを供給しない。
　ここで、非特許文献１に記載のスイッチング素子の動作について説明する。
　まず、非特許文献１に記載のスイッチング素子がオフ状態（高抵抗状態）からオン状態（低抵抗状態）に遷移する動作について説明する。非特許文献１に記載のスイッチング素子は、第２電極を接地した状態で第１電極に正電圧が印加されると、第１電極を構成する金属が金属イオンに変化し固体電解質に溶解する。そして、金属イオンは、固体電解質中に金属として析出し、第１電極と第２電極とを電気的に接続する金属架橋（フィラメント、導電性パスとも呼ばれる）を形成する。すなわち、非特許文献１に記載のスイッチング素子は、第１電極と、第２電極とが金属架橋によって電気的に接続することによってオフ状態からオン状態に遷移する。
　スイッチング素子をオン状態からオフ状態に遷移させるためには、第１電極を接地した状態で第２電極に正電圧を印加する。これにより、固体電解質中に形成された金属架橋の一部が切れる。したがって、第１電極と第２電極との間の電気的接続が切断されるので、スイッチング素子はオン状態からオフ状態に遷移する。このとき、スイッチング素子は、オン状態からオフ状態に遷移する前の段階から第１電極と、第２電極との間の電気抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化しながら、オン状態からオフ状態に遷移する。なお、スイッチング素子は、第１電極と第２電極との電気的接続が切断された後、第２電極を接地した状態で第１電極に正電圧が印加されることで再びオフ状態からオン状態に遷移する。
　非特許文献１に記載されているようなスイッチング素子は、半導体スイッチ（ＭＯＳＦＥＴなど）よりもサイズが小さく、オン抵抗（オン状態の抵抗値）が小さいという特徴がある。そのため、このようなスイッチング素子は、プログラマブルロジックデバイスへの適用に有望であると考えられている。また、このスイッチング素子は、電圧が印加されなくても導通状態（オン状態）を維持するので、不揮発性のメモリ素子に応用することも考えられる。
　スイッチング素子を不揮発性メモリに応用する場合、例えばスイッチング素子を1個と、トランジスタ等の選択素子を１個とを含むメモリセルを基本単位として扱うことが考えられる。そして、このメモリセルを基板上に縦方向と横方向にそれぞれ複数配列し、それぞれのメモリセル間をワード線、およびビット線で接続する。このようにメモリセルを配列することで、ワード線、およびビット線は、複数のメモリセルの中から任意のメモリセルを選択することが可能となる。これにより、選択したメモリセルのスイッチング素子の導通状態を読み取ることで、オン状態、またはオフ状態に応じた情報「１」、または「０」のいずれの情報が格納されているかを読み取ることが可能な不揮発性メモリを実現できる。
　特許文献２は、第１電極の電極形状をコーナー形状とすることで電界集中効果を発生させ、プログラム電圧を低減できるとともに、第１電極から析出する金属架橋の位置を安定化させてばらつきを低減する抵抗変化素子を開示している。
特開２００５－１０１５３５号公報 国際公開第２０１３／１３６７９８号
Shunichi Kaeriyama et al., "A Nonvolatile Programmable Solid-Electrolyte Nanometer Switch", IEEE Journal of Solid-State Circuits, Vol.40, No.1, pp.168-176, January 2005.
　特許文献２の抵抗変化素子は、オフ状態時のリーク電流は電極面積に依存する。しかしながら、特許文献２の抵抗変化素子は、抵抗変化膜を銅配線の端部に形成すると配線側面からのリーク電流が生じるので、プログラム特性を維持したままリーク電流を低減することが難しいという問題を有している。
　本発明の目的は、プログラミング動作が安定し、リーク電流を低減した抵抗変化素子、および抵抗変化素子の製造方法を提供することにある。
　本発明の一態様に係る抵抗変化素子は、層間絶縁膜と、前記層間絶縁膜の内部に形成され、側面、および底面がバリアメタルで覆われた活性電極を含む第１電極と、前記第１電極の上面に形成された抵抗変化膜と、前記抵抗変化膜上に形成された第２電極と、前記第１電極の側面を覆う前記バリアメタルと、前記抵抗変化膜との間に形成された絶縁膜スペーサ、とを備え、前記第１電極の側面を覆う前記バリアメタル、および前記抵抗変化膜は、それぞれ、前記絶縁膜スペーサと接している。
　本発明の他の態様に係る抵抗変化素子の製造方法は、層間絶縁膜を形成し、前記層間絶縁膜の内部に上面が露出するように側面、および底面にバリアメタル層が形成された活性電極を含む第１電極を形成し、前記層間絶縁膜、および前記第１電極上に上面に絶縁性バリア膜を形成し、前記絶縁性バリア膜に前記第１電極の上面の少なくとも端部を露出させる開口部を形成し、前記層間絶縁膜に開口部を形成するとともに、前記第１電極の側面に形成された前記バリアメタル層に隣接する絶縁膜スペーサを形成し、前記第１電極の端部の上面に抵抗変化膜を形成し、前記抵抗変化膜上に第２電極を形成する。
　本発明によれば、プログラミング動作が安定し、リーク電流を低減した抵抗変化素子を提供することができる。
バイポーラ型抵抗変化素子の動作特性を示すグラフである。 本発明の第１の実施形態に係る抵抗変化素子の断面、および上面の構造を示す模式図である。 本発明の第１の実施形態に係る抵抗変化素子の断面と、通常の抵抗変化素子の断面とを比較するための断面図である。 本発明の第１の実施形態に係る抵抗変化素子の製造方法を模式的に示す工程の断面図である。 本発明の第１の実施形態に係る抵抗変化素子の製造方法を模式的に示す別の工程の断面図である。 本発明の第１の実施形態に係る抵抗変化素子の製造方法を模式的に示す他の工程の断面図である。 本発明の第１の実施形態に係る抵抗変化素子の製造方法を模式的に示す一工程の断面図である。 本発明の第１の実施形態に係る抵抗変化素子の製造方法を模式的に示す別の工程の断面図である。 本発明の第１の実施形態に係る抵抗変化素子の製造方法を模式的に示す他の工程の断面図である。 第１の実施形態に係る絶縁膜スペーサの拡大図である。 絶縁膜スペーサの厚みを変化させた時のリーク電流の変化を示すグラフである。 絶縁膜スペーサ厚みを変化させた時のプログラム電圧の変化を示すグラフである。 本発明の第２の実施形態に係る半導体装置の断面を示す断面図である。 本発明の第３の実施形態に係る半導体装置の断面を示す断面図である。
　本発明を詳細に説明する前に、本発明の理解を容易にするために、抵抗変化素子の基本的な動作原理、および用語について説明する。
　抵抗変化素子には、ユニポーラ型抵抗変化素子と、バイポーラ型抵抗変化素子との２種類がある。
　ユニポーラ型抵抗変化素子とは、印加電圧により高抵抗状態（オフ状態）と低抵抗状態（オン状態）とを切り替えるスイッチング素子である。ユニポーラ型抵抗変化素子としては、例えばＲｅＲＡＭを用いることができる。
　バイポーラ型抵抗変化素子とは、印加電圧の極性に応じて高抵抗状態と低抵抗状態とを切り替えるスイッチング素子である。バイポーラ型抵抗変化素子としては、例えばＲｅＲＡＭ、およびＮａｎｏＢｒｉｄｇｅ（登録商標）を用いることができる。
　ここで、図１を参照して、バイポーラ型抵抗変化素子について具体的に説明する。図１は、バイポーラ型抵抗変化素子の電流－電圧特性を示すグラフである。ここでは、バイポーラ型抵抗変化素子の構成が、ユニポーラ型抵抗変化素子と同様であるときの電流－電圧特性を示している。
　図１（ａ）は、バイポーラ型抵抗変化素子がオフ状態の時に第１電極に正電圧が印加された場合の電流－電圧特性を示している。図１（ａ）に示すように、バイポーラ型抵抗変化素子は、第１電極に正電圧が印加されると、印加された電圧が所望のセット電圧（閾値電圧）を超えた時に、オフ状態からオン状態へ遷移する。
　図１（ｂ）は、バイポーラ型抵抗変化素子がオン状態の時に第１電極に正電圧が印加された場合の電流－電圧特性を示している。図１（ｂ）に示すように、バイポーラ型抵抗変化素子は、オン状態の時に第１電極に正電圧が印加されると、オン状態を維持してオーミックな電流－電圧特性を示す。
　図１（ｃ）は、バイポーラ型抵抗変化素子がオン状態の時に第１電極に負電圧が印加された場合の電流－電圧特性を示している。図１（ｃ）に示すように、バイポーラ型抵抗変化素子は、オン状態の時に第１電極に負電圧が印加されると、所望のリセット電圧（閾値電圧）を超えた時にオン状態からオフ状態へ遷移する。
　図１（ｄ）は、バイポーラ型抵抗変化素子がオン状態からオフ状態に遷移した後に、第１電極に正電圧が印加された場合の電流－電圧特性を示している。図１（ｄ）に示すように、バイポーラ型抵抗変化素子は、オフ状態の時に第１電極に正電圧が印加されると、所望のセット電圧（閾値電圧）を超えた時に、オフ状態からオン状態へ遷移する。
　上述の通り、バイポーラ型抵抗変化素子は、第１電極に正電圧を受けた場合にのみオフ状態からオン状態へ遷移し、第１電極に負電圧を印加した場合にのみオン状態からオフ状態へ遷移する。
　ここで、バイポーラ型抵抗変化素子に用いられる電極について、次のように定義する。
　図１（ａ）～図１（ｄ）を参照して説明したように、バイポーラ型抵抗変化素子が有する２つの電極の内、正電圧が印加された場合に、バイポーラ型抵抗変化素子がオフ状態からオフ状態に遷移する電極を「第１電極」、または「活性電極」と定義する。一方で、正電圧が印加された場合に、バイポーラ型抵抗変化素子がオン状態からオフ状態に遷移する電極を「第２電極」、または「不活性電極」と定義する。
　（第１の実施形態）
　図２を参照して、本発明の第１の実施形態に係る抵抗変化素子の構造について説明する。図２（ａ）は本実施形態に係る抵抗変化素子の断面の模式図であり、図２（ｂ）は本実施形態に係る抵抗変化素子の上面の模式図を示している。
　抵抗変化素子１００は、第１電極１０１と、第１層間絶縁膜１０２と、絶縁性バリア膜１０３と、第２層間絶縁膜１０４と、抵抗変化膜１０５と、第２電極１０６と、上部電極１０７と、第１電極鋭角点１０８と、第２電極鋭角点１０９、絶縁膜スペーサ１１０とを備える。
　第１電極１０１は、金属イオンを抵抗変化膜１０５に供給する活性電極を含んでおり、第１層間絶縁膜の内部に形成された電極である。本実施形態においては、第１電極１０１は、銅から構成された銅配線１０１ａを含んでいる。すなわち、第１電極１０１は、銅イオンを抵抗変化膜１０５に供給する。また、銅配線１０１ａの側面、および底面は、バリアメタル層１０１ｂによって覆われている。ここで、バリアメタル層１０１ｂは、抵抗変化素子１００の内部に銅イオンが拡散することを防止する導電性膜である。具体的には、バリアメタル層１０１ｂは、例えばＴａ（タンタル）のような高融点金属や、Ｔａの窒化物であるＴａＮ（窒化タンタル）、ＴｉＮ（窒化チタン）、およびＷＣＮ（炭窒化タングステン）等を含む導電膜である。また、バリアメタル層１０１ｂは、Ｔａ、ＴａＮ、ＴｉＮ、およびＷＣＮ等を含む導電膜を積層した積層膜であってもよい。なお、本実施形態において、第１電極１０１の内、銅配線１０１ａは、抵抗変化素子１００の配線としても機能する。
　第１層間絶縁膜１０２は、半導体基板上（図示しない）に形成された絶縁膜である。第１層間絶縁膜１０２としては、例えばシリコン酸化膜、およびシリコン酸化膜等よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。また、第１層間絶縁膜１０２は、シリコン酸化膜、またはシリコン酸化膜等よりも比誘電率の低い低誘電率膜等を積層した積層膜であってもよい。さらに、第１層間絶縁膜１０２は、垂直上方から厚さ方向に逆テーパー形状の開口部を有している。具体的には後述するが、第１層間絶縁膜１０２に逆テーパー形状の開口部を形成することで、バリアメタル層１０１ｂの側面と、抵抗変化膜１０５との間に絶縁膜スペーサ１１０を形成することができる。なお、本発明の実施形態において、半導体基板としては、例えばシリコン基板、単結晶基板、ＳＯＩ（Silicon on Insulator）基板、ＴＦＴ（Thin Film Transistor）基板、および液晶製造用基板等を用いることができる。
　絶縁性バリア膜１０３は、銅配線１０１ａの上面、および第１層間絶縁膜１０２の上面に形成された絶縁膜である。絶縁性バリア膜１０３は、銅配線１０１ａに含まれる銅イオンが抵抗変化素子１００中に拡散することを防止する。このような、絶縁性バリア膜１０３としては、例えばＳｉＮ（窒化ケイ素）膜、ＳｉＣ（炭化ケイ素）膜、およびＳｉＣＮ（炭窒化ケイ素）膜等を用いることができる。また、絶縁性バリア膜１０３は、ＳｉＮ膜、ＳｉＣ膜、およびＳｉＣＮ膜等を積層した積層膜であってもよい。また、絶縁性バリア膜１０３は、垂直上方から厚さ方向に逆テーパー形状の開口部１１１を有する。なお、開口部１１１は、銅配線１０１ａ、およびバリアメタル層１０１ｂの上面が露出するように形成されている。
　第２層間絶縁膜１０４は、絶縁性バリア膜１０３の上面に形成された絶縁膜である。第２層間絶縁膜１０４としては、第１層間絶縁膜１０２と同様に、例えばシリコン酸化膜、およびシリコン酸化膜よりも比誘電率の低い低誘電率膜等を用いることができる。また、第２層間絶縁膜１０４は、シリコン酸化膜、およびシリコン酸化膜よりも比誘電率の低い低誘電率膜等を積層した積層膜であってもよい。
　抵抗変化膜１０５は、第１層間絶縁膜１０２に形成された開口部の壁面、および絶縁性バリア膜１０３に形成された開口部１１１の壁面に沿って形成された抵抗変化膜である。そのため、抵抗変化膜１０５は、開口部１１１において、銅配線１０１ａ、およびバリアメタル層１０１ｂと電気的に接続されている。本実施形態において、抵抗変化膜１０５としては、例えば固体電解質を用いることができる。ここで、固体電解質は、酸化物、有機物、および硫化物等を含んでいてもよい。具体的には、抵抗変化膜１０５としては、例えばＴａ２Ｏ５（五酸化タンタル）膜、およびＴａＳｉＯ膜等のＴａを含む酸化物絶縁膜を用いることができる。また、抵抗変化膜１０５は、例えばＴａ２Ｏ５膜、およびＴａＳｉＯ膜の順に積層した積層膜であってもよい。さらに、抵抗変化膜１０５は、ＣＨを主成分とするポリマー膜、ＳｉＯ（酸化ケイ素）を少量含むポリマー膜、Ｃｕ２Ｓ（硫化銅）、ＧｅＳ（硫化ゲルマニウム）等の硫化物、および酸化物とを含む膜を積層した積層膜であってもよい。なお、本実施形態において、抵抗変化素子１０５は固体電解質に限定されず、その他の抵抗変化素子であってもよい。
　第２電極１０６は、抵抗変化膜１０５上に形成された電極である。第２電極１０６は、開口部１１１よりも幅の広い電極形状１１２を有している。また、第２電極１０６は、第１電極１０１が含む、可動イオンに対して不活性な材料で形成されていることが好ましい。本実施形態においては、第２電極１０６は、第１電極１０１が含む銅よりもイオン化しにくく、抵抗変化膜１０５において拡散、およびイオン電導しにくい金属で構成することが好ましい。具体的には、第２電極１０６は、第１電極が含む銅よりも酸化の自由エネルギーの絶対値が小さい金属材料を用いることが好ましい。このような金属材料として、例えばＲｕ（ルテニウム）、Ｐｔ（プラチナ）等の貴金属系の材料をあげることができる。なお、本実施形態においては、第２電極１０６は、少なくともＲｕと、窒素と、第１金属とを含んでいる。ここで、第１金属としては、第１電極が含む銅よりも酸化の自由エネルギーが負に大きい金属を用いることが好ましい。具体的には、第１金属は、例えばＴｉ、Ｔａ、Ａｌ（アルミニウム）、Ｍｎ（マンガン）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）、Ｍｇ（マグネシウム）、Ｃｏ（コバルト）、Ｚｎ（亜鉛）、およびＷ（タングステン）の少なくとも１つを含むことが好ましい。
　上部電極１０７は、第２電極１０６上に形成された電極である。上部電極１０７は、第２電極１０６と同様に、開口部１１１よりも幅の広い電極形状１１２を有している。また、上部電極１０７は、抵抗変化素子１００を製造する際に、エッチング等から第２電極１０６を保護する。このような、上部電極１０７としては、例えばＴａ、Ｔｉ、ＴａＮ、およびＴｉＮ等を用いることができる。
　第１電極鋭角点１０８は、銅配線１０１ａの上面における鋭角部である。第２電極鋭角点１０９は、第２電極１０６における鋭角部である。鋭角点間経路１１３は、第１電極鋭角点１０８と、第２電極鋭角点１０９との間の距離を示している。ここで、鋭角点間経路１１３が、第１電極１０１と、第２電極１０６との間の最短距離となるように、第２電極鋭角点１０９は形成されている。
　絶縁膜スペーサ１１０は、第１電極１０１、抵抗変化膜１０５との間に第１層間絶縁膜１０２によって形成されている。すなわち、第１電極１０１の側面のバリアメタル層１０１ｂと、抵抗変化膜１０５とは直接接しておらず、絶縁膜スペーサ１１０を介して接している。そのため、絶縁膜スペーサ１１０と、抵抗変化膜１０５とは、それぞれの界面の密着性を高めることが好ましい。具体的には、抵抗変化膜１０５の主成分が、例えば炭化水素、および硫化物等である場合に、抵抗変化膜１０５の下層に酸化物層を形成し、抵抗変化膜１０５を２層構造にすることで、絶縁膜スペーサ１１０と、抵抗変化膜１０５との界面の密着性を高めることができる。この場合、絶縁膜スペーサ１１０は、抵抗変化膜１０５の下層に形成された酸化物層と接する。ここで、酸化物層としては、例えばジルコニア、ハフニア、チタニア、およびマグネシア等を含む酸化物層を用いることができる。これにより、抵抗変化膜１０５は、シリコン、酸素等を含む絶縁膜スペーサ１１０との密着性を改善しつつ、固体電解質としての機能を発揮することができる。
　［抵抗変化素子１００の動作］
　ここで、抵抗変化素子１００が高抵抗状態と低抵抗状態との間を遷移する動作について説明する。なお、以下において、抵抗変化素子１００は、例えば第１電極１０１が銅、第２電極１０６がルテニウム、抵抗変化膜１０５がポリマー固体電解質である。
　まず、抵抗変化素子１００が高抵抗状態（オフ状態）から低抵抗状態（オン状態）に遷移する動作（セット動作）について説明する。
　まず、抵抗変化素子１００において、第２電極１０６を０Ｖに接地した状態で、第１電極１０１と、第２電極１０６との間に正電圧を印加することで、抵抗変化膜１０５の内部に電界を誘起させる。ここで、第１電極１０１と、第２電極１０６との間の電界は、鋭角点間経路１１３で最大となる。これは、電界の強さは、距離に反比例するので、第１電極１０１と、第２電極１０６との間を結ぶ経路の内、鋭角点間経路１１３が最短の経路であるためである。この場合、第１電極１０１から溶解した銅イオンは、鋭角点間経路１１３に析出し、金属架橋を形成する。これにより、第１電極１０１と、第２電極１０６とは、銅イオンからなる金属架橋を介して電気的に接続される。したがって、抵抗変化素子１００は、高抵抗状態（オフ状態）から低抵抗状態（オン状態）へ遷移する。
　次に、抵抗変化素子１００が低抵抗状態（オン状態）から高抵抗状態（オフ状態）に遷移させる動作（リセット動作）について説明する。
　この場合、まず、第１電極を０Ｖに接地した状態で、第２電極１０６と、第１電極１０１との間に正電圧を印加する。流れる電流の大きさは電界の強さに比例するので、第２電極１０６と、第１電極１０１との間に印加された電圧により流れる電流は、鋭角点間経路１１３で最大となる。これは、抵抗変化膜１０５の内部に形成された金属架橋の位置と一致する。したがって、第２電極１０６と、第１電極１０１との間に正電圧が印加されると、鋭角点間経路１１３上の銅からなる金属架橋は、所定の閾値電流（あるいは電圧）に達すると一部が切れる。これにより、抵抗変化素子１００は、第１電極１０１と、第２電極１０６との電気的接続が切断されるので、低抵抗状態（オン状態）から高抵抗状態（オフ状態）へ遷移する。
　このように、抵抗変化素子１００は、第１電極１０１、および第２電極１０６の鋭角部を設けることで、電界が最大となる箇所が固定されるので、安定したスイッチング動作ができるようになる。また、抵抗変化素子１００は、鋭角部を有することで、鋭角点を有しない抵抗変化素子と比較して、電界が最大となる箇所を固定できるので、低電圧でプログラミング（書き換え）することができる。
　なお、セット動作、およびリセット動作のいずれか一方のプログラミング時に電界を集中させたい場合には、第１電極１０１、および第２電極１０６のいずれか一方に鋭角部を形成することも可能である。
　したがって、本発明の第１の実施形態に係る抵抗変化素子１００は、第１電極１０１、および第２電極１０６のそれぞれが鋭角部を有することで、鋭角部間の最短経路が一義的に定まり、金属架橋の形成位置を特定できるようになるので、プログラミング特性をさらに改善することができる。
　図３を参照して、本発明の実施形態に係る抵抗変化素子と、通常の抵抗変化素子との構造の違いについて説明する。
　図３（ａ）は本発明の第１の実施形態に係る抵抗変化素子１００の断面の拡大図、および図３（ｂ）は通常の抵抗変化素子１００’の断面の拡大図を示している。
　図３に示すように、抵抗変化素子１００と、抵抗変化素子１００’とを比較すると、図３（ａ）に示された抵抗変化素子１００において、バリアメタル層１０１ｂは絶縁膜スペーサ１１０を介して抵抗変化膜１０５に接している。それに対し、図３（ｂ）に示された抵抗変化素子１００’において、バリアメタル層１０１ｂは抵抗変化膜１０５と直接接している。
　抵抗変化素子１００’は、抵抗変化膜１０５が特に保護されていないので、オフ状態の時にバリアメタル層１０１ｂから抵抗変化膜１０５へリーク電流が流れ込んでしまう可能性がある。この場合、抵抗変化素子１００’は、高抵抗状態と低抵抗状態との間を安定して遷移できない可能性がある。
　それに対して、本発明の実施形態に係る抵抗変化素子１００は、バリアメタル層１０１ｂと、抵抗変化膜１０５との間に絶縁膜スペーサ１１０を有しているので、オフ状態の時にバリアメタル層１０１ｂからのリーク電流から抵抗変化膜１０５を保護することができる。そのため、抵抗変化素子１００は、抵抗変化素子１００’と比べて、安定したプログラミング特性を有することができる。
　（抵抗変化素子の製造方法）
　次に、本発明の実施形態に係る抵抗変化素子１００の製造方法について説明する。
　図４Ａ～図４Ｃは、抵抗変化素子１００の製造工程において、ハードマスク膜を形成する工程までを示す工程断面図である。
　図４Ａに示すように、まず、半導体基板上（図示せず）に、第１層間絶縁膜１０２を形成する。そして、第１層間絶縁膜１０２の内部に、第１電極１０１を形成する。ここで、第１電極１０１を形成する方法としては、第１層間絶縁膜１０２に対して、例えばリソグラフィ法を用いて第１層間絶縁膜１０２に対して第１電極１０１を形成するための溝を生成する。次いで、溝の内部に沿ってバリアメタル層１０１ｂを形成し、バリアメタル層１０１ｂ上に銅配線１０１ａを埋め込む。これにより、銅配線１０１ａの底面、および側面がバリアメタル層１０１ｂで覆われた第１電極１０１を形成することができる。
　次に、図４Ｂに示すように、第１電極１０１、および第１層間絶縁膜１０２上に絶縁性バリア膜１０３を形成する。絶縁性バリア膜１０３は、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法で形成することができる。
　次に、図４Ｃに示すように、絶縁性バリア膜１０３上にハードマスク膜１１４を形成する。ここで、ハードマスク膜１１４は、ドライエッチング加工においてエッチング選択比を大きく保つために、絶縁性バリア膜１０３とは異なる材料であることが好ましい。このような材料であれば、ハードマスク膜１１４は、絶縁膜であってもよいし、導電膜であってもよい。
　次に、図５Ａ～図５Ｃを参照して、抵抗変化膜を形成するに至るまでの工程を説明する。
　図５Ａに示すように、ハードマスク膜１１４に開口部を形成する。ハードマスク膜１１４に開口部を形成するためには、例えば最初にハードマスク膜１１４上にフォトレジスト（図示しない）を用いて開口部をパターニングする。次に、フォトレジストをマスクとしてドライエッチングすることでハードマスク膜１１４に開口部を形成する。最後に、例えば酸素プラズマアッシング等でハードマスク膜１１４に残存するフォトレジストを剥離する。なお、図５Ａにおいて開口部は、絶縁性バリア膜１０３上で停止する必要はなく、絶縁性バリア膜１０３の内部に達していてもよい。
　次に、図５Ｂに示すように、ハードマスク膜１１４をマスクとして、ハードマスク膜１１４の開口部から露出する絶縁性バリア膜１０３を、例えばエッチバック（ドライエッチング）することで、絶縁性バリア膜１０３に開口部を形成する。絶縁性バリア膜１０３に形成する開口部は、銅配線１０１ａの上面、およびバリアメタル層１０１ｂの上面が露出するように、垂直上方から見て逆テーパー形状に形成する。ここで、絶縁性バリア膜１０３に開口部を形成する際に、反応性ドライエッチングを用いることで、逆テーパー形状の開口部を容易に形成することができる。このように開口部を形成することで、後の工程において抵抗変化膜１０５、および第２電極１０６の埋め込み特性を良好に維持できるようになる。
　また、絶縁性バリア膜１０３に開口部を形成する際に、開口部は第１層間絶縁膜１０２に第１電極１０１が形成されていない領域を含むように形成される。このとき、第１層間絶縁膜１０２の開口部は、バリアメタル層１０１ｂの側面が露出しないように、絶縁性バリア膜１０３の開口部と同様に垂直上方から見て逆テーパー形状に形成する。ここで、バリアメタル層１０１ｂに接する第１層間絶縁膜１０２が、本発明の第１の実施形態における絶縁膜スペーサ１１０となる。なお、本発明の第１の実施形態において、開口部を形成する際にドライエッチング装置の基板バイアスを３００Ｗから１００Ｗに低減することで、絶縁膜スペーサ１１０を厚く形成することができる。そして、銅配線１０１ａ、およびバリアメタル層１０１ｂの露出面に形成された酸化銅、およびエッチバック時に発生したエッチング副生成物等を、例えばアミン系の剥離液等で除去する。
　なお、ハードマスク膜１１４は、第１層間絶縁膜１０２、および絶縁性バリア膜１０３に開口部を形成する際に完全に除去されることが好ましいが、ハードマスク膜１１４が絶縁材料である場合には残存していてもよい。
　次に、図５Ｃに示すように、絶縁性バリア膜１０３上、および絶縁性バリア膜１０３に形成した開口部の壁面に沿って抵抗変化膜１０５を形成する。ここで、抵抗変化膜１０５は、例えばＰＶＤ（Physical Vapor Deposition）法、およびＣＶＤ法等で形成することができる。また、本発明の第１の実施形態において、図５Ｃに示すように抵抗変化膜１０５は、絶縁膜スペーサ１１０と直接接するので、抵抗変化膜１０５と絶縁膜スペーサ１１０との界面における密着性を十分に高めることが望ましい。なお、これ以降の製造方法に関しては、関連する抵抗変化素子と同様なので説明は省略する。
　（絶縁膜スペーサ１１０の比較）
　図６は、実際に作製した抵抗変化素子の、絶縁膜スペーサ１１０の拡大図である。本実施形態において、絶縁膜スペーサ１１０の厚みは、ドライエッチングプロセスの制御によって、任意に制御することができる。
　次に、図７Ａ、および図７Ｂを参照して、絶縁膜スペーサ１１０の厚みを変化させたときの、抵抗変化素子の特性の変化について説明する。ここで、図７Ａは絶縁膜スペーサ１１０の厚みを変化させた時のリーク電流の変化を示し、図７Ｂは絶縁膜スペーサ１１０の厚みを変化させた時のプログラム電圧の変化を示している。具体的には、絶縁膜スペーサ１１０を挿入しない形態、絶縁膜スペーサ１１０の厚さが１ｎｍ，および２ｎｍの抵抗変化素子１００を作製し、それぞれ素子特性の評価を行った。
　図７Ａは、第１電極１０１と、抵抗変化膜１０５との間に絶縁膜スペーサ１１０を挿入することで、オフ状態のリーク電流が低減することを示している。これは、絶縁膜スペーサ１１０を挿入することで、抵抗変化素子１００のスイッチングに寄与しないバリアメタル層１０１ｂと、第２電極１０６との間の距離が離れるので、電極間の電界が低減したためである。すなわち、抵抗変化素子１００は、絶縁膜スペーサ１１０を厚くすることで、バリアメタル層１０１ｂと、第２電極１０６との間の距離がさらに離れるので、リークをさらに低減することができる。
　一方、図７Ｂは、プログラム電圧と、絶縁膜スペーサ１１０の厚さの関係を示している。図７Ｂに示すように、抵抗変化素子１００において、絶縁膜スペーサ１１０の厚みが変化しても、プログラム電圧にはほとんど影響を与えない。これは、バリアメタル層１０１ｂと抵抗変化膜１０５との間のスペーサは、スイッチングに寄与しないためである。
　したがって、本発明の実施形態に係る抵抗変化素子１００は、抵抗変化素子のプログラム電圧を変えないまま、リーク電流を低減することができる。
　（第２の実施形態）
　図８は、本発明に係る第２の実施形態に係る半導体装置の一例を示す断面図である。
　図８に示された半導体装置２００Ａは、上述した抵抗変化素子１００の上部電極１０７の上面に絶縁膜等を設けるとともに、さらに、第３電極１１５を設けた構造を有している。また、図示された第３電極１１５の上面には絶縁性バリア膜１１６が形成されている。
　第３電極１１５は、銅から構成された銅配線１１５ａを含んでいる。すなわち、銅配線１１５ａの側面、および底面は、バリアメタル層１１５ｂによって覆われている。ここで、バリアメタル層１１５ｂは、半導体装置２００Ａの内部に銅イオンが拡散することを防止する導電性膜である。具体的には、バリアメタル層１１５ｂは、例えばＴａのような高融点金属や、Ｔａの窒化物であるＴａＮ、ＴｉＮ、およびＷＣＮ等を含む導電膜である。また、バリアメタル層１１５ｂは、Ｔａ、ＴａＮ、ＴｉＮ、およびＷＣＮ等を含む導電膜を積層した積層膜であってもよい。
　絶縁性バリア膜１１６は、銅配線１１５ａの酸化を防止し、銅配線１１５ａに含まれる金属イオンの拡散を防止する絶縁膜である。このような、絶縁性バリア膜１１６としては、例えばＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜等を用いることができる。また、絶縁性バリア膜１１６は、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜等を積層した積層膜であってもよい。
　上述のように、半導体装置２００Ａは、絶縁膜スペーサ１１０を有する磁気抵抗素子を搭載することで、プログラミング動作を安定させることができる。
　（第３の実施形態）
　図９は、本発明の第３の実施形態に係る半導体装置を示す断面図である。
　半導体装置２００Ｂは、絶縁層間膜１０２の内部において、第１電極１０１に隣接する第４電極１１７を備える半導体装置である。
　第４電極１１７は、銅から構成された銅配線１１７ａを含んでいる。すなわち、銅配線１１７ａの側面、および底面は、バリアメタル層１１７ｂによって覆われている。ここで、バリアメタル層１１７ｂは、半導体装置２００Ａの内部に銅イオンが拡散することを防止する導電性膜である。具体的には、バリアメタル層１１７ｂは、例えばＴａのような高融点金属や、Ｔａの窒化物であるＴａＮ、ＴｉＮ、およびＷＣＮ等を含む導電膜である。また、バリアメタル層１１７ｂは、Ｔａ、ＴａＮ、ＴｉＮ、およびＷＣＮ等を含む導電膜を積層した積層膜であってもよい。
　また、半導体装置２００Ｂは、バリアメタル層１０１ｂと、抵抗変化膜１０５との間に絶縁膜スペーサ１１０Ａを有し、バリアメタル層１１７ｂと、抵抗変化膜１０５との間に絶縁膜スペーサ１１０Ｂを有する。これにより、半導体装置２００Ｂは、第１電極１０１に流れ込むリーク電流を防止するだけでなく、第４電極１１７に流れ込むリーク電流を防止することができる。
　したがって、半導体装置２００Ｂは、絶縁層間膜１０２の内部に複数の電極が形成された場合であっても、各電極と抵抗変化膜１０５との間に絶縁膜スペーサを形成することで、プログラミング動作を安定させることができる。
　上述の実施形態では、本発明の適用例として、本願発明者によってなされた発明の背景となった利用分野であるＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路を有する半導体製造装置技術に関して詳しく説明し、半導体基板上の銅多層配線内部に抵抗変化素子を形成する構成について説明した。しかし、これは本発明を限定するものではない。
　本発明は、例えばＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ、ＦＲＡＭ（登録商標）（Ferro Electric Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、抵抗変化型メモリ、およびバイポーラトランジスタ等のようなメモリ回路を有する半導体製品にも適用することができる。また、本発明は、マイクロプロセッサなどの論理回路を有する半導体製品、あるいはそれらを同時に掲載したボードやパッケージの銅配線上等へも適用することができる。さらに、本発明は、半導体装置への、電子回路装置、光回路装置、量子回路装置、マイクロマシン、およびＭＥＭＳ（Micro Electro Mechanical Systems）等の接合にも適用することができる。
　なお、上述の実施形態では、本発明をスイッチ機能に適用した場合を中心に説明したが、本発明は不揮発性と抵抗変化特性の双方を利用したメモリ素子等にも適用することができる。
　また本発明に係る抵抗変化素子は、製造後のデバイスからも構造を確認することが可能である。具体的には、観察対象のデバイスの断面をＴＥＭ（Transmission Electron Microscope：透過型電子顕微鏡）観察することで、多層配線に銅配線が用いられていることを確認できる。また、ＴＥＭ観察によって、半導体デバイスに抵抗変化素子が搭載されている場合には、抵抗変化素子の電極を同定することができる。さらに、ＴＥＭ観察によって、半導体デバイスの稼働電極の側面にバリアメタルがあることを確認した場合には、バリアメタルと抵抗変化膜との間に絶縁膜スペーサが挿入されているか否かを確認することができる。
　さらに、製造後の半導体デバイスに対してＥＤＸ（Energy Dispersive X-ray Spectroscopy：エネルギー分散型Ｘ線分光法）、ＥＥＬＳ（Electron Energy-Loss Spectroscopy：電子エネルギー損失分光法）などの組成分析を行うことで、本発明に含まれる材料であるかを確認することができる。
　以上、実施形態および実施例を参照して本願発明を説明したが、本願発明は上記実施形態および実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。例えば、当業者であれば、上述の実施形態および実施例の説明を読めば、これらの実施形態および実施例に含まれる内容と等価な構成要素や技術による数多くの変更および置換が容易であるが、このような変更および置換は、本願発明のスコープに属する。
　上記の各実施形態の一部、または全部は、以下の付記のようにも記載されうる。なお、以下の付記は本発明をなんら限定するものではない。
［付記１］
　層間絶縁膜と、
　前記層間絶縁膜の内部に形成され、側面、および底面がバリアメタルで覆われた活性電極を含む第１電極と、
　前記第１電極の上面に形成された抵抗変化膜と、
　前記抵抗変化膜上に形成された第２電極と、
　前記第１電極の側面を覆う前記バリアメタルと、前記抵抗変化膜との間に形成された絶縁膜スペーサ、とを備え、
　前記第１電極の側面を覆う前記バリアメタル、および前記抵抗変化膜は、それぞれ、前記絶縁膜スペーサと接している、抵抗変化素子。
［付記２］
　前記絶縁膜スペーサは、前記層間絶縁膜で形成されている、付記１に記載の抵抗変化素子。
［付記３］
　前記絶縁膜スペーサは、少なくとも酸素、およびシリコンを含む、付記１または２に記載の抵抗変化素子。
［付記４］
　前記層間絶縁膜の内部に、側面、および底面がバリアメタルで覆われた前記活性電極を含む複数の電極を含み、前記複数の電極と、前記抵抗変化膜との間に、それぞれ、前記絶縁膜スペーサを有する、付記１～３のいずれか１つに記載の抵抗変化素子。
［付記５］
　前記絶縁膜スペーサの膜厚は、１０ｎｍ以下である、付記１～４のいずれか１つに記載の抵抗変化素子。
［付記６］
　前記第１電極は第１鋭角部を含み、
　前記第２電極は第２鋭角部を含み、
　前記第１鋭角部と、前記第２鋭角部との間の距離は、前記第１電極と、前記第２電極との間の距離の最短距離である、付記１～５のいずれか１つに記載の抵抗変化素子。
［付記７］
　前記活性電極は銅を含み、
　前記第２電極は、少なくともルテニウムと、窒素と、第１金属と、を含み、
　前記第１金属は、チタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、亜鉛、およびタングステンの少なくとも１つを含む、付記１～６のいずれか１つに記載の抵抗変化素子。
［付記８］
　前記第１電極上に形成され、前記第１電極の上面の内、前記活性電極の端部を露出させる開口部が設けられた絶縁性バリア膜をさらに備え、
　前記抵抗変化膜は、前記端部の上面に形成されている、付記１～７のいずれか１つに記載の抵抗変化素子。
［付記９］
　前記開口部は、前記絶縁性バリア膜の垂直上方から見て逆テーパー形状を有している、付記８に記載の抵抗変化素子。
［付記１０］
　前記第１電極の端部を覆う前記バリアメタルは、テーパー形状を有している、付記８または９に記載の抵抗変化素子。
［付記１１］
　前記抵抗変化膜は、酸化物層を有する積層膜であって、
　前記酸化物層が、前記絶縁膜スペーサと接している、付記１～１０のいずれか１つに記載の抵抗変化素子。
［付記１２］
　前記酸化物層は、ジルコニア、ハフニア、チタニア、およびマグネシアの少なくとも１つを含む、付記１１に記載の抵抗変化素子。
［付記１３］
　前記抵抗変化素子は、固体電解質である、付記１～１２のいずれか１つに記載の抵抗変化素子。
［付記１４］
　層間絶縁膜を形成し、
　前記層間絶縁膜の内部に上面が露出するように側面、および底面にバリアメタル層が形成された活性電極を含む第１電極を形成し、
　前記層間絶縁膜、および前記第１電極上に上面に絶縁性バリア膜を形成し、
　前記絶縁性バリア膜に前記第１電極の上面の少なくとも端部を露出させる開口部を形成し、
　前記層間絶縁膜に開口部を形成するとともに、前記第１電極の側面に形成された前記バリアメタル層に隣接する絶縁膜スペーサを形成し、
　前記第１電極の端部の上面に抵抗変化膜を形成し、
　前記抵抗変化膜上に第２電極を形成する、抵抗変化素子の製造方法。
［付記１５］
　前記絶縁膜スペーサを、前記層間絶縁膜で形成する、付記１４に記載の抵抗変化素子の製造方法。
［付記１６］
　前記層間絶縁膜の内部に、側面、および底面がバリアメタルで覆われた活性電極を含む複数の電極形成し、
　前記複数の電極と、前記抵抗変化膜との間に、それぞれ、前記絶縁膜スペーサを形成する、付記１４または１５に記載の抵抗変化素子の製造方法。
［付記１７］
　前記絶縁膜スペーサの膜厚は、１０ｎｍ以下に形成する、付記１４～１６のいずれか１つに記載の抵抗変化素子の製造方法。
［付記１８］
　前記絶縁性バリア膜の開口部、および前記層間絶縁膜の開口部を、それぞれ、垂直上方から見て逆テーパー形状に形成する、付記１４～１７のいずれか１つに記載の抵抗変化素子の製造方法。
　この出願は、２０１６年３月３０日に出願された日本出願特願２０１６－６７１５９号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　１００・・・抵抗変化素子
　１０１・・・第１電極
　１０１ａ，１１５ａ，１１７ａ・・・銅配線
　１０１ｂ，１１５ｂ，１１７ｂ・・・バリアメタル層
　１０２・・・第１層間絶縁膜
　１０３，１１６・・・絶縁性バリア膜
　１０４・・・第２層間絶縁膜
　１０５・・・抵抗変化膜
　１０６・・・第２電極
　１０７・・・上部電極
　１０８・・・第１電極鋭角点
　１０９・・・第２電極鋭角点
　１１０，１１０Ａ，１１０Ｂ・・・絶縁膜スペーサ
　１１１・・・開口部
　１１２・・・電極形状
　１１３・・・鋭角点間経路
　１１４・・・ハードマスク膜
　１１５・・・第３電極
　１１７・・・第４電極

Claims (18)

  1. 　層間絶縁膜と、
    　前記層間絶縁膜の内部に形成され、側面、および底面がバリアメタルで覆われた活性電極を含む第１電極と、
    　前記第１電極の上面に形成された抵抗変化膜と、
    　前記抵抗変化膜上に形成された第２電極と、
    　前記第１電極の側面を覆う前記バリアメタルと、前記抵抗変化膜との間に形成された絶縁膜スペーサ、とを備え、
    　前記第１電極の側面を覆う前記バリアメタル、および前記抵抗変化膜は、それぞれ、前記絶縁膜スペーサと接している、抵抗変化素子。
  2. 　前記絶縁膜スペーサは、前記層間絶縁膜で形成されている、請求項１に記載の抵抗変化素子。
  3. 　前記絶縁膜スペーサは、少なくとも酸素、およびシリコンを含む、請求項１または２に記載の抵抗変化素子。
  4. 　前記層間絶縁膜の内部に、側面、および底面がバリアメタルで覆われた前記活性電極を含む複数の電極を含み、前記複数の電極と、前記抵抗変化膜との間に、それぞれ、前記絶縁膜スペーサを有する、請求項１～３のいずれか１項に記載の抵抗変化素子。
  5. 　前記絶縁膜スペーサの膜厚は、１０ｎｍ以下である、請求項１～４のいずれか１項に記載の抵抗変化素子。
  6. 　前記第１電極は第１鋭角部を含み、
    　前記第２電極は第２鋭角部を含み、
    　前記第１鋭角部と、前記第２鋭角部との間の距離は、前記第１電極と、前記第２電極との間の距離の最短距離である、請求項１～５のいずれか１項に記載の抵抗変化素子。
  7. 　前記活性電極は銅を含み、
    　前記第２電極は、少なくともルテニウムと、窒素と、第１金属と、を含み、
    　前記第１金属は、チタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、亜鉛、およびタングステンの少なくとも１つを含む、請求項１～６のいずれか１項に記載の抵抗変化素子。
  8. 　前記第１電極上に形成され、前記第１電極の上面の内、前記活性電極の端部を露出させる開口部が設けられた絶縁性バリア膜をさらに備え、
    　前記抵抗変化膜は、前記端部の上面に形成されている、請求項１～７のいずれか１項に記載の抵抗変化素子。
  9. 　前記開口部は、前記絶縁性バリア膜の垂直上方から見て逆テーパー形状を有している、請求項８に記載の抵抗変化素子。
  10. 　前記第１電極の端部を覆う前記バリアメタルは、テーパー形状を有している、請求項８または９に記載の抵抗変化素子。
  11. 　前記抵抗変化膜は、酸化物層を有する積層膜であって、
    　前記酸化物層が、前記絶縁膜スペーサと接している、請求項１～１０のいずれか１項に記載の抵抗変化素子。
  12. 　前記酸化物層は、ジルコニア、ハフニア、チタニア、およびマグネシアの少なくとも１つを含む、請求項１１に記載の抵抗変化素子。
  13. 　前記抵抗変化素子は、固体電解質である、請求項１～１２のいずれか１項に記載の抵抗変化素子。
  14. 　層間絶縁膜を形成し、
    　前記層間絶縁膜の内部に上面が露出するように側面、および底面にバリアメタル層が形成された活性電極を含む第１電極を形成し、
    　前記層間絶縁膜、および前記第１電極上に上面に絶縁性バリア膜を形成し、
    　前記絶縁性バリア膜に前記第１電極の上面の少なくとも端部を露出させる開口部を形成し、
    　前記層間絶縁膜に開口部を形成するとともに、前記第１電極の側面に形成された前記バリアメタル層に隣接する絶縁膜スペーサを形成し
    　前記第１電極の端部の上面に抵抗変化膜を形成し
    　前記抵抗変化膜上に第２電極を形成する、抵抗変化素子の製造方法。
  15. 　前記絶縁膜スペーサを、前記層間絶縁膜で形成する、請求項１４に記載の抵抗変化素子の製造方法。
  16. 　前記層間絶縁膜の内部に、側面、および底面がバリアメタルで覆われた活性電極を含む複数の電極形成し、
    　前記複数の電極と、前記抵抗変化膜との間に、それぞれ、前記絶縁膜スペーサを形成する、請求項１４または１５に記載の抵抗変化素子の製造方法。
  17. 　前記絶縁膜スペーサの膜厚は、１０ｎｍ以下に形成する、請求項１４～１６のいずれか１項に記載の抵抗変化素子の製造方法。
  18. 　前記絶縁性バリア膜の開口部、および前記層間絶縁膜の開口部を、それぞれ、垂直上方から見て逆テーパー形状に形成する、請求項１４～１７のいずれか１項に記載の抵抗変化素子の製造方法。
PCT/JP2017/011792 2016-03-30 2017-03-23 抵抗変化素子、および抵抗変化素子の製造方法 WO2017170149A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/086,695 US10615339B2 (en) 2016-03-30 2017-03-23 Variable resistance element and method for fabricating the variable resistance element
JP2018509194A JP7165976B2 (ja) 2016-03-30 2017-03-23 抵抗変化素子、および抵抗変化素子の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-067159 2016-03-30
JP2016067159 2016-03-30

Publications (1)

Publication Number Publication Date
WO2017170149A1 true WO2017170149A1 (ja) 2017-10-05

Family

ID=59965475

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/011792 WO2017170149A1 (ja) 2016-03-30 2017-03-23 抵抗変化素子、および抵抗変化素子の製造方法

Country Status (3)

Country Link
US (1) US10615339B2 (ja)
JP (1) JP7165976B2 (ja)
WO (1) WO2017170149A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000509204A (ja) * 1996-04-19 2000-07-18 エナージー コンバーション デバイセス インコーポレイテッド テーパード・コンタクトを有するマルチビット単一セルメモリ
JP2010062265A (ja) * 2008-09-02 2010-03-18 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法
WO2011158821A1 (ja) * 2010-06-16 2011-12-22 日本電気株式会社 半導体装置、および半導体装置の製造方法
WO2013136798A1 (ja) * 2012-03-16 2013-09-19 日本電気株式会社 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4356542B2 (ja) 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
US7791141B2 (en) * 2004-07-09 2010-09-07 International Business Machines Corporation Field-enhanced programmable resistance memory cell
JP2010251529A (ja) * 2009-04-16 2010-11-04 Sony Corp 半導体記憶装置およびその製造方法
US20130009128A1 (en) * 2010-03-31 2013-01-10 Gilberto Ribeiro Nanoscale switching device
DE102011106942A1 (de) * 2011-07-08 2013-01-10 Wafios Ag Biegevorrichtung für stabförmige Werkstücke
JP2014033094A (ja) * 2012-08-03 2014-02-20 Sharp Corp 可変抵抗素子とその製造方法、及び、不揮発性半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000509204A (ja) * 1996-04-19 2000-07-18 エナージー コンバーション デバイセス インコーポレイテッド テーパード・コンタクトを有するマルチビット単一セルメモリ
JP2010062265A (ja) * 2008-09-02 2010-03-18 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法
WO2011158821A1 (ja) * 2010-06-16 2011-12-22 日本電気株式会社 半導体装置、および半導体装置の製造方法
WO2013136798A1 (ja) * 2012-03-16 2013-09-19 日本電気株式会社 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法

Also Published As

Publication number Publication date
US20190074437A1 (en) 2019-03-07
JP7165976B2 (ja) 2022-11-07
US10615339B2 (en) 2020-04-07
JPWO2017170149A1 (ja) 2019-02-07

Similar Documents

Publication Publication Date Title
KR101933269B1 (ko) Rram 구조물을 위한 하단 전극
US9548115B2 (en) Variable resistance element, semiconductor device having variable resistance element, semiconductor device manufacturing method, and programming method using variable resistance element
JP6344243B2 (ja) スイッチング素子、および半導体スイッチング装置の製造方法
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
US10312288B2 (en) Switching element, semiconductor device, and semiconductor device manufacturing method
US10305034B2 (en) Variable resistance element and method for producing variable resistance element
US9159917B2 (en) Nonvolatile memory element and method of manufacturing nonvolatile memory element
US8900965B2 (en) Nonvolatile memory device manufacturing method
WO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
JP5849577B2 (ja) 抵抗変化素子及びそのプログラミング方法
WO2017170149A1 (ja) 抵抗変化素子、および抵抗変化素子の製造方法
WO2014076869A1 (ja) 不揮発性記憶素子及びその製造方法
CN110660908B (zh) 存储器装置及其制造方法
JPWO2018181019A1 (ja) 半導体装置およびその製造方法
US9905758B2 (en) Semiconductor device and method for manufacturing same
JP2015065240A (ja) 電流制御素子およびその製造方法
JPWO2018123678A1 (ja) 抵抗変化素子と半導体装置および製造方法
US20230255034A1 (en) Lateral multi-bit memory devices and methods of making the same
WO2019176833A1 (ja) 半導体装置およびその製造方法
JP2023051435A (ja) 非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法
CN118201370A (zh) 用于三端子存储器基元的结构

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018509194

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17774687

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17774687

Country of ref document: EP

Kind code of ref document: A1