WO2013094665A1 - 複合基板 - Google Patents

複合基板 Download PDF

Info

Publication number
WO2013094665A1
WO2013094665A1 PCT/JP2012/082999 JP2012082999W WO2013094665A1 WO 2013094665 A1 WO2013094665 A1 WO 2013094665A1 JP 2012082999 W JP2012082999 W JP 2012082999W WO 2013094665 A1 WO2013094665 A1 WO 2013094665A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
composite substrate
single crystal
sintered body
inorganic insulating
Prior art date
Application number
PCT/JP2012/082999
Other languages
English (en)
French (fr)
Inventor
小西　繁
芳宏 久保田
川合　信
Original Assignee
信越化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越化学工業株式会社 filed Critical 信越化学工業株式会社
Priority to US14/358,923 priority Critical patent/US9425248B2/en
Priority to KR1020147012955A priority patent/KR101852229B1/ko
Priority to EP12859808.3A priority patent/EP2797107B1/en
Priority to SG11201403501PA priority patent/SG11201403501PA/en
Priority to JP2013550319A priority patent/JP5928481B2/ja
Priority to CN201280063158.2A priority patent/CN104040685B/zh
Publication of WO2013094665A1 publication Critical patent/WO2013094665A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Definitions

  • the area where the device is made is about several ⁇ m from the surface, and the other area acts as a heat reservoir, so the efficiency is poor from the viewpoint of heat dissipation.
  • SOI wafers used like a high performance processor, but has a structure in which an insulating layer made of SiO 2 directly below the device active layer, the thermal conductivity of SiO 2 is 1.38 W / m ⁇ It was very low from the viewpoint of heat dissipation due to its low K.
  • the silicon substrate has a large loss in the high frequency region due to its dielectric characteristics, and its use is limited.
  • a ceramic sintered body such as silicon nitride or aluminum nitride can be used.
  • silicon nitride or aluminum nitride which are hardened with a sintering aid, metal impurities such as Fe and Al contained in the powder, or sintering aid itself such as alumina itself are manufactured in the device. There was a problem that it became a cause of contamination in the process and its use was difficult.
  • the present invention has been made in view of the above circumstances, and is a thin film of a single crystal semiconductor on an inorganic insulating sintered substrate that is opaque to visible light, has good thermal conductivity, has a low loss in a high frequency region, and is inexpensive. It is an object of the present invention to provide a composite substrate provided with a composite substrate in which metal impurity contamination from a sintered body is suppressed.
  • the thin layer is selected from high purity SiO 2 , Si 3 N 4 , SiO x N y (0 ⁇ x ⁇ 2, 0 ⁇ y ⁇ 1.3) formed by sputtering, electron beam evaporation or chemical vapor deposition.
  • the thickness of the substrate is preferably 100 to 2,000 ⁇ m, particularly 200 to 1,000 ⁇ m.
  • the sintered body may contain a large amount of metal elements such as Fe and Al, particularly Al, which may have an adverse effect due to elution or diffusion in the device manufacturing process.
  • metal elements such as Fe and Al, particularly Al, which may have an adverse effect due to elution or diffusion in the device manufacturing process.
  • the impurity concentration in the substrate is evaluated by the ICP-MS method, when Fe is 1 ⁇ 10 17 atoms / cm 3 or less and Al is 1 ⁇ 10 17 atoms / cm 3 or less, it is directly applied to the substrate surface.
  • a crystalline semiconductor film can be formed, but when Fe exceeds the above concentration and is not more than 1 ⁇ 10 20 atoms / cm 3 and Al exceeds the above concentration and is not more than 1 ⁇ 10 20 atoms / cm 3 , these impurities
  • the entire substrate is preferably covered with an oxide, nitride or oxynitride thin film.
  • an oxide, nitride or oxynitride thin film it is recommended to form the thin film even when Fe is 1 ⁇ 10 17 atoms / cm 3 or less and Al is 1 ⁇ 10 17 atoms / cm 3 or less.
  • a desired composite substrate can be obtained by providing a single crystal semiconductor film for forming an element, specifically, a single crystal silicon film, through the thin film.
  • the thin film is preferably formed so as to cover the entire substrate.
  • the oxide, nitride, or oxynitride thin film is intended to prevent elution or diffusion of metal impurities in the substrate, and these films need to have high purity.
  • the concentration of Al or Fe in the film is lower than that in the sintered body, typically 1 ⁇ 10 17 atoms / cm 3 or lower, preferably 1 ⁇ 10 16 atoms / cm 3 or lower. More preferably, it can be set to 1 ⁇ 10 15 atoms / cm 3 or less, and metal impurity contamination from the substrate can be suppressed.
  • the volume resistivity of the thin film is preferably 1 ⁇ 10 8 to 1 ⁇ 10 18 ⁇ ⁇ cm, more preferably 1 ⁇ 10 10 to 1 ⁇ 10 16 ⁇ ⁇ cm, and the thermal conductivity is 2 to 100 W / m ⁇ K. In particular, it is preferably 5 to 50 W / m ⁇ K.
  • the film type include insulating films such as SiO 2 , Si 3 N 4 , and SiO x N y (0 ⁇ x ⁇ 2, 0 ⁇ y ⁇ 1.3) formed with high purity by the above means. However, considering that the high thermal conductivity of the substrate is maintained, silicon nitride is particularly preferable.
  • the thickness of the thin film is preferably 0.01 to 50 ⁇ m, particularly preferably 0.1 to 20 ⁇ m.
  • the single crystal semiconductor film formed directly on the substrate surface or via the thin film can be a single crystal silicon film, and usually has a thickness of 0.01 to 100 ⁇ m, particularly 0.05 to 1 ⁇ m. It is preferable to form.
  • a method for forming a single crystal semiconductor a method in which a substrate imprinted with hydrogen or a rare gas ion is bonded together as in the smart cut method, and then peeled off from the implanted layer and transferred, or a semiconductor such as Si or SOI. Examples include a method in which layers are bonded and then thinned by mechanical and / or chemical means.
  • the substrate In the device manufacturing process, the substrate is generally held by an electrostatic chuck. However, since silicon nitride itself is an insulator, it is difficult to hold the substrate by an electrostatic chuck. Therefore, the back side of the substrate needs to be in a conductive or semiconductive state.
  • This is preferably a silicon film that can hold an electrostatic chuck and does not cause contamination of the device production line, and can be a single crystal silicon film, a polycrystalline silicon film, or an amorphous silicon film. .
  • the thickness is preferably 0.01 to 100 ⁇ m, particularly 0.05 to 10 ⁇ m.
  • the composite substrate of the present invention is mainly used for a power device generating a large amount of heat or an RF device using a high frequency.
  • Example 1 An embodiment of the present invention is shown in FIG.
  • a sintered body substrate an Si 3 N 4 sintered body 11 having an outer diameter of 200 mm and a thickness of 725 ⁇ m was produced.
  • the volume resistivity of this substrate was measured by a four-probe method, it was 1 ⁇ 10 14 ⁇ ⁇ cm.
  • the heat conductivity measured by the laser flash method was 15 W / m ⁇ K.
  • a substrate Si 3 N 4 sintered body substrate having the same volume resistivity and thermal conductivity as this substrate was produced.
  • the metal impurity concentration contained in the film was determined by dissolving the film in an HF aqueous solution and analyzing it by the ICP-MS method. As a result, the metal impurity in the film was the largest with Fe, and was 1 ⁇ 10 15 atoms / cm 3 . The next most metal impurity was Al, and its concentration was 1 ⁇ 10 14 atoms / cm 3 . Other metal impurities were below the detection limit, and the concentrations were not problematic in the device manufacturing process.
  • a single crystal silicon thin film 13 having a thickness of 0.3 ⁇ m to one surface of the substrate, a composite substrate with less fear of metal contamination is manufactured using an inexpensive sintered substrate having high thermal conductivity. I was able to.
  • An amorphous silicon thin film 14 having a thickness of 1 ⁇ m was formed on the back surface of the substrate fabricated as described above using the LP-CVD method.
  • the metal impurity concentration on the amorphous silicon surface was measured by the ICP-MS method, but was below the detection limit, and no metal contamination on the back surface was observed.
  • Example 2 As a sintered body substrate, the same Si 3 N 4 sintered body as in Example 1 was prepared. A 1 ⁇ m thick SiO 2 film was formed on the entire surface of the substrate by LP-CVD. When the volume resistivity and thermal conductivity of the formed SiO 2 film were evaluated, they were 1 ⁇ 10 14 ⁇ ⁇ cm and 1.5 W / m ⁇ K. The metal impurity concentration contained in the film was evaluated by the same procedure as in Example 1. As a result, both Fe and Al were 1 ⁇ 10 14 atoms / cm 3 . Other metal impurities were below the detection limit, and the concentrations were satisfactory for device production.
  • Example 2 a single crystal silicon thin film having a thickness of 0.3 ⁇ m is bonded to one surface of a substrate to produce a composite substrate that is free from the risk of metal contamination using an insulating substrate having high thermal conductivity.
  • I was able to.
  • a polysilicon thin film having a thickness of 1 ⁇ m was formed on the back surface of the substrate fabricated as described above by LP-CVD.
  • the metal impurity concentration on the polysilicon surface was measured by the ICP-MS method, but it was below the detection limit, and no metal contamination on the back surface was observed.
  • Example 3 An AlN sintered body having an outer diameter of 200 mm and a thickness of 725 ⁇ m was produced as a sintered body substrate.
  • the volume resistivity of this substrate was measured by the four-end needle method, it was 1 ⁇ 10 13 ⁇ ⁇ cm.
  • the thermal conductivity measured by the laser flash method was 160 W / m ⁇ K.
  • Fe when the metal impurity concentration in the substrate was evaluated, Fe was 5 ⁇ 10 19 atoms / cm 3 and Al was 1 ⁇ 10 19 atoms / cm 3 .
  • a 1 ⁇ m thick silicon nitride thin film was formed on the entire surface of the substrate by LP-CVD in the same manner as in Example 1.
  • Example 1 The volume resistivity, thermal conductivity, and metal impurity concentration of the formed film were the same as in Example 1. Similarly to Example 1, a single crystal silicon thin film having a thickness of 0.3 ⁇ m is bonded to one surface of a substrate to produce a composite substrate that is free from the risk of metal contamination using an insulating substrate having high thermal conductivity. I was able to. An amorphous silicon thin film having a thickness of 1 ⁇ m was formed on the back surface of the substrate manufactured as described above by LP-CVD. The metal impurity concentration on the amorphous silicon surface was measured by the ICP-MS method, but was below the detection limit, and no metal contamination on the back surface was observed.
  • Example 4 A SIALON (Si 3 N 4 ⁇ Al 2 O 3 ) sintered body having an outer diameter of 200 mm and a thickness of 725 ⁇ m was produced as a sintered body substrate.
  • the volume resistivity of this substrate was measured by the four-end needle method, it was 1 ⁇ 10 14 ⁇ ⁇ cm.
  • the thermal conductivity measured by the laser flash method was 45 W / m ⁇ K.
  • Fe was 2 ⁇ 10 19 atoms / cm 3
  • Al was 1 ⁇ 10 20 atoms / cm 3 .
  • a 2 ⁇ m thick silicon nitride thin film was formed on the entire surface of the substrate by LP-CVD in the same manner as in Example 1.
  • Example 1 The volume resistivity, thermal conductivity, and metal impurity concentration of the formed film were the same as in Example 1. Similarly to Example 1, a single crystal silicon thin film having a thickness of 0.3 ⁇ m is bonded to one surface of a substrate to produce a composite substrate that is free from the risk of metal contamination using an insulating substrate having high thermal conductivity. I was able to. An amorphous silicon thin film having a thickness of 1 ⁇ m was formed on the back surface of the substrate manufactured as described above by LP-CVD. The metal impurity concentration on the amorphous silicon surface was measured by the ICP-MS method, but was below the detection limit, and no metal contamination on the back surface was observed.
  • Example 1 A substrate Si 3 N 4 sintered body substrate having the same volume resistivity and thermal conductivity as in Example 1 was produced.
  • this substrate was dissolved in an HF aqueous solution and the metal impurity concentration was evaluated by an ICP-MS method, Fe was 1 ⁇ 10 19 atoms / cm 3 and Al was 5 ⁇ 10 18 atoms / cm 3 . It was significantly higher than the concentration in the silicon nitride film.
  • volume resistivity and thermal conductivity it is a concentration level at which contamination of the production line becomes a problem for use in the device manufacturing process, and cannot be used as it is.
  • Example 2 A substrate AlN sintered body substrate having the same volume resistivity and thermal conductivity as in Example 3 was produced. Dissolving the substrate in an HF aqueous solution, was evaluated metal impurity concentration in ICP-MS method, Fe is 5 ⁇ 10 19 atoms / cm 3 , Al is 1 ⁇ 10 19 atoms / cm 3 , Example 3 It was significantly higher than the concentration in the silicon nitride film. Although there is no problem in volume resistivity and thermal conductivity, it is a concentration level at which contamination of the production line becomes a problem for use in the device manufacturing process, and cannot be used as it is.
  • the composite substrates shown in Comparative Examples 1 to 3 in which amorphous silicon or polysilicon is not formed are hardly electrostatically chucked, whereas the composites in which amorphous silicon or polysilicon in Examples 1 to 4 are formed are formed.
  • the adsorption power was about the same as that of the silicon wafer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Ceramic Products (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　熱伝導率が５Ｗ／ｍ・Ｋ以上、かつ体積抵抗率が１×１０8Ω・ｃｍ以上の無機絶縁性焼結体基板と単結晶半導体膜、又は前記無機絶縁性焼結体基板と単結晶半導体膜とこれらの間に介在する酸化物、窒化物、酸窒化物から選ばれた少なくとも１種類の薄層とを備えた複合基板。　本発明によれば、可視光に不透明で熱伝導性がよく、更に高周波領域での損失が小さく、安価な無機絶縁性焼結体を用いて、金属不純物汚染が抑制された安価な複合基板を提供できる。

Description

複合基板
　本発明は、熱伝導性の高い窒化珪素のような無機絶縁性焼結体の表面にシリコン薄膜等の単結晶半導体膜を形成した半導体デバイス製造用の複合基板に関するものである。
　近年、シリコン系半導体デバイスでは、デザインルールの微細化に伴い、益々その性能が向上している。そのため個々のトランジスタや、トランジスタ間を接続する金属配線からの放熱が問題となっている。この問題に対応するために、デバイスの作製後にシリコンの裏面を百～数百μｍ程度まで薄化し、巨大なファンをチップ上に取り付け、放熱を促すものや、水冷チューブをめぐらせたものも出現している。
　しかし、実際にシリコンを薄化しても、デバイスが作られる領域は表面から数μｍ程度であり、これ以外の領域は熱溜まりとして作用するので、放熱という観点からは効率が悪くなっている。また近年、高性能プロセッサーなどに用いられるＳＯＩウェハなどは、デバイス活性層の直下にＳｉＯ2からなる絶縁層を介した構造を有しているが、ＳｉＯ2の熱伝導率は１．３８Ｗ／ｍ・Ｋと低く、放熱という観点から極めて問題があった。更に、シリコン基板は誘電特性の関係から高周波領域での損失が大きく、その使用には限界があった。
　熱伝導性がよく、かつ高周波領域での損失が小さいことより、サファイア基板を使用したシリコン・オン・サファイアが注目されているが、以下の問題がある。即ち、サファイア基板は可視光領域で透明であることより、デバイス製造プロセス中で基板の有無確認やウェハの位置決めに使用する光センサーに反応しない問題がある。またサファイア基板はコストが高いという問題がある。
　可視光に不透明で熱伝導性がよく、かつ安価な基板として、窒化珪素や窒化アルミニウムなどのセラミックス焼結体を挙げることができる。しかし、これらは窒化珪素や窒化アルミニウムの粉体を焼結助剤で固めたものであるため、粉体中に含まれるＦｅやＡｌなどの金属不純物、あるいはアルミナなど焼結助剤そのものがデバイス製造プロセス中の汚染原因となり、その使用が困難であるという問題があった。
　なお、特許文献１（特開平４－８２２５６号公報）には、絶縁及び汚染防止の目的でＣＶＤ法で形成されたＳｉＯ2膜が積層された基板などが開示されているが、体積抵抗率という観点は検討されていない。
特開平４－８２２５６号公報
　本発明は、上記事情に鑑みなされたもので、可視光に不透明で熱伝導性がよく、更に高周波領域での損失が小さく、かつ安価な無機絶縁性焼結体基板上に単結晶半導体の薄膜を設けた複合基板であって、焼結体からの金属不純物汚染を抑制した複合基板の提供を目的としている。
　本発明者らは、熱伝導率が５Ｗ／ｍ・Ｋ以上、かつ体積抵抗率が１×１０8Ω・ｃｍ以上の無機絶縁性焼結体基板と単結晶半導体膜、又は前記無機絶縁性焼結体基板と単結晶半導体膜とこれらの間に酸化物、窒化物、酸窒化物から選ばれた薄層を介在させた複合基板を用いることにより、上記目的が効果的に達成されることを知見した。
　即ち、本発明は、下記の複合基板を提供する。
〔１〕
　熱伝導率が５Ｗ／ｍ・Ｋ以上、かつ体積抵抗率が１×１０8Ω・ｃｍ以上の無機絶縁性焼結体基板と単結晶半導体膜、又は前記無機絶縁性焼結体基板と単結晶半導体膜とこれらの間に介在する酸化物、窒化物、酸窒化物から選ばれた少なくとも１種類の薄層とを備えたことを特徴とする複合基板。
〔２〕
　前記薄層が、前記無機絶縁性焼結体基板の全体を覆って形成されていることを特徴とする〔１〕記載の複合基板。
〔３〕
　前記無機絶縁性焼結体が窒化珪素、窒化アルミニウム又はＳＩＡＬＯＮであることを特徴とする〔１〕又は〔２〕記載の複合基板。
〔４〕
　前記単結晶半導体が単結晶シリコンであることを特徴とする〔１〕～〔３〕のいずれかに記載の複合基板。
〔５〕
　前記薄層がスパッタリング、電子ビーム蒸着又は化学気相成長法で形成された高純度ＳｉＯ2、Ｓｉ3Ｎ4、ＳｉＯxＮy（０＜ｘ＜２、０＜ｙ＜１．３）から選ばれる膜であることを特徴とする〔１〕～〔４〕のいずれかに記載の複合基板。
〔６〕
　前記薄層が化学気相成長法で形成された窒化珪素であることを特徴とする〔１〕～〔４〕のいずれかに記載の複合基板。
〔７〕
　前記複合基板の少なくとも裏面に多結晶又はアモルファスのシリコン層が設けられていることを特徴とする〔１〕～〔６〕のいずれかに記載の複合基板。
　本発明によれば、可視光に不透明で熱伝導性がよく、更に高周波領域での損失が小さく、安価な無機絶縁性焼結体を用いて、金属不純物汚染が抑制された安価な複合基板を提供できる。
本発明の実施形態を示す複合基板の構成図である。
　本発明において、基板として使用する無機絶縁性焼結体としては、その熱伝導率はＳｉＯ2の熱伝導率１．５Ｗ／ｍ・Ｋより高いことが好ましく、より好ましくは５Ｗ／ｍ・Ｋ以上、更に好ましくは１０Ｗ／ｍ・Ｋ以上である。その上限は特に制限されないが、通常２，５００Ｗ／ｍ・Ｋ以下、特に２，０００Ｗ／ｍ・Ｋ以下である。
　また、誘電特性による電力ロスを抑えるため、基板の体積抵抗率ができるだけ高いことが望まれ、１×１０8Ω・ｃｍ以上であることが好ましく、より好ましくは１×１０10Ω・ｃｍ以上である。その上限は特に制限されないが、通常１×１０18Ω・ｃｍ以下、特に１×１０16Ω・ｃｍ以下である。これらの条件を満たす無機絶縁性焼結体としては、窒化珪素、窒化アルミニウム、サイアロン（ＳＩＡＬＯＮ：Ｓｉ3Ｎ4・Ａｌ2Ｏ3）などの焼結体を挙げることができる。
　その中でも、デバイス製造プロセス中に使用される薬液耐性が高いこと、また基板コストが安いことより、窒化珪素が最も好ましい。
　なお、上記基板の厚さは１００～２，０００μｍ、特に２００～１，０００μｍとすることが好ましい。
　上記焼結体にはＦｅ、Ａｌなどの金属元素、特にＡｌが多く含まれる場合があり、それらがデバイス製造プロセスにおいて溶出あるいは拡散などによって悪影響を及ぼすおそれがある。
　この場合、基板中の不純物濃度をＩＣＰ－ＭＳ法で評価した場合、Ｆｅが１×１０17ａｔｏｍｓ／ｃｍ3以下、Ａｌが１×１０17ａｔｏｍｓ／ｃｍ3以下の場合は、基板表面に直接単結晶半導体膜を形成することができるが、Ｆｅが上記濃度を超え１×１０20ａｔｏｍｓ／ｃｍ3以下、Ａｌが上記濃度を超え１×１０20ａｔｏｍｓ／ｃｍ3以下の場合は、これらの不純物の溶出を防止するため、基板全体を酸化物、窒化物あるいは酸窒化物の薄膜で覆うことが好ましい。もちろん、Ｆｅが１×１０17ａｔｏｍｓ／ｃｍ3以下、Ａｌが１×１０17ａｔｏｍｓ／ｃｍ3以下の場合も、上記薄膜を形成することは推奨される。上記薄膜を介して、素子を形成する単結晶半導体膜、具体的には単結晶シリコン膜を設けることにより、所望の複合基板を得ることができる。なお、上記薄膜は基板全体を覆って形成することが好ましい。
　上記酸化物、窒化物あるいは酸窒化物の薄膜は、基板中の金属不純物の溶出あるいは拡散防止が目的であり、これらの膜は高純度である必要がある。それを実現するため、これらの膜を設ける手段として、スパッタリング、電子ビーム蒸着又は化学気相成長法を用いることが好ましい。こうした手段を用いることにより、膜中のＡｌやＦｅの濃度を焼結体中の濃度以下、典型的には１×１０17ａｔｏｍｓ／ｃｍ3以下、好ましくは１×１０16ａｔｏｍｓ／ｃｍ3以下、より好ましくは１×１０15ａｔｏｍｓ／ｃｍ3以下にすることができ、基板からの金属不純物汚染を抑えることができる。上記薄膜の体積抵抗率は１×１０8～１×１０18Ω・ｃｍ、特に１×１０10～１×１０16Ω・ｃｍであることが好ましく、熱伝導率は２～１００Ｗ／ｍ・Ｋ、特に５～５０Ｗ／ｍ・Ｋであることが好ましい。膜種としては、上記手段によって高純度で形成されるＳｉＯ2、Ｓｉ3Ｎ4、ＳｉＯxＮy（０＜ｘ＜２、０＜ｙ＜１．３）などの絶縁膜を挙げることができるが、基板の高い熱伝導率を維持することを考慮すると、特に窒化珪素であることが好ましい。
　なお上記薄膜の厚さは０．０１～５０μｍ、特に０．１～２０μｍとすることが好ましい。
　また、上記基板表面に直接又は上記薄膜を介して形成される単結晶半導体膜としては、単結晶シリコン膜とすることができ、通常０．０１～１００μｍ、特に０．０５～１μｍの厚さに形成することが好ましい。この場合、単結晶半導体の形成方法としては、スマートカット法のような水素や希ガスイオンをインプラした基板を貼り合わせたのち、インプラした層から剥離して転写する方法、ＳｉやＳＯＩなどの半導体層を接合したのち、機械的及び／又は化学的手段で薄化する方法などが挙げられる。
　また、デバイス製造プロセスにおいては、一般的に基板を静電チャックで保持するが、窒化珪素自体は絶縁体であるため静電チャックで保持することが難しい。そのため基板の裏面側は導電性又は半導電性の状態にすることが必要である。これは静電チャックの保持が可能であり、デバイス製造ラインの汚染の懸念のない、シリコン膜が好ましく、その形態は単結晶シリコン膜、多結晶シリコン膜、あるいはアモルファスシリコン膜のいずれでも可能である。なお、その厚さは０．０１～１００μｍ、特に０．０５～１０μｍであることが好ましい。
　本発明の複合基板は、主として発熱の大きいパワーデバイスや高周波を用いるＲＦデバイスなどに用いられる。
　以下、実施例及び比較例を示し、本発明を具体的に説明するが、本発明は下記の実施例に制限されるものではない。
　　［実施例１］
　本発明の実施形態を図１に示す。焼結体基板として外径２００ｍｍ、厚さ７２５μｍのＳｉ3Ｎ4焼結体１１を作製した。この基板の体積抵抗率を４探針法で測定したところ、１×１０14Ω・ｃｍであった。また熱伝導率をレーザーフラッシュ法で測定したところ、１５Ｗ／ｍ・Ｋであった。なお、この基板と同じ体積抵抗率及び熱伝導率である基板Ｓｉ3Ｎ4焼結体基板を作製した。この基板をＨＦ水溶液に溶解し、ＩＣＰ－ＭＳ法で金属不純物濃度を評価したところ、Ｆｅが１×１０19ａｔｏｍｓ／ｃｍ3、Ａｌが５×１０18ａｔｏｍｓ／ｃｍ3であった。
　この基板全面に窒化珪素膜１２をＬＰ－ＣＶＤ法で１μｍ形成した。形成した窒化珪素膜の体積抵抗率及び熱伝導率を評価したところ、１×１０14Ω・ｃｍ、１３Ｗ／ｍ・Ｋであり、焼結体とほぼ同じ物性であった。また、膜中に含まれる金属不純物濃度は、膜をＨＦ水溶液に溶解し、ＩＣＰ－ＭＳ法で分析することにより行った。その結果、膜中の金属不純物はＦｅが最も多く、１×１０15ａｔｏｍｓ／ｃｍ3であった。次に多い金属不純物はＡｌであり、その濃度は１×１０14ａｔｏｍｓ／ｃｍ3であった。その他の金属不純物は検出限界以下であり、デバイス製造プロセスで問題の無い濃度であった。
　その基板の一方の面に厚さ０．３μｍの単結晶シリコン薄膜１３を貼り合わせることによって、熱伝導率が高く安価な焼結体基板を用いて、金属汚染の懸念が少ない複合基板を作製することができた。
　上記で作製した基板の裏面に、ＬＰ－ＣＶＤ法を用いて厚さ１μｍのアモルファスシリコン薄膜１４を成膜した。アモルファスシリコン表面の金属不純物濃度を、ＩＣＰ－ＭＳ法で測定したが、検出限界以下であり、裏面への金属汚染は見られなかった。
　　［実施例２］
　焼結体基板として、実施例１と同様のＳｉ3Ｎ4焼結体を準備した。
　この基板全面にＳｉＯ2膜をＬＰ－ＣＶＤ法で１μｍ形成した。形成したＳｉＯ2膜の体積抵抗率及び熱伝導率を評価したところ、１×１０14Ω・ｃｍ、１．５Ｗ／ｍ・Ｋであった。また、膜中に含まれる金属不純物濃度は、実施例１と同様な手順で評価したところ、Ｆｅ及びＡｌ共に１×１０14ａｔｏｍｓ／ｃｍ3であった。その他の金属不純物は検出限界以下であり、デバイス製造には問題の無い濃度であった。
　実施例１と同様に、基板の片面に厚さ０．３μｍの単結晶シリコン薄膜を貼り合わせることによって、熱伝導率が高い絶縁性基板を用い、金属汚染の懸念の無い複合基板を作製することができた。
　上記で作製した基板の裏面に、ＬＰ－ＣＶＤ法を用いて厚さ１μｍのポリシリコン薄膜を成膜した。ポリシリコン表面の金属不純物濃度を、ＩＣＰ－ＭＳ法で測定したが、検出限界以下であり、裏面への金属汚染は見られなかった。
　　［実施例３］
　焼結体基板として、外径２００ｍｍ、厚さ７２５μｍのＡｌＮ焼結体を作製した。この基板の体積抵抗率を４端針法で測定したところ、１×１０13Ω・ｃｍであった。またレーザーフラッシュ法で測定した熱伝導率は１６０Ｗ／ｍ・Ｋであった。実施例１と同様に、基板中の金属不純物濃度を評価したところ、Ｆｅが５×１０19ａｔｏｍｓ／ｃｍ3、Ａｌが１×１０19ａｔｏｍｓ／ｃｍ3であった。
　この基板全面に、実施例１と同様に、窒化珪素薄膜をＬＰ－ＣＶＤ法で１μｍ形成した。形成した膜の体積抵抗率、熱伝導率及び金属不純物濃度は実施例１と同等であった。
　実施例１と同様に、基板の片面に厚さ０．３μｍの単結晶シリコン薄膜を貼り合わせることによって、熱伝導率が高い絶縁性基板を用い、金属汚染の懸念の無い複合基板を作製することができた。
　上記で作製した基板の裏面に、ＬＰ－ＣＶＤ法を用いて厚さ１μｍのアモルファスシリコン薄膜を成膜した。アモルファスシリコン表面の金属不純物濃度を、ＩＣＰ－ＭＳ法で測定したが、検出限界以下であり、裏面への金属汚染は見られなかった。
　　［実施例４］
　焼結体基板として、外径２００ｍｍ、厚さ７２５μｍのＳＩＡＬＯＮ（Ｓｉ3Ｎ4・Ａｌ2Ｏ3）焼結体を作製した。この基板の体積抵抗率を４端針法で測定したところ、１×１０14Ω・ｃｍであった。またレーザーフラッシュ法で測定した熱伝導率は４５Ｗ／ｍ・Ｋであった。実施例１と同様に、基板中の金属不純物濃度を評価したところ、Ｆｅが２×１０19ａｔｏｍｓ／ｃｍ3、Ａｌが１×１０20ａｔｏｍｓ／ｃｍ3であった。
　この基板全面に、実施例１と同様に、窒化珪素薄膜をＬＰ－ＣＶＤ法で２μｍ形成した。形成した膜の体積抵抗率、熱伝導率及び金属不純物濃度は実施例１と同等であった。
　実施例１と同様に、基板の片面に厚さ０．３μｍの単結晶シリコン薄膜を貼り合わせることによって、熱伝導率が高い絶縁性基板を用い、金属汚染の懸念の無い複合基板を作製することができた。
　上記で作製した基板の裏面に、ＬＰ－ＣＶＤ法を用いて厚さ１μｍのアモルファスシリコン薄膜を成膜した。アモルファスシリコン表面の金属不純物濃度を、ＩＣＰ－ＭＳ法で測定したが、検出限界以下であり、裏面への金属汚染は見られなかった。
　　［比較例１］
　実施例１と同じ体積抵抗率及び熱伝導率である基板Ｓｉ3Ｎ4焼結体基板を作製した。この基板をＨＦ水溶液に溶解し、ＩＣＰ－ＭＳ法で金属不純物濃度を評価したところ、Ｆｅが１×１０19ａｔｏｍｓ／ｃｍ3、Ａｌが５×１０18ａｔｏｍｓ／ｃｍ3であり、実施例１の窒化珪素膜中の濃度に比べ著しく高かった。体積抵抗率や熱伝導率は問題ないが、デバイス製造プロセスで用いるには製造ラインの汚染が問題になる濃度レベルであり、そのままの形態では使用できなかった。
　　［比較例２］
　実施例３と同じ体積抵抗率及び熱伝導率である基板ＡｌＮ焼結体基板を作製した。この基板をＨＦ水溶液に溶解し、ＩＣＰ－ＭＳ法で金属不純物濃度を評価したところ、Ｆｅが５×１０19ａｔｏｍｓ／ｃｍ3、Ａｌが１×１０19ａｔｏｍｓ／ｃｍ3であり、実施例３の窒化珪素膜中の濃度に比べ著しく高かった。体積抵抗率や熱伝導率は問題ないが、デバイス製造プロセスで用いるには製造ラインの汚染が問題になる濃度レベルであり、そのままの形態では使用できなかった。
　　［比較例３］
　実施例４と同じ体積抵抗率及び熱伝導率である基板ＳＩＡＬＯＮ焼結体基板を作製した。この基板をＨＦ水溶液に溶解し、ＩＣＰ－ＭＳ法で金属不純物濃度を評価したところ、Ｆｅが２×１０19ａｔｏｍｓ／ｃｍ3、Ａｌが１×１０20ａｔｏｍｓ／ｃｍ3であり、実施例４の窒化珪素膜中の濃度に比べ著しく高かった。体積抵抗率や熱伝導率は問題ないが、デバイス製造プロセスで用いるには製造ラインの汚染が問題になる濃度レベルであり、そのままの形態では使用できなかった。
　実施例１～４、比較例１～３で作製したウェハについて静電チャックで保持できるかを確認するため、３００ｍｍφサイズの電極を設けた基板に複合基板を搭載し、±３００Ｖの電圧をかけたときの吸着力を、電圧印加の状態で基板を引っ張り、テーブルから基板が外れた時の力をロードセルによって測定し、それを吸着力として評価した。その結果を表１に示す。
　表１には、実施例１～４、比較例１～３で作製した複合基板の吸着力測定値と、同サイズのシリコンウェハについて測定した値を示す。その結果、アモルファスシリコン又はポリシリコンを成膜していない比較例１～３に示す複合基板は、ほとんど静電チャックされないのに対し、実施例１～４のアモルファスシリコン又はポリシリコンを成膜した複合基板では、シリコンウェハと同程度の吸着力であった。
Figure JPOXMLDOC01-appb-T000001

Claims (7)

  1. 　熱伝導率が５Ｗ／ｍ・Ｋ以上、かつ体積抵抗率が１×１０8Ω・ｃｍ以上の無機絶縁性焼結体基板と単結晶半導体膜、又は前記無機絶縁性焼結体基板と単結晶半導体膜とこれらの間に介在する酸化物、窒化物、酸窒化物から選ばれた少なくとも１種類の薄層とを備えたことを特徴とする複合基板。
  2. 　前記薄層が、前記無機絶縁性焼結体基板の全体を覆って形成されていることを特徴とする請求項１記載の複合基板。
  3. 　前記無機絶縁性焼結体が窒化珪素、窒化アルミニウム又はＳＩＡＬＯＮであることを特徴とする請求項１又は２記載の複合基板。
  4. 　前記単結晶半導体が単結晶シリコンであることを特徴とする請求項１～３のいずれか１項に記載の複合基板。
  5. 　前記薄層がスパッタリング、電子ビーム蒸着又は化学気相成長法で形成された高純度ＳｉＯ2、Ｓｉ3Ｎ4、ＳｉＯxＮy（０＜ｘ＜２、０＜ｙ＜１．３）から選ばれる膜であることを特徴とする請求項１～４のいずれか１項に記載の複合基板。
  6. 　前記薄層が化学気相成長法で形成された窒化珪素であることを特徴とする請求項１～４のいずれか１項に記載の複合基板。
  7. 　前記複合基板の少なくとも裏面に多結晶又はアモルファスのシリコン層が設けられていることを特徴とする請求項１～６のいずれか１項に記載の複合基板。
PCT/JP2012/082999 2011-12-22 2012-12-20 複合基板 WO2013094665A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US14/358,923 US9425248B2 (en) 2011-12-22 2012-12-20 Composite substrate
KR1020147012955A KR101852229B1 (ko) 2011-12-22 2012-12-20 복합 기판
EP12859808.3A EP2797107B1 (en) 2011-12-22 2012-12-20 Composite substrate
SG11201403501PA SG11201403501PA (en) 2011-12-22 2012-12-20 Composite substrate
JP2013550319A JP5928481B2 (ja) 2011-12-22 2012-12-20 複合基板
CN201280063158.2A CN104040685B (zh) 2011-12-22 2012-12-20 复合基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-280806 2011-12-22
JP2011280806 2011-12-22

Publications (1)

Publication Number Publication Date
WO2013094665A1 true WO2013094665A1 (ja) 2013-06-27

Family

ID=48668548

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/082999 WO2013094665A1 (ja) 2011-12-22 2012-12-20 複合基板

Country Status (8)

Country Link
US (1) US9425248B2 (ja)
EP (1) EP2797107B1 (ja)
JP (1) JP5928481B2 (ja)
KR (1) KR101852229B1 (ja)
CN (1) CN104040685B (ja)
SG (1) SG11201403501PA (ja)
TW (1) TWI556975B (ja)
WO (1) WO2013094665A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015125722A1 (ja) * 2014-02-21 2015-08-27 信越化学工業株式会社 複合基板
WO2016052597A1 (ja) * 2014-09-30 2016-04-07 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
JP2017059598A (ja) * 2015-09-14 2017-03-23 株式会社東芝 ウェーハ及び半導体装置
WO2019013212A1 (ja) 2017-07-14 2019-01-17 信越化学工業株式会社 高熱伝導性のデバイス基板およびその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018056210A1 (ja) * 2016-09-20 2018-03-29 日本碍子株式会社 複合基板，その製法及び電子デバイス
WO2018083961A1 (ja) 2016-11-01 2018-05-11 信越化学工業株式会社 デバイス層を転写基板に転写する方法および高熱伝導性基板
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
US11594441B2 (en) 2021-04-09 2023-02-28 Applied Materials, Inc. Handling for high resistivity substrates

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0482256A (ja) 1990-07-25 1992-03-16 Hitachi Ltd 半導体装置
JP2001064080A (ja) * 1999-06-23 2001-03-13 Ngk Insulators Ltd 窒化珪素焼結体及びその製造方法
JP2005223304A (ja) * 2004-01-06 2005-08-18 Oki Electric Ind Co Ltd 半導体ウエハとその製造方法
WO2009011152A1 (ja) * 2007-07-13 2009-01-22 National University Corporation Tohoku University Ｓｏｉ基板およびｓｏｉ基板を用いた半導体装置
JP2010278160A (ja) * 2009-05-27 2010-12-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2011181907A (ja) * 2010-02-03 2011-09-15 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板、ｓｏｉ基板の作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254722A (ja) 1984-05-31 1985-12-16 Nec Corp 半導体装置用基板
DE4017181C2 (de) 1990-05-29 1998-08-27 Daimler Benz Aerospace Ag Elektrisches Bauelement
JPH07202063A (ja) 1993-12-28 1995-08-04 Toshiba Corp セラミックス回路基板
US5877094A (en) * 1994-04-07 1999-03-02 International Business Machines Corporation Method for fabricating a silicon-on-sapphire wafer
IT1268123B1 (it) 1994-10-13 1997-02-20 Sgs Thomson Microelectronics Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione.
US6391812B1 (en) 1999-06-23 2002-05-21 Ngk Insulators, Ltd. Silicon nitride sintered body and method of producing the same
JP4975974B2 (ja) * 2005-03-18 2012-07-11 ラピスセミコンダクタ株式会社 Ｓｏｓウェハおよびその製造方法
US7446284B2 (en) * 2005-12-21 2008-11-04 Momentive Performance Materials Inc. Etch resistant wafer processing apparatus and method for producing the same
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
JP4458116B2 (ja) * 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
JP2009081223A (ja) * 2007-09-26 2009-04-16 Tokyo Electron Ltd 静電チャック部材
US9184228B2 (en) * 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0482256A (ja) 1990-07-25 1992-03-16 Hitachi Ltd 半導体装置
JP2001064080A (ja) * 1999-06-23 2001-03-13 Ngk Insulators Ltd 窒化珪素焼結体及びその製造方法
JP2005223304A (ja) * 2004-01-06 2005-08-18 Oki Electric Ind Co Ltd 半導体ウエハとその製造方法
WO2009011152A1 (ja) * 2007-07-13 2009-01-22 National University Corporation Tohoku University Ｓｏｉ基板およびｓｏｉ基板を用いた半導体装置
JP2010278160A (ja) * 2009-05-27 2010-12-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2011181907A (ja) * 2010-02-03 2011-09-15 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板、ｓｏｉ基板の作製方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2797107A4

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015125722A1 (ja) * 2014-02-21 2017-03-30 信越化学工業株式会社 複合基板
EP3109893A4 (en) * 2014-02-21 2017-09-27 Shin-Etsu Chemical Co., Ltd. Composite substrate
CN106062922B (zh) * 2014-02-21 2019-04-05 信越化学工业株式会社 复合基板
CN106062922A (zh) * 2014-02-21 2016-10-26 信越化学工业株式会社 复合基板
KR20160124796A (ko) 2014-02-21 2016-10-28 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판
WO2015125722A1 (ja) * 2014-02-21 2015-08-27 信越化学工業株式会社 複合基板
US9716107B2 (en) 2014-02-21 2017-07-25 Shin-Etsu Chemical Co., Ltd. Composite substrate
WO2016052597A1 (ja) * 2014-09-30 2016-04-07 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
EP3203495A4 (en) * 2014-09-30 2018-05-30 Shin-Etsu Chemical Co., Ltd. Bonded substrate and method for manufacturing same, and support substrate for bonding
US10049951B2 (en) 2014-09-30 2018-08-14 Shin-Etsu Chemical Co., Ltd. Bonded substrate, method for manufacturing the same, and support substrate for bonding
JP2016072450A (ja) * 2014-09-30 2016-05-09 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
JP2017059598A (ja) * 2015-09-14 2017-03-23 株式会社東芝 ウェーハ及び半導体装置
WO2019013212A1 (ja) 2017-07-14 2019-01-17 信越化学工業株式会社 高熱伝導性のデバイス基板およびその製造方法
KR20200026822A (ko) 2017-07-14 2020-03-11 신에쓰 가가꾸 고교 가부시끼가이샤 고열전도성의 디바이스 기판 및 그 제조 방법
US11361969B2 (en) 2017-07-14 2022-06-14 Shin-Etsu Chemical Co., Ltd. Device substrate with high thermal conductivity and method of manufacturing the same

Also Published As

Publication number Publication date
EP2797107A1 (en) 2014-10-29
US9425248B2 (en) 2016-08-23
JP5928481B2 (ja) 2016-06-01
TWI556975B (zh) 2016-11-11
JPWO2013094665A1 (ja) 2015-04-27
KR20140108221A (ko) 2014-09-05
CN104040685A (zh) 2014-09-10
TW201341200A (zh) 2013-10-16
CN104040685B (zh) 2016-11-02
EP2797107B1 (en) 2017-09-20
KR101852229B1 (ko) 2018-04-25
EP2797107A4 (en) 2015-08-05
US20140327116A1 (en) 2014-11-06
SG11201403501PA (en) 2014-09-26

Similar Documents

Publication Publication Date Title
JP5928481B2 (ja) 複合基板
JP6286780B2 (ja) 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
JP6297789B2 (ja) 配線の形成方法および半導体装置の作製方法
TWI527231B (zh) Electronic device, laminated structure and manufacturing method thereof
JP6359335B2 (ja) 半導体装置
CN110945643B (zh) 电容器
WO2015125722A1 (ja) 複合基板
US10049951B2 (en) Bonded substrate, method for manufacturing the same, and support substrate for bonding
JP2009500835A (ja) 双極性のキャリアウエハ、及び可動双極性の静電的ウエハ構成
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
TW201123282A (en) Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure
TWI818439B (zh) 用於製造經改善的石墨烯基板的方法及其應用
TW201834198A (zh) 半導體裝置及製造方法
JP5989559B2 (ja) 複合基板
JPH09293774A (ja) 静電チャック
JP2010287731A (ja) 基板生産物の製造方法、基板生産物、及び半導体デバイス
WO2024083267A1 (zh) 半导体结构的制备方法、半导体结构及电子设备
WO2023200688A3 (en) Gallium-oxide-on-silicon (gaoxs)
TW200933875A (en) Multiple crystallographic orientation semiconductor structures
WO2015072516A1 (ja) 半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12859808

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013550319

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20147012955

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14358923

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2012859808

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE