WO2013020322A1 - 薄膜晶体管矩阵基板及显示面板的制造方法 - Google Patents

薄膜晶体管矩阵基板及显示面板的制造方法 Download PDF

Info

Publication number
WO2013020322A1
WO2013020322A1 PCT/CN2011/080644 CN2011080644W WO2013020322A1 WO 2013020322 A1 WO2013020322 A1 WO 2013020322A1 CN 2011080644 W CN2011080644 W CN 2011080644W WO 2013020322 A1 WO2013020322 A1 WO 2013020322A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
photoresist layer
photoresist
patterned
channel
Prior art date
Application number
PCT/CN2011/080644
Other languages
English (en)
French (fr)
Inventor
薛景峰
许哲豪
姚晓慧
Original Assignee
深圳市华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电技术有限公司 filed Critical 深圳市华星光电技术有限公司
Priority to US13/376,636 priority Critical patent/US8329518B1/en
Publication of WO2013020322A1 publication Critical patent/WO2013020322A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Definitions

  • the present invention relates to the field of thin film transistor manufacturing technology, and in particular to a thin film transistor matrix substrate and a method of manufacturing the display panel.
  • Liquid crystal display (Liquid Crystal Display, LCD) has been widely used in a variety of electronic products, most of the liquid crystal display is a backlight type liquid crystal display, which is composed of a liquid crystal display panel and a backlight module (backlight Module).
  • a general liquid crystal display panel includes a color filter (CF) substrate and a thin film transistor (TFT). Matrix substrate. A plurality of color filters and a common electrode are disposed on the CF substrate.
  • the TFT matrix substrate is provided with a plurality of parallel scan lines, a plurality of parallel data lines, a plurality of thin film transistors and pixel electrodes, wherein the scan lines are perpendicular to the data lines, and two adjacent scan lines and two adjacent data
  • a pixel (Pixel) region can be defined between the lines.
  • the invention provides a thin film transistor matrix substrate and a manufacturing method of the display panel to solve the TFT process problem.
  • a main object of the present invention is to provide a method of fabricating a thin film transistor matrix substrate, the manufacturing method comprising the following steps:
  • a gate insulating layer Forming a gate insulating layer, a semiconductor layer, an ohmic contact layer, an electrode layer, and a first photoresist layer on the transparent substrate and the gate;
  • a gate insulating layer Forming a gate insulating layer, a semiconductor layer, an ohmic contact layer, an electrode layer, and a first photoresist layer on the transparent substrate and the gate;
  • a gate insulating layer Forming a gate insulating layer, a semiconductor layer, an ohmic contact layer, an electrode layer, and a first photoresist layer on the transparent substrate and the gate;
  • a liquid crystal layer is formed between the thin film transistor matrix substrate and the color filter substrate.
  • the ohmic contact layer and the electrode layer are etched, the ohmic contact layer and the electrode layer are wet-etched once to remove the ohmic contact layer and the The electrode layer is not part of the patterned first photoresist layer.
  • the second photoresist layer when the second photoresist layer is applied, the second photoresist layer is coated by a spin coating method, a knife coating method, or a roller coating method.
  • a thickness of the second photoresist layer in the channel is greater than that on the patterned first photoresist layer. The thickness of the second photoresist layer.
  • the patterned first photoresist layer is removed by heating ashing.
  • the second photoresist layer on.
  • the patterned first photoresist layer and the second photoresist layer in the channel are used as a photomask, and The semiconductor layer is dry etched.
  • the patterned first photoresist layer and the second photoresist layer are removed, the patterned first photoresist layer and the first portion are removed by a lift-off method. Two photoresist layers.
  • the thin film transistor matrix substrate and the manufacturing method of the display panel of the invention can reduce the number of photomasks required for the process, thereby reducing the process cost and time. Furthermore, the method of the present invention can also reduce the step of wet etching, thereby reducing the effect of wet etching on the assembly. Moreover, the manufacturing method of the present invention can be completed using a general photomask without using a multi-stage adjustment photomask, thereby greatly reducing the process cost.
  • FIG. 1 shows a cross-sectional view of a display panel and a backlight module in accordance with an embodiment of the present invention
  • FIGS. 2A to 2I are schematic cross-sectional views showing a process of a thin film transistor matrix of a display panel in accordance with an embodiment of the present invention.
  • FIG. 1 shows a cross-sectional view of a display panel and a backlight module according to an embodiment of the invention.
  • the method of manufacturing a thin film transistor (TFT) matrix substrate of the present embodiment can be applied to a manufacturing process of the display panel 100 (for example, a liquid crystal display panel) to manufacture a protective layer of a transistor.
  • the liquid crystal display panel 100 can be disposed on the backlight module 200, thereby forming a liquid crystal display device.
  • the display panel 100 can include a first substrate 110 , a second substrate 120 , a liquid crystal layer 130 , a first polarizer 140 , and a second polarizer 150 .
  • the substrate material of the first substrate 110 and the second substrate 120 may be a glass substrate or a flexible plastic substrate.
  • the first substrate 110 may be, for example, a thin film transistor (Thin Film Transistor (TFT) matrix substrate
  • the second substrate 120 may be, for example, a color filter (Color) Filter, CF) substrate.
  • TFT Thin Film Transistor
  • the color filter and the TFT matrix may also be disposed on the same substrate.
  • the liquid crystal layer 130 is formed between the first substrate 110 and the second substrate 120 .
  • the first polarizer 140 is a side on which the first substrate 110 is disposed, and is opposite to the liquid crystal layer 130 (ie, the light incident side of the first substrate 110), and the second polarizer 150 is a side on which the second substrate 120 is disposed, and is opposite.
  • the liquid crystal layer 130 ie, the light exiting side of the second substrate 120).
  • FIG. 2A to 2I are schematic cross-sectional views showing a process of a thin film transistor matrix of a display panel according to an embodiment of the invention.
  • a gate electrode 112 is formed on the transparent substrate 111, such as a quartz or glass substrate.
  • the gate electrode 112 can be formed by a photolithography process (first photomask process), such as Al, Ag, Cu, Mo, Cr, W, Ta, Ti, metal nitride or an alloy of any combination thereof. It may also be a multilayer structure having a heat-resistant metal film and a low-resistivity film, such as a two-layer structure of a molybdenum nitride film and an aluminum film.
  • the gate insulating layer 113, the semiconductor layer 114, the ohmic contact layer 115, the electrode layer 116, and the first photoresist layer 101 are sequentially formed on the transparent substrate 111 and the gate electrode 112.
  • the material of the gate insulating layer 113 is, for example, silicon nitride (SiNx) or silicon oxide (SiOx), which is, for example, plasma enhanced chemical vapor deposition (Plasma) Enhanced Chemical Vapor Deposition, PECVD) way to deposit formation.
  • the material of the semiconductor layer 114 of the present embodiment is preferably polysilicon (Poly-Silicon).
  • the semiconductor layer 114 may be first deposited with an amorphous silicon (a-Si) layer, and then the amorphous silicon layer is rapidly thermally annealed (Rapid). Thermal annealing, The RTA) step is such that the amorphous silicon layer is recrystallized into a polysilicon layer.
  • the material of the ohmic contact layer 115 is, for example, formed of N+ amorphous silicon (a-Si) heavily doped with an N-type impurity (for example, phosphorus) or a silicide thereof, or for example, by chemical vapor deposition (In-situ) ) deposition formation.
  • the material of the electrode layer 116 is, for example, Al, Ag, Cu, Mo, Cr, W, Ta, Ti, metal nitride or an alloy of any combination thereof.
  • the first photoresist layer 101 (second photomask process) is patterned to form a channel C on the first photoresist layer 101.
  • the channel C is formed above the gate electrode 112 and exposes the surface of the electrode layer 116.
  • the first photoresist layer 101 may be etched using a general photomask to pattern the first photoresist layer 101.
  • the ohmic contact layer 115 and the electrode layer 116 are then etched to remove portions of the ohmic contact layer 115 and a portion of the electrode layer 116, and the opposite sides of the drain electrode 116a and the source electrode 116b are formed on the channel C. side.
  • the patterned first photoresist layer 101 can be used as a photomask, and the ohmic contact layer 115 and the electrode layer 116 are wet-etched once to remove the ohmic contact layer 115 and the electrode layer 116 from being patterned. The portion of the first photoresist layer 101 that is shielded (particularly the portion located in the channel C).
  • a second photoresist layer 102 is then applied over the patterned first photoresist layer 101, as well as within the channel C.
  • spin coating, blade coating or roller coating can be used (Roller)
  • the second photoresist layer 102 is coated. Since the channel C is a recess and the second photoresist layer 102 fills the recess of the channel C, compared to the second photoresist layer 102 on the patterned first photoresist layer 101, in the channel C
  • the second photoresist layer 102 can have a large thickness.
  • the second photoresist layer 102 on the patterned first photoresist layer 101 is removed, and the second photoresist layer 102 in the channel C is retained.
  • heating ashing can be utilized (heart
  • the second photoresist layer 102 is processed to remove the second photoresist layer 102 on the patterned first photoresist layer 101. Since the thickness of the second photoresist layer 102 in the channel C is greater than the thickness of the second photoresist layer 102 on the patterned first photoresist layer 101, when the patterned first photoresist is removed When the second photoresist layer 102 is on the layer 101, the second photoresist layer 102 in the channel C can still be retained and shield the channel C.
  • the semiconductor layer 114 is etched to remove portions of the semiconductor layer 114.
  • the first photoresist layer 101 and the second photoresist layer 102 in the channel C may be patterned as a photomask, and the semiconductor layer 114 may be subjected to another dry etching to remove the semiconductor layer.
  • the portion of the first photoresist layer 101 and the second photoresist layer 102 is not patterned, and the semiconductor layer 114 is patterned, and the patterned semiconductor layer 114 can serve as a semiconductor island structure of the thin film transistor.
  • the patterned first photoresist layer 101 and the second photoresist layer 102 are removed, and the photoresist layers 101, 102 can be removed, for example, by a strip method.
  • a protective layer 118 is formed on the channel C, the source electrode 116b, and the drain electrode 116a (the third photomask process), wherein the protective layer 118 has at least one via hole 118a to expose a portion of the leakage current. Pole 116a.
  • the protective layer 118 can be formed by a plasma enhanced chemical vapor deposition (PECVD) apparatus.
  • a light-transmissive conductive layer (such as ITO, IZO, AZO, GZO, TCO or ZnO) may be formed on the protective layer 118, and then the light-transmissive conductive layer is patterned by a photolithography process ( The fourth photomask process is performed to form the pixel electrode layer 119 on the protective layer 118. Since the pixel electrode layer 119 covers the connection hole 118a, the connection hole 118a of the protection layer 118 can be electrically connected to the drain electrode 116a, so that the thin film transistor matrix substrate 110 of the present embodiment is completed.
  • a light-transmissive conductive layer such as ITO, IZO, AZO, GZO, TCO or ZnO
  • the thin film transistor matrix substrate and the method for manufacturing the display panel of the present invention require only four photomasks to complete the TFT matrix substrate, thereby reducing the number of photomasks required for the process, thereby reducing process cost and time. Furthermore, in the second photomask process, only one wet etch is required, thereby reducing the effect of wet etch on the components. Moreover, since the manufacturing method of the present invention can be completed using a general photomask without using a multi-tone mask (MTM), the process cost is greatly reduced.
  • MTM multi-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种薄膜晶体管矩阵基板及显示面板的制造方法，包括歩骤：依序形成栅极（112），栅极绝缘层（113），半导体层（114），欧姆接触层（115），电极层（116）及第一光阻层（101）于透明基板（111）上；图案化第一光阻层（101）；蚀刻欧姆接触层（115）和电极层（116）；涂布第二光阻层（102）于图案化的第一光阻层（101）上以及沟道内；移除图案化第一光阻层（101）上的第二光阻层（102），保留沟道内的第二光阻层（102）；蚀刻半导体层（115），移除图案化的第一光阻层（101）和第二光阻层（102）；形成保护层于沟道、源电极（116b）和漏电极（116a）上；以及形成像素电极与保护层上。如此可减少制造过程中的光掩模数，其仅需对金属进行一个湿蚀刻。

Description

薄膜晶体管矩阵基板及显示面板的制造方法 技术领域
本发明涉及薄膜晶体管制造技术领域，特别是涉及一种薄膜晶体管矩阵基板及显示面板的制造方法。
 背景技术
液晶显示器(Liquid Crystal Display，LCD)已被广泛应用于各种电子产品中，液晶显示器大部分为背光型液晶显示器，其是由液晶显示面板及背光模块(backlight module)所组成。一般的液晶显示面板包含彩色滤光片(Color Filter，CF)基板及薄膜晶体管(Thin Film Transistor，TFT) 矩阵基板。CF基板上设有多个彩色滤光片和共同电极。TFT矩阵基板上设有多条彼此平行的扫描线、多条彼此平行的数据线、多个薄膜晶体管及像素电极，其中扫描线是垂直于数据线，且两相邻扫描线和两相邻数据线之间可界定像素(Pixel)区域。
在TFT矩阵基板的制程中，需使用多道光掩膜来进行光刻制程(Photo-lithography)，然而，光掩膜相当昂贵，光掩膜数越多则TFT制程所需的成本越高，且增加制程时间及复杂度。再者，在光刻制程中，可能需进行多次湿蚀刻(wet etch)，而容易对金属线造成影响。
故，有必要提供一种薄膜晶体管矩阵基板及显示面板的制造方法，以解决现有技术所存在的问题。
 技术问题
本发明提供一种薄膜晶体管矩阵基板及显示面板的制造方法，以解决TFT制程问题。
 技术解决方案
本发明的主要目的在于提供一种薄膜晶体管矩阵基板的制造方法，所述制造方法包括如下步骤：
形成栅极于透明基材上；
依序形成栅极绝缘层、半导体层、欧姆接触层、电极层及第一光阻层于所述透明基材及所述栅极上；
图案化所述第一光阻层，以形成一沟道，所述沟道是形成于所述栅极的上方；
蚀刻所述欧姆接触层及所述电极层，以移除部分的所述欧姆接触层及部分的所述电极层，并形成源电极及漏电极于所述沟道的相对两侧；
涂布第二光阻层于所述图案化第一光阻层上，以及所述沟道内，其中在涂布所述第二光阻层后，在所述沟道内的所述第二光阻层的厚度是大于在所述图案化第一光阻层上的所述第二光阻层的厚度；
利用加热灰化来移除在所述图案化第一光阻层上的所述第二光阻层，并保留所述沟道内的所述第二光阻层；
蚀刻所述半导体层，以移除部分所述半导体层；
移除所述图案化第一光阻层及所述第二光阻层；
形成保护层于所述沟道、所述源电极及所述漏电极上；以及
形成像素电极层于所述保护层上，其中所述像素电极层是电性连接于所述漏电极。
本发明的又一目的在于提供一种薄膜晶体管矩阵基板的制造方法，所述制造方法包括如下步骤：
形成栅极于透明基材上；
依序形成栅极绝缘层、半导体层、欧姆接触层、电极层及第一光阻层于所述透明基材及所述栅极上；
图案化所述第一光阻层，以形成一沟道，所述沟道是形成于所述栅极的上方；
蚀刻所述欧姆接触层及所述电极层，以移除部分的所述欧姆接触层及部分的所述电极层，并形成源电极及漏电极于所述沟道的相对两侧；
涂布第二光阻层于所述图案化第一光阻层上，以及所述沟道内；
移除所述图案化第一光阻层上的所述第二光阻层，并保留所述沟道内的所述第二光阻层；
蚀刻所述半导体层，以移除部分所述半导体层；
移除所述图案化第一光阻层及所述第二光阻层；
形成保护层于所述沟道、所述源电极及所述漏电极上；以及
形成像素电极层于所述保护层上，其中所述像素电极层是电性连接于所述漏电极。
本发明的又一目的在于提供一种显示面板的制造方法，所述制造方法包括如下步骤：
形成栅极于透明基材上；
依序形成栅极绝缘层、半导体层、欧姆接触层、电极层及第一光阻层于所述透明基材及所述栅极上；
图案化所述第一光阻层，以形成一沟道，所述沟道是形成于所述栅极的上方；
蚀刻所述欧姆接触层及所述电极层，以移除部分的所述欧姆接触层及部分的所述电极层，并形成源电极及漏电极于所述沟道的相对两侧；
涂布第二光阻层于所述图案化第一光阻层上，以及所述沟道内；
移除所述图案化第一光阻层上的所述第二光阻层，并保留所述沟道内的所述第二光阻层；
蚀刻所述半导体层，以移除部分所述半导体层；
移除所述图案化第一光阻层及所述第二光阻层；
形成保护层于所述沟道、所述源电极及所述漏电极上；以及
形成像素电极层于所述保护层上，其中所述像素电极层是电性连接于所述漏电极，以完成一薄膜晶体管矩阵基板；以及
形成一液晶层于所述薄膜晶体管矩阵基板与彩色滤光片基板之间。
在本发明的一实施例中，当蚀刻所述欧姆接触层及所述电极层时，对所述欧姆接触层及所述电极层进行一次湿蚀刻，以移除所述欧姆接触层及所述电极层未被所述图案化第一光阻层遮蔽的部分。
在本发明的一实施例中，当涂布所述第二光阻层时，利用旋涂法、刮刀涂布法或滚轮涂布来涂布所述第二光阻层。
在本发明的一实施例中，在涂布所述第二光阻层后，在所述沟道内的所述第二光阻层的厚度是大于在所述图案化第一光阻层上的所述第二光阻层的厚度。
在本发明的一实施例中，当移除在所述图案化第一光阻层上的所述第二光阻层时，利用加热灰化来移除在所述图案化第一光阻层上的所述第二光阻层。
在本发明的一实施例中，当蚀刻所述半导体层时，利用所述图案化第一光阻层及在所述沟道内的所述第二光阻层来作为光掩膜，并对所述半导体层进行干蚀刻。
在本发明的一实施例中，当移除所述图案化第一光阻层及所述第二光阻层时，利用剥离方式来移除所述图案化第一光阻层及所述第二光阻层。
 有益效果
本发明的薄膜晶体管矩阵基板及显示面板的制造方法可减少制程所需的光掩膜数，进而减少制程成本及时间。再者，本发明的方法亦可减少湿蚀刻的步骤，因而可减少湿蚀刻对组件的影响。又，本发明的制造方法可使用一般光掩膜来完成，而不需使用多段式调整光掩膜，因而大幅降低制程成本。
 附图说明
图1显示依照本发明的一实施例的显示面板与背光模块的剖面示意图；以及
图2A至图2I显示依照本发明的一实施例的显示面板的薄膜晶体管矩阵的制程剖面示意图。
 本发明的最佳实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在图中，结构相似的单元是以相同标号表示。
请参照图1，其显示依照本发明的一实施例的显示面板与背光模块的剖面示意图。本实施例的薄膜晶体管(TFT)矩阵基板的制造方法可应用于显示面板100(例如液晶显示面板)的制造过程中，以制造晶体管的保护层。当应用本实施例的显示面板100来制造一液晶显示装置时，可设置液晶显示面板100于背光模块200上，因而形成液晶显示装置。此显示面板100可包括第一基板110、第二基板120、液晶层130、第一偏光片140及第二偏光片150。第一基板110和第二基板120的基板材料可为玻璃基板或可挠性塑料基板，在本实施例中，第一基板110可例如为薄膜晶体管(Thin Film Transistor，TFT)矩阵基板，而第二基板120可例如为彩色滤光片(Color Filter，CF)基板。值得注意的是，在一些实施例中，彩色滤光片和TFT矩阵亦可配置在同一基板上。
如图1所示，液晶层130是形成于第一基板110与第二基板120之间。第一偏光片140是设置第一基板110的一侧，并相对于液晶层130(即第一基板110的入光侧)，第二偏光片150是设置第二基板120的一侧，并相对于液晶层130(即第二基板120的出光侧)。
请参照图2A至图2I，其显示依照本发明的一实施例的显示面板的薄膜晶体管矩阵的制程剖面示意图。当制造本实施例之TFT矩阵基板(如第一基板110)时，首先，如图2A所示，形成栅极112于透明基材111上，此透明基材111例如为石英或玻璃基材，此栅极112可通过光刻工艺(第一道光掩膜制程)来形成，其材料例如为Al、Ag、Cu、Mo、Cr、W、Ta、Ti、氮化金属或上述任意组合的合金，亦可为具有耐热金属薄膜和低电阻率薄膜的多层结构，例如氮化钼薄膜和铝薄膜的双层结构。
如图2B所示，接着，依序形成栅极绝缘层113、半导体层114、欧姆接触层115、电极层116及第一光阻层101于透明基材111及栅极112上。栅极绝缘层113的材料例如为氮化硅(SiNx)或氧化硅(SiOx)，其例如是以等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition, PECVD)方式来沉积形成。本实施例的半导体层114的材料优选为多晶硅(Poly-Silicon)。在本实施例中，半导体层114可先沉积一非晶硅(a-Si)层，接着，对此非晶硅层进行快速热退火(Rapid thermal annealing, RTA)步骤，藉以使此非晶硅层再结晶成一多晶硅层。欧姆接触层115的材料例如是由重掺杂有N型杂质(例如磷)的N+非晶硅(a-Si)或其硅化物所形成，或者例如是以化学气相沉积方式临场(In-situ)沉积形成。电极层116的材料例如Al、Ag、Cu、Mo、Cr、W、Ta、Ti、氮化金属或上述任意组合的合金。
如图2C所示，接着，图案化第一光阻层101(第二道光掩膜制程)，以形成一沟道C于第一光阻层101上。此时，所述沟道C是形成于栅极112的上方，并曝露出电极层116的表面。在本实施例中，可利用一般的光掩膜来蚀刻第一光阻层101，以图案化第一光阻层101。
如图2D所示，接着，蚀刻欧姆接触层115及电极层116，以移除部分的欧姆接触层115及部分的电极层116，并形成漏电极116a及源电极116b于沟道C的相对两侧。此时，可利用图案化后的第一光阻层101来作为光掩膜，并对欧姆接触层115及电极层116进行一次湿蚀刻，以移除欧姆接触层115及电极层116未被图案化第一光阻层101遮蔽的部分(特别是位于沟道C的部分)。
如图2E所示，接着，涂布第二光阻层102于图案化第一光阻层101上，以及沟道C内。此时，可利用旋涂法、刮刀涂布法或滚轮涂布(Roller Coating)来涂布第二光阻层102。由于沟道C为凹陷处且第二光阻层102会填满沟道C的凹陷，因此，相较于图案化第一光阻层101上的第二光阻层102，沟道C内的第二光阻层102可具有较大的厚度。
如图2F所示，接着，移除图案化第一光阻层101上的所述第二光阻层102，并保留所述沟道C内的所述第二光阻层102。在本实施例中，可利用加热灰化(heart ashing)来处理第二光阻层102，以移除此图案化第一光阻层101上的所述第二光阻层102。由于在沟道C内的所述第二光阻层102的厚度是大于在图案化第一光阻层101上的第二光阻层102的厚度，因此，当移除图案化第一光阻层101上的所述第二光阻层102时，在沟道C内的所述第二光阻层102仍可被保留住，并遮蔽住沟道C。
如图2G所示，接着，蚀刻半导体层114，以移除部分的半导体层114。此时，可利用图案化第一光阻层101以及在沟道C内的所述第二光阻层102来作为光掩膜，并对半导体层114进行另一次干蚀刻，以移除半导体层114未被图案化第一光阻层101及第二光阻层102遮蔽的部分，而图案化半导体层114，其中此图案化后的半导体层114可作为薄膜晶体管的半导体岛结构。如图2G所示，接着，移除图案化第一光阻层101及第二光阻层102，可例如利用剥离(Strip)方式来移除光阻层101、102。
接着，如图2H所示，形成保护层118于沟道C、源电极116b及漏电极116a上(第三道光掩膜制程)，其中保护层118具有至少一接孔118a，以暴露出部分漏电极116a。其中，保护层118可通过等离子体增强化学气相沉积(PECVD)设备来形成。
接着，如图2I所示，可先形成一透光导电层(例如ITO、IZO、AZO、GZO、TCO或ZnO)于保护层118上，接着通过光刻工艺来图案化此透光导电层(第四道光掩膜制程)，以形成像素电极层119于保护层118上。由于像素电极层119是覆盖于接孔118a上，因而可利用保护层118的接孔118a来电性连接于漏电极116a，故完成本实施例的薄膜晶体管矩阵基板110。
由上述可知，本发明的薄膜晶体管矩阵基板及显示面板的制造方法仅需四道光掩膜来完成TFT矩阵基板，因而可减少制程所需的光掩膜数，进而减少制程成本及时间。再者，在第二道光掩膜制程中，仅需进行一次湿蚀刻，因而减少湿蚀刻对组件的影响。又，由于本发明的制造方法可使用一般光掩膜来完成，而不需使用多段式调整光掩膜(Multi Tone Mask，MTM)，因而大幅降低制程成本。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
 本发明的实施方式
工业实用性
序列表自由内容

Claims (15)

  1. 一种薄膜晶体管矩阵基板的制造方法，包括如下步骤：
    形成栅极于透明基材上；
    依序形成栅极绝缘层、半导体层、欧姆接触层、电极层及第一光阻层于所述透明基材及所述栅极上；
    图案化所述第一光阻层，以形成一沟道，所述沟道是形成于所述栅极的上方；
    蚀刻所述欧姆接触层及所述电极层，以移除部分的所述欧姆接触层及部分的所述电极层，并形成源电极及漏电极于所述沟道的相对两侧；
    涂布第二光阻层于所述图案化第一光阻层上，以及所述沟道内，其中在涂布所述第二光阻层后，在所述沟道内的所述第二光阻层的厚度是大于在所述图案化第一光阻层上的所述第二光阻层的厚度；
    利用加热灰化来移除在所述图案化第一光阻层上的所述第二光阻层，并保留所述沟道内的所述第二光阻层；
    蚀刻所述半导体层，以移除部分所述半导体层；
    移除所述图案化第一光阻层及所述第二光阻层；
    形成保护层于所述沟道、所述源电极及所述漏电极上；以及
    形成像素电极层于所述保护层上，其中所述像素电极层是电性连接于所述漏电极。
  2. 一种薄膜晶体管矩阵基板的制造方法，包括如下步骤：
    形成栅极于透明基材上；
    依序形成栅极绝缘层、半导体层、欧姆接触层、电极层及第一光阻层于所述透明基材及所述栅极上；
    图案化所述第一光阻层，以形成一沟道，所述沟道是形成于所述栅极的上方；
    蚀刻所述欧姆接触层及所述电极层，以移除部分的所述欧姆接触层及部分的所述电极层，并形成源电极及漏电极于所述沟道的相对两侧；
    涂布第二光阻层于所述图案化第一光阻层上，以及所述沟道内；
    移除所述图案化第一光阻层上的所述第二光阻层，并保留所述沟道内的所述第二光阻层；
    蚀刻所述半导体层，以移除部分所述半导体层；
    移除所述图案化第一光阻层及所述第二光阻层；
    形成保护层于所述沟道、所述源电极及所述漏电极上；以及
    形成像素电极层于所述保护层上，其中所述像素电极层是电性连接于所述漏电极。
  3. 根据权利要求2所述的方法，其中当蚀刻所述欧姆接触层及所述电极层时，对所述欧姆接触层及所述电极层进行一次湿蚀刻，以移除所述欧姆接触层及所述电极层未被所述图案化第一光阻层遮蔽的部分。
  4. 根据权利要求2所述的方法，其中当涂布所述第二光阻层时，利用旋涂法、刮刀涂布法或滚轮涂布来涂布所述第二光阻层。
  5. 根据权利要求2所述的方法，其中在涂布所述第二光阻层后，在所述沟道内的所述第二光阻层的厚度是大于在所述图案化第一光阻层上的所述第二光阻层的厚度。
  6. 根据权利要求2所述的方法，其中当移除在所述图案化第一光阻层上的所述第二光阻层时，利用加热灰化来移除在所述图案化第一光阻层上的所述第二光阻层。
  7. 根据权利要求2所述的方法，其中当蚀刻所述半导体层时，利用所述图案化第一光阻层及在所述沟道内的所述第二光阻层来作为光掩膜，并对所述半导体层进行干蚀刻。
  8. 根据权利要求2所述的方法，其中当移除所述图案化第一光阻层及所述第二光阻层时，利用剥离方式来移除所述图案化第一光阻层及所述第二光阻层。
  9. 一种显示面板的制造方法，包括如下步骤：
    形成栅极于透明基材上；
    依序形成栅极绝缘层、半导体层、欧姆接触层、电极层及第一光阻层于所述透明基材及所述栅极上；
    图案化所述第一光阻层，以形成一沟道，所述沟道是形成于所述栅极的上方；
    蚀刻所述欧姆接触层及所述电极层，以移除部分的所述欧姆接触层及部分的所述电极层，并形成源电极及漏电极于所述沟道的相对两侧；
    涂布第二光阻层于所述图案化第一光阻层上，以及所述沟道内；
    移除所述图案化第一光阻层上的所述第二光阻层，并保留所述沟道内的所述第二光阻层；
    蚀刻所述半导体层，以移除部分所述半导体层；
    移除所述图案化第一光阻层及所述第二光阻层；
    形成保护层于所述沟道、所述源电极及所述漏电极上；以及
    形成像素电极层于所述保护层上，其中所述像素电极层是电性连接于所述漏电极，以完成一薄膜晶体管矩阵基板；以及
    形成一液晶层于所述薄膜晶体管矩阵基板与彩色滤光片基板之间。
  10. 根据权利要求9所述的方法，其中当蚀刻所述欧姆接触层及所述电极层时，对所述欧姆接触层及所述电极层进行一次湿蚀刻，以移除所述欧姆接触层及所述电极层未被所述图案化第一光阻层遮蔽的部分。
  11. 根据权利要求9所述的方法，其中当涂布所述第二光阻层时，利用旋涂法、刮刀涂布法或滚轮涂布来涂布所述第二光阻层。
  12. 根据权利要求9所述的方法，其中在涂布所述第二光阻层后，在所述沟道内的所述第二光阻层的厚度是大于在所述图案化第一光阻层上的所述第二光阻层的厚度。
  13. 根据权利要求9所述的方法，其中当移除在所述图案化第一光阻层上的所述第二光阻层时，利用加热灰化来移除在所述图案化第一光阻层上的所述第二光阻层。
  14. 根据权利要求9所述的方法，其中当蚀刻所述半导体层时，利用所述图案化第一光阻层及在所述沟道内的所述第二光阻层来作为光掩膜，并对所述半导体层进行干蚀刻。
  15. 根据权利要求9所述的方法，其中当移除所述图案化第一光阻层及所述第二光阻层时，利用剥离方式来移除所述图案化第一光阻层及所述第二光阻层。
PCT/CN2011/080644 2011-08-11 2011-10-11 薄膜晶体管矩阵基板及显示面板的制造方法 WO2013020322A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/376,636 US8329518B1 (en) 2011-08-11 2011-10-11 Methods for manufacturing thin film transistor array substrate and display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110229711.2 2011-08-11
CN201110229711.2A CN102254861B (zh) 2011-08-11 2011-08-11 薄膜晶体管矩阵基板及显示面板的制造方法

Publications (1)

Publication Number Publication Date
WO2013020322A1 true WO2013020322A1 (zh) 2013-02-14

Family

ID=44982025

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/080644 WO2013020322A1 (zh) 2011-08-11 2011-10-11 薄膜晶体管矩阵基板及显示面板的制造方法

Country Status (2)

Country Link
CN (1) CN102254861B (zh)
WO (1) WO2013020322A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838049A (zh) * 2019-11-25 2021-05-25 深超光电（深圳）有限公司 导电结构的制备方法和薄膜晶体管阵列基板的制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766859B (zh) * 2015-04-28 2017-09-01 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN108711548B (zh) * 2018-05-21 2020-04-10 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、显示器
CN108962919A (zh) * 2018-06-25 2018-12-07 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN114864603B (zh) * 2022-05-12 2023-05-26 北海惠科光电技术有限公司 阵列基板及其制备方法、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004177946A (ja) * 2002-11-15 2004-06-24 Nec Kagoshima Ltd 液晶表示装置の製造方法
CN101170085A (zh) * 2006-10-27 2008-04-30 中华映管股份有限公司 薄膜晶体管阵列基板及其制作方法
CN100511653C (zh) * 2007-08-29 2009-07-08 友达光电股份有限公司 薄膜晶体管及其应用的显示元件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004177946A (ja) * 2002-11-15 2004-06-24 Nec Kagoshima Ltd 液晶表示装置の製造方法
CN101170085A (zh) * 2006-10-27 2008-04-30 中华映管股份有限公司 薄膜晶体管阵列基板及其制作方法
CN100511653C (zh) * 2007-08-29 2009-07-08 友达光电股份有限公司 薄膜晶体管及其应用的显示元件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838049A (zh) * 2019-11-25 2021-05-25 深超光电（深圳）有限公司 导电结构的制备方法和薄膜晶体管阵列基板的制备方法

Also Published As

Publication number Publication date
CN102254861B (zh) 2014-01-22
CN102254861A (zh) 2011-11-23

Similar Documents

Publication Publication Date Title
WO2013116992A1 (zh) 一种薄膜晶体管阵列基板及其制作方法
JP3238020B2 (ja) アクティブマトリクス表示装置の製造方法
WO2013116994A1 (zh) 一种薄膜晶体管阵列基板及其制作方法
US10192905B2 (en) Array substrates and the manufacturing methods thereof, and display devices
US9455282B2 (en) Manufacturing method of an array substrate
KR20120110040A (ko) 비정질 산화물 박막 트랜지스터, 그 형성방법 및 이를 포함한 디스플레이 패널
WO2013116995A1 (zh) 一种薄膜晶体管阵列基板及其制作方法
US9263480B2 (en) Method for fabricating array substrate of display using multiple photoresists
WO2013181909A1 (zh) 薄膜晶体管和阵列基板及其制造方法
CN105655291B (zh) 一种阵列基板的制作方法、阵列基板和显示面板
WO2013020322A1 (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
WO2015149482A1 (zh) 阵列基板及其制作方法、显示装置
WO2020024345A1 (zh) Tft 阵列基板的制造方法及 tft 阵列基板
JPH04280637A (ja) 薄膜トランジスタの製造方法
WO2013082827A1 (zh) Tft阵列基板的制作方法及tft阵列基板
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN109494231B (zh) 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板
WO2017020322A1 (zh) 一种ffs阵列基板及其制造方法和显示装置
KR970010774B1 (ko) 액정표시장치용 박막트랜지스터 및 이의 결함제거방법
US20180130830A1 (en) Ltps array substrate and method for producing the same
WO2013166668A1 (zh) 一种薄膜晶体管阵列基板及其制作方法
TWI469356B (zh) 薄膜電晶體及其製造方法
WO2013159398A1 (zh) 一种薄膜晶体管阵列基板及其制作方法
WO2013116990A1 (zh) 一种薄膜晶体管阵列基板及其制作方法
WO2013159396A1 (zh) 一种薄膜晶体管阵列基板及其制作方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13376636

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11870693

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11870693

Country of ref document: EP

Kind code of ref document: A1