WO2012139363A1 - 一种快闪存储器及其制备方法 - Google Patents

Description

一种怏闪存储器及其制备方法

本申请要求于 2011 年 4 月 13 日提交至中国专利局的中国专利申请 (201110092483.9) 的优先权， 其全部内容通过引用合并于此。 技术领域 本发明属于超大规模集成电路中的非挥发性半导体存储器技术领域，具体涉及一 种改进型的基于 TFET (Tunneling Field Effective Transistor) 的快闪存储器及其制备 方法。 背景技术 随着半导体行业的快速发展，各类消费类电子产品大量出现。非挥发性半导体存 储器作为存储部分的重要部件， 也被大量应用于各类电子产品中， 并且性能要求也越 来越严格。 快闪存储器 （Flash Memory, 也称闪存）， 是一种在业界得到大面积使用的非挥 发性半导体存储器。为了适应每一代工艺的需求，这种存储器一直在做着一些包括结 构、 材料、 工作机理等方面的改进。 但随着工艺节点持续缩小， 各种更高性能的电子 产品的出现， 对快闪存储器的性能要求也越来越高， 这其中包括编程效率、 功耗、 器 件尺寸等方面。 显然， 传统的存储结构面临着众多挑战， 人们也一直试图寻找新的结 构来解决这些问题。 在后来涌现出的各种新型存储器中， 有一种基于 TFET的快闪存储器， 以其编程 效率高、 功耗低、 较好抑制源漏穿通效应等优点， 备受人们关注。

但受限于其工作机理和结构特点， 也存在沟道电流过小、过编程带来的泄漏电流 等问题。 对于一般结构的 TFET， 同一种器件结构， 在不同的偏置条件下， 存在着 P-TFET 和 N-TFET 两种工作模式。 当栅上施加正偏压时， 器件沟道区域有电子流过， 是 N-TFET工作模式； 当栅上施加负偏压时， 器件沟道区域有空穴流过， 是 P-TFET工 作模式。 因为这个原因， 基于 TFET的快闪存储器， 在进行编程时就需要格外注意， 以免过编程使得浮栅中注入的电子过多，继而形成的负电势使得整个器件在没有施加 栅控电压的情形下处于 P-TFET的开启模式， 造成泄露电流。

另外， 由于本身的隧穿机理使得其沟道电流偏小， 影响这种基于 TFET的快闪存 储器的使用范围。

本发明就是针对当前这种基于 TFET的快闪存储器的这些问题，提出一种新结构 来应对这些挑战。 发明内容

本发明针对一般的基于 TFET 的快闪存储器面临的一些问题， 提出一种新的结 构， 使得其在提高编程效率、 降低工作功耗、 有效抑制源漏穿通效应的同时， 提高沟 道电流、 消除过编程带来的泄漏电流等问题。

本发明的技术方案如下：

一种快闪存储器， 包括 SOI硅衬底 （Silicon on insulator, 绝缘体上硅衬底）、 掺 杂类型不同的源漏 （P+为源， N+为漏）、 位于源漏之间的沟道和薄氮化硅层 （位于沟 道 201和源端之间） 以及上面的隧穿氧化层、 多晶硅浮栅、 阻挡氧化层和多晶硅控制 本发明还将提供一种制备上述存储器的方法， 包括以下步骤：

浅槽隔离 SOI硅衬底形成有源区

1 ) 依次淀积二氧化硅 （隧穿氧化层）、 多晶硅层；

2) 对多晶硅进行重掺杂， 形成浮栅多晶硅； 3 ) 再淀积一层二氧化硅层 （阻挡氧化层）， 控制栅多晶硅层；

4) 对多晶硅层进行重掺杂， 热退火（RTA)激活浮栅多晶硅和控制栅多晶硅 中的杂质；

5 ) 刻蚀形成栅堆栈结构；

6) 进行 N+注入， 形成漏端；

7) 在沟道的另一端进行各向同性的硅刻蚀， 形成直至埋氧的孔状结构；

8) 在孔状结构中， 贴近沟道一侧上生长薄氮化硅层；

9) 再在剩余的孔状结构中回填硅， 然后进行 P+掺杂注入。 本发明的具体操作方法简述如下：

编程时， P+区接地， N+区施加正偏压， 控制栅施加正偏压。 在这样的偏压下， 器件工作在 N-TFET的模式下， 将有电子被注入到浮栅中去， 完成编程过程。

擦除时， N+区、 P+区施加正偏压， 控制栅施加负偏压。 这样的偏置条件下将会 发生 FN隧穿。 使得浮栅中的电子进入衬底， 完成对存储单元的擦除。

读取时， 在 N+区施加正偏压， P+区接地， 控制栅施加较小的正偏压。 偏压的设 置要求在不进行误编程的前提下从 N+区读出电流。 浮栅中电子的多少会影响漏端 (N+区） 读出的电流。

与现有技术相比， 本发明的积极效果为：

本发明提出的改进型的基于 TFET的快闪存储器结构， 在具有一般基于 TFET快 闪存储器的编程效率高、 功耗低、有效抑制源漏穿通效应、 小尺寸特性理想等特点以 夕卜， 可以有效地解决工作电流低和过编程造成的泄漏电流等问题。

由于在源端 （P+) 和沟道之间夹有一薄氮化硅层， 因此抑制了 P+区的重掺杂离 子扩散进入沟道区域， 使得源端和沟道之间的浓度梯度更大，两者交界区域的能带拉 伸更为严重， 更容易发生隧穿。 这样在同样的偏置条件下， 隧穿电流就会更大， 沟道 电流就有明显的提升。

另外， 对于一般的基于 TFET的快闪存储器， 当浮栅上注入了电子， 浮栅电势就 会变负。 因此， 过编程时， 注入太多的电子就有可能使得器件在不施加控制栅电压的 情况下， 沟道中有空穴流过， 处于 P-TFET模式。 这就造成了一定程度的泄漏电流。 在本发明所提到的结构中， 由于薄氮化硅层的存在， 一方面可以使从源端 P+隧穿过 来的电子电流更多； 另一方面可以阻挡从 N+流过来的空穴流。 因此就可以有效地消 除泄露电流， 并且在功耗方面可以降得更低。 附图说明

图 1一般的基于 TFET的快闪存储器剖面结构示意图（应用 SOI硅衬底，包括埋 氧和硅薄膜）， 其中：

100—埋氧层； 101—硅薄膜； 102— N+漏端； 103— P+源端； 104—隧穿氧化层； 105—多晶硅浮栅； 106—阻挡氧化层； 107—多晶硅控制栅。

图 2是本发明的改进型的基于 TFET的快闪存储器结构示意图 （应用 SOI硅衬 底）， 其中：

200—埋氧层； 201—硅薄膜； 202— N+漏端； 203— P+源端； 204—隧穿氧化层； 205—多晶硅浮栅； 206—阻挡氧化层； 207—多晶硅控制栅； 208—氮化硅薄层。

图 3(a)-图 3(f)是实施例制备改进型基于快闪存储器的工艺流程中各步骤对应的 产品结构示意图， 其中：

200—埋氧层； 201—硅薄膜； 202— N+漏端； 203— P+源端； 204—隧穿氧化层；

205—多晶硅浮栅； 206—阻挡氧化层； 207—多晶硅控制栅； 208—氮化硅薄层。 具体实施方式

以下结合附图， 来进一步说明本发明快闪存储器的制备

上述快闪存储器的制备包括以下步骤：

1 ) 单抛 SOI硅衬底， 浅槽隔离 （STI) ；

2) 热生长一层牺牲氧化层以改善沟道表面质量， 氢氟酸漂洗掉牺牲氧化层。 然 后热生长氧化层 8纳米 204 (隧穿氧化层）， 再淀积多晶硅层 90纳米， 对多 晶硅层中进行重掺杂， 形成浮栅结构 205 ;

3 ) 之后淀积氧化层 10纳米 206 (阻挡氧化层） 和多晶硅 50纳米多晶硅， 形成 如图 3 ( a) 的结构；

4) 对顶层多晶硅进行重掺杂， 接着快速热退火 （Rapid thermal annealing, RTA) 来激活控制栅 207和浮栅 205中的杂质；

5 ) 刻蚀多晶硅控制栅 207、 二氧化硅 206、 多晶硅浮栅 205和隧穿氧化层 204， 形成图 3 ( b) 所示的栅堆栈结构；

6) 在栅堆栈结构一侧的硅薄膜中注入砷， 形成器件的漏端 202， 如图 3 ( c) 所 示；

7) 在有氮化硅掩膜保护的情况下， 采用各向同性刻蚀方法来对堆栈结构的另一 侧处的硅薄膜进行刻蚀， 形成图 3 ( d) 所示结构；

8 ) 在贴近沟道（即硅薄膜 201 )—侧生长一薄氮化硅层 208，约 2nm，如图 3 ( e) 所示；

9) 接着用外延的方法， 进行硅材料的回填， 并进行硼注入形成器件的源端 203， 形成如图 3 ( 0 所示的结构。 之后的步骤都是常规的工艺流程： 淀积低氧层， 刻蚀引线孔， 溅射金属， 形成 一 6一

Claims

权 利 要 求

1. 一种快闪存储器， 包括埋氧层 （200)， 所述埋氧层 （200) 之上设有 P+源端

(203 )、 沟道 （201 )、 N+漏端 （202)， 沟道 （201 ) 位于 P+源端 （203 ) 与 N+漏端 （202) 之间， 所述沟道 （201 ) 之上依次为隧穿氧化层 （204)、 多晶 硅浮栅 （205 )、 阻挡氧化层 （206)、 多晶硅控制栅 （207)， 其特征在于所述

P+源端 （203 ) 与所述沟道 （201 ) 之间设有一氮化硅层 （208)。

2. 如权利要求 1所述的快闪存储器， 其特征在于所述沟道（201 )为硅薄膜； 所 述隧穿氧化层 （204) 为二氧化硅。

3. 一种快闪存储器的制备方法， 其步骤为：

1 ) 浅槽隔离 SOI硅衬底， 形成有源区；

2) 在 SOI硅衬底上依次制备隧穿氧化层、第一多晶硅层，并对第一多晶硅层 进行重掺杂， 形成多晶硅浮栅结构；

3 ) 在多晶硅浮栅结构上依次制备阻挡氧化层、第二多晶硅层， 并对第二多晶 硅层进行重掺杂， 形成多晶硅控制栅结构；

4) 快速热退火激活所述第一多晶硅层、第二多晶硅层中的杂质， 形成多晶硅 浮栅和多晶硅控制栅；

5 ) 刻蚀所述多晶硅控制栅、 阻挡氧化层、 多晶硅浮栅和隧穿氧化层， 得到一 栅堆栈结构；

6) 在所述栅堆栈结构一侧的硅薄膜上制备 N+漏端； 对另一侧的硅薄膜进行 刻蚀， 形成直至埋氧的孔状结构；

7) 在孔状结构中， 贴近硅薄膜一侧生长一氮化硅层， 然后对剩余孔状结构进 行硅材料的回填并制备 P+源端。

4. 如权利要求 3所述的方法， 其特征在于在有氮化硅掩膜保护的情况下， 采用 各向同性刻蚀方法来对所述堆栈结构另一侧的硅薄膜进行刻蚀。

5. 如权利要求 3所述的方法， 其特征在于在 SOI硅衬底上热生长一层牺牲氧化 层， 然后洗掉所述牺牲氧化层之后， 淀积所述隧穿氧化层。

6. 如权利要求 3或 4或 5所述的方法， 其特征在于采用外延的方法进行硅材料 的回填。

7. 如权利要求 6所述的方法， 其特征在于通过对回填的硅薄膜中注入硼， 形成 所述源端。

8. 如权利要求 6所述的方法， 其特征在于通过对硅薄膜中注入砷， 形成所述漏

9. 如权利要求 3所述的方法，其特征在于采用热生长方法生长所述隧穿氧化层。