WO2012108421A1 - デジタル信号処理装置 - Google Patents

Abstract

　挿入された固定フィルタに対応する量だけのシンボル間干渉が残存するように適応フィルタのパラメータを最適化する。光信号受信機に含まれ、光信号から変換されたデジタル信号を処理するデジタル信号処理装置は、動的に制御可能な線形の伝達関数をデジタル信号に作用させる線形適応フィルタと、複数の信号系列候補に伝送路モデルの伝達関数を作用させて複数の対照信号を生成し、線形適応フィルタの出力信号と対照信号との差分を評価して最も尤もらしい送信時間系列を推定する最尤系列推定により受信信号を復号する最尤系列復号器と、最尤系列復号器からの復号データに対応する信号を生成する信号再生器と、最尤系列復号器の中で用いられる伝送路モデルと等価な歪を信号再生器の出力信号に付加する帰還歪付加フィルタと、帰還歪付加フィルタの出力信号であるターゲット信号とデジタル信号との差を誤差信号として、ＬＭＳアルゴリズムにより、線形適応フィルタのタップ係数を更新する適応等化フィルタ制御ブロックを備えている。

Description

デジタル信号処理装置

　本発明は、光ファイバ通信用途の光信号受信機に含まれ、光電変換装置、アナログデジタルコンバータによって光信号から変換されたデジタル信号を処理するデジタル信号処理装置に関する。
　本願は、２０１１年２月７日に日本へ出願された特願２０１１－０２４０２２号に基づき優先権を主張し、その内容をここに援用する。

　位相変調された偏波多重光信号をコヒーレント検波し、デジタル信号処理により信号を復元するデジタルコヒーレント伝送技術では、波長チャネル当たりの伝送容量、及び周波数利用効率が飛躍的に増大している（例えば、非特許文献１～３参照）。

　デジタル信号処理により、偏波多重信号の分離、局部発振光周波数オフセット補償、波長分散補償、偏波モード分散補償、及び帯域制限歪の補償が可能である。信号光の偏波状態、伝送路の偏波モード分散、局部発振光の周波数オフセット量などは時間変動するため、デジタル信号処理回路には、適応等化フィルタを含むのが一般的である。適応等化フィルタの制御アルゴリズムとしては、ＣＭＡ（Constant Modulus Algorithm）や、ＤＤ－ＬＭＳ（Decision-Directed Least Mean Squared algorithm）が代表的である。これらの制御アルゴリズムは、信号波形についての既知の情報を用いて、伝送路による波形歪を補償する伝達関数をリアルタイムに計算することで、等化フィルタの適応動作を実現している（例えば非特許文献４参照）。

　信号歪を補償する別の方法として、最尤系列推定（ＭＬＳＥ）を用いる方法がある。ＭＬＳＥは、複数の信号系列候補に伝送路モデルを作用させて複数の対照信号を生成し、入力信号と対照信号との差分を評価することで、最も尤もらしい送信時間系列を推定する手法である。

Frowin Derr， "Coherent optical QPSK intradyne system: Concept and digital receiver realization", JLT, vol. 10， no. 9 (1992) S. Tsukamoto et al.， "Coherent Demodulation of 40-Gbit/s Polarization-Multiplexed QPSK Signals with 16-GHz Spacing after 200-km Transmission"， PDP29, OFC 2005 T. Kobayashi et al.， "Ultra long-haul transmission over 6,000 km of 100 Gb/s serial signal by using coherent detection"， Optical Fiber Communication - incudes post deadline papers, 2009. OFC 2009 Seb J. Savory, "Digital filters for coherent optical receivers", Optics Express, 16(2), 804-817(2008)

　一方で、上述した適応等化フィルタは、ナイキスト限界以下の強い帯域狭窄化を行った場合の帯域制限歪の補償に関しては、限定的な効果しか持たない。帯域制限歪の適応等化による補償は、周波数領域では、信号のスペクトルを整形する操作である。ナイキスト帯域内、すなわちシンボルレートの１／２以下の周波数成分まで周波数フィルタによる減衰が及んでいる場合、帯域制限歪の線形等化フィルタによる補償は、帯域制限により減衰された高周波信号成分を増幅する操作となる。減衰した帯域では、信号雑音比が低下しているため、その帯域を増幅すると、全体の信号雑音比を低下させる結果となる。

　そのため、信号の占有周波数帯域がナイキスト限界に近い場合、適応等化フィルタの歪補償動作にもかかわらず、伝送ペナルティは、帯域制限を強めるに従って急激に増大する。このため、等化フィルタにより受信信号の歪を補償する方法では、ナイキスト限界近くでの伝送設計が困難になる。光伝送システムには、波長合分波フィルタや、ＡＤＤ－ＤＲＯＰ用の光フィルタなどが存在し、信号光の周波数帯域が伝送中に削られるため、伝送中に削られる分を考慮して、周波数帯域の広い信号光を送出する必要がある。そのため、ナイキスト限界の周波数利用効率を達成することは現実的に難しい。仮にナイキスト限界帯域で信号光を送出した場合、受信側では、ナイキスト帯域以下に削られ、大きな伝送ペナルティが発生する可能性が高い。さらに、適応等化フィルタでは、非線形光学効果に起因する歪を補償することは原理的に不可能である。

　一方で、信号歪を補償するもう１つの方式である最尤系列推定（ＭＬＳＥ）は、複数の信号系列候補に伝送路モデルを作用させて複数の対照信号を生成し、入力信号と対照信号との差分を評価することで最も尤もらしい送信時間系列を推定する手法であり、上述した点に関して適応等化フィルタよりも有利である。受信信号を整形する操作は、行えないため、帯域制限された信号を受信する際に、雑音の増幅のような問題は生じない。そのため、帯域制限による受信品質の低下は、等化フィルタを利用した場合よりも緩やかである。また、伝送路モデルに非線形性を持たせることで、非線形歪の補償を行うことができる。

　反面、ＭＬＳＥは、計算量が大きくなる欠点がある。特に、ＤＰ－ＱＰＳＫのようなマルチレーン伝送の場合、計算量の問題が深刻である。ＭＬＳＥは、Ｌ個のシンボル系列を１つの状態として扱い、最も確からしい状態を、ＭのＬ乗個の候補の中から選定することで復号を行う。ここで、Ｍはシンボルの多値数であり、オン・オフ・キーイング（ＯＯＫ）であればＭ＝２、偏波多重４値位相変調（ＤＰ－ＱＰＳＫ）であればＭ＝８である。多値数Ｍが増大すると、考慮すべき状態数が爆発的に増大してしまう。Ｌ＝５の場合、オン・オフ・キーイングであれば、状態数は３２であるが、ＤＰ－ＱＰＳＫでは、状態数は３２７６８となり、実装は困難である。

　但し、マルチレーン信号をシングルレーン信号に分解してから受信することで、上記の問題を回避、ないし軽減することができる。ＤＰ－ＱＰＳＫ信号を直接ＭＬＳＥ復号器に入力するのではなく、偏波分離、あるいは偏波分離と直交位相分離とを先に行ってから、複数のＭＬＳＥ復号器に入力することで、状態数を減らすことができる。上記と同じＬ＝５の条件で、ＤＰ－ＱＰＳＫ信号に対して偏波分離を行うと、状態数は１０２４に減らすことができ、さらに直交位相分離も行うことで状態数を３２に減らすことができる。

　偏波分離は、適切に適応制御されたバタフライフィルタを利用することで実現可能である。バタフライフィルタは、図１８に示すように、線形フィルタｈｘｘ、ｈｘｙ、ｈｙｘ、ｈｙｙを配置した構成の２入力２出力の信号処理回路である。Ｘ及びＹの２レーンの信号を入力し、適切に選ばれた４個２組の伝達関数のもとで畳み込み線形和をとり、２レーンの信号を出力する。つまり、入力をＸ_ｉｎ、Ｙ_ｉｎ、出力Ｘ_ｏｕｔ、Ｙ_ｏｕｔとすると、入出力の関係は、次式（１）に示すようになる。

　ｎは信号のサンプル番号であり、Ｔはサンプル間隔時間である。ｔは時刻である。ｈ_ｉｊは４つの線形フィルタの時間領域伝達関数であり、バタフライフィルタをＦＩＲフィルタで実装した場合には、タップ係数に直接対応する。＊は畳み込み演算を表す。

　ｈ_ｉｊを適応等化アルゴリズムにより適切に決定すれば、出力信号は、偏波分離された状態になる。また、背景技術の項で触れたように各種の線形歪を補償することができる。

　したがって、バタフライフィルタをＭＬＳＥ復号器の前段に配置することで、ＭＬＳＥの利点を少ない計算量で享受することが可能であるように見える。すなわち、偏波分離・キャリア位相推定・ＣＤ（波長分散）、及びＰＭＤ（偏波モード分散）の補償を前段の適応等化バタフライフィルタに分担させ、非線形歪、及び帯域制限歪の補償を後段のＭＬＳＥに分担させることによって、非線形歪と帯域制限歪耐力とに優れた受信信号処理アルゴリズムを構成する方式である。

　しかしながら、上述したような動作を実現するためには、前段の適応等化フィルタが帯域制限歪による符号間干渉を残存させつつ、それ以外の信号歪や、偏波クロストークを補償して信号を出力する必要がある。従来、知られている光受信機の適応等化アルゴリズムでは、このような歪の一部を意図的に残存させる動作は不可能である。

　本発明は、このような事情を考慮してなされたものであり、その目的は、判定帰還を行う適応等化フィルタを採用し、帰還ループに帯域制限に対応する固定フィルタを挿入することにより、挿入された固定フィルタに対応する量だけのシンボル間干渉が残存するように適応フィルタのパラメータを最適化することができるデジタル信号処理装置を提供することにある。

　上述した課題を解決するために、本発明は、光ファイバ通信用途の光信号受信機に含まれ、光電変換装置およびアナログデジタルコンバータによって光信号から変換されたデジタル信号を処理するデジタル信号処理装置であって、前記デジタル信号を入力し、動的に制御可能な線形の伝達関数を入力された前記デジタル信号に作用させて出力する線形適応フィルタと、前記線形適応フィルタの出力信号を入力し、複数の信号系列候補に伝送路モデルの伝達関数を作用させて複数の対照信号を生成し、入力された前記線形適応フィルタの出力信号と前記対照信号との差分を評価して最も尤もらしい送信時間系列を推定する最尤系列推定により受信信号を復号する最尤系列復号器と、前記最尤系列復号器からの復号データを入力し、前記復号データに対応する信号を生成する信号再生器と、前記信号再生器からの出力信号を入力し、前記最尤系列復号器の中で用いられる前記伝送路モデルと等価な歪を前記信号再生器の前記出力信号に付加して出力する帰還歪付加フィルタと、前記帰還歪付加フィルタの出力信号をターゲット信号として入力し、前記線形適応フィルタへ入力される前記デジタル信号を入力し、前記ターゲット信号と入力された前記デジタル信号との差を誤差信号として、ＬＭＳ（Least Mean Square）アルゴリズムにより、前記線形適応フィルタのタップ係数を更新する適応等化フィルタ制御ブロックとを備えるデジタル信号処理装置である。

　本発明において、前記線形適応フィルタへ入力される前記デジタル信号に対して、前記最尤系列復号器の遅延と前記帰還歪付加フィルタの遅延との和に等しい量の遅延を与え、前記適応等化フィルタ制御ブロックへ出力する入力側遅延回路を更に備えることが好ましい。

　本発明において、前記線形適応フィルタの前記出力信号を入力し、キャリア周波数・位相オフセットを推定し、位相補償信号、及び前記位相補償信号の逆数である逆補償信号を出力するキャリア位相推定回路と、前記線形適応フィルタと前記最尤系列復号器との間に配置され、前記線形適応フィルタの前記出力信号を主信号として入力し、前記キャリア位相推定回路から出力された前記位相補償信号を入力し、前記線形適応フィルタの前記出力信号に前記位相補償信号を作用させた上で前記最尤系列復号器に対して出力する位相補償回路と、前記帰還歪付加フィルタと前記適応等化フィルタ制御ブロックとの間に配置され、前記帰還歪付加フィルタの前記出力信号を主信号として入力し、前記キャリア位相推定回路から出力された前記逆補償信号を入力し、前記帰還歪付加フィルタの前記出力信号に前記逆補償信号を作用させた上で前記適応等化フィルタ制御ブロックに出力する位相逆補償回路とを更に備えることが好ましい。

　本発明において、前記線形適応フィルタの前記出力信号に対して位相推定の遅延に等しい量の遅延を与え、前記位相補償回路に供給する主信号遅延回路と、前記適応等化フィルタ制御ブロックの前段に設けられ、前記線形適応フィルタへ入力される前記デジタル信号を入力し、前記最尤系列復号器の遅延と前記帰還歪付加フィルタの遅延と前記主信号遅延回路の前記遅延との和に等しい量の遅延を与えて、前記適応等化フィルタ制御ブロックへ供給する入力側遅延回路と、前記キャリア位相推定回路と前記位相逆補償回路との間に配置され、前記キャリア位相推定回路から出力される前記逆補償信号に対して、前記最尤系列復号器の前記遅延と前記帰還歪付加フィルタの前記遅延との和に等しい量の遅延を与える位相逆補償信号遅延回路とを備えることが好ましい。

　本発明において、前記デジタル信号に基づいて、光伝送リンクにおける伝送の過程で前記光信号が受ける帯域制限幅およびロールオフ形状を推定して、帯域制限を特徴付けるパラメータを生成して出力する帯域制限推定回路をさらに備え、前記最尤系列復号器は、前記対照信号の生成に前記パラメータを利用し、前記帰還歪付加フィルタは、前記パラメータに対応する帯域制限歪を前記信号再生器の前記出力信号に付加することが好ましい。

　また、上述した課題を解決するために、本発明は、光ファイバ通信用途の光信号受信機に含まれ、光電変換装置およびアナログデジタルコンバータによって、偏波多重された光信号から変換された２レーンの複素形式のデジタル電気信号を処理するデジタル信号処理装置であって、２つの入力と２つの出力との間を外部から制御可能な伝達関数を持つ４つの線形適応フィルタを介してストレート及びクロスに接続可能な構成を有し、前記２レーンのデジタル電気信号を入力し、Ｘ側及びＹ側の２レーンのデジタル信号を出力するバタフライフィルタと、前記バタフライフィルタのＸ側出力信号を入力し、複数の信号系列候補に伝送路モデルの伝達関数を作用させてＸ側の複数の対照信号を生成し、入力された前記バタフライフィルタの前記Ｘ側出力信号と前記Ｘ側の対照信号との差分を評価することで最も尤もらしい送信信号時間系列を推定する最尤系列推定により、Ｘ側受信信号を復号するＸ側最尤系列復号ブロックと、前記バタフライフィルタのＹ側出力信号を入力し、複数の信号系列候補に伝送路モデルの伝達関数を作用させてＹ側の複数の対照信号を生成し、入力された前記バタフライフィルタの前記Ｙ側出力信号と前記Ｙ側の対照信号との差分を評価することで最も尤もらしい送信信号時間系列を推定する最尤系列推定により、Ｙ側受信信号を復号するＹ側最尤系列復号ブロックと、前記Ｘ側最尤系列復号ブロックのＸ偏波同相成分及びＸ偏波直交位相成分の出力データを入力し、Ｘ側の信号を再生して出力するＸ側信号再生ブロックと、前記Ｙ側最尤系列復号ブロックのＹ偏波同相成分及びＹ偏波直交位相成分の出力データを入力し、Ｙ側の信号を再生して出力するＹ側信号再生ブロックと、前記Ｘ側信号再生ブロックの出力信号を入力し、入力された前記Ｘ側信号再生ブロックの前記出力信号に対して、前記Ｘ側最尤系列復号ブロックで用いられる前記伝送路モデルと等価な歪を付加して出力するＸ側帰還歪付加フィルタと、前記Ｙ側信号再生ブロックの出力信号を入力し、入力された前記Ｙ側信号再生ブロックの前記出力信号に対して、前記Ｙ側最尤系列復号ブロックで用いられる前記伝送路モデルと等価な歪を付加して出力するＹ側帰還歪付加フィルタと、前記Ｘ側帰還歪付加フィルタの出力信号をＸ側ターゲット信号として入力し、前記バタフライフィルタへのＸ側入力信号及びＹ側入力信号を、入力側Ｘ信号及び入力側Ｙ信号として入力し、前記Ｘ側ターゲット信号と前記入力側Ｘ信号の差、及び前記Ｘ側ターゲット信号と前記入力側Ｙ信号との差を誤差信号として、ＬＭＳ（Least Mean Squared）アルゴリズムにより、前記バタフライフィルタのＸ側出力へ結線された２つの線形適応フィルタのタップ係数を更新するＸ側適応等化フィルタ制御ブロックと、前記Ｙ側帰還歪付加フィルタの出力信号をＹ側ターゲット信号として入力し、前記入力側Ｙ信号及び前記入力側Ｘ信号を入力し、前記Ｙ側ターゲット信号と前記入力側Ｙ信号との差、及び前記Ｙ側ターゲット信号と前記入力側Ｘ信号との差を誤差信号として、前記ＬＭＳアルゴリズムにより、前記バタフライフィルタのＹ側出力へ結線された２つの線形適応フィルタのタップ係数を更新するＹ側適応等化フィルタ制御ブロックとを備えるデジタル信号処理装置である。

　本発明において、前記バタフライフィルタへの前記Ｘ側入力信号に対して、前記Ｘ側最尤系列復号ブロックの遅延と前記Ｘ側帰還歪付加フィルタの遅延との和に等しい量の遅延を与え、前記Ｘ側適応等化フィルタ制御ブロックの前記入力側Ｘ信号、及び前記Ｙ側適応等化フィルタ制御ブロックの前記入力側Ｘ信号として供給するＸ入力側遅延回路と、前記バタフライフィルタへの前記Ｙ側入力信号に対して、前記Ｙ側最尤系列復号ブロックの遅延と前記Ｙ側帰還歪付加フィルタの遅延との和に等しい量の遅延を与え、前記Ｙ側適応等化フィルタ制御ブロックの前記入力側Ｙ信号、及び前記Ｘ側適応等化フィルタ制御ブロックの前記入力側Ｙ信号として供給するＹ入力側遅延回路とを更に備えることが好ましい。

　本発明において、前記バタフライフィルタの前記Ｘ側出力信号を入力し、キャリア位相オフセットを推定し、Ｘ側位相補償信号及びＸ側位相逆補償信号を出力するＸ側キャリア位相推定ブロックと、前記バタフライフィルタの前記Ｘ側出力信号を主信号として入力し、前記Ｘ側キャリア位相推定ブロックからの前記Ｘ側位相補償信号を入力し、前記バタフライフィルタの前記Ｘ側出力信号に前記Ｘ側位相補償信号を作用させた上で、前記Ｘ側最尤系列復号ブロックに供給するＸ側位相補償回路と、前記Ｘ側帰還歪付加フィルタからの前記出力信号を主信号として入力し、前記Ｘ側キャリア位相推定ブロックからの前記Ｘ側位相逆補償信号を入力し、前記Ｘ側帰還歪付加フィルタからの前記出力信号に前記Ｘ側位相逆補償信号を作用させた上で前記Ｘ側適応等化フィルタ制御ブロックの前記Ｘ側ターゲット信号として出力するＸ側位相逆補償回路と、前記バタフライフィルタの前記Ｙ側出力信号を入力し、キャリア位相オフセットを推定し、Ｙ側位相補償信号及びＹ側位相逆補償信号を出力するＹ側キャリア位相推定ブロックと、前記バタフライフィルタの前記Ｙ側出力信号を主信号として入力し、前記Ｙ側キャリア位相推定ブロックからの前記Ｙ側位相補償信号を入力し、前記バタフライフィルタの前記Ｙ側出力信号に前記Ｙ側位相補償信号を作用させた上で、前記Ｙ側最尤系列復号ブロックに供給するＹ側位相補償回路と、前記Ｙ側帰還歪付加フィルタからの前記出力信号を主信号として入力し、前記Ｙ側キャリア位相推定ブロックからの前記Ｙ側位相逆補償信号を入力し、前記Ｙ側帰還歪付加フィルタからの前記出力信号に前記Ｙ側位相逆補償信号を作用させた上で前記Ｙ側適応等化フィルタ制御ブロックの前記Ｙ側ターゲット信号として出力するＹ側位相逆補償回路とを更に備えることが好ましい。

　本発明において、前記バタフライフィルタの前記Ｘ側出力信号に対して、前記Ｘ側キャリア位相推定ブロックの遅延に等しい量の遅延を与え、前記Ｘ側位相補償回路へ出力するＸ側主信号遅延回路と、前記バタフライフィルタの前記Ｙ側出力信号に対して、前記Ｙ側キャリア位相推定ブロックの遅延に等しい量の遅延を与え、前記Ｙ側位相補償回路へ出力するＹ側主信号遅延回路と、前記Ｘ側キャリア位相推定ブロックの前記Ｘ側位相逆補償信号に対して、前記Ｘ側最尤系列復号ブロックの遅延と前記Ｘ側帰還歪付加フィルタの遅延との和に等しい量の遅延を与え、前記Ｘ側位相逆補償回路へ出力するＸ側位相逆補償信号遅延回路と、前記Ｙ側キャリア位相推定ブロックの前記Ｙ側位相逆補償信号に対して、前記Ｙ側最尤系列復号ブロック遅延と前記Ｙ側帰還歪付加フィルタの遅延との和に等しい量の遅延を与え、前記Ｙ側位相逆補償回路へ出力するＹ側位相逆補償信号遅延回路と、前記バタフライフィルタへの前記Ｘ側入力信号に対して、前記Ｘ側主信号遅延回路の前記遅延と前記Ｘ側最尤系列復号ブロックの前記遅延と前記Ｘ側帰還歪付加フィルタの前記遅延との和に等しい量の遅延を与え、前記Ｘ側適応等化フィルタ制御ブロック及び前記Ｙ側適応等化フィルタ制御ブロックの前記入力側Ｘ信号として出力するＸ入力側遅延回路と、前記バタフライフィルタへの前記Ｙ側入力信号に対して、前記Ｙ側主信号遅延回路の前記遅延と前記Ｙ側最尤系列復号ブロックの前記遅延と前記Ｙ側帰還歪付加フィルタの前記遅延との和に等しい量の遅延を与え、前記Ｙ側適応等化フィルタ制御ブロック及び前記Ｘ側適応等化フィルタ制御ブロックの前記入力側Ｙ信号として出力するＹ入力側遅延回路とを更に備えることが好ましい。

　本発明において、前記アナログデジタルコンバータから出力される前記デジタル電気信号を入力し、Ｘ偏波チャネルとＹ偏波チャネルの間のクロストークを除去し、偏波分離されたＸ側信号およびＹ側信号を生成する１タップバタフライフィルタと、前記１タップバタフライフィルタから出力される前記Ｘ側信号および前記Ｙ側信号の周波数オフセットを補償し、周波数オフセット補償されたＸ側信号およびＹ側信号を前記バタフライフィルタへ出力する周波数オフセット補償回路とをさらに具備することが好ましい。

　この発明によれば、判定帰還を行う適応等化フィルタを採用し、帰還ループに帯域制限に対応する固定フィルタを挿入することにより、挿入された固定フィルタに対応する量だけのシンボル間干渉が残存するように適応フィルタのパラメータを最適化することができる。

本発明の一実施形態によるデジタル信号処理装置の基本構成（その１）を示すブロック図である。 本発明の一実施形態によるデジタル信号処理装置の基本構成（その２）を示すブロック図である。 本発明の一実施形態によるデジタル信号処理装置の基本構成（その３）を示すブロック図である。 本発明の一実施形態によるデジタル信号処理装置の基本構成（その４）を示すブロック図である。 本発明の一実施形態によるデジタル信号処理装置の基本構成（その５）を示すブロック図である。 本発明の一実施形態によるデジタル信号処理装置の基本構成（その６）を示すブロック図である。 本発明の一実施形態によるデジタル信号処理装置の基本構成（その７）を示すブロック図である。 本発明の一実施形態によるデジタル信号処理装置の基本構成（その８）を示すブロック図である。 本発明の一実施形態によるデジタル信号処理装置の基本構成（その９）を示すブロック図である。 本発明の一実施形態によるデジタル信号処理装置の基本構成（その１０）を示すブロック図である。 図１０に示したデジタル信号処理装置を受信装置に組み込んだ光伝送リンクのブロック図である。 本発明の第１実施形態によるデジタル信号処理装置を組み込んだ光受信機の構成を示すブロック図である。 本第１実施形態における外部環境、すなわち、デジタル信号処理装置を受信装置に組み込んだ光伝送リンクのブロック図である。 帯域制限がシンボルレート比０．９倍（９ＧＨｚ）のときのビット誤り率のＯＳＮＲ依存性を示す図である。 横軸にシンボルレート正規化光信号－３ｄＢ帯域幅、縦軸にビット誤り率１０^－３のときのＯＳＮＲを示す図である。 本発明の第２実施形態によるデジタル信号処理装置を組み込んだ光受信機の構成を示すブロック図である。 本第２実施形態における外部環境、すなわち、デジタル信号処理装置を受信装置に組み込んだ光伝送リンクのブロック図である。 バタフライフィルタの構成を示すブロック図である。

　以下、本発明の一実施形態を、図面を参照して説明する。
　従来、帯域制限歪による符号間干渉を残存させつつ、それ以外の信号歪みや、偏波クロストークを補償する機能を有する適応等化フィルタの存在は知られていなかった。本発明の一実施形態による適応等化フィルタは、判定帰還を行う適応等化フィルタの帰還ループに帯域制限に対応する固定フィルタを挿入することを特徴としている。これにより、挿入した固定フィルタに対応するシンボル間干渉を残存させることができる効果を奏する。

　図１は、本発明の一実施形態によるデジタル信号処理装置の基本構成（その１）を示すブロック図である。デジタル信号処理装置は、光ファイバ通信用途の光信号受信機に含まれ、光電変換装置、アナログデジタルコンバータによって光信号から変換されたデジタル信号を処理する。デジタル信号処理装置は、線形適応フィルタ（ＦＩＲ）１、最尤系列復号器（ＭＬＳＥ）２、信号再生器（Ｄａｔａ→Ｓｉｇｎａｌ）３、帰還歪付加フィルタ（歪付加）４、及び適応等化フィルタ制御ブロック（適応制御）５を備えている。

　線形適応フィルタ１は、動的に制御可能な線形の伝達関数を、入力信号（デジタル信号）に作用させて出力する。最尤系列復号器２は、線形適応フィルタ１の出力信号を入力し、複数の信号系列候補に伝送路モデルの伝達関数を作用させて複数の対照信号を生成し、入力信号と対照信号との差分を評価することで最も尤もらしい送信時間系列を推定する最尤系列推定により受信信号を復号する。信号再生器３は、最尤系列復号器２からの復号データを入力し、復号データに対応する信号を生成する。

　帰還歪付加フィルタ４は、信号再生器３からの出力信号を入力し、最尤系列復号器２の中で用いられる伝送路モデルと等価な歪を付加して出力する。適応等化フィルタ制御ブロック５は、帰還歪付加フィルタ４の出力であるターゲット信号と、線形適応フィルタ１への入力信号とを入力し、ターゲット信号と入力信号との差を誤差信号として、ＬＭＳ（Least Mean Square）アルゴリズムにより、線形適応フィルタ（ＦＩＲ）１のタップ係数を更新する。

　図２は、本発明の一実施形態によるデジタル信号処理装置の基本構成（その２）を示すブロック図である。なお、図１に対応する部分には同一の符号を付けて説明を省略する。入力側遅延回路６は、適応等化フィルタ制御ブロック５の前段に配置され、線形適応フィルタ１への入力信号を入力し、最尤系列復号器２の遅延と帰還歪付加フィルタ４の遅延との和に等しい量の遅延を与えて、適応等化フィルタ制御ブロック５に供給する。

　図３は、本発明の一実施形態によるデジタル信号処理装置の基本構成（その３）を示すブロック図である。なお、図１に対応する部分には同一の符号を付けて説明を省略する。キャリア位相推定回路７は、線形適応フィルタ１の出力信号を入力し、キャリア周波数・位相オフセットを推定し、補償信号ｅ^－ｊθ、及び補償信号の逆数である逆補償信号ｅ^ｊθを出力する。

　位相補償回路８は、線形適応フィルタ１と最尤系列復号器２との中間に配置され、線形適応フィルタ１の出力信号を主信号として入力し、キャリア位相推定回路７から出力された位相補償信号を補償信号として入力し、主信号に補償信号を作用させた上で最尤系列復号器２に供給する。

　位相逆補償回路９は、帰還歪付加フィルタ４と適応等化フィルタ制御ブロック５との中間に配置され、帰還歪付加フィルタ４の出力信号を主信号として入力し、キャリア位相推定回路７から出力された逆補償信号を補償信号として入力し、主信号に補償信号を作用させた上で適応等化フィルタ制御ブロック５に供給する。

　図４は、本発明の一実施形態によるデジタル信号処理装置の基本構成（その４）を示すブロック図である。なお、図３に対応する部分には同一の符号を付けて説明を省略する。主信号遅延回路６－１は、線形適応フィルタ１の出力と位相補償回路８の入力との間に配置され、位相推定の遅延に等しい量の遅延を与える。入力側遅延回路６－２は、適応等化フィルタ制御ブロック５の前段に配置され、線形適応フィルタ１への入力信号を入力し、最尤系列復号器２の遅延と、帰還歪付加フィルタ４の遅延と、主信号遅延回路６－１の遅延との総和に等しい量の遅延を与え、適応等化フィルタ制御ブロック５に供給する。位相逆補償信号遅延回路６－３は、キャリア位相推定回路７と位相逆補償回路９との間に介挿され、キャリア位相推定回路７から出力される逆補償信号に対して、最尤系列復号器２の遅延と帰還歪付加フィルタ４の遅延との和に等しい量の遅延を与える。

　図５は、本発明の一実施形態によるデジタル信号処理装置の基本構成（その５）を示すブロック図である。なお、図１に対応する部分には同一の符号を付けて説明を省略する。図５に示すデジタル信号処理装置は、図１に示す構成に対して、帯域制限推定回路１０をさらに備えている。帯域制限推定回路１０は、デジタル信号処理装置への入力信号（すなわち、アナログデジタルコンバータによって光信号から変換されたデジタル信号）を入力し、光伝送リンクにおける伝送の過程で光信号が光送信機，伝送路，光受信機などから受ける帯域制限幅およびロールオフ形状を当該デジタル信号に基づいて推定して、帯域制限を特徴付けるパラメータを生成し、生成されたパラメータを最尤系列復号器２および帰還歪付加フィルタ４に出力する。最尤系列復号器２は、帯域制限推定回路１０から出力されるパラメータを入力し、複数の信号系列候補に伝送路モデルの伝達関数を作用させて複数の対照信号を生成する際に、入力されたパラメータを用いる。帰還歪付加フィルタ４は、帯域制限推定回路１０から出力されるパラメータを入力し、入力されたパラメータを利用して、信号再生器３からの出力信号に対して帯域制限に対応する帯域制限歪を与える。以上の構成によれば、最尤系列復号器２および帰還歪付加フィルタ４に対して、入力されるデジタル信号に対応した最適な帯域制限モデルを与えることができる。

　図６は、本発明の一実施形態によるデジタル信号処理装置の基本構成（その６）を示すブロック図である。デジタル信号処理装置は、光ファイバ通信用途の光信号受信機に含まれ、光電変換装置、アナログデジタルコンバータによって、偏波多重された光信号から変換された２レーンの複素形式のデジタル電気信号を処理する。デジタル信号処理装置は、バタフライフィルタ２０、Ｘ側最尤系列復号器（Ｘ側ＭＬＳＥ復号ブロック）２１－１、Ｙ側最尤系列復号器（Ｙ側ＭＬＳＥ復号ブロック）２１－２、Ｘ側信号再生ブロック２２－１、Ｙ側信号再生ブロック２２－２、Ｘ側帰還歪付加フィルタ（歪付加）２３－１、Ｙ側帰還歪付加フィルタ２３－２、Ｘ側適応等化フィルタ制御ブロック（適応制御）２４－１、及びＹ側適応等化フィルタ制御ブロック２４－２を備えている。

　バタフライフィルタ２０は、２つの入力と２つの出力との間を、外部から制御可能な伝達関数を持つ４つの線形適応フィルタを介して、ストレート、及びクロスに接続した構成を有し、２レーンのデジタル電気信号を入力し、Ｘ側、及びＹ側の２レーンのデジタル信号を出力する。Ｘ側最尤系列復号器２１－１は、バタフライフィルタ２０のＸ側出力信号を入力し、複数の信号系列候補に伝送路モデルの伝達関数を作用させて複数の対照信号を生成し、入力信号と対照信号との差分を評価することで最も尤もらしい送信信号時間系列を推定する最尤系列推定によりＸ側受信信号を復号する。Ｙ側最尤系列復号器２１－２は、バタフライフィルタ２０のＹ側出力信号を入力し、複数の信号系列候補に伝送路モデルの伝達関数を作用させて複数の対照信号を生成し、入力信号と対照信号との差分を評価することで最も尤もらしい送信信号時間系列を推定する最尤系列推定によりＹ側受信信号を復号する。

　Ｘ側信号再生ブロック２２－１は、Ｘ側最尤系列復号器２１－１のＸ偏波同相成分、及びＸ偏波直交位相成分の出力データを入力し、Ｘ側の信号を再生して出力する。Ｙ側信号再生ブロック２２－２は、Ｙ側最尤系列復号器２１－２のＹ偏波同相成分、及びＹ偏波直交位相成分の出力データを入力し、Ｙ側の信号を再生して出力する。Ｘ側帰還歪付加フィルタ２３－１は、Ｘ側信号再生ブロック２２－１の出力信号を入力し、Ｘ側最尤系列復号器２１－１の中で用いられる伝送路モデルと等価な歪を付加して出力する。Ｙ側帰還歪付加フィルタ２３－２は、Ｙ側信号再生ブロック２２－２の出力信号を入力し、Ｙ側最尤系列復号器２１－２の中で用いられる伝送路モデルと等価な歪を付加して出力する。

　Ｘ側適応等化フィルタ制御ブロック２４－１は、Ｘ側帰還歪付加フィルタ２３－１の出力をターゲット信号として入力し、バタフライフィルタ２０へのＸ側入力信号及びＹ側入力信号を、入力側Ｘ信号及び入力側Ｙ信号として入力し、ターゲット信号と入力側Ｘ信号との差、及びターゲット信号と入力側Ｙ信号との差を誤差信号としてＬｅａｓｔ　Ｍｅａｎ　Ｓｑｕａｒｅｄアルゴリズムにより、バタフライフィルタ２０のＸ側出力へ結線された２つのＦＩＲフィルタのタップ係数を更新する。

　Ｙ側適応等化フィルタ制御ブロック２４－２は、Ｙ側帰還歪付加フィルタ２３－２の出力をターゲット信号として入力し、バタフライフィルタ２０へのＹ側入力信号及びＸ側入力信号を、入力側Ｙ信号及び入力側Ｘ信号として入力し、ターゲット信号と入力側Ｙ信号との差、及びターゲット信号と入力側Ｘ信号との差を誤差信号としてＬｅａｓｔ　Ｍｅａｎ　Ｓｑｕａｒｅｄアルゴリズムにより、バタフライフィルタ２０のＹ側出力へ結線された２つのＦＩＲフィルタのタップ係数を更新する。

　図７は、本発明の一実施形態によるデジタル信号処理装置の基本構成（その７）を示すブロック図である。なお、図６に対応する部分には同一の符号を付けて説明を省略する。デジタル信号処理装置は、図６に示す構成に対して、Ｘ入力側遅延回路２５－１とＹ入力側遅延回路２５－２とを更に備えている。Ｘ入力側遅延回路２５－１は、バタフライフィルタ２０のＸ側入力へ供給される信号を入力し、当該信号に対して、Ｘ側最尤系列復号器２１－１の遅延とＸ側帰還歪付加フィルタ２３－１の遅延との和に等しい量の遅延を与えて、Ｘ側及びＹ側適応等化フィルタ制御ブロック２４－１、２４－２の入力側Ｘ信号入力に出力する。Ｙ入力側遅延回路２５－２は、バタフライフィルタ２０のＹ側入力へ供給される信号を入力し、当該信号に対して、Ｙ側最尤系列復号器２１－２の遅延とＹ側帰還歪付加フィルタ２３－２の遅延との和に等しい量の遅延を与えて、Ｙ側及びＸ側適応等化フィルタ制御ブロック２４－２、２４－１の入力側Ｙ信号入力に出力する。

　図８は、本発明の一実施形態によるデジタル信号処理装置の基本構成（その８）を示すブロック図である。なお、図６に対応する部分には同一の符号を付けて説明を省略する。デジタル信号処理装置は、図６に示す構成に対して、Ｘ側キャリア位相推定ブロック２６－１、Ｙ側キャリア位相推定ブロック２６－２、Ｘ側位相補償回路２７－１、Ｙ側位相補償回路２７－２、Ｘ側位相逆補償回路２８－１、Ｙ側位相逆補償回路２８－２とを更に備えている。

　Ｘ側キャリア位相推定ブロック２６－１は、バタフライフィルタ２０のＸ側出力信号を入力し、キャリア位相オフセットを推定し、位相補償信号及び位相逆補償信号を出力する。Ｘ側位相補償回路２７－１は、バタフライフィルタ２０のＸ側出力と、Ｘ側最尤系列復号器２１－１との間に挿入され、バタフライフィルタ２０のＸ側出力を主信号として入力し、Ｘ側キャリア位相推定ブロック２６－１の位相補償信号を補償信号として入力し、主信号に補償信号を作用させた上で、Ｘ側最尤系列復号器２１－１に対して出力する。

　Ｘ側位相逆補償回路２８－１は、Ｘ側帰還歪付加フィルタ２３－１とＸ側適応等化フィルタ制御ブロック２４－１との間に挿入され、Ｘ側帰還歪付加フィルタ２３－１からの信号を主信号として入力し、Ｘ側キャリア位相推定ブロック２６－１からの位相逆補償信号を補償信号として入力し、主信号に補償信号を作用させた上でＸ側適応等化フィルタ制御ブロック２４－１のターゲット信号入力として出力する。

　Ｙ側キャリア位相推定ブロック２６－２は、バタフライフィルタ２０のＹ側出力信号を入力し、キャリア位相オフセットを推定し、位相補償信号及び位相逆補償信号を出力する。Ｙ側位相補償回路２７－２は、バタフライフィルタ２０のＹ側出力と、Ｙ側最尤系列復号器２１－２との間に挿入され、バタフライフィルタ２０のＹ側出力を主信号として入力し、Ｙ側キャリア位相推定ブロック２６－２の位相補償信号を補償信号として入力し、主信号に補償信号を作用させた上で、Ｙ側最尤系列復号器２１－２に対して出力する。

　Ｙ側位相逆補償回路２８－２は、Ｙ側帰還歪付加フィルタ２３－２とＹ側適応等化フィルタ制御ブロック２４－２との間に挿入され、Ｙ側帰還歪付加フィルタ２３－２からの信号を主信号として入力し、Ｙ側キャリア位相推定ブロック２６－２からの位相逆補償信号を補償信号として入力し、主信号に補償信号を作用させた上でＹ側適応等化フィルタ制御ブロック２４－２のターゲット信号入力として出力する。

　図９は、本発明の一実施形態によるデジタル信号処理装置の基本構成（その９）を示すブロック図である。なお、図６に対応する部分には同一の符号を付けて説明を省略する。デジタル信号処理装置は、図６に示す構成に対して、Ｘ側主信号遅延回路３０－１、Ｙ側主信号遅延回路３０－２、Ｘ側位相逆補償信号遅延回路３１－１、Ｙ側位相逆補償信号遅延回路３１－２、Ｘ入力側遅延回路３２－１、Ｙ入力側遅延回路３２－２を更に備えている。

　Ｘ側主信号遅延回路３０－１は、バタフライフィルタ２０のＸ側出力とＸ側位相補償回路２７－１との間に挿入され、Ｘ側キャリア位相推定ブロック２６－１の遅延に等しい量の遅延を与える。Ｙ側主信号遅延回路３０－２は、バタフライフィルタ２０のＹ側出力とＹ側位相補償回路２７－２との間に挿入され、Ｙ側キャリア位相推定ブロック２６－２の遅延に等しい量の遅延を与える。

　Ｘ側位相逆補償信号遅延回路３１－１は、Ｘ側キャリア位相推定ブロック２６－１の位相逆補償出力とＸ側位相逆補償回路２８－１との中間に挿入され、Ｘ側最尤系列復号器２１－１の遅延とＸ側帰還歪付加フィルタ２３－１との遅延の和に等しい量の遅延を与える。Ｙ側位相逆補償信号遅延回路３１－２は、Ｙ側キャリア位相推定ブロック２６－２の位相逆補償出力とＹ側位相逆補償回路２８－２との間に挿入され、Ｙ側最尤系列復号器２１－２の遅延とＹ側帰還歪付加フィルタ２３－２との遅延の和に等しい量の遅延を与える。

　Ｘ入力側遅延回路３２－１は、バタフライフィルタ２０のＸ側入力へ供給される信号を入力し、当該信号に対して、Ｘ側主信号遅延回路３０－１の遅延とＸ側最尤系列復号器２１－１の遅延とＸ側帰還歪付加フィルタ２３－１の遅延との和に等しい量の遅延を与えて、Ｘ側及びＹ側適応等化フィルタ制御ブロック２４－１、２４－２のＸ側信号入力に出力する。Ｙ入力側遅延回路３２－２は、バタフライフィルタ２０のＹ側入力へ供給される信号を入力し、当該信号に対して、Ｙ側主信号遅延回路３０－２の遅延とＹ側最尤系列復号器２１－２の遅延とＹ側帰還歪付加フィルタ２３－２の遅延との和に等しい量の遅延を与えて、Ｙ側及びＸ側適応等化フィルタ制御ブロック２４－２、２４－１のＹ側信号入力に出力する。

　図１０は、本発明の一実施形態によるデジタル信号処理装置の基本構成（その１０）を示すブロック図である。図６に対応する部分には同一の符号を付けて説明を省略する。このデジタル信号処理装置は、図６に示す構成に対して、１タップバタフライフィルタ３３および周波数オフセット補償回路３４を更に備えている。１タップバタフライフィルタ３３には既存の１タップバタフライフィルタを用いることができる。同様に、周波数オフセット補償回路３４には、既存の周波数オフセット補償回路を用いることができる。例えば、周波数オフセット補償回路３４は、ビタビ・ビタビ（Viterbi-Viterbi）アルゴリズムを用いた回路または仮判定回路とＰＬＬ（Phase Locked Loop）回路によって構成される。なお、例えば図８に示したデジタル信号処理装置も周波数オフセット補償を行っているが、図１０に示したデジタル信号処理装置とは周波数オフセット補償を行う位置が異なっている。

　また、図１１は、図１０に示したデジタル信号処理装置を受信装置に組み込んだ光伝送リンクのブロック図である。この光伝送リンクは、送信機１１０，光ファイバ伝送路１１０，コヒーレント検波器１２０，局部発振レーザ１３０，アナログデジタルコンバータ１４０，受信信号処理回路１５０を備えている。また、送信機１００は、光変調器１０１および送信レーザ１０２を備えている。コヒーレント検波器１２０，局部発振レーザ１３０，アナログデジタルコンバータ１４０，受信信号処理回路１５０が、受信装置を構成する。また、受信信号処理回路１５０が図１０に示したデジタル信号処理装置に相当し、アナログデジタルコンバータ１４０の出力するデジタル信号が、図１０に示す１タップバタフライフィルタ３３に供給される。なお、コヒーレント検波器１２０および局部発振レーザ１３０は、上述した説明で図示を省略していた光電変換装置に相当する。

　バタフライフィルタ２０ならびにＸ側適応等化フィルタ制御ブロック２４－１およびＹ側適応等化フィルタ制御ブロック２４－２への入力信号は、周波数オフセットが除去されていることが好ましい。一般に、送信機１００内の送信レーザ１０２の発振波長と受信装置内の局部発振レーザ１３０の発振波長はわずかに異なるため、コヒーレント検波器１２０の出力信号は数ＧＨｚ程度の周波数オフセットを持っている。そこで、図１０に示したデジタル信号処理装置は、入力信号から周波数オフセットを除去するための回路として、周波数オフセット補償回路３４を備えている。また、現在知られている方法（例えば、ビタビ・ビタビアルゴリズム）では、周波数オフセット補償に先立って、偏波チャネルを分離することが必要である。このため、図１０に示したデジタル信号処理装置は、偏波チャネル分離のための１タップバタフライフィルタ３３を周波数オフセット補償回路３４の前段に備えている。

　光変調器１０１は、送信レーザ１０２の出力を伝送すべきデータで変調して当該データを偏波多重ＱＰＳＫ光信号にマッピングし、当該偏波多重ＱＰＳＫ光信号を光ファイバ伝送路１１０に送出する。コヒーレント検波器１２０は、局部発振レーザ１３０の出力信号を用いて、光ファイバ伝送路１１０を伝搬してきた偏波多重ＱＰＳＫ光信号をコヒーレント検波してアナログ電気信号に変換する。アナログデジタルコンバータ１４０は、コヒーレント検波器１２０から出力されるアナログ電気信号をデジタル信号に変換し、変換されたデジタル信号を受信信号処理回路１５０（図１０に示すデジタル信号処理装置）に出力する。このデジタル信号は、Ｘ偏波チャネル信号およびＹ偏波チャネル信号が混合された状態となっており、送信レーザ１０２と局部発振レーザ１３０との間の周波数ずれに由来する周波数オフセットを持っている。例えば、周波数オフセットの量は最大で２ＧＨｚ程度である。

　次に、図１０に示すデジタル信号処理装置において、デジタル信号は１タップバタフライフィルタ３３に入力される。１タップバタフライフィルタ３３は、ＣＭＡによって適応制御され、Ｘ偏波チャネルとＹ偏波チャネルの間のクロストークを除去してＸチャネル偏波およびＹチャネル偏波を分離し、偏波分離されたＸ側信号およびＹ側信号を周波数オフセット補償回路３４に出力する。周波数オフセット補償回路３４は、１タップバタフライフィルタ３３のＸ側信号およびＹ側信号を入力とし、周波数オフセットを除去して、周波数オフセットが補償されたＸ側信号およびＹ側信号をバタフライフィルタ２０ならびにＸ側適応等化フィルタ制御ブロック２４－１及びＹ側適応等化フィルタ制御ブロック２４－２に出力する。これ以後の動作は、図６に示したデジタル信号処理装置の動作と同様であるため、ここでは説明を省略する。

　上記デジタル信号処理装置の利点としては例えば次のものが挙げられる。第１に、周波数オフセット補償を安定的に行うことができる。第２に、バタフライフィルタ２０に入力される偏波状態が一定になるため、バタフライフィルタ２０の初期収束動作が安定する。第３に、入力偏波変動に対してロバストになる。

　なお、図６に示すデジタル信号処理装置に関連して説明したように、バタフライフィルタ２０は、ＦＩＲフィルタを用いて構成されたマルチタップバタフライフィルタである。１タップバタフライフィルタ３３は、マルチタップバタフライフィルタのように歪補償を行うことができないため、１タップバタフライフィルタ３３を設けた構成においても、歪補償のためにバタフライフィルタ２０が必要となる。

Ａ．第１実施形態
　以下、上述したデジタル信号処理装置を実現するための第１実施形態について説明する。図１２は、本発明の第１実施形態によるデジタル信号処理装置を組み込んだ光受信機の構成を示すブロック図である。また、図１３は、本第１実施形態における外部環境、すなわち、デジタル信号処理装置を受信装置に組み込んだ光伝送リンクのブロック図である。

　まず、図１３を参照して外部環境について説明すると、光送信機６０は、偏波多重４値位相変調の信号を生成し、伝送路６２に入力する。光信号は、伝送路６２中で波長分散、偏波モード分散、帯域制限歪、偏波状態の回転、及び光アンプ（図示省略）の自然放出光に由来する雑音が付加され（帯域制限６１、６３）、光受信機（光フロントエンド６４、デジタル信号処理装置６５）に入力される。

　図１２に示すように、光受信機への入力光は、９０°光ハイブリッド（光フロントエンド）４０（光フロントエンド６４に相当）において、局部発振器（ＬＯ）４１からの局部発振光と混合され、４組のバランスフォトダイオードでホモダイン検波される。これにより、光信号は、４レーンのベースバンドのアナログ電気信号に変換される。４レーンは、それぞれ、Ｘ偏波同相成分及び直交位相成分、Ｙ偏波同相成分及び直交位相成分に対応するが、この段階では、伝送路６２中での偏波状態の回転の影響で、それぞれの信号は、線形混合されている。

　上記アナログ電気信号は、アナログデジタル変換器（以下、ＡＤＣ）によりデジタル化され、さらにリサンプル回路により１シンボル当たり２サンプルの４レーンのデジタル信号に変換される。４レーンのデジタル信号は、同相成分を実部（real）、直交位相成分を虚部（imag）とする複素数として扱われ、Ｘ偏波及びＹ偏波に対応する２レーンの複素デジタル信号として扱われる。そのために、変換回路４２－１及び４２－２は、光フロントエンド４０から出力される４レーンのデジタル信号（実信号）をＸ偏波及びＹ偏波に対応する２レーンの複素デジタル信号に変換する。

　Ｘ偏波、及びＹ偏波の複素デジタル信号は、適応制御されたバタフライフィルタ４３に入力される。適応等化アルゴリズムが適切に動作していれば、ここで、ＸＹ偏波間のクロストークと波長分散、偏波モード分散などの線形波形歪が補償される。バタフライフィルタ４３は、ストレートまたはクロス結線された４つの有限インパルス応答フィルタ（ＦＩＲフィルタ）で構成されている。ＦＩＲフィルタの出力は、２：１にダウンサンプルされ、バタフライフィルタ４３の出力信号は、１シンボル当たり１サンプルの信号となる。

　バタフライフィルタ４３の出力は、Ｘ側位相補償回路５０－１及びＹ側位相補償回路５０－２において、キャリア位相推定回路４４－１、４４－２からの位相補償信号に基づいて、周波数、及び位相オフセットが補償される。そして、Ｘ側位相補償回路５０－１及びＹ側位相補償回路５０－２から出力される２レーンの複素デジタル信号は、変換回路４９－１及び４９－２により、それぞれ同相成分（実部（real））と直交位相成分（虚部（imag））とに分離され、４レーンのデジタル信号（実信号）に変換される。これにより、Ｘ偏波同相成分、及び直交位相成分、Ｙ偏波同相成分、及び直交位相成分の４レーンのデジタル信号となり、４つの互いに独立した最尤系列推定復号器（ＭＬＳＥ）４５－１～４５－４に入力される。

　これらの最尤系列推定復号器４５－１～４５－４は、対照信号を生成するための伝送路モデルを内蔵している。本第１実施形態では、その伝送路モデルは、帯域制限に相当し、伝達関数の絶対値が実際に信号の通る伝送路のそれと一致するように調整する。換言すれば、最尤系列推定復号器４５－１～４５－４の伝送路モデルは、実際の伝送路の帯域制限を再現するよう調整する。

　最尤系列推定復号器４５－１～４５－４の復号出力は、Ｘ偏波に対応する２レーン、Ｙ偏波に対応する２レーン毎に、Ｘ側、Ｙ側の信号再生ブロック４６－１、４６－２に入力され、ここで、再び、１シンボル当たり１サンプルのＱＰＳＫ信号に変換される。再生された信号は、ＦＩＲフィルタで構成された帰還歪付加フィルタ４７－１、４７－２に入力される。

　帰還歪付加フィルタ４７－１、４７－２は、最尤系列推定復号器４５－１～４５－４に内蔵された対照信号生成用の伝送路モデルと等価な伝達特性を持ち、入力信号に符号間干渉を与えて出力する。この帰還歪付加フィルタ４７－１、４７－２の特性がバタフライフィルタ４３と最尤系列推定復号器４５－１～４５－４の歪補償分担を決定する。帰還歪付加フィルタ４７－１、４７－２の出力は、Ｘ側位相逆補償回路５１－１，Ｙ側位相逆補償回路５１－２を介して、ＬＭＳアルゴリズムで動作するバタフライフィルタ適応制御ブロック（ＬＭＳ）４８－１、４８－２に、ターゲット信号として入力される。

　一方、バタフライフィルタ４３への入力信号も、遅延回路５２－１、５２－２を介して、バタフライフィルタ適応制御ブロック４８－１、４８－２に入力信号として入力されている。バタフライフィルタ適応制御ブロック４８－１、４８－２は、入力信号とターゲット信号との差分を誤差信号として用いて、バタフライフィルタ４３のタップ係数を更新する。

　Ｘ側位相補償回路５０－１は、バタフライフィルタ４３のＸ側出力と、変換回路４９－１との間に挿入され、バタフライフィルタ４３のＸ側出力を主信号として入力し、キャリア位相推定ブロック４４－１の位相補償信号を補償信号として入力し、主信号に補償信号を作用させた上で、変換回路４９－１に対して出力する。Ｙ側位相補償回路５０－２は、バタフライフィルタ４３のＹ側出力と、変換回路４９－２との間に挿入され、バタフライフィルタ４３のＹ側出力を主信号として入力し、キャリア位相推定ブロック４４－２の位相補償信号を補償信号として入力し、主信号に補償信号を作用させた上で、変換回路４９－２に対して出力する。

　Ｘ側位相逆補償回路５１－１は、Ｘ側帰還歪付加フィルタ４７－１とバタフライフィルタ適応制御ブロック４８－１との間に挿入され、Ｘ側帰還歪付加フィルタ４７－１からの信号を主信号として入力し、Ｘ側キャリア位相推定回路４４－１からの位相逆補償信号を補償信号として入力し、主信号に補償信号を作用させた上でバタフライフィルタ適応制御ブロック４８－１のターゲット信号入力として出力する。Ｙ側位相逆補償回路５１－２は、Ｙ側帰還歪付加フィルタ４７－２とバタフライフィルタ適応制御ブロック４８－２との間に挿入され、Ｙ側帰還歪付加フィルタ４７－２からの信号を主信号として入力し、Ｙ側キャリア位相推定回路４４－２からの位相逆補償信号を補償信号として入力し、主信号に補償信号を作用させた上でバタフライフィルタ適応制御ブロック４８－２のターゲット信号入力として出力する。

　上記バタフライフィルタ４３は、図１～図５の線形適応フィルタ（ＦＩＲ）１、図６～図１０のバタフライフィルタ２０に相当する。キャリア位相推定回路４４－１、４４－２は、図３及び図４のキャリア位相推定回路７、図８及び図９のＸ側キャリア位相推定ブロック２６－１、Ｙ側キャリア位相推定ブロック２６－２に相当する。最尤系列推定復号器４５－１～４５－４は、図１～図５の最尤系列復号器（ＭＬＳＥ）２、図６～図１０のＸ側最尤系列復号器（Ｘ側ＭＬＳＥ復号ブロック）２１－１、Ｙ側最尤系列復号器（Ｙ側ＭＬＳＥ復号ブロック）２１－２に相当する。信号再生ブロック４６－１、４６－２は、図１～図５の信号再生器（Ｄａｔａ→Ｓｉｇｎａｌ）３、図６～図１０のＸ側信号再生ブロック２２－１、Ｙ側信号再生ブロック２２－２に相当する。

　帰還歪付加フィルタ４７－１、４７－２は、図１～図５の帰還歪付加フィルタ（歪付加）４、図６～図１０のＸ側帰還歪付加フィルタ（歪付加）２３－１、Ｙ側帰還歪付加フィルタ２３－２に相当する。バタフライフィルタ適応制御ブロック（ＬＭＳ）４８－１、４８－２は、図１～図５の適応等化フィルタ制御ブロック（適応制御）５、図６～図１０のＸ側適応等化フィルタ制御ブロック（適応制御）２４－１、及びＹ側適応等化フィルタ制御ブロック２４－２に相当する。

　Ｘ側位相補償回路５０－１、Ｙ側位相補償回路５０－２は、図３及び図４の位相補償回路８、図８及び図９のＸ側位相補償回路２７－１、Ｙ側位相補償回路２７－２に相当する。Ｘ側位相逆補償回路５１－１、Ｙ側位相逆補償回路５１－２は、図３及び図４の位相逆補償回路９、図８及び図９のＸ側位相逆補償回路２８－１、Ｙ側位相逆補償回路２８－２に相当する。また、遅延回路５２－１、５２－２は、図２の入力側遅延回路６、図４の入力側遅延回路６－２、図７のＸ入力側遅延回路２５－１とＹ入力側遅延回路２５－２、図９のＸ入力側遅延回路３２－１、Ｙ入力側遅延回路３２－２に相当する。

　上述した機構により、帯域制限歪を加えられた判定帰還信号をターゲット信号としてＬＭＳアルゴリズムが動作することになり、バタフライフィルタ４３は、所定の帯域制限歪のみ残存させ、波長分散や、偏波モード分散などの他の線形インペアメントを補償するように制御される。残存した帯域制限歪は、後段の最尤系列推定復号器４５－１～４５－４によって補償され復号される。

　このようにして、前段のバタフライフィルタ４３と後段の最尤系列推定復号器４５－１～４５－４とで、歪補償を分担することが実現される。帯域制限歪をバタフライフィルタ４３では補償せず、後段の最尤系列推定復号器４５－１～４５－４で補償することで、雑音成分の増幅を抑制することが可能となる。

　上述した本第１実施形態によるデジタル信号処理装置の動作を計算機シミュレーションにより評価した。但し、本シミュレーションでは、キャリア位相推定及び位相補償部の動作は再現していない。本シミュレーションは、予め位相オフセットを補償された受信信号を仮定している。

　送信データとして、擬似ランダムバイナリ列を用いた。送信データから、２サンプル毎シンボルのＮＲＺ（Non-Return-to-Zero）の信号波形を生成した。信号波形のコピーを４つ用意し、互いに遅延をつけて、それぞれＸ偏波の同相位相（ＸＩ）チャネル、直交位相（ＸＱ）チャネル、Ｙ偏波の同相位相（ＹＩ）チャネル、直交位相（ＹＱ）チャネルに割り当てた。シンボルレートは１０ＧＨｚとした。変調方式が偏波多重ＱＰＳＫであるため、ビットレートは４０ＧＨｚとなる。偏波回転を模擬するため、Ｘ偏波とＹ偏波の信号は、直交関係を維持したまま次式（２）のように混合された。

　Ｅ_ｘ（ｎＴ）とＥ_ｙ（ｎＴ）、及びＥ_ｘ’（ｎＴ）とＥ_ｙ’（ｎＴ）は、それぞれＸ偏波とＹ偏波の入力信号、及びＸ偏波とＹ偏波の出力信号である。

　さらに、帯域制限歪、波長分散、加算白色ガウス雑音（ＡＷＧＮ）が与えられた後、信号は受信ブロックに入力された。白色ガウス雑音の大きさは、１２．５ＧＨｚ基準のＯＳＮＲ（Optical Signal-to-Noise Ratio）で規定した。帯域制限歪は５次ベッセル型ローパスフィルタを通過させることで付与した。出力される信号Ｅ_ｘ”（ｎＴ）、及びＥ_ｙ”（ｎＴ）は、次式（３）、（４）のように表される。

　Ｈ_ｂｗ（ｔ）、及びＨ_ＣＤ（ｔ）は、それぞれ、帯域制限、及び波長分散を表す時間領域の伝達関数である。また、ｎ_ｘ（ｔ）およびｎ_ｙ（ｔ）は、白色ガウス雑音を表す。＊は畳み込み演算を表す。上記の信号は、バタフライフィルタ４３、Ｘ側位相補償回路５０－１およびＹ側位相補償回路５０－２、ならびに、変換回路４９－１および４９－２を通過し、最尤系列推定復号器４５－１～４５－４へ出力される。適応等化アルゴリズムが収束していれば、波長分散と偏波回転とは除去され、バタフライフィルタ４３の出力Ｅ_ｘ’’’（ｎＴ）、及びＥ_ｙ’’’（ｎＴ）は、次式（５）、（６）のようになる。

　受信回路には、本第１実施形態による提案方式を含めた次の３通りを用意し、それぞれについて評価を行った。
（Ａ）本第１実施形態による提案方式、すなわち帰還歪付加フィルタ４７－１、４７－２を備えた判定帰還ＬＭＳフィルタと最尤系列推定とによる復調を行う方式。
（Ｂ）単純組み合わせ方式。帰還歪付加フィルタ４７－１、４７－２を持たない、通常の判定帰還ＬＭＳフィルタと最尤系列推定とによる復調を行う方式。
（Ｃ）従来方式。帰還歪付加フィルタ４７－１、４７－２を持たない、通常の判定帰還ＬＭＳフィルタと閾値判定とによる復調を行う方式。

　方式Ａ、及び方式Ｂにおける最尤系列推定復号器４５－１～４５－４は、拘束長５シンボルの３２状態ビタビアルゴリズムで実装された。方式Ａのビタビ復号器に参照信号を供給するための伝送路モデルは、送信側で付与したものと等価な帯域制限モデルであり、固定タップのＦＩＲフィルタとして実装された。これと同じ伝達関数を備えたＦＩＲフィルタが、バタフライフィルタ適応制御ブロック４８－１、４８－２にターゲット信号を供給する帰還ループに帰還歪付加フィルタ４７－１，４７－２として挿入される。

　なお、提案方式Ａにおける拘束長は２シンボル以上であれば良い。拘束長が２～３シンボルであれば、帯域制限歪の補償に関して、限定的な効果が得られる。拘束長が５シンボル以上であれば明らかな効果が得られる。拘束長が長くなるほどより顕著な効果が得られるため、理論的には上限は限定されない。ただし、拘束長が長くなるほど計算量が増大するため、得られる効果と計算量とのトレードオフで拘束長が決定される。現状のデバイスの性能を考慮すると、拘束長は最大で７～８シンボル程度が現実的である。

　一方、方式Ｂにおけるビタビ復号器の伝送路モデルの伝達関数は、送信側で与えた帯域制限からＬＭＳ適応等化フィルタが行った帯域制限補償動作の分を補正した伝達関数を用いた。つまり、適応等化フィルタを含めた伝送路推定を行って伝送路モデルを生成している。また、方式Ｂ、及び方式Ｃでは、バタフライフィルタ適応制御ブロック４８－１、４８－２にターゲット信号を供給する帰還歪付加フィルタを挿入しない。

　それぞれの方式Ａ、Ｂ、Ｃの帯域制限幅ごとのＯＳＮＲ耐力をシミュレーションで評価した。帯域制限フィルタの－３ｄＢ全幅を、シンボルレートをＢとして、０．７Ｂから１．５Ｂの間で、０．０５Ｂ刻みで可変させた。雑音は、ＯＳＮＲ換算で１５ｄＢから６ｄＢまで、１ｄＢ刻みで与えた。

　図１４は、帯域制限がシンボルレート比０．９倍（９ＧＨｚ）のときのビット誤り率のＯＳＮＲ依存性を示す図である。「○」プロットが方式Ａにより受信したもの、「△」プロットが方式Ｂで受信したもの、「□」プロットが方式Ｃにより受信したものである。方式Ａは、方式Ｂ及び方式Ｃよりも、ＯＳＮＲ耐力に優れており、方式Ａと方式Ｃとを比べると、ビット誤り率ＢＥＲ＝１０^－３において２ｄＢほどのＯＳＮＲ耐力の差が見られる。

　図１５は、横軸にシンボルレート正規化光信号－３ｄＢ帯域幅、縦軸にビット誤り率１０^－３のときのＯＳＮＲを示す図である。帯域制限に伴う所要ＯＳＮＲの増大が、方式Ａでは、方式Ｂや、方式Ｃと比べ、緩やかであること分かる。

　このシミュレーション結果は、帯域制限を受けた信号を復調する際の方式Ａ、すなわち本第１実施形態による提案方式の長所を示している。この長所は、最尤系列推定が、帯域制限に起因するシンボル間干渉を効果的に補償することができることを利用したものである。しかしながら、単純に適応等化フィルタと最尤系列推定とを組み合わせただけでは、この利点を活かすのに不十分であることが方式Ｂとの比較から明らかであり、帰還歪付加フィルタ４７－１、４７－２を利用する本第１実施形態の有効性を、本シミュレーション結果は示している。

Ｂ．第２実施形態（非線形補償アルゴリズム）
　次に、上述したデジタル信号処理装置を実現するための第２実施形態について説明する。図１６は、本発明の第２実施形態によるデジタル信号処理装置を組み込んだ光受信機の構成を示すブロック図である。なお、図１２に対応する部分には同一の符号を付けて説明を省略する。また、図１７は、本第２実施形態における外部環境、すなわち、デジタル信号処理装置を受信装置に組み込んだ光伝送リンクのブロック図である。

　まず、図１７を参照して外部環境について説明すると、光送信機８０は、偏波多重４値位相変調の信号を生成し、伝送路８２に入力する。光信号は、伝送路８２中で波長分散、偏波モード分散、帯域制限歪、偏波状態の回転、及び光アンプの自然放出光に由来する雑音が付加され（帯域制限８１、８３）、光受信機（光フロントエンド８４、デジタル信号処理装置８５）に入力される。外部環境に関しては、第１実施形態とほぼ同様である。但し、伝送路８２においては、第１実施形態で列挙した線形信号歪、及び加算的ガウス雑音が付加されるのに加えて、自己位相変調に起因する非線形歪が光信号に付加される。

　第２実施形態によるデジタル信号処理装置において、バタフライフィルタ４３の構成は、第１実施形態に示したものと同様であり、４つのＦＩＲフィルタで構成される。一方、最尤系列復号ブロック７０－１、７０－２は、第１実施形態と異なり、Ｘ偏波チャネル、Ｙ偏波チャネルのそれぞれに対し、１つずつの互いに独立したビタビ復号器として用意される。

　ビタビ復号器の伝送路モデルは、帯域制限を与える線形部分と、自己位相変調に起因するパターン依存歪を与える非線形部分とから構成される。線形部分は、タップ係数を固定されたＦＩＲフィルタで実装される。一方、非線形部分は、パターンに依存して歪量を直接指定する歪みテーブルによって制御されるフィルタである。歪テーブルは、リンク確立時にトレーニング信号によって生成される。

　帰還歪付加フィルタ４７－１、４７－２は、上記ビタビ復号器内蔵の伝送路モデルと同様の仕組みで動作する。すなわち、線形部分と非線形部分との２つのフィルタで構成され、非線形部分のフィルタの伝達特性は、入力信号系列に応じて動的に制御される。線形フィルタの伝達特性と、非線形フィルタを制御する歪テーブルは、ビタビ復号器内蔵の伝送路モデルと同じものである。

　帰還歪付加フィルタ４７－１、４７－２からの出力は、第１実施形態の場合と同様に、バタフライフィルタ適応制御ブロック４８－１、４８－２にターゲット信号として入力される。その結果、バタフライフィルタ４３は、帯域制限歪と非線形歪以外の線形歪、並びに偏波回転のみを補償する。非線形歪は、本発明の実施形態によらない、通常の線形フィルタでも補償されずに通過するが、適応等化アルゴリズムのタップ係数推定精度に悪影響を与える。本第２実施形態の方法では、そのようなタップ係数推定精度への悪影響は生じない。

　上述した第１、第２実施形態によれば、帯域制限信号に起因する歪を、最尤列推定で補償し、他の線形な歪を線形フィルタで補償することで、従来の線形フィルタで全ての線形歪に対応する方式による場合と比較して、光信号の周波数帯域の制限に伴う受信感度の低下を大幅に緩和することができる。特に、周波数帯域幅がナイキスト限界を下回る状況でも、受信感度の低下は非常に緩やかになる。したがって、光信号の周波数利用効率の向上を図ることが可能であり、また、光バンドパスフィルタを多段通過するようなネットワークを構築する際には、光フィルタによる狭窄化のペナルティを緩和することができる。

　また、第１、第２実施形態によれば、帯域制限歪及び非線形歪を最尤系列推定で補償し、帯域制限歪以外の線形歪を線形フィルタで補償することで、上記利点に加えて、非線形歪に由来する受信信号品質の劣化を補うことができる。線形フィルタと非線形フィルタとを直列に接続する方法に比べ、非線形歪に起因する線形適応フィルタの適応等化収束精度を向上させることが可能となる。

　以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこれら実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計等（構成の付加、省略、置換、およびその他の変更）も含まれる。本発明は前述した説明によって限定されることはなく、添付の請求の範囲によってのみ限定される。

　本発明は、例えば、光ファイバ通信用途の光信号受信機に適用可能である。本発明によれば、判定帰還を行う適応等化フィルタを採用し、帰還ループに帯域制限に対応する固定フィルタを挿入することにより、挿入された固定フィルタに対応する量だけのシンボル間干渉が残存するように適応フィルタのパラメータを最適化することができる。

　１　線形適応フィルタ（ＦＩＲ）
　２　最尤系列復号器（ＭＬＳＥ）
　３　信号再生器（Ｄａｔａ→Ｓｉｇｎａｌ）
　４　帰還歪付加フィルタ（歪付加）
　５　適応等化フィルタ制御ブロック（適応制御）
　６、６－２　入力側遅延回路
　６－１　主信号遅延回路
　６－３　位相逆補償信号遅延回路
　７　キャリア位相推定回路
　８　位相補償回路
　９　位相逆補償回路
　１０　帯域制限推定回路（帯域制限推定）
　２０、４３　バタフライフィルタ
　２１－１　Ｘ側最尤系列復号器（Ｘ側ＭＬＳＥ復号ブロック）
　２１－２　Ｙ側最尤系列復号器（Ｙ側ＭＬＳＥ復号ブロック）
　２２－１、４６－１　Ｘ側信号再生ブロック
　２２－２、４６－２　Ｙ側信号再生ブロック
　２３－１、４７－１　Ｘ側帰還歪付加フィルタ（歪付加）
　２３－２、４７－２　Ｙ側帰還歪付加フィルタ
　２４－１　Ｘ側適応等化フィルタ制御ブロック（適応制御）
　２４－２　Ｙ側適応等化フィルタ制御ブロック
　２５－１　Ｘ入力側遅延回路
　２５－２　Ｙ入力側遅延回路
　２６－１　Ｘ側キャリア位相推定ブロック
　２６－２　Ｙ側キャリア位相推定ブロック
　２７－１　Ｘ側位相補償回路
　２７－２　Ｙ側位相補償回路
　２８－１　Ｘ側位相逆補償回路
　２８－２　Ｙ側位相逆補償回路
　３０－１　Ｘ側主信号遅延回路
　３０－２　Ｙ側主信号遅延回路
　３１－１　Ｘ側位相逆補償信号遅延回路
　３１－２　Ｙ側位相逆補償信号遅延回路
　３２－１　Ｘ入力側遅延回路
　３２－２　Ｙ入力側遅延回路
　３３　１タップバタフライフィルタ
　３４　周波数オフセット補償回路（周波数オフセット補償）
　４４－１、４４－２　キャリア位相推定回路
　４８－１、４８－２　バタフライフィルタ適応制御ブロック（ＬＭＳ）
　５２－１、５２－２　遅延回路
　７０－１、７０－２　最尤系列復号ブロック

Claims (10)

1. 　光ファイバ通信用途の光信号受信機に含まれ、光電変換装置およびアナログデジタルコンバータによって光信号から変換されたデジタル信号を処理するデジタル信号処理装置であって、
   　前記デジタル信号を入力し、動的に制御可能な線形の伝達関数を入力された前記デジタル信号に作用させて出力する線形適応フィルタと、
   　前記線形適応フィルタの出力信号を入力し、複数の信号系列候補に伝送路モデルの伝達関数を作用させて複数の対照信号を生成し、入力された前記線形適応フィルタの出力信号と前記対照信号との差分を評価して最も尤もらしい送信時間系列を推定する最尤系列推定により受信信号を復号する最尤系列復号器と、
   　前記最尤系列復号器からの復号データを入力し、前記復号データに対応する信号を生成する信号再生器と、
   　前記信号再生器からの出力信号を入力し、前記最尤系列復号器の中で用いられる前記伝送路モデルと等価な歪を前記信号再生器の前記出力信号に付加して出力する帰還歪付加フィルタと、
   　前記帰還歪付加フィルタの出力信号をターゲット信号として入力し、前記線形適応フィルタへ入力される前記デジタル信号を入力し、前記ターゲット信号と入力された前記デジタル信号との差を誤差信号として、ＬＭＳ（Least Mean Square）アルゴリズムにより、前記線形適応フィルタのタップ係数を更新する適応等化フィルタ制御ブロックと
   　を備えるデジタル信号処理装置。
2. 　前記線形適応フィルタへ入力される前記デジタル信号に対して、前記最尤系列復号器の遅延と前記帰還歪付加フィルタの遅延との和に等しい量の遅延を与え、前記適応等化フィルタ制御ブロックへ出力する入力側遅延回路を更に備える請求項１に記載のデジタル信号処理装置。
3. 　前記線形適応フィルタの前記出力信号を入力し、キャリア周波数・位相オフセットを推定し、位相補償信号、及び前記位相補償信号の逆数である逆補償信号を出力するキャリア位相推定回路と、
   　前記線形適応フィルタと前記最尤系列復号器との間に配置され、前記線形適応フィルタの前記出力信号を主信号として入力し、前記キャリア位相推定回路から出力された前記位相補償信号を入力し、前記線形適応フィルタの前記出力信号に前記位相補償信号を作用させた上で前記最尤系列復号器に対して出力する位相補償回路と、
   　前記帰還歪付加フィルタと前記適応等化フィルタ制御ブロックとの間に配置され、前記帰還歪付加フィルタの前記出力信号を主信号として入力し、前記キャリア位相推定回路から出力された前記逆補償信号を入力し、前記帰還歪付加フィルタの前記出力信号に前記逆補償信号を作用させた上で前記適応等化フィルタ制御ブロックに出力する位相逆補償回路と
   　を更に備える請求項１に記載のデジタル信号処理装置。
4. 　前記線形適応フィルタの前記出力信号に対して位相推定の遅延に等しい量の遅延を与え、前記位相補償回路に供給する主信号遅延回路と、
   　前記適応等化フィルタ制御ブロックの前段に設けられ、前記線形適応フィルタへ入力される前記デジタル信号を入力し、前記最尤系列復号器の遅延と前記帰還歪付加フィルタの遅延と前記主信号遅延回路の前記遅延との和に等しい量の遅延を与えて、前記適応等化フィルタ制御ブロックへ供給する入力側遅延回路と、
   　前記キャリア位相推定回路と前記位相逆補償回路との間に配置され、前記キャリア位相推定回路から出力される前記逆補償信号に対して、前記最尤系列復号器の前記遅延と前記帰還歪付加フィルタの前記遅延との和に等しい量の遅延を与える位相逆補償信号遅延回路と
   　を備える請求項３に記載のデジタル信号処理装置。
5. 　前記デジタル信号に基づいて、光伝送リンクにおける伝送の過程で前記光信号が受ける帯域制限幅およびロールオフ形状を推定して、帯域制限を特徴付けるパラメータを生成して出力する帯域制限推定回路をさらに備え、
   　前記最尤系列復号器は、前記対照信号の生成に前記パラメータを利用し、
   　前記帰還歪付加フィルタは、前記パラメータに対応する帯域制限歪を前記信号再生器の前記出力信号に付加する
   　請求項１に記載のデジタル信号処理装置。
6. 　光ファイバ通信用途の光信号受信機に含まれ、光電変換装置およびアナログデジタルコンバータによって、偏波多重された光信号から変換された２レーンの複素形式のデジタル電気信号を処理するデジタル信号処理装置であって、
   　２つの入力と２つの出力との間を外部から制御可能な伝達関数を持つ４つの線形適応フィルタを介してストレート及びクロスに接続可能な構成を有し、前記２レーンのデジタル電気信号を入力し、Ｘ側及びＹ側の２レーンのデジタル信号を出力するバタフライフィルタと、
   　前記バタフライフィルタのＸ側出力信号を入力し、複数の信号系列候補に伝送路モデルの伝達関数を作用させてＸ側の複数の対照信号を生成し、入力された前記バタフライフィルタの前記Ｘ側出力信号と前記Ｘ側の対照信号との差分を評価することで最も尤もらしい送信信号時間系列を推定する最尤系列推定により、Ｘ側受信信号を復号するＸ側最尤系列復号ブロックと、
   　前記バタフライフィルタのＹ側出力信号を入力し、複数の信号系列候補に伝送路モデルの伝達関数を作用させてＹ側の複数の対照信号を生成し、入力された前記バタフライフィルタの前記Ｙ側出力信号と前記Ｙ側の対照信号との差分を評価することで最も尤もらしい送信信号時間系列を推定する最尤系列推定により、Ｙ側受信信号を復号するＹ側最尤系列復号ブロックと、
   　前記Ｘ側最尤系列復号ブロックのＸ偏波同相成分及びＸ偏波直交位相成分の出力データを入力し、Ｘ側の信号を再生して出力するＸ側信号再生ブロックと、
   　前記Ｙ側最尤系列復号ブロックのＹ偏波同相成分及びＹ偏波直交位相成分の出力データを入力し、Ｙ側の信号を再生して出力するＹ側信号再生ブロックと、
   　前記Ｘ側信号再生ブロックの出力信号を入力し、入力された前記Ｘ側信号再生ブロックの前記出力信号に対して、前記Ｘ側最尤系列復号ブロックで用いられる前記伝送路モデルと等価な歪を付加して出力するＸ側帰還歪付加フィルタと、
   　前記Ｙ側信号再生ブロックの出力信号を入力し、入力された前記Ｙ側信号再生ブロックの前記出力信号に対して、前記Ｙ側最尤系列復号ブロックで用いられる前記伝送路モデルと等価な歪を付加して出力するＹ側帰還歪付加フィルタと、
   　前記Ｘ側帰還歪付加フィルタの出力信号をＸ側ターゲット信号として入力し、前記バタフライフィルタへのＸ側入力信号及びＹ側入力信号を、入力側Ｘ信号及び入力側Ｙ信号として入力し、前記Ｘ側ターゲット信号と前記入力側Ｘ信号の差、及び前記Ｘ側ターゲット信号と前記入力側Ｙ信号との差を誤差信号として、ＬＭＳ（Least Mean Squared）アルゴリズムにより、前記バタフライフィルタのＸ側出力へ結線された２つの線形適応フィルタのタップ係数を更新するＸ側適応等化フィルタ制御ブロックと、
   　前記Ｙ側帰還歪付加フィルタの出力信号をＹ側ターゲット信号として入力し、前記入力側Ｙ信号及び前記入力側Ｘ信号を入力し、前記Ｙ側ターゲット信号と前記入力側Ｙ信号との差、及び前記Ｙ側ターゲット信号と前記入力側Ｘ信号との差を誤差信号として、前記ＬＭＳアルゴリズムにより、前記バタフライフィルタのＹ側出力へ結線された２つの線形適応フィルタのタップ係数を更新するＹ側適応等化フィルタ制御ブロックと
   　を備えるデジタル信号処理装置。
7. 　前記バタフライフィルタへの前記Ｘ側入力信号に対して、前記Ｘ側最尤系列復号ブロックの遅延と前記Ｘ側帰還歪付加フィルタの遅延との和に等しい量の遅延を与え、前記Ｘ側適応等化フィルタ制御ブロックの前記入力側Ｘ信号、及び前記Ｙ側適応等化フィルタ制御ブロックの前記入力側Ｘ信号として供給するＸ入力側遅延回路と、
   　前記バタフライフィルタへの前記Ｙ側入力信号に対して、前記Ｙ側最尤系列復号ブロックの遅延と前記Ｙ側帰還歪付加フィルタの遅延との和に等しい量の遅延を与え、前記Ｙ側適応等化フィルタ制御ブロックの前記入力側Ｙ信号、及び前記Ｘ側適応等化フィルタ制御ブロックの前記入力側Ｙ信号として供給するＹ入力側遅延回路と
   　を更に備える請求項６に記載のデジタル信号処理装置。
8. 　前記バタフライフィルタの前記Ｘ側出力信号を入力し、キャリア位相オフセットを推定し、Ｘ側位相補償信号及びＸ側位相逆補償信号を出力するＸ側キャリア位相推定ブロックと、
   　前記バタフライフィルタの前記Ｘ側出力信号を主信号として入力し、前記Ｘ側キャリア位相推定ブロックからの前記Ｘ側位相補償信号を入力し、前記バタフライフィルタの前記Ｘ側出力信号に前記Ｘ側位相補償信号を作用させた上で、前記Ｘ側最尤系列復号ブロックに供給するＸ側位相補償回路と、
   　前記Ｘ側帰還歪付加フィルタからの前記出力信号を主信号として入力し、前記Ｘ側キャリア位相推定ブロックからの前記Ｘ側位相逆補償信号を入力し、前記Ｘ側帰還歪付加フィルタからの前記出力信号に前記Ｘ側位相逆補償信号を作用させた上で前記Ｘ側適応等化フィルタ制御ブロックの前記Ｘ側ターゲット信号として出力するＸ側位相逆補償回路と、
   　前記バタフライフィルタの前記Ｙ側出力信号を入力し、キャリア位相オフセットを推定し、Ｙ側位相補償信号及びＹ側位相逆補償信号を出力するＹ側キャリア位相推定ブロックと、
   　前記バタフライフィルタの前記Ｙ側出力信号を主信号として入力し、前記Ｙ側キャリア位相推定ブロックからの前記Ｙ側位相補償信号を入力し、前記バタフライフィルタの前記Ｙ側出力信号に前記Ｙ側位相補償信号を作用させた上で、前記Ｙ側最尤系列復号ブロックに供給するＹ側位相補償回路と、
   　前記Ｙ側帰還歪付加フィルタからの前記出力信号を主信号として入力し、前記Ｙ側キャリア位相推定ブロックからの前記Ｙ側位相逆補償信号を入力し、前記Ｙ側帰還歪付加フィルタからの前記出力信号に前記Ｙ側位相逆補償信号を作用させた上で前記Ｙ側適応等化フィルタ制御ブロックの前記Ｙ側ターゲット信号として出力するＹ側位相逆補償回路と
   　を更に備える請求項６に記載のデジタル信号処理装置。
9. 　前記バタフライフィルタの前記Ｘ側出力信号に対して、前記Ｘ側キャリア位相推定ブロックの遅延に等しい量の遅延を与え、前記Ｘ側位相補償回路へ出力するＸ側主信号遅延回路と、
   　前記バタフライフィルタの前記Ｙ側出力信号に対して、前記Ｙ側キャリア位相推定ブロックの遅延に等しい量の遅延を与え、前記Ｙ側位相補償回路へ出力するＹ側主信号遅延回路と、
   　前記Ｘ側キャリア位相推定ブロックの前記Ｘ側位相逆補償信号に対して、前記Ｘ側最尤系列復号ブロックの遅延と前記Ｘ側帰還歪付加フィルタの遅延との和に等しい量の遅延を与え、前記Ｘ側位相逆補償回路へ出力するＸ側位相逆補償信号遅延回路と、
   　前記Ｙ側キャリア位相推定ブロックの前記Ｙ側位相逆補償信号に対して、前記Ｙ側最尤系列復号ブロック遅延と前記Ｙ側帰還歪付加フィルタの遅延との和に等しい量の遅延を与え、前記Ｙ側位相逆補償回路へ出力するＹ側位相逆補償信号遅延回路と、
   　前記バタフライフィルタへの前記Ｘ側入力信号に対して、前記Ｘ側主信号遅延回路の前記遅延と前記Ｘ側最尤系列復号ブロックの前記遅延と前記Ｘ側帰還歪付加フィルタの前記遅延との和に等しい量の遅延を与え、前記Ｘ側適応等化フィルタ制御ブロック及び前記Ｙ側適応等化フィルタ制御ブロックの前記入力側Ｘ信号として出力するＸ入力側遅延回路と、
   　前記バタフライフィルタへの前記Ｙ側入力信号に対して、前記Ｙ側主信号遅延回路の前記遅延と前記Ｙ側最尤系列復号ブロックの前記遅延と前記Ｙ側帰還歪付加フィルタの前記遅延との和に等しい量の遅延を与え、前記Ｙ側適応等化フィルタ制御ブロック及び前記Ｘ側適応等化フィルタ制御ブロックの前記入力側Ｙ信号として出力するＹ入力側遅延回路と
   　を更に備える請求項８に記載のデジタル信号処理装置。
10. 　前記アナログデジタルコンバータから出力される前記デジタル電気信号を入力し、Ｘ偏波チャネルとＹ偏波チャネルの間のクロストークを除去し、偏波分離されたＸ側信号およびＹ側信号を生成する１タップバタフライフィルタと、
    　前記１タップバタフライフィルタから出力される前記Ｘ側信号および前記Ｙ側信号の周波数オフセットを補償し、周波数オフセット補償されたＸ側信号およびＹ側信号を前記バタフライフィルタへ出力する周波数オフセット補償回路と
    　をさらに具備する請求項６に記載のデジタル信号処理装置。

Images