WO2012056797A1

WO2012056797A1 - 半導体セラミックおよび抵抗素子

Info

Publication number: WO2012056797A1
Application number: PCT/JP2011/068850
Authority: WO
Inventors: 廣瀬　左京
Original assignee: 株式会社村田製作所
Priority date: 2010-10-27
Filing date: 2011-08-22
Publication date: 2012-05-03
Also published as: US8981893B2; JP5445689B2; JPWO2012056797A1; US20130221475A1

Abstract

　突入電流耐性に優れ、定常状態での発熱を抑制し得る抵抗素子を提供する。　抵抗素子（１）の素子本体（２）を、主成分が化学式Ｒ１_１－ｘＲ２_ｘＢａＭｎ_２Ｏ_６で示される構造を有する半導体セラミックで構成する。Ｒ１がＮｄ、Ｒ２がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種であるとき、ｘが０．０５≦ｘ≦１．０。Ｒ１がＮｄ、Ｒ２がＴｂ、Ｄｙ、Ｈｏ、ＥｒおよびＹのうちの少なくとも１種であるとき、０．０５≦ｘ≦０．８。Ｒ１がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種、Ｒ２がＴｂ、Ｄｙ、ＨｏおよびＹのうちの少なくとも１種であるとき、０≦ｘ≦０．４。Ｒ１がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種からなり、Ｒ２がＳｍ、ＥｕおよびＧｄのうちのＲ１として選ばれなかった残りの少なくとも１種からなるとき、０≦ｘ≦１．０。

Description

半導体セラミックおよび抵抗素子

　この発明は、半導体セラミックおよびそれを用いて構成される抵抗素子に関するもので、特に、突入電流を抑制するためのサーミスタ素子として有利に用いられる抵抗素子に関するものである。

　この発明にとって興味ある抵抗素子として、たとえばＮＴＣサーミスタがある。たとえば特許文献１には、温度補償用サーミスタまたは突入電流抑制用サーミスタ（パワーサーミスタ）として用いられるＮＴＣサーミスタの素子本体を構成する組成物として、マンガン、銅、カルシュウムと、コバルトまたはニッケルの少なくとも一つを含む酸化物組成物に対し、ホウケイ酸ガラスを添加したものが記載されている。

　このように、従来の温度補償用サーミスタまたは突入電流抑制用サーミスタにおいては、Ｍｎ－Ｃｏベースのスピネル構造を有するサーミスタ材料が広く用いられている。

　一般に、突入電流抑制のため、図４に示すような回路が使用される。図４には、突入電流抑制用のパワーサーミスタを備える電気機器がブロック図で示されている。

　図４を参照して、電気機器１１は、交流電源１２によって駆動される負荷回路１３を備え、交流電源１２は、整流器１４を介して、負荷回路１３へ電力を供給するようにされている。この電力供給のための電源ライン１５と直列に、突入電流抑制用のパワーサーミスタ１６が接続される。また、平滑コンデンサ１７が負荷回路１３と並列に接続されている。

　従来、上記パワーサーミスタ１６として、ＮＴＣサーミスタがしばしば用いられている。ＮＴＣサーミスタは、一般的な固定抵抗体と異なり、電源オフ時から電源オン直後では、高い抵抗を示し、電源オン後は、自己発熱によって抵抗が低下する。したがって、ＮＴＣサーミスタによれば、温度変化によっても抵抗値がほとんど変わらない一般的な固定抵抗体と比較して、低消費電力化できる利点がある。

　図４に示した回路についての動作をより具体的に説明すると、（１）交流電源１２からの電源投入時に平滑コンデンサ１７の急速充電に伴い発生する突入電流を、ＮＴＣサーミスタからなるパワーサーミスタ１６の初期抵抗Ｒ２５（２５℃の抵抗値）で抑制する。（２）負荷回路１３に定常電流が流れた後は、パワーサーミスタ１６は自己発熱により抵抗値が減少する。（３）パワーサーミスタ１６が低抵抗化することで、定常電流が流れたときの電力損失を固定抵抗体に比べて少なくでき、その結果、消費電力を抑制することができる。

　したがって、パワーサーミスタ１６に関し、室温での待機時（電源オフ時）の抵抗値と定常電流が流れたときの抵抗値との差が大きい（Ｂ定数が大きい）ほど、より優れた突入電流抑制効果が得られ、また、定常状態の消費電力をより抑制することが可能となる。

　パワーサーミスタは、ＡＣアダプタなどの電源装置に広く使用されている。前述したとおり、定常状態では定格電流がパワーサーミスタに通電され続けるため、電流の大きさにもよるが、パワーサーミスタの温度は１７０℃を超えるくらい高い温度になる。たとえばＡＣアダプタ全体が熱くなるのは、このパワーサーミスタの発熱によるものである。

　パワーサーミスタが高温になると、これを実装する配線基板が加熱により変色したり、異臭を放ったり、ＡＣアダプタなどの電源装置全体の温度上昇により、他の電子部品への負荷が高くなったり、故障を引き起こす原因となったりするといった問題を引き起こす。また、パワーサーミスタは電源ラインに直列に挿入されるため、オン状態（定常電流が流れた状態）での残留抵抗が高いと、消費電力が大きくなるばかりでなく、温度ふらつきにより、定常電流がふらつくという問題をも引き起こす。このことから、残留抵抗がより低く、オン状態では抵抗の温度依存性が小さい抵抗素子が強く望まれている。

　しかし、特許文献１に記載されるような既存のスピネル系サーミスタ材料では、上記の問題を解決することが難しい。

　一般的に、絶縁体および半導体は、温度の上昇に伴い、抵抗が変化するＮＴＣ（負の温度係数）特性を示し、比抵抗が高いほど、温度に対して抵抗が大きく変化し、比抵抗の小さいものは、金属に近づくため、温度依存性が小さくなる傾向がある。つまり、比抵抗の高いものはＢ定数が大きく、低いものはＢ定数が小さくなる。

　したがって、大きなＢ定数のものを使用すれば、オフ状態とオン状態との間での抵抗差を大きくすることができるため、比抵抗の大きな材料を使用すればよいと思われる。しかし、その場合、比抵抗が大きくなりすぎて、一般的に用いられる、抵抗値が１０Ω弱のパワーサーミスタを作る際には、非常に大きな電極を備えた非常に薄い素子を作る必要があり、現実的でない。したがって、既存のパワーサーミスタでは、やむを得ず、比抵抗が比較的小さくて、Ｂ定数が３０００程度のものをサーミスタ材料として選択せざるを得ず、－５０℃から２００℃くらいの温度領域でほぼ同じＢ定数を示すため、上記課題を解決することは難しい。

　したがって、上記課題を解決するためには、比抵抗が比較的小さく、Ｂ定数が大きいという両立の難しい２つの条件を最低限、満足し得る新しい材料が必要となる。

特開２００１－１０２２０４号公報

　そこで、この発明の目的は、優れた突入電流耐性を有し、定常状態での発熱を抑制し得る抵抗素子、およびこの抵抗素子を構成するために有利に用いることができる半導体セラミックを提供しようとすることである。

　この発明は、まず、半導体セラミックに向けられる。この発明に係る半導体セラミックは、主成分が化学式Ｒ１_１－ｘＲ２_ｘＢａＭｎ_２Ｏ_６で示される構造を有し、
　（１）Ｒ１がＮｄからなり、Ｒ２がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種からなるとき、ｘが０．０５≦ｘ≦１．０であり、
　（２）Ｒ１がＮｄからなり、Ｒ２がＴｂ、Ｄｙ、Ｈｏ、ＥｒおよびＹのうちの少なくとも１種からなるとき、０．０５≦ｘ≦０．８であり、
　（３）Ｒ１がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種からなり、Ｒ２がＴｂ、Ｄｙ、ＨｏおよびＹのうちの少なくとも１種からなるとき、０≦ｘ≦０．４であり、
　（４）Ｒ１がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種からなり、Ｒ２がＳｍ、ＥｕおよびＧｄのうちのＲ１として選ばれなかった残りの少なくとも１種からなるとき、０≦ｘ≦１．０である、
ことを特徴としている。

　この発明は、また、素子本体と、素子本体の少なくとも一部を挟んで形成される少なくとも１対の電極とを備える、抵抗素子にも向けられる。この発明に係る抵抗素子は、素子本体がこの発明に係る半導体セラミックから構成されることを特徴としている。

　この発明に係る抵抗素子は、好ましくは、突入電流を抑制するためのサーミスタ素子として用いられる。

　この発明に係る抵抗素子において、素子本体は板状をなし、電極は、互いに対向するように、板状の素子本体の各主面上に形成されることが好ましい。

　この発明に係る半導体セラミックによれば、比抵抗が比較的小さく、Ｂ定数が大きいという２つの条件を満足させることができる。したがって、この半導体セラミックを用いて、抵抗素子を構成すると、その発熱を抑制しながら、突入電流耐性および突入電流抑制効果が高く、定常状態での消費電力が抑制された、パワーサーミスタとして好適な抵抗素子とすることができる。

　これは、以下の理由によるものと推測される。

　この発明に係る半導体セラミックは、主成分が化学式Ｒ１_１－ｘＲ２_ｘＢａＭｎ_２Ｏ_６で示される構造を有している。すなわち、この発明に係る半導体セラミックの主成分は、ペロブスカイト構造のＡサイトに入る希土類元素とバリウムとが整列した、Ａサイト整列Ｍｎ化合物である。Ａサイト整列Ｍｎ化合物は、従来から知られているように、ある特定の温度で急激に抵抗が変化するＣＴＲ（Critical Temperature Resistance）特性を示す、すなわち、Ｂ定数が大きい。

　これに加えて、この発明において規定される組成範囲とすることにより、ＣＴＲ特性を低下させることなく、突入電流印加時の素子発熱および素子放熱の良好なバランスを実現し、突入電流を抑制しながら素子破壊を抑制し、さらに、オン抵抗を抑制することにより、素子の発熱の問題を解決することが可能となる。

　つまり、この発明に係る半導体セラミックを用いれば、定常状態（室温近傍）では電荷整列型絶縁体といわれる高い比抵抗を示し、突入電流抑制素子として機能し、突入電流が印加され素子が発熱した際には電荷整列型絶縁体から金属状態へと変化し、急激に比抵抗が低下して、大きな突入電流を流すことが可能となり、突入電流を吸収し、さらに素子の発熱を抑制することが可能となる。

この発明の一実施形態による抵抗素子１の外観を示す斜視図である。実験例において得られた試料１６に係る半導体セラミックについての抵抗の温度依存性およびＢ定数を示す図である。実験例において得られた試料１６に係る半導体セラミックについての抵抗の温度依存性と従来のサーミスタで用いられるＭｎ系スピネル材料についての抵抗の温度依存性とを比較して示す図である。従来から用いられている突入電流抑制用のパワーサーミスタ１６を備える電気機器１１のブロック図である。

　図１を参照して、この発明の一実施形態による抵抗素子１について説明する。

　抵抗素子１は、半導体セラミックからなる円板状の素子本体２と、素子本体２の相対向する主面上にそれぞれ形成される１対の電極とを備えている。図１では、一方の電極３のみが図示されている。図示しない他方の電極は、図示した電極３と対向するように形成されている。図示した一方の電極３には、たとえばはんだ５を介してリード線６が接続され、図示しない他方の電極には、同様にはんだを介してリード線７が接続されている。

　図１に示した抵抗素子１は、リード線６および７を介して、図示しない配線基板に実装され、突入電流を抑制するためのサーミスタ素子、すなわちパワーサーミスタとして有利に用いられる。

　なお、素子本体２は、図示したような円板状に限らず、その他任意の板状とすることができる。

　上記の抵抗素子１における素子本体２を構成する半導体セラミックは、Ａサイト整列Ｍｎ化合物を主成分とするものである。より詳細には、この半導体セラミックは、主成分が化学式Ｒ１_１－ｘＲ２_ｘＢａＭｎ_２Ｏ_６で示される構造を有している。そして、
　（１）Ｒ１がＮｄからなり、Ｒ２がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種からなるとき、ｘが０．０５≦ｘ≦１．０であり、
　（２）Ｒ１がＮｄからなり、Ｒ２がＴｂ、Ｄｙ、Ｈｏ、ＥｒおよびＹのうちの少なくとも１種からなるとき、０．０５≦ｘ≦０．８であり、
　（３）Ｒ１がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種からなり、Ｒ２がＴｂ、Ｄｙ、ＨｏおよびＹのうちの少なくとも１種からなるとき、０≦ｘ≦０．４であり、
　（４）Ｒ１がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種からなり、Ｒ２がＳｍ、ＥｕおよびＧｄのうちのＲ１として選ばれなかった残りの少なくとも１種からなるとき、０≦ｘ≦１．０である。

　このような抵抗素子１に備える素子本体２を製造するため、出発原料の準備、仮焼、成形、脱脂、本焼成、再酸化の各工程が実施されるが、特に、本焼成工程では、酸素分圧が１×１０^－６ＭＰａ～５×１０^－１２ＭＰａに制御されることが好ましい。これによって、本焼成工程の比較的低温時に酸素欠陥が生じ、その結果、比較的短時間で効率良く、ＡサイトでのＲ１／Ｒ２とＢａとの整列を実現できることが本件発明者によって見出されている。また、その後に実施される再酸化処理についても、短時間化が図れることもわかっている。

　次に、素子本体２の所定の面上に、たとえば、Ａｇを導電成分とする導電性ペーストを焼き付けることによって、電極３および他方の電極が形成され、抵抗素子１が完成される。

　以下、この発明を実験例に基づいて、より具体的に説明する。

　［実験例］
　出発原料として、高純度（３Ｎ以上）の炭酸バリウム（ＢａＣＯ_３）および酸化マンガン（Ｍｎ_３Ｏ_４）を準備するとともに、希土類元素Ｎｄを含む化合物である水酸化ネオジウム（Ｎｄ（ＯＨ）_３）、ならびに他の希土類元素の酸化物である、酸化サマリウム（Ｓｍ_２Ｏ_３）、酸化ユウロビウム（Ｅｕ_２Ｏ_３）、酸化ガドリニウム（Ｇｄ_２Ｏ_３）、酸化テルビウム（Ｔｂ_４Ｏ_７）、酸化ホルミウム（Ｈｏ_２Ｏ_３）、酸化ジスプロシウム（Ｄｙ_２Ｏ_３）、酸化エルビウム（Ｅｒ_２Ｏ_３）および酸化イットリウム（Ｙ_２Ｏ_３）を準備した。

　次に、これら出発原料が、焼成後において表１～表３に示す組成となるように秤量し、純水および分散剤を加え、直径２ｍｍのＰＳＺボールを用いて２４時間粉砕・混合処理を行なった。

　次に、上記の出発原料を含む粉砕・混合処理後のスラリーを乾燥させ、造粒を行なった後、大気中において、８００℃の温度で２時間仮焼した。

　次に、得られた仮焼粉に、純水、分散剤およびバインダを加え、直径５ｍｍのＰＳＺボールを用いて２４時間粉砕処理を行ない、乾燥させてプレス用の原料を得た。

　その後、プレス機を用いて、直径１０ｍｍ、厚み１～３ｍｍの円板状のプレス単板を２０００ｋｇｆ／ｃｍ^２の圧力で作製した。ここで、厚み１～３ｍｍというように、厚みの異なる試料を複数作製したのは、組成によって比抵抗が異なるためであり、厚み、および後述する電極面積を変えることにより、素子抵抗が室温で一般的によく使用される４～８Ω程度に収まるように調整を行なった。

　次に、上記プレス単板を、大気中において、４５０℃の温度で２時間脱脂処理した後、Ｈ_２／Ｈ_２Ｏ／Ｎ_２雰囲気中において、１３００℃の温度で１２時間本焼成した。次いで、酸素雰囲気中において、６００℃の温度で２４時間再酸化熱処理し、素子本体を得た。

　次に、上記素子本体の両主面に、Ａｇペーストを塗布し、大気中において８００℃の温度で焼付け処理を行なうことによって、電極を形成し、各試料となる抵抗素子を得た。

　このようにして得られた抵抗素子について、抵抗測定器（ケースレー　２４３０）と温度槽（Despatch　製）とを使用して、４端子法で抵抗の温度依存性評価を行なった。１０℃刻みで測定した抵抗の温度依存性から、次式を用いて、温度が変化した際にどれくらい抵抗が変化したかを示す指標であるＢ定数を算出した。

　Ｂ定数＝ln（Ｒ_１／Ｒ_２）／（１／Ｔ_１－１／Ｔ_２）
　ただし、Ｒ_１、Ｒ_２は、それぞれ、Ｔ_１、Ｔ_２の温度［Ｋ］で測定した抵抗値［Ω］である。

　この実験例で得られた試料を代表して、試料１６についての抵抗の温度依存性およびＢ定数が、図２に示されている。図２に示すように、試料１６に代表される、この発明に係る半導体セラミックは、ある温度にて急激に抵抗が低下するＣＴＲ特性を示す。これは、転移温度以下では、電荷整列絶縁体という特殊な状態にあって、キャリアが凍結された状態であるが、温度上昇に伴い、電荷整列状態が崩れ、一気にキャリアが動けるようになるため、急激な抵抗変化を示すことによる。

　図示しないが、試料１６以外の試料であって、この発明の範囲内の試料については、図２に示したものと実質的に同様の傾向が現れることが確認された。

　次に、各試料について、まず、室温で初期抵抗を測定し、その後、ＡＣ２４０Ｖ、位相９０°、保護抵抗１３００Ωの条件にて、突入電流耐性試験を実施した。突入電流耐性試験では、上記条件で試料に突入電流を後述する各負荷容量条件で５回印加し、印加後１分間放置して再度抵抗を測定し、この抵抗が初期抵抗の±２５％以内であった場合は合格と判定し、初期抵抗の±２５％を超えた場合は不合格と判定とした。負荷容量については、１５μＦ、２２μＦ、３３μＦ、４７μＦ、６８μＦ、１００μＦ、１５０μＦ、２２０μＦ、３００μＦと次第に大きくして、合格判定であった最大負荷容量を、突入電流耐性の指標となる最大許容負荷容量とした。この最大許容負荷容量が表１～表３に示されている。この発明では、最大許容負荷容量が１５０μＦ以上を合格と判定し、それ以外を不合格と判定した。

　さらに、各試料に係る抵抗素子の素子本体にアロンセラミックス（耐熱性無機接着剤）でＫ熱電対を接着した状態とし、室温において、直流２Ａの電流を抵抗素子に流し、しばらく待って定常状態になってからの素子温度をＫ熱電対によって測定した。この素子温度が表１～表３に示されている。測定された素子温度が１５０℃以下の場合を合格と判定し、１５０℃を超えると不合格と判定した。

　１５０℃を合否の判定基準としたのは、従来から知られているＭｎ系スピネル材料を使用し、かつ室温抵抗が同じ８Ωである村田製作所製「ＮＴＰＡ７８Ｒ０」サーミスタで評価した場合、室温において、直流２Ａの電流を流したとき、素子温度が１９２℃であったため、それより十分低い１５０℃以下であれば、前述した課題を解決する効果が十分にあるためである。

　表１～表３において、＊を付した試料は、この発明の範囲外のものである。

　表１に示した試料１～１９は、この発明に係る半導体セラミックの組成に関して、主成分が化学式Ｒ１_１－ｘＲ２_ｘＢａＭｎ_２Ｏ_６で示される場合であって、Ｒ１がＮｄからなり、Ｒ２がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種からなるとき、ｘが０．０５≦ｘ≦１．０である、との根拠を与えるものである。試料１が、この発明の範囲外のｘ＝０であり、最大許容負荷容量が１５０μＦ未満となっている。

　表１に示した試料２０～４４は、この発明に係る半導体セラミックの組成に関して、主成分が化学式Ｒ１_１－ｘＲ２_ｘＢａＭｎ_２Ｏ_６で示される場合であって、Ｒ１がＮｄからなり、Ｒ２がＴｂ、Ｄｙ、Ｈｏ、ＥｒおよびＹのうちの少なくとも１種からなるとき、０．０５≦ｘ≦０．８である、との根拠を与えるものである。試料２４、２９、３４、３９および４４が、この発明の範囲外のｘ＝１であり、２Ａの直流電流を印加した際の素子温度が１５０℃を超えている。

　表２に示した試料４５～６２は、この発明に係る半導体セラミックの組成に関して、主成分が化学式Ｒ１_１－ｘＲ２_ｘＢａＭｎ_２Ｏ_６で示される場合であって、Ｒ１がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種からなり、Ｒ２がＳｍ、ＥｕおよびＧｄのうちのＲ１として選ばれなかった残りの少なくとも１種からなるとき、０≦ｘ≦１．０である、との根拠を与えるものである。

　表２に示した試料６３～８７および表３に示した試料８８～１３７は、この発明に係る半導体セラミックの組成に関して、主成分が化学式Ｒ１_１－ｘＲ２_ｘＢａＭｎ_２Ｏ_６で示される場合であって、Ｒ１がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種からなり、Ｒ２がＴｂ、Ｄｙ、ＨｏおよびＹのうちの少なくとも１種からなるとき、０≦ｘ≦０．４である、との根拠を与えるものである。試料６７、７２、７７、８２、８７、９２、９７、１０２、１０７、１１２、１１７、１２２、１２７、１３２および１３７が、この発明の範囲外のｘ＝０．５であり、２Ａの直流電流を印加した際の素子温度が１５０℃を超えている。中でも、試料６７、７２、１０７、１１２、１１７、１２２、１２７、１３２および１３７では、さらに、最大許容負荷容量が１５０μＦ未満となっている。

　なお、試料４５、５１、６３、６８、７３、７８および８３は、便宜上互いに異なる試料番号が付与されているが、互いに同じ試料である。また、試料５７、８８、９３、９８、１０３および１０８についても、互いに同じ試料である。また、試料１１３、１１８、１２３、１２８および１３３についても、互いに同じ試料である。

　表１～表３から明らかなように、この発明の範囲内の組成を有する半導体セラミックをもって構成された抵抗素子によれば、最大許容負荷容量が１５０μＦ以上で、２Ａの直流電流を印加した際に素子の発熱温度を１５０℃以下に抑制することが可能となる。つまり、既存のＭｎ系スピネルサーミスタと同等以上の突入電流耐性を有していながら、オン状態の素子発熱を１５０℃以下に抑制することが可能となり、従来からの課題であったオン状態での素子発熱による弊害を小さくすることが可能となる。

　上述のように、既存材料の課題を解決できた理由としては、この発明の範囲内の組成を有する半導体セラミック材料が有する抵抗の温度依存性が挙げられる。図３に、この実験例において得られた試料１６に係る半導体セラミックについての抵抗の温度依存性と前述の村田製作所製「ＮＴＰＡ７８Ｒ０」サーミスタで用いられるＭｎ系スピネル材料についての抵抗の温度依存性とが比較して示されている。

　図３からわかるように、「ＮＴＰＡ７８Ｒ０」と試料１６とは室温でほぼ同じ抵抗であるが、温度の上昇に伴い、「ＮＴＰＡ７８Ｒ０」では、徐々にしか抵抗が低下しないのに対し、試料１６では、ある温度で急激に抵抗が低下し、抵抗の温度依存性が小さくなる特徴的な特性を示す。２つの試料は互いに組成が異なるため、各々の熱伝導率などについても互いに異なることになるが、ともに酸化物であるので、それほど大きく変わることはない。そのため、素子本体の形状（体積）が互いに同じであるならば、図３に現れた両者間の差は、抵抗の温度依存性の差ということになる。したがって、この発明の範囲内の組成を有する半導体セラミックによれば、図３に示すように、急激に抵抗が低下する温度と発熱とのバランスにより、温度が過度に上昇することなく、発熱を抑制できたものと考えられる。そのため、温度が抑えられるだけでなく、温度ふらつきによる抵抗（電流）のふらつきも抑制され、既存材料の課題を解決することが可能となる。

１　抵抗素子
２　素子本体
３　電極

Claims

　主成分が化学式Ｒ１_１－ｘＲ２_ｘＢａＭｎ_２Ｏ_６で示される構造を有し、
　（１）Ｒ１がＮｄからなり、Ｒ２がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種からなるとき、ｘが０．０５≦ｘ≦１．０であり、
　（２）Ｒ１がＮｄからなり、Ｒ２がＴｂ、Ｄｙ、Ｈｏ、ＥｒおよびＹのうちの少なくとも１種からなるとき、０．０５≦ｘ≦０．８であり、
　（３）Ｒ１がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種からなり、Ｒ２がＴｂ、Ｄｙ、ＨｏおよびＹのうちの少なくとも１種からなるとき、０≦ｘ≦０．４であり、
　（４）Ｒ１がＳｍ、ＥｕおよびＧｄのうちの少なくとも１種からなり、Ｒ２がＳｍ、ＥｕおよびＧｄのうちのＲ１として選ばれなかった残りの少なくとも１種からなるとき、０≦ｘ≦１．０である、
半導体セラミック。
　素子本体と、前記素子本体の少なくとも一部を挟んで形成される少なくとも１対の電極とを備える、抵抗素子であって、
　前記素子本体が請求項１に記載の半導体セラミックから構成される、
抵抗素子。
　突入電流を抑制するためのサーミスタ素子として用いられる、請求項２に記載の抵抗素子。
　前記素子本体は板状をなし、前記電極は、互いに対向するように、板状の前記素子本体の各主面上に形成される、請求項２または３に記載の抵抗素子。