JPWO2012056797A1 - 半導体セラミックおよび抵抗素子 - Google Patents

半導体セラミックおよび抵抗素子 Download PDF

Info

Publication number
JPWO2012056797A1
JPWO2012056797A1 JP2012540724A JP2012540724A JPWO2012056797A1 JP WO2012056797 A1 JPWO2012056797 A1 JP WO2012056797A1 JP 2012540724 A JP2012540724 A JP 2012540724A JP 2012540724 A JP2012540724 A JP 2012540724A JP WO2012056797 A1 JPWO2012056797 A1 JP WO2012056797A1
Authority
JP
Japan
Prior art keywords
resistance
temperature
semiconductor ceramic
thermistor
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012540724A
Other languages
English (en)
Other versions
JP5445689B2 (ja
Inventor
廣瀬 左京
左京 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012540724A priority Critical patent/JP5445689B2/ja
Application granted granted Critical
Publication of JP5445689B2 publication Critical patent/JP5445689B2/ja
Publication of JPWO2012056797A1 publication Critical patent/JPWO2012056797A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/042Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
    • H01C7/043Oxides or oxidic compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thermistors And Varistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

突入電流耐性に優れ、定常状態での発熱を抑制し得る抵抗素子を提供する。抵抗素子(1)の素子本体(2)を、主成分が化学式R11−xR2xBaMn2O6で示される構造を有する半導体セラミックで構成する。R1がNd、R2がSm、EuおよびGdのうちの少なくとも1種であるとき、xが0.05≦x≦1.0。R1がNd、R2がTb、Dy、Ho、ErおよびYのうちの少なくとも1種であるとき、0.05≦x≦0.8。R1がSm、EuおよびGdのうちの少なくとも1種、R2がTb、Dy、HoおよびYのうちの少なくとも1種であるとき、0≦x≦0.4。R1がSm、EuおよびGdのうちの少なくとも1種からなり、R2がSm、EuおよびGdのうちのR1として選ばれなかった残りの少なくとも1種からなるとき、0≦x≦1.0。

Description

この発明は、半導体セラミックおよびそれを用いて構成される抵抗素子に関するもので、特に、突入電流を抑制するためのサーミスタ素子として有利に用いられる抵抗素子に関するものである。
この発明にとって興味ある抵抗素子として、たとえばNTCサーミスタがある。たとえば特許文献1には、温度補償用サーミスタまたは突入電流抑制用サーミスタ(パワーサーミスタ)として用いられるNTCサーミスタの素子本体を構成する組成物として、マンガン、銅、カルシュウムと、コバルトまたはニッケルの少なくとも一つを含む酸化物組成物に対し、ホウケイ酸ガラスを添加したものが記載されている。
このように、従来の温度補償用サーミスタまたは突入電流抑制用サーミスタにおいては、Mn−Coベースのスピネル構造を有するサーミスタ材料が広く用いられている。
一般に、突入電流抑制のため、図4に示すような回路が使用される。図4には、突入電流抑制用のパワーサーミスタを備える電気機器がブロック図で示されている。
図4を参照して、電気機器11は、交流電源12によって駆動される負荷回路13を備え、交流電源12は、整流器14を介して、負荷回路13へ電力を供給するようにされている。この電力供給のための電源ライン15と直列に、突入電流抑制用のパワーサーミスタ16が接続される。また、平滑コンデンサ17が負荷回路13と並列に接続されている。
従来、上記パワーサーミスタ16として、NTCサーミスタがしばしば用いられている。NTCサーミスタは、一般的な固定抵抗体と異なり、電源オフ時から電源オン直後では、高い抵抗を示し、電源オン後は、自己発熱によって抵抗が低下する。したがって、NTCサーミスタによれば、温度変化によっても抵抗値がほとんど変わらない一般的な固定抵抗体と比較して、低消費電力化できる利点がある。
図4に示した回路についての動作をより具体的に説明すると、(1)交流電源12からの電源投入時に平滑コンデンサ17の急速充電に伴い発生する突入電流を、NTCサーミスタからなるパワーサーミスタ16の初期抵抗R25(25℃の抵抗値)で抑制する。(2)負荷回路13に定常電流が流れた後は、パワーサーミスタ16は自己発熱により抵抗値が減少する。(3)パワーサーミスタ16が低抵抗化することで、定常電流が流れたときの電力損失を固定抵抗体に比べて少なくでき、その結果、消費電力を抑制することができる。
したがって、パワーサーミスタ16に関し、室温での待機時(電源オフ時)の抵抗値と定常電流が流れたときの抵抗値との差が大きい(B定数が大きい)ほど、より優れた突入電流抑制効果が得られ、また、定常状態の消費電力をより抑制することが可能となる。
パワーサーミスタは、ACアダプタなどの電源装置に広く使用されている。前述したとおり、定常状態では定格電流がパワーサーミスタに通電され続けるため、電流の大きさにもよるが、パワーサーミスタの温度は170℃を超えるくらい高い温度になる。たとえばACアダプタ全体が熱くなるのは、このパワーサーミスタの発熱によるものである。
パワーサーミスタが高温になると、これを実装する配線基板が加熱により変色したり、異臭を放ったり、ACアダプタなどの電源装置全体の温度上昇により、他の電子部品への負荷が高くなったり、故障を引き起こす原因となったりするといった問題を引き起こす。また、パワーサーミスタは電源ラインに直列に挿入されるため、オン状態(定常電流が流れた状態)での残留抵抗が高いと、消費電力が大きくなるばかりでなく、温度ふらつきにより、定常電流がふらつくという問題をも引き起こす。このことから、残留抵抗がより低く、オン状態では抵抗の温度依存性が小さい抵抗素子が強く望まれている。
しかし、特許文献1に記載されるような既存のスピネル系サーミスタ材料では、上記の問題を解決することが難しい。
一般的に、絶縁体および半導体は、温度の上昇に伴い、抵抗が変化するNTC(負の温度係数)特性を示し、比抵抗が高いほど、温度に対して抵抗が大きく変化し、比抵抗の小さいものは、金属に近づくため、温度依存性が小さくなる傾向がある。つまり、比抵抗の高いものはB定数が大きく、低いものはB定数が小さくなる。
したがって、大きなB定数のものを使用すれば、オフ状態とオン状態との間での抵抗差を大きくすることができるため、比抵抗の大きな材料を使用すればよいと思われる。しかし、その場合、比抵抗が大きくなりすぎて、一般的に用いられる、抵抗値が10Ω弱のパワーサーミスタを作る際には、非常に大きな電極を備えた非常に薄い素子を作る必要があり、現実的でない。したがって、既存のパワーサーミスタでは、やむを得ず、比抵抗が比較的小さくて、B定数が3000程度のものをサーミスタ材料として選択せざるを得ず、−50℃から200℃くらいの温度領域でほぼ同じB定数を示すため、上記課題を解決することは難しい。
したがって、上記課題を解決するためには、比抵抗が比較的小さく、B定数が大きいという両立の難しい2つの条件を最低限、満足し得る新しい材料が必要となる。
特開2001−102204号公報
そこで、この発明の目的は、優れた突入電流耐性を有し、定常状態での発熱を抑制し得る抵抗素子、およびこの抵抗素子を構成するために有利に用いることができる半導体セラミックを提供しようとすることである。
この発明は、まず、半導体セラミックに向けられる。この発明に係る半導体セラミックは、主成分が化学式R11−xR2BaMnで示される構造を有し、
(1)R1がNdからなり、R2がSm、EuおよびGdのうちの少なくとも1種からなるとき、xが0.05≦x≦1.0であり、
(2)R1がNdからなり、R2がTb、Dy、Ho、ErおよびYのうちの少なくとも1種からなるとき、0.05≦x≦0.8であり、
(3)R1がSm、EuおよびGdのうちの少なくとも1種からなり、R2がTb、Dy、HoおよびYのうちの少なくとも1種からなるとき、0≦x≦0.4であり、
(4)R1がSm、EuおよびGdのうちの少なくとも1種からなり、R2がSm、EuおよびGdのうちのR1として選ばれなかった残りの少なくとも1種からなるとき、0≦x≦1.0である、
ことを特徴としている。
この発明は、また、素子本体と、素子本体の少なくとも一部を挟んで形成される少なくとも1対の電極とを備える、抵抗素子にも向けられる。この発明に係る抵抗素子は、素子本体がこの発明に係る半導体セラミックから構成されることを特徴としている。
この発明に係る抵抗素子は、好ましくは、突入電流を抑制するためのサーミスタ素子として用いられる。
この発明に係る抵抗素子において、素子本体は板状をなし、電極は、互いに対向するように、板状の素子本体の各主面上に形成されることが好ましい。
この発明に係る半導体セラミックによれば、比抵抗が比較的小さく、B定数が大きいという2つの条件を満足させることができる。したがって、この半導体セラミックを用いて、抵抗素子を構成すると、その発熱を抑制しながら、突入電流耐性および突入電流抑制効果が高く、定常状態での消費電力が抑制された、パワーサーミスタとして好適な抵抗素子とすることができる。
これは、以下の理由によるものと推測される。
この発明に係る半導体セラミックは、主成分が化学式R11−xR2BaMnで示される構造を有している。すなわち、この発明に係る半導体セラミックの主成分は、ペロブスカイト構造のAサイトに入る希土類元素とバリウムとが整列した、Aサイト整列Mn化合物である。Aサイト整列Mn化合物は、従来から知られているように、ある特定の温度で急激に抵抗が変化するCTR(Critical Temperature Resistance)特性を示す、すなわち、B定数が大きい。
これに加えて、この発明において規定される組成範囲とすることにより、CTR特性を低下させることなく、突入電流印加時の素子発熱および素子放熱の良好なバランスを実現し、突入電流を抑制しながら素子破壊を抑制し、さらに、オン抵抗を抑制することにより、素子の発熱の問題を解決することが可能となる。
つまり、この発明に係る半導体セラミックを用いれば、定常状態(室温近傍)では電荷整列型絶縁体といわれる高い比抵抗を示し、突入電流抑制素子として機能し、突入電流が印加され素子が発熱した際には電荷整列型絶縁体から金属状態へと変化し、急激に比抵抗が低下して、大きな突入電流を流すことが可能となり、突入電流を吸収し、さらに素子の発熱を抑制することが可能となる。
この発明の一実施形態による抵抗素子1の外観を示す斜視図である。 実験例において得られた試料16に係る半導体セラミックについての抵抗の温度依存性およびB定数を示す図である。 実験例において得られた試料16に係る半導体セラミックについての抵抗の温度依存性と従来のサーミスタで用いられるMn系スピネル材料についての抵抗の温度依存性とを比較して示す図である。 従来から用いられている突入電流抑制用のパワーサーミスタ16を備える電気機器11のブロック図である。
図1を参照して、この発明の一実施形態による抵抗素子1について説明する。
抵抗素子1は、半導体セラミックからなる円板状の素子本体2と、素子本体2の相対向する主面上にそれぞれ形成される1対の電極とを備えている。図1では、一方の電極3のみが図示されている。図示しない他方の電極は、図示した電極3と対向するように形成されている。図示した一方の電極3には、たとえばはんだ5を介してリード線6が接続され、図示しない他方の電極には、同様にはんだを介してリード線7が接続されている。
図1に示した抵抗素子1は、リード線6および7を介して、図示しない配線基板に実装され、突入電流を抑制するためのサーミスタ素子、すなわちパワーサーミスタとして有利に用いられる。
なお、素子本体2は、図示したような円板状に限らず、その他任意の板状とすることができる。
上記の抵抗素子1における素子本体2を構成する半導体セラミックは、Aサイト整列Mn化合物を主成分とするものである。より詳細には、この半導体セラミックは、主成分が化学式R11−xR2BaMnで示される構造を有している。そして、
(1)R1がNdからなり、R2がSm、EuおよびGdのうちの少なくとも1種からなるとき、xが0.05≦x≦1.0であり、
(2)R1がNdからなり、R2がTb、Dy、Ho、ErおよびYのうちの少なくとも1種からなるとき、0.05≦x≦0.8であり、
(3)R1がSm、EuおよびGdのうちの少なくとも1種からなり、R2がTb、Dy、HoおよびYのうちの少なくとも1種からなるとき、0≦x≦0.4であり、
(4)R1がSm、EuおよびGdのうちの少なくとも1種からなり、R2がSm、EuおよびGdのうちのR1として選ばれなかった残りの少なくとも1種からなるとき、0≦x≦1.0である。
このような抵抗素子1に備える素子本体2を製造するため、出発原料の準備、仮焼、成形、脱脂、本焼成、再酸化の各工程が実施されるが、特に、本焼成工程では、酸素分圧が1×10−6MPa〜5×10−12MPaに制御されることが好ましい。これによって、本焼成工程の比較的低温時に酸素欠陥が生じ、その結果、比較的短時間で効率良く、AサイトでのR1/R2とBaとの整列を実現できることが本件発明者によって見出されている。また、その後に実施される再酸化処理についても、短時間化が図れることもわかっている。
次に、素子本体2の所定の面上に、たとえば、Agを導電成分とする導電性ペーストを焼き付けることによって、電極3および他方の電極が形成され、抵抗素子1が完成される。
以下、この発明を実験例に基づいて、より具体的に説明する。
[実験例]
出発原料として、高純度(3N以上)の炭酸バリウム(BaCO)および酸化マンガン(Mn)を準備するとともに、希土類元素Ndを含む化合物である水酸化ネオジウム(Nd(OH))、ならびに他の希土類元素の酸化物である、酸化サマリウム(Sm)、酸化ユウロビウム(Eu)、酸化ガドリニウム(Gd)、酸化テルビウム(Tb)、酸化ホルミウム(Ho)、酸化ジスプロシウム(Dy)、酸化エルビウム(Er)および酸化イットリウム(Y)を準備した。
次に、これら出発原料が、焼成後において表1〜表3に示す組成となるように秤量し、純水および分散剤を加え、直径2mmのPSZボールを用いて24時間粉砕・混合処理を行なった。
次に、上記の出発原料を含む粉砕・混合処理後のスラリーを乾燥させ、造粒を行なった後、大気中において、800℃の温度で2時間仮焼した。
次に、得られた仮焼粉に、純水、分散剤およびバインダを加え、直径5mmのPSZボールを用いて24時間粉砕処理を行ない、乾燥させてプレス用の原料を得た。
その後、プレス機を用いて、直径10mm、厚み1〜3mmの円板状のプレス単板を2000kgf/cmの圧力で作製した。ここで、厚み1〜3mmというように、厚みの異なる試料を複数作製したのは、組成によって比抵抗が異なるためであり、厚み、および後述する電極面積を変えることにより、素子抵抗が室温で一般的によく使用される4〜8Ω程度に収まるように調整を行なった。
次に、上記プレス単板を、大気中において、450℃の温度で2時間脱脂処理した後、H/HO/N雰囲気中において、1300℃の温度で12時間本焼成した。次いで、酸素雰囲気中において、600℃の温度で24時間再酸化熱処理し、素子本体を得た。
次に、上記素子本体の両主面に、Agペーストを塗布し、大気中において800℃の温度で焼付け処理を行なうことによって、電極を形成し、各試料となる抵抗素子を得た。
このようにして得られた抵抗素子について、抵抗測定器(ケースレー 2430)と温度槽(Despatch 製)とを使用して、4端子法で抵抗の温度依存性評価を行なった。10℃刻みで測定した抵抗の温度依存性から、次式を用いて、温度が変化した際にどれくらい抵抗が変化したかを示す指標であるB定数を算出した。
B定数=ln(R/R)/(1/T−1/T
ただし、R、Rは、それぞれ、T、Tの温度[K]で測定した抵抗値[Ω]である。
この実験例で得られた試料を代表して、試料16についての抵抗の温度依存性およびB定数が、図2に示されている。図2に示すように、試料16に代表される、この発明に係る半導体セラミックは、ある温度にて急激に抵抗が低下するCTR特性を示す。これは、転移温度以下では、電荷整列絶縁体という特殊な状態にあって、キャリアが凍結された状態であるが、温度上昇に伴い、電荷整列状態が崩れ、一気にキャリアが動けるようになるため、急激な抵抗変化を示すことによる。
図示しないが、試料16以外の試料であって、この発明の範囲内の試料については、図2に示したものと実質的に同様の傾向が現れることが確認された。
次に、各試料について、まず、室温で初期抵抗を測定し、その後、AC240V、位相90°、保護抵抗1300Ωの条件にて、突入電流耐性試験を実施した。突入電流耐性試験では、上記条件で試料に突入電流を後述する各負荷容量条件で5回印加し、印加後1分間放置して再度抵抗を測定し、この抵抗が初期抵抗の±25%以内であった場合は合格と判定し、初期抵抗の±25%を超えた場合は不合格と判定とした。負荷容量については、15μF、22μF、33μF、47μF、68μF、100μF、150μF、220μF、300μFと次第に大きくして、合格判定であった最大負荷容量を、突入電流耐性の指標となる最大許容負荷容量とした。この最大許容負荷容量が表1〜表3に示されている。この発明では、最大許容負荷容量が150μF以上を合格と判定し、それ以外を不合格と判定した。
さらに、各試料に係る抵抗素子の素子本体にアロンセラミックス(耐熱性無機接着剤)でK熱電対を接着した状態とし、室温において、直流2Aの電流を抵抗素子に流し、しばらく待って定常状態になってからの素子温度をK熱電対によって測定した。この素子温度が表1〜表3に示されている。測定された素子温度が150℃以下の場合を合格と判定し、150℃を超えると不合格と判定した。
150℃を合否の判定基準としたのは、従来から知られているMn系スピネル材料を使用し、かつ室温抵抗が同じ8Ωである村田製作所製「NTPA78R0」サーミスタで評価した場合、室温において、直流2Aの電流を流したとき、素子温度が192℃であったため、それより十分低い150℃以下であれば、前述した課題を解決する効果が十分にあるためである。
Figure 2012056797
Figure 2012056797
Figure 2012056797
表1〜表3において、*を付した試料は、この発明の範囲外のものである。
表1に示した試料1〜19は、この発明に係る半導体セラミックの組成に関して、主成分が化学式R11−xR2BaMnで示される場合であって、R1がNdからなり、R2がSm、EuおよびGdのうちの少なくとも1種からなるとき、xが0.05≦x≦1.0である、との根拠を与えるものである。試料1が、この発明の範囲外のx=0であり、最大許容負荷容量が150μF未満となっている。
表1に示した試料20〜44は、この発明に係る半導体セラミックの組成に関して、主成分が化学式R11−xR2BaMnで示される場合であって、R1がNdからなり、R2がTb、Dy、Ho、ErおよびYのうちの少なくとも1種からなるとき、0.05≦x≦0.8である、との根拠を与えるものである。試料24、29、34、39および44が、この発明の範囲外のx=1であり、2Aの直流電流を印加した際の素子温度が150℃を超えている。
表2に示した試料45〜62は、この発明に係る半導体セラミックの組成に関して、主成分が化学式R11−xR2BaMnで示される場合であって、R1がSm、EuおよびGdのうちの少なくとも1種からなり、R2がSm、EuおよびGdのうちのR1として選ばれなかった残りの少なくとも1種からなるとき、0≦x≦1.0である、との根拠を与えるものである。
表2に示した試料63〜87および表3に示した試料88〜137は、この発明に係る半導体セラミックの組成に関して、主成分が化学式R11−xR2BaMnで示される場合であって、R1がSm、EuおよびGdのうちの少なくとも1種からなり、R2がTb、Dy、HoおよびYのうちの少なくとも1種からなるとき、0≦x≦0.4である、との根拠を与えるものである。試料67、72、77、82、87、92、97、102、107、112、117、122、127、132および137が、この発明の範囲外のx=0.5であり、2Aの直流電流を印加した際の素子温度が150℃を超えている。中でも、試料67、72、107、112、117、122、127、132および137では、さらに、最大許容負荷容量が150μF未満となっている。
なお、試料45、51、63、68、73、78および83は、便宜上互いに異なる試料番号が付与されているが、互いに同じ試料である。また、試料57、88、93、98、103および108についても、互いに同じ試料である。また、試料113、118、123、128および133についても、互いに同じ試料である。
表1〜表3から明らかなように、この発明の範囲内の組成を有する半導体セラミックをもって構成された抵抗素子によれば、最大許容負荷容量が150μF以上で、2Aの直流電流を印加した際に素子の発熱温度を150℃以下に抑制することが可能となる。つまり、既存のMn系スピネルサーミスタと同等以上の突入電流耐性を有していながら、オン状態の素子発熱を150℃以下に抑制することが可能となり、従来からの課題であったオン状態での素子発熱による弊害を小さくすることが可能となる。
上述のように、既存材料の課題を解決できた理由としては、この発明の範囲内の組成を有する半導体セラミック材料が有する抵抗の温度依存性が挙げられる。図3に、この実験例において得られた試料16に係る半導体セラミックについての抵抗の温度依存性と前述の村田製作所製「NTPA78R0」サーミスタで用いられるMn系スピネル材料についての抵抗の温度依存性とが比較して示されている。
図3からわかるように、「NTPA78R0」と試料16とは室温でほぼ同じ抵抗であるが、温度の上昇に伴い、「NTPA78R0」では、徐々にしか抵抗が低下しないのに対し、試料16では、ある温度で急激に抵抗が低下し、抵抗の温度依存性が小さくなる特徴的な特性を示す。2つの試料は互いに組成が異なるため、各々の熱伝導率などについても互いに異なることになるが、ともに酸化物であるので、それほど大きく変わることはない。そのため、素子本体の形状(体積)が互いに同じであるならば、図3に現れた両者間の差は、抵抗の温度依存性の差ということになる。したがって、この発明の範囲内の組成を有する半導体セラミックによれば、図3に示すように、急激に抵抗が低下する温度と発熱とのバランスにより、温度が過度に上昇することなく、発熱を抑制できたものと考えられる。そのため、温度が抑えられるだけでなく、温度ふらつきによる抵抗(電流)のふらつきも抑制され、既存材料の課題を解決することが可能となる。
1 抵抗素子
2 素子本体
3 電極
この発明は、まず、抵抗素子用の半導体セラミックに向けられる。この発明に係る半導体セラミックは、主成分が化学式R11−xR2BaMnで示される構造を有し、
(1)R1がNdからなり、R2がSm、EuおよびGdのうちの少なくとも1種からなるとき、xが0.05≦x≦0.95であり、
(2)R1がNdからなり、R2がTbおよびrのうちの少なくとも1種からなるとき、xが0.05≦x≦0.8であり、
(3)R1がNdからなり、R2がDy、HoおよびYのうちの少なくとも1種からなるとき、xが0.1≦x≦0.8である
ことを特徴としている。
上記の抵抗素子1における素子本体2を構成する半導体セラミックは、Aサイト整列Mn化合物を主成分とするものである。より詳細には、この半導体セラミックは、主成分が化学式R11−xR2BaMnで示される構造を有している。そして、
(1)R1がNdからなり、R2がSm、EuおよびGdのうちの少なくとも1種からなるとき、xが0.05≦x≦0.95であり、
(2)R1がNdからなり、R2がTbおよびrのうちの少なくとも1種からなるとき、xが0.05≦x≦0.8であり、
(3)R1がNdからなり、R2がDy、HoおよびYのうちの少なくとも1種からなるとき、xが0.1≦x≦0.8である。
次に、これら出発原料が、焼成後において表1に示す組成となるように秤量し、純水および分散剤を加え、直径2mmのPSZボールを用いて24時間粉砕・混合処理を行なった。
次に、各試料について、まず、室温で初期抵抗を測定し、その後、AC240V、位相90°、保護抵抗1300Ωの条件にて、突入電流耐性試験を実施した。突入電流耐性試験では、上記条件で試料に突入電流を後述する各負荷容量条件で5回印加し、印加後1分間放置して再度抵抗を測定し、この抵抗が初期抵抗の±25%以内であった場合は合格と判定し、初期抵抗の±25%を超えた場合は不合格と判定とした。負荷容量については、15μF、22μF、33μF、47μF、68μF、100μF、150μF、220μF、300μFと次第に大きくして、合格判定であった最大負荷容量を、突入電流耐性の指標となる最大許容負荷容量とした。この最大許容負荷容量が表1〜表3に示されている。この発明では、最大許容負荷容量が200μF以上を合格と判定し、それ以外を不合格と判定した。
Figure 2012056797
1において、*を付した試料は、この発明の範囲外のものである。
表1に示した試料1〜19は、この発明に係る半導体セラミックの組成に関して、主成分が化学式R11−xR2BaMnで示される場合であって、R1がNdからなり、R2がSm、EuおよびGdのうちの少なくとも1種からなるとき、xが0.05≦x≦0.95である、との根拠を与えるものである。試料1が、この発明の範囲外のx=0であり、最大許容負荷容量が200μF未満となっている。また、試料7、13および19が、この発明の範囲外のx=1であり、最大許容負荷容量が200μF未満となっている。
表1に示した試料20〜44は、この発明に係る半導体セラミックの組成に関して、主成分が化学式R11−xR2BaMnで示される場合であって、R1がNdからなり、(1)R2がTbおよびrのうちの少なくとも1種からなるとき、xが0.05≦x≦0.8であり、または(2)R2がDy、HoおよびYのうちの少なくとも1種からなるとき、xが0.1≦x≦0.8である、との根拠を与えるものである。試料24、29、34、39および44が、この発明の範囲外のx=1であり、最大許容負荷容量が200μF未満となり、かつ2Aの直流電流を印加した際の素子温度が150℃を超えている。また、試料25、30および40が、この発明の範囲外のx=0.05であり、最大許容負荷容量が200μF未満となっている。
1から明らかなように、この発明の範囲内の組成を有する半導体セラミックをもって構成された抵抗素子によれば、最大許容負荷容量が200μF以上で、2Aの直流電流を印加した際に素子の発熱温度を150℃以下に抑制することが可能となる。つまり、既存のMn系スピネルサーミスタと同等以上の突入電流耐性を有していながら、オン状態の素子発熱を150℃以下に抑制することが可能となり、従来からの課題であったオン状態での素子発熱による弊害を小さくすることが可能となる。

Claims (4)

  1. 主成分が化学式R11−xR2BaMnで示される構造を有し、
    (1)R1がNdからなり、R2がSm、EuおよびGdのうちの少なくとも1種からなるとき、xが0.05≦x≦1.0であり、
    (2)R1がNdからなり、R2がTb、Dy、Ho、ErおよびYのうちの少なくとも1種からなるとき、0.05≦x≦0.8であり、
    (3)R1がSm、EuおよびGdのうちの少なくとも1種からなり、R2がTb、Dy、HoおよびYのうちの少なくとも1種からなるとき、0≦x≦0.4であり、
    (4)R1がSm、EuおよびGdのうちの少なくとも1種からなり、R2がSm、EuおよびGdのうちのR1として選ばれなかった残りの少なくとも1種からなるとき、0≦x≦1.0である、
    半導体セラミック。
  2. 素子本体と、前記素子本体の少なくとも一部を挟んで形成される少なくとも1対の電極とを備える、抵抗素子であって、
    前記素子本体が請求項1に記載の半導体セラミックから構成される、
    抵抗素子。
  3. 突入電流を抑制するためのサーミスタ素子として用いられる、請求項2に記載の抵抗素子。
  4. 前記素子本体は板状をなし、前記電極は、互いに対向するように、板状の前記素子本体の各主面上に形成される、請求項2または3に記載の抵抗素子。
JP2012540724A 2010-10-27 2011-08-22 半導体セラミックおよび抵抗素子 Active JP5445689B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012540724A JP5445689B2 (ja) 2010-10-27 2011-08-22 半導体セラミックおよび抵抗素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010240310 2010-10-27
JP2010240310 2010-10-27
JP2012540724A JP5445689B2 (ja) 2010-10-27 2011-08-22 半導体セラミックおよび抵抗素子
PCT/JP2011/068850 WO2012056797A1 (ja) 2010-10-27 2011-08-22 半導体セラミックおよび抵抗素子

Publications (2)

Publication Number Publication Date
JP5445689B2 JP5445689B2 (ja) 2014-03-19
JPWO2012056797A1 true JPWO2012056797A1 (ja) 2014-03-20

Family

ID=45993527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012540724A Active JP5445689B2 (ja) 2010-10-27 2011-08-22 半導体セラミックおよび抵抗素子

Country Status (3)

Country Link
US (1) US8981893B2 (ja)
JP (1) JP5445689B2 (ja)
WO (1) WO2012056797A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5605432B2 (ja) * 2010-10-27 2014-10-15 株式会社村田製作所 半導体セラミックおよび抵抗素子
JP6074188B2 (ja) * 2012-07-31 2017-02-01 田淵電機株式会社 蓄電充電装置
DE112016002459T5 (de) 2015-06-04 2018-02-22 Murata Manufacturing Co., Ltd. Keramikmaterial und Widerstandselement
JP6648825B2 (ja) 2016-05-24 2020-02-14 株式会社村田製作所 セラミック材料および抵抗素子
EP3670473A4 (en) 2017-11-29 2021-05-05 Murata Manufacturing Co., Ltd. CERAMIC ELEMENT

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2871258B2 (ja) * 1991-01-18 1999-03-17 日本碍子株式会社 酸化物超電導体及びその製造方法
JP3687696B2 (ja) * 1996-02-06 2005-08-24 株式会社村田製作所 半導体磁器組成物とそれを用いた半導体磁器素子
DE19621934A1 (de) * 1996-05-31 1997-12-04 Philips Patentverwaltung Seltenerdmetallhaltiger Hochtemperatur-Thermistor
JP2001102204A (ja) 1999-09-28 2001-04-13 Matsushita Electric Ind Co Ltd サーミスタ組成物とその製造方法及びサーミスタ
JP2002044952A (ja) 2000-07-24 2002-02-08 Matsushita Electric Ind Co Ltd 電源装置
DE60305852T2 (de) 2002-11-29 2007-06-06 NGK Spark Plug Co., Ltd., Nagoya Sinterkörper für Thermistoren, Thermistor und Temperatursensor
JP4302487B2 (ja) * 2002-11-29 2009-07-29 日本特殊陶業株式会社 サーミスタ用焼結体およびサーミスタ素子、並びに温度センサ
WO2004068604A1 (ja) 2003-01-30 2004-08-12 Matsushita Electric Industrial Co., Ltd. 熱スイッチ素子およびその製造方法
JP2005199376A (ja) 2004-01-14 2005-07-28 Matsushita Electric Ind Co Ltd ドット体とドットマスク及びその製造方法
JP4788274B2 (ja) 2005-10-03 2011-10-05 株式会社村田製作所 Ctr特性を有する酸化物導電体磁器および抵抗体
EP2015318B1 (en) * 2007-06-12 2012-02-29 TDK Corporation Stacked PTC thermistor and process for its production
DE602007004871D1 (de) 2007-12-21 2010-04-01 Vishay Resistors Belgium Bvba Stabiler Thermistor
WO2011052518A1 (ja) * 2009-10-26 2011-05-05 株式会社村田製作所 抵抗素子、赤外線センサおよび電気機器

Also Published As

Publication number Publication date
US8981893B2 (en) 2015-03-17
US20130221475A1 (en) 2013-08-29
JP5445689B2 (ja) 2014-03-19
WO2012056797A1 (ja) 2012-05-03

Similar Documents

Publication Publication Date Title
JP5445689B2 (ja) 半導体セラミックおよび抵抗素子
KR20090006017A (ko) 전압 비직선성 저항체 자기 조성물, 전자 부품 및 적층 칩배리스터
KR20170016805A (ko) 반도체 자기 조성물 및 ptc 서미스터
JP5418323B2 (ja) 誘電体磁器組成物および電子部品
Nahm Sintering effect on ageing behavior of rare earths (Pr6O11-Er2O3-Y2O3)-doped ZnO varistor ceramics
JP3493384B2 (ja) 電圧非直線性抵抗素子およびその製造方法
US9030288B2 (en) Semiconductor ceramic and resistive element
JPS5823722B2 (ja) 電圧非直線性抵抗体磁器の製造法
Nahm Nonlinear behavior of Tb4O7-modified ZnO-Pr6O11-based ceramics with high breakdown field
JP6897792B2 (ja) セラミック部材
US10364161B2 (en) Ceramic material and resistive element
JP2004146675A (ja) 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
CN112759384B (zh) 陶瓷组成物用于热敏电阻器的用途、陶瓷烧结体用于热敏电阻器的用途及热敏电阻器
TWI476170B (zh) Dielectric ceramic compositions and electronic components
JP6075877B2 (ja) 半導体磁器組成物およびその製造方法
JP3598177B2 (ja) 電圧非直線性抵抗体磁器
US10134512B2 (en) Ceramic material and resistive element
JP3823876B2 (ja) 電圧依存性非直線抵抗体
KR101429034B1 (ko) 유전체 자기 조성물 및 전자 부품
WO2011120196A1 (zh) 电介质陶瓷组合物、电介质陶瓷组合物的制备方法及电子元件
JP2006245111A (ja) ビスマス系酸化亜鉛バリスタ
KR20230097845A (ko) ZnO계 바리스터 조성물과, 그 바리스터 및 이의 제조 방법
KR20000062673A (ko) 반도체 세라믹, 반도체 세라믹 소자 및 반도체 세라믹의생산 방법
JP3840917B2 (ja) 電圧依存性非直線抵抗体
JP2013079160A (ja) Ptcサーミスタ用磁器組成物、及びptcサーミスタ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5445689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150