WO2011151869A1 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
WO2011151869A1
WO2011151869A1 PCT/JP2010/006856 JP2010006856W WO2011151869A1 WO 2011151869 A1 WO2011151869 A1 WO 2011151869A1 JP 2010006856 W JP2010006856 W JP 2010006856W WO 2011151869 A1 WO2011151869 A1 WO 2011151869A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
layer
emitting device
ridge portion
Prior art date
Application number
PCT/JP2010/006856
Other languages
English (en)
French (fr)
Inventor
萩野裕幸
大野啓
山中一彦
長尾宣明
濱田貴裕
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN201080009947.9A priority Critical patent/CN102365796A/zh
Priority to US13/161,256 priority patent/US20110298006A1/en
Publication of WO2011151869A1 publication Critical patent/WO2011151869A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/065—Mode locking; Mode suppression; Mode selection ; Self pulsating
    • H01S5/0658—Self-pulsating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/2219—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties absorbing

Definitions

  • the present disclosure relates to a semiconductor light emitting device and a manufacturing method thereof, and more particularly, to a semiconductor light emitting device using a nitride semiconductor and a manufacturing method thereof.
  • a semiconductor light emitting device using a nitride semiconductor composed of group III elements aluminum (Al), indium (In) and gallium (Ga) and group V element nitrogen (N) is small, inexpensive, and It has excellent features such as high output. For this reason, it is used not only for high-density information recording technology such as optical discs but also in a wide range of technical fields such as image display, medical treatment, and illumination. For example, in the field of image display devices such as portable projectors, semiconductor laser elements with high directivity of emitted light and light emitting elements such as super luminescent diodes (SLD) are attracting attention as light sources.
  • SLD super luminescent diodes
  • a pure blue light emitting element having an emission wavelength of 430 nm to 480 nm and a pure green light emitting element having a wavelength of 480 nm to 550 nm are required. For this reason, research and development are actively conducted in order to realize semiconductor light emitting devices of these wavelengths.
  • a blue-violet semiconductor laser element having an emission wavelength of 400 nm to 410 nm is used as a light source for a high density optical disk. Improving the characteristics of blue-violet semiconductor laser devices is also an important development theme.
  • a light emitting element using a nitride semiconductor In order to obtain emitted light with high directivity, a light emitting element using a nitride semiconductor generally has an optical waveguide.
  • a ridge structure is adopted for the waveguide. By forming an insulating film on both sides of the ridge to confine the current injected from the p-electrode formed on the top of the ridge, efficient carrier confinement and light confinement can be realized.
  • a light emitting element using a nitride semiconductor is required to have the following three characteristics.
  • the first is to improve the stability of the transverse mode.
  • it is required to make the divergence angle of the emitted light emitted from the light emitting element constant for each device.
  • it is necessary to stably control the ridge width in the wafer surface in the wafer for manufacturing the light emitting element.
  • the second is improvement of maximum light output and electro-optical conversion efficiency.
  • an optical disk reproducing / recording apparatus it is required to increase the output of a light emitting element in order to increase the recording speed.
  • higher output of the light source is required in order to realize higher screen brightness and larger screen.
  • electro-optical conversion efficiency when the light emitting element is operated at a high output.
  • the third is reduction of noise caused by light emitted from the light emitting element.
  • the optical output of the semiconductor laser element becomes unstable due to return light noise.
  • the return light noise is noise generated when reflected light from each optical component returns to the semiconductor laser element.
  • speckle noise that causes the screen to flicker due to light coherence occurs. In order to reduce speckle noise, it is required to reduce the coherence of the emitted light of the light emitting element.
  • a self-excited light-emitting element has been proposed as a method for reducing noise (see, for example, Non-Patent Document 1).
  • a contact layer is formed on the ridge so as to be divided into two regions, and a p-electrode for a light-emitting element and a p-electrode for reverse bias are provided.
  • the region where the p-electrode for reverse bias is formed functions as a saturable absorption region.
  • JP 2005-347630 A Japanese Patent No. 3982521
  • the method of stabilizing the transverse mode by resist etch back has the following problems.
  • a nitride semiconductor layer is formed on a wafer, it is necessary to form the nitride semiconductor layer at a high temperature, which causes warping of the wafer. For this reason, there is a limit to reducing variation in ridge width.
  • resist etch back it is necessary to form a SiO 2 film on the cladding layer. Since the refractive index difference between the nitride semiconductor clad layer and the SiO 2 film is large, the transverse mode becomes unstable if the ridge width varies. In particular, when a dissimilar substrate such as sapphire is used as the wafer, the transverse mode tends to become unstable because the warpage of the wafer is large.
  • the method of improving the output and electro-optical conversion efficiency by forming the aluminum oxynitride film on both sides of the ridge has a problem that the heat dissipation is insufficient.
  • the aluminum oxynitride film is generally formed by electron cyclotron resonance sputtering.
  • An aluminum oxynitride film formed by electron cyclotron resonance sputtering has insufficient crystallinity although it is c-axis oriented.
  • the thermal conductivity was 1.0 W / m / K.
  • the method of reducing noise as a self-excited light emitting element has a problem that the saturable absorption region needs to be driven independently of the laser region. For this reason, complicated wiring and driving circuits are required for driving, and the cost increases.
  • An object of the present disclosure is to solve the above-described problem and to realize a semiconductor light-emitting element made of a nitride semiconductor having a stable lateral mode by a simpler process than before.
  • the present disclosure has a configuration in which a semiconductor light emitting element includes a current blocking layer made of zinc oxide having a crystal structure.
  • a semiconductor light emitting device is formed on a substrate, and selectively transmits a current to a nitride semiconductor layer having a first cladding layer, an active layer, and a second cladding layer, and the active layer.
  • a current blocking layer for injection, the second cladding layer has a striped ridge portion, and the current blocking layer is formed in a region on both sides of the ridge portion and has a crystal structure Consists of.
  • the current blocking layer is formed in the regions on both sides of the ridge portion, and is made of zinc oxide having a crystal structure. For this reason, the difference in refractive index between the current blocking layer and the ridge portion can be reduced.
  • zinc oxide having a crystal structure can be easily formed uniformly in the wafer surface by a liquid phase growth method. For this reason, the transverse mode can be stabilized. Furthermore, since zinc oxide having a crystal structure has high thermal conductivity, heat dissipation can also be improved.
  • the current blocking layer may be formed in contact with the side wall of the ridge portion.
  • the ridge portion may have a width at the upper end portion wider than that at the lower end portion.
  • a plurality of ridge portions may be provided, and the current blocking layer may be provided in regions on both sides of each of the plurality of ridge portions.
  • the zinc oxide constituting the current blocking layer may have a light absorption characteristic at the wavelength of light emitted from the light emitting layer. With such a configuration, the light distribution can be controlled. Further, since the optical gain of the higher order mode can be reduced, the stability of the transverse mode can be improved.
  • zinc oxide constituting the current blocking layer may include at least one of copper and boron. With such a configuration, light absorption characteristics can be easily imparted to the current blocking layer.
  • the semiconductor light emitting device of the present disclosure may be self-excited.
  • the semiconductor light emitting device of the present disclosure may be a semiconductor laser device or a super luminescent diode.
  • the substrate may be a sapphire substrate.
  • the zinc oxide may be formed by a liquid phase growth method.
  • the semiconductor light emitting device of the present disclosure includes the semiconductor light emitting element of the present disclosure and a package having a heat sink, and the semiconductor light emitting element is mounted on the package with a surface opposite to the substrate facing one surface of the heat sink. It may be. By setting it as such a structure, heat dissipation can be improved further.
  • the method for manufacturing a semiconductor light emitting device includes a step (a) of sequentially forming a first cladding layer, an active layer, and a second cladding layer each made of a nitride semiconductor on a substrate; A step (b) of forming a striped ridge portion on the cladding layer of the first layer, and a step (c) of selectively growing crystals of zinc oxide by liquid phase growth on both sides of the ridge portion.
  • the method for manufacturing a semiconductor light emitting device of the present disclosure further includes a step (d) of forming a first electrode on the ridge portion after the step (c), and the step (b) includes a second cladding layer.
  • the step (b) includes a step (b1) of forming a striped first electrode on the second cladding layer, and a second step using the first electrode as a mask.
  • a semiconductor light emitting device made of a nitride semiconductor having a stable lateral mode can be realized by a simpler process than before.
  • FIG. 1 is a cross-sectional view showing a semiconductor light emitting element according to a first embodiment.
  • A)-(d) is sectional drawing which shows the manufacturing method of the semiconductor light-emitting device based on 1st Embodiment in order of a process. It is an electron micrograph which shows the part of the current block layer of the semiconductor light-emitting device which concerns on 1st Embodiment.
  • A)-(c) is sectional drawing which shows the manufacturing method of the semiconductor light-emitting device based on 1st Embodiment in order of a process.
  • A) And (b) shows the mounting state of the semiconductor light emitting element concerning 1st Embodiment, (a) is a top view, (b) is a side view.
  • (A)-(c) is sectional drawing which shows the manufacturing method of the semiconductor light-emitting device based on the 1st modification of 1st Embodiment in order of a process.
  • (A)-(c) is sectional drawing which shows the manufacturing method of the semiconductor light-emitting device concerning the 2nd modification of 1st Embodiment in order of a process. It is sectional drawing which shows the semiconductor light-emitting device concerning 2nd Embodiment.
  • (A)-(c) is sectional drawing which shows the manufacturing method of the semiconductor light-emitting device based on 2nd Embodiment in order of a process.
  • (A) And (b) shows the mounting state of the semiconductor light-emitting device according to the second embodiment, (a) is a top view, and (b) is a side view. It is a table
  • FIG. 1 shows a cross-sectional configuration of the semiconductor light emitting device according to the first embodiment.
  • a nitride semiconductor layer 101 is formed on a substrate 100 made of n-type hexagonal GaN whose main surface is a (0001) plane.
  • the nitride semiconductor layer 101 includes an n-type cladding layer 111, an n-type light guide layer 112, a barrier layer (not shown), an active layer 113, a p-type light guide layer 114, and a carrier overflow, which are sequentially formed on the substrate 100.
  • a suppression (OFS) layer (not shown), a p-type cladding layer 116 and a p-type contact layer (not shown) are included.
  • the n-type cladding layer 111 may be n-AlGaN
  • the n-type light guide layer 112 may be n-GaN
  • the barrier layer may be InGaN.
  • the active layer 113 may be a quantum well active layer using InGaN.
  • the p-type light guide layer 114 may be p-GaN
  • the OFS layer may be AlGaN
  • the p-type cladding layer 116 may be a strained superlattice of p-AlGaN and GaN
  • the p-type contact layer is p-GaN may be used.
  • the p-type cladding layer 116 has a striped ridge portion 116a.
  • current blocking layers 121 made of zinc oxide having a crystal structure are formed on both sides of the ridge portion 116a.
  • a current blocking layer 121 made of zinc oxide formed by liquid phase growth is embedded in each of two recesses formed in the p-type cladding layer 116 at intervals.
  • a p-electrode 105 is formed on the ridge portion 116 a so as to straddle the current blocking layer 121, and an n-electrode 106 is formed on the back surface of the substrate 100.
  • the current blocking layer 121 narrows the current injected from the p-electrode 105 and allows it to be selectively injected into a region below the ridge portion 116a of the active layer 113.
  • the ridge portion 116a and the region below the ridge portion 116a constitute an optical waveguide in which light emitted from the active layer 113 is confined.
  • the confinement of light generated in the active layer 113 is mainly due to the difference in refractive index between the n-type light guide layer 112 and the n-type clad layer 111 and the refraction between the p-type light guide layer 114 and the p-type clad layer 116 in the stacking direction. It is done by rate difference.
  • the stacking direction and the direction orthogonal to the direction in which the optical waveguide extends are mainly performed by an effective refractive index difference between the ridge portion 116a and the current blocking layer 121.
  • Light generated in the active layer 113 is guided along the optical waveguide.
  • the end face of the optical waveguide is formed in a direction perpendicular to the direction in which the optical waveguide extends, a part of the guided light is reflected at the end face and is amplified back to the optical waveguide, thereby causing laser oscillation.
  • laser oscillation does not occur.
  • the end surface may be inclined at a predetermined angle with respect to the direction in which the optical waveguide extends, or a light absorber may be provided on the end surface to absorb the light.
  • an organic metal vapor deposition method (Metal-Organic-Chemical-Vapor-Deposition: MOCVD method) is formed on a substrate 100 made of n-type hexagonal GaN whose principal surface is a (0001) plane. ) Or the like is used to grow the nitride semiconductor layer 101. Subsequently, a mask 141 is selectively formed on the nitride semiconductor layer 101.
  • MOCVD method Metal-Organic-Chemical-Vapor-Deposition: MOCVD method
  • the nitride semiconductor layer 101 includes, for example, an n-type cladding layer 111, an n-type light guide layer 112, an active layer 113 having a quantum well structure, a p-type light guide layer 114, and an OFS layer (not shown) sequentially formed from the substrate 100 side. ), P-type cladding layer 116 and contact layer (not shown).
  • the n-type cladding layer 111 may be n-AlGaN having a thickness of 2 ⁇ m.
  • the n-type light guide layer 112 may be n-GaN having a thickness of 0.1 ⁇ m.
  • the active layer 113 may be formed by growing a barrier layer made of InGaN and a well layer made of InGaN for three periods.
  • the p-type light guide layer 114 may be p-GaN having a thickness of 0.1 ⁇ m.
  • the OFS layer may be AlGaN having a thickness of 10 nm.
  • the p-type cladding layer 116 may be a strained superlattice having a thickness of 0.48 ⁇ m, in which p-AlGaN having a thickness of 1.5 nm and GaN having a thickness of 1.5 nm are repeatedly formed 160 times.
  • the contact layer may be p-GaN having a thickness of 0.05 ⁇ m.
  • the mask 141 may be formed by forming a SiO 2 film having a thickness of 300 nm on the nitride semiconductor layer 101 and then selectively removing the SiO 2 film.
  • a SiO 2 film is formed on the nitride semiconductor layer 101 by a thermal chemical vapor deposition method (thermal CVD method) using monosilane (SiH 4 ).
  • a photoresist having a stripe-shaped opening having a width of 1.5 ⁇ m is formed on the SiO 2 film by photolithography.
  • the exposed portion of the SiO 2 film may be removed by reactive ion etching (RIE) using carbon tetrafluoride (CF 4 ).
  • RIE reactive ion etching
  • the p-type cladding layer 116 is selectively removed using a mask 141 to form stripe-shaped recesses 116b having a depth of about 400 nm. As a result, a striped ridge portion 116 a is formed in the p-type cladding layer 116.
  • the p-type cladding layer 116 may be removed by inductively coupled plasma (ICP) etching using chlorine (Cl 2 ).
  • the current blocking layer 121 made of ZnO is crystal-grown in the recess 116b by liquid phase growth.
  • the growth of ZnO is performed, for example, by immersing the substrate 100 on which the nitride semiconductor layer 101 is formed in a solution containing zinc lead nitrate hexahydrate and hexamethylenetetramine heated to 70 ° C. for 5 hours.
  • ZnO does not grow on the mask 141 made of SiO 2 but grows selectively only on the exposed p-type cladding layer 116. Further, even when the wafer is warped, the yield can be improved because the wafer can be grown uniformly within the wafer surface.
  • ZnO grown by this method exhibits n-type conductivity. Therefore, a pn junction is formed at the interface with the p-type cladding layer 116, and a current confinement function can be realized by the reverse bias effect of the pn junction.
  • the mask 141 is removed by wet etching using a hydrofluoric acid solution having a concentration of about 5%.
  • a resist mask 142 having a stripe-shaped opening having a width of about 2 ⁇ m exposing the ridge 116a is formed by photolithography.
  • a p-electrode 105 is formed.
  • a palladium (Pd) layer having a thickness of 50 nm and a platinum (Pt) layer having a thickness of 50 nm are sequentially formed on the entire surface of the substrate 100 by an electron beam (EB) evaporation method.
  • EB electron beam
  • lift-off is performed, the Pd layer and the Pt layer are removed except for the upper portion of the ridge portion 116a, and the p-electrode 105 is formed.
  • sintering is performed at a temperature of about 400 ° C. to form an ohmic junction.
  • a wiring electrode (not shown) having a length in the stripe direction of about 500 ⁇ m and a width in the direction perpendicular to the stripe of about 150 ⁇ m is formed so as to cover the ridge portion 116a.
  • the wiring electrode may be, for example, a laminated film of titanium (Ti) having a thickness of 50 nm, Pt having a thickness of 50 nm, and gold (Au) having a thickness of 100 nm, and may be formed by photolithography and etching.
  • an n-electrode 106 is formed on the back surface of the substrate 100.
  • the n-electrode 106 may be formed by EB vapor deposition using Ti having a thickness of 5 nm, Pt having a thickness of 50 nm, and Au having a thickness of 100 nm.
  • the wafer may be cleaved so that the resonator width is 200 ⁇ m and the resonator length is 800 ⁇ m, and the semiconductor light emitting elements are separated into individual pieces.
  • FIG. 5A and 5B are mounting examples of the semiconductor light emitting device of the present embodiment, where FIG. 5A shows the configuration on the light emitting surface side, and FIG. 5B shows the configuration on the side surface.
  • the semiconductor light emitting device 200 is mounted on the package 300.
  • the package 300 includes a base 340 made of iron or the like, a heat sink 341 attached to the base 340 and made of copper or the like, and leads 343 attached to the base 340 via insulating portions 342.
  • the semiconductor light emitting element 200 is attached to the heat sink 341 via a submount 330 made of AlN ceramics or the like.
  • the submount 330 has a submount substrate 331 and a submount electrode 332 formed on one surface of the submount substrate 331.
  • the n electrode 106 of the semiconductor light emitting device 200 is connected to the submount electrode 332.
  • Heat generated in the semiconductor light emitting device 200 is transmitted to the heat sink 341 through the submount 330.
  • the heat transmitted to the heat sink 341 is radiated from the heat sink 341, and a part of the heat is transmitted to the base 340 and radiated from the base 340.
  • the submount electrode 332 is connected to one of the leads 343 via the wire 351.
  • the other end of the lead 343 is connected to the p-electrode 105 via a wire 351.
  • FIG. 6 shows the refractive index of ZnO crystal-grown by the liquid phase growth method.
  • the refractive index has a value of about 2.0 to about 1.9.
  • the refractive index when the wavelength is 405 nm is 2.0.
  • the refractive index of SiO2 is about 1.5, which is a larger value.
  • FIG. 7 shows the absorption coefficient of the ZnO layer.
  • the absorption coefficient is about 1 ⁇ 10 3 cm ⁇ 1 .
  • the absorption coefficient when the wavelength is 405 nm is 1.34 ⁇ 10 3 cm ⁇ 1 .
  • FIG. 8 shows the physical properties of ZnO crystal grown by the liquid phase growth method.
  • ZnO crystal-grown by the liquid phase growth method has a full width at half maximum by X-ray diffraction (XRD) of 540 arcsec.
  • ZnO formed by sputtering has a full width at half maximum of 5040 arcsec.
  • the resistivity ⁇ was 2 ⁇ 10 ⁇ 2 ⁇ cm in the case of the liquid crystal growth method, whereas it was 1 ⁇ 10 3 ⁇ cm in the case of the sputtering method. From this, it is clear that ZnO having a crystal structure superior to the sputtering method and having a crystal structure can be obtained by using liquid phase growth.
  • ZnO has a refractive index difference ⁇ n with respect to GaN at a wavelength of 405 nm of about 0.5, which is smaller than that of generally used amorphous SiO 2 . For this reason, the transverse mode can be stabilized.
  • FIG. 9 shows a comparison between the optical confinement state when ZnO formed by a liquid crystal growth method is used for the current blocking layer and the optical confinement state when SiO 2 is used.
  • FIG. 9 measures the structure shown in FIG.
  • the width w of the ridge portion 116a is 1.3 ⁇ m
  • the height H1 of the p-type cladding layer in the portion other than the ridge portion 116a is 200 nm
  • the height H2 from the base of the ridge portion 116a to the upper end of the ridge portion 116a is 200 nm.
  • the vertical axis in FIG. 9 is the electric field intensity in the resonance mode on the IX-IX line in FIG.
  • the horizontal axis is the position where the center of the ridge portion 116a is represented as zero.
  • the light distribution can be made wider than when the SiO 2 layer is used.
  • the width of the current blocking layer 121 in the direction perpendicular to the ridge portion 116 a may be arbitrarily set, and the current blocking layer 121 may reach the side surface of the nitride semiconductor layer 101.
  • the ridge portion has a forward taper shape in which the upper width is narrower than the lower width.
  • the ridge portion 116c may have an inversely tapered shape in which the upper width is wider than the lower width.
  • the p-type cladding layer 116 is etched so that the width of the lower portion is narrower than the width of the upper portion.
  • the recess 116d may be formed.
  • the current block layer 121 made of ZnO is grown in a liquid phase by the same process as described above.
  • a p-electrode 105 and an n-electrode 106 may be formed as shown in FIG.
  • a semiconductor light emitting device having a reverse tapered ridge portion 116c can be realized.
  • the shape of the ridge portion is generally a forward tapered shape.
  • the area of the top of the ridge is reduced, the contact resistance is increased, and the operating voltage may be increased.
  • the reverse tapered ridge portion 116c the contact area between the p-electrode 105 and the ridge portion 116c at the top of the ridge can be increased, so that the contact resistance can be reduced. As a result, the operating voltage can be reduced and the electro-optical conversion efficiency can be improved.
  • the n-electrode 106 is formed on the back surface of the substrate 101, and the portion formed on the ridge 116a of the metal film 132 is defined as a p-electrode 105A. In this way, the manufacturing process can be further simplified.
  • FIG. 14 shows a cross-sectional configuration of the semiconductor light emitting device according to the second embodiment. 14, the same components as those in FIG. 1 are denoted by the same reference numerals.
  • the semiconductor light emitting device of the second embodiment has a feature that the height of the current blocking layer 121 made of ZnO having a crystal structure is substantially the same as the height of the ridge portion 116a. Yes.
  • a substantially flat p-electrode 105B is formed across the current blocking layer 121 and the ridge portion 116a.
  • a current blocking layer 121 made of ZnO is formed to a thickness of about 400 nm as shown in FIG.
  • the upper surface of the current blocking layer 121 may be aligned with the upper surface of the ridge portion 116a.
  • a p-electrode 105B is formed by EB vapor deposition or the like so as to cover the current blocking layer 121 and the ridge portion 116a as shown in FIG.
  • a wiring electrode 107 having a length in the direction in which the ridge portion 116a extends is about 500 ⁇ m and a width in the direction perpendicular to the ridge portion 116a is about 150 ⁇ m is formed.
  • the wiring electrode 107 may be a laminated film of Ti, Pt, and Au having a thickness of 50 nm, 50 nm, and 100 nm, for example.
  • an n-electrode 106 is formed on the back surface of the substrate 100. Further, the wafer may be cleaved so that the resonator width is 200 ⁇ m and the resonator length is 800 ⁇ m, for example.
  • FIG. 16A and 16B are mounting examples of the semiconductor light emitting device of the present embodiment, in which FIG. 16A shows a configuration viewed from the light emitting surface side, and FIG. 16B shows a side configuration.
  • the wiring electrode 107 is connected to the submount electrode 332.
  • the heat generated in the nitride semiconductor layer 101 can be radiated efficiently.
  • the n-electrode 106 can be connected to the submount electrode 332 as in the first embodiment.
  • FIG. 17 shows the thermal conductivity of various materials.
  • Aluminum oxide (Al 2 O 3 ) and aluminum nitride (AlN) exhibit higher thermal conductivity than ZnO in the case of bulk crystals.
  • Al 2 O 3 and AlN formed by electron cyclotron resonance sputtering the thermal conductivities are as low as 1.0 W / m ⁇ K and 0.46 W / m ⁇ K, respectively.
  • ZnO a high value of 5.6 W / m ⁇ K can be obtained even when the film is formed by the liquid phase growth method. Also from this, it is clear that the semiconductor light emitting device of this embodiment has high heat dissipation.
  • the semiconductor light-emitting device which has a flat p electrode is realizable by adjusting the film thickness of a current block layer.
  • the width of the current blocking layer 121 in the direction orthogonal to the ridge portion 116a may be set arbitrarily.
  • the current blocking layer 121 may be configured not to reach the side surface of the nitride semiconductor layer 101.
  • each ridge portion 116a since power can be supplied independently to each ridge portion 116a, the light output of each ridge portion 116a can be adjusted.
  • the submount electrode is patterned to form a plurality of wiring electrodes, and the p-electrode 105B is connected to the corresponding wiring electrode.
  • the package may be provided with a number of leads corresponding to the ridge portion 116a, and the wiring electrodes and the leads may be connected by wires.
  • the p electrode 105B When the n electrode 106 is connected to the submount electrode, the p electrode 105B may be connected to the corresponding lead by a wire.
  • the current blocking layer diffuses the heat of the ridge portion into the nitride semiconductor light emitting device, and the temperature distribution becomes uniform. For this reason, by using ZnO having a crystal structure for the current blocking layer, variation in the series resistance of the ridge portions can be suppressed, and the emitted light intensity of the light emitted from the plurality of ridge portions can be made equal. Can do.
  • the semiconductor light emitting device of the third embodiment is a self-excited oscillation type. Noise can be reduced by using the self-excited oscillation type.
  • a current blocking layer 121A made of ZnO having different optical characteristics may be formed as shown in FIG.
  • the current blocking layer 121A may be, for example, ZnO crystal-grown by a liquid phase growth method using a solution containing impurity ions such as Cu or B.
  • a solution containing impurity ions such as Cu or B.
  • a saturable absorption region can be formed by controlling the current injection region and the light distribution region.
  • the saturable absorption region is a region in which the carrier concentration increases by absorbing light, but the amount of light absorption decreases as the light increases, and the absorption amount finally saturates.
  • a method for controlling the light distribution there are a method of adjusting the thickness of the p-type cladding layer remaining around the ridge portion and a method of providing an absorber that absorbs the generated light, but the latter method has high controllability. It is.
  • the light distribution is controlled by using ZnO doped with boron at a concentration of 2 ⁇ 10 19 atoms / cm 3 for the current blocking layer 121A, thereby realizing a self-excited operation.
  • the current blocking layer 121A made of ZnO having a crystal structure doped with boron may be formed, for example, by adding 0.02M dimethylamine borane as a boron source to a solution for crystal growth of ZnO.
  • FIG. 20 shows an example in which the concentration of an element contained in a current blocking layer containing boron is measured by secondary ion mass spectrometry (SIMS). As shown in FIG. 20, about 2 ⁇ 10 19 atoms / cm 3 of boron is contained.
  • SIMS secondary ion mass spectrometry
  • the upper surface of the current blocking layer 121A and the upper surface of the ridge portion 116a may be aligned.
  • an inversely tapered ridge portion 116c can be used.
  • each embodiment and modification an example in which a GaN substrate is used as a substrate has been shown, but a sapphire substrate, a silicon carbide substrate, or the like may be used in order to reduce manufacturing costs. Since the semiconductor light emitting device of each embodiment and modification includes a current blocking layer made of ZnO having a crystal structure, a stable transverse mode can be realized even when an inexpensive heterogeneous substrate is used.
  • the nitride semiconductor light emitting device and the method for manufacturing the same according to the present disclosure can realize a semiconductor light emitting device made of a nitride semiconductor having a stable lateral mode by a simpler process than the prior art, and in particular, a semiconductor light emitting device using a nitride semiconductor It is useful as a manufacturing method thereof.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

　半導体発光素子は、第１のクラッド層１１１、活性層１１３及び第２のクラッド層１１６を有する窒化物半導体層１０１と、活性層１１３に選択的に電流を注入する電流ブロック層１２１とを備えている。第２のクラッド層１１６は、ストライプ状のリッジ部１１６ａ有している。電流ブロック層１２１は、リッジ部１１６ａの両側方の領域にそれぞれ形成され、結晶構造を有する酸化亜鉛からなる。

Description

半導体発光素子及びその製造方法
　本開示は、半導体発光素子及びその製造方法に関し、特に窒化物半導体を用いた半導体発光素子及びその製造方法に関する。
　III族元素であるアルミニウム（Ａｌ）、インジウム（Ｉｎ）及びガリウム（Ｇａ）と、Ｖ族元素である窒素（Ｎ）とにより構成された窒化物半導体を用いた半導体発光素子は、小型、安価及び高出力といった優れた特徴を有している。このため、光ディスク等の高密度情報記録技術だけでなく、画像表示、医療及び照明といった幅広い技術分野で用いられている。例えば、ポータブルプロジェクター等の画像表示装置の分野では、出射光の指向性が高い半導体レーザ素子及びスーパールミネッセントダイオード（ＳＬＤ）等の発光素子が、光源として注目されている。画像表示装置の光源として用いる場合には、発光波長が４３０ｎｍ～４８０ｎｍの純青色の発光素子及び４８０ｎｍ～５５０ｎｍの純緑色の発光素子が必要である。このため、これらの波長の半導体発光素子を実現するために研究及び開発が盛んに行われている。また、高密度光ディスクの光源には、発光波長が４００ｎｍ～４１０ｎｍの青紫色の半導体レーザ素子が用いられている。青紫色の半導体レーザ素子の特性を向上させることも重要な開発テーマとなっている。
　高指向性の出射光を得るために、窒化物半導体を用いた発光素子は一般に光導波路を有している。また、窒化物半導体を用いた発光素子は高出力動作及び低消費電力動作が求められているため、導波路にリッジ構造を採用している。リッジの両側方に絶縁膜を形成して、リッジの最上部に形成されたｐ電極から注入される電流の狭窄を行うことにより、効率的なキャリアの閉じ込め及び光の閉じ込めを実現できる。
　窒化物半導体を用いた発光素子には、次のような３つの特性が求められている。一つ目は、横モードの安定性の向上である。光ディスクの再生記録装置又は画像表示装置の性能を安定させるためには、発光素子から出射される出射光の拡がり角をデバイスごとに一定とすることが求められる。出射光の拡がり角をデバイスごとに一定とするためには、発光素子を作製するウェハにおいてリッジ幅をウエハ面内において安定的に制御する必要がある。
　二つ目は、最大光出力及び電気－光変換効率の向上である。光ディスク再生記録装置においては、記録速度を高速化するために、発光素子の出力を大きくすることが求められている。また、画像表示装置においても、画面の高輝度化及び大画面化を実現するために光源の高出力化が求められている。さらに、高光出力動作の際にも装置の消費電力を低くするため、発光素子を高出力動作させる際における電気－光変換効率の向上が求められている。
　三つ目は、発光素子の出射光に起因に起因するノイズの低減である。例えば、光ディスク再生記録装置に組み込まれている、半導体レーザ素子を用いた光学系においては、戻り光ノイズにより半導体レーザ素子の光出力が不安定になる。戻り光ノイズとは、各光学部品からの反射光が半導体レーザ素子に戻ることにより発生するノイズである。また、画像表示装置においては、光源にレーザ素子を用いた場合、光の干渉性により画面がちらつくスペックルノイズが発生する。スペックルノイズを低減させるためには、発光素子の出射光の干渉性を低くすることが求められる。
　横モードの安定性を向上する方法として、レジストエッチバックと呼ばれる手法を用いた製造方法が提案されている（例えば、特許文献１を参照。）。レジストエッチバックを用いることにより、高精度なアライメントを必要とすることなく、リッジの最上部の形状に精度良く対応したｐ電極を形成できるようになると期待される。
　最大光出力及び電気－光変換効率を向上させる方法として、リッジの両側に酸窒化アルミニウム（ＡｌＯxＮy）膜を形成した構造が提案されている（例えば、特許文献２を参照。）。酸化シリコン（ＳｉＯ2）又は酸化アルミニウム（Ａｌ2Ｏ3）と比べて高い熱伝導率を有する酸窒化アルミニウムをスパッタ法により成膜する。これにより、高出力動作時における熱飽和を低減させ、最大光出力及び電気－光変換効率を向上させることができると期待される。
　ノイズの低減を行う方法として、自励型の発光素子が提案されている（例えば、非特許文献１を参照。）。リッジ上部にコンタクト層を２つの領域に分けて形成し、発光素子のｐ電極と、逆バイアス用のｐ電極とを設ける。逆バイアス用のｐ電極を形成した領域は、可飽和吸収領域として機能する。逆バイアス用のｐ電極に印加する逆バイアスを調整することにより、可飽和吸収領域における光の吸収量を制御することができ、自励動作が可能となる。自励型の発光素子は発光した光の干渉性が低くなるため、干渉性により発生するノイズを低減させることができると期待される。
特開２００５－３４７６３０号公報 特許第３９８２５２１号公報
　しかしながら、レジストエッチバックにより横モードを安定させる方法には、次のような問題がある。ウェハ上に窒化物半導体層を成膜する場合には、高温で成膜する必要があり、ウェハの反りが発生する。このため、リッジ幅のばらつきを低減することに限界がある。一方、レジストエッチバックにおいては、クラッド層の上にＳｉＯ2膜を形成する必要がある。窒化物半導体からなるクラッド層とＳｉＯ2膜との屈折率差は大きいため、リッジ幅がばらつくと横モードが不安定となる。特に、ウェハとして、安価なサファイア等の異種基板を用いた場合には、ウェハの反りが大きいため横モードが不安定となりやすい。
　リッジの両側方に酸窒化アルミニウム膜を形成することにより、出力及び電気－光変換効率を向上させる方法には、放熱性が不十分であるという問題がある。酸窒化アルミニウム膜は、電子サイクロトロン共鳴スパッタにより成膜することが一般的である。電子サイクロトロン共鳴スパッタで成膜した酸窒化アルミニウム膜は、ｃ軸配向しているとはいえ結晶性が不十分である。本願発明者らが電子サイクロトロン共鳴スパッタで成膜した酸窒化アルミニウム膜の特性を評価したところ、熱伝導率は１．０Ｗ／ｍ／Ｋであった。このように、酸窒化アルミニウム膜を用いたとしても、光出力を大きくすると十分な放熱ができなくなる。
　自励型の発光素子としてノイズを低減する方法には、可飽和吸収領域をレーザ領域と独立に駆動する必要があるという問題がある。このため、駆動用に複雑な配線及び駆動回路が必要となり、コストが増大してしまう。
　本開示は、前記の問題を解決し従来よりも簡便な工程により、横モードが安定した窒化物半導体からなる半導体発光素子を実現できるようにすることを目的とする。
　前記の目的を達成するため、本開示は半導体発光素子を、結晶構造を有する酸化亜鉛からなる電流ブロック層を備えている構成とする。
　具体的に、本開示に係る半導体発光素子は、基板の上に形成され、第１のクラッド層、活性層及び第２のクラッド層を有する窒化物半導体層と、活性層に選択的に電流を注入するための電流ブロック層とを備え、第２のクラッド層は、ストライプ状のリッジ部を有し、電流ブロック層は、リッジ部の両側方の領域にそれぞれ形成され、結晶構造を有する酸化亜鉛からなる。
　本開示の半導体発光素子は、電流ブロック層は、リッジ部の両側方の領域にそれぞれ形成され、結晶構造を有する酸化亜鉛からなる。このため、電流ブロック層とリッジ部との屈折率の差を小さくすることができる。また、結晶構造を有する酸化亜鉛は、液相成長法によりウェハ面内に均一に形成することが容易である。このため、横モードを安定化することができる。さらに、結晶構造を有する酸化亜鉛は熱伝導率も高いため、放熱性を向上させることもできる。
　本開示の半導体発光素子において、電流ブロック層は、リッジ部の側壁と接して形成されていればよい。このような構成とすることにより、電流ブロック層とリッジ部の側面との間に空気の層が形成されたり、電極材料が入り込んだりすることを防ぐことができるので、横モードをさらに安定化することができる。
　本開示の半導体発光素子において、リッジ部は、上端部の幅を下端部の幅よりも広くしてもよい。このような構成とすれば、ｐ電極とリッジ部との接触面積を大きくできるため、コンタクト抵抗を低減できる。これにより、動作電圧を低減して電気－光変換効率を向上させることができる。
　本開示の半導体発光素子において、リッジ部は、複数設けられ、電流ブロック層は複数のリッジ部のそれぞれの両側方の領域に設けられていてもよい。
このような構成とすれば、光導波路が複数となり半導体発光素子の出射光の光出力を高くすることができる。また、複数の光導波路において発生した熱を効率良く放散させることができるため、電力－光変換効率も向上させることができる。
　本開示の半導体発光素子において、電流ブロック層を構成する酸化亜鉛は、発光層が放射する光の波長において、光吸収特性を有する構成としてもよい。このような構成とすることにより、光分布を制御することができる。また、高次モードの光利得を低減させることができるため、横モードの安定性を向上させることができる。
　本開示の半導体発光素子において、電流ブロック層を構成する酸化亜鉛は、銅及びホウ素の少なくとも一方を含んでいてもよい。このような構成とすれば、電流ブロック層に光吸収特性を容易に付与することができる。
　本開示の半導体発光素子は、自励動作してもよい。
　本開示の半導体発光素子は、半導体レーザ素子であってもよく、スーパールミネッセントダイオードであってもよい。
　本開示の半導体発光素子において、基板はサファイア基板であってもよい。
　本開示の半導体発光素子において、酸化亜鉛は液相成長法により形成されていてもよい。
　本開示の半導体発光装置は、本開示の半導体発光素子と、ヒートシンクを有するパッケージとを備え、半導体発光素子は、基板と反対側の面を、ヒートシンクの一の面と対向させてパッケージに実装されていてもよい。このような構成とすることにより、放熱性をさらに向上させることができる。
　本開示に係る半導体発光素子の製造方法は、基板の上に、それぞれが窒化物半導体からなる第１のクラッド層、活性層及び第２のクラッド層を順次形成する工程（ａ）と、第２のクラッド層にストライプ状のリッジ部を形成する工程（ｂ）と、リッジ部の両側方に、酸化亜鉛を液相成長法により選択的に結晶成長する工程（ｃ）とを備えている。
　本開示の半導体発光素子の製造方法は、工程（ｃ）よりも後に、リッジ部の上に第１の電極を形成する工程（ｄ）をさらに備え、工程（ｂ）は、第２のクラッド層の上にストライプ状のマスクを形成する工程（ｂ１）と、マスクを用いて第２のクラッド層を選択的にエッチングすることによりリッジ部を形成する工程（ｂ２）とを含んでいてもよい。
　本開示の半導体発光素子の製造方法において、工程（ｂ）は、第２のクラッド層の上にストライプ状の第１の電極を形成する工程（ｂ１）と、第１の電極をマスクとして第２のクラッド層を選択的にエッチングすることによりリッジ部を形成する工程（ｂ２）とを含んでいてもよい。このような構成とすれば、製造コストをさらに低減できる。
　本開示に係る半導体発光素子及びその製造方法によれば、従来よりも簡便な工程により、横モードが安定した窒化物半導体からなる半導体発光素子を実現できる。
第１の実施形態に係る半導体発光素子を示す断面図である。 （ａ）～（ｄ）は第１の実施形態に係る半導体発光素子の製造方法を工程順に示す断面図である。 第１の実施形態に係る半導体発光素子の電流ブロック層の部分を示す電子顕微鏡写真である。 （ａ）～（ｃ）は第１の実施形態に係る半導体発光素子の製造方法を工程順に示す断面図である。 （ａ）及び（ｂ）は第１の実施形態に係る半導体発光素子の実装状態を示し、（ａ）は上面図であり、（ｂ）は側面図である。 電流ブロック層における波長と屈折率との関係を示すグラフである。 電流ブロック層における波長と吸収係数との関係を示すグラフである。 液相成長法により形成した酸化亜鉛の特性を示す表である。 液相成長法により形成した酸化亜鉛からなる電流ブロック層の光閉じ込めの状態を示すグラフである。 図９の測定に用いた試料を示す断面図である。 第１の実施形態の第１変形例に係る半導体発光素子を示す断面図である。 （ａ）～（ｃ）は第１の実施形態の第１変形例に係る半導体発光素子の製造方法を工程順に示す断面図である。 （ａ）～（ｃ）は第１の実施形態の第２変形例に係る半導体発光素子の製造方法を工程順に示す断面図である。 第２の実施形態に係る半導体発光素子を示す断面図である。 （ａ）～（ｃ）は第２の実施形態に係る半導体発光素子の製造方法を工程順に示す断面図である。 （ａ）及び（ｂ）は第２の実施形態に係る半導体発光素子の実装状態を示し、（ａ）は上面図であり、（ｂ）は側面図である。 酸化亜鉛の熱伝導率を示す表である。 第２の実施形態の一変形例に係る半導体発光素子を示す断面図である。 第３の実施形態に係る半導体発光素子を示す断面図である。 第３の実施形態に係る半導体発光素子の電流ブロック層に含まれる不純物濃度を示す表である。
　（第１の実施形態）
　図１は、第１の実施形態に係る半導体発光素子の断面構成を示している。図１に示すように、主面が（０００１）面であるｎ型六方晶ＧａＮからなる基板１００の上に、窒化物半導体層１０１が形成されている。窒化物半導体層１０１は、基板１００の上に順次形成されたｎ型クラッド層１１１、ｎ型光ガイド層１１２、バリア層（図示せず）、活性層１１３、ｐ型光ガイド層１１４、キャリアオーバーフロー抑制（ＯＦＳ）層（図示せず）、ｐ型クラッド層１１６及びｐ型コンタクト層（図示せず）を有している。ｎ型クラッド層１１１はｎ－ＡｌＧａＮとすればよく、ｎ型光ガイド層１１２はｎ－ＧａＮとすればよく、バリア層はＩｎＧａＮとすればよい。活性層１１３は、ＩｎＧａＮを用いた量子井戸活性層とすればよい。ｐ型光ガイド層１１４はｐ－ＧａＮとすればよく、ＯＦＳ層はＡｌＧａＮとすればよく、ｐ型クラッド層１１６はｐ－ＡｌＧａＮとＧａＮとの歪み超格子とすればよく、ｐ型コンタクト層はｐ－ＧａＮとすればよい。
　ｐ型クラッド層１１６は、ストライプ状のリッジ部１１６ａを有している。リッジ部１１６ａの両側方には、結晶構造を有する酸化亜鉛からなる電流ブロック層１２１がそれぞれ形成されている。具体的には、ｐ型クラッド層１１６に互いに間隔をおいて形成された２つの凹部のそれぞれに、液相成長により形成された酸化亜鉛からなる電流ブロック層１２１が埋め込まれている。リッジ部１１６ａの上には電流ブロック層１２１の上に跨るようにｐ電極１０５が形成されており、基板１００の裏面にはｎ電極１０６が形成されている。
　電流ブロック層１２１は、ｐ電極１０５から注入された電流を狭窄して、活性層１１３のリッジ部１１６ａの下方の領域に選択的に注入することを可能とする。リッジ部１１６ａ及びその下方の領域は、活性層１１３から出射された光が閉じ込められる光導波路を構成する。活性層１１３において発生した光の閉じ込めは、積層方向については主にｎ型光ガイド層１１２とｎ型クラッド層１１１との屈折率差及びｐ型光ガイド層１１４とｐ型クラッド層１１６との屈折率差により行われる。積層方向及び光導波路が延びる方向と直交する方向については、主にリッジ部１１６ａと電流ブロック層１２１との実効的な屈折率差により行われる。活性層１１３において発生した光は、光導波路に沿って導波する。光導波路の端面を光導波路が延びる方向と垂直な方向に形成すると、導波した光の一部が端面において反射して光導波路に戻り増幅されるため、レーザ発振を生じる。一方、光導波路の端面において反射した光が光導波路に戻らないようにすれば、レーザ発振は生じない。このため、自然放出光の誘導増幅光を取り出すスーパールミネッセントダイオードとして動作する。反射した光が光導波路に戻らないようにするためには、例えば端面を光導波路が延びる方向に対して所定の角度傾けたり、端面に光吸収体を設けて光を吸収させたりすればよい。このような構成とすれば、低コヒーレンス動作を実現できるため、スペックルノイズの低減が可能となる。
　以下に、本実施形態に係る半導体発光素子の製造方法を説明する。まず、図２（ａ）に示すように、例えば主面が（０００１）面であるｎ型六方晶ＧａＮからなる基板１００の上に、有機金属気層成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ法）等を用いて窒化物半導体層１０１を成長させる。続いて、窒化物半導体層１０１の上に選択的にマスク１４１を形成する。
　窒化物半導体層１０１は例えば、基板１００側から順次形成されたｎ型クラッド層１１１、ｎ型光ガイド層１１２、量子井戸構造の活性層１１３、ｐ型光ガイド層１１４、ＯＦＳ層（図示せず）、ｐ型クラッド層１１６及びコンタクト層（図示せず）とすればよい。ｎ型クラッド層１１１は、厚さが２μｍのｎ－ＡｌＧａＮとすればよい。ｎ型光ガイド層１１２は、厚さが０．１μｍのｎ－ＧａＮとすればよい。活性層１１３は、ＩｎＧａＮからなるバリア層とＩｎＧａＮからなる井戸層とを３周期成長させればよい。ｐ型光ガイド層１１４は、厚さが０．１μｍのｐ－ＧａＮとすればよい。ＯＦＳ層は、厚さが１０ｎｍのＡｌＧａＮとすればよい。ｐ型クラッド層１１６は、厚さが１．５ｎｍのｐ－ＡｌＧａＮと厚さが１．５ｎｍのＧａＮとを１６０周期繰り返し形成した厚さが０．４８μｍの歪み超格子とすればよい。コンタクト層は、厚さが０．０５μｍのｐ－ＧａＮとすればよい。
　マスク１４１は、窒化物半導体層１０１の上に厚さが３００ｎｍのＳｉＯ2膜を形成した後、ＳｉＯ2膜を選択的に除去して形成すればよい。例えば、まずモノシラン（ＳｉＨ4）を用いた熱化学気相堆積法（熱ＣＶＤ法）により、窒化物半導体層１０１の上にＳｉＯ2膜を成膜する。続いて、ＳｉＯ2膜の上にフォトリソグラフィにより幅が１．５μｍのストライプ状の開口部を有するフォトレジストを形成する。この後、四フッ化炭素（ＣＦ4）を用いた反応性イオンエッチング（ＲＩＥ）により、ＳｉＯ2膜の露出部分を除去すればよい。
　次に、図２（ｂ）に示すように、マスク１４１を用いてｐ型クラッド層１１６を選択的に除去して、深さが４００ｎｍ程度のストライプ状の凹部１１６ｂを形成する。これにより、ｐ型クラッド層１１６にストライプ状のリッジ部１１６ａが形成される。ｐ型クラッド層１１６の除去は、塩素（Ｃｌ2）を用いた誘導結合プラズマ（ＩＣＰ）エッチングにより行えばよい。
　次に、図２（ｃ）に示すように、凹部１１６ｂに液相成長によりＺｎＯからなる電流ブロック層１２１を結晶成長させる。ＺｎＯの成長は、例えば７０℃に熱した硝酸亜鉛鉛六水和物及びヘキサメチレンテトラミンを含む溶液に、窒化物半導体層１０１を形成した基板１００を５時間浸漬することにより行う。ＺｎＯは、図３に示すようにＳｉＯ2からなるマスク１４１の上には成長せず、露出したｐ型クラッド層１１６の上のみに選択的に成長する。また、ウェハに反りがある場合においても、ウェハ面内において均一に成長させることができるため、歩留まりを向上させることができる。この方法により成長したＺｎＯはｎ型の導電性を示す。このため、ｐ型クラッド層１１６との界面にｐｎ接合が形成され、ｐｎ接合の逆バイアス効果により電流狭窄機能を実現できる。
　次に、図２（ｄ）に示すように、例えば、５％程度の濃度のフッ化水素酸溶液を用いたウェットエッチングによりマスク１４１を除去する。
　次に、図４（ａ）に示すように、リッジ部１１６ａの上を露出する幅が２μｍ程度のストライプ状の開口部を有するレジストマスク１４２をフォトリソグラフィにより形成する。
　次に、図４（ｂ）に示すように、ｐ電極１０５を形成する。例えば、電子ビーム（ＥＢ）蒸着法により、基板１００上の全面に厚さが５０ｎｍのパラジウム（Ｐｄ）層と厚さが５０ｎｍの白金（Ｐｔ）層とを順次形成する。続いて、リフトオフを行いリッジ部１１６ａの上部を除いてＰｄ層及びＰｔ層を除去してｐ電極１０５を形成する。この後、４００℃程度の温度でシンターを行い、オーミック接合を形成する。さらに、リッジ部１１６ａを覆うように、ストライプの方向の長さが約５００μｍで、ストライプと垂直な方向の幅が約１５０μｍの配線電極（図示せず）を形成する。配線電極は、例えば厚さが５０ｎｍのチタン（Ｔｉ）、厚さが５０ｎｍのＰｔ及び厚さが１００ｎｍの金（Ａｕ）の積層膜とすればよく、フォトリソグラフィ及びエッチングにより形成すればよい。
　次に、図４（ｃ）に示すように、基板１００の裏面をダイヤモンドスラリーにより厚さが８０μｍ程度まで研磨した後、基板１００の裏面にｎ電極１０６を形成する。ｎ電極１０６は例えば、厚さが５ｎｍのＴｉ、厚さが５０ｎｍのＰｔ及び厚さが１００ｎｍのＡｕとし、ＥＢ蒸着法により形成すればよい。さらに、例えば共振器幅が２００μｍで、共振器長が８００μｍとなるようにウェハを劈開して、半導体発光素子を個片化すればよい。
　図５は、本実施形態の半導体発光素子の実装例であり、（ａ）は光出射面側の構成を示し、（ｂ）は側面の構成を示している。図５に示すように半導体発光素子２００がパッケージ３００に実装されている。パッケージ３００は、鉄等からなるベース３４０と、ベース３４０に取り付けられ、銅等からなるヒートシンク３４１と、ベース３４０に絶縁部３４２を介して取り付けられたリード３４３とを有している。ヒートシンク３４１には、ＡｌＮセラミックス等からなるサブマウント３３０を介して半導体発光素子２００が取り付けられている。サブマウント３３０は、サブマウント基板３３１とサブマウント基板３３１の一の面に形成されたサブマウント電極３３２とを有している。サブマウント電極３３２には半導体発光素子２００のｎ電極１０６が接続されている。半導体発光素子２００において発生した熱は、サブマウント３３０を介してヒートシンク３４１に伝達される。ヒートシンク３４１に伝達された熱は、ヒートシンク３４１から放熱され、さらに一部はベース３４０に伝達されベース３４０から放熱される。サブマウント電極３３２は、ワイヤ３５１を介してリード３４３の一方と接続されている。リード３４３の他方はワイヤ３５１を介してｐ電極１０５と接続されている。
　図６は、液相成長法により結晶成長させたＺｎＯの屈折率を示している。波長が４００ｎｍ～８００ｎｍの範囲において、屈折率は２．０程度から１．９程度の値を示している。例えば、波長が４０５ｎｍの場合の屈折率は２．０である。波長が４０５ｎｍの場合のＳｉＯ２の屈折率は１．５程度であり、これよりも大きな値を示している。
　図７はＺｎＯ層の吸収係数を示している。波長が４００ｎｍ程度～５００ｎｍ程度までの範囲では、吸収係数は１×１０3ｃｍ-1程度である。例えば、波長が４０５ｎｍの場合の吸収係数は１．３４×１０3ｃｍ-1である。
　図８は、液相成長法により結晶成長させたＺｎＯの物性を示している。液相成長法により結晶成長させたＺｎＯは、Ｘ線回折（ＸＲＤ）による半値全幅が５４０arcsecである。一方、スパッタ法により形成したＺｎＯは半値全幅が５０４０arcsecである。抵抗率ρは、液晶成長法の場合には２×１０-2Ωｃｍであるのに対し、スパッタ法の場合には１×１０3Ωｃｍであった。このことから、液相成長を用いることによりスパッタ法よりも結晶性に優れた、結晶構造を有するＺｎＯが得られることが明らかである。さらに、ＺｎＯは、波長４０５ｎｍにおいてＧａＮに対する屈折率差Δｎが０．５程度であり、一般に用いられているアモルファスのＳｉＯ2と比べて小さい。このため、横モードを安定化することができる。
　図９は、電流ブロック層に液晶成長法により形成したＺｎＯを用いた場合の光閉じ込めの状態と、ＳｉＯ2を用いた場合の光閉じ込めの状態とを比較して示している。図９は、図１０に示す構造について測定を行っている。リッジ部１１６ａの幅ｗは１．３μｍであり、リッジ部１１６ａ以外の部分におけるｐ型クラッド層の高さＨ１は２００ｎｍであり、リッジ部１１６ａの基部からリッジ部１１６ａの上端までの高さＨ２は２００ｎｍである。図９の縦軸は図１０のIX－IX線上における共振モードの電界強度であり、横軸はリッジ部１１６ａの中心を０として表した位置である。図９に示すように、電流ブロック層として液晶成長法により形成した、結晶構造を有するＺｎＯを用いることにより、ＳｉＯ2層を用いた場合よりも光分布を広くすることができる。
　電流ブロック層１２１のリッジ部１１６ａと直行する方向の幅は、任意に設定してよく、電流ブロック層１２１が窒化物半導体層１０１の側面に達している構成としてもよい。
　（第１の実施形態の第１変形例）
　第１の実施形態においては、リッジ部を上部の幅が下部の幅よりも狭い順テーパ状とした。しかし、図１１に示すように上部の幅が下部の幅よりも広い逆テーパ状のリッジ部１１６ｃとしてもよい。この場合には、図１２（ａ）に示すように下部の幅が上部の幅よりも狭くなるようにｐ型クラッド層１１６のエッチングを行い、下部の幅が上部の幅よりも狭いストライプ状の凹部１１６ｄを形成すればよい。その後、図１２（ｂ）に示すように先に説明した工程と同様の工程により、ＺｎＯからなる電流ブロック層１２１を液相成長させる。さらに、図１２（ｃ）に示すようにｐ電極１０５及びｎ電極１０６を形成すればよい。これにより逆テーパ状のリッジ部１１６ｃを有する半導体発光素子を実現できる。
　リッジ部の側壁を絶縁膜により覆いやすくするために、リッジ部の形状は順テーパ状とすることが一般的である。この場合には、リッジ最上部の面積は小さくなり、コンタクト抵抗が増大し、動作電圧が高くなるおそれがある。しかし、逆テーパ状のリッジ部１１６ｃとすることにより、リッジ最上部におけるｐ電極１０５とリッジ部１１６ｃとの接触面積を大きくできるため、コンタクト抵抗を低減できる。この結果、動作電圧を低減させることができ、電気－光変換効率を向上させることができる。
　（第１の実施形態の第２変形例）
　リッジ部を形成するためのエッチングマスク及び電流ブロック層を選択成長させるための成長マスクとしてＳｉＯ2膜を用いる方法を示した。しかし、ＳｉＯ2膜に代えてｐ電極と同じ構成の金属膜を用いてもよい。この場合には、図１３（ａ）に示すように、金属膜１４３をエッチングマスクとして用いてリッジ部１１６ａを形成する。続いて、図１３（ｂ）に示すように、金属膜１４３を成長マスクとして用いて電流ブロック層１２１を結晶成長する。この後、図１３（ｃ）に示すように、基板１０１の裏面にｎ電極１０６を形成し、金属膜１３２のリッジ部１１６ａの上に形成された部分を、ｐ電極１０５Ａとする。このようにすれば、製造工程をさらに簡略化することができる。
　（第２の実施形態）
　図１４は、第２の実施形態に係る半導体発光素子の断面構成を示している。図１４において図１と同一の構成要素には同一の符号を附している。図１４に示すように、第２の実施形態の半導体発光素子は、結晶構造を有するＺｎＯからなる電流ブロック層１２１の高さが、リッジ部１１６ａの高さとほぼ同じであるという特徴を有している。また、電流ブロック層１２１とリッジ部１１６ａの上に跨るほぼ平坦なｐ電極１０５Ｂが形成されている。このような構成とすることにより、半導体発光素子の放熱特性をさらに向上させることができる。
　本実施形態の半導体発光素子は、第１の実施形態と同様にしてリッジ部１１６ａまでを形成した後、図１５（ａ）に示すように、ＺｎＯからなる電流ブロック層１２１を約４００ｎｍ成膜することにより、電流ブロック層１２１の上面と、リッジ部１１６ａの上面とを揃えればよい。続いて、ＳｉＯ2からなるマスク１４１を除去した後、図１５（ｂ）に示すように電流ブロック層１２１及びリッジ部１１６ａの上を覆うように、ｐ電極１０５ＢをＥＢ蒸着法等により形成する。さらに、リッジ部１１６ａが延びる方向の長さが５００μｍ程度で、リッジ部１１６ａと垂直な方向の幅が１５０μｍ程度の配線電極１０７を形成する。配線電極１０７は、例えば、膜厚が５０ｎｍ、５０ｎｍ及び１００ｎｍのＴｉ、Ｐｔ及びＡｕの積層膜とすればよい。次に、図１５（ｃ）に示すように、基板１００を研磨した後、基板１００の裏面にｎ電極１０６を形成する。さらに、ウェハを例えば、共振器幅が２００μｍで、共振器長が８００μｍとなるように劈開すればよい。
　図１６は、本実施形態の半導体発光素子の実装例であり、（ａ）は光出射面側から見た構成を示し、（ｂ）は側面の構成を示している。図１６に示すように本実施形態の半導体発光素子は、配線電極１０７をサブマウント電極３３２と接続している。このため、窒化物半導体層１０１において発生する熱を効率良く放熱できる。なお、第１の実施形態と同様にｎ電極１０６をサブマウント電極３３２と接続することも可能である。
　図１７は、種々の材料の熱伝導率を示している。酸化アルミニウム（Ａｌ2Ｏ3）及び窒化アルミニウム（ＡｌＮ）は、バルク結晶の場合にはＺｎＯよりも高い熱伝導率を示している。しかし、電子サイクロトロン共鳴スパッタ法により形成したＡｌ2Ｏ3及びＡｌＮにおいては、熱伝導率がそれぞれ１．０Ｗ／ｍ・Ｋ及び０．４６Ｗ／ｍ・Ｋと小さくなる。一方、ＺｎＯの場合には、液相成長法により成膜した場合にも５．６Ｗ／ｍ・Ｋと高い値が得られる。このことからも、本実施形態の半導体発光素子が高い放熱性を有していることが明らかである。
　なお、第１の実施形態の第１変形例及び第２変形例の構成においても、電流ブロック層の膜厚を調製することにより、平坦なｐ電極を有する半導体発光素子を実現できる。また、電流ブロック層１２１のリッジ部１１６ａと直行する方向の幅は、任意に設定してよい。電流ブロック層１２１が窒化物半導体層１０１の側面に達していない構成としてもよい。
　（第２の実施形態の一変形例）
　結晶構造を有するＺｎＯからなる電流ブロック層１２１を形成することにより、効率良く放熱を行うことができる。このため、図１８に示すように、リッジ部１１６ａを複数形成し、発光光の最高光出力をより高くすることが容易にできる。
　図１８は、個々のリッジ部１１６ａに独立して電力を供給することができるため、リッジ部１１６ａごとの光出力を調整できる。独立して電力を供給する場合には、サブマウント電極をパターニングして複数の配線電極を形成し、ｐ電極１０５Ｂを対応する配線電極とそれぞれ接続すればよい。パッケージには、リッジ部１１６ａと対応した数のリードを設け、配線電極とリードとをそれぞれワイヤにより接続すればよい。ｎ電極１０６をサブマウント電極と接続する場合には、ｐ電極１０５Ｂを対応するリードとそれぞれワイヤにより接続すればよい。
　なお、各リッジ部のｐ電極を共通化した構成としてもよい。この場合、電流ブロック層によりリッジ部の熱が窒化物半導体発光素子内に拡散し、温度分布が均一化する。このため、電流ブロック層に結晶構造を有するＺｎＯを用いることにより、リッジ部の直列抵抗のばらつきを小さく抑えることができ、複数のリッジ部から出射される光の出射光強度を同程度に揃えることができる。
　（第３の実施形態）
　第３の実施形態の半導体発光素子は、自励発振型である。自励発振型とすることによりノイズを低減できる。自励発振型とする場合には、図１９に示すように光学特性が異なるＺｎＯからなる電流ブロック層１２１Ａを形成すればよい。
　電流ブロック層１２１Ａは、例えば、Ｃｕ又はＢ等の不純物イオンを含む溶液を用いた液相成長法により結晶成長したＺｎＯとすればよい。Ｃｕ又はＢ等の不純物を含むＺｎＯを用いることにより活性層１１３において発光した光の一部を、電流ブロック層１２１Ａにおいて吸収することが可能となる。
　電流注入領域と光分布領域とを制御することにより、可飽和吸収領域を形成することができる。可飽和吸収領域とは、光を吸収することによりキャリア濃度が増大するが、光の増加と共に光の吸収量が減少し、最終的に吸収量が飽和する領域である。可飽和吸収領域を形成することにより、自励動作をさせることが可能となる。
　電極を介して活性層１１３に電流を注入すると、活性層１１３にキャリアが蓄積され、活性層１１３における利得が増加する。しかし、電流注入領域に隣接して設けられた可飽和吸収領域においては、キャリアは光を吸収するため損失となる。キャリア濃度が増大し、電流注入領域及び可飽和吸収領域の総利得が閾値利得以上になると、レーザ発振が生じる。発振と同時にキャリア濃度は急速に減少する。このとき、レーザ発振により生じた光分布の裾は、可飽和吸収領域において吸収されるため、可飽和吸収領域におけるキャリア濃度は増加するが、吸収量はやがて飽和に達する。すると、電流注入領域及び可飽和吸収領域における総キャリア数が減少し、キャリアがなくなると発振が停止する。この動作を繰り返すことが自励動作である。
　光分布の制御方法として、リッジ部周辺に残存させるｐ型クラッド層の厚さを調整する手法や、発生した光を吸収する吸収体を設ける手法があるが、制御性が高いのは後者の手法である。
　本実施形態では、電流ブロック層１２１Ａに２×１０19atoms／ｃｍ3の濃度のホウ素をドーピングしたＺｎＯを用いることにより光分布を制御し、自励動作を実現している。
　ホウ素をドーピングした結晶構造を有するＺｎＯからなる電流ブロック層１２１Ａは、例えば、ＺｎＯを結晶成長させる際の溶液に、ホウ素源として０．０２Ｍのジメチルアミンボランを添加して形成すればよい。図２０は、ホウ素を有する電流ブロック層に含まれる元素の濃度を２次イオン質量分析法（Secondary Ion Mass Scattering Spectroscopy：ＳＩＭＳ）により測定した例を示している。図２０に示すようにホウ素が２×１０19atoms／ｃｍ3程度含まれている。
　本実施形態においても、電流ブロック層１２１Ａの上面と、リッジ部１１６ａの上面とを揃えるようにしてもよい。また、逆テーパ状のリッジ部１１６ｃを用いることもできる。
　各実施形態及び変形例において、基板にＧａＮ基板を用いる例を示したが、製造コストを低減するためにサファイア基板又は炭化珪素基板等を用いてもよい。各実施形態及び変形例の半導体発光素子は、結晶構造を有するＺｎＯからなる電流ブロック層を備えているため、安価な異種基板を用いた場合においても、安定な横モードを実現できる。
　本開示に係る窒化物半導体発光素子及びその製造方法は、従来よりも簡便な工程により、横モードが安定した窒化物半導体からなる半導体発光素子を実現でき、特に窒化物半導体を用いた半導体発光素子及びその製造方法等として有用である。
１００　　　基板
１０１　　　窒化物半導体層
１０５　　　ｐ電極
１０５Ａ　　ｐ電極
１０５Ｂ　　ｐ電極
１０６　　　ｎ電極
１０７　　　配線電極
１１１　　　ｎ型クラッド層
１１２　　　ｎ型光ガイド層
１１３　　　活性層
１１４　　　ｐ型光ガイド層
１１６　　　ｐ型クラッド層
１１６ａ　　リッジ部
１１６ｂ　　凹部
１１６ｃ　　リッジ部
１１６ｄ　　凹部
１２１　　　電流ブロック層
１２１Ａ　　電流ブロック層
１３２　　　金属膜
１４１　　　マスク
１４２　　　レジストマスク
２００　　　半導体発光素子
３００　　　パッケージ
３３０　　　サブマウント
３３１　　　サブマウント基板
３３２　　　サブマウント電極
３４０　　　ベース
３４１　　　ヒートシンク
３４２　　　絶縁部
３４３　　　リード
３５１　　　ワイヤ

Claims (15)

  1. 　半導体発光素子は、
    　基板の上に形成され、第１のクラッド層、活性層及び第２のクラッド層を有する窒化物半導体層と、
    　前記活性層に選択的に電流を注入するための電流ブロック層とを備え、
    　前記第２のクラッド層は、ストライプ状のリッジ部を有し、
    　前記電流ブロック層は、前記リッジ部の両側方の領域にそれぞれ形成され、結晶構造を有する酸化亜鉛からなる。
  2. 　請求項１に記載の半導体発光素子において、
    　前記電流ブロック層は、前記リッジ部の側壁と接して形成されている。
  3. 　請求項２に記載の半導体発光素子において、
    　前記リッジ部は、上端部の幅が下端部の幅よりも広い。
  4. 　請求項１に記載の半導体発光素子において、
    　前記リッジ部は、複数であり、
    　前記電流ブロック層は、前記複数のリッジ部のそれぞれの両側方の領域に形成されている。
  5. 　請求項１に記載の半導体発光素子において、
    　前記酸化亜鉛は、前記発光層が放射する光の波長において、光吸収特性を有する。
  6. 　請求項１に記載の半導体発光素子において、
    　前記酸化亜鉛は、銅及びホウ素の少なくとも一方を含む。
  7. 　請求項１に記載の半導体発光素子は、
    　自励動作する。
  8. 　請求項１に記載の半導体発光素子は、
    　半導体レーザ素子である。
  9. 　請求項１に記載の半導体発光素子は、
    　スーパールミネッセントダイオードである。
  10. 　請求項１に記載の半導体発光素子において、
    　前記基板は、サファイア基板である。
  11. 　請求項１に記載の半導体発光素子において、
    　前記酸化亜鉛は、液相成長法により形成されている。
  12. 　半導体発光装置は、
    　請求項１に記載の半導体発光素子と
    　ヒートシンクを有するパッケージを備え、
    　前記半導体発光素子は、前記基板と反対側の面を、前記ヒートシンクの一の面と対向させて前記パッケージに実装されている。
  13. 　半導体発光素子の製造方法は、
    　基板の上に、それぞれが窒化物半導体からなる第１のクラッド層、活性層及び第２のクラッド層を順次形成する工程（ａ）と、
    　前記第２のクラッド層にストライプ状のリッジ部を形成する工程（ｂ）と、
    　前記リッジ部の両側方に、酸化亜鉛を液相成長法により選択的に結晶成長する工程（ｃ）とを備えている。
  14. 　請求項１３に記載の半導体発光素子の製造方法は、
    　前記工程（ｃ）よりも後に、前記リッジ部の上に第１の電極を形成する工程（ｄ）をさらに備え、
    　前記工程（ｂ）は、前記第２のクラッド層の上にストライプ状のマスクを形成する工程（ｂ１）と、前記マスクを用いて前記第２のクラッド層を選択的にエッチングすることにより前記リッジ部を形成する工程（ｂ２）とを含む。
  15. 　請求項１３に記載の半導体発光素子の製造方法において、
    　前記工程（ｂ）は、前記第２のクラッド層の上にストライプ状の第１の電極を形成する工程（ｂ１）と、前記第１の電極をマスクとして前記第２のクラッド層を選択的にエッチングすることにより前記リッジ部を形成する工程（ｂ２）とを含む。
PCT/JP2010/006856 2010-06-02 2010-11-24 半導体発光素子及びその製造方法 WO2011151869A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201080009947.9A CN102365796A (zh) 2010-06-02 2010-11-24 半导体发光元件及其制造方法
US13/161,256 US20110298006A1 (en) 2010-06-02 2011-06-15 Semiconductor light emitting device and method for fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010126683A JP2011253932A (ja) 2010-06-02 2010-06-02 半導体発光素子及びその製造方法
JP2010-126683 2010-06-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/161,256 Continuation US20110298006A1 (en) 2010-06-02 2011-06-15 Semiconductor light emitting device and method for fabricating the same

Publications (1)

Publication Number Publication Date
WO2011151869A1 true WO2011151869A1 (ja) 2011-12-08

Family

ID=45066272

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/006856 WO2011151869A1 (ja) 2010-06-02 2010-11-24 半導体発光素子及びその製造方法

Country Status (3)

Country Link
JP (1) JP2011253932A (ja)
CN (1) CN102365796A (ja)
WO (1) WO2011151869A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017037977A (ja) 2015-08-11 2017-02-16 セイコーエプソン株式会社 発光装置およびプロジェクター
JP6551672B2 (ja) 2015-08-17 2019-07-31 セイコーエプソン株式会社 発光装置およびプロジェクター
US11722224B2 (en) * 2019-05-27 2023-08-08 Mitsubishi Electric Corporation Optical semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220223A (ja) * 1995-11-06 1999-08-10 Matsushita Electric Ind Co Ltd 半導体発光素子
JP2000068599A (ja) * 1998-08-20 2000-03-03 Matsushita Electric Ind Co Ltd 半導体レーザ装置の製造方法
WO2007100146A1 (ja) * 2006-03-01 2007-09-07 Mitsubishi Gas Chemical Company, Inc. 液相成長法によるZnO単結晶の製造方法
JP2007242645A (ja) * 2006-03-03 2007-09-20 Rohm Co Ltd 窒化物半導体発光素子及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220223A (ja) * 1995-11-06 1999-08-10 Matsushita Electric Ind Co Ltd 半導体発光素子
JP2000068599A (ja) * 1998-08-20 2000-03-03 Matsushita Electric Ind Co Ltd 半導体レーザ装置の製造方法
WO2007100146A1 (ja) * 2006-03-01 2007-09-07 Mitsubishi Gas Chemical Company, Inc. 液相成長法によるZnO単結晶の製造方法
JP2007242645A (ja) * 2006-03-03 2007-09-20 Rohm Co Ltd 窒化物半導体発光素子及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RYOSUKE UMEZAWA ET AL.: "ZnO Usumaku no Shigaiko ni Taisuru Kahowa Kyushu Tokusei", 2005 NEN (HEISEI 17 NEN) SHUKI 66 KAI EXTENDED ABSTRACTS; THE JAPAN SOCIETY OF APPLIED PHYSICS, vol. 3, 7 September 2005 (2005-09-07), pages 975 *

Also Published As

Publication number Publication date
JP2011253932A (ja) 2011-12-15
CN102365796A (zh) 2012-02-29

Similar Documents

Publication Publication Date Title
US8692228B2 (en) Semiconductor light emitting device and wafer
US20110298006A1 (en) Semiconductor light emitting device and method for fabricating the same
JP5014967B2 (ja) 発光素子及び発光素子の製造方法
JP5963004B2 (ja) 窒化物半導体発光素子
JP2002016312A (ja) 窒化物系半導体素子およびその製造方法
JP2008277539A (ja) 窒化物半導体発光素子
JP2014027264A (ja) 面発光レーザ
KR101221067B1 (ko) 리지 도파형 반도체 레이저 다이오드
JP2006128661A (ja) 窒化物系半導体レーザ
JP2011187591A (ja) 窒化物半導体紫外線発光素子
JP2003092426A (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2011124442A (ja) 半導体レーザ装置及びその製造方法
JP2010021576A (ja) 半導体装置の製造方法
JP3973523B2 (ja) 窒化物系半導体レーザ素子
JP2002314203A (ja) ３族窒化物半導体レーザ及びその製造方法
WO2017017928A1 (ja) 窒化物半導体レーザ素子
WO2011151869A1 (ja) 半導体発光素子及びその製造方法
JP2007201018A (ja) 窒化物半導体発光素子とその製造方法
JP3314641B2 (ja) 窒化物半導体レーザ素子
JP2007095857A (ja) 半導体レーザ
JP4481385B2 (ja) 半導体発光素子及びその製造方法
JP2003218469A (ja) 窒化物系半導体レーザ装置
JP2008186903A (ja) 半導体レーザ装置
JP2009105184A (ja) 窒化物系半導体レーザ素子とその製造方法
JP4780376B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080009947.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10852480

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10852480

Country of ref document: EP

Kind code of ref document: A1