WO2011118205A1 - Ｓｏｉウェーハの製造方法 - Google Patents

Ｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
WO2011118205A1
WO2011118205A1 PCT/JP2011/001694 JP2011001694W WO2011118205A1 WO 2011118205 A1 WO2011118205 A1 WO 2011118205A1 JP 2011001694 W JP2011001694 W JP 2011001694W WO 2011118205 A1 WO2011118205 A1 WO 2011118205A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxygen
heat treatment
chlorine
silicon wafer
box layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/001694
Other languages
English (en)
French (fr)
Inventor
奉均 高
中井　哲弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to US13/637,166 priority Critical patent/US20130012008A1/en
Priority to JP2012506847A priority patent/JPWO2011118205A1/ja
Publication of WO2011118205A1 publication Critical patent/WO2011118205A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H10P30/209—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H10P36/07—Gettering within semiconductor bodies within silicon bodies of silicon-on-insulator structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Definitions

  • the present invention relates to a method for manufacturing an SOI wafer, and more particularly to a method for manufacturing a high-quality SOI wafer having a thin BOX layer by a SIMOX method.
  • An SOI wafer has a structure in which a silicon single crystal layer (SOI layer) is formed on a buried oxide film (Buried OXide, BOX layer), and has a parasitic capacitance much higher than that of a device manufactured on a bulk substrate. It is expected to be a next-generation high-performance VLSI wafer excellent in high-speed operation, low power consumption, high withstand voltage characteristics, radiation resistance, etc. due to its small and simple manufacturing process and easy device miniaturization.
  • a method for manufacturing an SOI wafer there are mainly a bonding method and a SIMOX (Separation by IMplanted Oxygen) method.
  • the surface-oxidized silicon support substrate is bonded to the active substrate for manufacturing the device, and heat treatment is performed at a high temperature of about 1200 ° C. to bond the oxide film of the support substrate and the silicon of the active substrate.
  • This is a method of manufacturing an SOI wafer.
  • oxygen ions are implanted to a predetermined depth of a silicon wafer by an ion implanter, and then a BOX layer is formed by high-temperature heat treatment and the crystallinity of the SOI layer formed on the BOX layer is recovered.
  • This is a method for manufacturing an SOI wafer.
  • SOI wafers manufactured by the SIMOX method that is currently available on the market are mainly manufactured by a method called the MLD (Modified LowDose) method, and oxygen ions applied to the silicon wafer.
  • the injection is performed in two stages. That is, the first oxygen ion implantation is performed by heating the silicon wafer to 200 ° C. or higher, and the second oxygen ion implantation is performed by cooling the temperature of the silicon wafer to about room temperature (see, for example, Patent Document 1).
  • the first oxygen ion implantation is performed while the silicon wafer is heated, a high oxygen concentration layer is formed inside the silicon wafer while the surface of the silicon wafer is maintained as a single crystal.
  • the second oxygen ion implantation an amorphous layer is formed on the high oxygen concentration layer, and an amorphous layer and a defect layer are formed on the amorphous layer.
  • oxygen and argon called ITOX (Internal Oxidation) treatment is performed.
  • a thin BOX layer for example, a BOX layer having a thickness of 50 ⁇ m or less is required for voltage control from the substrate side and heat dissipation measures to the substrate side. It has become so.
  • oxygen ions of about 2.0 ⁇ 10 17 to 4.0 ⁇ 10 17 ions / cm 2 are introduced (supplied) into the silicon wafer even at the time of ion implantation.
  • An oxide film of ⁇ 90 nm is formed inside the silicon wafer.
  • the BOX layer is further thickened by the subsequent ITOX treatment, so that a BOX layer of 100 nm or more is finally formed. Accordingly, it is physically difficult to produce a SIMOX wafer having a thin BOX layer of, for example, 50 nm or less by the existing SIMOX method, and establishment of a technique for thinning the BOX layer is desired.
  • Patent Document 2 discloses a technique for preventing a divot generated on the surface of an SOI wafer by flowing a chlorine-containing gas during the ITOX process. When the flow rate of the chlorine-containing gas is increased, the thickness of the BOX layer is increased. It is described that it is reduced.
  • Patent Document 3 discloses a technique for reducing the thickness of a BOX layer to a desired thickness by heat treatment in a chlorine-containing gas atmosphere when the thickness of the BOX layer in a manufactured SOI wafer is larger than a desired value. Is described.
  • the SOI layer is oxidized and thinned during heat treatment in a chlorine-containing gas atmosphere, only a wafer having an SOI layer that is thick to some extent, for example, 200 nm or more, can be handled assuming the thinning of the BOX layer. I can't.
  • the SIMOX method it is necessary to reduce the oxygen concentration and form the SOI layer.
  • the quality of the BOX layer is deteriorated, so that the dielectric strength characteristics are deteriorated.
  • a high-quality SOI layer having a thickness of, for example, 200 ⁇ m or more is formed while maintaining the high withstand voltage characteristics of the BOX layer. It is difficult.
  • an object of the present invention is to provide a method for manufacturing a high-quality SOI wafer having a thin BOX layer of 50 ⁇ m or less with high productivity by the SIMOX method.
  • the inventors diligently studied the dielectric strength performance of the BOX layer by the method described in Patent Document 2, and found that the dielectric strength performance of the BOX layer is affected by the chlorine-containing gas introduced in the ITOX treatment. That is, it has been found that a chlorine-containing gas atmosphere at an appropriate stage after the ITOX treatment is effective in manufacturing a high-quality SOI wafer while reducing the thickness of the BOX layer, and also leads to higher productivity.
  • the present invention has been completed.
  • the SOI wafer manufacturing method of the present invention is a method of manufacturing an SOI wafer by performing heat treatment after implanting oxygen ions into the silicon wafer.
  • the silicon wafer is heat-treated in a high oxygen atmosphere, and then chlorine is added.
  • the heat treatment is performed by adjusting the atmosphere to a chlorine-containing gas atmosphere.
  • the adjustment to the chlorine-containing gas atmosphere is preferably performed by passing argon gas through the chlorine-containing gas solution at a flow rate of 30 cc / min or more.
  • the chlorine-containing gas is preferably any of trans-1,2 dichloroethylene, trichlorethylene and hydrogen chloride.
  • a high-quality SOI wafer having a thin BOX layer of 50 ⁇ m or less can be manufactured with high productivity by the SIMOX method.
  • FIG. 1 is a diagram showing a flowchart of an SOI manufacturing method according to the present invention
  • FIG. 2 shows the heat treatment process in the SOI manufacturing method according to the invention of Patent Document 3. It is a figure which shows the relationship between the thickness of a BOX layer, and a dielectric breakdown voltage. It is a figure which shows the relationship between a DCE flow rate and a dielectric breakdown electric field.
  • FIG. 1A shows a flowchart of a method for manufacturing an SOI wafer according to the present invention.
  • FIGS. 1B to 1E show the structure of the silicon wafer in each manufacturing process.
  • oxygen ion implantation is performed on the silicon wafer 1.
  • the above-described MLD method is adopted as the ion implantation method, and oxygen ion implantation is performed in two steps.
  • step S1 the first ion implantation is performed at an acceleration energy of 100 keV to 230 keV, a dose amount of oxygen ions of 2 ⁇ 10 17 to 3 ⁇ 10 17 ions / cm 2 , and a substrate temperature of 200 to 500 ° C.
  • a high oxygen concentration layer 2 is formed in the silicon wafer 1 as shown in FIG.
  • the silicon wafer 1 is heated to 200 ° C. or higher, a single crystal is maintained on the wafer surface.
  • the reason why the acceleration energy is limited to 100 keV to 230 keV at the first ion implantation is that the damage peak is formed at a shallow position when it is less than 100 keV, and the surface region damage is amorphized by the second implantation and is crystalline.
  • the voltage exceeds 230 keV a BOX layer is formed in a very deep region and a thick SOI layer remains on the BOX layer. This is because the formation efficiency is deteriorated and an additional step of thinning the thick SOI layer is required.
  • the reason why the dose of oxygen ions is in the range of 2 ⁇ 10 17 to 3 ⁇ 10 17 ions / cm 2 is that the BOX layer is discontinuous when the dose is less than 2 ⁇ 10 17 ions / cm 2. This is because, if it exceeds 3 ⁇ 10 17 ions / cm 2 , many defects occur and the dielectric strength performance of the BOX layer deteriorates. Furthermore, the reason for setting the substrate temperature in the range of 200 ° C. to 500 ° C. is that when the temperature is lower than 200 ° C., the implantation damage is extremely large, so that the crystallinity is not completely recovered and the BOX layer is formed thick. This is because it is disadvantageous for reducing the thickness of the BOX layer. When the temperature exceeds 500 ° C., the temperature rises due to the injection, but the heat resistance of components such as the injection holder is limited.
  • step S2 the second oxygen ion implantation is performed with an acceleration energy of 100 keV to 230 keV, an oxygen ion dose of 5 ⁇ 10 14 to 1 ⁇ 10 16 ions / cm 2 , and a substrate temperature of 10 to 150 ° C. Do. Since the second oxygen ion implantation is performed at a relatively low temperature, an amorphous layer 3 is formed on the high oxygen concentration layer 2 as shown in FIG.
  • the reason why the acceleration energy is limited to 100 keV to 230 keV in the second ion implantation is that the damage peak is formed at a shallow position when the ion implantation is less than 100 keV, and the surface region damage is amorphized by the second implantation, resulting in crystallinity. If the voltage exceeds 230 keV, a BOX layer is formed in a very deep region and a thick SOI layer remains on the BOX layer, so that the thinning speed of the BOX layer is reduced and the thinning efficiency is improved. This is because the process deteriorates and an additional step of thinning the thick SOI layer is required.
  • step S3 an ion-implanted silicon wafer is loaded into an annealing furnace and heated, and the ITOX treatment is performed with an oxygen partial pressure ratio of 10 to 80%, a furnace temperature of 1100 to 1400 ° C., and a treatment time of 5 to 15 hours. Apply.
  • a BOX layer 4 is formed from the high oxygen concentration layer 2 and the amorphous layer 3, an SOI layer 5 and an oxide film 6 are formed thereon, and an oxide film is formed on the back surface of the silicon wafer 1. 7 is formed.
  • the reason why the furnace temperature is limited to 1100 to 1400 ° C. is that when the temperature is lower than 1100 ° C., internal diffusion of oxygen hardly occurs, and there is almost no effect of the ITOX treatment. This is because surface oxidation proceeds rapidly, oxygen becomes difficult to diffuse into the substrate, and the possibility of occurrence of defects such as slip increases due to the high temperature.
  • the reason why the oxygen partial pressure ratio is in the range of 10 to 80% is that when the oxygen partial pressure ratio is less than 10%, the amount of oxygen is small and internal diffusion of oxygen hardly occurs, and when it exceeds 80%, the oxidation rate is high.
  • the reason for limiting the processing time to 5 to 15 hours is that the quality, defect density, and breakdown voltage of the BOX layer are time-dependent, and if it is less than 5 hours, the defect density is high and the dielectric breakdown voltage performance of the BOX layer is high. On the other hand, if it exceeds 15 hours, the oxidation time is too long, both surface oxidation and internal oxidation proceed excessively, the SOI layer disappears, and the BOX layer becomes too thick.
  • step S4 heat treatment is performed in a low oxygen atmosphere with an oxygen partial pressure ratio of less than 10%, an in-furnace temperature of 1100 to 1400 ° C., and a treatment time of 15 hours or less. Improve flatness.
  • the reason why the temperature in the furnace is limited to 1100 to 1400 ° C. in the heat treatment in the low oxygen atmosphere is that when the temperature is lower than 1100 ° C., since the temperature is low, the surface is less likely to be rearranged and the effect of improving the flatness is low. This is because if the temperature exceeds 1400 ° C., there is a high possibility that defects such as slips are generated due to high temperatures.
  • the reason why the oxygen partial pressure ratio is in the range of less than 10% is that when the oxygen partial pressure ratio is 10% or more, oxygen diffusion may occur inside and defects such as oxygen precipitates may be formed in the SOI layer.
  • the reason for limiting the treatment time to 15 hours or less is that slippage due to thermal stress may occur when the treatment time exceeds 15 hours.
  • step S5 after the ITOX treatment and the heat treatment in a low oxygen atmosphere, a chlorine-containing gas is introduced into the atmosphere to adjust to a chlorine-containing gas atmosphere and the heat treatment is performed.
  • a chlorine-containing gas is introduced into the atmosphere to adjust to a chlorine-containing gas atmosphere and the heat treatment is performed.
  • the BOX layer 4 is thinned. This is because chlorine promotes oxidation on the surface of the silicon wafer, and oxygen supplied from the surface is insufficient. As a result, oxygen is supplied from the BOX layer.
  • the silicon wafer is heat-treated in a chlorine-containing gas atmosphere without taking it out of the annealing furnace, and as described above, a high-quality SOI wafer having a thin BOX layer is manufactured. This is an important process.
  • This heat treatment is performed at a treatment temperature of 1100 to 1400 ° C. and a treatment time of 1 to 15 hours.
  • the reason why the processing temperature is limited to the range of 1100 to 1400 ° C. is that when the temperature is lower than 1100 ° C., the oxidation rate of the SOI layer is low and the processing time is long, and when it exceeds 1400 ° C., the oxidation rate is high. This is because it becomes too difficult to control the film thickness of the SOI layer and slip occurs due to thermal stress.
  • the temperature is preferably 1250 to 1380 ° C.
  • the reason for limiting the processing time to 1 to 15 hours is that, if it is less than 1 hour, considering the thinning rate of the BOX layer, it is substantially the same as the thinning by high-temperature heat treatment under low oxygen conditions. This is because the effect of thinning is low because of the short time. If the normal thinning rate is considered after 15 hours, the BOX layer may be completely lost and slip may occur due to thermal stress. It is.
  • the chlorine-containing gas used for the heat treatment can be selected from trans-1,2 dichloroethylene (DCE), trichlorethylene (TCE) and hydrogen chloride, but is DCE because it is stable and easy to use. It is preferable.
  • chlorine is introduced into the annealing furnace in the case of a chlorine-containing gas solution (hereinafter referred to as “chlorine-containing solution”), for example, in the case of a DCE solution, the argon gas is passed through the vessel containing the DCE solution.
  • the amount of chlorine to be introduced is controlled by the flow rate of argon gas which is a carrier gas.
  • argon gas which is a carrier gas.
  • it is controlled by the mixing ratio with the carrier gas.
  • the flow rate of argon gas passing through the chlorine-containing solution is 10 to 300 cc / min, preferably 30 to 150 cc / min, so that the partial pressure of argon gas is 0.1 to 3%.
  • the reason for limiting the flow rate of the argon gas is that the rate of heat treatment is long because the reduction rate of the BOX layer is low if it is less than 10 cc / min, and the oxidation rate of the SOI layer becomes too high if it exceeds 300 cc / min. This is because it becomes difficult to control the thickness.
  • the amount of oxygen contained in the chlorine-containing gas atmosphere is such that the partial pressure is 1 to 50%, preferably 5 to 20%. This is because if the oxygen concentration is less than 1%, the oxidation rate is low and the processing time is long, and if it exceeds 20%, the oxidation rate becomes too high and it becomes difficult to control the thickness of the SOI layer.
  • an SOI wafer having a BOX layer of 50 ⁇ m or less can be obtained by setting the argon gas flow rate for passing the chlorine-containing solution to 30 cc / min or more.
  • an SOI wafer is obtained by removing the surface oxide film 6 (and 7) of the silicon wafer subjected to the above-described series of processes by etching or the like.
  • a high-quality SOI wafer having a thin BOX layer of 50 ⁇ m or less can be manufactured with high productivity.
  • invention Examples 1 to 4 oxygen ions were implanted into a 300 mm diameter silicon wafer using an ion implanter.
  • the MLD method is adopted as an oxygen ion implantation method, the wafer is heated to about 350 ° C., the dose is set to about 2.5 ⁇ 10 17 ions / cm 2 , and the first oxygen ion implantation is performed. After cooling to room temperature, a second oxygen ion implantation was performed with a dose of about 3 ⁇ 10 15 ions / cm 2 .
  • the degree of vacuum in the chamber is about 1.5 ⁇ 10 ⁇ 4 Torr.
  • the ion-implanted silicon wafer was loaded into an annealing furnace at 600 ° C. in a nitrogen atmosphere, and the furnace temperature was raised to 1350 ° C. at a temperature increase rate of about 10 ° C./min.
  • ITOX treatment was performed at 1350 ° C. for about 7 hours in an argon atmosphere containing oxygen with a partial pressure ratio of 30%.
  • heat treatment was performed in a low oxygen atmosphere at 1350 ° C. for about 7 hours in an argon atmosphere containing oxygen having a partial pressure ratio of 4%.
  • an argon flow rate (hereinafter referred to as “DCE flow rate”) passing through the DCE solution at a treatment temperature of 1350 ° C., a treatment time of 10 hours, is 10 cc / min (Invention Example 1), 20 cc / Minutes (Invention Example 2), 30 cc / min (Invention Example 3) and 47 cc / min (Invention Example 4), the oxygen gas flow rate is 1.6 L / min, and the argon gas flow rate as the carrier gas is 12.2 L / min. Under the conditions, the silicon wafer was heat-treated in a DCE atmosphere. Thereafter, the silicon wafer was cooled to 600 ° C.
  • the thickness of the BOX layer in the “film thickness” item in Table 1 is the thickness of the BOX layer measured after manufacturing the SOI wafer, whereas the thickness of the BOX layer in the “BOX layer dielectric strength characteristics” item. This is the thickness after the SOI layer is removed by etching for the evaluation of the withstand voltage characteristics, and is slightly reduced by etching.
  • the thickness of the BOX layer in Invention Examples 1 to 4 is inversely proportional to the DCE flow rate, which indicates that the thickness of the BOX layer can be controlled with high controllability. It can also be seen that the thickness of the BOX layer is 50 ⁇ m or less when the DCE flow rate is 30 cc / min or more.
  • Invention Example 5 The manufacturing conditions of an SOI wafer having a very thin BOX layer of about 10 nm, which is thinner than Invention Examples 1 to 4, were examined. Oxygen ion implantation, ITOX treatment, and low oxygen annealing treatment were performed under the same conditions as in Examples 1 to 4. On the other hand, for heat treatment in a chlorine-containing gas atmosphere, the treatment temperature is 1350 ° C., the argon gas flow rate through the DCE solution is 30 cc / min, and the oxygen gas flow rate is 1.6 L / min. Although it was conditions, it heat-processed by processing time being 11 hours 30 minutes, and argon gas flow volume as carrier gas being 5.6 L / min.
  • the thickness of the BOX layer was about 10 nm.
  • the thickness of the BOX layer was greatly reduced compared to Invention Examples 1 to 4, because the flow rate of argon gas was reduced from 12.2 L / min to 5.6 L / min. This is considered to be because the partial pressure of DCE flowing through the annealing furnace was increased and the BOX layer was further thinned.
  • the obtained quality evaluation results are shown in Table 1.
  • An SOI wafer having a thin BOX layer was manufactured by the method described in Patent Document 2, that is, a method of introducing a chlorine-containing gas in the ITOX process.
  • oxygen ions were implanted into a 300 mm diameter silicon wafer using an ion implanter.
  • the MLD method is employed as an oxygen ion implantation method.
  • the first oxygen ion implantation is performed with a dose amount of about 2.5 ⁇ 10 17 ions / cm 2 , and then the wafer temperature.
  • a second oxygen ion implantation was performed with a dose of about 3 ⁇ 10 15 ions / cm 2 .
  • the degree of vacuum in the chamber is 1.5 ⁇ 10 ⁇ 4 Torr.
  • the heat treatment shown in FIG. That is, a silicon wafer into which oxygen ions are implanted is loaded at 600 ° C. in a nitrogen atmosphere, the furnace temperature is increased to 1350 ° C. at a rate of temperature increase of about 10 ° C./min, and then DCE together with oxygen with a partial pressure ratio of 30%.
  • the ITOX treatment was performed at a flow rate of 0 (Comparative Example 1) and 5 cc / min (Comparative Example 2), a treatment temperature of 1350 ° C., and a treatment time of about 5 hours, 1300 ° C. in an argon atmosphere containing 4% partial pressure oxygen. For about 5 hours in a low oxygen atmosphere.
  • the obtained quality evaluation results are shown in Table 1.
  • An SOI wafer having a thin BOX layer was manufactured by the method described in Patent Document 3, ie, a method in which an SOI wafer was manufactured once and then heat-treated in a chlorine-containing gas atmosphere.
  • oxygen ions were implanted into a 300 mm diameter silicon wafer using an ion implanter.
  • the MLD method is employed as an oxygen ion implantation method.
  • the first oxygen ion implantation is performed with a dose amount of about 2.5 ⁇ 10 17 ions / cm 2 , and then the wafer temperature.
  • a second oxygen ion implantation was performed with a dose of about 3 ⁇ 10 15 ions / cm 2 .
  • the degree of vacuum in the chamber is 1.5 ⁇ 10 ⁇ 4 Torr.
  • the heat treatment shown in FIG. That is, an ion-implanted silicon wafer is loaded at 600 ° C. in a nitrogen atmosphere, the furnace temperature is increased to 1350 ° C. at a temperature increase rate of about 10 ° C./min, and then an argon gas atmosphere containing oxygen with a partial pressure ratio of 30%
  • heat treatment was performed in an argon gas atmosphere containing oxygen with a partial pressure ratio of 4% at 1350 ° C. for about 5 hours in a low oxygen atmosphere, and then about ⁇ 10 ° C.
  • the silicon wafer was unloaded by cooling to 600 ° C.
  • the surface oxide film had a thickness of 590 nm, the SOI layer had a thickness of 210 nm, and the BOX layer had a thickness of 80 nm.
  • the surface oxide film was removed by etching with an HF solution to obtain an SOI wafer.
  • the BOX layer was thinned by the heat treatment shown in FIG. At this time, the load, unload, temperature rise, and temperature drop are the same as in the case of the heat treatment in FIG. 2 (c-1), and the heat treatment at 1350 ° C. carries a DCE flow rate of 150 cc / min and an oxygen flow rate of 2 L / min.
  • Argon gas flow rate as gas was set at 10 L / min for 4 hours.
  • the film thickness after the heat treatment was 276 nm for the surface oxide film, 53 nm for the SOI layer, and 12 nm for the BOX layer.
  • Table 1 shows the quality evaluation results of the obtained SOI wafer.
  • FIG. 3 shows the relationship between the thickness of the BOX layer and the breakdown voltage in Invention Examples 1 to 7 and Comparative Examples 1 and 2.
  • the breakdown voltage increases as the overall thickness of the BOX layer increases.
  • the inventive examples 1 to 7 obtained by the SOI wafer manufacturing method of the present invention are about 8.2 MV / cm or more.
  • DCE is introduced during the manufacturing method of Patent Document 2, that is, ITOX treatment, it is found to be about 5 MV / cm.
  • the breakdown electric field increases as the DCE flow rate increases, whereas in the comparative examples 1 and 2, the breakdown electric field is rather reduced.
  • the dielectric breakdown electric field is also about 2 MV / cm in Comparative Example 3 obtained by the method of Patent Document 3, that is, the method of thinning the BOX layer after manufacturing the SOI wafer. It is only about 1/4.
  • a BOX layer having a high withstand voltage characteristic can be formed by reducing the thickness of the BOX layer by heat treatment in a chlorine-containing gas atmosphere.
  • the quality of the SOI layer will be evaluated.
  • the surface micro-flatness of the SOI layer evaluated by AFM (Atomic Force Microscope) with respect to Invention Examples 1 to 7 and Comparative Example 3 is 10 ⁇ m ⁇ 10 ⁇ m for Invention Examples 1 to 7.
  • Rms was about 2.2 to 2.7 mm
  • Comparative Example 3 was about 10 times, about 21 mm.
  • a high-quality SOI wafer having a BOX layer of 50 ⁇ m or less can be obtained, which is useful for devices that require thinning.

Landscapes

  • Element Separation (AREA)

Abstract

　薄いＢＯＸ層を有する高品質なＳＯＩウェーハを高い生産性で製造する方法を提供する。シリコンウェーハに酸素イオンを注入し、シリコンウェーハに対して熱処理を施すことによりＳＯＩウェーハを製造する方法において、シリコンウェーハに対して、２×１０１７～３×０１７ｉｏｎｓ／ｃｍ２の高ドーズ量で１回目のイオン注入を行った後に、５×１０１４～１×１０１６ｉｏｎｓ／ｃｍ２の低ドーズ量で２回目のイオン注入を行い、続いて酸素分圧比を１０～８０％として高酸素濃度雰囲気中で熱処理した後に、酸素分圧比を１０％未満として低酸素雰囲気中で熱処理を施し、その後塩素含有溶液にアルゴン流量を通過させることにより含塩素ガス雰囲気に調整して熱処理を行う。

Description

ＳＯＩウェーハの製造方法
　本発明は、ＳＯＩウェーハの製造方法に関し、特にＳＩＭＯＸ法により薄いＢＯＸ層を有する高品質のＳＯＩウェーハを製造する方法に関するものである。
　近年、デバイス性能の更なる向上に向けて、ＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）構造を有するウェーハ（以下、「ＳＯＩウェーハ」と称する）が注目されている。ＳＯＩウェーハは、シリコン単結晶層（ＳＯＩ層）が埋め込み酸化膜（Ｂｕｒｉｅｄ　ＯＸｉｄｅ，ＢＯＸ層）上に形成された構造を有しており、バルク基板上に作製されるデバイスに比べて寄生容量が極めて小さく、また簡単な製造工程とデバイス微細化の容易さから、デバイスの高速動作、低消費電力、高絶縁耐圧特性、耐放射線性などに優れた次世代高性能ＶＬＳＩ用ウェーハとして期待されている。
　ＳＯＩウェーハを製造する方法としては、主に貼り合わせ法とＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ　ｂｙ　ＩＭｐｌａｎｔｅｄ　ＯＸｙｇｅｎ）法が存在する。
　貼り合わせ法は、表面酸化されたシリコン支持基板と、デバイスを製造する活性基板を貼り合わせて１２００℃程度の高温にて熱処理を施し、支持基板の酸化膜と活性基板のシリコンを結合させることによりＳＯＩウェーハを製造する方法である。
　一方、ＳＩＭＯＸ法は、イオン注入機により酸素イオンをシリコンウェーハの所定の深さに注入した後、高温熱処理によりＢＯＸ層を形成するとともにＢＯＸ層上に形成されたＳＯＩ層の結晶性を回復させることによりＳＯＩウェーハを製造する方法である。
　現在市販されているＳＩＭＯＸ法により製造されたＳＯＩウェーハ（以降、「ＳＩＭＯＸウェーハ」と称する）は、ＭＬＤ(Ｍｏｄｉｆｉｅｄ　ＬｏｗＤｏｓｅ）法と呼ばれる方法により製造されたものが主流であり、シリコンウェーハへの酸素イオン注入を２段階に分けて行う。即ち、１回目の酸素イオン注入はシリコンウェーハを２００℃以上まで加熱して行い、続く２回目の酸素イオン注入はシリコンウェーハの温度を室温程度まで冷却して行う（例えば、特許文献１参照）。
　その際、１回目の酸素イオン注入では、シリコンウェーハが加熱された状態で行われるため、シリコンウェーハ表面が単結晶に維持されたままシリコンウェーハ内部に高酸素濃度層が形成される。また、２回目の酸素イオン注入では、高酸素濃度層の上層にアモルファス層が形成され、アモルファス層とその上層に欠陥層が形成されるが、その後ＩＴＯＸ（ＩｎＴｅｒｎａｌ　ＯＸｉｄａｔｉｏｎ）処理と呼ばれる酸素とアルゴンの混合ガス雰囲気中で高温にて酸化処理を施すことにより、効率的にＢＯＸ層を厚膜化するとともにＢＯＸ層の品質を向上させてＳＯＩ構造を形成する。
　ところで最近、ＳＯＩウェーハを用いてデバイスを作製する際に、基板側からの電圧制御や基板側への放熱対策等のために、薄いＢＯＸ層、例えば５０μｍ以下の厚さを有するＢＯＸ層が要求されるようになっている。しかし、既存のＳＩＭＯＸ法においては、イオン注入時だけでも約２．０×１０１７～４．０×１０１７ｉｏｎｓ／ｃｍ２の酸素イオンをシリコンウェーハに導入（供給）するため、計算上約４５～９０ｎｍの酸化膜をシリコンウェーハ内部に形成することになる。続くＩＴＯＸ処理によってＢＯＸ層は更に厚くなるため、最終的には１００ｎｍ以上のＢＯＸ層が形成されることになる。従って、既存のＳＩＭＯＸ法により、例えば５０ｎｍ以下の薄いＢＯＸ層を有するＳＩＭＯＸウェーハを製造することは物理的に困難であり、ＢＯＸ層を薄膜化する技術の確立が望まれている。
　特許文献２は、ＩＴＯＸ処理の際に、塩素含有ガスを流すことによりＳＯＩウェーハ表面に発生するディボットを防止する技術を開示しており、塩素含有ガスの流量を増加させるとＢＯＸ層の厚さが低減されることが記載されている。
　また、特許文献３は、製造したＳＯＩウェーハにおけるＢＯＸ層の厚さが所望の値よりも大きい場合に、含塩素ガス雰囲気中で熱処理することによりＢＯＸ層を薄膜化して所望の厚さにする技術について記載している。
米国特許第５，９３０，６４３号明細書 米国特許第６，４９５，４２９号明細書 特開２００７－１８０４１６号公報
　しかし、特許文献２に記載の方法においては、ＳＯＩウェーハ表面のディボットは防止できるものの、絶縁耐圧特性が低下する等、ＢＯＸ層の品質の悪化は依然として問題である。
　一方、特許文献３に記載の方法においては、一度ＳＯＩウェーハを製造した後にＢＯＸ層を薄膜化するためにもう一度熱処理しなければならず、製造工程が複雑になり生産性が低下する。また、含塩素ガス雰囲気中で熱処理する際に、ＳＯＩウェーハの表面は、酸化膜等の保護膜がない状態、又は比較的薄い状態で含塩素ガスに接触することになるため、表面あれ等が生じ、ＳＯＩ層の品質が悪化してしまう。更に、含塩素ガス雰囲気中での熱処理の際にＳＯＩ層が酸化されて薄膜化されるため、ＢＯＸ層の薄膜化を想定して、ある程度厚い、例えば２００ｎｍ以上のＳＯＩ層を有するウェーハしか扱うことができない。このようなウェーハをＳＩＭＯＸ法により用意しようとすると、酸素濃度を低減させてＳＯＩ層を形成する必要があるが、今度はＢＯＸ層の品質が低下するため絶縁耐圧特性が悪化してしまう。従って、現時点での酸素注入機のエネルギーの制約（約２５０ｋｅＶが最大）も考慮すると、ＢＯＸ層の高い絶縁耐圧特性を維持しつつ、例えば２００μｍ以上の厚さを有する高品質のＳＯＩ層を形成することは困難である。
　そこで本発明の目的は、ＳＩＭＯＸ法により、５０μｍ以下の薄いＢＯＸ層を有する高品質なＳＯＩウェーハを高い生産性で製造する方法を提供することにある。
　発明者らは、特許文献２に記載の方法によるＢＯＸ層の絶縁耐圧性能について鋭意究明したところ、ＢＯＸ層の絶縁耐圧性能は、ＩＴＯＸ処理において導入する塩素含有ガスに影響されることを見出した。即ち、ＩＴＯＸ処理後の適切な段階において含塩素ガス雰囲気とすることが、ＢＯＸ層を薄膜化しつつ高品質のＳＯＩウェーハを製造する上で有効であり、更に高い生産性にも繋がることを見出し、本発明を完成するに至った。
　即ち、本発明のＳＯＩウェーハの製造方法は、シリコンウェーハに酸素イオンを注入した後に、熱処理を施すことによりＳＯＩウェーハを製造する方法において、前記シリコンウェーハを高酸素雰囲気中で熱処理を施し、その後塩素を含む含塩素ガス雰囲気に調整して熱処理を行うことを特徴とするものである。これにより、高品質のＳＯＩウェーハを高い生産性で製造することができる。
　ここで、前記含塩素ガス雰囲気への調整は、塩素含有ガスの溶液中にアルゴンガスを３０ｃｃ／分以上の流量にて通過させて行うことが好ましい。これにより、ＢＯＸ層の厚さが５０μｍ以下のＳＯＩウェーハを製造することができる。
　前記塩素含有ガスは、トランス－１，２ジクロロエチレン、トリクロロエチレン及び塩化水素のいずれかであることが好ましい。
　また、前記酸素イオンの注入を、加速エネルギー：１００～２３０ｋｅＶにてドーズ量：２×１０１７～３×１０１７ｉｏｎｓ／ｃｍ２で行う第１段階と、加速エネルギー：１００～２３０ｋｅＶにてドーズ量：５×１０１４～１×１０１６ｉｏｎｓ／ｃｍ２で行う第２段階に分けて行うことが好ましい。これにより、低ドーズ量で厚いＢＯＸ層を効率的に形成することができる。
　更に、前記含塩素ガス雰囲気中での熱処理の直前に、酸素分圧比１０％未満の低酸素雰囲気中で熱処理することが好ましい。これにより、結晶性が良く高い平坦性を有するＳＯＩウェーハを製造することができる。
　本発明によれば、ＳＩＭＯＸ法により、５０μｍ以下の薄いＢＯＸ層を有する高品質のＳＯＩウェーハを高い生産性で製造することができる。
（ａ）は本発明によるＳＯＩ製造方法のフローチャートを示す図であり、（ｂ）～（ｅ）は各ＳＯＩ製造過程におけるシリコンウェーハの構造を示す図である。 （ａ）本発明、（ｂ）特許文献２の発明、（ｃ－１）及び（ｃ－２）特許文献３の発明によるＳＯＩ製造方法における熱処理過程を示す図である。 ＢＯＸ層の厚さと絶縁破壊電圧との関係を示す図である。 ＤＣＥ流量と絶縁破壊電界との関係を示す図である。
　ここで、本発明のＳＯＩウェーハの製造方法を説明する。
　図１（ａ）は、本発明によるＳＯＩウェーハの製造方法のフローチャートを示している。また、図１（ｂ）～（ｅ）は、各製造過程におけるシリコンウェーハの構造を示している。まず、シリコンウェーハ１に酸素イオン注入を行うが、本発明ではイオン注入方法として上述のＭＬＤ法を採用し、酸素イオン注入を２回に分けて行う。即ち、ステップＳ１にて、加速エネルギーを１００ｋｅＶ～２３０ｋｅＶ、酸素イオンのドーズ量を２×１０１７～３×１０１７ｉｏｎｓ／ｃｍ２、基板温度を２００～５００℃として１回目のイオン注入を行う。その結果、図１（ｂ）に示すようにシリコンウェーハ１中に高酸素濃度層２が形成される。この１回目のイオン注入処理では、シリコンウェーハ１は２００℃以上まで加熱されているため、ウェーハ表面では単結晶が維持されている。
　１回目のイオン注入時に加速エネルギーを１００ｋｅＶ～２３０ｋｅＶに限定した理由は、１００ｋｅＶ未満の場合にはダメージのピークが浅い位置に形成され、表面領域のダメージが２回目の注入によりアモルファス化されて結晶性が回復されない虞があるためであり、一方で２３０ｋｅＶを越える場合には、極めて深い領域にＢＯＸ層が形成されてその上に厚いＳＯＩ層が残るため、ＢＯＸ層の薄膜化速度が低減されて薄膜化効率が悪化し、また厚いＳＯＩ層を薄膜化する追加の工程が必要になるためである。また、酸素イオンのドーズ量を２×１０１７～３×１０１７ｉｏｎｓ／ｃｍ２の範囲とする理由は、ドーズ量が２×１０１７ｉｏｎｓ／ｃｍ２未満の場合にはＢＯＸ層が不連続になるためであり、３×１０１７ｉｏｎｓ／ｃｍ２を超える場合には多くの欠陥が発生してＢＯＸ層の絶縁耐圧性能が悪化するためである。更に、基板温度を２００℃～５００℃の範囲とする理由は、２００℃未満の場合には注入ダメージが極めて大きいために結晶性が完全には回復せず、またＢＯＸ層が厚く形成されるためＢＯＸ層の薄膜化に不利なためであり、５００℃を超える場合には注入により温度が上昇するが、注入ホルダーなど部品の耐熱性に制約があるためである。
　続いて、ステップＳ２にて、加速エネルギーを１００ｋｅＶ～２３０ｋｅＶ、酸素イオンのドーズ量を５×１０１４～１×１０１６ｉｏｎｓ／ｃｍ２、基板温度を１０～１５０℃として２回目の酸素イオン注入を行う。この２回目の酸素イオン注入は比較的低温で行うため、図１（ｃ）に示すように、高酸素濃度層２の上にアモルファス層３が形成される。
　２回目のイオン注入において加速エネルギーを１００ｋｅＶ～２３０ｋｅＶと限定した理由は、１００ｋｅＶ未満の場合にはダメージのピークが浅い位置に形成され、表面領域のダメージが２回目の注入によりアモルファス化されて結晶性が回復されない虞があるためであり、２３０ｋｅＶを越える場合には極めて深い領域にＢＯＸ層が形成されてその上に厚いＳＯＩ層が残るため、ＢＯＸ層の薄膜化速度が低減されて薄膜化効率が悪化し、また厚いＳＯＩ層を薄膜化する追加の工程が必要になるためである。また、酸素イオンのドーズ量を５×１０１４～１×１０１６ｉｏｎｓ／ｃｍ２とした理由は、この範囲のドーズ量が一定の深さに適当な厚みを有するアモルファス層を形成するのに適しているためである。更に、基板温度を１０℃～１５０℃の範囲とする理由は、１０℃未満の場合にはアモルファス化が促進されて広がり、厚いＢＯＸ層が形成されるため、ＢＯＸ層の薄膜化に不利なためであり、１５０℃を超える場合にはアモルファス化が起きにくく、高品質のＢＯＸ層が形成されにくいためである。
　次に、イオン注入されたシリコンウェーハ１に対して熱処理を行う。この熱処理では、イオン注入されたシリコンウェーハ１をアニール炉に導入して炉の温度を上昇させ、高酸素雰囲気中で酸化を行うＩＴＯＸ処理を施して厚いＢＯＸ層とＳＯＩ層を形成し、続いて低酸素雰囲気中で熱処理を施してこれらの層の結晶性を向上させる。まず、ステップＳ３にて、イオン注入したシリコンウェーハをアニール炉にロードして昇温し、酸素分圧比を１０～８０％、炉内温度を１１００～１４００℃、処理時間５～１５時間としてＩＴＯＸ処理を施す。これにより、図１（ｃ）に示すように、高酸素濃度層２及びアモルファス層３からＢＯＸ層４が形成され、その上方にＳＯＩ層５と酸化膜６、更にシリコンウェーハ１の裏面に酸化膜７が形成される。
　このＩＴＯＸ処理において、炉内温度を１１００～１４００℃に限定した理由は、１１００℃未満の場合には酸素の内部拡散が起きにくくＩＴＯＸ処理の効果がほとんど無いためであり、１４００℃を越える場合には表面酸化が急速に進み、酸素が基板内部へ拡散しづらくなり、また高温のためスリップなどの欠陥が発生する可能性が高くなるためである。また、酸素分圧比を１０～８０％の範囲とする理由は、１０％未満の場合には酸素の量が少なく酸素の内部拡散が起きにくいためであり、８０％を超える場合には酸化速度が早くなるため平坦度が悪化し、また表面酸化が急速に進んでＳＯＩ層が消失するなど膜厚制御に不利なためである。更に、処理時間を５～１５時間と限定する理由は、ＢＯＸ層の品質、欠陥密度、耐圧には時間依存性があり、５時間未満の場合には欠陥密度が高くＢＯＸ層の絶縁耐圧性能が低く、一方、１５時間を超えると酸化時間が長すぎ、表面酸化および内部酸化の双方が過剰に進行してＳＯＩ層が消失し、またＢＯＸ層が厚くなりすぎるためである。
　続いて、ステップＳ４にて、酸素分圧比を１０％未満、炉内温度を１１００～１４００℃、処理時間を１５時間以下として低酸素雰囲気中での熱処理を施してＳＯＩ層の結晶性及び表面の平坦性を向上させる。
　この低酸素雰囲気中での熱処理において炉内温度を１１００～１４００℃に限定した理由は、１１００℃未満の場合には温度が低いため表面の原子再整列が起きにくくなり平坦度の向上効果が低いためであり、１４００℃を越える場合には高温によりスリップなど欠陥が発生する可能性が高いためである。また、酸素分圧比を１０％未満の範囲とする理由は、１０％以上の場合には内部へ酸素拡散が起こりＳＯＩ層中に酸素析出物など欠陥を形成する可能性があるためである。更に、処理時間を１５時間以下と限定する理由は、１５時間を超えると熱応力によるスリップが発生する可能性があるためである。
　その後、ステップＳ５にて、ＩＴＯＸ処理及び低酸素雰囲気中での熱処理の後に、雰囲気中に塩素含有ガスを導入して含塩素ガス雰囲気に調整して熱処理を行う。これにより、図１（ｅ）に示すように、ＢＯＸ層４が薄膜化される。これは、塩素によりシリコンウェーハ表面での酸化が促進され、表面から供給される酸素だけでは不足する結果、ＢＯＸ層から酸素が供給されるようになるためである。上記の処理において、低酸素雰囲気中での熱処理後にシリコンウェーハをアニール炉外に取り出すことなく含塩素ガス雰囲気中で熱処理され、上述のように、薄いＢＯＸ層を有する高品質のＳＯＩウェーハを製造する上で重要な処理である。この熱処理は、処理温度を１１００～１４００℃、処理時間１～１５時間として行う。
　ここで処理温度を１１００～１４００℃の範囲と限定する理由は、１１００℃未満の場合にはＳＯＩ層の酸化率が低く処理時間がかかるためであり、１４００℃を超える場合には酸化率が高くなりすぎてＳＯＩ層の膜厚の制御が困難になるとともに熱応力によってスリップが発生するためである。好適には１２５０～１３８０℃とする。また、処理時間を
１～１５時間と限定する理由は、１時間未満の場合にはＢＯＸ層の薄膜化速度を考慮すると、低酸素条件下で高温熱処理することによる薄膜化と実質的に変わらず、また短時間のため薄膜化の効果が低いためであり、１５時間を超えると通常の薄膜化速度を考慮するとＢＯＸ層が完全に消失し、また熱応力によりスリップが発生する可能性があるためである。
　上記の熱処理に使用する塩素含有ガスとしては、トランス－１，２ジクロロエチレン（ＤＣＥ）、トリクロロエチレン（ＴＣＥ）及び塩化水素のいずれかから選択することができるが、安定で利用しやすい点からＤＣＥであることが好ましい。また、アニール炉への塩素の導入は、塩素含有ガスの溶液（以下、「塩素含有溶液」と称する）の場合、例えばＤＣＥ溶液である場合は、ＤＣＥ溶液が入っている容器にアルゴンガスを通過させてバブリングすることにより行い、導入する塩素の量は、キャリアガスであるアルゴンガスの流量で制御する。塩化水素のようなガスの場合は前記キャリアガスとの混合比率で制御する。
　塩素含有溶液を通過させるアルゴンガスの流量は、１０～３００ｃｃ／分、好ましくは３０～１５０ｃｃ／分とし、アルゴンガスの分圧が０．１～３％となるようにする。このアルゴンガス流量の限定理由は、１０ｃｃ／分未満ではＢＯＸ層の減少率が低いために熱処理時間が長くなり、３００ｃｃ／分を超えるとＳＯＩ層の酸化率が高くなり過ぎるため、ＳＯＩ層の膜厚の制御が困難になるためである。
　また、含塩素ガス雰囲気中に含まれる酸素の量は、分圧が１～５０％、好ましくは５～２０％となるようにする。これは、酸素濃度が１％未満では酸化率が低くいために処理時間が長くなり、２０％を超えると酸化率が高くなり過ぎてＳＯＩ層の膜厚の制御が困難になるためである。
　本発明においては、塩素含有溶液を通過させるアルゴンガス流量を３０ｃｃ／分以上とすることにより、５０μｍ以下のＢＯＸ層を有するＳＯＩウェーハを得ることができる。
　低酸素雰囲気中での熱処理の後、炉内温度を降温してシリコン基板をアンロードする。この後、上述の一連の処理が施されたシリコンウェーハの表面酸化膜６（および７）をエッチング等により除去することによりＳＯＩウェーハが得られる。
　こうして、５０μｍ以下の薄いＢＯＸ層を有する高品質のＳＯＩウェーハを高い生産性で製造することができる。
　以下に、本発明の実施例について詳細に説明する。
（発明例１～４）
　まず、イオン注入機を用いて直径３００ｍｍシリコンウェーハに酸素イオンを注入した。酸素イオンの注入方法としてＭＬＤ法を採用し、ウェーハを約３５０℃に加熱してドーズ量を約２．５×１０１７ｉｏｎｓ／ｃｍ２として１回目の酸素イオン注入を行い、続いてウェーハ温度を室温まで冷却した後にドーズ量を約３×１０１５ｉｏｎｓ／ｃｍ２として２回目の酸素イオン注入を行った。尚、チャンバ内の真空度は約１．５×１０－４Ｔｏｒｒである。
　次に、イオン注入したシリコンウェーハを窒素雰囲気中で６００℃にてアニール炉にロードし、約１０℃／分の昇温速度で１３５０℃まで炉内温度を上昇させた。続いて分圧比３０％の酸素を含むアルゴン雰囲気中で１３５０℃にて約７時間ＩＴＯＸ処理を施した。その後、分圧比４％の酸素を含むアルゴン雰囲気中で１３５０℃にて約７時間、低酸素雰囲気中で熱処理を施した。
　上記低酸素雰囲気中での熱処理の後に、処理温度１３５０℃、処理時間１０時間、ＤＣＥ溶液を通過するアルゴン流量（以下、「ＤＣＥ流量」と称する）を１０ｃｃ／分（発明例１）、２０ｃｃ／分（発明例２）、３０ｃｃ／分（発明例３）及び４７ｃｃ／分（発明例４）、酸素ガス流量を１．６Ｌ／分、運搬ガスとしてのアルゴンガス流量を１２．２Ｌ／分とする条件下で、ＤＣＥ雰囲気中でシリコンウェーハに対して熱処理を施した。
　その後、約－１０℃/分の降温速度で６００℃まで冷却し、シリコンウェーハをアンロードした。最後に、表面酸化膜をフッ化水素（ＨＦ）溶液によるエッチングを施して除去し、ＳＯＩウェーハを得た。得られたＳＯＩウェーハの品質評価結果を表１に示す。尚、表１の「膜厚」項目のＢＯＸ層の厚さは、ＳＯＩウェーハ製造後に測定されたＢＯＸ層の厚さであるのに対して、「ＢＯＸ層絶縁耐圧特性」項目のＢＯＸ層の厚さは、絶縁耐圧特性の評価のためにＳＯＩ層をエッチングにより除去した後の厚さであり、エッチングにより僅かに薄くなる。
　発明例１～４におけるＢＯＸ層の厚さはＤＣＥ流量に反比例しており、これは高い制御性を以てＢＯＸ層の厚さを制御できることを示している。また、ＤＣＥ流量が３０ｃｃ／分以上の場合にはＢＯＸ層の厚さが５０μｍ以下となることが分かる。
（発明例５）
　発明例１～４よりも更に薄い、１０ｎｍ程度の極めて薄いＢＯＸ層を有するＳＯＩウェーハの製造条件について検討した。酸素イオン注入、ＩＴＯＸ処理及び低酸素アニール処理は、発明例１～４の場合と同一の条件で行った。一方、含塩素ガス雰囲気中での熱処理については、処理温度を１３５０℃及びＤＣＥ溶液を通過するアルゴンガス流量を３０ｃｃ／分、酸素ガス流量を１．６Ｌ／分とする点は発明例１と同一条件であるが、処理時間を１１時間３０分とし、また運搬ガスとしてのアルゴンガス流量を５．６Ｌ／分として熱処理した。その結果、ＢＯＸ層の厚さは、１０ｎｍ程度となった。このように発明例１～４に対してＢＯＸ層の厚さが大きく低減されたのは、アルゴンガスの流量が１２．２Ｌ／分から５．６Ｌ/分へと低減されたことにより全体のガス流量も低減され、アニール炉を流れるＤＣＥの分圧が上昇してＢＯＸ層の薄膜化が更に進んだためと考えられる。得られた品質評価結果を表１に示す。
（比較例１及び２）
　特許文献２に記載された方法、即ち、ＩＴＯＸ処理において塩素含有ガスを導入する方法により薄いＢＯＸ層を有するＳＯＩウェーハを製造した。まず、イオン注入機を用いて直径３００ｍｍシリコンウェーハに酸素イオンを注入した。酸素イオンの注入方法としてＭＬＤ法を採用し、ウェーハを約３５０℃に加熱してからドーズ量を約２．５×１０１７ｉｏｎｓ／ｃｍ２として１回目の酸素イオン注入を行い、続いてウェーハ温度を室温まで冷却した後にドーズ量を約３×１０１５ｉｏｎｓ／ｃｍ２として２回目の酸素イオン注入を行った。尚、チャンバ内の真空度は１．５×１０－４Ｔｏｒｒである。
　次に、図２（ｂ）に示す熱処理を施した。即ち、酸素イオンを注入したシリコンウェーハを窒素雰囲気で６００℃にてロードし、約１０℃／分の昇温速度で１３５０℃まで炉内温度を上昇させた後に、分圧比３０％の酸素とともにＤＣＥ流量を０（比較例１）及び５ｃｃ／分（比較例２）、処理温度１３５０℃、処理時間約５時間としてＩＴＯＸ処理を施した後、分圧比４％の酸素を含むアルゴン雰囲気中で１３００℃にて約５時間低酸素雰囲気中での熱処理を施した。得られた品質評価結果を表１に示す。
（比較例３）
　特許文献３に記載された方法、即ち一度ＳＯＩウェーハを製造した後に含塩素ガス雰囲気中で熱処理する方法により薄いＢＯＸ層を有するＳＯＩウェーハを製造した。まず、イオン注入機を用いて直径３００ｍｍシリコンウェーハに酸素イオンを注入した。酸素イオンの注入方法としてＭＬＤ法を採用し、ウェーハを約３５０℃に加熱してからドーズ量を約２．５×１０１７ｉｏｎｓ／ｃｍ２として１回目の酸素イオン注入を行い、続いてウェーハ温度を室温まで冷却した後にドーズ量を約３×１０１５ｉｏｎｓ／ｃｍ２として２回目の酸素イオン注入を行った。尚、チャンバ内の真空度は１．５×１０－４Ｔｏｒｒである。
　次に、図２（ｃ－１）に示す熱処理を施した。即ち、イオン注入したシリコンウェーハを窒素雰囲気で６００℃にてロードし、約１０℃／分の昇温速度で１３５０℃まで炉内温度を上げた後に、分圧比３０％の酸素を含むアルゴンガス雰囲気で１３５０℃にて約１０時間、ＩＴＯＸ処理を施した後、分圧比４％の酸素を含むアルゴンガス雰囲気で１３５０℃にて約５時間、低酸素雰囲気中で熱処理を施し、その後約－１０℃/分の降温速度で６００℃まで冷却し、シリコンウェーハをアンロードした。表面酸化膜は５９０ｎｍ、ＳＯＩ層は２１０ｎｍ、ＢＯＸ層は８０ｎｍの膜厚を有していた。次に、表面酸化膜をＨＦ溶液によるエッチングを施して除去し、ＳＯＩウェーハを得た。続いて、図２（ｃ－２）に示す熱処理により、ＢＯＸ層の薄膜化を行った。この時のロード、アンロード、昇温、降温は図２（ｃ－１）の熱処理の場合と同一とし、１３５０℃での熱処理は、ＤＣＥ流量を１５０ｃｃ／分、酸素流量を２Ｌ／分、運搬ガスとしてのアルゴンガス流量を１０Ｌ／分として４時間行った。熱処理後の膜厚は、表面酸化膜は２７６ｎｍ、ＳＯＩ層は５３ｎｍ、ＢＯＸ層は１２ｎｍであった。得られたＳＯＩウェーハの品質評価結果を表１に示す。
（品質評価結果）
　ここで、得られたＳＯＩウェーハの品質評価結果について検討する。
　まず、ＢＯＸ層の絶縁耐圧特性について検討する。図３は発明例１～７及び比較例１及び２のＢＯＸ層の厚さと絶縁破壊電圧との関係を示している。図から分かるように、絶縁破壊電圧は全体的にＢＯＸ層が厚い方が大きくなる。しかし、図４に示す、ＤＣＥ流量と絶縁破壊電界との関係を見ると、本発明のＳＯＩウェーハの製造方法により得られた発明例１～７については約８．２ＭＶ／ｃｍ以上であるのに対し、特許文献２の製造方法、即ちＩＴＯＸ処理の際にＤＣＥを導入すると、５ＭＶ／ｃｍ程度となることが分かる。更に、発明例１～５においてはＤＣＥ流量の増加とともに絶縁破壊電界も増加するのに対して、比較例１及び２では絶縁破壊電界はむしろ低減していることが分かる。尚、特許文献３の方法、即ち、ＳＯＩウェーハの製造後にＢＯＸ層を薄膜化する方法で得られた比較例３についても、絶縁破壊電界は約２ＭＶ／ｃｍであり、発明例１及び２に対して１／４程度にすぎない。このように、本発明のＳＯＩウェーハの製造方法においては、含塩素ガス雰囲気中での熱処理により、ＢＯＸ層の薄膜化とともに高い絶縁耐圧特性を有するＢＯＸ層を形成できることが分かる。
　続いて、ＳＯＩ層の品質について評価する。表１から、発明例１～７及び比較例３に対して、ＡＦＭ（Ａｔｏｍｉｃ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｅ）により評価したＳＯＩ層の表面マイクロ平坦度を見ると、発明例１～７については１０μｍ×１０μｍの面積に対してＲｍｓは約２．２～２．７Åであるのに対し、比較例３については約２１Åと約１０倍となった。このように、本発明のＳＯＩウェーハの製造方法により、ＳＯＩ層表面の平坦度が大きく改善されることが分かる。
産業上の利用の可能性
　本発明によれば、５０μｍ以下のＢＯＸ層を有する高品質のＳＯＩウェーハが得られるので、薄膜化が要求されるデバイスに有用である。
１　シリコンウェーハ
２　高酸素濃度層
３　アモルファス層
４　ＢＯＸ層
５　ＳＯＩ層
６，７　表面酸化膜

Claims (5)

  1. 　シリコンウェーハに酸素イオンを注入した後に、熱処理を施すことによりＳＯＩウェーハを製造する方法において、前記シリコンウェーハを高酸素雰囲気中で熱処理を施し、その後塩素を含む含塩素ガス雰囲気に調整して熱処理を行うことを特徴とする、ＳＯＩウェーハの製造方法。
  2. 　前記含塩素ガス雰囲気への調整は、塩素含有ガスの溶液中にアルゴンガスを３０ｃｃ／分以上の流量にて通過させて行うことを特徴とする、請求項１に記載のＳＯＩウェーハの製造方法。
  3. 　前記塩素含有ガスは、トランス－１，２ジクロロエチレン、トリクロロエチレン及び塩化水素のいずれかであることを特徴とする、請求項２に記載のＳＯＩウェーハの製造方法。
  4. 　前記酸素イオンの注入を、加速エネルギー：１００～２３０ｋｅＶにてドーズ量：２×１０１７～３×１０１７ｉｏｎｓ／ｃｍ２で行う第１段階と、加速エネルギー：１００～２３０ｋｅＶにてドーズ量：５×１０１４～１×１０１６ｉｏｎｓ／ｃｍ２で行う第２段階に分けて行うことを特徴とする、請求項１～３のいずれか一項に記載のＳＯＩウェーハの製造方法。
  5. 　前記含塩素ガス雰囲気中での熱処理の直前に、酸素分圧比１０％未満の低酸素雰囲気中で熱処理することを特徴とする、請求項１～４のいずれか一項に記載のＳＯＩウェーハの製造方法。
PCT/JP2011/001694 2010-03-26 2011-03-23 Ｓｏｉウェーハの製造方法 Ceased WO2011118205A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/637,166 US20130012008A1 (en) 2010-03-26 2011-03-23 Method of producing soi wafer
JP2012506847A JPWO2011118205A1 (ja) 2010-03-26 2011-03-23 Ｓｏｉウェーハの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-072161 2010-03-26
JP2010072161 2010-03-26

Publications (1)

Publication Number Publication Date
WO2011118205A1 true WO2011118205A1 (ja) 2011-09-29

Family

ID=44672783

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/001694 Ceased WO2011118205A1 (ja) 2010-03-26 2011-03-23 Ｓｏｉウェーハの製造方法

Country Status (3)

Country Link
US (1) US20130012008A1 (ja)
JP (1) JPWO2011118205A1 (ja)
WO (1) WO2011118205A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021121043A1 (de) * 2021-08-12 2023-02-16 Infineon Technologies Ag Leistungshalbleiterbauelement Verfahren zum Herstellen eines Leistungshalbleiterbauelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
US6495429B1 (en) * 2002-01-23 2002-12-17 International Business Machines Corporation Controlling internal thermal oxidation and eliminating deep divots in SIMOX by chlorine-based annealing
JP2004186618A (ja) * 2002-12-06 2004-07-02 Sumitomo Mitsubishi Silicon Corp Ｓｉｍｏｘウェーハの製造方法
JP2007180416A (ja) * 2005-12-28 2007-07-12 Siltronic Ag Ｓｏｉウェーハの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593173B1 (en) * 2000-11-28 2003-07-15 Ibis Technology Corporation Low defect density, thin-layer, SOI substrates
KR100366923B1 (ko) * 2001-02-19 2003-01-06 삼성전자 주식회사 에스오아이 기판 및 이의 제조방법
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
US6602757B2 (en) * 2001-05-21 2003-08-05 International Business Machines Corporation Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI
US7566482B2 (en) * 2003-09-30 2009-07-28 International Business Machines Corporation SOI by oxidation of porous silicon
US20060228492A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Method for manufacturing SIMOX wafer
JP4876442B2 (ja) * 2005-06-13 2012-02-15 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ
JP2007005563A (ja) * 2005-06-23 2007-01-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP2007208023A (ja) * 2006-02-02 2007-08-16 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP2007227424A (ja) * 2006-02-21 2007-09-06 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP5061489B2 (ja) * 2006-04-05 2012-10-31 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP5200412B2 (ja) * 2007-04-23 2013-06-05 信越半導体株式会社 Ｓｏｉ基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
US6495429B1 (en) * 2002-01-23 2002-12-17 International Business Machines Corporation Controlling internal thermal oxidation and eliminating deep divots in SIMOX by chlorine-based annealing
JP2004186618A (ja) * 2002-12-06 2004-07-02 Sumitomo Mitsubishi Silicon Corp Ｓｉｍｏｘウェーハの製造方法
JP2007180416A (ja) * 2005-12-28 2007-07-12 Siltronic Ag Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
US20130012008A1 (en) 2013-01-10
JPWO2011118205A1 (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
JP6228462B2 (ja) ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
TWI698907B (zh) 貼合式soi晶圓的製造方法
EP3104395B1 (en) Method for manufacturing laminated wafer
JP5927894B2 (ja) Ｓｏｉウェーハの製造方法
JP2014512091A5 (ja)
CN104115255B (zh) 贴合soi晶片的制造方法
JPWO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
US5989981A (en) Method of manufacturing SOI substrate
WO2007125771A1 (ja) Ｓｏｉウエーハの製造方法
WO2015136834A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
TWI549192B (zh) Method of manufacturing wafers
JP2010098167A (ja) 貼り合わせウェーハの製造方法
WO2011118205A1 (ja) Ｓｏｉウェーハの製造方法
EP1298731B1 (en) Simox substrate production process
JP2010062291A (ja) 半導体基板及びその製造方法
JP4609026B2 (ja) Ｓｏｉウェーハの製造方法
JP2006032752A (ja) Ｓｉｍｏｘ基板の製造方法
JP5585319B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2014505353A (ja) 平坦なドーパント深さプロファイルを有する半導体ウエハのアニール方法
JP6988737B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP4598241B2 (ja) Ｓｉｍｏｘ基板の製造方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
JP2011124280A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2008159868A (ja) Ｓｉｍｏｘ基板の製造方法
JP2011138957A (ja) シリコン半導体基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11759015

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012506847

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13637166

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11759015

Country of ref document: EP

Kind code of ref document: A1