DE102021121043A1 - Leistungshalbleiterbauelement Verfahren zum Herstellen eines Leistungshalbleiterbauelements - Google Patents

Leistungshalbleiterbauelement Verfahren zum Herstellen eines Leistungshalbleiterbauelements Download PDF

Info

Publication number
DE102021121043A1
DE102021121043A1 DE102021121043.7A DE102021121043A DE102021121043A1 DE 102021121043 A1 DE102021121043 A1 DE 102021121043A1 DE 102021121043 A DE102021121043 A DE 102021121043A DE 102021121043 A1 DE102021121043 A1 DE 102021121043A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor region
region
sub
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021121043.7A
Other languages
English (en)
Inventor
Damiano Cassese
Andreas Korzenietz
Holger Schulze
Frank Umbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102021121043.7A priority Critical patent/DE102021121043A1/de
Priority to US17/881,740 priority patent/US20230048908A1/en
Priority to JP2022127212A priority patent/JP2023026375A/ja
Priority to CN202210966800.3A priority patent/CN115706008A/zh
Publication of DE102021121043A1 publication Critical patent/DE102021121043A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

Ein Verfahren (200) zum Herstellen eines Leistungshalbleiterbauelements (1) umfasst: Bereitstellen (210) eines Halbleiterkörpers; Ausbilden (220), am Halbleiterkörper (10), eines polykristallinen Halbleitergebiets (141); Ausbilden (230), am polykristallinen Halbleitergebiet (141), einer amorphen Teilschicht; Unterziehen (240) der amorphen Teilschicht (142) einem Rekristallisationsverarbeitungsschritt, um eine rekristallisierte Teilschicht (143) auszubilden; und Ausbilden (250) einer Metallschicht (111) an der rekristallisierten Teilschicht (143).

Description

  • TECHNISCHES GEBIET
  • Diese Beschreibung betrifft Ausführungsformen eines Leistungshalbleiterbauelements und Ausführungsformen eines Verfahrens zum Herstellen eines Leistungshalbleiterbauelements. Aspekte der vorliegenden Offenbarung betreffen insbesondere einen Übergang zwischen einem Metallgebiet und einem polykristallinen Halbleitergebiet.
  • HINTERGRUND
  • Viele Funktionen von modernen Vorrichtungen in Automobil-, Verbraucher- und Industrieanwendungen, wie z.B. eine Umwandlung elektrischer Energie und ein Antrieb eines Elektromotors oder einer Elektromaschine, beruhen auf Leistungshalbleiterschaltern. Zum Beispiel werden Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs), Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um einige zu nennen, für verschiedene Anwendungen verwendet, die Schalter in Netzteilen und Stromrichtern umfassen, jedoch nicht darauf beschränkt sind.
  • Ein Leistungshalbleiterbauelement umfasst in der Regel einen Halbleiterkörper, der derart ausgelegt ist, dass er einen Vorwärtslaststrom entlang eines Laststrompfads zwischen zwei Lastanschlüssen des Bauelements leitet.
  • Außerdem kann im Fall eines steuerbaren Leistungshalbleiterbauelements, z. B. eines Transistors, der Laststrompfad mithilfe einer isolierten Elektrode, die üblicherweise als Gate oder Steuerelektrode bezeichnet wird, gesteuert werden. Zum Beispiel kann beim Empfang eines entsprechenden Steuersignals, z. B. von einer Treibereinheit, die Steuerelektrode das Leistungshalbleiterbauelement in einen von einem Vorwärtsleitungszustand und einem Sperrzustand versetzen. In manchen Fällen kann die Gateelektrode innerhalb eines Grabens des Leistungshalbleiterschalters aufgenommen sein, wobei der Graben z. B. eine Streifenausgestaltung, oder eine planare Ausgestaltung oder eine Nadelausgestaltung aufweisen kann.
  • Manche Leistungshalbleiterbauelemente stellen außerdem eine Rückwärtsleitfähigkeit bereit; während eines Rückwärtsleitungszustands leitet das Leistungshalbleiterbauelement einen Rückwärtslaststrom. Solche Bauelemente können derart ausgelegt sein, dass die Vorwärtslaststromfähigkeit (im Hinblick auf die Größe) im Wesentlichen der Rückwärtslaststromfähigkeit gleicht. Ein typisches Bauelement, das sowohl eine Vorwärts- als auch eine Rückwärtslaststromfähigkeit bereitstellt, ist der rückwärts leitende IGBT (RC-IGBT).
  • Die Leistungshalbleiterbauelemente werden häufig mit mehreren Elektroden ausgestattet, die auf einem polykristallinen Halbleitermaterial basieren, wie z. B. Grabenelektroden, Feldplattenelektroden, Kontaktelektroden, integrierte Widerstände, integrierte Dioden und dergleichen. Solche Elektroden können verschiedenen Zwecken dienen; manche Elektroden können elektrisch potentialfrei belassen sein, andere können mit einem definierten elektrischen Potential verbunden sein. Z. B. können die Feldplattenelektroden mit einem Lastanschluss des Leistungshalbleiterbauelements elektrisch verbunden sein, so dass die Feldplattenelektroden das gleiche elektrische Potential aufweisen wie der Lastanschluss, z. B. das Source- oder Emitterpotential.
  • Angesichts des vorstehend Gesagten können Situationen auftreten, in denen sich eine Elektrode, die auf einem polykristallinen Halbleitermaterial, wie z. B. polykristallinem Silizium, basiert, in elektrischer Verbindung, z. B. in Kontakt mit einem Metall, das z. B. Aluminium, Silizium und/oder Kupfer umfasst, befindet. Dies kann zu einer Auflösung des polykristallinen Halbleitermaterials (z. B. polykristallinen Siliziums) in das Metall führen.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Herstellen eines Leistungshalbleiterbauelements: Bereitstellen eines Halbleiterkörpers; Ausbilden, (direkt oder indirekt) am Halbleiterkörper, eines polykristallinen Halbleitergebiets; Ausbilden, am polykristallinen Halbleitergebiet, einer amorphen Teilschicht; Unterziehen der amorphen Teilschicht einem Rekristallisationsverarbeitungsschritt, um eine rekristallisierte Teilschicht auszubilden; und Ausbilden einer Metallschicht (direkt oder indirekt) an der rekristallisierten Teilschicht.
  • Gemäß einer anderen Ausführungsform umfasst ein Leistungshalbleiterbauelement einen Halbleiterkörper; einen ersten Anschluss; eine Metallschicht; ein polykristallines Halbleitergebiet; und eine Teilschicht zwischen der Metallschicht und dem polykristallinen Gebiet und mit beiden in Kontakt. Eine durchschnittliche Korngröße in der Teilschicht ist größer als 120 % einer durchschnittlichen Korngröße im polykristallinen Halbleitergebiet. Zusätzlich oder alternativ umfasst die Teilschicht z. B. nichtdotierende Implantationsverunreinigungen, die eine Masse aufweisen, die gleich oder größer ist als die Masse von Phosphorionen.
  • Ein Fachmann wird bei der Lektüre der nachstehenden ausführlichen Beschreibung und bei Ansicht der begleitenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • Figurenliste
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgetreu, wobei die Betonung stattdessen auf der Veranschaulichung von Prinzipien der Erfindung liegt. Des Weiteren verweisen gleiche Bezugszeichen in den Figuren auf entsprechende Teile. Es zeigen:
    • 1A bis 1C schematisch und als ein Beispiel ein Verfahren zum Herstellen eines Leistungshalbleiterbauelements gemäß mehreren Ausführungsformen;
    • 2 schematisch und als ein Beispiel einen Abschnitt eines vertikalen Querschnitts eines Leistungshalbleiterbauelements gemäß einer oder mehreren Ausführungsformen;
    • 3 schematisch und als ein Beispiel einen Abschnitt eines vertikalen Querschnitts eines Leistungshalbleiterbauelements gemäß einer oder mehreren Ausführungsformen; und
    • 4 schematisch und als ein Beispiel einen Abschnitt eines vertikalen Querschnitts eines Leistungshalbleiterbauelements gemäß einer oder mehreren Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der nachstehenden ausführlichen Beschreibung wird Bezug auf die begleitenden Zeichnungen genommen, die einen Teil der Beschreibung bilden und in denen konkrete Ausführungsformen, in denen die Erfindung genutzt werden kann, zur Veranschaulichung gezeigt sind.
  • In dieser Hinsicht kann Terminologie, die sich auf Richtungen bezieht, wie z. B. „oberer“, „unterer“, „unterhalb“, „vorderer“, „hinten“, „hinterer“, „führender“, „nachlaufender“, „oben“ usw., mit Bezug auf die Ausrichtung der gerade beschriebenen Figuren verwendet werden. Da Bestandteile von Ausführungsformen in einer Anzahl von verschiedenen Ausrichtungen angeordnet sein können, wird die Terminologie, die sich auf Richtungen bezieht, zu Zwecken der Veranschaulichung verwendet und ist keineswegs einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die nachstehende ausführliche Beschreibung soll daher nicht in einem einschränkenden Sinne verstanden werden und der Umfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Nun wird im Detail auf verschiedene Ausführungsformen Bezug genommen, wobei ein oder mehrere Beispiele davon in den Figuren dargestellt sind. Jedes Beispiel ist als Erläuterung vorgesehen und ist nicht als Einschränkung der Erfindung gedacht. Zum Beispiel können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale in anderen Ausführungsformen oder in Verbindung mit diesen verwendet werden, um eine noch weitere Ausführungsform zu ergeben. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Abwandlungen umfasst. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht derart ausgelegt werden soll, dass sie den Umfang der beigefügten Ansprüche beschränkt. Die Zeichnungen sind nicht skaliert und sind lediglich für veranschaulichende Zwecke gedacht. Zur Klarheit wurden die gleichen Elemente oder Herstellungsschritte durch dieselben Bezugszeichen in den verschiedenen Zeichnungen gekennzeichnet, wenn nicht anders angegeben.
  • Der Begriff „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Ausrichtung im Wesentlichen parallel zu einer horizontalen Fläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann zum Beispiel die Fläche eines Halbleiterwafers oder eines Dies oder eines Chips sein. Zum Beispiel können sowohl die erste seitliche Richtung X als auch die zweite seitliche Richtung Y, die hier erwähnt werden, horizontale Richtungen sein, wobei die erste seitliche Richtung X und die zweite seitliche Richtung Y zueinander senkrecht sein können.
  • Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zur horizontalen Fläche, d. h. parallel zur normalen Richtung der Fläche des Halbleiterwafers/-chips/-dies, angeordnet ist. Zum Beispiel kann die hier erwähnte vertikale Richtung Z eine Erstreckungsrichtung sein, die sowohl zur ersten seitlichen Richtung X als auch der zweiten seitlichen Richtung Y senkrecht ist.
  • In dieser Beschreibung wird n-dotiert als „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ können entgegengesetzte Dotierungsbeziehungen verwendet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Im Kontext der vorliegenden Beschreibung sollen die Begriffe „im ohmschen Kontakt“, „im elektrischen Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Teilen oder Bestandteilen eines Halbleiterbauelements oder zwischen verschiedenen Anschlüssen eines oder mehrerer Bauelemente oder zwischen einem Anschluss oder einem Metall oder einer Elektrode und einem Abschnitt oder Teil eines Halbleiterbauelements besteht. Außerdem soll im Kontext der vorliegenden Beschreibung der Begriff „in Kontakt“ beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen des entsprechenden Halbleiterbauelements besteht; z. B. umfasst ein Übergang zwischen zwei in Kontakt miteinander befindlichen Elementen keine weiteren Zwischenelemente oder dergleichen.
  • Außerdem wird im Kontext der vorliegenden Beschreibung der Begriff „elektrische Isolation“, wenn nicht anders angegeben, im Kontext seines allgemein gültigen Verständnisses verwendet und soll daher beschreiben, dass zwei oder mehrere Komponenten separat voneinander angeordnet sind und dass keine ohmsche Verbindung besteht, die jene Komponenten verbindet. Jedoch können elektrisch voneinander isolierte Komponenten nichtsdestotrotz miteinander gekoppelt, zum Beispiel mechanisch gekoppelt und/oder kapazitativ gekoppelt und/oder induktiv gekoppelt, sein. Um ein Beispiel zu geben, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert, und gleichzeitig mechanisch und kapazitiv, z. B. mithilfe einer Isolation, z. B. eines Dielektrikums, miteinander gekoppelt sein.
  • Konkrete Ausführungsformen, die in dieser Beschreibung beschrieben werden, betreffen ein Leistungshalbleiterbauelement, wie z.B. einen IGBT, einen RC-IGBT, einen MOSFET, eine Diode oder Ableitungen davon, z. B. ein Leistungshalbleiterbauelement, das innerhalb eines Leistungswandlers oder einer Stromversorgungsvorrichtung verwendet wird. Daher kann in einer Ausführungsform ein solches Leistungshalbleiterbauelement derart ausgelegt sein, dass es einen Laststrom führt, der einer Last zugeführt werden soll, und/oder der jeweils durch eine Leistungsquelle bereitgestellt wird. Zum Beispiel kann das Leistungshalbleiterbauelement eine Vielzahl von Leistungshalbleiterzellen umfassen, wie z. B. monolithisch integrierte Diodenzellen, Ableitungen einer monolithisch integrierten Diodenzelle, monolithisch integrierte MOSFET- oder IGBT-Zellen und/oder Ableitungen davon. Solche Dioden-/Transistorzellen können in ein Leistungshalbleitermodul integriert werden. Eine Vielzahl von solchen Zellen kann ein Zellenfeld bilden, das innerhalb eines aktiven Gebiets des Leistungshalbleiterbauelements angeordnet ist.
  • Der Begriff „Leistungshalbleiterbauelement“, wie in dieser Beschreibung verwendet, soll ein Leistungshalbleiterbauelement auf einem einzelnen Chip mit Möglichkeiten zum Sperren einer hohen Spannung und/oder Führen eines hohen Stroms beschreiben. Mit anderen Worten sind hier beschriebene Ausführungsformen des Leistungshalbleiterbauelements Einzelchip-Leistungshalbleiterbauelemente, die für einen hohen Strom, typischerweise im Ampere-Bereich, z. B. bis zu mehreren Ampere oder bis zu mehreren zehn oder hundert Ampere, und/oder hohe Spannungen von mindestens 20 V, typischerweise 200 V und mehr, z. B. bis mindestens 400 V oder sogar mehr, z. B. bis mindestens 3 kV, oder sogar bis zu 10 kV oder mehr, ausgestaltet sind.
  • Zum Beispiel kann das nachstehend beschriebene Leistungshalbleiterbauelement ein Einzelchip-Leistungshalbleiterbauelement sein, das derart ausgelegt ist, dass es als eine Leistungskomponente in einer Nieder-, Mittel- und/oder Hochvoltanwendung eingesetzt wird. Mehrere Einzelchip-Leistungshalbleiterbauelemente können zu einem Modul integriert werden, um ein Leistungshalbleiterbauelementmodul auszubilden, z. B. zur Installation und Verwendung in einer Nieder-, Mittel- und/oder Hochvoltanwendung, wie z. B. einem Haushaltsgroßgerät, einem Allzweckantrieb, einem elektrischen Antriebsstrang, einem Servoantrieb, einem Antrieb, einer Einrichtung zur Übertragung höherer Leistung usw.
  • Zum Beispiel richtet sich der Begriff „Leistungshalbleiterbauelement“, wie er in dieser Beschreibung verwendet wird, nicht auf ein logisches Halbleiterbauelement, das z. B. zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet wird.
  • Unter Bezugnahme auf 1A wird ein Verfahren 200 zum Herstellen eines Leistungshalbleiterbauelements gemäß einer Ausführungsform der vorliegenden Offenbarung beschrieben. Das Verfahren 200 umfasst die folgenden Schritte: Bereitstellen (vgl. Schritt 210) eines Halbleiterkörpers; Ausbilden (vgl. Schritt 220), am Halbleiterkörper, eines polykristallinen Halbleitergebiets; Ausbilden (vgl. Schritt 230), am polykristallinen Halbleitergebiet, einer amorphen Teilschicht; Unterziehen (vgl. Schritt 240) der amorphen Teilschicht einem Rekristallisationsverarbeitungsschritt, um eine rekristallisierte Teilschicht auszubilden; und Ausbilden (vgl. Schritt 250) einer Metallschicht a der rekristallisierten Teilschicht.
  • Der Begriff „Ausbilden an ...“, wie in dieser Beschreibung verwendet, soll „Ausbilden direkt an ...“ sowie „Ausbilden indirekt an ...“ beschreiben. Der Begriff „Ausbilden an ...“, wie in dieser Beschreibung verwendet, zielt auf eine resultierende mechanische Verbindung zwischen den beiden Abschnitten ab. Zum Beispiel umfasst „Ausbilden des polykristallinen Halbleitergebiets am Halbleiterkörper“ das Ausbilden des polykristallinen Halbleitergebiets in direktem Kontakt mit dem Halbleiterkörper sowie indirektem (ohne direkten) Kontakt mit dem Halbleiterkörper, z. B. mit einer oder mehreren Schichten oder Gebieten dazwischen. Daher soll „Ausbilden des polykristallinen Halbleitergebiets am Halbleiterkörper“ bedeuten: „das polykristalline Halbleitergebiet in direktem Kontakt mit dem Halbleiterkörper oder, z. B. mit der einen oder den mehreren Schichten oder Gebieten dazwischen, in indirektem Kontakt mit dem Halbleiterkörper. Dies gilt analog für die Metallschicht, die an der rekristallisierten Teilschicht ausgebildet wird.
  • Unter Bezugnahme auf 1B wird eine oder mehrere Ausführungsformen des Verfahrens 200 zum Herstellen eines Leistungshalbleiterbauelements ausführlicher beschrieben. Im ersten Schritt 210 wird der Halbleiterkörper 10 bereitgestellt.
  • In einem anschließenden Schritt 220 wird das polykristalline Halbleitergebiet 141 am Halbleiterkörper 10 ausgebildet. Zum Beispiel wird das polykristalline Halbleitergebiet 141 auf einer oberen Fläche des Halbleiterkörpers 10 abgeschieden. Die Fläche des Halbleiterkörpers 10 kann eine oder mehrere Schichten an ihrer oberen Fläche umfassen, zum Beispiel eine oder mehrere Isolationsschichten und/oder eine oder mehrere Passivierungsschichten. Zum Beispiel kann der Halbleiterkörper 10 eine Oxidschicht (in 1B nicht dargestellt) an seiner oberen Fläche umfassen. In diesem Beispiel kann das polykristalline Halbleitergebiet 141 abgeschieden werden.
  • In einem anschließenden Schritt 230 wird die amorphe Teilschicht 142 am polykristallinen Halbleitergebiet 141 ausgebildet. Zum Beispiel wird das polykristalline Halbleitergebiet 141 einem Schadensimplantationsverarbeitungsschritt unterzogen. Durch den Schadensimplantationsverarbeitungsschritt kann mindestens ein Teil des polykristallinen Halbleitergebiets 141 amorphisiert werden. Mit anderen Worten kann die amorphe Teilschicht 142 durch Amorphisieren mindestens eines Teils des polykristallinen Halbleitergebiets 141 ausgebildet werden.
  • Anschließend wird in Schritt 240 die amorphe Teilschicht 142 einem Rekristallisationsverarbeitungsschritt unterzogen, um eine rekristallisierte Teilschicht 143 auszubilden. Die rekristallisierte Teilschicht 143 kann durch Rekristallisieren der amorphen Teilschicht 142 oder mindestens eines Teils der amorphen Teilschicht 142 ausgebildet werden. Der Rekristallisationsverarbeitungsschritt muss nicht direkt nach Schritt 230 ausgeführt werden. Andere Verarbeitungsschritte, die mit dem polykristallinen Halbleitergebiet 141 im Zusammenhang stehen oder nicht, können dazwischen ausgeführt werden. Zum Beispiel kann eine Implantation in anderen Bereichen des Halbleiterkörpers 10 ausgeführt und das Ausheilen für ein gleichzeitiges Aktivieren des Dotierstoffs in den anderen Bereichen und Durchführen der Rekristallisation verwendet werden.
  • Anschließend wird in einem Schritt 250 eine Metallschicht 111 an der rekristallisierten Teilschicht 143 ausgebildet. Zum Beispiel wird die Metallschicht 111 in direktem Kontakt mit der rekristallisierten Teilschicht 143, z. B. auf einer Fläche der rekristallisierten Teilschicht 143, abgeschieden. In einer anderen Ausführungsform kann die Metallschicht 111 in indirektem Kontakt mit der rekristallisierten Teilschicht 143, z. B. über eine oder mehrere Schichten dazwischen, abgeschieden werden. Die eine oder die mehreren Schichten zwischen der Metallschicht 111 und der rekristallisierten Teilschicht 143 können elektrisch leitfähig sein, um die Metallschicht 111 und die rekristallisierte Teilschicht 143 elektrisch zu verbinden.
  • Unter Bezugnahme auf 1C wird eine weitere Ausführungsform des Verfahrens zum Herstellen eines Leistungshalbleiterbauelements beschrieben. In einem Schritt 310 wird der Halbleiterkörper 10 bereitgestellt.
  • In einem Schritt 320 wird eine erste Isolationsschicht 192, die z. B. eine erste Oxidschicht und/oder eine erste Nitridschicht umfasst, am Halbleiterkörper 10 ausgebildet. Die erste Isolationsschicht 192 kann mindestens auf einem Teil der Fläche des Halbleiterkörpers 10 ausgebildet werden.
  • In einem Schritt 330 wird das polykristalline Halbleitergebiet 141 am Halbleiterkörper 10 ausgebildet. Zum Beispiel wird das polykristalline Halbleitergebiet 141 direkt am Halbleiterkörper 10 (direkt auf der oberen Fläche des Halbleiterkörpers 10) und/oder indirekt am Halbleiterkörper 10 (auf der Fläche der ersten Isolationsschicht 192 und in mechanischer Verbindung mit dem Halbleiterkörper 10) ausgebildet. Zum Beispiel wird das polykristalline Halbleitergebiet 141 unstrukturiert ausgebildet, indem es sich z. B. über der ersten Isolationsschicht 192 sowie der oberen Fläche des Halbleiterkörpers 10 erstreckt.
  • In einem Schritt 340 wird die amorphe Teilschicht 142 am polykristallinen Halbleitergebiet 141 ausgebildet. Zum Beispiel wird das polykristalline Halbleitergebiet 141 einem Schadensimplantationsverarbeitungsschritt unterzogen. Durch den Schadensimplantationsverarbeitungsschritt kann mindestens ein Teil des polykristallinen Halbleitergebiets 141 amorphisiert werden.
  • In einem Schritt 350 wird die amorphe Teilschicht 142 einem Rekristallisationsverarbeitungsschritt unterzogen, um die rekristallisierte Teilschicht 143 auszubilden. Die rekristallisierte Teilschicht 143 kann durch Rekristallisieren der amorphen Teilschicht 142 oder mindestens eines Teils der amorphen Teilschicht 142 ausgebildet werden.
  • In einem fakultativen Schritt 360 werden das polykristalline Halbleitergebiet 141 und die rekristallisierte Teilschicht 143 einem Strukturierungsschritt unterzogen. Während des Strukturierungsschritts können das polykristalline Halbleitergebiet 141 und die rekristallisierte Teilschicht 143 in einer seitlichen Richtung strukturiert werden. Zum Beispiel können Teile des polykristallinen Halbleitergebiets 141 und der rekristallisierten Teilschicht 143 weggeätzt werden. Jedoch sind verschiedene Techniken zum Strukturieren eines polykristallinen Halbleitermaterials an sich bekannt, die der Kürze halber hier nicht ausführlich beschrieben werden.
  • In einem fakultativen Schritt 370 wird eine zweite Isolationsschicht 193, die z. B. eine zweite Oxidschicht und/oder eine zweite Nitridschicht umfasst, über dem polykristallinen Halbleitergebiet 141 und/oder der rekristallisierten Teilschicht 143 ausgebildet. Die zweite Isolationsschicht 193 kann mindestens über einem Teil der Fläche der rekristallisierten Teilschicht 143 ausgebildet werden. Innerhalb der zweiten Isolationsschicht 193 kann mindestens eine erste Öffnung 112 für die rekristallisierte Teilschicht 143 ausgebildet werden. Innerhalb der zweiten Isolationsschicht 192 mindestens eine zweite Öffnung 113 zum Kontaktieren eines Teils des Halbleiterkörpers 10.
  • In einem Schritt 380 wird die Metallschicht 111 an der rekristallisierten Teilschicht 143 angeordnet. Zum Beispiel wird die Metallschicht 111 in direktem Kontakt mit der rekristallisierten Teilschicht 143 angeordnet. Die Metallschicht 111 kann die rekristallisierte Teilschicht 143 durch die mindestens eine erste Öffnung 112 der zweiten Isolationsschicht 192 kontaktieren.
  • Daher kann gemäß einer Ausführungsform ein Leistungshalbleiterbauelement bereitgestellt werden, wobei ein polykristallines Halbleitergebiet mit einer Metallschicht über eine rekristallisierte Teilschicht gekoppelt ist. Die rekristallisierte Teilschicht wurde hergestellt, indem zuerst die amorphe Teilschicht ausgebildet wurde und diese zumindest teilweise durch den Rekristallisationsverarbeitungsschritt umgewandelt wurde, um eine rekristallisierte Teilschicht auszubilden.
  • Beispiele eines solchen Leistungshalbleiterbauelements werden unter Bezugnahme auf 2 und 3 erläutert. Zuerst werden jedoch fakultative Aspekte des vorstehend beschriebenen Verfahrens beschrieben:
  • Nun wird Bezug auf 1A bis 1C genommen. In einer Ausführungsform umfasst der Schritt 230 des Ausbildens der amorphen Teilschicht den Schadensimplantationsverarbeitungsschritt. Zum Beispiel können während des Schadensimplantationsverarbeitungsschritts Schwerionen implantiert werden. Die Schwerionen können eine Masse, die gleich oder größer als die Masse von Phosphorionen ist (z. B. eine Atommasse größer oder gleich 30,973762 u), aufweisen. Die Schwerionen, die zum Ausbilden der amorphen Teilschicht implantiert werden können, können eines oder mehrere von Argon Ar, Bor B, Neon Ne, Arsen As, Bordifluorid BF2, Trihydridobor BH3 umfassen.
  • In einer anderen Ausführungsform können Ionen, die eines oder mehrere von Silizium Si, Phosphor P, Germanium Ge, Arsen As, Schwefel S und Krypton Kr umfassen, zum Ausbilden der amorphen Teilschicht implantiert werden.
  • Zum Beispiel ist die während der Schadensimplantation angewendete Dosis größer als 1*1013cm-2, oder größer als 5*1013cm-2, oder größer als 1*1014cm-2, oder größer als 5*1014cm-2. Zum Beispiel ist die während der Schadensimplantation angewendete Energie größer als 15 keV, oder größer als 30 keV, oder größer als 50 keV, oder größer als 80 keV.
  • In einer noch anderen Ausführungsform umfasst der Schritt 230 des Ausbildens der amorphen Teilschicht einen Abscheidungsverarbeitungsschritt. Zum Beispiel wird während des Abscheidungsverarbeitungsschritts die amorphe Schicht z. B. auf einer Fläche des polykristallinen Halbleitergebiets abgeschieden.
  • In Schritt 220 kann das polykristalline Halbleitergebiet 141 zum Beispiel seitlich strukturiert oder unstrukturiert ausgebildet werden. In einer Ausführungsform kann die Abscheidung auf eine seitlich strukturierte Weise durchgeführt werden, was dazu führt, dass das polykristalline Halbleitergebiet 141 seitlich strukturiert wird. In einer anderen Ausführungsform kann die Abscheidung auf eine seitlich unstrukturierte Weise durchgeführt werden, was dazu führt, dass das polykristalline Halbleitergebiet 141 seitlich nicht strukturiert wird. In einigen Ausführungsformen kann Schritt 220 einen Strukturierungsschritt umfassen, während dessen eine seitliche Strukturierung des polykristallinen Halbleitergebiets 141 durchgeführt wird. Zum Beispiel werden während des Strukturierungsschritts Teile des vormals unstrukturierten polykristallinen Halbleitergebiets 1441 entfernt, was dazu führt, dass das polykristalline Halbleitergebiet 141 seitlich strukturiert wird. Der Schritt 230, insbesondere der Schadenimplantationsschritt, kann in Abhängigkeit von der jeweiligen Ausführungsform derart durchgeführt werden, dass das polykristalline Halbleitergebiet 141 entweder seitlich strukturiert oder unstrukturiert wird.
  • In einer Ausführungsform wird die Schadensimplantation als eine unmaskierte oder flächendeckende Implantation in ein unstrukturiertes polykristallines Halbleitergebiet 141 durchgeführt. In diesem Fall ändert oder beeinflusst die Implantation keine Schicht unter dem polykristallinen Halbleitergebiet 141, wie den Halbleiterkörper 10, die erste Isolationsschicht 192 oder andere Schichten oder Halbleitergebiete. Nach der Implantation kann das polykristalline Halbleitergebiet 141 zusammen mit der amorphen Teilschicht 142 seitlich strukturiert werden. Durch Durchführen dieses Strukturierens nach der Implantation können die später entfernten Teile des polykristallinen Halbleitergebiets 141 als eine Maske wirken.
  • In einer anderen Ausführungsform wird die Schadensimplantation als eine unmaskierte oder flächendeckende Implantation in ein strukturiertes polykristallines Halbleitergebiet 141 durchgeführt. Zum Beispiel werden auf der Grundlage der unmaskierten Implantation die implantierten Ionen nicht nur zum polykristallinen Halbleitergebiet, sondern auch zu anderen Gebieten des Halbleiterkörpers gelenkt. Dementsprechend wird in einem Beispiel die Schadensimplantation nicht nur zum Ausbilden der amorphen Teilschicht, sondern auch zum Ausbilden eines dotierten Halbleitergebiets 101 im Halbleiterkörper ausgeführt.
  • Die amorphe Teilschicht kann auf der Grundlage eines Amorphisierungsverarbeitungsschritts oder entsprechend auf der Grundlage eines Abscheidungsverarbeitungsschritts ausgebildet werden. Im letzteren Fall wird das polykristalline Halbleitergebiet durch die (zusätzliche) amorphe Teilschicht abgedeckt, und im ersten Fall wird ein oberer Abschnitt des polykristallinen Halbleitergebiets in die amorphe Teilschicht „umgewandelt“.
  • Die amorphe Teilschicht 142 wird zumindest teilweise oder jeweils vollständig rekristallisiert, um die rekristallisierte Teilschicht 143 auszubilden. Zum Beispiel basiert eine solche Rekristallisation auf einem Temperatur-Ausheil-Verarbeitungsschritt.
  • Das polykristalline Halbleitergebiet 141 kann auf Silizium basieren, In anderen Ausführungsformen basiert das polykristalline Halbleitergebiet 141 auf einem Halbleitermaterial, das von Silizium verschieden ist.
  • Die Metallschicht kann auf mindestens einem von Aluminium (Al), Silizium (Si) und Kupfer (Cu) basieren. Zum Beispiel kann die Metallschicht Al, AlSi, AlSiCu oder AlCu umfassen. Zum Beispiel kann auf der Grundlage der amorphen Teilschicht 142, die rekristallisiert wurde, eine Auflösung von Silizium in AlSiCu verhindert werden.
  • 2, 3 und 4 zeigen Ausführungsformen eines Leistungshalbleiterbauelements 1. Unter Bezugnahme auf 2, 3 und 4 weist das Leistungshalbleiterbauelement 1 einen Halbleiterkörper 10 und z. B. einen ersten Anschluss 11 und einen zweiten Anschluss 12, die damit gekoppelt sind. Weder der erste Anschluss 11 noch der zweite Anschluss 12 sind in 4 dargestellt.
  • Der erste Anschluss 11 kann ein Lastanschluss sein, und der zweite Anschluss 12 kann ebenfalls ein Lastanschluss sein. In einigen Ausführungsformen kann das Halbleiterbauelement 1 ferner einen Steueranschluss umfassen.
  • Wenn beide Anschlüsse 11 und 12 als Lastanschlüsse implementiert sind, kann das Leistungshalbleiterbauelement 1 zum Leiten eines Laststroms zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 ausgelegt sein. Der erste Lastanschluss 11 kann auf einer ersten Seite 110 des Halbleiterkörpers 10 angeordnet sein, wobei die erste Seite 110 eine Vorderseite sein kann. Der zweite Lastanschluss 12 kann auch auf einer ersten Seite 110 des Halbleiterkörpers 10 oder alternativ, wie dargestellt, auf einer zweiten Seite 120 des Halbleiterkörpers 10 angeordnet sein, wobei die zweite Seite 120 eine Rückseite sein kann.
  • In einer Ausführungsform kann eine Metallschicht 111 Teil des ersten Anschlusses 11 sein oder mit dem ersten Anschluss 11 verbunden sein. In anderen Ausführungsformen sind die Metallschicht 111 oder Teile der Metallschicht 111 möglicherweise nicht mit dem ersten Anschluss 11 elektrisch verbunden oder sogar vom ersten Anschluss 11 elektrisch isoliert. Die Metallschicht 111 kann auf mindestens einem von Aluminium (Al), Silizium (Si) und Kupfer (Cu) basieren. Zum Beispiel kann die Metallschicht 111 Al, AlSi, AlSiCu oder AlCu umfassen. Der erste Anschluss 11 kann auf mindestens einem von Aluminium (Al), Silizium (Si) und Kupfer (Cu) basieren. Zum Beispiel kann der erste Anschluss 11 Al, AlSi, AlSiCu oder AlCu umfassen.
  • Der Halbleiterkörper 10 kann eine beliebige Ausgestaltung aufweisen, wie z. B. eine Diodenausgestaltung, eine MOSFET-Ausgestaltung, eine IGBT-Ausgestaltung oder eine Ableitung davon. Gemäß der Ausgestaltung kann der Halbleiterkörper 10 mehrere dotierte Gebiete umfassen. Diese Ausgestaltungen sind dem Fachmann grundsätzlich bekannt und werden daher hier nicht ausführlicher beschrieben. Allgemein kann der Halbleiterkörper 10 ein erstes dotiertes Gebiet 101 auf der ersten Seite 110 und ein zweites Gebiet 102 auf der ersten Seite 110 umfassen. Typischerweise wird der Hauptabschnitt des Halbleiterkörpers 10 durch ein Driftgebiet 100 ausgebildet. Zum Beispiel kann die Metallschicht 111 auf der ersten Seite 110 angeordnet werden.
  • In einer Ausführungsform umfasst das Leistungshalbleiterbauelement 1 das polykristalline Halbleitergebiet 141. Z. B. bildet das polykristalline Halbleitergebiet 141, zum Beispiel zusammen mit der Teilschicht 143, eine von einer Source-Grabenelektrode (vgl. 2), einer Feldplattenelektrode (vgl. 3), einer planen Feldplattenelektrode (vgl. 4) oder einer Steuer-Grabenelektrode (vgl. 2). Das polykristalline Halbleitergebiet 141 kann in einem aktiven Gebiet des Leistungshalbleiterbauelements 1, in einem Randabschlussgebiet des Leistungshalbleiterbauelements 1 (das das aktive Gebiet umgeben kann) und/oder in einem Übergangsgebiet zwischen dem aktiven Gebiet und dem Randabschlussgebiet angeordnet werden.
  • Zum Beispiel kann, im Fall einer Diode, das erste dotierte Gebiet 101 ein Anodengebiet des zweiten Leitfähigkeitstyps sein (und das zweite dotierte Gebiet 102 kann weggelassen sein), das Driftgebiet 100 weist den ersten Leitfähigkeitstyp auf, und ein drittes dotiertes Gebiet 108 auf der zweite Seite ist ein Feldstoppgebiet, das auch den ersten Leitfähigkeitstyp aufweist, aber im Vergleich mit dem Driftgebiet 100 eine größere Dotierstoffkonzentration aufweist.
  • Im Fall eines IGBT oder eines MOSFET kann das erste dotierte Gebiet 101 ein Sourcegebiet des ersten Leitfähigkeitstyps sein, das zweite dotierte Gebiet 102 kann ein Körpergebiet des zweiten Leitfähigkeitstyps sein. Der erste Anschluss 11 kann auf der Grundlage einer Isolationsschicht 191 vom Halbleiterkörper getrennt sein. Z. B. kann ein polykristallines Halbleitergebiet 141, zum Beispiel zusammen mit einer Teilschicht 143, eine Sourceelektrode oder eine Steuerelektrode in einem Graben 14 bilden und kann basierend auf einem Grabenisolator 144 (vgl. 2) vom Halbleiterkörper 10 isoliert sein. Die Elektrode, z. B. die Sourceelektrode oder die Steuerelektrode, innerhalb des Grabens 14 wird über die Metallschicht 111 kontaktiert. Im Fall einer Steuerelektrode kann die Metallschicht 111 den ersten Lastanschluss 11 kontaktieren, und im Fall einer Steuerelektrode kann die Metallschicht 11 den Steueranschluss kontaktieren.
  • Oder auch im Fall eines IGBT oder MOSFET kann das polykristalline Halbleitergebiet 141, zum Beispiel zusammen mit einer Teilschicht 143, eine Feldplattenelektrode bilden, die basierend auf der Isolationsschicht 191 (vgl. 3) oder der ersten Isolationsschicht 192 (vgl. 4) vom Halbleiterkörper 10 getrennt ist. Alternativ kann das polykristalline Halbleitergebiet 141 einen Gaterunner, einen Sourcerunner, eine Diode, einen Widerstand, ein Interconnect, eine Gatestruktur oder einen Transistor (TFT) bilden.
  • Abschnitte des in 2, 3 und 4 dargestellten Leistungshalbleiterbauelements 1 sind möglicherweise gemäß einer Ausführungsform des vorstehend beschriebenen Verfahrens ausgebildet worden.
  • Im Fall, in dem das polykristalline Halbleitergebiet 141 eine Feldplattenelektrode bildet und der erste Anschluss 11 als ein Lastanschluss ausgelegt ist, kann das polykristalline Halbleitergebiet 141 mit dem ersten Anschluss 11 z. B. mit einer niederohmigen Verbindung (zum Beispiel weniger als 60 Ohm) oder mit einer hochohmigen Verbindung (zum Beispiel 60 bis 500 Ohm) elektrisch verbunden sein, oder das polykristalline Halbleitergebiet 141 kann vom ersten Anschluss 11 elektrisch isoliert sein.
  • Im Fall, in dem das polykristalline Halbleitergebiet 141 eine Steuerelektrode bildet, kann das polykristalline Halbleitergebiet 141 mit dem Steueranschluss elektrisch verbunden sein.
  • Unter weiterer Bezugnahme auf 2, 3 und 4 umfasst in einer Ausführungsform das Leistungshalbleiterbauelement 1 außerdem eine Teilschicht 143 zwischen der Metallschicht 11 und dem polykristallinen Gebiet 141 und in Kontakt mit beiden. In einer Ausführungsform ist die Teilschicht 143 die rekristallisierte Teilschicht, die gemäß einer Ausführungsform des vorstehend beschriebenen Verfahrens ausgebildet wird. Das heißt, die Teilschicht 143 kann hergestellten worden sein, indem ein Abschnitt des polykristallinen Halbleitergebiets 141 einem Amorphisierungsverarbeitungsschritt und einem anschließenden Rekristallisationsverarbeitungsschritt unterzogen wird. Die Teilschicht 143 kann das Halbleitergebiet 141 von der Metallschicht 111 trennen. Als Folge der Modifizierung von Materialeigenschaften während des Rekristallisationsverarbeitungsschritts kann die Teilschicht 143 eine Auflösungsbarriere gegen die Metallschicht 111 bilden.
  • In einer Ausführungsform ist eine durchschnittliche Korngröße in der Teilschicht 143 größer als 120 % einer durchschnittlichen Korngröße im polykristallinen Halbleitergebiet 141. Die durchschnittliche Korngröße in der Teilschicht 143 kann größer als 140 %, oder sogar größer als 160 % der durchschnittlichen Korngröße im polykristallinen Halbleitergebiet 141 sein. Die Teilschicht 143 kann das Halbleitergebiet 141 von der Metallschicht 111 trennen. Als Folge der unterschiedlichen Korngröße kann die Teilschicht 143 eine Auflösungsbarriere gegen die Metallschicht 111 bilden.
  • Zum Beispiel kann die Metallschicht 111 von der Teilschicht 143 durch die zweite Isolationsschicht 193 teilweise getrennt sein, wobei sie die Teilschicht 143 lediglich durch mindestens eine erste Öffnung 112 der zweiten Isolationsschicht 193 kontaktiert. Zum Beispiel kann die Metallschicht 111 vom Halbleiterkörper 10 durch eine zweite Isolationsschicht 193 getrennt sein, wobei sie fakultativ einen Teil des Halbleiterkörpers 10 lediglich durch mindestens eine zweite Öffnung 113 der zweiten Isolationsschicht 193 kontaktiert.
  • Zusätzlich zu der bestimmungsbedingten Korngröße oder alternativ dazu kann die Teilschicht 143 gemäß einer Ausführungsform Implantationsverunreinigungen umfassen, die eine Masse aufweisen, welche gleich oder größer als die Masse von Phosphorionen ist. Die Implantationsverunreinigungen können eines oder mehrere von Argon Ar, Bor B, Neon Ne, Arsen As, Bordifluorid BF2, Trihydridobor BH3 umfassen. Oder die Implantationsverunreinigungen in der Teilschicht 143 umfassen eines oder mehrere von Silizium Si, Phosphor P, Germanium Ge, Arsen As, Schwefel S und Krypton Kr. In einer Ausführungsform sind die in der Teilschicht 143 aufgenommenen (schwereren) Implantationsverunreinigungen im polykristallinen Halbleitergebiet 141 nicht vorhanden. In einer Ausführungsform ist eine durchschnittliche Konzentration der nicht dotierenden Implantationsverunreinigungen, die in der Teilschicht 143 aufgenommen sind, mindestens um einen Faktor von zehn, oder sogar um einen Faktor von 100, größer als eine durchschnittliche Konzentration der nichtdotierenden Implantationsverunreinigungen im polykristallinen Halbleitergebiet 141. Nach der Implantation können sich Moleküle selbstverständlich in kleinere Moleküle und/oder Atome trennen. Zum Beispiel kann innerhalb des vollständig hergestellten Halbleiters BF2 in Bor und Wasserstoff getrennt vorhanden sein, oder BH3 kann in Bor und Wasserstoff getrennt vorhanden sein. Die Implantationsverunreinigungen können zum Beispiel aus einem Ionenimplantationsprozess resultieren.
  • In einer Ausführungsform liegt eine Dicke der Teilschicht 143 innerhalb des Bereichs von 20 % bis 100 % der Dicke des polykristallinen Gebiets 141, oder innerhalb des Bereichs von 20 % bis 90 %, oder innerhalb des Bereichs von 20 % bis 80 %, oder innerhalb des Bereichs von 20 % bis 50 % der Dicke des polykristallinen Gebiets 141. Alternativ oder zusätzlich kann die Dicke der Teilschicht 143 größer als 50 nm, oder sogar größer als 100 nm sein.
  • In einer Ausführungsform wird das erste dotierte Halbleitergebiet 101 benachbart zum polykristallinen Halbleitergebiet 141 angeordnet und umfasst Implantationsverunreinigungen des gleichen Typs wie die Teilschicht 143. Das heißt, das erste dotierte Halbleitergebiet 101 und die Teilschicht 143 können basierend auf gemeinsamen Verarbeitungsschritten ausgebildet werden. Z. B. wird der Schadensimplantationsverarbeitungsschritt, der zum Ausbilden der amorphen Teilschicht 142 durchgeführt wird, verwendet, um gleichzeitig das erste dotierte Halbleitergebiet 101 auszubilden.
  • Wie in 4 dargestellt, kann der Halbleiterkörper 10 fakultativ ein dotiertes Gebiet 130, z. B. ein Kanalstoppergebiet oder p-Ringgebiet 130, umfassen. Zum Beispiel kann das dotierte Kanalstoppergebiet oder p-Ringgebiet 130 vom zweiten Leitfähigkeitstyp sein. Das dotierte Kanalstopper- oder p-Ringgebiet 130 kann im Randabschlussgebiet des Leistungshalbleiterbauelements 1 (das das aktive Gebiet umgeben kann) und/oder in einem Übergangsgebiet zwischen dem aktiven Gebiet und dem Randabschlussgebiet angeordnet werden. Die Metallschicht 111 kann das dotierte Kanalstopper- oder p-Ringgebiet 130 mit dem polykristallinen Halbleitergebiet 141 elektrisch verbinden, wodurch eine Feldplatte ausgebildet wird. Die zweite Isolationsschicht 193 kann mindestens eine zweite Öffnung 113 zum Kontaktieren des dotierten Kanalstopper- oder p-Ringgebiets 130 innerhalb des Halbleiterkörpers 10 umfassen.
  • Wie vorstehend beschrieben, kann das Leistungshalbleiterbauelement 1 verschiedene Ausgestaltungen aufweisen, z. B. eine Diodenausgestaltung, eine MOSFET-Ausgestaltung, eine IGBT-Ausgestaltung oder eine Ausgestaltung, die von diesen Grundausgestaltungen abgeleitet ist. Dementsprechend kann der erste Anschluss 11 ein Lastanschluss, wie z. B. ein Emitteranschluss, ein Sourceanschluss oder ein Anodenanschluss sein, oder ein Steueranschluss, wie z. B. ein Gateanschluss, sein. Das polykristalline Halbleitergebiet 141 kann dementsprechend z. B. eine Elektrode, die in einem Graben 14 aufgenommen und vom Halbleiterkörper 10 isoliert ist (z. B. eine Source-Grabenelektrode oder eine Gate-Grabenelektrode), oder eine Feldplattenelektrode, die mit dem ersten Anschluss elektrisch verbunden ist, oder einen Kontakt (z. B. eine Sensorelektrode oder einen Kontaktstecker), der einen Abschnitt des Halbleiterkörpers 10 kontaktiert, bilden.
  • Unabhängig von der Position, der Größe, der Ausgestaltung und der Funktion des polykristallinen Halbleitergebiets 141 kann aufgrund der Teilschicht 143 eine Auflösung seines Halbleitermaterials in die Metallschicht 111 vermieden, oder entsprechend reduziert werden.
  • Vorstehend wurden Ausführungsformen, die sich auf ein Leistungshalbleiterbauelement und entsprechende Herstellungsverfahren beziehen, erläutert. Zum Beispiel basieren diese Leistungshalbleiterbauelemente auf Silizium (Si). Dementsprechend kann ein einkristallines Halbleitergebiet oder eine einkristalline Halbleiterschicht, z.B. der Halbleiterkörper 10 und seine Gebiete/Zonen, z.B. Gebiete usw., ein einkristallines Si-Gebiet oder eine einkristalline Si-Schicht sein. In anderen Ausführungsformen kann polykristallines oder amorphes Silizium eingesetzt werden. Zum Beispiel beziehen sich die vorstehend beschrieben Werte der Dotierstoffkonzentrationen und Dotierstoffdosen auf Ausführungsformen, in denen Si als das Material des Halbleiterkörpers 10 gewählt wird.
  • Es versteht sich jedoch, dass der Halbleiterkörper 10 und seine Gebiete/Zonen aus einem beliebigen Halbleitermaterial gefertigt werden kann, das zum Herstellen eines Halbleiterbauelements geeignet ist. Beispiele solcher Materialien umfassen Elementhalbleitermaterialien, wie z. B. Silizium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungshalbleitermaterialien, wie z. B. Siliziumkarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie z.B. Galliumnitrid (GaN), Galliumarsenid (GaAs), Aluminiumgalliumnitrid (AlGaN) und Aluminiumindiumnitrid (AlInN), ohne dass sie darauf beschränkt sind. Für Anwendungen von Leistungshalbleiterschaltern werden zurzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Begriffe, die räumliche Relativität bezeichnen, wie z. B. „unten“, „unterhalb“, „unterer“, „oben“, „oberer“ und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Anordnung eines Elements im Verhältnis zu einem zweiten Element zu erläutern. Diese Begriffe sollen zusätzlich zu Ausrichtungen, die von jenen, die in den Figuren veranschaulicht sind, verschiedenen sind, verschiedene Ausrichtungen des jeweiligen Bauelements mit einschließen. Außerdem werden Begriffe, wie „erster“, „zweiter“ und dergleichen auch zum Beschreiben verschiedener Elemente, Gebiete, Bereiche usw. verwendet und sollen ebenfalls nicht einschränkend sein. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hier verwendet, sind die Begriffe „haben“, „enthalten“, „umfassen“, „einschließen“, „aufweisen“ und dergleichen offene Begriffe, die das Vorhandensein von genannten Elementen oder Merkmalen anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen.
  • Unter Berücksichtigung des Umfangs der vorstehenden Abwandlungen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die vorstehende Beschreibung beschränkt ist, noch ist sie durch die beigefügten Zeichnungen begrenzt. Stattdessen ist die vorliegende Erfindung lediglich durch die folgenden Ansprüche und ihre legalen Äquivalente beschränkt.

Claims (21)

  1. Verfahren (200) zum Herstellen eines Leistungshalbleiterbauelements (1), wobei das Verfahren umfasst: - Bereitstellen (210) eines Halbleiterkörpers (10), - Ausbilden (220), am Halbleiterkörper (10), eines polykristallinen Halbleitergebiets (141), - Ausbilden (230), am polykristallinen Halbleitergebiet (141), einer amorphen Teilschicht (142), - Unterziehen (240) der amorphen Teilschicht einem Rekristallisationsverarbeitungsschritt, um eine rekristallisierte Teilschicht (143) auszubilden, - Ausbilden (250) einer Metallschicht (111) an der rekristallisierten Teilschicht (143).
  2. Verfahren (200) nach Anspruch 1, wobei das Ausbilden (230) der amorphen Teilschicht einen Schadensimplantationsverarbeitungsschritt umfasst.
  3. Verfahren (200) nach Anspruch 2, wobei der Schadensimplantationsverarbeitungsschritt ein Implantieren von Schwerionen umfasst.
  4. Verfahren (200) nach Anspruch 3, wobei die Schwerionen eine Masse aufweisen, die gleich oder größer als die Masse von Phosphorionen ist.
  5. Verfahren (200) nach einem der vorhergehenden Ansprüche 2 bis 4, wobei die Schwerionen eines oder mehrere von Argon Ar, Bor B, Neon Ne, Arsen As, Bordifluorid BF2, Trihydridobor BH3 umfassen.
  6. Verfahren (200) nach einem der vorhergehenden Ansprüche 2 bis 5, wobei die während der Schadensimplantation angewendete Dosis größer ist als 1*1013cm-2 und/oder wobei die während der Schadensimplantation angewendete Energie größer ist als 15 keV.
  7. Verfahren (200) nach einem der vorhergehenden Ansprüche 2 bis 6, wobei - das polykristallinen Halbleitergebiet (141) als eine seitlich unstrukturierte Schicht ausgebildet wird (220), und - die Schadensimplantation als eine unmaskierte Implantation ausgeführt wird.
  8. Verfahren (200) nach einem der vorhergehenden Ansprüche 2 bis 6, wobei - der Schritt des Ausbildens (220) des polykristallinen Halbleitergebiets (141) einen Strukturierungsschritt umfasst, während dessen eine seitliche Strukturierung des polykristallinen Halbleitergebiets (141) durchgeführt wird, und - die Schadensimplantation als eine unmaskierte Implantation ausgeführt wird, um ein dotiertes Halbleitergebiet (101) im Halbleiterkörper (10) benachbart zum seitlich strukturierten polykristallinen Halbleitergebiet (141) auszubilden.
  9. Verfahren (200) nach Anspruch 1, wobei das Ausbilden (230) der amorphen Teilschicht einen Abscheidungsverarbeitungsschritt oder einen Amorphisierungsverarbeitungsschritt umfasst.
  10. Verfahren (200) nach einem der vorhergehenden Ansprüche, wobei der Rekristallisationsverarbeitungsschritt (240) einen Temperaturausheilungsverarbeitungsschritt umfasst.
  11. Verfahren (200) nach einem der vorhergehenden Ansprüche, wobei das polykristalline Halbleitergebiet (141) auf Silizium basiert.
  12. Verfahren (200) nach einem der vorhergehenden Ansprüche, wobei die Metallschicht (111) Al, Cu, AlSi, AlSiCu oder AlCu umfasst.
  13. Verfahren (200) nach einem der vorhergehenden Ansprüche, das mindestens einen der folgenden zusätzlichen Schritte umfasst: - Ausbilden einer ersten Isolationsschicht (191, 192) am Halbleiterkörper (10), wobei während des Schritts des Ausbildens (220) des polykristallinen Halbleitergebiets (141) das polykristalline Halbleitergebiet (141) zumindest teilweise über der ersten Isolationsschicht (191, 192) ausgebildet wird, und - Ausbilden einer zweiten Isolationsschicht (193) an der rekristallisierten Teilschicht (143), wobei während des Schritts des Ausbildens (250) der Metallschicht (111) die Metallschicht (111) zumindest teilweise über der zweiten Isolationsschicht (193) ausgebildet wird.
  14. Leistungshalbleiterbauelement (1), umfassend einen - Halbleiterkörper (10), - einen ersten Anschluss (11), - eine Metallschicht (111), - ein polykristallines Halbleitergebiet (141), und - eine Teilschicht (143) zwischen der Metallschicht (111) und dem polykristallinen Gebiet (141) und in Kontakt mit beiden, o wobei eine durchschnittliche Korngröße in der Teilschicht (143) größer ist als 120 % einer durchschnittlichen Korngröße im polykristallinen Halbleitergebiet (141), und/oder wobei o die Teilschicht (143) nichtdotierende Implantationsverunreinigungen umfasst, die eine Masse aufweisen, die gleich oder größer als die Masse von Phosphorionen ist.
  15. Leistungshalbleiterbauelement (1) nach Anspruch 14, wobei - das Leistungshalbleiterbauelement (1) eine von einer IGBT-Ausgestaltung, einer MOSFET-Ausgestaltung oder einer Diodenausgestaltung aufweist, - der erste Anschluss (11) eines von einem Emitteranschluss, einem Sourceanschluss, einem Gateanschluss oder einem Anodenanschluss ist, - das polykristalline Halbleitergebiet (141) Folgendes bildet: o eine Elektrode, die in einem Graben (14) aufgenommen und vom Halbleiterkörper (10) isoliert ist, oder o eine Feldplattenelektrode, die mit dem ersten Anschluss (11) elektrisch verbunden ist, oder o einen Kontakt, der einen Abschnitt des Halbleiterkörpers (10) kontaktiert.
  16. Leistungshalbleiterbauelement (1) nach Anspruch 14, wobei - das Leistungshalbleiterbauelement (1) eine von einer IGBT-Ausgestaltung, einer MOSFET-Ausgestaltung oder einer Diodenausgestaltung aufweist, - der erste Anschluss (11) eines von einem Emitteranschluss, einem Sourceanschluss, einem Gateanschluss oder einem Anodenanschluss ist, - die Metallschicht (111) vom ersten Anschluss (11) isoliert ist, - das polykristalline Halbleitergebiet (141) Folgendes bildet: o eine Elektrode, die in einem Graben (14) aufgenommen und vom Halbleiterkörper (10) isoliert ist, oder o eine Feldplattenelektrode, die, über die Metallschicht (111), mit einem dotierten Gebiet (130) im Halbleiterkörper (10) elektrisch verbunden ist, oder o einen Kontakt, der einen Abschnitt des Halbleiterkörpers (10) kontaktiert, oder o einen Gaterunner, einen Sourcerunner, eine Diode, einen Widerstand, ein Interconnect, eine Gatestruktur.
  17. Leistungshalbleiterbauelement (1) nach Anspruch 14 oder 16, wobei eine Dicke der Teilschicht (143) innerhalb des Bereichs von 20 % bis 100 % der Dicke des polykristallinen Gebiets (141) liegt und/oder größer als 50 nm ist.
  18. Leistungshalbleiterbauelement (1) nach einem der vorhergehenden Ansprüche 14 bis 17, wobei die Implantationsverunreinigungen eines oder mehrere von Argon Ar, Bor B, Neon Ne, Arsen As, Bordifluorid BF2, Trihydridobor BH3 umfassen.
  19. Leistungshalbleiterbauelement (1) nach einem der vorhergehenden Ansprüche 14 bis 18, wobei die Teilschicht (143) durch Unterziehen eines Abschnitts des polykristallinen Halbleitergebiets (141) einem Amorphisierungsverarbeitungsschritt und einem anschließenden Rekristallisationsverarbeitungsschritt hergestellt wurde.
  20. Leistungshalbleiterbauelement (1) nach einem der vorhergehenden Ansprüche 14 bis 19, das ferner ein erstes dotiertes Halbleitergebiet (101) umfasst, das benachbart zum polykristallinen Halbleitergebiet (141) ist und Implantationsverunreinigungen des gleichen Typs wie die Teilschicht (143) umfasst.
  21. Leistungshalbleiterbauelement (1) nach einem der vorhergehenden Ansprüche 14 bis 20, wobei eine durchschnittliche Konzentration der nichtdotierenden Implantationsverunreinigungen, die in der Teilschicht (143) aufgenommen sind, mindestens um einen Faktor von 5 größer ist als eine durchschnittliche Konzentration der nichtdotierenden Implantationsverunreinigungen im polykristallinen Halbleitergebiet (141).
DE102021121043.7A 2021-08-12 2021-08-12 Leistungshalbleiterbauelement Verfahren zum Herstellen eines Leistungshalbleiterbauelements Pending DE102021121043A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102021121043.7A DE102021121043A1 (de) 2021-08-12 2021-08-12 Leistungshalbleiterbauelement Verfahren zum Herstellen eines Leistungshalbleiterbauelements
US17/881,740 US20230048908A1 (en) 2021-08-12 2022-08-05 Power Semiconductor Device and Method of Producing a Power Semiconductor Device
JP2022127212A JP2023026375A (ja) 2021-08-12 2022-08-09 電力半導体デバイス、及び電力半導体デバイスを製造する方法
CN202210966800.3A CN115706008A (zh) 2021-08-12 2022-08-12 功率半导体器件和功率半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021121043.7A DE102021121043A1 (de) 2021-08-12 2021-08-12 Leistungshalbleiterbauelement Verfahren zum Herstellen eines Leistungshalbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102021121043A1 true DE102021121043A1 (de) 2023-02-16

Family

ID=85040185

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021121043.7A Pending DE102021121043A1 (de) 2021-08-12 2021-08-12 Leistungshalbleiterbauelement Verfahren zum Herstellen eines Leistungshalbleiterbauelements

Country Status (4)

Country Link
US (1) US20230048908A1 (de)
JP (1) JP2023026375A (de)
CN (1) CN115706008A (de)
DE (1) DE102021121043A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005284A (en) 1996-05-23 1999-12-21 Sony Corporation Semiconductor device and its manufacturing method
US20080096370A1 (en) 2005-06-21 2008-04-24 International Business Machines Corporation Method of manufacturing dual orientation wafers
US20200381421A1 (en) 2019-05-28 2020-12-03 Rohm Co., Ltd. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005284A (en) 1996-05-23 1999-12-21 Sony Corporation Semiconductor device and its manufacturing method
US20080096370A1 (en) 2005-06-21 2008-04-24 International Business Machines Corporation Method of manufacturing dual orientation wafers
US20200381421A1 (en) 2019-05-28 2020-12-03 Rohm Co., Ltd. Semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LUTZ, J.: Halbleiter-Leistungsbauelemente. 2. Aufl. Springer-Verlag Berlin Heidelberg, 2012. – ISBN 978-3-642-29795-3

Also Published As

Publication number Publication date
JP2023026375A (ja) 2023-02-24
CN115706008A (zh) 2023-02-17
US20230048908A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
DE112015004515B4 (de) Halbleitervorrichtungen
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102014111140B4 (de) Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
DE102014108966B4 (de) Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE102016122318A1 (de) Anschlussstruktur eines Leistungshalbleiterbauelements
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102016117264B4 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102016107203B4 (de) Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode und Verfahren zur Herstellung
DE102018120432B4 (de) Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren
DE102017121878A1 (de) Leistungsdiode
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102017123846A1 (de) Oxid-Peeling Stopper
DE102021121043A1 (de) Leistungshalbleiterbauelement Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102021104532A1 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102018132236B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE102019109502B4 (de) Rückwärts sperrende Leistungshalbleitervorrichtung und Verfahren zur Verarbeitung einer rückwärts sperrenden Leistungshalbleitervorrichtung
DE102017123285A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102019101304B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bilden einer Leistungshalbleitervorrichtung
DE102018123164B3 (de) Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren
DE102011053641A1 (de) SiC-MOSFET mit hoher Kanalbeweglichkeit
DE102019103899A1 (de) Leistungshalbleiterbauelement und Verfahren zur Verarbeitung eines Leistungshalbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication