JP2023026375A - 電力半導体デバイス、及び電力半導体デバイスを製造する方法 - Google Patents

電力半導体デバイス、及び電力半導体デバイスを製造する方法 Download PDF

Info

Publication number
JP2023026375A
JP2023026375A JP2022127212A JP2022127212A JP2023026375A JP 2023026375 A JP2023026375 A JP 2023026375A JP 2022127212 A JP2022127212 A JP 2022127212A JP 2022127212 A JP2022127212 A JP 2022127212A JP 2023026375 A JP2023026375 A JP 2023026375A
Authority
JP
Japan
Prior art keywords
sublayer
semiconductor region
implant
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022127212A
Other languages
English (en)
Inventor
ダミアーノ カッセーゼ，
Cassese Damiano
アンドレアス コルゼニエツ，
Korzenietz Andreas
ホルガー シュルツェ，
Schulze Holger
フランク ウムバッハ，
Umbach Frank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2023026375A publication Critical patent/JP2023026375A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 電力半導体デバイス、及び電力半導体デバイスを製造する方法を提供する。【解決手段】 電力半導体デバイス（１）を製造する方法（２００）は、半導体ボディ（１０）を提供する工程（２１０）；半導体ボディ（１０）において多結晶半導体領域（１４１）を形成する工程（２２０）；多結晶半導体領域（１４１）において非晶質副層（１４２）を形成する工程（２３０）；再結晶化副層（１４３）を形成するために非晶質副層（１４２）を再結晶化処理工程に付す工程（２４０）；及び金属層（１１１）を前記再結晶化副層（１４３）において形成する工程（２５０）を含む。【選択図】 図２

Description

本明細書は、電力半導体デバイスの実施形態と電力半導体デバイスを製造する方法の実施形態とに関する。本開示のいくつかの態様は特に、金属領域と多結晶半導体領域との間の遷移部に関する。
電気的エネルギーを変換する、及び電気モータ又は電気的機械を駆動するなどの自動車、消費者用及び工業用アプリケーションにおける、最近のデバイスの多くの機能は、電力半導体スイッチに依存する。例えば、いくつかの例を挙げると、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）及びダイオードが、限定しないが電源及び電力変換器内のスイッチを含む様々なアプリケーションにおいて使用されてきた。
電力半導体デバイスは通常、電力半導体デバイスの２つの負荷端子間の負荷電流経路に沿って順方向負荷電流を伝導するように構成された半導体ボディを含む。
さらに、制御可能電力半導体デバイス（例えばトランジスタ）の場合、負荷電流経路はゲート又は制御電極と通常呼ばれる絶縁電極により制御され得る。例えば、対応制御信号を例えば駆動ユニットから受信すると、制御電極は、電力半導体デバイスを順方向導電状態及び阻止状態のうちの１つに設定し得る。いくつかのケースでは、ゲート電極は電力半導体スイッチのトレンチ内に含まれ得、トレンチは例えば縞状構成、又は平面構成、又は針状構成を呈示し得る。
いくつかの電力半導体デバイスはさらに逆導電性を提供する；すなわち、逆導電状態中、電力半導体デバイスは逆負荷電流を伝導する。このようなデバイスは、順方向負荷電流能力が逆負荷電流能力とほぼ同じとなる（大きさの観点で）ように設計され得る。順方向負荷電流能力及び逆負荷電流能力の両方を提供する典型的デバイスは逆伝導（ＲＣ：ｒｅｖｅｒｓｅ ｃｏｎｄｕｃｔｉｎｇ）ＩＧＢＴである。
電力半導体デバイスはしばしば、多結晶半導体材料に基づくいくつかの電極（トレンチ電極、フィールドプレート電極、コンタクト電極、集積化抵抗器、集積化ダイオードなど）を備える。このような電極は様々な目的を果たし得る；すなわち、いくつかの電極は電気的フローティング状態のままにされ得、他の電極は規定電位へ接続され得る。例えば、前記フィールドプレート電極は、フィールドプレート電極が負荷端子と同じ電位（例えばソース又はエミッタ電位）を呈示するように電力半導体デバイスの負荷端子へ電気的に接続され得る。
前述の観点で、多結晶シリコンなどの多結晶半導体材料に基づく電極が電気的接続状態（例えば金属（例えばアルミニウム、珪素及び／又は銅を含む）との接触状態）に在るいくつかの状況が発生し得る。これは、金属内への多結晶半導体材料（例えば多結晶シリコン）の溶解に至り得る。
一実施形態によると、電力半導体デバイスを製造する方法は、半導体ボディを提供する工程；（直接又は間接的に）半導体ボディにおいて多結晶半導体領域を形成する工程；多結晶半導体領域において非晶質副層を形成する工程；再結晶化副層を形成するために非晶質副層を再結晶化処理工程に付す工程；及び（直接又は間接的に）再結晶化副層において金属層を形成する工程を含む。
別の実施形態によると、電力半導体デバイスは、半導体ボディ；第１の端子；金属層；多結晶半導体領域；及び金属層及び多結晶領域の両方の間にあり且つ両方に接触する副層を含む。副層内の平均粒子サイズは多結晶半導体領域内の平均粒子サイズの１２０％より大きい。追加的に又は代替的に、副層は例えば燐イオンの質量以上の質量を有する非ドーピングインプラント不純物を含む。
当業者は、以下の詳細な説明を読み、添付図面を見ると、さらなる特徴と利点を認識することになる。
添付図面における部品は必ずしも原寸に比例せず、むしろ重点は本発明の原理を図示することに置かれる。さらに、添付図面では、同様な参照符号は対応する部分を示す。
いくつかの実施形態による電力半導体デバイスを製造する方法を概略的且つ例示的に示す。 いくつかの実施形態による電力半導体デバイスを製造する方法を概略的且つ例示的に示す。 いくつかの実施形態による電力半導体デバイスを製造する方法を概略的且つ例示的に示す。 １つ又は複数の実施形態による電力半導体デバイスの垂直断面の一部分を概略的且つ例示的に示す。 １つ又は複数の実施形態による電力半導体デバイスの垂直断面の一部分を概略的且つ例示的に示す。 １つ又は複数の実施形態による電力半導体デバイスの垂直断面の一部分を概略的且つ例示的に示す。
以下の詳細な説明では、実施形態の一部をなす添付図面であって、本発明が実施され得る特定の実施態様を例示として示す、添付図面を参照する。
この点に関し、「上」、「底」「下」、「前」、「背後」「後」、「前縁」「後縁」、「の上」などの方向用語は、説明される図面の配向を参照して使用され得る。実施形態の部品は多くの異なる配向で配置され得るので、方向用語は例示目的で使用されており、決して限定するものではない。本発明の範囲から逸脱することなく他の実施形態が利用され得るということと構造的又は論理的変更がなされ得るということとを理解すべきである。したがって、以下の詳細説明は限定的な意味で取られてはならず、本発明の範囲は添付の特許請求の範囲により規定される。
以下では、様々な実施形態を詳細に参照し、その１つ又は複数の例を添付図面に例示する。各例は説明のためだけに提供されており、本発明を制限するようには意図されていない。例えば、一実施形態の一部として例示又は説明される特徴は、さらに別の実施形態をもたらすために他の実施形態上で又はそれと併せて使用され得る。本発明はこのような修正及び変形を含むように意図されている。これらの例は特定言語を使用して説明されるが、特定言語は添付の特許請求の範囲を制限するものと解釈されてはならない。添付図面はスケーリングされておらず、例示目的のためだけものである。明確にするために、同じ要素又は製造工程は、別途記載のない限り、様々な図面で同じ参照符号により示されている。
本明細書で使用される用語「水平」は、半導体基板又は半導体構造の水平面にほぼ平行な配向を記述するように意図されている。これは、例えば半導体ウェハ又はダイ又はチップの表面であり得る。例えば、本明細書において述べる第１の横方向Ｘと第２の横方向Ｙの両方は水平方向であり得、第１の横方向Ｘと第２の横方向Ｙは互いに直交であり得る。
本明細書において使用される用語「垂直」は、水平面に対しほぼ直交（すなわち半導体ウェハ／チップ／ダイの表面の法線方向に平行）に配置される配向を記述するように意図されている。例えば、本明細書において述べる垂直方向Ｚは、第１の横方向Ｘと第２の横方向Ｙの両方に対して直交する延伸方向であり得る。
本明細書では、ｎドープは「第１の導電型」と呼ばれ、ｐドープは「第２の導電型」と呼ばれる。代替的に、第１の導電型がｐドープであり得そして第２の導電型がｎドープであり得るように反対のドーピング関係が採用され得る。
本明細書との関連では、用語「オーム接触状態」、「電気的接触状態」「オーム接続状態」、及び「電気的接続」は、半導体デバイスの２つの領域、２つのセクション、２つの区域、２つの部分又は２つの部品間に、又は１つ又は複数のデバイスの様々な端子間に、又は半導体デバイスの端子又は金属部又は電極と半導体デバイスの一部又は一部品との間に低オーム電気的接続又は低オーム電流経路が存在するということを記述するように意図されている。さらに、本明細書との関連では、用語「接触状態」は、それぞれの半導体デバイスの２つの素子間に直接的物理的接続が存在するということを記述するように意図されており、例えば、互いに接触した２つの素子間の遷移部は別の中間要素などを含まない。
加えて、本明細書との関連では、用語「電気的絶縁」は、別途記載のない限りその一般的妥当な理解の文脈で、使用され、したがって２つ以上の部品が互いに離されて位置決めされるということと、これらの部品を接続するオーム接続がないということとを説明するように意図されている。しかし、互いに電気的に絶縁された部品は、それにもかかわらず互いに結合され得、例えば機械的に結合され得る及び／又は容量結合され得る及び／又は誘導結合され得る。一例を挙げると、コンデンサの２つの電極は互いに電気的に絶縁され得、そして同時に、例えば絶縁体により、例えば誘電体により、互いに機械的及び容量的に結合され得る。
本明細書において説明される特定実施形態は、ＩＧＢＴ、ＲＣＩＧＢＴ、ＭＯＳＦＥＴ、ダイオード又はこれらの派生物、例えば電力変換器又は電源内で使用される電力半導体デバイスなどの電力半導体デバイスに関係する。したがって、一実施形態では、このような電力半導体デバイスは、負荷へ供給される及び／又は電源により提供される負荷電流をそれぞれ運ぶように構成され得る。例えば、電力半導体デバイスは、モノリシック集積化ダイオードセル、モノリシック集積化ダイオードセルの派生物、モノリシック集積化ＭＯＳＦＥＴ又はＩＧＢＴセル及び／又はこれらの派生物などの複数の電力半導体セルを含み得る。このようなダイオード／トランジスタセルは、電力半導体モジュールへ組み込まれ得る。複数のこのようなセルは、電力半導体デバイスの活性領域内に配置されるセルフィールドを構成し得る。
本明細書において使用される用語「電力半導体デバイス」は、高電圧阻止及び／又は高電流通過能力を有するシングルチップ上の電力半導体デバイスを記述するように意図されている。換言すれば、本明細書において説明される電力半導体デバイスの実施形態は、高電流（通常はアンペア、例えば最大数アンペア、最大数十アンペア、若しくは数百アンペアの範囲内）及び／又は少なくとも２０Ｖの高電圧（通常は２００Ｖ以上、例えば最大少なくとも４００Ｖ、さらには例えば最大少なくとも３ｋＶ、さらには最大１０ｋＶ、若しくはそれ以上）のために構成された、シングルチップ電力半導体デバイスである。
例えば、以下に説明される電力半導体デバイスは、低、中、及び／又は高電圧アプリケーションにおける電力部品として採用されるように構成されたシングルチップ電力半導体デバイスであり得る。いくつかのシングルチップ電力半導体デバイスは、例えば主要家電、汎用ドライブ、電気的駆動トレイン、サーボドライブ、トラクション、（より高い）電力伝送施設などの低、中、及び／又は高電圧アプリケーションにおける設置及び使用のための電力半導体デバイスモジュールを形成するようにモジュールへ組み込まれ得る。
例えば、本明細書において使用される用語「電力半導体デバイス」は、例えばデータを格納するために、データを計算するために、及び／又は他のタイプの半導体ベースデータ処理のために使用される論理半導体デバイスへは向けられていない。
図１Ａに関し、本開示の一実施形態による電力半導体デバイスを製造する方法２００が説明されるものとする。方法２００は以下の工程を含む：半導体ボディを提供する工程（工程２１０を参照）；多結晶半導体領域において半導体ボディを形成する工程（工程２２０を参照）；多結晶半導体領域において非晶質副層を形成する工程（工程２３０を参照）；再結晶化副層を形成するために非晶質副層を再結晶化処理工程に付す工程（工程２４０を参照）；及び再結晶化副層において金属層を形成する工程（工程２５０を参照）。
本明細書で使用される用語「において形成すること」は「において直接的に形成すること」だけでなく「において間接的に形成すること」を記述するように意図されている。本明細書で使用される用語「において形成すること」は両方の部分の間の結果機械的接続を目指すものである。例えば、「半導体ボディにおいて多結晶半導体領域を形成すること」は、半導体ボディとの（例えばその間の１つ又は複数の層又は領域との）間接的（直接的で無く）接触状態だけでなく半導体ボディとの直接的接触状態の多結晶半導体領域の形成を含む。したがって、「半導体ボディにおいて多結晶半導体領域を形成すること」は、「半導体ボディと直接接触する多結晶半導体領域、又は例えばその間の１つ又は複数の層又は領域を介し半導体ボディと間接接触する多結晶半導体領域」を意味するように意図されている。これは、再結晶化副層において形成される金属層にも同様に当てはまる。
図１Ｂに関し、電力半導体デバイスを製造する方法２００の１つ又は複数の実施形態がより詳細に説明される。第１の工程２１０では、半導体ボディ１０が提供される。
その後の工程２２０では、多結晶半導体領域１４１が半導体ボディ１０において形成される。例えば、多結晶半導体領域１４１は半導体ボディ１０の上面上に蒸着される。半導体ボディ１０の前記表面は、その上面に１つ又は複数の層（例えば１つ又は複数の絶縁層及び／又は１つ又は複数のパッシベーション層）を含み得る。例えば、半導体ボディ１０はその上面に酸化物層（図１Ｂに示さず）を含み得る。この例では、多結晶半導体領域１４１が蒸着され得る。
その後の工程２３０において、非晶質副層１４２が多結晶半導体領域１４１において形成される。例えば、多結晶半導体領域１４１は、損傷インプラント処理工程に付される。損傷インプラント処理工程により、多結晶半導体領域１４１の少なくとも一部は非晶質化され得る。換言すれば、非晶質副層１４２は、多結晶半導体領域１４１の少なくとも一部を非晶質化することにより形成され得る。
その後、工程２４０において、非晶質副層１４２は再結晶化副層１４３を形成するために再結晶化処理工程に付される。再結晶化副層１４３は、非晶質副層１４２又は非晶質副層１４２の少なくとも一部を再結晶化することにより形成され得る。再結晶化処理工程は工程２３０直後に実行される必要はない。その間に、多結晶半導体領域１４１に関係する又は関係しない他の処理工程が行われ得る。例えば、半導体ボディ１０の他のエリア内のインプラントが行われ得、そしてアニーリングが、他のエリア内のドーパントを同時に活性化して再結晶化を行うために使用される。
その後、工程２５０において、金属層１１１が再結晶化副層１４３において形成される。例えば、金属層１１１は、再結晶化副層１４３と直接接触して（例えば再結晶化副層１４３の表面上に）蒸着される。別の実施形態では、金属層１１１は再結晶化副層１４３と間接接触して（例えばその間の１つ又は複数の層を介し）蒸着され得る。金属層１１１と再結晶化副層１４３との間の前記１つ又は複数の層は、金属層１１１と再結晶化副層１４３とを電気的に接続するために導電性であり得る。
図１Ｃに関し、電力半導体デバイスを製造する方法の別の実施形態が説明される。工程３１０では、半導体ボディ１０が提供される。
工程３２０では、例えば第１の酸化物層及び／又は第１の窒化物層を含む第１の絶縁層１９２が半導体ボディ１０において形成される。第１の絶縁層１９２は半導体ボディ１０の表面の少なくとも一部において形成され得る。
工程３３０では、多結晶半導体領域１４１が半導体ボディ１０において形成される。例えば、多結晶半導体領域１４１は、半導体ボディ１０において直接的に（半導体ボディ１０の上面の上に直接的に）形成される、及び／又は半導体ボディ１０において間接的に（第１の絶縁層１９２の表面上に且つ半導体ボディ１０と機械的接続して）形成される。例えば、多結晶半導体領域１４１は、構造化されずに形成され、例えば第１の絶縁層１９２だけでなく半導体ボディ１０の上面全体にわたって延伸する。
工程３４０では、非晶質副層１４２が多結晶半導体領域１４１において形成される。例えば、多結晶半導体領域１４１は損傷インプラント処理工程に付される。損傷インプラント処理工程により、多結晶半導体領域１４１の少なくとも一部が非晶質化され得る。
工程３５０では、非晶質副層１４２は再結晶化副層１４３を形成するために再結晶化処理工程に付される。再結晶化副層１４３は、非晶質副層１４２又は非晶質副層１４２の少なくとも一部を再結晶化することにより形成され得る。
任意選択的工程３６０において、多結晶半導体領域１４１及び再結晶化副層１４３は構造化工程に付される。構造化工程中、多結晶半導体領域１４１及び再結晶化副層１４３は横方向に構造化され得る。例えば、多結晶半導体領域１４１の一部及び再結晶化副層１４３の一部がエッチング除去され得る。しかし、簡潔性のためにここでは詳細に説明されない構造化多結晶半導体材料の公知の様々な技術が存在する。
任意選択的工程３７０において、例えば第２の酸化物層及び／又は第２の窒化物層を含む、第２の絶縁層１９３が多結晶半導体領域１４１及び／又は再結晶化副層１４３の上に形成される。第２の絶縁層１９３は再結晶化副層１４３の表面の少なくとも一部の上に形成され得る。第２の絶縁層１９３内に、再結晶化副層１４３のための少なくとも１つの第１の開口１１２が形成され得る。第２の絶縁層１９３内に、半導体ボディ１０の一部に接触するための少なくとも１つの第２の開口１１３が形成され得る。
工程３８０では、金属層１１１が再結晶化副層１４３において配置される。例えば、金属層１１１は再結晶化副層１４３と直接接触して配置される。金属層１１１は、第２の絶縁層１９３の少なくとも１つの第１の開口１１２を介し再結晶化副層１４３と接触し得る。
したがって、一実施形態によると、電力半導体デバイスが提供され得、ここでは、多結晶半導体領域が再結晶化副層を介し金属層へ結合される。再結晶化副層は、再結晶化副層を形成する前記再結晶化処理工程により非晶質副層を最初に形成しそしてこれを少なくとも部分的に変換することにより製造された。
このような電力半導体デバイスの例が図２、３に関して説明されることになる。しかし、最初に、上述の方法の任意選択的態様が説明される。
次に図１Ａ～１Ｃを参照する。一実施形態では、非晶質副層を形成する工程２３０は損傷インプラント処理工程を含む。例えば、損傷インプラント処理工程中、重イオンがインプラントされ得る。重イオンは燐イオンの質量以上の質量（例えば３０．９７３７６２ｕ以上の原子質量）を有し得る。非晶質副層を形成するためのインプラントされ得る重イオンはアルゴンＡｒ、硼素Ｂ、ネオンＮｅ、砒素Ａｓ、二フッ化硼素ＢＦ２、三ヒドリド硼素ＢＨ３のうちの１つ又は複数を含み得る。
別の実施形態では、非晶質副層を形成するための珪素Ｓｉ、燐Ｐ、ゲルマニウムＧｅ、砒素Ａｓ、硫黄Ｓ、及びクリプトンＫｒのうちの１つ又は複数を含むイオンがインプラントされ得る。
例えば、損傷インプラント中に適用されるドーズは、１×１０１３ｃｍ－２より大きい、又は５×１０１３ｃｍ－２より大きい、又は１×１０１４ｃｍ－２より大きい、又は５×１０１４ｃｍ－２より大きい。例えば、損傷インプラント中に適用されるエネルギーは、１５ＫｅＶより大きい、３０ＫｅＶより大きい、５０ＫｅＶより大きい、又は８０ＫｅＶより大きい。
さらに別の実施形態では、非晶質副層を形成する工程２３０は蒸着処理工程を含む。例えば、蒸着処理工程中、非晶質副層が例えば多結晶半導体領域の表面上に蒸着される。
工程２２０では、多結晶半導体領域１４１は例えば、横方向に構造化されて又は構造化されずに形成され得る。一実施形態では、蒸着は横方向に構造化されたやり方で行われ得、その結果、横方向に構造化された多結晶半導体領域１４１を生じる。別の実施形態では、蒸着は横方向に構造化されないやり方で行われ得、その結果、横方向に構造化されない多結晶半導体領域１４１を生じる。いくつかの実施形態では、工程２２０は、多結晶半導体領域１４１の横方向構造化が行われる構造化工程を含み得る。例えば、構造化工程中、以前に構造化されなかった多結晶半導体領域１４１の一部が除去され、その結果、横方向に構造化された多結晶半導体領域１４１を生じる。工程２３０、特に損傷インプラント工程は、それぞれの実施形態に依存して、多結晶半導体領域１４１が横方向に構造化された状態又は構造化されない状態のいずれかで行われ得る。
一実施形態では、損傷インプラントは、非構造化多結晶半導体領域１４１内へ、マスクされないインプラントすなわち全面インプラントとして行われる。この場合、インプラントは、多結晶半導体領域１４１の下のいかなる層（半導体ボディ１０、第１の絶縁層１９２、又は他の層若しくは半導体領域のような）を変更しない又はそれへ影響を与えない。インプラント後、多結晶半導体領域１４１は非晶質副層１４２と共に横方向に構造化され得る。インプラント後にこの構造化を行うので、多結晶半導体領域１４１の後の除去部分はマスクとして働き得る。
別の実施形態では、損傷インプラントは、構造化多結晶半導体領域１４１内へのマスクされないインプラント又は前面インプラントとして行われる。例えば、マスクされないインプラントに基づき、インプラントされるイオンは多結晶半導体領域だけでなく半導体ボディの他の領域へも向けられる。したがって、一例では、損傷インプラントは、非晶質副層を形成するためだけでなく半導体ボディ内のドープ半導体領域１０１を形成するためにも行われる。
非晶質副層は、非晶質化処理工程又は蒸着処理工程それぞれに基づき形成され得る。後者の場合、多結晶半導体領域は（追加）非晶質副層により覆われ、そして前者の場合、多結晶半導体領域の上側部分は非晶質副層へ「変換」される。
非晶質副層１４２は、再結晶化副層１４３を形成するために少なくとも部分的に又は完全にそれぞれ再結晶化される。例えば、このような再結晶化は、温度アニーリング処理工程に基づく。
多結晶半導体領域１４１は珪素に基づき得る。他のいくつかの実施形態では、多結晶半導体領域１４１は珪素と異なる半導体材料に基づく。
金属層はアルミニウム（Ａｌ）、珪素（Ｓｉ）及び銅（Ｃｕ）のうちの少なくとも１つに基づき得る。例えば、金属層はＡｌ、ＡｌＳｉ、ＡｌＳｉＣｕ又はＡｌＣｕを含み得る。例えば、再結晶化された非晶質副層１４２に基づき、ＡｌＳｉＣｕ内への珪素の溶解が防止され得る。
図２、３、４は電力半導体デバイス１の実施形態を示す。図２、３、４を参照すると、電力半導体デバイス１は、半導体ボディ１０と、例えば半導体ボディ１０へ接続された第１の端子１１及び第２の端子１２とを有する。第１の端子１１及び第２の端子１２の両方は図４では描写されない。
第１の端子１１は負荷端子であり得、そして第２の端子１２もまた負荷端子であり得る。いくつかの実施形態では、半導体デバイス１はさらに制御端子を含み得る。
端子１１、１２両方が負荷端子として実装されれば、電力半導体デバイス１は負荷電流を第１の負荷端子１１と第２の負荷端子１２との間で伝導するように構成され得る。第１の負荷端子１１は半導体ボディ１０の第１の側の１１０に配置され得、第１の側の１１０は表側であり得る。第２の負荷端子１２はまた、半導体ボディ１０の第１の側１１０に配置され得る、又は代替的に図示のように半導体ボディ１０の第２の側１２０に配置され得、第２の側１２０は裏面であり得る。
一実施形態では、金属層１１１は第１の端子１１の一部であってもよいし第１の端子１１へ接続されてもよい。他の実施形態では、金属層１１１又は金属層１１１の一部は、第１の端子１１へ電気的に接続されない場合があり、又はさらには、第１の端子１１から電気的に絶縁され得る。金属層１１１はアルミニウム（Ａｌ）、珪素（Ｓｉ）、銅（Ｃｕ）のうちの少なくとも１つに基づき得る。例えば、金属層１１１はＡｌ、ＡｌＳｉ、ＡｌＳｉＣｕ又はＡｌＣｕを含み得る。第１の端子１１は、アルミニウム（Ａｌ）、珪素（Ｓｉ）、銅（Ｃｕ）のうちの少なくとも１つに基づき得る。例えば、第１の端子１１はＡｌ、ＡｌＳｉ、ＡｌＳｉＣｕ又はＡｌＣｕを含み得る。
半導体ボディ１０は、ダイオード構成、ＭＯＳＦＥＴ構成、ＩＧＢＴ構成又はその派生物などの任意の構成を呈示し得る。この構成によると、半導体ボディ１０はいくつかのドープ領域を含み得る。これらの構成は、当業者に原理的に知られており、したがって本明細書では詳細に説明されない。一般的レベルでは、半導体ボディ１０は、第１の側１１０に第１のドープ領域１０１及び第２の領域１０２を含み得る。通常、半導体ボディ１０の主要部はドリフト領域１００により形成される。例えば、金属層１１１は第１の側１１０に配置され得る。
一実施形態では、電力半導体デバイス１は前記多結晶半導体領域１４１を含む。例えば、多結晶半導体領域１４１は例えば副層１４３と共に、ソーストレンチ電極（図２参照）、フィールドプレート電極（図３参照）、平坦フィールドプレート電極（図４参照）又は制御トレンチ電極（図２参照）のうちの１つを形成する。多結晶半導体領域１４１は、電力半導体デバイス１の活性領域内、電力半導体デバイス１のエッジ終端領域（活性領域を囲み得る）内、及び／又は活性領域とエッジ終端領域との間の遷移領域内に配置され得る。
例えば、ダイオードの場合、第１のドープ領域１０１は、第２の導電型のアノード領域であり得（そして第２のドープ領域１０２は省略され得る）、ドリフト領域１００は第１の導電型の領域であり、そして第２の側の第３のドープ領域１０８は、第１の導電型であるがドリフト領域１００と比較してより大きなドーパント濃度を呈示する導電型のフィールドストップ領域である。
ＩＧＢＴ又はＭＯＳＦＥＴの場合、第１のドープ領域１０１は第１の導電型のソース領域であり得、第２のドープ領域１０２は第２の導電型のボディ領域であり得、第１の端子１１は絶縁層１９１に基づき半導体ボディから分離され得る。例えば、多結晶半導体領域１４１は例えば副層１４３と共に、トレンチ１４内のソース電極又は制御電極を形成し得、そしてトレンチ絶縁体１４４（図２参照）に基づき、半導体ボディ１０から絶縁され得る。トレンチ１４内の電極、例えばソース電極又は制御電極は、金属層１１１を介し接触される。ソース電極の場合、金属層１１１は第１の負荷端子１１に接触し得、そして制御電極の場合、金属層１１１は制御端子に接触し得る。
又は、またＩＧＢＴ又はＭＯＳＦＥＴの場合、多結晶半導体領域１４１は例えば副層１４３と共に、絶縁層１９１（図３参照）又は第１の絶縁層１９２（図４参照）に基づき、半導体ボディ１０から分離されたフィールドプレート電極を形成し得る。代替的に、多結晶半導体領域１４１は、ゲートランナ、ソースランナ、ダイオード、抵抗器、相互接続部、ゲート構造又はトランジスタ（ＴＦＴ）を形成し得る。
図２、３、４に示す電力半導体デバイス１の一部は上述の方法の一実施形態に従って形成され得る。
フィールドプレート電極を形成する多結晶半導体領域１４１及び負荷端子として構成される第１の端子１１の場合、多結晶半導体領域１４１は、例えば低オーム接続（例えば６０オーム未満）により又は高オーム接続（例えば６０～５００オーム）により第１の端子１１へ電気的に接続され得る、又は多結晶半導体領域１４１は第１の端子１１から電気的に絶縁され得る。
制御電極を形成する多結晶半導体領域１４１の場合、多結晶半導体領域１４１は制御端子へ電気的に接続され得る。
図２、３、４を依然として参照すると、一実施形態では、電力半導体デバイス１はさらに、金属層１１１と多結晶領域１４１との間に又はその両方と接触して、副層１４３を含む。一実施形態では、副層１４３は上述の方法の一実施形態に従って形成された再結晶化副層である。すなわち、副層１４３は、多結晶半導体領域１４１の一部を非晶質化処理工程及びその後の再結晶化処理工程に付すことにより製造され得る。副層１４３は半導体領域１４１を金属層１１１から分離し得る。再結晶化処理工程中の材料特性の修正の結果として、副層１４３は金属層１１１に対する溶解障壁を形成し得る。
一実施形態では、副層１４３内の平均粒子サイズは多結晶半導体領域１４１内の平均粒子サイズの１２０％より大きい。副層１４３内の平均粒子サイズは、多結晶半導体領域１４１内の平均粒子サイズの１４０％よりさらに大きい、又は１６０％よりさらに大きい。副層１４３は半導体領域１４１を金属層１１１から分離し得る。異なる粒子サイズの結果として、副層１４３は金属層１１１に対する溶解障壁を形成し得る。
例えば、金属層１１１は、第２の絶縁層１９３により副層１４３から部分的に分離され得、第２の絶縁層１９３の少なくとも１つの第１の開口１１２だけを介し副層１４３に接触する。例えば、金属層１１１は、第２の絶縁層１９３により半導体ボディ１０から分離され得、任意選択的に、第２の絶縁層１９３の少なくとも１つの第２の開口１１３だけを介し半導体ボディ１０の一部に接触する。
関連粒子サイズの提供に加えて、又はその代わりに、副層１４３は、一実施形態によると燐イオンの質量以上の質量を有するインプラント不純物を含み得る。インプラント不純物はアルゴンＡｒ、硼素Ｂ、ネオンＮｅ、砒素Ａｓ、二フッ化硼素ＢＦ２、三ヒドリド硼素ＢＨ３のうちの１つ又は複数を含み得る。又は、副層１４３内のインプラント不純物は、珪素Ｓｉ、燐Ｐ、ゲルマニウムＧｅ、砒素Ａｓ、硫黄Ｓ及びクリプトンＫｒのうちの１つ又は複数を含む。一実施形態では、副層１４３内に含まれる（より重い）インプラント不純物は多結晶半導体領域１４１内には存在しない。一実施形態では、副層１４３内に含まれる非ドーピングインプラント不純物の平均濃度は、多結晶半導体領域１４１内の非ドーピングインプラント不純物の平均濃度より少なくとも１０倍、又はさらには１００倍大きい。インプラント後、分子は当然ながらより小さな分子及び／又は原子へ分離され得る。例えば、ＢＦ２は硼素へ分離されて存在し得、そして水素又はＢＨ３は、完成半導体内の硼素及び水素へ分離されて存在し得る。インプラント不純物は例えばイオン注入工程に由来し得る。
一実施形態では、副層１４３の厚さは、多結晶領域１４１の厚さの２０％～１００％の範囲内、又は２０％～９０％の範囲内、又は２０％～８０％の範囲内、又は２０％～５０％の範囲内にある。代替的に又は追加的に、副層１４３の厚さは５０ｎｍより大きい、又はさらには１００ｎｍより大きくてもよい。
一実施形態では、第１のドープ半導体領域１０１は、多結晶半導体領域１４１に隣接して配置され、そして副層１４３内のものと同じタイプのインプラント不純物を含む。すなわち、第１のドープ半導体領域１０１及び副層１４３は合併処理工程に基づき形成され得る。例えば、非晶質副層１４２を形成するために行われる前記損傷インプラント処理工程は第１のドープ半導体領域１０１を同時に形成するために使用される。
図４に描写するように、半導体ボディ１０は任意選択的にドープ領域１３０（例えばチャネルストッパ領域又はｐリング領域１３０）を含み得る。例えば、ドープチャネルストッパ領域又はｐリング領域１３０は第２の導電型のものであり得る。ドープチャネルストッパ又はｐリング領域１３０は、電力半導体デバイス１のエッジ終端領域（活性領域を囲み得る）内に及び／又は活性領域とエッジ終端領域との間の遷移領域内に配置され得る。金属層１１１は、ドープチャネルストッパ又はｐリング領域１３０とフィールドプレートを形成する多結晶半導体領域１４１とを電気的に接続し得る。第２の絶縁層１９３は、半導体ボディ１０内のドープチャネルストッパ又はｐリング領域１３０に接触するための少なくとも１つの第２の開口１１３を含み得る。
上述のように、電力半導体デバイス１は様々な構成（例えば、ダイオード構成、ＭＯＳＦＥＴ構成、ＩＧＢＴ構成、又はこれらの基本構成から導出される構成）を呈示し得る。したがって、第１の端子１１はエミッタ端子、ソース端子若しくはアノード端子などの負荷端子又はゲート端子などの制御端子であり得る。したがって、多結晶半導体領域１４１は、例えばトレンチ１４内に含まれそして半導体ボディ１０から絶縁された電極（例えばソーストレンチ電極又はゲートトレンチ電極）、又は第１の端子へ電気的に接続されたフィールドプレート電極、又は半導体ボディ１０の一部に接触するコンタクト（例えばセンサ電極又はコンタクトプラグ）を形成し得る。
多結晶半導体領域１４１の位置、サイズ、構成及び機能に関係なく、副層１４３のおかげで、金属層１１１内へのその半導体材料の溶解はそれぞれ回避又は低減され得る。
上記では、電力半導体デバイス及び対応製造方法に関係する実施形態が説明された。例えば、これらの電力半導体デバイスは珪素（Ｓｉ）に基づく。したがって、単結晶半導体領域又は層、例えば半導体ボディ１０、及びその領域／区域、例えば領域などは、単結晶Ｓｉ領域又はＳｉ層であり得る。他の実施形態では、多結晶又は非晶質珪素が採用され得る。例えば、ドーパント濃度及びドーパントドーズの上述値は、Ｓｉが半導体ボディ１０の材料として選択される実施形態に関する。
しかし、半導体ボディ１０及びその領域／区域は半導体デバイスを製造するために好適な任意の半導体材料で作られ得るということを理解すべきである。このような材料の例としては、限定しないが、珪素（Ｓｉ）又はゲルマニウム（Ｇｅ）などの基本半導体材料、炭化ケイ素（ＳｉＣ）又はシリコンゲルマニウム（ＳｉＧｅ）などのＩＶ族化合物半導体材料、又は窒化ガリウム（ＧａＮ）、砒化ガリウム（ＧａＡｓ）、窒化アルミニウムガリウム（ＡｌＧａＮ）及び窒化アルミニウムインジウム（ＡｌＩｎＮ）などの二価、三価又は四価ＩＩＩ－Ｖ族半導体材料を含む。電力半導体スイッチアプリケーションのために、現在主としてＳｉ、ＳｉＣ、ＧａＡｓ及びＧａＮ材料が使用される。
別の実施形態によると、ドーパントインプラント工程は本方法の一部であり得、損傷インプラント処理工程とは別のものである。ドーパントインプラント工程中、損傷インプラント処理工程中とは異なるイオンがインプラントされ得る。損傷インプラント処理工程中にインプラントされる化学種は非ドーピングであり得る。例えば、非ドーピング化学種（例えばネオン、アルゴン、クリプトン、キセノン）が損傷インプラント処理工程中にインプラントされる。そしてドーピング化学種、例えば燐、砒素、アンチモン、硼素、インジウム、アルミニウム、ガリウムのうちの少なくとも１つが、ドーパントインプラント工程中にインプラントされる。
例えば、ドーパントインプラント工程は、非晶質副層１４２を形成する工程２３０の後に、又はより具体的には損傷インプラント処理工程後に行われ得る。別の例では、ドーパントインプラント工程は再結晶化処理工程後に行われ得る。ドーパントインプラント工程は再結晶化副層において金属層を形成する工程２５０に先立って行われ得る。
例えば、ドーパントインプラント工程は、非晶質副層１４２を形成する工程２３０に先立って、又はより具体的には損傷インプラント処理工程に先立って行われ得る。さらに、ドーパントインプラント工程中にインプラントされるドーパントは、非晶質副層１４２を形成する工程２３０に先立って、又はより具体的には損傷インプラント処理工程に先立って活性化され得る。
「下」、「下方」、「下側」、「上方」、「上側」などの空間的相対語は、第２の要素に対する一要素の配置について説明するための説明の容易さのために使用される。これらの用語は、図面に描写されたものとは異なる配向に加え、それぞれのデバイスの異なる配向を包含するように意図されている。さらに、「第１」、「第２」などの用語もまた、様々な構成要素、領域、部分などを説明するために使用され、制限することを意図していない。同様な用語は本明細書を通して同様な構成要素を指す。
本明細書で使用されるように、用語「有する」、「含む」、「からなる」、「呈示する」などは、上述の要素又は特徴の存在を示す開放型用語であり、追加要素又は特徴を排除するものではない。
上記範囲の変形と応用とを考慮に入れて、本発明はこれまでの説明により制限されないしまた添付図面により制限されないということを理解すべきである。むしろ、本発明は、以下の特許請求の範囲とそれらの法的等価物によってのみ限定される。
１ 電力半導体デバイス
１０ 半導体ボディ
１１ 第１の端子
１２ 第２の端子
１４ トレンチ
１００ ドリフト領域
１０１ 第１のドープ領域
１０２ 第２のドープ領域
１０８ 第３のドープ領域
１１０ 第１の側
１１１ 金属層
１１２ 第１の開口
１１３ 第２の開口
１２０ 第２の側
１３０ ドープ領域
１４１ 多結晶半導体領域
１４２ 非晶質副層
１４３ 再結晶化副層
１４４ トレンチ絶縁体
１９１ 第１の絶縁層
１９２ 第１の絶縁層
１９３ 第２の絶縁層
２００ 方法
２１０、２２０、２３０、２４０、２５０ 工程
３１０、３２０、３３０、３４０、３５０、３６０、３７０、３８０ 工程

Claims (25)

  1. 電力半導体デバイス（１）を製造する方法（２００）であって、
    － 半導体ボディ（１０）を提供する工程（２１０）；
    － 前記半導体ボディ（１０）において多結晶半導体領域（１４１）を形成する工程（２２０）；
    － 前記多結晶半導体領域（１４１）において非晶質副層（１４２）を形成する工程（２３０）；
    － 再結晶化副層（１４３）を形成するために前記非晶質副層を再結晶化処理工程に付す工程（２４０）；及び
    － 前記再結晶化副層（１４３）において金属層（１１１）を形成する工程（２５０）を含む方法。
  2. 前記非晶質副層を形成する工程（２３０）は損傷インプラント処理工程を含む、請求項１に記載の方法（２００）。
  3. 前記損傷インプラント処理工程は重イオンをインプラント処理する工程を含む、請求項２に記載の方法（２００）。
  4. 前記重イオンは燐イオンの質量以上の質量を有する、請求項３に記載の方法（２００）。
  5. 前記重イオンはアルゴンＡｒ、硼素Ｂ、ネオンＮｅ、砒素Ａｓ、二フッ化硼素ＢＦ２、三ヒドリド硼素ＢＨ３のうちの１つ又は複数を含む、請求項２から４のいずれか一項に記載の方法（２００）。
  6. 前記損傷インプラント中に適用されるドーズは１×１０１３ｃｍ－２より大きい、及び／又は前記損傷インプラント中に適用されるエネルギーは１５ＫｅＶより大きい、請求項２から５のいずれか一項に記載の方法（２００）。
  7. － 前記多結晶半導体領域（１４１）は横方向非構造化層として形成され（２２０）、及び
    － 前記損傷インプラントは非マスクインプラントとして行われる、請求項２から６のいずれか一項に記載の方法（２００）。
  8. － 前記多結晶半導体領域（１４１）を形成する前記工程（２２０）は、その間に前記多結晶半導体領域（１４１）の横方向構造化が行われる構造化工程を含み、
    － 前記損傷インプラントは、前記横方向に構造化された多結晶半導体領域（１４１）に隣接する前記半導体ボディ（１０）内にドープ半導体領域（１０１）を形成するために非マスクインプラントとして行われる、請求項２から６のいずれか一項に記載の方法（２００）。
  9. 前記損傷インプラント処理工程とは別個であるドーパントインプラント工程をさらに含む、請求項２から８のいずれか一項に記載の方法（２００）。
  10. 前記損傷インプラント処理工程中にインプラントされる化学種は非ドーピングである、請求項９に記載の方法（２００）。
  11. 前記ドーパントインプラント工程は再結晶化処理工程後に行われる、請求項９に記載の方法（２００）。
  12. 前記ドーパントインプラント工程は前記損傷インプラント処理工程に先立って行われる、請求項９に記載の方法（２００）。
  13. 前記非晶質副層を形成する工程（２３０）は蒸着処理工程又は非晶質化処理工程を含む、請求項１に記載の方法（２００）。
  14. 前記再結晶化処理工程（２４０）は温度アニーリング処理工程を含む、請求項１から１３のいずれか一項に記載の方法（２００）。
  15. 前記多結晶半導体領域（１４１）は珪素に基づく、請求項１から１４のいずれか一項に記載の方法（２００）。
  16. 前記金属層（１１１）はＡｌ、Ｃｕ、ＡｌＳｉ、ＡｌＳｉＣｕ又はＡｌＣｕを含む、請求項１から１５のいずれか一項に記載の方法（２００）。
  17. 以下の追加工程のうちの少なくとも１つ：
    － 第１の絶縁層（１９１、１９２）を前記半導体ボディ（１０）において形成する工程であって、前記多結晶半導体領域（１４１）を形成する工程（２２０）中に、前記多結晶半導体領域（１４１）は前記第１の絶縁層（１９１、１９２）の上に少なくとも部分的に形成される、形成する工程、及び
    － 前記再結晶化副層（１４３）において第２の絶縁層（１９３）を形成する工程であって、前記金属層（１１１）を形成する工程（２５０）中に、前記金属層（１１１）は前記第２の絶縁層（１９３）の上に少なくとも部分的に形成される、形成する工程
    を含む、請求項１から１３のいずれか一項に記載の方法（２００）。
  18. － 半導体ボディ（１０）；
    － 第１の端子（１１）；
    － 金属層（１１１）；
    － 多結晶半導体領域（１４１）；並びに、
    － 前記金属層（１１１）と前記多結晶領域（１４１）との間に及びその両方と接触して副層（１４３）
    を含む、電力半導体デバイス（１）であって、
    前記副層（１４３）内の平均粒子サイズは前記多結晶半導体領域（１４１）内の平均粒子サイズの１２０％より大きく；並びに／又は
    前記副層（１４３）は燐イオンの質量以上の質量を有する非ドーピングインプラント不純物を含む、
    電力半導体デバイス（１）。
  19. － 前記電力半導体デバイス（１）はＩＧＢＴ構成、ＭＯＳＦＥＴ構成又はダイオード構成のうちの１つを有し；
    － 前記第１の端子（１１）はエミッタ端子、ソース端子、ゲート端子又はアノード端子のうちの１つであり；
    － 前記多結晶半導体領域（１４１）は、
    前記トレンチ（１４）内に含まれるとともに前記半導体ボディ（１０）から絶縁された電極；又は、
    前記第１の端子（１１）へ電気的に接続されたフィールドプレート電極；又は、
    前記半導体ボディ（１０）の一部に接触するコンタクト
    を形成する、
    請求項１８に記載の電力半導体デバイス（１）。
  20. － 前記電力半導体デバイス（１）はＩＧＢＴ構成、ＭＯＳＦＥＴ構成又はダイオード構成のうちの１つを有し；
    － 前記第１の端子（１１）はエミッタ端子、ソース端子、ゲート端子又はアノード端子のうちの１つであり；
    － 前記金属層（１１１）は前記第１の端子（１１）から絶縁され；
    － 前記多結晶半導体領域（１４１）は、
    前記トレンチ（１４）内に含まれるとともに前記半導体ボディ（１０）から絶縁された電極；又は、
    前記金属層（１１１）を介し前記半導体ボディ（１０）内のドープ領域（１３０）へ電気的に接続されたフィールドプレート電極；又は、
    前記半導体ボディ（１０）の一部に接触するコンタクト；又は、
    ゲートランナ、ソースランナ、ダイオード、抵抗器、相互接続部、ゲート構造を形成する、
    請求項１８に記載の電力半導体デバイス（１）。
  21. 前記副層（１４３）の厚さは前記多結晶領域（１４１）の厚さの２０％～１００％の範囲内にある及び／又は５０ｎｍより大きい、請求項１８から２０のいずれか一項に記載の電力半導体デバイス（１）。
  22. 前記インプラント不純物はアルゴンＡｒ、硼素Ｂ、ネオンＮｅ、砒素Ａｓ、二フッ化硼素ＢＦ２、三ヒドリド硼素ＢＨ３のうちの１つ又は複数を含む、請求項１８から２１のいずれか一項に記載の電力半導体デバイス（１）。
  23. 前記副層（１４３）は、前記多結晶半導体領域（１４１）の一部を非晶質化処理工程及びその後の再結晶化処理工程（２４０）に付すことにより製造された、請求項１８から２２のいずれか一項に記載の電力半導体デバイス（１）。
  24. 前記多結晶半導体領域（１４１）に隣接する第１のドープ半導体領域（１０１）であって、前記副層（１４３）と同じタイプのインプラント不純物を含む第１のドープ半導体領域（１０１）をさらに含む、請求項１８から２３のいずれか一項に記載の電力半導体デバイス（１）。
  25. 前記副層（１４３）内に含まれる前記非ドーピングインプラント不純物の平均濃度は、前記多結晶半導体領域（１４１）内の前記非ドーピングインプラント不純物の平均濃度より少なくとも５倍大きい、請求項１８から２４のいずれか一項に記載の電力半導体デバイス（１）。
JP2022127212A 2021-08-12 2022-08-09 電力半導体デバイス、及び電力半導体デバイスを製造する方法 Pending JP2023026375A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021121043.7 2021-08-12
DE102021121043.7A DE102021121043A1 (de) 2021-08-12 2021-08-12 Leistungshalbleiterbauelement Verfahren zum Herstellen eines Leistungshalbleiterbauelements

Publications (1)

Publication Number Publication Date
JP2023026375A true JP2023026375A (ja) 2023-02-24

Family

ID=85040185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022127212A Pending JP2023026375A (ja) 2021-08-12 2022-08-09 電力半導体デバイス、及び電力半導体デバイスを製造する方法

Country Status (4)

Country Link
US (1) US20230048908A1 (ja)
JP (1) JP2023026375A (ja)
CN (1) CN115706008A (ja)
DE (1) DE102021121043A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312346A (ja) 1996-05-23 1997-12-02 Sony Corp 半導体装置およびその製造方法
US7344962B2 (en) 2005-06-21 2008-03-18 International Business Machines Corporation Method of manufacturing dual orientation wafers
JP7355526B2 (ja) 2019-05-28 2023-10-03 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
CN115706008A (zh) 2023-02-17
DE102021121043A1 (de) 2023-02-16
US20230048908A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US9373692B2 (en) Method for forming a semiconductor device with an integrated poly-diode
US11843045B2 (en) Power semiconductor device having overvoltage protection and method of manufacturing the same
US6426248B2 (en) Process for forming power MOSFET device in float zone, non-epitaxial silicon
US9859378B2 (en) Semiconductor device with reduced emitter efficiency
US10971599B2 (en) Power semiconductor device with self-aligned source region
US10529811B2 (en) Power semiconductor device having a trench with control and field electrode structures
US10991832B2 (en) Power diode
US20230307554A1 (en) Power Diode and Method of Manufacturing a Power Diode
US11888061B2 (en) Power semiconductor device having elevated source regions and recessed body regions
JP2023026375A (ja) 電力半導体デバイス、及び電力半導体デバイスを製造する方法
US11652022B2 (en) Power semiconductor device and method
US20180294333A1 (en) Field-Effect Semiconductor Device and a Manufacturing Method Therefor
US11264459B2 (en) Power semiconductor device
US10615040B2 (en) Superjunction structure in a power semiconductor device
US20230087353A1 (en) Power Semiconductor Device and Method of Producing a Power Semiconductor Device
US20240030323A1 (en) Power Semiconductor Device and Method of Producing a Power Semiconductor Device
US10665705B2 (en) Semiconductor device with deep diffusion region
US20230103191A1 (en) Reverse-conducting igbt device and manufacturing method thereof, inverter stage

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221207