CN115706008A - 功率半导体器件和功率半导体器件的制造方法 - Google Patents

功率半导体器件和功率半导体器件的制造方法 Download PDF

Info

Publication number
CN115706008A
CN115706008A CN202210966800.3A CN202210966800A CN115706008A CN 115706008 A CN115706008 A CN 115706008A CN 202210966800 A CN202210966800 A CN 202210966800A CN 115706008 A CN115706008 A CN 115706008A
Authority
CN
China
Prior art keywords
layer
semiconductor region
sub
polycrystalline semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210966800.3A
Other languages
English (en)
Inventor
D·卡塞斯
A·科泽尼茨
H·舒尔茨
F·乌姆巴赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN115706008A publication Critical patent/CN115706008A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造功率半导体器件（1）的方法（200），包括：提供（210）半导体本体（10）；在半导体本体（10）处形成（220）多晶半导体区（141）；在多晶半导体区（141）处形成（230）非晶子层；使非晶子层（142）经受（240）再结晶处理步骤以形成再结晶子层（143）；以及在再结晶子层（143）处形成（250）金属层（111）。

Description

功率半导体器件和功率半导体器件的制造方法
技术领域
本说明书涉及功率半导体器件的实施例和功率半导体器件的制造方法的实施例。本公开的各方面特别涉及金属区和多晶半导体区之间的过渡。
背景技术
现代设备在汽车、消费和工业应用中的许多功能（例如转换电能和驱动电动机或电机）都依赖于功率半导体开关。例如，仅举几个例子，绝缘栅双极晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管已经用于各种应用，包括但不限于功率转换器和电源中的开关。
功率半导体器件通常包括半导体本体，该半导体本体被配置成沿着器件的两个负载端子之间的负载电流路径传导正向负载电流。
此外，在可控功率半导体器件（例如晶体管）的情况下，负载电流路径可以通过通常被称为栅极或控制电极的绝缘电极来控制。例如，在从例如驱动器单元接收到对应的控制信号时，控制电极可以将功率半导体器件设置在正向导通状态和阻断状态之一中。在一些情况下，栅电极可以被包括在功率半导体开关的沟槽内，其中，沟槽可以呈现例如条状配置、或平面配置、或针状配置。
一些功率半导体器件还提供反向导通性；在反向导通状态期间，功率半导体器件传导反向负载电流。这样的器件可以被设计成使正向负载电流能力（在量值方面）基本上与反向负载电流能力相同。提供正向和反向负载电流能力两者的典型器件是反向导通（RC）IGBT。
功率半导体器件通常配备有基于多晶半导体材料的若干电极，例如沟槽电极、场板电极、接触电极、集成电阻器、集成二极管等。这样的电极可以用于各种目的；一些电极可以保持电浮置，其他电极可以连接到限定的电势。例如，所述场板电极可以电连接到功率半导体器件的负载端子，使得场板电极呈现与负载端子相同的电势，例如源极或发射极电势。
鉴于上述情况，可能会发生其中基于多晶半导体材料（例如多晶硅）的电极与包括例如铝、硅和/或铜的金属电连接（例如接触）的情况。这可能会导致多晶半导体材料（例如多晶硅）溶解到金属中。
发明内容
根据一个实施例，一种制造功率半导体器件的方法包括提供半导体本体；在半导体本体处（直接或间接）形成多晶半导体区；在多晶半导体区处形成非晶子层；使非晶子层经受再结晶处理步骤以形成再结晶子层；以及在再结晶子层处（直接或间接）形成金属层。
根据另一实施例，一种功率半导体器件包括：半导体本体；第一端子；金属层；多晶半导体区；以及在金属层和多晶区之间并与这两者接触的子层。子层中的平均晶粒尺寸大于多晶半导体区中的平均晶粒尺寸的120%。另外或作为替代，子层包括例如非掺杂的注入杂质，其质量等于或大于磷离子的质量。
本领域技术人员在阅读以下详细描述并查看附图后应当认识到附加特征和优点。
附图说明
附图中的部分不一定是按比例的，相反重点在于说明本发明的原理。此外，在附图中，相同的附图标记表示对应的部分。在附图中：
图1A至1C示意性和示例性地示出根据若干实施例的功率半导体器件的制造方法；
图2示意性和示例性地示出根据一个或多个实施例的功率半导体器件的垂直横截面的截面；
图3示意性和示例性地示出根据一个或多个实施例的功率半导体器件的垂直横截面的截面；以及
图4示意性和示例性地示出根据一个或多个实施例的功率半导体器件的垂直横截面的截面。
具体实施方式
在以下详细描述中，参考了附图，附图形成了详细描述的一部分，并且在附图中通过图示的方式示出了其中可以实践本发明的具体实施例。
在这方面，例如“顶部”、“底部”、“下方”、“正面”、“后面”、“背面”、“前”、“后”、“上方”等的方向术语可以参考所描述的附图的取向来使用。由于实施例的部分可以以许多不同的取向来定位，所以方向术语用于说明的目的而不是限制。应当理解，在不脱离本发明范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑上的改变。因此，以下详细描述不应被理解为限制性的，并且本发明的范围是由所附权利要求来限定的。
现在将详细参考各种实施例，在附图中示出了实施例的一个或多个示例。每个示例都是作为解释而提供的，并不意味着是对本发明的限制。例如，作为一个实施例的一部分示出或描述的特征可用于其他实施例或与其他实施例结合使用，以产生又一实施例。本发明旨在包括这样的修改和变化。使用特定语言描述这些示例，这些语言不应被解释为是对所附权利要求范围的限制。附图没有按比例绘制，并且仅用于说明的目的。为了清楚起见，如果没有另外说明，则在不同的附图中，相同的元件或制造步骤由相同的附图标记来表示。
本说明书中使用的术语“水平”旨在描述基本上平行于半导体衬底或半导体结构的水平表面的取向。这可以是例如半导体晶片或管芯或芯片的表面。例如，在此提及的第一横向方向X和第二横向方向Y两者都可以是水平方向，其中，第一横向方向X和第二横向方向Y可以彼此垂直。
如本说明书中所使用的术语“垂直”旨在描述基本上垂直于水平表面（即平行于半导体晶片/芯片/管芯的表面的法线方向）布置的取向。例如，本文中提到的垂直方向Z可以是与第一横向方向X和第二横向方向Y两者都垂直的延伸方向。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。或者，可以采用相反的掺杂关系，使得第一导电类型可以是p掺杂的，而第二导电类型可以是n掺杂的。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”和“电连接”旨在描述在半导体器件的两个区、区段、区带、部分或部件之间或在一个或多个器件的不同端子之间或在端子或金属或电极与半导体器件的部分或部件之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语“接触”旨在描述在相应半导体器件的两个元件之间存在直接物理连接；例如，彼此接触的两个元件之间的过渡不包括其他中间元件等。
此外，在本说明书的上下文中，如果没有另外说明，术语“电绝缘”在其一般有效理解的上下文中使用，并且因此旨在描述两个或更多个组件彼此分开定位并且不存在连接这些组件的欧姆连接。然而，彼此电绝缘的组件仍然可以彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合。举例来说，电容器的两个电极可以彼此电绝缘，并且同时例如通过绝缘体（例如电介质）彼此机械和电容耦合。
本说明书中描述的具体实施例涉及功率半导体器件，例如IGBT、RC IGBT、MOSFET、二极管或其派生物，例如，在功率转换器或电源内使用的功率半导体器件。因此，在一个实施例中，这样的功率半导体器件可以被配置成承载要被馈送到负载和/或由功率源提供的负载电流。例如，功率半导体器件可以包括多个功率半导体单元，例如单片集成二极管单元、单片集成二极管单元的派生物、单片集成MOSFET或IGBT单元和/或其派生物。这种二极管/晶体管单元可以集成在功率半导体模块中。多个这样的单元可以构成布置在功率半导体器件的有源区内的单元场。
如在本说明书中使用的术语“功率半导体器件”旨在描述具有高电压阻断和/或高电流承载能力的单个芯片上的功率半导体器件。换言之，本文描述的功率半导体器件的实施例是单芯片功率半导体器件，其被配置用于高电流（通常在安培范围内，例如，高达几安培或高达几十或几百安培）和/或至少20V的高电压（通常200V及以上，例如，高达至少400V或甚至更高，例如，高达至少3kV，或甚至高达10kV或更高）。
例如，下面描述的功率半导体器件可以是被配置成在低、中和/或高电压应用中被用作功率组件的单芯片功率半导体器件。若干单芯片功率半导体器件可以集成在模块中，以便形成功率半导体器件模块，例如用于在低、中和/或高电压应用（例如主要家用电器、通用驱动器、电驱动系、伺服驱动器、牵引、（更高的）功率传输设施等）中安装和使用。
例如，本说明书中使用的术语“功率半导体器件”不是指用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
参考图1A，将描述根据本公开的一个实施例的功率半导体器件的制造方法200。方法200包括以下步骤：提供（参见步骤210）半导体本体；在半导体本体处形成（参见步骤220）多晶半导体区；在多晶半导体区处形成（参见步骤230）非晶子层；使非晶子层经受（参见步骤240）再结晶处理步骤以形成再结晶子层；以及在再结晶子层处形成（参见步骤250）金属层。
本说明书中使用的术语“在…处形成”旨在描述“在…处直接形成”以及“在…处间接形成”。本说明书中使用的术语“在…处形成”关注于两个部分之间的结果所得的机械连接。例如，“在半导体本体处形成多晶半导体区”包括直接接触半导体本体以及间接（不直接）接触半导体本体（例如，其间具有一个或多个层或区）的多晶半导体区的形成。因此，“在半导体本体处形成多晶半导体区”旨在表示“多晶半导体区直接接触半导体本体，或者例如经由在其间的一个或多个层或区来间接接触半导体本体”。这也类似地适用于在再结晶子层处形成金属层。
参考图1B，将更详细地描述功率半导体器件的制造方法200的一个或多个实施例。在第一步骤210中，提供半导体本体10。
在随后的步骤220中，在半导体本体10处形成多晶半导体区141。例如，在半导体本体10的上表面上沉积多晶半导体区141。半导体本体10的所述表面可以包括在其上表面处的一个或多个层，例如一个或多个绝缘层和/或一个或多个钝化层。例如，半导体本体10可以包括在其上表面处的氧化物层（图1B中未示出）。在该示例中，可以沉积多晶半导体区141。
在随后的步骤230中，在多晶半导体区141处形成非晶子层142。例如，使多晶半导体区141经受损伤注入处理步骤。通过损伤注入处理步骤，可以使多晶半导体区141的至少一部分非晶化。换句话说，可以通过使多晶半导体区141的至少一部分非晶化来形成非晶子层142。
随后在步骤240中，使非晶子层142经受再结晶处理步骤以形成再结晶子层143。再结晶子层143可通过使非晶子层142或非晶子层142的至少一部分再结晶来形成。再结晶处理步骤不需要直接在步骤230之后执行。可以在其间执行与多晶半导体区141有关或无关的其他处理步骤。例如，可以执行半导体本体10的其他区域中的注入，并且退火被用于同时激活其他区域中的掺杂剂和进行再结晶。
随后在步骤250中，在再结晶子层143处形成金属层111。例如，金属层111被沉积为与再结晶子层143直接接触，例如在再结晶子层143的表面上。在另一实施例中，金属层111可以被沉积为与再结晶子层143间接接触，例如经由其间的一个或多个层。在金属层111和再结晶子层143之间的所述一个或多个层可以是导电的，以电连接金属层111和再结晶子层143。
参考图1C，描述了功率半导体器件的制造方法的另一实施例。在步骤310中，提供了半导体本体10。
在步骤320中，在半导体本体10处形成例如包括第一氧化物层和/或第一氮化物层的第一绝缘层192。第一绝缘层192可以形成在半导体本体10的表面的至少一部分处。
在步骤330中，在半导体本体10处形成多晶半导体区141。例如，直接在半导体本体10处（直接在半导体本体10的上表面上）和/或间接在半导体本体10处（在第一绝缘层192的表面上并且与半导体本体10机械连接）形成多晶半导体区141。例如，多晶半导体区141被形成为未结构化的，例如在第一绝缘层192以及半导体本体10的上表面之上延伸。
在步骤340中，在多晶半导体区141处形成非晶子层142。例如，使多晶半导体区141经受损伤注入处理步骤。通过损伤注入处理步骤，可以使多晶半导体区141的至少一部分非晶化。
在步骤350中，使非晶子层142经受再结晶处理步骤以形成再结晶子层143。再结晶子层143可通过使非晶子层142或非晶子层142的至少一部分再结晶来形成。
在可选的步骤360中，使多晶半导体区141和再结晶子层143经受结构化步骤。在结构化步骤期间，可以在横向方向上结构化多晶半导体区141和再结晶子层143。例如，可以蚀刻掉多晶半导体区141和再结晶子层143的部分。然而，存在用于结构化多晶半导体材料的已知的不同技术，为了简洁起见，在此不详细描述这些技术。
在可选的步骤370中，在多晶半导体区141和/或再结晶子层143上方形成例如包括第二氧化物层和/或第二氮化物层的第二绝缘层193。第二绝缘层193可以至少形成在再结晶子层143的表面的一部分上方。在第二绝缘层193内，可以形成用于再结晶子层143的至少一个第一开口112。在第二绝缘层193内，至少一个第二开口113用于接触半导体本体10的一部分。
在步骤380中，将金属层111布置在再结晶子层143处。例如，金属层111被布置成与再结晶子层143直接接触。金属层111可以通过第二绝缘层193的至少一个第一开口112接触再结晶子层143。
因此，根据一个实施例，可以提供功率半导体器件，其中，多晶半导体区经由再结晶子层耦合到金属层。通过首先形成非晶子层并通过所述再结晶处理步骤将其至少部分地转换以形成再结晶子层，从而产生再结晶子层。
将参考图2和3说明这种功率半导体器件的示例。然而，首先，将描述上述方法的可选方面。
现在参考图1A至1C。在一个实施例中，形成非晶子层的步骤230包括损伤注入处理步骤。例如，在损伤注入处理步骤期间，可以注入重离子。重离子的质量可以等于或大于磷离子的质量（例如，原子质量大于或等于30,973762 u）。可被注入以形成非晶子层的重离子可以包括氩（Ar）、硼（B）、氖（Ne）、砷（As）、二氟化硼（BF2）、三氢化硼（BH3）中的一种或多种。
在另一实施例中，包括硅（Si）、磷（P）、锗（Ge）、砷（As）、硫（S）和氪（KR）中的一种或多种的离子可被注入以形成非晶子层。
例如，在损伤注入期间应用的剂量大于1×1013cm-2，或大于5×1013cm-2，或大于1×1014cm-2，或大于5×1014cm-2。例如，在损伤注入期间应用的能量大于15keV，或大于30keV，或大于50keV，或大于80keV。
在又一实施例中，形成非晶子层的步骤230包括沉积处理步骤。例如，在沉积处理步骤期间，例如在多晶半导体区的表面上沉积非晶子层。
在步骤220中，多晶半导体区141可以例如被形成为横向结构化或非结构化。在一个实施例中，可以以横向结构化的方式进行沉积，从而使多晶半导体区141被横向结构化。在另一实施例中，可以以横向非结构化的方式进行沉积，从而使多晶半导体区141不被横向结构化。在一些实施例中，步骤220可以包括结构化步骤，在该步骤期间执行多晶半导体区141的横向结构化。例如，在结构化步骤期间，去除先前未结构化的多晶半导体区141的部分，从而使多晶半导体区141被横向结构化。取决于相应的实施例，可以在多晶半导体区141被横向结构化或非结构化的情况下执行步骤230，特别是损伤注入步骤。
在一个实施例中，损伤注入作为无掩模或覆盖注入被执行到非结构化多晶半导体区141中。在这种情况下，注入不会改变或影响多晶半导体区141下方的任何层，如半导体本体10、第一绝缘层192、或者其他层或半导体区。在注入之后，多晶半导体区141与非晶子层142一起可以被横向结构化。在注入之后执行该结构化，多晶半导体区141的稍后去除的部分可以用作掩模。
在另一实施例中，损伤注入作为无掩模或覆盖注入被执行到结构化的多晶半导体区141中。例如，基于无掩模的注入，注入的离子不仅被引导到多晶半导体区，而且还被引导到半导体本体的其他区。因此，在一个示例中，执行损伤注入以不仅形成非晶子层，而且在半导体本体中形成掺杂半导体区101。
可以基于非晶化处理步骤或者基于沉积处理步骤来形成非晶子层。在后一种情况下，多晶半导体区被（附加的）非晶子层覆盖，并且在前一种情况下，多晶半导体区的上部被“转换”成非晶子层。
非晶子层142至少部分地或完全地再结晶，以形成再结晶子层143。例如，这种再结晶基于温度退火处理步骤。
多晶半导体区141可以基于硅。在其他实施例中，多晶半导体区141基于不同于硅的半导体材料。
金属层可以基于铝（Al）、硅（Si）和铜（Cu）中的至少一种。例如，金属层可以包括Al、AlSi、AlSiCu或AlCu。例如，基于已经再结晶的非晶子层142，可以防止硅溶解到AlSiCu中。
图2、3和4示出了功率半导体器件1的实施例。参考图2、3和4，功率半导体器件1具有半导体本体10、以及例如耦合到其的第一端子11和第二端子12。第一端子11和第二端子12两者在图4中都未示出。
第一端子11可以是负载端子，并且第二端子12也可以是负载端子。在一些实施例中，半导体器件1还可以包括控制端子。
如果端子11和12两者都被实现为负载端子，则功率半导体器件1可被配置用于在第一负载端子11和第二负载端子12之间传导负载电流。第一负载端子11可被布置在半导体本体10的第一侧110处，其中，第一侧110可以是正面。第二负载端子12也可以布置在半导体本体10的第一侧110处，或者，如所示出的，布置在半导体本体10的第二侧120处，其中，第二侧120可以是背面。
在一个实施例中，金属层111可以是第一端子11的部分或连接到第一端子11。在其他实施例中，金属层111或金属层111的部分可以不电连接到第一端子11或甚至与第一端子11电绝缘。金属层111可以基于铝（Al）、硅（Si）及铜（Cu）中的至少一种。例如，金属层111可以包括Al、AlSi、AlSiCu或AlCu。第一端子11可以基于铝（Al）、硅（Si）和铜（Cu）中的至少一种。例如，第一端子11可以包括Al、AlSi、AlSiCu或AlCu。
半导体本体10可以呈现任何配置，例如二极管配置、MOSFET配置、IGBT配置或其派生物。根据配置，半导体本体10可以包括若干掺杂区。这些配置对于本领域技术人员来说是基本上已知的，因此在此将不进行更详细描述。在一般层面上，半导体本体10可以包括在第一侧110处的第一掺杂区101和在第一侧110处的第二区102。典型地，半导体本体10的主要部分由漂移区100形成。例如，金属层111可以被布置在第一侧110上。
在一个实施例中，功率半导体器件1包括所述多晶半导体区141。例如，多晶半导体区141例如与子层143一起形成了源极沟槽电极（参见图2）、场板电极（参见图3）、平面场板电极（参见图4）或控制沟槽电极（参见图2）中的一个。多晶半导体区141可以布置在功率半导体器件1的有源区中、功率半导体器件1的边缘终端区（其可以围绕有源区）中、和/或有源区与边缘终端区之间的过渡区中。
例如，在二极管的情况下，第一掺杂区101可以是第二导电类型的阳极区（并且可以省略第二掺杂区102），漂移区100是第一导电类型的，并且第二侧处的第三掺杂区108是场阻止区，其也是第一导电类型的但是与漂移区100相比呈现更大的掺杂剂浓度。
在IGBT或MOSFET的情况下，第一掺杂区101可以是第一导电类型的源极区，第二掺杂区102可以是第二导电类型的本体区。第一端子11可以基于绝缘层191与半导体本体分开。例如，多晶半导体区141例如与子层143一起可以在沟槽14中形成源电极或控制电极，并且可以基于沟槽绝缘体144（参见图2）与半导体本体10隔离。沟槽14内的电极（例如源电极或控制电极）经由金属层111接触。在源电极的情况下，金属层111可以接触第一负载端子11，并且在控制电极的情况下，金属层111可以接触控制端子。
或者，同样在IGBT或MOSFET的情况下，多晶半导体区141例如与子层143一起可以形成基于绝缘层191（参见图3）或第一绝缘层192（参见图4）与半导体本体10分开的场板电极。作为替代，多晶半导体区141可以形成栅极浇道（gaterunner）、源极浇道（sourcerunner）、二极管、电阻器、互连、栅极结构或晶体管（TFT）。
图2、3和4中所示的功率半导体器件1的部分可以根据上述方法的实施例来形成。
在多晶半导体区141形成场板电极并且第一端子11被配置为负载端子的情况下，多晶半导体区141可以例如利用低欧姆连接（例如小于60欧姆）或者利用高欧姆连接（例如60至500欧姆）电连接到第一端子11，或者多晶半导体区141可以与第一端子11电绝缘。
在多晶半导体区141形成控制电极的情况下，多晶半导体区141可以电连接到控制端子。
仍然参考图2、3和4，在一个实施例中，功率半导体器件1还包括在金属层111和多晶区141之间并与这两者接触的子层143。在一个实施例中，子层143是根据上述方法的实施例而形成的再结晶子层。也就是说，子层143可以通过使多晶半导体区141的一部分经受非晶化处理步骤和随后的再结晶处理步骤而产生。子层143可以将半导体区141与金属层111分开。作为在再结晶处理步骤期间材料性质改性的结果，子层143可形成针对金属层111的溶解屏障。
在一个实施例中，子层143中的平均晶粒尺寸大于多晶半导体区141中的平均晶粒尺寸的120%。子层143中的平均晶粒尺寸可以甚至大于多晶半导体区141中的平均晶粒尺寸的140%，或者甚至大于160%。子层143可以将半导体区141与金属层111分开。由于不同的晶粒尺寸，子层143可以形成针对金属层111的溶解屏障。
例如，金属层111可以通过第二绝缘层193与子层143部分地分开，仅通过第二绝缘层193的至少一个第一开口112接触子层143。例如，金属层111可以通过第二绝缘层193与半导体本体10分开，可选地仅通过第二绝缘层193的至少一个第二开口113接触半导体本体10的一部分。
根据一个实施例，除了规定相关的晶粒尺寸之外或作为其替代，子层143还可以包括注入杂质，其具有等于或大于磷离子质量的质量。注入杂质可以包括氩（Ar）、硼（B）、氖（Ne）、砷（As）、二氟化硼（BF2）、三氢化硼（BH3）中的一种或多种。或者，子层143中的注入杂质包括硅（Si）、磷（P）、锗（Ge）、砷（As）、硫（S）和氪（KR）中的一种或多种。在一个实施例中，子层143中所包括的（较重的）注入杂质在多晶半导体区141中不存在。在一个实施例中，子层143中所包括的非掺杂注入杂质的平均浓度是多晶半导体区141中的非掺杂注入杂质的平均浓度的至少10倍或者甚至100倍那么大。在注入之后，分子当然可以分成更小的分子和/或原子。例如，在完全制造的半导体中，BF2可分成硼和氢而存在，或者，BH3可分成硼和氢而存在。注入杂质可以例如由离子注入过程来产生。
在一个实施例中，子层143的厚度在多晶区141的厚度的20%至100%的范围内，或者在多晶区141的厚度的20%至90%的范围内，或者在20%至80%的范围内，或者在20%至50%的范围内。作为替代或补充，子层143的厚度可以大于50nm或甚至大于100nm。
在一个实施例中，第一掺杂半导体区101被布置成与多晶半导体区141相邻，并且包括与子层143中相同类型的注入杂质。即，可以基于联合处理步骤来形成第一掺杂半导体区101和子层143。例如，为了形成非晶子层142而执行的所述损伤注入处理步骤被用于同时形成第一掺杂半导体区101。
如图4所示，半导体本体10可以可选地包括掺杂区130，例如沟道阻止区或p环区130。例如，掺杂的沟道阻止区或p环区130可以是第二导电类型的。掺杂的沟道阻止或p环区130可以布置在功率半导体器件1的边缘终端区（其可以围绕有源区）中、和/或在有源区与边缘终端区之间的过渡区中。金属层111可以将掺杂的沟道阻止或p环区130与多晶半导体区141电连接，从而形成场板。第二绝缘层193可以包括至少一个第二开口113，用于接触半导体本体10内的掺杂的沟道阻止或p环区130。
如上所述，功率半导体器件1可以呈现各种配置，例如二极管配置、MOSFET配置、IGBT配置、或从这些基本配置导出的配置。因此，第一端子11可以是负载端子（例如发射极端子、源极端子或阳极端子）、或控制端子（例如栅极端子）。多晶半导体区141可以相应地形成例如包括在沟槽14中并且与半导体本体10绝缘的电极（例如，源极沟槽电极或栅极沟槽电极）、或者电连接到第一端子的场板电极、或者接触半导体本体10的一部分的接触部（例如，传感器电极或接触插塞）。
不管多晶半导体区141的位置、尺寸、配置和功能如何，由于子层143，可以避免或减少其半导体材料溶解到金属层111中。
以上，对与功率半导体器件相关的实施例及其对应的制造方法进行了说明。例如，这些功率半导体器件是基于硅（Si）的。因此，单晶半导体区或层（例如半导体本体10及其区/区带，例如区等）可以是单晶Si区或Si层。在其他实施例中，可以采用多晶或非晶硅。例如，掺杂剂浓度和掺杂剂剂量的上述值与选择Si作为半导体本体10的材料的实施例相关。
然而，应当理解，半导体本体10及其区/区带可以由适合于制造半导体器件的任何半导体材料制成。这种材料的示例包括但不限于基本半导体材料（例如硅（Si）或锗（Ge））、IV族化合物半导体材料（例如碳化硅（SiC）或硅锗（SiGe））、二元、三元或四元III-V半导体材料（例如氮化镓（GaN）、砷化镓（GaAs）、氮化铝镓（AlGaN）和氮化铝铟（AlInN））。对于功率半导体开关应用，目前主要使用Si、SiC、GaAs和GaN材料。
根据其他实施例，掺杂剂注入步骤可以是该方法的一部分，掺杂剂注入步骤与损伤注入处理步骤分开。在掺杂剂注入步骤期间，可以注入与损伤注入处理步骤期间不同的离子。在损伤注入处理步骤期间注入的物质可以是非掺杂的。例如，在损伤注入处理步骤期间注入非掺杂物质（例如氖、氩、氪、氙），并且在掺杂剂注入步骤期间注入掺杂物质（例如磷、砷、锑、硼、铟、铝、镓中的至少一种）。
例如，可以在形成230非晶子层142之后，或者更具体地，在损伤注入处理步骤之后，执行掺杂剂注入步骤。在另一示例中，可以在再结晶处理步骤之后执行掺杂剂注入步骤。可以在再结晶子层处形成250金属层之前执行掺杂剂注入步骤。
例如，可以在形成230非晶子层142之前，或者更具体地，在损伤注入处理步骤之前，执行掺杂剂注入步骤。此外，可以在形成230非晶子层142之前，或者更具体地，在损伤注入处理步骤之前，激活在掺杂剂注入步骤期间注入的掺杂剂。
为了便于描述，使用例如“下方”、“下部”、“下”、“上方”、“上部”等的空间相对术语来解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了与图中所描绘的那些不同的取向之外的相应器件的不同取向。此外，例如“第一”、“第二”等术语也用于描述各种元件、区、区段等，并且也不是限制性的。在整个描述中，相同的术语指相同的元件。
如本文所用，术语“具有”、“含有”、“包含”、“包括”、“呈现”等是开放式术语，其指示存在所述元件或特征，但不排除另外的元件或特征。
考虑到变化和应用的上述范围，应当理解，本发明不受前面描述的限制，也不受附图的限制。相反，本发明仅由所附权利要求及其合法等同物来限制。

Claims (25)

1.一种制造功率半导体器件（1）的方法（200），所述方法包括：
-提供（210）半导体本体（10）；
-在所述半导体本体（10）处形成（220）多晶半导体区（141）；
-在所述多晶半导体区（141）处形成（230）非晶子层（142）；
-使所述非晶子层经受（240）再结晶处理步骤以形成再结晶子层（143）；
-在所述再结晶子层（143）处形成（250）金属层（111）。
2.根据权利要求1所述的方法（200），其中，形成（230）所述非晶子层包括损伤注入处理步骤。
3.根据权利要求2所述的方法（200），其中，所述损伤注入处理步骤包括注入重离子。
4.根据权利要求3所述的方法（200），其中，所述重离子的质量等于或大于磷离子的质量。
5.根据前述权利要求2至4中任一项所述的方法（200），其中，所述重离子包括氩Ar、硼B、氖Ne、砷As、二氟化硼BF2、三氢化硼BH3中的一种或多种。
6.根据前述权利要求2至5中任一项所述的方法（200），其中，在损伤注入期间应用的剂量大于1×1013cm-2，和/或其中，在损伤注入期间应用的能量大于15keV。
7.根据前述权利要求2至6中任一项所述的方法（200），其中，
-所述多晶半导体区（141）被形成为（220）横向非结构化的层，并且
-所述损伤注入作为无掩模注入来执行。
8.根据前述权利要求2至6中任一项所述的方法（200），其中，
-形成（220）所述多晶半导体区（141）的步骤包括结构化步骤，在所述结构化步骤期间执行所述多晶半导体区（141）的横向结构化，并且
-所述损伤注入作为无掩模注入来执行，以在半导体本体（10）中形成与横向结构化的多晶半导体区（141）相邻的掺杂半导体区（101）。
9.根据权利要求1所述的方法（200），其中，形成（230）所述非晶子层包括沉积处理步骤或非晶化处理步骤。
10.根据前述权利要求中任一项所述的方法（200），其中，所述再结晶处理步骤（240）包括温度退火处理步骤。
11.根据前述权利要求中任一项所述的方法（200），其中，所述多晶半导体区（141）是基于硅的。
12.根据前述权利要求中任一项所述的方法（200），其中，所述金属层（111）包括Al、Cu、AlSi、AlSiCu或AlCu。
13.根据前述权利要求中任一项所述的方法（200），包括以下附加步骤中的至少一个：
-在所述半导体本体（10）处形成第一绝缘层（191，192），其中，在形成（220）所述多晶半导体区（141）的步骤期间，所述多晶半导体区（141）至少部分地形成在所述第一绝缘层（191，192）上方，以及
-在所述再结晶子层（143）处形成第二绝缘层（193），其中，在形成（250）所述金属层（111）的步骤期间，所述金属层（111）至少部分地形成在所述第二绝缘层（193）上方。
14.根据前述权利要求2至8中任一项所述的方法（200），还包括与所述损伤注入处理步骤分开的掺杂剂注入步骤。
15.根据权利要求14所述的方法（200），其中，在所述损伤注入处理步骤期间注入的物质是非掺杂的。
16.根据权利要求14所述的方法（200），其中，在所述再结晶处理步骤之后执行所述掺杂剂注入步骤。
17.根据权利要求14所述的方法（200），其中，在所述损伤注入处理步骤之前执行所述掺杂剂注入步骤。
18.一种功率半导体器件（1），包括：
-半导体本体（10）；
-第一端子（11）；
-金属层（111）；
-多晶半导体区（141）；以及
-子层（143），所述子层（143）在所述金属层（111）和所述多晶半导体区（141）之间并与这两者接触，
o其中，所述子层（143）中的平均晶粒尺寸大于所述多晶半导体区（141）中的平均晶粒尺寸的120%；和/或其中
o所述子层（143）包括非掺杂注入杂质，所述非掺杂注入杂质的质量等于或大于磷离子的质量。
19.根据权利要求18所述的功率半导体器件（1），其中，
-所述功率半导体器件（1）具有IGBT配置、MOSFET配置或二极管配置中的一个；
-所述第一端子（11）是发射极端子、源极端子、栅极端子或阳极端子中的一个；
-所述多晶半导体区（141）形成：
o包括在沟槽（14）中并且与所述半导体本体（10）绝缘的电极；或
o与所述第一端子（11）电连接的场板电极；或
o接触所述半导体本体（10）的一部分的接触部。
20.根据权利要求18所述的功率半导体器件（1），其中，
-所述功率半导体器件（1）具有IGBT配置、MOSFET配置或二极管配置中的一个；
-所述第一端子（11）是发射极端子、源极端子、栅极端子或阳极端子中的一个；
-所述金属层（111）与所述第一端子（11）绝缘；
-所述多晶半导体区（141）形成：
o包括在沟槽（14）中并且与所述半导体本体（10）绝缘的电极；或
o经由所述金属层（111）电连接到所述半导体本体（10）中的掺杂区（130）的场板电极；或
o接触所述半导体本体（10）的一部分的接触部；或
o栅极浇道、源极浇道、二极管、电阻器、互连、栅极结构。
21.根据权利要求18或20所述的功率半导体器件（1），其中，所述子层（143）的厚度在所述多晶半导体区（141）的厚度的20%到100%的范围内和/或大于50nm。
22.根据前述权利要求18至21中任一项所述的功率半导体器件（1），其中，所述注入杂质包括氩Ar、硼B、氖Ne、砷As、二氟化硼BF2、三氢化硼BH3中的一种或多种。
23.根据前述权利要求18至22中任一项所述的功率半导体器件（1），其中，所述子层（143）是通过使所述多晶半导体区（141）的一部分经受非晶化处理步骤和随后的再结晶处理步骤（240）而产生的。
24.根据前述权利要求18至23中任一项所述的功率半导体器件（1），还包括第一掺杂半导体区（101），所述第一掺杂半导体区与所述多晶半导体区（141）相邻并且包括与所述子层（143）中相同类型的注入杂质。
25.根据前述权利要求18至24中任一项所述的功率半导体器件（1），其中，包括在所述子层（143）中的所述非掺杂注入杂质的平均浓度是所述多晶半导体区（141）中的所述非掺杂注入杂质的平均浓度的至少5倍那么大。
CN202210966800.3A 2021-08-12 2022-08-12 功率半导体器件和功率半导体器件的制造方法 Pending CN115706008A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021121043.7 2021-08-12
DE102021121043.7A DE102021121043A1 (de) 2021-08-12 2021-08-12 Leistungshalbleiterbauelement Verfahren zum Herstellen eines Leistungshalbleiterbauelements

Publications (1)

Publication Number Publication Date
CN115706008A true CN115706008A (zh) 2023-02-17

Family

ID=85040185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210966800.3A Pending CN115706008A (zh) 2021-08-12 2022-08-12 功率半导体器件和功率半导体器件的制造方法

Country Status (4)

Country Link
US (1) US20230048908A1 (zh)
JP (1) JP2023026375A (zh)
CN (1) CN115706008A (zh)
DE (1) DE102021121043A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312346A (ja) 1996-05-23 1997-12-02 Sony Corp 半導体装置およびその製造方法
US7344962B2 (en) 2005-06-21 2008-03-18 International Business Machines Corporation Method of manufacturing dual orientation wafers
JP7355526B2 (ja) 2019-05-28 2023-10-03 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
DE102021121043A1 (de) 2023-02-16
JP2023026375A (ja) 2023-02-24
US20230048908A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US8878343B2 (en) Semiconductor device with an integrated poly-diode
CN108630665B (zh) 功率半导体器件
US9859378B2 (en) Semiconductor device with reduced emitter efficiency
US10529809B2 (en) Method of manufacturing a power semiconductor device
US20180114830A1 (en) High Voltage Termination Structure of a Power Semiconductor Device
US20170301763A1 (en) Power Semiconductor Device Trench Having Field Plate and Gate Electrode
US20230307554A1 (en) Power Diode and Method of Manufacturing a Power Diode
US10636900B2 (en) High voltage termination structure of a power semiconductor device
US11888061B2 (en) Power semiconductor device having elevated source regions and recessed body regions
US20220271132A1 (en) Mesa Contact for MOS Controlled Power Semiconductor Device and Method of Producing a Power Semiconductor Device
US20230048908A1 (en) Power Semiconductor Device and Method of Producing a Power Semiconductor Device
US11264459B2 (en) Power semiconductor device
US10615040B2 (en) Superjunction structure in a power semiconductor device
US20230087353A1 (en) Power Semiconductor Device and Method of Producing a Power Semiconductor Device
US20240030323A1 (en) Power Semiconductor Device and Method of Producing a Power Semiconductor Device
US11728420B2 (en) Mesa contact for a power semiconductor device and method of producing a power semiconductor device
US10658457B2 (en) Power semiconductor device having an SOI island
US20220069079A1 (en) Mesa Contact for MOS Controlled Power Semiconductor Device
US11322587B2 (en) Method of processing a power semiconductor device
US10665705B2 (en) Semiconductor device with deep diffusion region
CN115148798A (zh) 用于mos控制的功率半导体器件的单元设计

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication