DE102017123846A1 - Oxid-Peeling Stopper - Google Patents

Oxid-Peeling Stopper Download PDF

Info

Publication number
DE102017123846A1
DE102017123846A1 DE102017123846.8A DE102017123846A DE102017123846A1 DE 102017123846 A1 DE102017123846 A1 DE 102017123846A1 DE 102017123846 A DE102017123846 A DE 102017123846A DE 102017123846 A1 DE102017123846 A1 DE 102017123846A1
Authority
DE
Germany
Prior art keywords
insulating layer
die
power semiconductor
trench
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017123846.8A
Other languages
English (en)
Other versions
DE102017123846B4 (de
Inventor
Christof Altstaetter
Oliver Blank
Ingmar Neumann
Rudolf Rothmaler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102017123846.8A priority Critical patent/DE102017123846B4/de
Priority to CN201811189071.5A priority patent/CN109671682A/zh
Priority to US16/159,372 priority patent/US11114384B2/en
Publication of DE102017123846A1 publication Critical patent/DE102017123846A1/de
Application granted granted Critical
Publication of DE102017123846B4 publication Critical patent/DE102017123846B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/38Removing material by boring or cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Leistungshalbleiter-Die (100) weist Folgendes auf: einen Halbleiterkörper (10), eine Isolationsschicht (11) auf dem Halbleiterkörper (10), eine Passivierungsstruktur (13), die oberhalb der Isolationsschicht (11) angeordnet ist, so dass ein erster Isolationsschicht-Teilabschnitt (1111), der sich zu einer Kante (105) des Leistungshalbleiter-Dies (100) erstreckt, freiliegt, und eine Unterbrechungsstruktur (12) im ersten Isolationsschicht-Teilabschnitt (1111).

Description

  • TECHNISCHES GEBIET
  • Diese Spezifikation betrifft Ausführungsformen eines Leistungshalbleiter-Dies, Ausführungsformen eines Halbleiterwafers und Ausführungsformen eines Verfahrens zum Verarbeiten eines Halbleiterwafers. Insbesondere betrifft diese Patentschrift Ausführungsformen eines Leistungshalbleiter-Dies, der Mittel zum Blockieren eines Oxidabziehens (sog. Oxid-Peeling), das während eines Waferschneid-Verarbeitungsschritts auftreten kann, umfasst.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Endverbraucher- und Industrieanwendungen in der Art des Umwandelns elektrischer Energie und des Antreibens eines Elektromotors oder einer elektrischen Maschine beruhen auf Leistungshalbleitervorrichtungen.
  • Beispielsweise wurden Bipolartransistoren mit isoliertem Gate (IGBT), MetallOxid-Halbleiter-Feldeffekttransistoren (MOSFET) und Dioden, um einige zu nennen, für verschiedene Anwendungen verwendet, einschließlich Schalter in Stromversorgungen und Leistungswandlern, jedoch ohne Einschränkung auf diese.
  • Eine Leistungshalbleitervorrichtung umfasst gewöhnlich einen Halbleiterkörper,der dafür ausgelegt ist, einen Laststrom entlang einem Laststromweg zwischen zwei Lastanschlüssen der Vorrichtung zu leiten. Ferner kann der Laststromweg durch eine isolierteElektrode, die manchmal als Gate-Elektrode bezeichnet wird, gesteuert werden. Beispielsweise kann die Steuerelektrode nach dem Empfang eines entsprechenden Steuersignals beispielsweise von einer Treibereinheit die Leistungshalbleitervorrichtung entweder in einen leitenden Zustand oder einen blockierenden Zustand versetzen.
  • In bezug auf den Herstellungsprozess werden mehere Leistungshalbleiter-Dies gewöhnilch gleichzeitig innerhalb eines einzigen Wafers verarbeitet, d. h. der Halbleiterwafer kann, nachdem er verarbeitet wurde, mehrere Leistungshalbleiter-Dies aufweisen.
  • Der Wafer wird dann einem Zerlegungsverarbeitungsschritt, beispielweise einem Schneidschritt, unterzogen, und er wird in die mehreren getrennten Dies zerlegt. Nach einer Qualitätsprüfung können die Dies dann in Baugruppen eingeschlossen werden und anschließend an den Kunden ausgeliefert werden.
  • Bei der Qualitätsprüfung kann geprüft werden, ob der Die während des Zerlegungsverarbeitungsschritts beschädigt wurde. Beispielsweise kann während des Schneidens eine Isolationsschicht, die dem Schneiden (beispielsweise einem Laserschneiden) ausgesetzt war, beschädigt werden.
  • Beispielsweise wird der Die, falls er als beschädigt angesehen wird bzw. falls nicht zuverlässig gewährleistet werden kann, dass der Die nicht beschädigt wurde, nicht in eine Baugruppe eingebracht, sondern weggeworfen.
  • KURZFASSUNG
  • Bestimmte Aspekte der vorliegenden Patentschrift beziehen sich auf eine sichtbar angeordnete Unterbrechungsstruktur, die beispielsweise dafür ausgelegt ist, ein Abziehen einer Isolationsschicht zu blockieren.
  • Gemäß einer Ausführungsform umfasst ein Leistungshalbleiter-Die einen Halbleiterkörper, eine Isolationsschicht auf dem Halbleiterkörper, eine Passivierungsstruktur, die oberhalb der Isolationsschicht angeordnet ist, so dass ein erster Isolationsschicht-Teilabschnitt, der sich zu einer Kante des Leistungshalbleiter-Dies erstreckt, freiliegt, und eine Unterbrechungsstruktur im ersten Isolationsschicht-Teilabschnitt.
  • Gemäß einer weiteren Ausführungsform umfasst ein Halbleiterwafer einen Halbleiterkörper, eine Isolationsschicht auf dem Halbleiterkörper, ein Die-Gebiet mit einem Leistungshalbleiter-Die, ein Schneidgebiet, das angrenzend an das Die-Gebiet angeordnet ist, eine Passivierungsstruktur, die oberhalb der Isolationsschicht angeordnet ist, so das ein Abschnitt der Isolationsschicht freiliegt, wobei sich ein erster Teilabschnitt des freiliegenden Isolationsschichtabschnitts in das Die-Gebiet erstreckt und wobei sich ein zweiter Teilabschnitt des freiliegenden Isolationsschichtabschnitts in das Schneidgebiet erstreckt, und eine Unterbrechungsstruktur im ersten Isolationsschicht-Teilabschnitt.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren das Bereitstellen eines Halbleiterwafers. Der bereitgestellte Halbleiterwafer weist Folgendes auf: einen Halbleiterkörper, eine Isolationsschicht auf dem Halbleiterkörper, ein Die-Gebiet mit einem Leistungshalbleiter-Die, ein Schneidgebiet, das angrenzend an das Die-Gebiet angeordnet ist, eine Passivierungsstruktur, die oberhalb der Isolationsschicht angeordnet ist, so das ein Abschnitt der Isolationsschicht freiliegt, wobei sich ein erster Teilabschnitt des freiliegenden Isolationsschichtabschnitts in das Die-Gebiet erstreckt und wobei sich ein zweiter Teilabschnitt des freiliegenden Isolationsschichtabschnitts in das Schneidgebiet erstreckt, und eine Unterbrechungsstruktur im ersten Isolationsschicht-Teilabschnitt. Beim Verfahren wird der Halbleiterwafer ferner entlang dem Schneidgebiet geschnitten, während die Unterbrechungsstruktur zumindest teilweise aufrechterhalten wird.
  • Fachleute werden zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und bei Betrachtung der anliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgerecht, wobei der Nachdruck vielmehr auf das Erläutern von Grundgedanken der Erfindung gelegt wird. Überdies bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile. Es zeigen:
    • 1 schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts eines Halbleiterwafers gemäß einigen Ausführungsformen,
    • 2 schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion eines Halbleiterwafers gemäß einigen Ausführungsformen,
    • 3A schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts eines Leistungshalbleiter-Dies gemäß einigen Ausführungsformen,
    • 3B schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion eines Leistungshalbleiter-Dies gemäß einigen Ausführungsformen,
    • 4 schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion eines Halbleiterwafers gemäß einigen Ausführungsformen,
    • die 5 - 6 jeweils schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts eines Halbleiterwafers gemäß einigen Ausführungsformen,
    • 7 schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts eines Leistungshalbleiter-Dies gemäß einigen Ausführungsformen und
    • 8 schematisch und beispielhaft ein Flussdiagramm eines Verfahrens zur Verarbeitung eines Halbleiterwafers gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die anliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und worin beispielhaft spezifische Ausführungsformen dargestellt sind, in denen die Erfindung verwirklicht werden kann.
  • In dieser Hinsicht können die Richtung betreffende Begriffe, wie „oben“, „unten“, „unterhalb“, „vorne“, „hinten“, „rückseitig“, „vorausgehend“, „nachfolgend“, „unterhalb“, „oberhalb“ usw., mit Bezug auf die Orientierung der beschriebenen Figuren verwendet werden. Weil Teile von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, werden die die Richtung betreffenden Begriffe nur zur Erläuterung verwendet und sollten in keiner Weise als einschränkend angesehen werden. Es sei bemerkt, dass auch andere Ausführungsformen verwendet werden können und dass strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht als einschränkend anzusehen, und der Schutzumfang der vorliegenden Erfindung ist durch die anliegenden Ansprüche definiert.
  • Es wird nun detailliert auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel dient der Erklärung und soll die Erfindung nicht einschränken. Beispielsweise können Merkmale, die als Teil einer Ausführungsform erläutert oder beschrieben sind, bei anderen Ausführungsformen oder in Zusammenhang mit anderen Ausführungsformen verwendet werden, um eine weitere Ausführungsform zu erhalten. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Abänderungen enthält. Die Beispiele werden unter Verwendung eines spezifischen Sprachgebrauchs beschrieben, der nicht als den Schutzumfang der anliegenden Ansprüche einschränkend auszulegen ist. Die Zeichnung ist nicht maßstabsgerecht und dient nur der Veranschaulichung. Aus Gründen der Klarheit wurden die gleichen Elemente oder Herstellungsschritte in den verschiedenen Zeichnungsbestandteilen mit den gleichen Bezugszahlen bezeichnet, sofern nichts anderes angegeben ist.
  • Der in dieser Patentschrift verwendete Begriff „horizontal“ soll eine Orientierung beschreiben, die im Wesentlichen parallel zu einer horizontalen Fläche eines Halbleitersubstrats oder einer Halbleiterstruktur ist. Diese kann beispielsweise die Oberfläche eines Halbleiterwafers oder -dies sein. Beispielsweise können sowohl die erste laterale X-Richtung als auch die zweite laterale Y-Richtung, die nachstehend erwähnt werden, horizontale Richtungen sein, wobei die erste laterale X-Richtung und die zweite laterale Y-Richtung senkrecht zueinander sein können.
  • Der in dieser Patentschrift verwendete Begriff „vertikal“ soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zur horizontalen Fläche angeordnet ist, d.h. parallel zur Normalenrichtung der Oberfläche des Halbleiterwafers. Beispielsweise kann die nachstehend erwähnte Z-Verlaufsrichtung eine Verlaufsrichtung sein, die senkrecht sowohl zur ersten lateralen X-Richtung als auch zur zweiten lateralen Y-Richtung ist.
  • In Zusammenhang mit der vorliegenden Patentschrift sollen die Begriffe „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass es eine niederohmige elektrische Verbindung oder einen niederohmigenStromweg zwischen zwei Gebieten, Sektoren, Zonen, Abschnitten oder Teilen der hier beschriebenen Vorrichtung gibt.Ferner soll in Zusammenhang mit der vorliegenden Patentschrift der Begriff „in Kontakt“ beschreiben, dass es eine direkte physikalische Verbindung zwischen zwei Elementen der jeweiligen Halbleitervorrichtung gibt, wobei beispielsweise ein Übergang zwischen zwei in Kontakt miteinander stehenden Elementen kein weiteres Zwischenelement oder dergleichen einschließen kann.
  • Zusätzlich wird in Zusammenhang mit der vorliegenden Patentschrift der Begriff „elektrische Isolation“, falls nichts anderes erwähnt wird, in Zusammenhang mit seinem allgemein gültigen Verständnis verwendet und soll demgemäß beschreiben, dass zwei oder mehr Komponenten getrennt voneinander angeordnet sind und dass es keine ohmsche Verbindung gibt, die diese Komponenten verbindet. Komponenten, die elektrisch voneinander isoliert sind, können jedoch nichtsdestoweniger miteinander gekoppelt sein, beispielsweise mechanisch und/oder kapazitiv und/oder induktiv gekoppelt sein. Um ein Beispiel zu geben, können zwei Elektroden eines Kondensators voneinander elektrisch isoliert sein und gleichzeitig mechanisch und kapazitiv miteinander gekoppelt sein, beispielsweise durch eine Isolation, beispielsweise ein Dielektrikum.
  • Spezifische in dieser Patentschrift beschriebene Ausführungsformen betreffen ohne Einschränkung einen Leistungshalbleiter-Die, beispielsweise einen Leistungshalbleiter-Die, der innerhalb eines Leistungswandlers oder einer Stromversorgung verwendet werden kann. Dementsprechend kann ein solcher Die gemäß einer Ausführungsform dafür ausgelegt werden, einen Laststrom zu tragen, der einer Last zuzuführen ist und/oder durch eine Stromquelle bereitgestellt wird. Beispielsweise kann der Die eine oder mehrere aktive Leistungshalbleiterzellen in der Art einer monolithisch integrierten Diodenzelle und/oder einer monolithisch integrierten Transistorzelle und/oder einer monolithisch integrierten IGBT-Zelle und/oder einer monolithisch integrierten RC-IGBT-Zelle und/oder einer monolithisch integrierten MOS-Gated-Diode(MGD)-Zelle und/oder einer monolithisch integrierten MOSFET-Zelle und/oder Ableitungen davon umfassen. Mehrere solcher Diodenzellen und/oder solcher Transistorzellen können im Die integriert werden.
  • Der in dieser Patentschrift verwendete Begriff „Leistungshalbleiter-Die“ soll einen einzelnen Die mit hohen Spannungsblockier- und/oder hohen Stromführungsfähigkeiten beschreiben. Mit anderen Worten ist ein solcher Leistungshalbleiter-Die für einen hohen Strom, typischerweise im Amperebereich, beispielsweise bis zu 5 oder 100 Ampere, und/oder für Spannungen typischerweise oberhalb von 15 V, typischer bis zu 40 V und darüber, beispielsweise bis zu wenigstens 500 V oder mehr als 500 V, beispielsweise wenigstens 600 V oder wenigstens einige kV, beispielsweise im Fall eines Hochleistungs-IGBT, vorgesehen.
  • Beispielsweise kann der nachstehend beschriebene Leistungshalbleiter-Die ein Die sein, der dafür ausgelegt ist, als Leistungskomponente bei einer Nieder-, Mittel- und/oder Hochspannungsanwendung verwendet zu werden. Beispielsweise betrifft der in dieser Patentschrift verwendete Begriff „Leistungshalbleiter-Die“ keine logischen Halbleitervorrichtungen, die beispielsweise zum Speichern von Daten, zum Berechnen von Daten und/oder für andere Typen einer halbleiterbasierten Datenverarbeitung verwendet werden.
  • 1 zeigt schematisch und beispielhaft einen vertikalen Querschnitt eines Halbleiterwafers 200, und 2 zeigt schematisch und beispielhaft eine horizontale Projektion des Halbleiterwafers 200 gemäß einer oder mehreren Ausführungsformen. Nachfolgend wird sowohl auf 1 als auch auf 2 Bezug genommen.
  • Der Halbleiterwafer 200 weist einen Halbleiterkörper 10 auf. Der Halbleiterkörper 10 beruht beispielsweise auf Silicium (Si). Gemäß einer anderen Ausführungsform beruht der Halbleiterkörper 10 auf einem anderen Material, beispielsweise Siliciumcarbid (SiC), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder einem anderen Material mit einer breiten Bandlücke.
  • Die Dicke des Halbleiterkörpers 10 entlang der vertikalen Richtung Z kann innerhalb des Bereichs von 20 µm bis 100 µm liegen. Gemäß einer Ausführungsform liegt die Dicke des Halbleiterkörpers 10 unterhalb eines maximalen Werts, beispielsweise um eine Trennung durch Laserschneiden zu ermöglichen, beispielsweise unterhalb von 200 µm oder unterhalb von 100 µm. Der Durchmesser des Halbleiterwafers (nachfolgend auch einfach als „Wafer“ bezeichnet), beispielsweise entlang der ersten lateralen Richtung X, kann gemäß einer Ausführungsform innerhalb des Bereichs von 1 bis 20 Zoll liegen und beispielsweise bis zu 14 Zoll betragen.
  • Der Wafer 200 kann ein oder mehrere Die-Gebiete 210 und ein oder mehrere Schneidgebiete 220, die angrenzend an die Diodengebiete 210 angeordnet sind, beispielsweise lateral angrenzend an die Diodengebiete 210, aufweisen.
  • Beispielsweise weist jedes der Die-Gebiete 210 wenigstens einen Leistungshalbleiter-Die 100 auf (wie in den 3A-B und 7 schematisch und beispielhaft dargestellt ist). Beispielsweise integriert jedes Die-Gebiet 210 den wenigstens einen Leistungshalbleiter-Die 100. Jeder Leistungshalbleiter-Die 100 kann eines oder mehrere der Folgenden umfassen: eine Diode, einen Transistor, einen MOSFET, einen IGBT, einen RC-IGBT, eine MGD.
  • Beispielsweise geschieht die Verarbeitung des Halbleiterwafers 200 hauptsächlich auf der Wafervorderseite 290, wobei die Wafervorderseite 290 beispielsweise mehreren Verarbeitungsschritten unterzogen werden kann, einschließlich beispielsweise eines oder mehrerer Implantationsverarbeitungsschritte, eines oder mehrerer Epitaxieverarbeitungsschritte, eines oder mehrerer Abscheidungsverarbeitungsschritte, eines oder mehrerer Lithographieverarbeitungsschritte, eines oder mehrerer Ätzverarbeitungsschritte und dergleichen. Beispielsweise wird auf der Waferrückseite 280 eine homogen ausgebildete (d. h. unstrukturierte) rückseitige Metallisierungsschicht 212 bereitgestellt. Beispielsweise bildet diese Metallisierungsschicht 212 einen Teil eines Lastanschlusses jedes Leistungshalbleiter-Dies 100, beispielsweise eines Drain-Anschlusses, eines Kollektoranschlusses oder eines Kathodenanschlusses.
  • Die Verarbeitung der Wafervorderseite 290 kann die Erzeugung einer Isolationsschicht 11 auf dem Halbleiterkörper 10 umfassen. Beispielsweise umfasst die Isolationsschicht 11 eine Zwischenoxidationsschicht („ZWOX“). Ferner kann die Isolationsschicht 11 ein Oxid umfassen. Beispielsweise umfasst die Isolationsschicht 11 Siliciumoxid (SiO2) und/oder ein Borophosphosilikatglas (BPSG). Gemäß einer Ausführungsform umfasst die Isolationsschicht 11 eine untere Oxidationsschicht und eine obere BPSG-Schicht.
  • Die Isolationsschicht 11 kann den Halbleiterkörper 10 bedecken, beispielsweise nicht nur in den Die-Gebieten 210, sondern auch in den Schneidgebieten 220. Beispielsweise bedeckt die Isolationsschicht 11 im Wesentlichen den gesamten Halbleiterkörper 10 des Wafers 200. Die Isolationsschicht 11 kann horizontal angeordnet werden, beispielsweise so dass ein Übergang zwischen der Isolationsschicht 11 und dem Halbleiterkörper eine im Wesentlichen horizontale Ebene definiert. Beispielsweise definieren sowohl eine obere Fläche 119 als auch die untere Fläche 118 der Isolationsschicht 11 eine im Wesentlichen horizontale Ebene.
  • Innerhalb der Die-Gebiete 210, beispielsweise ihren jeweiligen aktiven Bereichen (s. Bezugszahl 180 in 3B) kann die Isolationsschicht 11 lokal von Kontaktmitteln durchdrungen sein, beispielsweise Kontaktstreifen und/oder Kontaktstopfen, die eingerichtet und ausgelegt sind, einen Abschnitt des Halbleiterkörpers 10, beispielsweise ein Source-Gebiet und/oder das Body-Gebiet und/oder ein Kanalgebiet oder eine isolierte Elektrode, zu kontaktieren. Beispielsweise können sich, wie anhand der Beschreibung der restlichen Zeichnungen verständlich werden wird, mehrere Gräben entlang der vertikalen Richtung Z in den Halbleiterkörper 10 erstrecken und isolierte Grabenelektroden aufweisen, die zu kontaktieren sind. Beispielsweise können diese Grabenelektroden Steuerelektroden aufweisen, die möglicherweise mit einer Steueranschlussstruktur, beispielsweise einem Gate-Steg, elektrisch verbunden werden müssen. Ferner können diese Grabenelektroden Feldelektroden aufweisen, die möglicherweise elektrisch mit einer Lastanschlussstruktur verbunden werden müssen. Beispielsweise können diese Lastanschlussstruktur und/oder diese Steueranschlussstruktur oberhalb der Isolationsschicht 11 angeordnet sein und können die Kontaktmittel, welche die Isolationsschicht 11 durchdringen, als elektrische Verbindung zwischen diesen Anschlussstrukturen, welche auf der einen Seite auf der oberen Fläche 119 der Isolationsschicht 11 angeordnet sind, und den vergrabenen Komponenten (Halbleitergebieten und/oder Grabenelektroden), welche auf der anderen Seite unterhalb der unteren Fläche 118 der Isolationsschicht 11 angeordnet sind, dienen.
  • Ferner kann die Passivierungsstruktur 13 auf der Isolationsschicht 11, beispielsweise ausschließlich innerhalb der Die-Gebiete 210, angeordnet werden. Beispielsweise bedeckt die Passivierungsstruktur 13 die Steueranschlussstruktur und die Lastanschlussstruktur, die vorstehend erwähnt wurden, um beispielsweise eine elektrische Isolation zwischen diesen Anschlussstrukturen bereitzustellen. Gemäß einer Ausführungsform kann die Passivierungsstruktur 13 ein Isoliermaterial, beispielsweise Imid, aufweisen. Die Passivierungsstruktur 13 kann dafür ausgelegt sein, eine Einkapselung bereitzustellen.
  • Beispielsweise erstreckt sich die Passivierungsstruktur 13 nicht in die Schneidgebiete 220. Vielmehr endet die Passivierungsstruktur 13 gemäß einer Ausführungsform innerhalb eines Randabschlussgebiets (s. Bezugszahl 190 in 3B) des im jeweiligen Die-Gebiet 210 enthaltenen Leistungshalbleiter-Dies.
  • Wie dargestellt ist, kann die Passivierungsstruktur 13 oberhalb der Isolationsschicht 11 angeordnet werden, so dass der Abschnitt 111 der Isolationsschicht 11 freigelassen wird. Ferner kann die Passivierungsstruktur 13 oberhalb der Isolationsschicht angeordnet werden, so dass ein Abschnitt 112 der Isolationsschicht 11 bedeckt wird. Beispielsweise werden die abgedeckten Isolationsschichtabschnitte 112 ausschließlich innerhalb der Die-Gebiete 210 angeordnet.
  • Der freiliegende Isolationsschichtabschnitt 111 kann sich sowohl in das Die-Gebiet 210 als auch in das Schneidgebiet 220 erstrecken. Beispielsweise erstreckt sich der erste Teilabschnitt 1111 des freiliegenden Isolationsschichtabschnitts 111 in das Die-Gebiet 210. Ein zweier Teilabschnitt 1112 des freiliegenden Isolationsschichtabschnitts 111 kann innerhalb des Schneidgebiets 220 angeordnet werden.
  • Wie vorstehend erklärt wurde, kann festgelegt werden, dass das Schneidgebiet 220 einem Zerlegungsverarbeitungsschritt unterzogen wird, wobei beispielsweise ein Laserstrahl auf das Schneidgebiet 220 gerichtet werden kann, beispielsweise auf die Oberfläche des zweiten Isolationsschicht-Teilabschnitts 1112. Zusätzlich oder alternativ kann ein Laserstrahl auf einen Abschnitt des Halbleiterkörpers 10 gerichtet werden, der unterhalb des zweiten Isolationsschicht-Teilabschnitts 1112 und diesen überlappend angeordnet ist.
  • Dementsprechend kann gemäß einer Ausführungsform, sobald die Verarbeitung der Die-Gebiete 210 abgeschlossen wurde, der Wafer 200 einem Zerlegungsverarbeitungsschritt, beispielsweise einem Schneidverarbeitungsschritt (auch als „Sägeverarbeitungsschritt“ bezeichnet) in der Art eines Laserschneid-Verarbeitungsschritts unterzogen werden. Während dieses Zerlegungsverarbeitungsschritts kann der Wafer 200 entlang den Schneidgebieten 220 in die getrennten Dies unterteilt werden, die dann in Baugruppen angeordnet und zum Kunden verschickt werden können. Beispielsweise weist jedes Schneidgebiet 220 eine Schneidlinie (Sägelinie) (nicht dargestellt) am zweiten Isolationsschicht-Teilabschnitt 1112 auf, entlang derer ein oder mehrere Laserstrahlen zur Ausführung der Zerlegung gerichtet werden.
  • Die Breite des zweiten Isolationsschicht-Teilabschnitts 1112 entlang der ersten lateralen Richtung X kann innerhalb des Bereichs von einigen 10 µm, beispielsweise innerhalb des Bereichs von 10 µm bis 150 µm, liegen. Beispielsweise wird die Breite des zweiten Isolationsschicht-Teilabschnitts 1112 so gewählt, dass ein Laserstrahl mit einem Durchmesser von beispielsweise 20 µm und einer lateralen Abweichung von beispielsweise ±20 µm entlang dem zweiten Isolationsschicht-Teilabschnitt 1112 geleitet werden kann, beispielsweise ohne dass der erste Isolationsschicht-Teilabschnitt 1111 dem Laserstrahl ausgesetzt wird.
  • Gemäß einer Ausführungsform weist der Halbleiterwafer 200 im ersten Isolationsschicht-Teilabschnitt 1111 eine Unterbrechungsstruktur 12 auf. Die Unterbrechungsstruktur 12 kann die Isolationsschicht 11 unterbrechen. Beispielsweise unterteilt die Unterbrechungsstruktur 12 die Isolationsschicht 11 in getrennte Teilgebiete.
  • Beispielsweise wird die Unterbrechungsstruktur 12 an einer Position angeordnet, die nicht von der Passivierungsstruktur 13 bedeckt ist. Die Unterbrechungsstruktur 12 kann an einer sichtbaren Position angeordnet werden. Die Unterbrechungsstruktur 12 kann so ausgelegt werden, dass sie einen lateralen Abziehprozess der Isolationsschicht 11 blockiert, wobei der laterale Abziehprozess ein ungesteuerter Prozess sein kann. Beispielsweise kann ein solcher (ungesteuerter) Abziehprozess durch den Zerlegungsverarbeitungsschritt eingeleitet werden, beispielsweise durch einen auf den zweiten Isolationsschicht-Teilabschnitt 1112 gerichteten Laserstrahl oder (wie vorstehend erwähnt) durch einen auf den Halbleiterkörper 10 unterhalb des zweiten Isolationsschicht-Teilabschnitts 1112 gerichteten Laserstrahl. Bei einem solchen Abziehprozess kann das Abziehen lateral fortschreiten, beispielsweise in und entgegen der ersten lateralen Richtung X. Dieses lateral fortschreitende Abziehen kann gemäß einer Ausführungsform durch die Unterbrechungsstruktur 12 blockiert werden. Weil die Unterbrechungsstruktur 12 beispielsweise an einer sichtbaren Position angeordnet werden kann, kann visuell geprüft werden, ob der Abziehprozess wirksam durch die Unterbrechungsstruktur 12 blockiert wurde. Beispielsweise ist die Unterbrechungsstruktur ferner ausgelegt, um zu verhindern, dass der Abziehprozess bis unterhalb der Passivierungsstruktur 13 fortschreitet.
  • Wenn der Halbleiterwafer 200 entlang den Schneidgebieten 220 geschnitten wird, wird die Unterbrechungsstruktur 12 beispielsweise zumindest teilweise aufrechterhalten. Beispielsweise wird der Laserstrahl nicht auf alle Teile der Unterbrechungsstruktur 12 gerichtet, sondern so geführt, dass er die Unterbrechungsstruktur 12 nicht vollständig zerstört.
  • Weitere optionale Merkmale der Unterbrechungsstruktur 12 werden auch mit Bezug auf die restlichen Zeichnungen erklärt.
  • 3A zeigt schematisch und beispielhaft einen vertikalen Querschnitt eines Leistungshalbleiter-Dies 100, und 3B zeigt schematisch und beispielhaft eine horizontale Projektion des Leistungshalbleiter-Dies 100 gemäß einer oder mehreren Ausführungsformen. Nachfolgend wird auf die 3A und 3B Bezug genommen.
  • Beispielsweise war der Leistungshalbleiter-Die 100 ein Teil des Halbleiterwafers 200 und wurde aus dem Halbleiterwafer 200 ausgeschnitten, wobei die Die-Kante 105 dadurch erzeugt worden sein kann. Wie gezeigt ist, kann der Leistungshalbleiter-Die 100 ein aktives Gebiet 180 und ein das aktive Gebiet 180 umgebendes Randabschlussgebiet 190 aufweisen, wobei dieses durch die Die-Kante 105 abgeschlossen ist. Die Passivierungsstruktur 13 kann so eingerichtet werden, dass im Wesentlichen das gesamte aktive Gebiet 180 und nur teilweise das Randabschlussgebiet 190 bedeckt werden. Natürlich kann die Passivierungsstruktur 13 teilweise innerhalb des aktiven Gebiets 180 strukturiert werden, beispielsweise um zu ermöglichen, dass externe Kontakte, beispielsweise Bonddrähte, eine Lastanschlussstruktur und/oder eine Steueranschlussstruktur auf der Isolationsschicht 11, beispielsweise eine Lastanschlussstruktur 110, kontaktieren. Wie vorstehend erklärt wurde, kann die mit Bezug auf 1 erwähnte rückseitige Metallisierung 212 eine andere Lastanschlussstruktur des Leistungshalbleiter-Dies 100, beispielsweise die Lastanschlussstruktur 120 auf der Rückseite des Leistungshalbleiter-Dies 100, bilden.
  • Wie vorstehend weiter erklärt wurde, kann die Unterbrechungsstruktur 12, wenn der Wafer 200 in die mehreren Leistungshalbleiter-Dies 100 zerlegt wird, zumindest teilweise aufrechterhalten werden. Wie in 3A dargestellt ist, wird die Unterbrechungsstruktur 12 innerhalb des ersten Isolationsschicht-Teilabschnitts 1111 angeordnet, der nicht von der Passivierungsstruktur 13 bedeckt ist.
  • Gemäß einer Ausführungsform erstreckt sich die Unterbrechungsstruktur 12 von der oberen Fläche 119 der Isolationsschicht 11 zumindest bis zur unteren Fläche 118 der Isolationsschicht 11. Beispielsweise kann sich die Unterbrechungsstruktur 12 sogar noch etwas weiter als bis zur unteren Fläche 118 entlang der vertikalen Richtung Z erstrecken, beispielsweise um zumindest einen vom Halbleiterkörper 10 und von einer Grabenelektrode zu kontaktieren, wie nachstehend in weiteren Einzelheiten erklärt wird.
  • Gemäß einer Ausführungsform umfasst sich die Unterbrechungsstruktur 12 ein Material (beispielsweise ein gasförmiges Material oder ein festes Material), das vom Material der Isolationsschicht 11 verschieden ist. Beispielsweise weist die Unterbrechungsstruktur 12 einen oder mehrere Durchgänge auf, die sich von der oberen Fläche 119 zur unteren Fläche 118 erstrecken. Beispielsweise können dieser eine oder diese mehreren Durchgänge leer gelassen werden bzw. zumindest teilweise mit einem Material gefüllt werden, das vom Material der Isolationsschicht 11 verschieden ist.
  • Gemäß einer anderen Ausführungsform werden der eine oder die mehreren Durchgänge der Unterbrechungsstruktur 12 mit einem elektrisch leitenden Material, beispielsweise einem Metall, gefüllt. Beispielsweise kann die Unterbrechungsstruktur 12 einen Kontaktstopfen bzw. einen Kontaktstreifen zum Kontaktieren des Halbleiterkörpers 10 und/oder einer Grabenelektrode umfassen.
  • Gemäß einer anderen Ausführungsform werden der eine oder die mehreren Durchgänge der Unterbrechungsstruktur 12 mit einem Isoliermaterial gefüllt, das vom Material der Isolationsschicht 11 verschieden ist. Beispielsweise werden der eine oder die mehreren Durchgänge mit Imid gefüllt.
  • Beispielsweise weisen der eine oder die mehreren Durchgänge der Unterbrechungsstruktur 12 jeweils eine Breite von wenigstens 100 nm und höchstens 200 µm beispielsweise entlang der ersten lateralen Richtung X auf, beispielsweise um die Isolationsschicht 11 zuverlässig zu unterteilen/zu unterbrechen.
  • Unabhängig davon, ob die Durchgänge der Unterbrechungsstruktur 12 gefüllt werden oder nicht, kann die Unterbrechungsstruktur 12, wie vorstehend dargelegt wurde, so ausgelegt werden, dass sie die Isolationsschicht 11 unterbricht, beispielsweise um die Isolationsschicht 11 in einen der Die-Kante 105 gegenüberstehenden Abschnitt und einen der Passivierungsstruktur 13 gegenüberstehenden Abschnitt zu unterteilen.
  • Beispielsweise kann die Unterbrechungsstruktur 12 das Randabschlussgebiet 190 ganz oder zumindest teilweise umgeben, wie in 3B dargestellt ist. Dadurch umgibt die Unterbrechungsstruktur 12 das aktive Gebiet 180 des Leistungshalbleiter-Dies 100 auch ganz oder zumindest teilweise. Beispielsweise kann die Unterbrechungsstruktur 12, um das Randabschlussgebiet 190 zumindest teilweise zu umgeben, eine Anordnung mehrerer Kontaktstreifen umfassen, die miteinander gekoppelt sind, um eine im Wesentlichen geschlossene Struktur zu bilden, welche das Randabschlussgebiet 190 beispielsweise zumindest teilweise umgibt. Beispielsweise werden gemäß der in 4 schematisch dargestellten Ausführungsform vier Kontaktstreifen so angeordnet, dass ein geschlossenes Rechteck gebildet wird, welches das Randabschlussgebiet 190 umgibt. Gemäß einer anderen Ausführungsform brauchen die Ecken nicht unbedingt geschlossen zu sein, und es können vielmehr Kontaktstreifen, die sich senkrecht zueinander erstrecken, eine offene Ecke definieren.
  • 4 zeigt schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion einer Ausführungsform des Halbleiterwafers 200, wobei der Abschnitt vier benachbarte Die-Gebiete 210 aufweist. Beispielsweise wurde ein erster Schneidverarbeitungsschritt entlang Schneidlinien 222 in Schneidgebieten 220 ausgeführt. Beispielsweise kann infolge eines solchen ersten Schneidverarbeitungsschritts der zweite Isolationsschicht-Teilabschnitt 1112 (s. 1) entfernt worden sein. Der schraffierte Bereich zeigt die ersten Isolationsschicht-Teilabschnitte 1111, die sich lateral von den jeweiligen Die-Kanten 105 zu einem äußersten Abschluss 130 der Passivierungsstrukturen 13 erstrecken. Wie vorstehend erklärt wurde, kann die Unterbrechungsstruktur 12 jedes Leistungshalbleiter-Dies 100, d. h. jedes Die-Gebiets 210, mehrere zueinander parallel angeordnete Kontaktstreifen aufweisen. Diese Kontaktstreifen sind, wie dargestellt, nicht von der Passivierungsstruktur 13 bedeckt. Wie vorstehend erwähnt wurde, können die Kontaktstreifen im Gegensatz zur schematischen Darstellung aus 4 einander an den Ecken berühren, dies muss jedoch nicht der Fall sein. Beispielsweise definieren gemäß einer anderen Ausführungsform die Kontaktstreifen, die sich senkrecht zueinander erstrecken, offene Ecken.
  • Wie vorstehend ferner erklärt wurde, kann die Passivierungsstruktur 13 strukturiert werden, beispielsweise um eine Anschlussstruktur, beispielsweise die Anschlussstruktur 150, freizulegen, wobei es sich um eine Steueranschlussstruktur handeln kann, welche beispielsweise einen Gate-Steg umfassen kann.
  • 5 zeigt schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts einer Ausführungsform des Halbleiterwafers 200 mit zwei benachbarten Die-Gebieten 210.
  • Dementsprechend können sich mehrere Gräben 15 entlang der vertikalen Richtung Z in den Halbleiterkörper 10 erstrecken. Jeder der mehreren Gräben 15 kann eine Grabenelektrode 151 und einen Grabenisolator 152, welcher die Grabenelektrode 151 vom Halbleiterkörper 10 isoliert, aufweisen. Die Gräben 15 können beide innerhalb der Die-Gebiete 210 und innerhalb des Schneidgebiets 220 angeordnet werden.
  • Beispielsweise kann eine erste Teilmenge der mehreren Gräben 15 im Die-Gebiet 210 angeordnet werden, wobei in jeder der 5 - 8 nur ein jeweiliger Abschnitt der Randabschlussgebiete (beispielsweise Bezugszahl 190 in 3B) dargestellt ist. Die erste Teilmenge kann wenigstens einen Graben 15 aufweisen, der sich lateral mit dem ersten Isolationsschicht-Teilabschnitt 1111 überlappt. Gemäß der dargestellten Ausführungsform überlappen sich vier Gräben 15 lateral mit dem ersten Isolationsschicht-Teilabschnitt 1111 im Die-Gebiet 210.
  • Eine zweite Teilmenge der mehreren Gräben 15 kann im Schneidgebiet 220 angeordnet werden, wobei jeder von der zweiten Teilmenge der mehreren Gräben 15 den zweiten Isolationsschicht-Teilabschnitt 1112 lateral überlappt.
  • Gemäß einer Ausführungsform weisen die erste Teilmenge der mehreren Gräben 15 und die zweite Teilmenge der mehreren Gräben 15 identische räumliche Abmessungen auf, beispielsweise in Bezug auf die Gesamterstreckung entlang der vertikalen Richtung Z und/oder in Bezug auf die Grabenbreite entlang der ersten lateralen Richtung X. Zusätzlich oder alternativ sind die erste Teilmenge der mehreren Gräben 15 und die zweite Teilmenge der mehreren Gräben 15 entsprechend dem gleichen Grabenmuster angeordnet, beispielsweise in Bezug auf den lateralen Abstand entlang der ersten lateralen Richtung X zwischen zwei benachbarten Gräben 15 (hier auch als „Teilung“ bezeichnet). Gemäß einer anderen Ausführungsform können die Gräben 15 innerhalb der Schneidgebiete 220 verglichen mit den Gräben 15 innerhalb der Die-Gebiete 210 entsprechend einer größeren Teilung angeordnet werden.
  • Beispielsweise wird der zur Bildung der Gräben innerhalb des aktiven Gebiets 180 jedes Leistungshalbleiter-Dies 100 der Die-Gebiete 210 ausgeführte Grabenbildungsprozess, beispielsweise zur Bildung von Steuergräben, Gate-Gräben, Feldplattengräben und dergleichen, in ähnlicher oder identischer Weise gleichzeitig innerhalb der Schneidgebiete 220 ausgeführt, was in Bezug auf die Gleichmäßigkeit vorteilhaft sein kann. Demgemäß können, wenngleich diese Gräben 15 in den Schneidgebieten 210 nicht für das Steuern des Betriebs der Leistungshalbleiter-Dies 100 benötigt werden, dennoch innerhalb dieser Gebiete 220 gebildet werden, um eine hohe Gleichmäßigkeit innerhalb des gesamten Wafers 200 bereitzustellen.
  • Gemäß einer Ausführungsform kann die Unterbrechungsstruktur 12 die Grabenelektrode 151 des wenigstens einen Grabens 15, der den ersten Isolationsschicht-Teilabschnitt 1111 lateral überlappt, elektrisch kontaktieren. Zusätzlich oder alternativ kann die Unterbrechungsstruktur 12 ein Halbleitergebiet angrenzend an den Grabenisolator 152 des wenigstens einen Grabens, der den ersten Isolationsschicht-Teilabschnitt 1111 lateral überlappt, beispielsweise ein dotiertes Halbleitergebiet 102 in einer Mesazone zwischen zwei benachbarten Gräben 15, elektrisch kontaktieren.
  • Gemäß einer Ausführungsform werden mehrere Kontaktstopfen 154 zur Kontaktierung der Grabenelektroden 151 und/oder des Halbleiterkörpers 10 verwendet, wobei sich die Kontaktstopfen 154 jeweils von der oberen Fläche 119 der Isolationsschicht 11 zur unteren Fläche 118 der Isolationsschicht 11 erstrecken können. Die Verwendung solcher Kontaktstopfen 154 ist Fachleuten allgemein bekannt. Beispielsweise können abhängig vom Entwurf der Leistungshalbleiter-Dies 100, wobei es sich beispielsweise um einen Nadelgrabenentwurf oder einen Streifengrabenentwurf handeln kann, diese Kontaktstopfen 154 als Kontaktstreifen oder als Kontaktnadeln ausgelegt werden. Sie können die Isolationsschicht 11 durchdringen und sich weiter entlang der vertikalen Richtung Z erstrecken als bis zur unteren Fläche 118 der Isolationsschicht 11, beispielsweise um in Kontakt mit einem Gebiet des Halbleiterkörpers 10 zu gelangen, beispielsweise einem Source-Gebiet, einem Kanalgebiet oder dem Body-Gebiet innerhalb des aktiven Gebiets 180.
  • Beispielsweise wird, wie in 7 dargestellt ist, eine vorderseitige Metallisierung 110 oberhalb der Isolationsschicht 11 und unterhalb der Passivierungsstruktur 13 angeordnet, wobei die vorderseitige Metallisierung 110 elektrisch mit dem Halbleiterkörper 10 im aktiven Gebiet 180 des Leistungshalbleiter-Dies 100 verbunden wird. Diese vorderseitige Metallisierung 110 kann einen Teil einer Lastanschlussstruktur des Leistungshalbleiter-Dies 100, beispielsweise einen Teil einer Source-Anschlussstruktur, einer Emitteranschlussstruktur oder einer Anodenanschlussstruktur, bilden. Wie bereits erklärt wurde, kann das aktive Gebiet 180 lateral gegenüber dem ersten Isolationsschicht-Teilabschnitt 1111 versetzt sein. Beispielsweise können zum Bereitstellen der elektrischen Verbindung zwischen der vorderseitigen Metallisierung 110 und dem Halbleiterkörper 10 und/oder zwischen der vorderseitigen Metallisierung 110 und den Grabenelektroden 151 die Kontaktstopfen 154 verwendet werden.
  • Gemäß einer Ausführungsform wird die Unterbrechungsstruktur 12 gleichzeitig und identisch bzw. ähnlich wie die Kontaktstopfen 154 hergestellt.
  • Beispielsweise kann die Unterbrechungsstruktur 12 mehrere Kontaktstopfen 154 aufweisen, die innerhalb des Schneidgebiets 220 angeordnet sind, wobei jeder der Kontaktstopfen 154 der Unterbrechungsstruktur 12 die Isolationsschicht 11 durchdringen kann, nämlich innerhalb des freiliegenden Isolationsschichtabschnitts 111 und beispielsweise sowohl innerhalb des ersten Isolationsschicht-Teilabschnitts 1111 als auch des zweiten Isolationsschicht-Teilabschnitts 1112, wobei jeder der Kontaktstopfen 154 der Unterbrechungsstruktur 12 entweder den Halbleiterkörper 10 unterhalb der unteren Fläche 119 der Isolationsschicht 11 (beispielsweise ein dotiertes Halbleitergebiet 102) oder eine der Grabenelektroden 151 kontaktieren kann.
  • Mit anderen Worten überlappt wenigstens einer der Gräben 15 den ersten Isolationsschicht-Teilabschnitt 1111 lateral, wobei der Kontaktstopfen 154, der die Grabenelektrode 151 dieses wenigstens einen Grabens 15 oder ein Halbleitergebiet angrenzend an den Grabenisolator 152 dieses wenigstens einen Grabens 15 elektrisch kontaktiert, einen Teil der Unterbrechungsstruktur 12 bilden kann.
  • Gemäß den in den jeweiligen 5 - 7 schematisch und beispielhaft dargestellten Ausführungsformen kann eine weitere Unterbrechungsstruktur 14 bereitgestellt werden, die von der Passivierungsstruktur 13 bedeckt ist. Beispielsweise kann auch diese erste Unterbrechungsstruktur 14 die Isolationsschicht 11 durchdringen, beispielsweise am bedeckten Isolationsschichtabschnitt 112. Wie in den 6 und 7 dargestellt ist, kann die weitere Unterbrechungsstruktur 14 einen weiteren Unterbrechungskontaktstopfen 144, wie in 5 dargestellt ist, oder eine weitere Unterbrechungskontaktwanne 142 aufweisen, wobei der Kontaktstopfen 144 bzw. die Kontaktwanne 142 den Halbleiterkörper 10 elektrisch kontaktieren kann.
  • Die Gesamtzahl der im Schneidgebiet 220 enthaltenen Gräben 15 kann von einem Grabenmuster abhängen, das zur Bildung der Gräben im Die-Gebiet 210 verwendet wird. Beispielsweise kann die Leistungshalbleiter-Dies mit einer niedrigeren Nennspannung das Grabenmuster mit einer verhältnismäßig kleinen Teilung verwendet werden (s. 6), während für Leistungshalbleiter-Dies mit einer höheren Nennspannung der Graben aber in mit einer verhältnismäßig großen Teilung verwendet werden kann (s. 5).
  • Ferner können, wie in 6 dargestellt ist, die mehreren Gräben 15 wenigstens zwei verschiedene Grabentypen umfassen, beispielsweise Gräben eines Steuergrabentyps und Gräben eines Feldplatten-Grabentyps. Beispielsweise sind die Feldplattengräben erheblich größer, beispielsweise in Bezug auf die vertikale Gesamterstreckung, als die Steuergräben. Die Steuergräben können isolierte Steuergrabenelektroden aufweisen, während die Feldplattengräben größere Feldplatten-Grabenelektroden aufweisen können, die zumindest im aktiven Gebiet 180 des jeweiligen Leistungshalbleiter-Dies 100 mit der vorderseitigen Metallisierung 110 elektrisch verbunden sind. Die Unterbrechungsstruktur 12 kann mehrere Kontaktstopfen aufweisen, welche sich durch den zweiten Isolationsschicht-Teilabschnitt 1112 erstrecken, beispielsweise um den Halbleiterkörper 10, die Steuergrabenelektroden und/oder die Feldplatten-Grabenelektroden zu kontaktieren.
  • Hier wird auch ein Verfahren vorgestellt, von dem eine Ausführungsform in 8 schematisch und beispielhaft dargestellt ist. Beispielsweise umfasst das Verfahren 300 das Bereitstellen eines Halbleiterwafers in Schritt 310. Der bereitgestellte Halbleiterwafer weist Folgendes auf: einen Halbleiterkörper, eine Isolationsschicht auf dem Halbleiterkörper, ein Die-Gebiet mit einem Leistungshalbleiter-Die, ein Schneidgebiet, das angrenzend an das Die-Gebiet angeordnet ist, eine Passivierungsstruktur, die oberhalb der Isolationsschicht angeordnet ist, so dass ein Abschnitt der Isolationsschicht freiliegt, wobei sich ein erster Teilabschnitt des freiliegenden Isolationsschichtabschnitts in das Die-Gebiet erstreckt und wobei sich ein zweiter Teilabschnitt des freiliegenden Isolationsschichtabschnitts in das Schneidgebiet erstreckt, und eine Unterbrechungsstruktur im ersten Isolationsschicht-Teilabschnitt. Beim Verfahren 300 kann ferner in Schritt 320 der Halbleiterwafer entlang dem Schneidgebiet geschnitten werden, während die Unterbrechungsstruktur zumindest teilweise aufrechterhalten wird.
  • Merkmale als Beispiel dienender Ausführungsformen des Verfahrens 300 können den Merkmalen der als Beispiel dienenden Ausführungsformen des Leistungshalbleiter-Dies 100 und/oder den Merkmalen der als Beispiel dienenden Ausführungsformen des Halbleiterwafers 10, wie vorstehend beschrieben, entsprechen. Und insofern wird auf das vorstehend Erwähnte verwiesen.
  • Wenn beispielsweise das Verfahren 300 ausgeführt wird, ist gewährleistet, dass die Unterbrechungsstruktur (s. Bezugszahl 12 in den anderen Zeichnungen) nicht bedeckt wird, beispielsweise nicht nur durch die Passivierungsstruktur (s. Bezugszahl 13 und die anderen Zeichnungen), sondern auch nicht durch eine andere Schicht oder dergleichen. Beispielsweise wird dadurch gewährleistet, dass die Unterbrechungsstruktur ein sichtbar wahrnehmbares Steuerelement zum Prüfen, ob der vorstehend beschriebene lateral fortschreitende Abziehprozess durch die Unterbrechungsstruktur wirksam blockiert wurde, bereitstellt.
  • In Schritt 320 kann wenigstens ein erster Laserschneid-Verarbeitungsschritt ausgeführt werden, beispielsweise um den freiliegenden Isolationsschichtabschnitt (s. Bezugszahl 112) zu zerlegen, beispielsweise entlang Schneidlinien (s. Bezugszahl 222), die in den Schneidgebieten enthalten sind. Beispielsweise kann durch den ersten Laserschneid-Verarbeitungsschritt auch ein oberer Abschnitt des Halbleiterkörpers 10, beispielsweise die oberen 10 µm des Halbleiterkörpers 10, der unterhalb des zweiten Isolationsschicht-Teilabschnitts 1112 angeordnet ist, entfernt werden, beispielsweise einschließlich der Gräben 15, die in diesem oberen Abschnitt implementiert wurden. Anschließend kann ein zweiter Laserschneid-Verarbeitungsschritt ausgeführt werden, beispielsweise um durch den Halbleiterkörper und die rückseitige Metallisierung (s. Bezugszahl 212) zu schneiden.
  • Räumlich relative Begriffe, wie „unter“, „unterhalb“, „niedriger“, „über“, „oberhalb“ und dergleichen, werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements in Bezug auf ein zweites Element zu erklären. Diese Begriffe sollen verschiedene Orientierungen der jeweiligen Vorrichtung zusätzlich zu anderen Orientierungen als jenen, die in den Figuren dargestellt sind, umfassen. Ferner werden Begriffe, wie „erster“, „zweiter“ und dergleichen, auch verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sie sollten auch nicht als einschränkend angesehen werden. Gleiche Begriffe bezeichnen in der gesamten Beschreibung gleiche Elemente.
  • Hier sind die Begriffe „aufweisend“, „enthaltend“, „einschließend“, „umfassend“, „zeigend“ und dergleichen nicht einschränkende Begriffe, welche das Vorhandensein erwähnter Elemente oder Merkmale angeben, zusätzliche Elemente oder Merkmale jedoch nicht ausschließen.
  • Angesichts des vorstehenden Bereichs von Variationen und Anwendungen ist zu verstehen, dass die vorliegende Erfindung nicht durch die vorstehende Beschreibung eingeschränkt ist und auch nicht durch die anliegende Zeichnung eingeschränkt ist. Stattdessen ist die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre gesetzlichen Entsprechungen beschränkt.

Claims (20)

  1. Leistungshalbleiter-Die (100), welcher Folgendes aufweist: - einen Halbleiterkörper (10), - eine Isolationsschicht (11) auf dem Halbleiterkörper (10), - eine Passivierungsstruktur (13), die oberhalb der Isolationsschicht (11) angeordnet ist, so dass ein erster Isolationsschicht-Teilabschnitt (1111), der sich zu einer Kante (105) des Leistungshalbleiter-Dies (100) erstreckt, freiliegt, und - eine Unterbrechungsstruktur (12) im ersten Isolationsschicht-Teilabschnitt (1111).
  2. Leistungshalbleiter-Die (100) nach Anspruch 1, wobei sich die Unterbrechungsstruktur (12) von einer oberen Fläche (119) der Isolationsschicht (11) zumindest bis zu einer unteren Fläche (118) der Isolationsschicht (11) erstreckt.
  3. Leistungshalbleiter-Die (100) nach Anspruch 1 oder 2, wobei die Unterbrechungsstruktur (12) ein vom Material der Isolationsschicht (11) verschiedenes Material umfasst.
  4. Leistungshalbleiter-Die (100) nach einem der vorhergehenden Ansprüche, wobei die Unterbrechungsstruktur (12) einen Kontaktstopfen zum Kontaktieren entweder des Halbleiterkörpers (10) oder einer Grabenelektrode (151) umfasst.
  5. Leistungshalbleiter-Die (100) nach einem der vorhergehenden Ansprüche, wobei die Unterbrechungsstruktur (12) dafür ausgelegt ist, einen lateralen Abziehprozess der Isolationsschicht (11) zu blockieren.
  6. Leistungshalbleiter-Die (100) nach einem der vorhergehenden Ansprüche, wobei die Unterbrechungsstruktur (12) an einer Position angeordnet ist, die nicht von der Passivierungsstruktur (13) bedeckt ist.
  7. Leistungshalbleiter-Die (100) nach einem der vorhergehenden Ansprüche, wobei die Unterbrechungsstruktur (12) die Isolationsschicht (11) unterbricht.
  8. Leistungshalbleiter-Die (100) nach einem der vorhergehenden Ansprüche, wobei die Unterbrechungsstruktur (12) ein Randabschlussgebiet (190) des Leistungshalbleiter-Dies (100) umgibt.
  9. Leistungshalbleiter-Die (100) nach einem der vorhergehenden Ansprüche, wobei die Unterbrechungsstruktur (12) eine Anordnung mehrerer Kontaktstreifen, die miteinander gekoppelt sind, um eine im Wesentlichen geschlossene Struktur zu bilden, umfasst.
  10. Leistungshalbleiter-Die (100) nach einem der vorhergehenden Ansprüche, welcher ferner Folgendes umfasst: - mehrere Gräben (15), wobei die Gräben (15) jeweils eine Grabenelektrode (151) aufweisen, die vom Halbleiterkörper (10) durch einen Grabenisolator (152) isoliert ist, und - mehrere Kontaktstopfen (154) zum Kontaktieren der Grabenelektroden (151) und/oder des Halbleiterkörpers (10), wobei sich die Kontaktstopfen (154) jeweils von der oberen Fläche (119) der Isolationsschicht (11) zur unteren Fläche (118) der Isolationsschicht (11) erstrecken.
  11. Leistungshalbleiter-Die (100) nach einem der vorhergehenden Ansprüche, welcher ferner eine vorderseitige Metallisierung (110) aufweist, die oberhalb der Isolationsschicht (11) und unterhalb der Passivierungsstruktur (13) angeordnet ist, wobei die vorderseitige Metallisierung (110) in einem aktiven Gebiet (180) des Leistungshalbleiter-Dies (100), das lateral gegenüber dem ersten Isolationsschicht-Teilabschnitt (1111) versetzt ist, elektrisch mit dem Halbleiterkörper (10) verbunden ist.
  12. Leistungshalbleiter-Die (100) nach den Ansprüchen 10 und 11, wobei zumindest einige der Kontaktstopfen (154) elektrisch mit der vorderseitigen Metallisierung (110) verbunden sind.
  13. Leistungshalbleiter-Die (100) nach Anspruch 10 oder 12, wobei zumindest einer der Gräben (15) den ersten Isolationsschicht-Teilabschnitt (1111) lateral überlappt und wobei der Kontaktstopfen, der die Grabenelektrode (151) dieses zumindest einen Grabens (15) oder ein Halbleitergebiet, das an den Grabenisolator (152) dieses zumindest einen Grabens (15) angrenzt, elektrisch kontaktiert, einen Teil der Unterbrechungsstruktur (12) bildet.
  14. Leistungshalbleiter-Die (100) nach einem der vorhergehenden Ansprüche, wobei - die Passivierungsstruktur (13) Imid umfasst und/oder wobei - die Isolationsschicht (11) ein Borophosphosilikatglas aufweist und/oder wobei - die Unterbrechungsstruktur (12) ein Metall aufweist.
  15. Halbleiterwafer (200), welcher Folgendes aufweist: - einen Halbleiterkörper (10), - eine Isolationsschicht (11) auf dem Halbleiterkörper (10), - ein Die-Gebiet (210) mit einem Leistungshalbleiter-Die (100), - ein Schneidgebiet (220), das angrenzend an das Die-Gebiet (210) angeordnet ist, - eine Passivierungsstruktur (13), die oberhalb der Isolationsschicht (11) angeordnet ist, so dass ein Abschnitt (111) der Isolationsschicht (11) freiliegt, wobei sich ein erster Teilabschnitt (1111) des freiliegenden Isolationsschichtabschnitts (111) in das Die-Gebiet (210) erstreckt und wobei sich ein zweiter Teilabschnitt (1112) des freiliegenden Isolationsschichtabschnitts (111) in das Schneidgebiet (220) erstreckt, und - eine Unterbrechungsstruktur (12) im ersten Isolationsschicht-Teilabschnitt (1111).
  16. Halbleiterwafer (200) nach Anspruch 15, welcher ferner mehrere Gräben (15) aufweist, wobei jeder der Gräben (15) eine Grabenelektrode (151) aufweist, die durch einen Grabenisolator (152) vom Halbleiterkörper (10) isoliert ist, und wobei: - eine erste Teilmenge der mehreren Gräben (15) im Die-Gebiet (210) angeordnet ist und zumindest einen Graben aufweist, der den ersten Isolationsschicht-Teilabschnitt (1111) lateral überlappt, - eine zweite Teilmenge der mehreren Gräben (15) im Schneidgebiet (220) angeordnet ist, wobei jeder von der zweiten Teilmenge der mehreren Gräben (15) den zweiten Isolationsschicht-Teilabschnitt (1112) lateral überlappt.
  17. Halbleiterwafer (200) nach Anspruch 16, wobei - die erste Teilmenge der mehreren Gräben (15) und die zweite Teilmenge der mehreren Gräben (15) identische räumliche Abmessungen aufweisen und/oder wobei - die erste Teilmenge der mehreren Gräben (15) und die zweite Teilmenge der mehreren Gräben (15) entsprechend dem gleichen Grabenmuster angeordnet sind.
  18. Halbleiterwafer (200) nach Anspruch 16 oder 17, wobei die Unterbrechungsstruktur (12) Folgendes elektrisch kontaktiert: - die Grabenelektrode (151) des wenigstens einen Grabens, der den ersten Isolationsschicht-Teilabschnitt (1111) lateral überlappt, und/oder - ein Halbleitergebiet, das an den Grabenisolator (152) des wenigstens einen Grabens angrenzt, der den ersten Isolationsschicht-Teilabschnitt (1111) lateral überlappt.
  19. Verfahren (300), welches Folgendes umfasst: - Bereitstellen (310) eines Halbleiterwafers (200), wobei der Halbleiterwafer (200) Folgendes aufweist: - einen Halbleiterkörper (10), - eine Isolationsschicht (11) auf dem Halbleiterkörper (10), - ein Die-Gebiet (210) mit einem Leistungshalbleiter-Die (100), - ein Schneidgebiet (220), das angrenzend an das Die-Gebiet (210) angeordnet ist, - eine Passivierungsstruktur (13), die oberhalb der Isolationsschicht (11) angeordnet ist, so dass ein Abschnitt (111) der Isolationsschicht (11) freiliegt, wobei sich ein erster Teilabschnitt (1111) des freiliegenden Isolationsschichtabschnitts (111) in das Die-Gebiet (210) erstreckt und wobei sich ein zweiter Teilabschnitt (1112) des freiliegenden Isolationsschichtabschnitts (111) in das Schneidgebiet (220) erstreckt, und - eine Unterbrechungsstruktur (12) im ersten Isolationsschicht-Teilabschnitt (1111) und - Schneiden (320) des Halbleiterwafers (200) entlang dem Schneidgebiet (220), während die Unterbrechungsstruktur (12) zumindest teilweise aufrechterhalten wird.
  20. Verfahren (300) nach Anspruch 19, wobei das Schneiden (320) zumindest einen Laserschneid-Verarbeitungsschritt aufweist.
DE102017123846.8A 2017-10-13 2017-10-13 Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers Active DE102017123846B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017123846.8A DE102017123846B4 (de) 2017-10-13 2017-10-13 Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers
CN201811189071.5A CN109671682A (zh) 2017-10-13 2018-10-12 氧化物剥落停止器
US16/159,372 US11114384B2 (en) 2017-10-13 2018-10-12 Oxide-peeling stopper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017123846.8A DE102017123846B4 (de) 2017-10-13 2017-10-13 Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers

Publications (2)

Publication Number Publication Date
DE102017123846A1 true DE102017123846A1 (de) 2019-04-18
DE102017123846B4 DE102017123846B4 (de) 2020-03-12

Family

ID=65909900

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017123846.8A Active DE102017123846B4 (de) 2017-10-13 2017-10-13 Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers

Country Status (3)

Country Link
US (1) US11114384B2 (de)
CN (1) CN109671682A (de)
DE (1) DE102017123846B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978404B2 (en) 2019-08-22 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for fabricating semiconductor structure
EP3863065A1 (de) * 2020-02-04 2021-08-11 Infineon Technologies Austria AG Halbleiterchip und verfahren zur herstellung davon
EP3866190A1 (de) * 2020-02-17 2021-08-18 Murata Manufacturing Co., Ltd. Halbleiterstruktur mit risshemmender dreidimensionaler struktur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0605806A2 (de) * 1992-12-29 1994-07-13 International Business Machines Corporation Verfahren zum Herstellen von Rissstopfern auf Halbbleiteranordnungen und Anordnungen mit diesen Risstopfern
DE102009042711A1 (de) * 2008-09-30 2010-04-08 Infineon Technologies Austria Ag Halbleiterbauelement mit Kanalstoppgraben und verfahren
US20170098616A1 (en) * 2015-10-02 2017-04-06 International Business Machines Corporation Wafer reinforcement to reduce wafer curvature

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917355B2 (ja) * 2000-09-21 2007-05-23 株式会社東芝 半導体装置およびその製造方法
US6951801B2 (en) * 2003-01-27 2005-10-04 Freescale Semiconductor, Inc. Metal reduction in wafer scribe area
JP2004342873A (ja) * 2003-05-16 2004-12-02 Tokyo Electron Ltd 半導体装置およびその製造方法
JP4401874B2 (ja) * 2004-06-21 2010-01-20 株式会社ルネサステクノロジ 半導体装置
KR100725360B1 (ko) * 2004-12-27 2007-06-07 삼성전자주식회사 Mim 캐패시터 및 그 제조 방법
JP4837943B2 (ja) * 2005-05-30 2011-12-14 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
WO2007078011A1 (ja) * 2006-01-06 2007-07-12 Nec Corporation 多層配線の製造方法と多層配線構造
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
US8704336B2 (en) * 2007-08-31 2014-04-22 Intel Corporation Selective removal of on-die redistribution interconnects from scribe-lines
FR2946796B1 (fr) * 2009-06-11 2011-12-09 Commissariat Energie Atomique Dispositif microelectronique dote d'une matrice d'elements a base d'un polymere conducteur a coefficient de temperature positif.
KR101581431B1 (ko) * 2009-09-04 2015-12-30 삼성전자주식회사 가드링들을 갖는 반도체 칩들 및 그 제조방법들
JP5589576B2 (ja) * 2010-06-10 2014-09-17 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体基板
FR2963160A1 (fr) * 2010-07-22 2012-01-27 St Microelectronics Crolles 2 Procede de realisation d'un niveau de metallisation et d'un niveau de via et circuit integre correspondant

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0605806A2 (de) * 1992-12-29 1994-07-13 International Business Machines Corporation Verfahren zum Herstellen von Rissstopfern auf Halbbleiteranordnungen und Anordnungen mit diesen Risstopfern
DE102009042711A1 (de) * 2008-09-30 2010-04-08 Infineon Technologies Austria Ag Halbleiterbauelement mit Kanalstoppgraben und verfahren
US20170098616A1 (en) * 2015-10-02 2017-04-06 International Business Machines Corporation Wafer reinforcement to reduce wafer curvature

Also Published As

Publication number Publication date
US20190115302A1 (en) 2019-04-18
DE102017123846B4 (de) 2020-03-12
US11114384B2 (en) 2021-09-07
CN109671682A (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102016105765B4 (de) Umgekehrt leitender igbt
DE102013100683B4 (de) Integrierte Schaltung mit Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen einer solchen integrierten Schaltung
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102016122318A1 (de) Anschlussstruktur eines Leistungshalbleiterbauelements
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102018120433B4 (de) Leistungshalbleiterbauelement mit selbstjustiertem Source-Gebiet, sowie entsprechendes Verfahren
DE102017123846B4 (de) Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers
DE102020107277A1 (de) Rc-igbt
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE102016117264B4 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102018119512B4 (de) Nadelzellengraben-MOSFET
DE102018100237A1 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit
DE102018120432B4 (de) Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren
DE102018107417B4 (de) Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben
DE102016120301A1 (de) Leistungshalbleitervorrichtungs-Abschlussstruktur
DE102017128241B3 (de) Layout für einen Nadelzellengraben-MOSFET und Verfahren zu dessen Verarbeitung
DE102018103738A1 (de) Optisch detektierbares Referenzmerkmal für Die-Trennung
DE102019101304B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bilden einer Leistungshalbleitervorrichtung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102017123285A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102021104532A1 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE112022001294T5 (de) Halbleitervorrichtung
DE102016110523A1 (de) Superjunction-Struktur in einer Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative