WO2011042796A1 - 半導体リレー - Google Patents

半導体リレー Download PDF

Info

Publication number
WO2011042796A1
WO2011042796A1 PCT/IB2010/002533 IB2010002533W WO2011042796A1 WO 2011042796 A1 WO2011042796 A1 WO 2011042796A1 IB 2010002533 W IB2010002533 W IB 2010002533W WO 2011042796 A1 WO2011042796 A1 WO 2011042796A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive plates
mos fets
light
light receiving
drive element
Prior art date
Application number
PCT/IB2010/002533
Other languages
English (en)
French (fr)
Inventor
星野　就俊
嘉宏 藤原
貴史 芝野
真祐 高
Original Assignee
パナソニック電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009235379A external-priority patent/JP5502422B2/ja
Priority claimed from JP2010030387A external-priority patent/JP5491894B2/ja
Application filed by パナソニック電工株式会社 filed Critical パナソニック電工株式会社
Priority to US13/500,710 priority Critical patent/US8816310B2/en
Priority to CN201080045218.9A priority patent/CN102656803B/zh
Priority to KR1020127009016A priority patent/KR101351737B1/ko
Publication of WO2011042796A1 publication Critical patent/WO2011042796A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
    • H01L31/147—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H01L31/153—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
    • H01L31/147—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • each of the above-described semiconductor relays 1 is made of a conductive material, and has two connection portions 52 each having a connection portion 52 electrically connected to one terminal of the light emitting element 2 in the sealing resin 10.
  • a plate 5 is provided.
  • the connection part 52 of one input conductive plate 5 is one in which one terminal of the light emitting element 2 is surface mounted (surface mounting), and the connection part 52 of the other input conductive plate 5 is the other terminal of the light emitting element 2 Are electrically connected by wire bonding.
  • Each input conductive plate 5 has an input terminal portion 51 that protrudes outside the sealing resin 10.
  • Each input conductive plate 5 can be formed, for example, by punching and bending a metal plate.
  • Each input terminal 51 and each output terminal 61 are electrically conductive on the mounting surface (upper surface in FIG. 14) of the common printed wiring board P, as shown in FIGS. Surface mounted for patterns P 1 and P 2.
  • the two MOS FETs may be integrated on one chip.
  • FIG. 9 is a perspective view of the inside of a sealing resin (package) of a semiconductor relay according to a second embodiment of the present invention.
  • each of the terminal portions 5 1 and 61 is center conductive with respect to the thickness direction of the printed wiring board P on which each surface is mounted.
  • Board 7 and mounting parts 6 2 and are crossed in the thickness direction (in this example, orthogonal).
  • the top, bottom, left, and right are based on Fig. 1, and the front direction (the lower left direction indicated by the arrow in Fig. 2 (a)) of the directions orthogonal to the plane of Fig. 1 is called the front direction.
  • the front direction the lower left direction indicated by the arrow in Fig. 2 (a)
  • the front direction the front direction of the directions orthogonal to the plane of Fig. 1

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Electronic Switches (AREA)

Abstract

半導体リレーは、２個のＭＯＳＦＥＴと、発光素子と、前記発光素子の発光の有無に応じて前記２個のＭＯＳＦＥＴをそれぞれオンオフ駆動する受光駆動素子と、前記２個のＭＯＳＦＥＴに電気的に接続された２個の出力導電板と、前記発光素子に電気的に接続された２個の入力導電板と、前記２個のＭＯＳＦＥＴと前記発光素子と前記受光駆動素子と前記２個の出力導電板と前記２個の入力導電板とをそれぞれ封止した封止樹脂とを備える。前記２個の出力導電板と前記２個の入力導電板とは、それぞれ、前記封止樹脂の外側に突出して互いに共通のプリント配線板に実装される端子部を有し、前記２個の出力導電板は、それぞれ、前記２個のＭＯＳＦＥＴのうちの１個ずつが実装されたり、各２個のＭＯＳＦＥＴのドレイン電極が連結された実装部を有し、前記各実装部は、それぞれ、厚さ方向が前記プリント配線板の厚さ方向に対して交差するような向きで前記封止樹脂に封止されている。

Description

明細書
半導体リレー 技術分野
本発明は、 半導体リレーに関するものである。 背景技術
従来から、 MOS FET出力フォトカブラや光 MOS FETとも呼ばれる半導体リレ 一が提供されている （例えば、 特許文献 1参照）。
図 1 1〜図 1 4に、 半導体リレー 1の一例を示す。 この半導体リレー 1は、 入力端子 部 51と出力端子部 61とを 2個ずつ有する。 さらに、 上記の半導体リレー 1は、 入力端 子部 51間に接続された発光素子 2と、 出力端子部 61間に互いに直列に接続された 2個 の MOS FET3 a, 3 bと、 発光素子 2の光の有無に応じて各 M O S F E T 3 a , 3 b をそれぞれオンオフ駆動する受光駆動素子 4とを備える。
発光素子 2は、 それぞれ一方ずつの入力端子部 51に電気的に接続される一対の端子 を有し、 この端子間に所定の電力 （例えば、 所定電圧の直流電力） が入力されることで発 光するものである。 発光素子 2としては例えば発光ダイォードを用いることができる。
受光駆動素子 4は、 発光素子 2の光を受けて電力を発生させる例えばフォトダイォー ドアレイからなる受光素子 4 aと、 受光素子 4 aが電力を発生させている期間には該電力 により各 MOS FET3 a, 3 bをそれぞれオン駆動するとともに、 受光素子 4 aが電力 を発生させていない期間には各 MOS FET3 a, 3 bをそれぞれオフ駆動する駆動回路 4 bと力 1チップに集積化されたものである。 上記のような受光駆動素子 4は周知技術 で実現可能であるので、 詳細な説明は省略する。
各 MOS FET3 a, 3 bはそれぞれ Nチャネル型であって、 ソース電極 31同士が 互いに電気的に接続されるとともに、 それぞれ、 ゲ一ト電極 32とソース電極 31とが受 光駆動素子 4の駆動回路 4 bに電気的に接続され、 ドレイン電極 33がー方ずつの出力端 子部 61に電気的に接続されている。 すなわち、 各 MOS FET 3 a, 3 bの寄生ダイォ —ドは互いに逆向きとなっているから、 2個の MOS FET3 a, 3 bの直列回路の一端 ずつに接続された出力端子部 61間の電気的接続 （導通） のオンオフは、 出力端子部 61 間に入力される電圧の向きに関わらず、 各 MOS FET3 a, 3 bのオンオフ状態に依存 する。
上記の半導体リレー 1の動作を説明する。 入力端子部 51間に所定の電力が入力され ず発光素子 2が消灯されている期間には、 各 MOS FET3 a, 3 bはそれぞれオフ状態 に維持され、 従って出力端子部 61間の電気的接続はオフされる。 入力端子部 5 1間に所定の電力が入力されることで発光素子 2が点灯すると、 受光駆 動素子 4は各 MOS FET 3 a, 3 bをそれぞれオン駆動し、 これによつて出力端子部 6 1間の電気的接続がオンされる。
また、 発光素子 2が消灯すると、 受光駆動素子 4は各 MOS FET 3 a, 3 bをそれ ぞれオフ駆動し、 これによつて出力端子部 61間の電気的接続が再度オフされる。
ここで、 上記の半導体リレー 1は、 発光素子 2と各 MOS FET 3 a, 3 bと受光駆 動素子 4とをそれぞれ封止する封止樹脂 1 0を備える。 封止樹脂 1 0において少なくとも 発光素子 2と受光駆動素子 4の受光素子 4 aとに挟まれる部位には、 発光素子 2の光を通 す合成樹脂が用いられる。
さらに、 上記の半導体りレー 1は、 ぞれぞれ導電材料からなり封止樹脂 1 0内におい て発光素子 2の一方ずつの端子に電気的に接続される接続部 52 有する 2個の入力導電 板 5を備える。 一方の入力導電板 5の接続部 52は発光素子 2の一方の端子が面実装 （表 面実装） されるものであり、 他方の入力導電板 5の接続部 52は発光素子 2の他方の端子 がワイヤボンディングにより電気的に接続されるものである。 また、 各入力導電板 5は、 それぞれ封止樹脂 1 0外に突出した入力端子部 51を有する。 各入力導電板 5はそれぞれ 例えば金属板に打ち抜き加工と曲げ加工とを施すことにより形成することができる。
また、 上記の半導体リレー 1は、 それぞれ導電材料からなり封止樹脂 （パッケージ） 1 0内において一方ずつの MOS FET 3 a, 3 のドレイン電極 33が面実装された実 装部 62を有する 2個の出力導電板 6と、 導電材料からなリ扁平な形状であって受光駆動 素子 4が面実装されて封止樹脂 1 0に封止された中央導電板 7とを備える。 各出力導電板 6と中央導電板 7とは、 それぞれ、 入力導電板 5と同様に、 金属板に打ち抜き加工と曲げ 加工とを施すことにより形成することができる。 各 MOS F ET 3 a, 3 bは、 ソース電 極 3 1同士がワイヤボンディングにより互いに電気的に接続されるとともに、 ゲート電極 32がそれぞれワイヤボンディングによリ受光駆動素子 4に電気的に接続されている。 ま た、 一方の MOS FET 3 aのソース電極 31と受光駆動素子 4とがそれぞれワイヤボン デイングにより中央導電板 7に電気的に接続されることで、 各 MOS F ET 3 a, 3 の ソース電極 3 1はそれぞれ中央導電板 7を介して受光駆動素子 4に電気的に接続されてい る。 また、 各出力導電板 6は、 それぞれ、 封止樹脂 1 0外に突出した出力端子部 6 1を有 する。
各入力端子部 51及び各出力端子部 61は、 図 1 3及び図 1 4に示すように、 それぞ れ共通のプリント配線板 Pの実装面 （図 1 4での上面） に設けられた導電パターン P 1 , P 2に対して面実装される。
従来は、 各実装部 62や中央導電板 7はそれぞれ厚さ方向を上記のプリント配線板 P の厚さ方向に一致させていた。
【特許文献 1】 特開 2003— 8050号公報
ところで、 出力端子部 6 1間に高周波信号が伝送される場合においては、 各 MOS F ET 3 a , 3 bのソース電極 31に接続された中央導電板 7がいわゆるスタブ回路として 作用するので、 中央導電板 7にも高周波信号が流入する。
さらに、 プリント配線板 Pにおいては、 例えば電磁ノイズを遮蔽する目的で、 グラン ドと同電位とされる導電パターン P 3が、 非実装面 （図 1 4での下面） の全面にわたって 設けられる場合がある。 この場合、 互いに対向する各出力導電板 6の実装部 62及び中央 導電板 7とグランドパターン P 3との間に寄生容量 Cpが発生する。 すると、 各出力導電 板 6の実装部 62や中央導電板 7から上記の寄生容量 C pを介して高周波信号が流出して しまうことで、 インサ一シヨンロスが増加していた。 発明の概要
本発明は、 上記事由に鑑みて為されたものであり、 インサ一シヨンロスの低減が可能 な半導体リレーを提供する。
本発明の実施形態によれば、 寄生ダイォ一ドの向きを互いに逆向きとするように互い に直列に接続された 2個の MOS FETと、 一対の端子を有し該端子間に所定の電力が入 力されて発光する発光素子と、 前記発光素子の発光の有無に応じて前記 2個の MOS FE Tをそれぞれオンオフ駆動する受光駆動素子と、 それぞれ導電材料からなり前記 2個の M OS FETの直列回路の一端ずつに電気的に接続された 2個の出力導電板と、 それぞれ導 電材料からなリ前記発光素子の一方ずつの端子に電気的に接続された 2個の入力導電板と、 前記 2個の MOS FETと前記発光素子と前記受光駆動素子と前記 2個の出力導電板と前 記 2個の入力導電板とをそれぞれ封止した封止樹脂とを備え、 前記 2個の出力導電板と前 記 2個の入力導電板とは、 それぞれ、 前記封止樹脂の外側に突出して互いに共通のプリン ト配線板に実装される端子部を有し、 前記 2個の出力導電板は、 それぞれ、 前記 2個の M OS FETのうちの 1個ずつが実装されたり、 各 2個の M OS F E Tのドレイン電極が連 結された実装部を有し、 前記各実装部は、 それぞれ、 厚さ方向が前記プリント配線板の厚 さ方向に対して交差するような向きで前記封止樹脂に封止されている半導体リレーを提供 する。
また、 前記 2個の MOS FETが 1チップに集積化されていても良い。
また、 前記 2個の MOS FETはそれぞれ一方ずつの前記出力導電板に面実装されて いても良い。
また、 前記 2個の MOS FETの相互の接続点は前記受光駆動素子に対し直接のワイ ャボンディングにより電気的に接続されていても良い。
また、 導電材料からなリ扁平な形状であつて前記受光駆動素子が固定され厚さ方向が 前記プリント配線板の厚さ方向に対して交差するような向きで前記封止樹脂に封止された 中央導電板を備え、 前記 2個の MOS FETの相互の接続点と、 前記受光駆動素子とは、 それぞれ、中央導電板に対してワイヤボンディングにより電気的に接続されていても良い。 発明の効果 本発明の実施形態によれば、 各実装部は、 それぞれ、 各端子部がそれぞれ実装される プリント配線板の厚さ方向に対して厚さ方向が交差するような向きで封止樹脂に封止され ているので、 上記のプリント配線板の厚さ方向に対して各実装部がそれぞれ厚さ方向を平 行とされる場合に比べ、 上記のプリント配線板の導電パターンと各実装部との間に発生し 得る寄生容量が低下することにより、 インサ一シヨンロスの低減が可能である。 図面の簡単な説明
本発明の目的及び特徴は以下のような添付図面を参照する以後の好ましい実施例の説 明により明確になる。
【図 1】 本発明の第 1の実施形態の半導体リレーを示す正面図である。
【図 2】 （a ) ( b ) はそれぞれ異なる視点から見た上記第 1の実施形態の半導体リレ 一を示す斜視図である。
【図 3】 上記第 1の実施形態の半導体リレーの要部を示す左側面図である。
【図 4】 上記第 1の実施形態の半導体リレー （曲線 B ) と従来例 （曲線 A ) とのそれ ぞれについて、 周波数特性を示す説明図である。
【図 5】 上記第 1の実施形態の半導体リレーの変更例を示す斜視図である。
【図 6】 図 5の例の要部を示す左側面図である。
【図 7】 上記第 1の実施形態の半導体リレーの別の変更例を示す斜視図である。 【図 8】 図 7の例の要部を示す左側面図である。
【図 9】 本発明の第 2の実施形態の半導体リレーの封止樹脂 （パッケージ） 内部の斜 視図である。
【図 1 0】 上記第 2の実施形態の半導体リレーの断面図である。 【図 1 1】 半導 体リレ一を示す回路ブロック図である。
【図 1 2】 従来例の半導体リレ一を示す斜視図である。
【図 1 3】 上記従来例を示す一部破断した平面図である。
【図 1 4】 上記従来例を示す正面図である。 発明を実施するため最良の形態
以下、 本発明の実施形態が本明細書の一部を成す添付図面を参照してより詳細に説明 する。 図面全体において同一又は類似する部分については同一参照符号を付して説明を省 略する。
本実施形態の基本構成は図 1 1〜図 1 4で説明した従来例と共通であるので、 共通す る部分についての説明は省略する。
(第 1の実施形態）
本発明の第 1の実施形態では、 図 1及び図 2に示すように、 各端子部 5 1 , 6 1がそ れぞれ面実装されるプリント配線板 Pの厚さ方向に対し、 中央導電板 7と各実装部 6 2と がそれぞれ厚さ方向を交差させる （本例では、 直交させる） 向きとされている。
具体的に説明すると、 各入力導電板 5と各出力導電板 6とは、 それぞれ、 厚さ方向に 一回だけ直角に曲げられた L字形状とされており、 曲げられた部位の一方側にそれぞれ端 子部である入力端子部 5 1又は出力端子部 6 1が形成され、 他方側に接続部 5 2又は実装 部 6 2が形成されている。
また、 受光駆動素子 4に対する M O S F E T 3 aのソース電極 3 1の電気的接続は、 従来例のように中央導電板 7を介してではなく、 図 3に示すような直接のワイヤボンディ ングにより達成されている。 これにより、 M O S F E T 3 aのソース電極 3 1を受光駆動 素子 4に対し従来例のように中央導電板 7を介して接続する場合に比べて必要なワイヤポ ンディングの回数が減少している。
さらに、 各 M O S F E T 3 a , 3 bはそれぞれドレイン電極 3 3 (図 1 1参照） が出 力導電板 6の実装部 6 2に対して面実装されている。 これにより、 各 M O S F E T 3 a， 3 bのドレイン電極 3 3と実装部 6 2との電気的接続をワイヤボンディングで達成する場 合に比べ、 電流容量の増加が可能となっており、 本発明者の実験によれば電流容量を 2倍 以上とすることができた。
また、 封止樹脂 1 0は全体として直方体形状とされており、 半導体リレー 1は封止樹 脂 1 0の一面 （図 1での下面） をプリント配線板 Pに向けてプリント配線板 Pに面実装さ れる。
以下、 上下左右は図 1を基準とし、 図 1の紙面に直交する方向のうち手前方向 （図 2 ( a ) の矢印で示された左下方向） を前方向と呼ぶ。 なお、 上記の方向は説明の便宜のた めに定義するものであって、 実際の使用状態での方向とは必ずしも一致しない。
中央導電板 7は、 厚さ方向を左右方向に向けた扁平な形状であって、 上端部から前後 両側に突設された腕部 7 1を有する。 製造時、 封止樹脂 1 0による封止の際には、 中央導 電板 7及び受光駆動素子 4はそれぞれ腕部 7 1において支持される。
また、 各入力端子部 5 1 と各出力端子部 6 1とはそれぞれ厚さ方向の両面のうち接続 部 5 2や実装部 6 2が突出していない側の面を封止樹脂 1 0の下面に略面一としている。 さらに、 各入力端子部 5 1はそれぞれ封止樹脂 1 0の左面の下端部において前後に並んで 左方に突出し、 各出力端子部 6 1はそれぞれ封止樹脂 1 0の右面の下端部において前後に 並んで右方に突出している。
さらに、 中央導電板 7と各実装部 6 2とは、 それぞれ表裏両面を封止樹脂 1 0の面の うち上記一面に直交する面である左右の面に対して平行とする向きで封止されている。 す なわち、 中央導電板 7と各実装部 6 2とは、 それぞれ厚さ方向がプリント配線板 Pの厚さ 方向に直交する向きとされている。
上記構成によれば、 各端子部 5 1 , 6 1がそれぞれ実装されるプリント配線板 Pの厚 さ方向に対し、 各実装部 6 2が厚さ方向を平行とされる場合に比べ、 上記のプリント配線 板 Pの導電/ ターン P 3と各実装部 6 2との間に発生し得る寄生容量が低下することによ リ、 インサ一シヨンロスが抑えられる。 図 4に、 図 1 2〜図 1 4で説明した従来例でのィ ンサーシヨンロスの解析結果を曲線 Aで示し、 本実施形態でのインサ一シヨンロスの解析 結果を曲線 Bで示す。 図 4からもわかるように、 本実施形態では従来例よりもインサ一シ ョンロスが抑えられている。
なお、 図 5及び図 6に示すように、 MOS FET 3 aのソース電極 31を受光駆動素 子 4に対し従来例と同様に中央導電板 7を介して電気的に接続してもよい。 すなわち、 M OS F ET 3 aのソース電極 31 (すなわち、 2個の MOS FET3 a, 3 bの相互の接 続点） と受光駆動素子 4とをそれぞれ中央導電板 7に対してワイヤボンディングによリ電 気的に接続する。 この場合、 中央導電板 7も、 各 MOS FET3 a, 3 bのソース電極 3 1がワイヤボンディングにより実装されていることになるから、 出力端子部 61間を伝送 される高周波信号は中央導電板 7に流入する。 しかしながら、 中央導電板 7の厚さ方向も やはリプリント配線板 Pの厚さ方向に対して直交しているので、 上記のような高周波信号 の流入に関わらずインサ一シヨンロスの増加は抑えられる。 上記構成を採用すると、 図 1 〜図 3の例に比べ、 製造時に必要なワイヤボンディングの回数は増加するものの、 各 MO S F ET 3 a, 3 bのゲ一トーソース間電圧の低下速度を速くすることができ、 従って半 導体リレー 1のターンオフ時間の短縮が可能である。 本発明者の実験によれば、 図 5及び 図 6の例では、 図 1〜図 3の例に比べ、 ターンオフ時間を 2分の 1以下にすることができ た。
また、 図 7及び図 8に示すように、 2個の MOS FET3 a, 3 bが 1チップに集積 化されたスィツチング素子 3を用いてもよい。 このようなスイッチング素子 3は周知技術 で実現可能であるので、 詳細な図示並びに説明は省略する。 図 7及び図 8の例では、 スィ ツチング素子 3は中央導電板 7において受光駆動素子 4と同じ側の面に固定されている。 また、 スイッチング素子 3に含まれる各 MOS FET 3 a, 3 bは、 それぞれ、 ソース電 極 31 (すなわち、 2個の MOS FET3 a, 3 bの相互の接続点） が中央導電板 7に対 してワイヤボンディングにより実装され、 ゲ一ト電極 32が受光駆動素子 4に対して直接 のワイャボンディングによリ電気的に接続され、 ドレイン電極 33がー方ずつの出力導電 板 6の実装部 62に対してワイヤボンディングにより連結されている。 上記のように適宜 の集積化を行えば、 部品点数の削減が可能となる。
さらに、 各端子部 51 , 61がそれぞれ厚さ方向の一面において面実装される構成と する代わりに、 各端子部 51 , 61がそれぞれ厚さ方向を左右方向に向けて下端面におい て面実装される構成としてもよい。 この場合、 各入力導電板 5と各出力導電板 6とは、 そ れぞれ、 曲げられた部位を有さない扁平な形状とすることができる。
(第 2の実施形態）
以下、本発明の第 2の実施形態について、 図 9及び図 1 0を参照して説明する。 尚、 本 実施形態は基本的な構成が第 1の実施形態と共通であるので、 共通の構成要素には、 同一 の符号を付して説明を省略する。 本実施形態の半導体リレー 1は、 第 1の実施形態でのように、 中央導電板 7の受光駆 動素子 4が実装される実装面、 出力導電板 6の M O S F E T 3 a . 3 bが各々実装される 実装面（実装部 6 2 )、及び入力導電板 5の発光素子 2が実装される実装面が、封止樹脂（パ ッケージ） 1 0の下端部 1 0 aに対して各々垂直方向に向けられている。
入力導電板 5は、 図 9に示すように細長の矩形板が左右方向から見たときに略し字状 に形成される第 1の端子片 5 aと細長の矩形板に形成される第 2の端子片 5 bとから構成 される。 そして、 第 1及び第 2の端子片 5 a , 5 bは、 互いの長手方向を上下方向に向け てパッケージ 1 0内の下端部 1 0 a上方で起立するように配設される。 第 1及び第 2の端 子片 5 a , 5 bの下端部は、 下端部 1 0 a左側の前後端に貫設される揷通孔 （図示せず） を通じてパッケージ 1 0の外部に露出する。 尚、 前記露出する部位はパッケージ 1 0の外 面と各々面一としている。
中央導電板 7は、 図 9及び図 1 0に示すように導電性材料により略平板状に形成され て下方周縁部から下側へ略棒状に突出する凸部 7 aが設けられ、 更に上端前後両端部から 外側へ角筒状に延出する腕部 7 1が配設される。 そして、 中央導電板 7は、 凸部 7 aの先 端部または腕部 7 1の先端部のいずれかまたは両方を、 パッケージ 1 0内の下端部 1 O a または前後端部に当接させて、 下端部 1 0 a下方で起立するように配設される。 尚、 腕部 7 1がボンディングワイヤを介して受光駆動素子 4の電極に接続される。
出力導電板 6は、 図 9及び図 1 0に示すように各々導電性材料により形成された帯板 が下方で曲折されてなる。 そして、 出力導電板 6は、 パッケージ 1 0の下端部 1 O a右側 の前後両端で各々起立するように配設される。 出力導電板 6の下端部は、 パッケージ 1 0 の下端部 1 0 a右側の前後端に貫設される揷通孔 （図示せず） を通じてパッケージ 1 0の 外部に露出する。 尚、 前記露出する部位はパッケージ 1 0の外面と各々面一としている。
上記構成によれば、 左右方向から見たときに凸部 7aが出力導電板 6の間にある隙間 12に配置される。 そして M0SFET3a、 3bのゲート電極 32はボンディングワイヤ 1 1 a、 1 1 b を介して各々受光駆動素子 4に接続される。またソース電極 31はボンディングワイヤ 1 1 c 〜1 1 f を介して凸部 7aに接続されることで、 ソース電極 31同士が電気的に接続される。 更にボンディングワイヤ 1 1 gを介して受光駆動素子 4に接続されることで、ソース電極 31 が受光駆動素子 4と電気的に共通接続される。
すなわち、 出力導電板 6及び中央導電板 7の実装面と、 入力導電板 5の実装面とは互 いに対向し、 更にこれらの実装面はパッケージ 1 0の下端部 1 0 aに対して、 第 1の実施 形態のように、 垂直方向に向けられている。
以上、 本発明の好ましい実施形態が説明されたが、 本発明はこれらの特定実施形態に 限定されず、 後続する請求範囲の範疇を超えず、 多様な変更及び修正が行われることが可 能であり、 それも本発明の範疇に属すると言える。

Claims

請求の範囲
【請求項 1】
寄生ダイォードの向きを互いに逆向きとするように互いに直列に接続された 2個の M OS F E Tと、
一対の端子を有し該端子間に所定の電力が入力されて発光する発光素子と、 前記発光素子の発光の有無に応じて前記 2個の MOS FETをそれぞれオンオフ駆動 する受光駆動素子と、
それぞれ導電材料からなり前記 2個の MOS FETの直列回路の一端ずつに電気的に 接続された 2個の出力導電板と、
それぞれ導電材料からなリ前記発光素子の一方ずつの端子に電気的に接続された 2個 の入力導電板と、
前記 2個の MOS FETと前記発光素子と前記受光駆動素子と前記 2個の出力導電板 と前記 2個の入力導電板とをそれぞれ封止した封止樹脂とを備え、
前記 2個の出力導電板と前記 2個の入力導電板とは、それぞれ、前記封止樹脂の外側に 突出して互いに共通のプリント配線板に実装される端子部を有し、
前記 2個の出力導電板は、それぞれ、前記 2個の MOS F ETのうちの 1個ずつが実装 されたり、 各 2個の MOS F ETのドレイン電極が連結された実装部を有し、
前記各実装部は、それぞれ、厚さ方向が前記プリント配線板の厚さ方向に対して交差す るような向きで前記封止樹脂に封止されている半導体リレー。
【請求項 2】
前記 2個の MOS FETが 1チップに集積化されている請求項 1記載の半導体リレ一。
【請求項 3】
前記 2個の MOS F ETはそれぞれ一方ずつの前記出力導電板に面実装されている請 求項 1記載の半導体リレー。
【請求項 4】
前記 2個の MOS FETの相互の接続点は前記受光駆動素子に対し直接のワイヤボン ディングによリ電気的に接続されている請求項 1記載の半導体リレー。
【請求項 5】
導電材料からなリ扁平な形状であつて前記受光駆動素子が固定され厚さ方向が前記プ リント配線板の厚さ方向に対して交差するような向きで前記封止樹脂に封止された中央導 電板を備え、
前記 2個の MOS FETの相互の接続点と、前記受光駆動素子とは、 それぞれ、 中央導 電板に対してワイヤボンディングにより電気的に接続されている請求項 1記載の半導体リ レ—。
PCT/IB2010/002533 2009-10-09 2010-10-07 半導体リレー WO2011042796A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/500,710 US8816310B2 (en) 2009-10-09 2010-10-07 Semiconductor relay
CN201080045218.9A CN102656803B (zh) 2009-10-09 2010-10-07 半导体继电器
KR1020127009016A KR101351737B1 (ko) 2009-10-09 2010-10-07 반도체 릴레이

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-235379 2009-10-09
JP2009235379A JP5502422B2 (ja) 2009-10-09 2009-10-09 半導体リレー
JP2010-030387 2010-02-15
JP2010030387A JP5491894B2 (ja) 2010-02-15 2010-02-15 半導体リレー

Publications (1)

Publication Number Publication Date
WO2011042796A1 true WO2011042796A1 (ja) 2011-04-14

Family

ID=43856415

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2010/002533 WO2011042796A1 (ja) 2009-10-09 2010-10-07 半導体リレー

Country Status (4)

Country Link
US (1) US8816310B2 (ja)
KR (1) KR101351737B1 (ja)
CN (1) CN102656803B (ja)
WO (1) WO2011042796A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197302A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 半導体装置およびその製造方法
JP6402091B2 (ja) * 2015-12-17 2018-10-10 株式会社東芝 光結合装置
TWI624152B (zh) * 2016-11-11 2018-05-11 Excel Cell Electronic Co Ltd Photoelectric relay
EP3567641A4 (en) * 2017-01-05 2020-02-05 Panasonic Corporation SOLID STATE RELAYS
JP6660918B2 (ja) * 2017-08-31 2020-03-11 オムロン株式会社 半導体リレーモジュール
CN107799512B (zh) * 2017-11-28 2024-09-13 无锡豪帮高科股份有限公司 一种立体封装集成光耦电路的结构及其方法
JP7273741B2 (ja) * 2020-02-07 2023-05-15 株式会社東芝 光結合装置及び高周波装置
JP7216678B2 (ja) 2020-02-10 2023-02-01 株式会社東芝 光結合装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165621A (ja) * 2005-12-14 2007-06-28 Toshiba Corp 光結合装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154787A (ja) 1997-07-30 1999-02-26 Matsushita Electric Works Ltd 光結合型半導体リレー
JP2002050950A (ja) 2000-07-31 2002-02-15 Matsushita Electric Works Ltd 半導体リレー
JP2003008050A (ja) 2001-06-26 2003-01-10 Matsushita Electric Works Ltd 半導体リレー
JP2006049766A (ja) * 2004-08-09 2006-02-16 Toshiba Corp 半導体リレー装置
JP5381280B2 (ja) * 2009-04-23 2014-01-08 オムロン株式会社 光結合装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165621A (ja) * 2005-12-14 2007-06-28 Toshiba Corp 光結合装置

Also Published As

Publication number Publication date
CN102656803A (zh) 2012-09-05
KR101351737B1 (ko) 2014-01-14
US20120199851A1 (en) 2012-08-09
KR20120081125A (ko) 2012-07-18
CN102656803B (zh) 2015-04-01
US8816310B2 (en) 2014-08-26

Similar Documents

Publication Publication Date Title
WO2011042796A1 (ja) 半導体リレー
JP5858914B2 (ja) パワーモジュールおよび出力回路
KR100735852B1 (ko) 반도체 장치
US8723311B2 (en) Half-bridge electronic device with common heat sink on mounting surface
JP4878520B2 (ja) 半導体装置
JP7131903B2 (ja) 半導体パッケージ
WO2015068565A1 (ja) 半導体装置
KR20110106775A (ko) 반도체 장치
JP4977407B2 (ja) 半導体装置
JP2009218475A (ja) 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置及び回路装置
JP2018063993A (ja) 半導体装置及び半導体モジュール
JP7055151B2 (ja) 半導体モジュール
JP4820233B2 (ja) 半導体装置
JP6585847B2 (ja) 電動機のための電力モジュール
JP5491894B2 (ja) 半導体リレー
JP2001185751A (ja) 表面実装型赤外線通信モジュールの構造および駆動回路
US10290568B2 (en) Power module for an electric motor
WO2014192348A1 (ja) 半導体装置
JP5502422B2 (ja) 半導体リレー
CN106549008B (zh) 半导体装置以及半导体装置的测量方法
JP2010177453A (ja) 半導体装置
WO2023053823A1 (ja) 半導体装置
JP6898588B2 (ja) 半導体装置
JP5880663B1 (ja) 半導体装置
JP2023180383A (ja) 半導体リレー及びそれを備えた半導体リレーモジュール

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080045218.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10821647

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20127009016

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13500710

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10821647

Country of ref document: EP

Kind code of ref document: A1