KR20110106775A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20110106775A
KR20110106775A KR1020100049179A KR20100049179A KR20110106775A KR 20110106775 A KR20110106775 A KR 20110106775A KR 1020100049179 A KR1020100049179 A KR 1020100049179A KR 20100049179 A KR20100049179 A KR 20100049179A KR 20110106775 A KR20110106775 A KR 20110106775A
Authority
KR
South Korea
Prior art keywords
lead terminal
semiconductor chip
lead
terminal
chip
Prior art date
Application number
KR1020100049179A
Other languages
English (en)
Other versions
KR101141584B1 (ko
Inventor
도시타카 시가
Original Assignee
산켄덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산켄덴키 가부시키가이샤 filed Critical 산켄덴키 가부시키가이샤
Publication of KR20110106775A publication Critical patent/KR20110106775A/ko
Application granted granted Critical
Publication of KR101141584B1 publication Critical patent/KR101141584B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Resistance Heating (AREA)

Abstract

(과제)
노이즈의 악영향을 감소시켜서 신뢰성을 향상시킨 반도체 장치를 저비용으로 얻는다.
(해결수단)
리드 단자(21∼24)의 모두는, 파워 반도체칩(11)에 있어서 스위칭 전류가 흐르는 주전극의 일방에 접속된 단자(D)가 된다. 또한 제2측면 측에 설치된 리드 단자(25)는 이 주전극의 타방에 접속된 단자(S)가 된다. 또한 제2측면 측에 설치된 리드 단자(28)는 제어용 IC칩(12)의 제어신호가 입력되는 단자(FB)가 된다. 리드 단자(25)와 리드 단자(28) 사이에 설치된 리드 단자(26, 27)는 각각 단자(Vcc), 단자(GND)가 된다. 이 구성에 있어서는, 리드 단자(26) 및 이것에 접속된 본딩 와이어(50)가 존재하는 장소 및 리드 단자(27) 및 이것에 접속된 제2방열판(32)이 존재하는 장소의 전위는 일정하게 되고, 스위칭 노이즈의 전파를 억제하는 노이즈 실드로서 기능한다.

Description

반도체 장치{THE SEMICONDUCTOR DEVICE}
본 발명은, 2개의 반도체칩(半導體chip)이 모두 패키지 중에 내장된 구조를 구비하는 반도체 장치(半導體裝置)에 관한 것이다.
대전류(大電流)의 스위칭이나 정류(整流)를 하는 파워 반도체 소자(power 半導體素子)(정류용 다이오드, 파워 ＭＯＳＦＥＴ, ＩＧＢＴ 등)를 조립한 파워 반도체 모듈(power 半導體 module)에 있어서는, 파워 반도체 소자의 동작 중에 있어서의 발열량이 크다. 이 때문에 이러한 파워 반도체 소자가 형성된 반도체칩을 패키지 중에 내장한 파워 반도체 모듈에 있어서는, 파워 반도체 소자를 안전하게 제어하기 위한 제어용 IC칩이 같이 내장되는 형태로 하는 경우가 많다. 이러한 경우에, 예를 들면 제어용 IC칩에는 온도 센서가 탑재되어, 파워 반도체 소자의 발열이 커진 경우에는, 자동으로 이것을 오프 하도록 하는 제어를 한다. 이에 따라 고전력으로 동작하는 파워 반도체 모듈의 안전성, 신뢰성을 높일 수 있다.
이러한 파워 반도체 모듈의 형태는 예를 들면 특허문헌1 등에 기재되어 있다. 여기에서는 ＳＩＰ(Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ)에 있어서, 파워 반도체칩과 온도 센서가 내장된 제어용IC을 동일 방열판 상에서 접촉시켜서 탑재한 구성을 취함으로써 제어용 IC칩에 의한 파워 반도체칩의 온도상승의 검출을 빠르고 또한 정확하게 하여, 이 제어를 확실하게 한다.
또한 이러한 반도체 모듈에 있어서는, 파워 반도체칩에 접속되는 각 단자에는 고전압이 인가되어 단자 사이에는 대전류가 흐른다. 이 때문에 이들의 단자 사이에는 고내압화(高耐壓化)나 고절연성(高絶緣性)이 요구되어, 그 배치의 자유도가 낮아진다고 하는 문제도 있다. 이에 대하여 특허문헌2에 있어서는, ＤＩＰ(Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ)에 있어서 좌우의 측면에 형성된 리드 단자를, 일방의 측면에서는 하이 사이드(high side), 타방의 측면에서는 로사이드(low side)가 되도록 배치한 파워 반도체 모듈이 기재되어 있다.
이들 기술을 사용하여 안전성, 신뢰성이 높은 파워 반도체 모듈을 얻을 수 있다.
일본국 공개특허 특개 2005-44958호 공보 일본국 공개특허 특개 2008-125315호 공보
파워 반도체 소자는 상기한 바와 같이 고전압(예를 들면 400V 이상)에서 구동되지만, 일반적으로 제어용IC(제어용 IC칩)은 이것보다도 낮은 몇 V정도의 전압에서 동작한다. 즉 파워 반도체칩과 제어용 IC칩은, 동일한 패키지 내에 근접하게 설치될 수 있지만 그 동작전압은 크게 다르게 된다.
여기에서 파워 반도체칩에 있어서는 이 고전압에서 온/오프가 반복되는 동작이 이루어지기 때문에, 스위칭 노이즈가 발생하기 쉬운 상태가 된다. 한편 저전압에서 동작하는 제어용 IC칩 중의 제어회로에 이 스위칭 노이즈가 혼입하면 오동작 하는 경우가 있다. 이러한 오동작은, 파워 반도체 모듈을 소형화하고 파워 반도체칩과 제어용 IC칩 사이의 간격이 작아진 경우에 특히 현저하다. 특허문헌1에 기재되어 있는 기술에 있어서는, 파워 반도체칩과 제어용 IC칩이 접촉한 상태로 설치되기 때문에 이러한 영향은 특히 크다. 또한 특허문헌2에 기재되어 있는 기술에 있어서도, 이 스위칭 노이즈의 악영향은 감소되지 않는다.
이러한 노이즈에 의한 오동작을 억제하기 위해서는, 예를 들면 제어용 IC칩을 이 노이즈로부터 실드(shield)하는 구조를 새롭게 설치하는 것이 유효하다. 그러나 이러한 대책에 의하면, 이 파워 반도체칩의 제조공정이 복잡해지거나 또는 이 구조가 별도로 필요하기 때문에, 이 파워 반도체칩을 소형화하는 것이 곤란하게 된다.
즉 노이즈의 악영향을 감소시켜서 신뢰성을 향상시킨 반도체 장치를 저비용으로 얻는 것은 곤란하였다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로서, 상기한 문제점을 해결하는 발명을 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위하여 이하에 나타내는 구성으로 한다.
본 발명의 반도체 장치는, 제1방열판과, 상기 제1방열판과 이간되어 배치된 제2방열판과, 상기 제1방열판에 있어서의 제1측면의 측에 배치된 복수의 제1리드 단자와, 상기 제1방열판에 있어서의 상기 제1측면의 반대측에 위치하는 제2측면의 측에 배치된 제2리드 단자와, 상기 제2측면의 측에 있어서 상기 제2리드 단자보다도 상기 제2방열판에 가까운 측에 배치된 복수의 제3리드 단자와, 상기 제1방열판의 주면에 탑재되어, 고전압에 접속된 부하를 스위칭하고, 스위칭 동작에 있어서의 주전류가 흐르는 1쌍의 주전극을 구비하는 제1반도체칩과, 상기 제2방열판의 주면에 탑재되어, 상기 제1반도체칩의 스위칭 동작을 제어하고, 상기 제1반도체칩보다도 저전압에서 동작하는 제2반도체칩과, 상기 제1방열판, 상기 제2방열판, 상기 제1리드 단자의 일부, 상기 제2리드 단자의 일부, 상기 제3리드 단자의 일부, 상기 제1반도체칩 및 상기 제2반도체칩을 피복하는 몰드재를 구비하고, 상기 제1리드 단자와, 상기 제2리드 단자 및 상기 제3리드 단자가 각각 상기 몰드재에 있어서의 1쌍의 측면으로부터 각각 반대방향으로 도출된 반도체 장치로서, 상기 제1방열판은, 상기 제1리드 단자의 배열방향에 있어서, 상기 제2방열판이 설치된 측을 향하여 연장되는 연장부를 구비하고, 상기 복수의 제1리드 단자의 적어도 일부는, 상기 제1방열판에 연결되어, 상기 제1반도체칩에 있어서의 1쌍의 주전극 중에서 고전압이 입력되는 쪽의 주전극이 상기 제1리드 단자에 접속되어, 상기 제1반도체칩에 있어서의 1쌍의 주전극 중에서 접지전위에 가까운 전압이 입력되는 쪽의 주전극이 상기 제2리드 단자에 접속되어, 상기 제2반도체칩에 있어서의 전극이 상기 제3리드 단자에 접속되는 것을 특징으로 한다.
본 발명의 반도체 장치에 있어서, 상기 복수의 제3리드 단자에는, 상기 제2반도체칩에 있어서의 전원전압이 입력되는 리드 단자와, 접지전위가 입력되는 리드 단자와, 상기 제2반도체칩의 동작을 제어하는 제어신호가 입력되는 리드 단자가 포함되는 것을 특징으로 한다.
본 발명의 반도체 장치는, 상기 제1방열판에 있어서의 상기 제2측면 측에 있어서, 상기 전원전압이 입력되는 리드 단자, 상기 접지전위가 입력되는 리드 단자 중 적어도 1개는, 상기 제2리드 단자 측에서 봐서 상기 제어신호가 입력되는 리드 단자보다도 가까운 측에 설치된 것을 특징으로 한다.
본 발명은 이상과 같이 구성되어 있기 때문에, 노이즈의 악영향을 감소시켜서 신뢰성을 향상시킨 반도체 장치를 저비용으로 얻을 수 있다.
도1은 본 발명의 실시예에 관한 반도체 모듈을 사용하여 구성되는 회로도의 일례다.
도2는 본 발명의 실시예에 관한 반도체 모듈의 구성을 나타내는 상면으로부터의 투시도다.
도3은 본 발명의 실시예에 관한 반도체 모듈의 외관사시도다.
이하, 본 발명의 실시예가 되는 반도체 장치로서 반도체 모듈에 대하여 설명한다. 이 반도체 모듈은, 패키지 중에 있어서 2개의 반도체칩(파워 반도체칩, 제어용 IC칩)이 각각 독립된 방열판 상에 탑재되어 전체가 몰드재 중에 밀봉되어 있다.
이러한 반도체 모듈(10)을 사용하여 구현되는 전원회로(예를 들면 스탠바이용 전원회로)의 일례가 도1이다. 이 회로에 있어서, 일점쇄선으로 둘러싸인 영역이 이 반도체 모듈(10)에 대응하고, 이 중에는 파워 반도체칩(제1반도체칩)(11)과 제어용 IC칩(제2반도체칩)(12)이 포함된다. 이 회로에 있어서는, 우상(右上)에 기재되어 있는 부하에 대하여 출력전압(Ｖｏ)이 인가된다.
파워 반도체칩(제1반도체칩)(11)은, 예를 들면 정류용 다이오드, 파워 ＭＯＳＦＥＴ, ＩＧＢＴ(Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ) 등에 의하여 구성되고 단자(D)에는 고전압에 접속된 부하의 일단에 접속된다. 단자(S)는 이것보다도 접지전위에 가까운 전위로 한다. 파워 반도체칩(11)의 제어단자인 게이트에 제어신호를 보냄으로써 파워 반도체칩(11)을 온/오프 동작시켜서 1쌍의 주전극이 되는 단자(D)와 단자(Ｓ) 사이의 스위칭 전류가 제어된다. 여기에서 제어용 IC칩(12)은, 파워 반도체칩(11)의 게이트에 제어신호를 보내어 이 스위칭 전류를 제어한다.
제어용 IC칩(제2반도체칩)(12)은, 파워 반도체칩(11)을 제어하기 위하여 파워 반도체칩(11)의 온도상승을 검출하기 위한 기능을 가진다. 이 때문에 제어용 IC칩(12) 내에 형성된 제어회로는, 여기에서 감지된 온도상승이 소정의 온도보다도 높은 경우에 파워 반도체칩(11)을 강제적으로 오프 하는 제어를 한다. 제어용 IC칩(12)을 동작시키기 위한 전원전압은 단자(Vcc)와 단자(GND)(접지) 사이에 인가된다. 단자(FB)는, 파워 반도체칩(11)의 온/오프 동작을 제어하기 위한 제어용 IC칩(12)에 대한 피드백 신호가 인가되는 단자다. 여기에서 피드백 신호는, 예를 들면 파워 반도체칩(11)의 단자(D)에 접속된 부하의 출력전압(Ｖｏ)이 일정하게 되도록 부하의 출력단자에 접속되는 오차증폭기(誤差增幅器)로부터 주어지는 귀환신호(歸還信號)다.
이 때문에 이 반도체 모듈(10)에 있어서는, D, S, Ｖｃｃ, FB, ＧＮＤ의 5개의 단자가 필요하게 되고, 이들이 각 리드 단자에 할당된다. 여기에서 이 반도체 모듈에 있어서는, 파워 반도체칩(11)의 1쌍의 주전극이 되는 단자(D)와 단자(Ｓ) 사이에 가장 높은 전압이 인가되어 가장 큰 전류가 흐른다.
도2는, 이 반도체 모듈(반도체 장치)(10)을 상측으로부터 본 투시도다. 여기에서 도면에서 파선에서 둘러싸인 사각형 영역이 수지로 구성된 몰드재에 대응한다. 몰드재의 외측에는, 그 한편의 측면으로부터 리드 단자(21∼24)의 4개, 타방의 측면으로부터 리드 단자(25∼28)의 4개의 리드 단자가 각각 반대방향으로 도출되어 있다. 즉 이 반도체 모듈(10)은, ＤＩＰ(Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ)로 되어 있다.
또한 이 반도체 모듈(10)의 외관사시도가 도3이다. 도면에 나타내는 바와 같이, 반도체 모듈(10)은, 몰드재(100)로부터 도출된 리드 단자에 리드 포밍(lead forming; 절곡가공(折曲加工))이 실시되고, 각 리드 단자는 그 선단부가 인쇄기판 상의 스루홀(thru-hole)에 삽입되어 인쇄기판에 납땜에 의하여 고정된다.
도2에 나타나 있는 바와 같이 이 반도체 모듈(10)에 있어서는, 2개의 방열판(31, 32)이 사용되고 있고, 면적이 큰 방열판(제1방열판)(31)에는 파워 반도체칩(제1반도체칩)(11)이 탑재되고, 면적이 작은 방열판(제2방열판)(32)에는 제어용 IC칩(제2반도체칩)(12)이 탑재된다.
또한 여기에서 사용되는 리드 단자(21∼28)는, 제1리드 단자(리드 단자(21∼24)), 제2리드 단자(리드 단자(25)), 제3리드 단자(리드 단자(26∼28))로 그 기능으로 구분된다.
제1방열판(31)은, 제1리드 단자(리드 단자(21∼24))의 배열방향에 있어서, 제2방열판(32)이 설치된 측을 향하여 연장되는 연장부(31A)를 구비한다. 이 때문에 도2에 있어서는, 제1방열판(31)에 있어서의 제1측면(우측면)과 제2측면(좌측면) 사이에 형성된 변(a)은 제2방열판(32)에 있어서의 변(c)에 접근하여 대향하고, 제1방열판(31)에 있어서의 연장부(31A)를 구성하는 변(b)은 제2방열판(32)에 있어서의 변(d)에 접근하여 대향하고 있다. 또한 연장부(31A)의 선단부가 되는 변(e)과, 제2방열판(32)에 있어서 변(c)의 반대측에 위치하는 변(f)은, 대략 동일 직선상에 있다. 이러한 구성에 의하여 파워 반도체칩(11)의 방열효율을 높이고 또한 제어용 IC칩(12)에 의한 온도상승의 감지를 더 정확하게 할 수 있다.
다만 연장부(31A)의 선단부가 되는 변(e)은 반드시 제2방열판(32)의 변(f)과 동일 직선상에 있을 필요는 없다. 예를 들면 연장부(31A)는, 제1방열판(31)에 있어서의 제1측면(우측면)을 따르는 방향에 있어서 적어도 제어용 IC칩(12)이 탑재된 제2방열판(32)의 변(d)이 형성된 위치까지 연장되고 또한 이 변(d)과 간극을 사이에 두고 형성되어 있으면 동일한 효과를 얻을 수 있다.
또한 제1방열판(31)에는, 제1측면(우측면) 측에 형성된 제1리드 단자(리드 단자(21∼24))가 연결되어 일체화 되어 있고, 또한 제1측면과 반대측의 제2측면(좌측면)에 있어서의 제2리드 단자, 제3리드 단자(리드 단자(25∼28))는 연결되어 있지 않다.
제2방열판(32)은 이 제2측면(좌측면) 측을 따른 형태로 한다. 제2방열판(32)에는, 복수의 제3리드 단자 중에서 하나의 리드 단자(27)가 연결되어 있지만, 제1리드 단자(리드 단자(21∼24))와는 연결되어 있지 않다.
또한, 방열판(31, 32), 각 리드 단자는, 단일 금속판을 패터닝(patterning) 함으로써 제조된다. 이 금속판은, 도전율 및 열전도율이 높은 구리 또는 구리 합금으로 구성된다.
파워 반도체칩(11)의 표면에는, 그 내부의 소자에 접속되는 본딩 패드(111, 112)가 설치되어 있다. 제어용 IC칩(12)의 표면에는, 마찬가지로 본딩 패드(121∼125)가 설치되어 있다. 파워 반도체칩(11), 제어용 IC칩(12)에 대한 전기적 접속은, 이들의 본딩 패드에 본딩 와이어를 접속함으로써 이루어지고 있다. 도2에 있어서는, 본딩 패드(111)와 리드 단자(25) 및 본딩 패드(122), 본딩 패드(112)와 본딩 패드(121), 본딩 패드(123)와 리드 단자(26), 본딩 패드(124)와 제1방열판(31), 본딩 패드(125)와 리드 단자(28)는 각각 본딩 와이어(50)를 사용하여 접속되어 있다. 또한 파워 반도체칩(11)의 이면(제1방열판(31)과 접촉하는 면)과 제1방열판(31)도 전기적으로 접속되어 있다. 또한 제어용 IC칩(12)의 이면(제2방열판(32)과 접촉하는 측의 면)과 제2방열판(32)을 전기적으로 접속할 수도 있다. 또, 본딩 패드(111)와 리드 단자(25) 사이와 같이, 대전류가 흐르는 장소에 있어서는 복수의 본딩 와이어(50)가 사용되고 있다.
이러한 반도체 모듈(10)에 있어서는, 제1리드 단자(리드 단자(21∼24))의 모두는, 파워 반도체칩(11)에 있어서 스위칭 전류가 흐르는 주전극의 일방에 접속된 단자(D)가 된다. 또한 제2측면 측에 설치된 제2리드 단자(리드 단자(25))는, 이 주전극의 타방에 접속된 단자(S)가 된다.
또한 제2측면 측에 설치된 제3리드 단자 중의 하나인 리드 단자(28)는, 제어용 IC칩(12)의 제어신호가 입력되는 단자(FB)가 된다. 리드 단자(25)와 리드 단자(28) 사이에 설치된 리드 단자(26, 27)는, 각각 단자(Vcc), 단자(GND)가 된다. 이들은, 각각 제어용 IC칩(12)을 동작시키기 위한 전원전압을 인가하기 위해서 이용된다.
이러한 반도체 모듈(10)에 있어서는, 파워 반도체칩(11)에 있어서, 주전극이 되는 단자(D)와 단자(Ｓ) 사이에 흐르는 스위칭 전류에 의하여 스위칭 노이즈가 발생한다. 단자(D)와 단자(S)는 제어용 IC칩(12)에 직접 접속되지 않고 있지만, 스위칭 노이즈는, 공중(몰드재(100)중)을 전파(傳播)하여 제어용 IC칩(12) 중에 형성된 제어회로에 도달하는 경우가 있다. 또는, 단자(FB)에 인가되는 제어신호에 이 스위칭 노이즈가 혼입하였을 경우에는, 오동작을 일으키는 경우가 있다.
상기의 구성에 있어서는, 단자(D)(리드 단자(21∼24))는 제1방열판(31)과 동(同) 전위로 하고, 단자(S)(리드 단자(25))는 본딩 패드(111) 및 이것에 접속된 본딩 와이어(50)와 동(同) 전위로 한다. 이들은 상기한 스위칭 노이즈의 발진원(發振源)이 될 수 있다.
도2의 구성에 있어서는, 이들과 제어용 IC칩(12) 사이에, 단자(Vcc)(리드 단자(26)) 및 이것에 접속된 본딩 와이어(50), 단자(GND)(리드 단자(27)) 및 이것에 접속된 제2방열판(32)이 설치되어 있다. 단자(GND)는 접지되고, 단자(Vcc)에는 전원전압으로서 일정한 저전압이 인가된다. 또한 도1에 나타나 있는 바와 같이 단자(Vcc)와 단자(GND) 사이에는, 바이패스 콘덴서((bypass condenser))(C3)가 설치되는 것이 일반적이다. 이 때문에 도2의 구성에 있어서는, 리드 단자(26) 및 이것에 접속된 본딩 와이어(50)가 존재하는 장소 및 리드 단자(27) 및 이것에 접속된 제2방열판(32)이 존재하는 장소의 전위는 일정하게 되어, 스위칭 노이즈의 전파를 억제하는 노이즈 실드(noise shield)로서 기능한다. 좌측면에 있어서의 하단부(타단부)에 설치된 리드 단자(28)(단자(FB))는 이들에 의하여 실드되기 때문에, 이 스위칭 노이즈가 제어용 IC칩(12)의 제어신호에 혼입되는 것이 억제된다. 또한 제1방열판(31)과 제2방열판(32)을 별도의 부품으로 하고 있는 것도, 이 스위칭 노이즈 전파의 억제에 기여한다.
또한 이러한 구성에 있어서는, 제어용 IC칩(12)의 제어신호에 노이즈가 가장 혼입되기 쉬운 장소는, 리드 단자(28)(단자(FB))에 접속된 본딩 와이어(50)이다. 이에 대하여 도2의 구성에 있어서는, 제어용 IC칩(12)(본딩 패드(125))과 리드 단자(28)의 간격을 좁게 할 수 있기 때문에, 이들에 접속되는 본딩 와이어(50)를 짧게 할 수 있다. 따라서 여기에서 혼입되는 노이즈를 감소시킬 수 있다. 이 노이즈는 상기의 스위칭 노이즈에 한정되지 않고, 이 반도체 모듈(10)의 외부에서 발생한 노이즈, 예를 들면 번개나 상용교류전원(商用交流電源) 등에 의하여 발생한 노이즈도 포함된다. 또한 이러한 외부로부터의 노이즈는 면적이 큰 제1방열판(31) 측으로 혼입하기 쉽지만, 이 경우에 있어서도 이 노이즈가 실드되는 것은 상기의 스위칭 노이즈의 경우와 마찬가지다. 따라서 상기한 구성에 있어서는, 이 반도체 모듈 내부에서 발생한 노이즈, 그 외부에서 발생한 노이즈의 양방에 대하여 높은 내성(耐性)이 얻어진다.
상기의 구성에 있어서는, 노이즈 실드 등의 구조물을 별도로 설치하는 일이 없이, 방열판 및 리드 단자의 구성 만으로도 상기한 기능을 구현시키고 있다. 즉 저비용이고 신뢰성이 높은 반도체 모듈을 얻을 수 있다.
또, 상기한 예에서는, 파워 반도체칩을 제1반도체칩, 이것을 제어하는 제어용 IC칩을 제2반도체칩이라고 하였지만, 본 발명은 이 경우에 한정되지 않는다. 노이즈원(noise源)이 될 수 있는 반도체칩을 제1반도체칩으로 하고, 이 노이즈의 혼입을 억제해야 할 대상인 반도체칩을 제2반도체칩으로 하여 이들을 동일한 패키지 중에 봉입(封入)한 구성의 반도체 모듈(반도체 장치)이면, 동일한 효과를 얻을 수 있는 것은 분명하다.
또한 노이즈원이 되는 파워 반도체칩(11)에 접속된 리드 단자와, 제어용 IC칩의 제어신호가 입력되는 단자(FB) 사이에, 접지전위 또는 일정 전위가 인가되는 리드 단자가 설정된다. 상기한 경우에는, 단자(GND)와 단자(Vcc)가 이것에 상당하지만, 이들 중의 일방 만을 배치하여도 같은 효과를 얻을 수 있다. 또한 이 양자를 배치하는 경우에, 양자의 배치 순서에 관계없이 동일한 효과를 얻을 수 있다. 또, 상기한 리드 단자의 배열에 있어서의 좌우 혹은 상하 관계를 바꾸더라도 동일한 것은 분명하다.
즉 이러한 구성을 사용함으로써, 2개의 반도체칩을 내장하는 구성을 가지는 반도체 모듈에 있어서, 노이즈에 의한 악영향을 감소할 수 있다.
또, 도2의 구성은, 리드 단자의 구성을 좌우대칭으로 한 ＤＩＰ이지만, 양 측면에 있어서의 구성을 비대칭으로 하여도 좋다.
또한 도2의 구성에 있어서는, 제1반도체칩이 발열량이 큰 파워 반도체칩인 경우에, 노이즈의 영향을 감소시킨다고 하는 것 이외의 관점으로부터도, 이 반도체 모듈의 안전성, 신뢰성을 높이는 것이 가능하다. 이 점에 대하여 이하에 설명한다.
도2의 구성에 있어서는, 파워 반도체칩(11)이 발생시킨 열은 제1방열판(31)에 전달하여 방열되지만, 이 때에 제1방열판(31)에 접속되고 도3에 나타내진 것 같이 외부에 도출된 리드 단자(21∼24)에 의하여도 방열된다. 따라서 도2의 구성에 의하여 높은 방열효율이 얻어지므로, 파워 반도체칩(11)의 온도상승을 억제할 수 있다. 또한 제어용 IC칩(12)은 통상의 IC칩으로서, 이것을 고온으로 하지 않는 것이 그 동작상 바람직하다. 도2의 구성에 있어서는, 방열판(31, 32) 전체의 온도를 저하시키는 것이 가능하기 때문에 제어용 IC칩(12)의 동작상에 있어서도 바람직하다.
한편 이 반도체 모듈(10)의 안전성을 높이기 위해서는, 제어용 IC칩(12)에 설치된 온도 센서(60)가 파워 반도체칩(11) 혹은 제1방열판(31)의 온도상승을 민감하게 감지하는 것도 필요하다. 이를 위해서는, 제2방열판(32) 상에 존재하는 온도 센서(60)를 제어용 IC칩(12)에 있어서 제1방열판(31) 측에 설치하는 것이 유효하다. 이 때문에 도2에 있어서의 제1방열판(31)에 있어서의 변(a)과 제2방열판(32)에 있어서의 변(c) 혹은 제1방열판(31)에 있어서의 변(b)과 제2방열판(32)에 있어서의 변(d)을 접근시켜, 온도 센서(60)를 변(c) 혹은 변(d)에 가까운 장소에 설치하는 것이 특히 바람직하다. 이러한 구성에 의하여 제어용 IC칩(12)이 특히 안전하게 파워 반도체칩(11)의 제어를 할 수 있다. 즉 이 반도체 모듈(10)의 안전성을 높일 수 있다.
또, 제2방열판의 형상은 임의이다. 상기한 구성의 반도체 모듈을 구성할 수 있고, 상기한 구성의 제1방열판과 조합시키는 것이 가능한 형상이면 좋다. 예를 들면 제2방열판의 형상을 원형, 반원형 등의 형상으로 할 수도 있다. 제1방열판의 형상은, 그 하나의 정점(頂點) 주변의 형상을 이 제2방열판의 형상과 정합시키면 좋다.
또한 상기한 예에 있어서는, 각 방열판에 파워 반도체칩(제1반도체칩), 제어용 IC칩(제2반도체칩)을 각각 탑재한다고 하였지만, 이들 이외의 칩도 동시에 각 방열판에 탑재할 수 있다. 이 경우에 있어서도, 노이즈원이 될 수 있는 반도체칩을 제1방열판에 탑재하고, 노이즈의 영향을 억제해야 할 반도체칩을 제2방열판에 탑재하는 것이 바람직하다.
10 반도체 모듈(반도체 장치)
11 파워 반도체칩(제1반도체칩)
12 제어용 IC칩(제2반도체칩)
21∼24 제1리드 단자(리드 단자)
25 제2리드 단자(리드 단자)
26∼28 제3리드 단자(리드 단자)
31 방열판(제1방열판)
31A 연장부
32 방열판(제2방열판)
50 본딩 와이어
60 온도 센서
100 몰드재
111, 112, 121∼125 본딩 패드

Claims (3)

  1. 제1방열판(第1放熱板)과,
    상기 제1방열판과 이간(離間)되어 배치된 제2방열판과,
    상기 제1방열판에 있어서의 제1측면의 측에 배치된 복수의 제1리드 단자(第1 1ead 端子)와,
    상기 제1방열판에 있어서의 상기 제1측면의 반대측에 위치하는 제2측면의 측에 배치된 제2리드 단자와,
    상기 제2측면의 측에 있어서 상기 제2리드 단자보다도 상기 제2방열판에 가까운 측에 배치된 복수의 제3리드 단자와,
    상기 제1방열판의 주면(主面)에 탑재되어, 고전압(高電壓)에 접속된 부하를 스위칭 하고, 스위칭 동작에 있어서의 주전류가 흐르는 1쌍의 주전극(主電極)을 구비하는 제1반도체칩(第1半導體chip)과,
    상기 제2방열판의 주면에 탑재되어 상기 제1반도체칩의 스위칭 동작을 제어하고, 상기 제1반도체칩보다도 저전압에서 동작하는 제2반도체칩과,
    상기 제1방열판, 상기 제2방열판, 상기 제1리드 단자의 일부, 상기 제2리드 단자의 일부, 상기 제3리드 단자의 일부, 상기 제1반도체칩 및 상기 제2반도체칩을 피복하는 몰드재를
    구비하고,
    상기 제1리드 단자와, 상기 제2리드 단자 및 상기 제3리드 단자가 각각 상기 몰드재에 있어서의 1쌍의 측면으로부터 각각 반대방향으로 도출된 반도체 장치로서,
    상기 제1방열판은, 상기 제1리드 단자의 배열방향에 있어서 상기 제2방열판이 설치된 측을 향하여 연장되는 연장부를 구비하고,
    상기 복수의 제1리드 단자의 적어도 일부는 상기 제1방열판에 연결되고,
    상기 제1반도체칩에 있어서의 1쌍의 주전극 중에서 고전압이 입력되는 쪽의 주전극이 상기 제1리드 단자에 접속되고, 상기 제1반도체칩에 있어서의 1쌍의 주전극 중에서 접지전위(接地電位)에 가까운 전압이 입력되는 쪽의 주전극이 상기 제2리드 단자에 접속되고, 상기 제2반도체칩에 있어서의 전극이 상기 제3리드 단자에 접속되는 것을
    특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 복수의 제3리드 단자에는,
    상기 제2반도체칩에 있어서의 전원전압이 입력되는 리드 단자와, 접지전위가 입력되는 리드 단자와, 상기 제2반도체칩의 동작을 제어하는 제어신호가 입력되는 리드 단자가 포함되는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 제1방열판에 있어서의 상기 제2측면 측에 있어서,
    상기 전원전압이 입력되는 리드 단자, 상기 접지전위가 입력되는 리드 단자 중에서 적어도 1개는, 상기 제2리드 단자 측에서 볼 때에 상기 제어신호가 입력되는 리드 단자보다도 가까운 측에 설치된 것을 특징으로 하는 반도체 장치.
KR1020100049179A 2010-03-23 2010-05-26 반도체 장치 KR101141584B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010066513A JP4985810B2 (ja) 2010-03-23 2010-03-23 半導体装置
JPJP-P-2010-066513 2010-03-23

Publications (2)

Publication Number Publication Date
KR20110106775A true KR20110106775A (ko) 2011-09-29
KR101141584B1 KR101141584B1 (ko) 2012-05-17

Family

ID=44655432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100049179A KR101141584B1 (ko) 2010-03-23 2010-05-26 반도체 장치

Country Status (4)

Country Link
US (1) US20110233759A1 (ko)
JP (1) JP4985810B2 (ko)
KR (1) KR101141584B1 (ko)
CN (1) CN102201401B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
CN103367325A (zh) * 2012-04-03 2013-10-23 鸿富锦精密工业（深圳）有限公司 具触觉效果的电子元件
JPWO2014064822A1 (ja) * 2012-10-26 2016-09-05 株式会社日立産機システム パワー半導体モジュールおよびこれを搭載した電力変換装置
EP2779227A3 (en) * 2013-03-13 2017-11-22 International Rectifier Corporation Semiconductor package having multi-phase power inverter with internal temperature sensor
EP3660989A1 (en) * 2014-12-26 2020-06-03 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
US20170133316A1 (en) * 2015-09-25 2017-05-11 Tesla Motors, Inc. Semiconductor device with stacked terminals
CN105789164A (zh) * 2016-03-03 2016-07-20 北京兆易创新科技股份有限公司 一种系统级封装结构
US10446497B2 (en) * 2016-03-29 2019-10-15 Microchip Technology Incorporated Combined source and base contact for a field effect transistor
CN107465783B (zh) * 2017-09-20 2019-07-12 Oppo广东移动通信有限公司 主板以及移动终端
DE102017126044A1 (de) * 2017-11-08 2019-05-09 HELLA GmbH & Co. KGaA Schaltungsanordnung einer Leuchteinheit eines Scheinwerfers für ein Fahrzeug

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
JP3941266B2 (ja) 1998-10-27 2007-07-04 三菱電機株式会社 半導体パワーモジュール
US6137165A (en) * 1999-06-25 2000-10-24 International Rectifier Corp. Hybrid package including a power MOSFET die and a control and protection circuit die with a smaller sense MOSFET
TW521416B (en) * 2000-05-24 2003-02-21 Int Rectifier Corp Three commonly housed diverse semiconductor dice
US6593622B2 (en) * 2001-05-02 2003-07-15 International Rectifier Corporation Power mosfet with integrated drivers in a common package
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
JP2003174142A (ja) * 2001-12-05 2003-06-20 Shindengen Electric Mfg Co Ltd マルチチップ半導体装置
US6841852B2 (en) * 2002-07-02 2005-01-11 Leeshawn Luo Integrated circuit package for semiconductor devices with improved electric resistance and inductance
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
JP3989417B2 (ja) * 2003-07-28 2007-10-10 シャープ株式会社 電源用デバイス
JP2006019700A (ja) * 2004-06-03 2006-01-19 Denso Corp 半導体装置
TW200812066A (en) * 2006-05-30 2008-03-01 Renesas Tech Corp Semiconductor device and power source unit using the same
JP5191689B2 (ja) * 2006-05-30 2013-05-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2009038956A (ja) 2008-03-24 2009-02-19 Sharp Corp 出力制御装置

Also Published As

Publication number Publication date
US20110233759A1 (en) 2011-09-29
CN102201401A (zh) 2011-09-28
JP4985810B2 (ja) 2012-07-25
KR101141584B1 (ko) 2012-05-17
JP2011199162A (ja) 2011-10-06
CN102201401B (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
KR101141584B1 (ko) 반도체 장치
JP6665926B2 (ja) 半導体装置および半導体装置の製造方法
CN103262238B (zh) 电路装置
JP6645396B2 (ja) 半導体装置
KR101063276B1 (ko) 반도체 장치
JP2009218475A (ja) 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置及び回路装置
JPWO2007026945A1 (ja) 回路装置およびその製造方法
KR20130069108A (ko) 반도체 패키지
KR100773289B1 (ko) 반도체 장치
US8963303B2 (en) Power electronic device
JP5968542B2 (ja) パワーモジュール
JP2011199148A (ja) 半導体装置
US20200335492A1 (en) Semiconductor device
JP2017069351A (ja) 半導体装置
CN115668508A (zh) 半导体装置
CN216928587U (zh) 半导体模块
JP5229506B2 (ja) Ｄｃ−ｄｃコンバータ用の半導体装置
JP2006054245A (ja) 半導体装置
JP2013187266A (ja) リードフレーム及び半導体モジュール
JP2013207168A (ja) 半導体モジュール
JP2017069352A (ja) 半導体装置
JP2022138205A (ja) 電力用半導体装置
JP2011199150A (ja) 半導体装置
JP5446454B2 (ja) 半導体装置の実装構造
JP2011199149A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 8