JP2003174142A - マルチチップ半導体装置 - Google Patents
マルチチップ半導体装置Info
- Publication number
- JP2003174142A JP2003174142A JP2001370926A JP2001370926A JP2003174142A JP 2003174142 A JP2003174142 A JP 2003174142A JP 2001370926 A JP2001370926 A JP 2001370926A JP 2001370926 A JP2001370926 A JP 2001370926A JP 2003174142 A JP2003174142 A JP 2003174142A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor device
- power element
- chip semiconductor
- control element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】マルチチップ半導体装置の内部で発生した熱を
効率良く放熱し、大電流に耐えられるマルチチップ半導
体装置を提供する。 【解決手段】パッケージ内部のリードフレームを複数に
分割することで、ダイパッドを複数個設け、それぞれの
ダイパッドに半導体チップを搭載した半導体装置におい
て、少なくとも一つのダイパッドと他のダイパットとを
高熱伝導絶縁材料で架橋させ、且つ前記高熱伝導絶縁材
料は高熱伝導絶縁接着剤にて接着され、更に樹脂で封止
されたことを特徴とするマルチチップ半導体装置。
効率良く放熱し、大電流に耐えられるマルチチップ半導
体装置を提供する。 【解決手段】パッケージ内部のリードフレームを複数に
分割することで、ダイパッドを複数個設け、それぞれの
ダイパッドに半導体チップを搭載した半導体装置におい
て、少なくとも一つのダイパッドと他のダイパットとを
高熱伝導絶縁材料で架橋させ、且つ前記高熱伝導絶縁材
料は高熱伝導絶縁接着剤にて接着され、更に樹脂で封止
されたことを特徴とするマルチチップ半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチチップ半導
体装置の放熱構造に関するものである。
体装置の放熱構造に関するものである。
【０００２】
【従来の技術】図３に従来例１のマルチチップ半導体装
置を示す。図において1はリード端子、2はパワー素子ダ
イパッド、4はパワー素子、5は制御素子、6はワイヤボ
ンド、8はモールド樹脂、9はセラミック基板である。
置を示す。図において1はリード端子、2はパワー素子ダ
イパッド、4はパワー素子、5は制御素子、6はワイヤボ
ンド、8はモールド樹脂、9はセラミック基板である。
【０００３】従来例１のマルチチップ半導体装置は、パ
ワー素子ダイパッド2上にセラミック基板9が搭載され、
セラミック基板9上に制御素子5が搭載されていた。ま
た、パワー素子ダイパッド2上のセラミック基板9が搭載
されていない部分に、パワー素子4が搭載されていた。
そして、パワー素子4とリード端子1、パワー素子4と制
御素子5、制御素子5とリード端子1はそれぞれワイヤボ
ンド6にて、ワイヤボンディングされ、それぞれの出力
をリード端子1に伝えることができる。また、従来例1の
マルチチップ半導体装置は、リード端子1以外の部分
は、モールド樹脂8によって封止され保護されている。
リード端子1は、モールド樹脂8から突出し、出力を他装
置に伝えている。
ワー素子ダイパッド2上にセラミック基板9が搭載され、
セラミック基板9上に制御素子5が搭載されていた。ま
た、パワー素子ダイパッド2上のセラミック基板9が搭載
されていない部分に、パワー素子4が搭載されていた。
そして、パワー素子4とリード端子1、パワー素子4と制
御素子5、制御素子5とリード端子1はそれぞれワイヤボ
ンド6にて、ワイヤボンディングされ、それぞれの出力
をリード端子1に伝えることができる。また、従来例1の
マルチチップ半導体装置は、リード端子1以外の部分
は、モールド樹脂8によって封止され保護されている。
リード端子1は、モールド樹脂8から突出し、出力を他装
置に伝えている。
【０００４】しかし、パワー素子4と制御素子5を同一基
板上に配置すると、回路構成上ショート不良を引き起こ
すことがある。そのため、ショート不良を避けるため
に、制御素子5をセラミック基板9に配置した上で、セラ
ミック基板9をパワー素子ダイパッド2に配置すること
で、パワー素子4からの出力電圧に耐え得る絶縁性を確
保していた。
板上に配置すると、回路構成上ショート不良を引き起こ
すことがある。そのため、ショート不良を避けるため
に、制御素子5をセラミック基板9に配置した上で、セラ
ミック基板9をパワー素子ダイパッド2に配置すること
で、パワー素子4からの出力電圧に耐え得る絶縁性を確
保していた。
【０００５】しかし、従来例1のマルチチップ半導体装
置では、高価なセラミック基板9を用いているために、
コストが高くなっていた。また、セラミック基板9は応
力に弱く割れ易いという問題があった。
置では、高価なセラミック基板9を用いているために、
コストが高くなっていた。また、セラミック基板9は応
力に弱く割れ易いという問題があった。
【０００６】そこで、考案されたのが、従来例２であ
る。従来例2について、図４に基づいて説明する。図に
おいて、1はリード端子、2はパワー素子ダイパッド、3
は制御素子ダイパッド、4はパワー素子、5は制御素子、
6はワイヤボンド、8はモールド樹脂である。
る。従来例2について、図４に基づいて説明する。図に
おいて、1はリード端子、2はパワー素子ダイパッド、3
は制御素子ダイパッド、4はパワー素子、5は制御素子、
6はワイヤボンド、8はモールド樹脂である。
【０００７】従来例2のマルチチップ半導体装置では、
リードフレームが複数枚に分割されている。ここでは前
記複数枚に分割されたリードフレームをパワー素子ダイ
パッド2と制御素子ダイパッド3と呼ぶことにする。パワ
ー素子ダイパッド2上には、パワー素子4が搭載され、制
御素子ダイパッド3上には制御素子5が搭載されている。
そして、パワー素子4とリード端子1、パワー素子4と制
御素子5、制御素子5とリード端子1はそれぞれワイヤボ
ンド6にて、ワイヤボンディングされ、それぞれの出力
をリード端子1に伝えることができる。また、従来例2の
マルチチップ半導体装置は、リード端子1以外の部分
は、モールド樹脂8によって封止され保護されている。
リード端子1は、モールド樹脂8から突出し、出力を他装
置に伝えている。
リードフレームが複数枚に分割されている。ここでは前
記複数枚に分割されたリードフレームをパワー素子ダイ
パッド2と制御素子ダイパッド3と呼ぶことにする。パワ
ー素子ダイパッド2上には、パワー素子4が搭載され、制
御素子ダイパッド3上には制御素子5が搭載されている。
そして、パワー素子4とリード端子1、パワー素子4と制
御素子5、制御素子5とリード端子1はそれぞれワイヤボ
ンド6にて、ワイヤボンディングされ、それぞれの出力
をリード端子1に伝えることができる。また、従来例2の
マルチチップ半導体装置は、リード端子1以外の部分
は、モールド樹脂8によって封止され保護されている。
リード端子1は、モールド樹脂8から突出し、出力を他装
置に伝えている。
【０００８】リードフレーム1は導電性を有するが、パ
ワー素子ダイパッド2と制御素子ダイパッド3は分割され
導電性を有するが、モールド樹脂8により絶縁されてい
るために、パワー素子4の出力が制御素子5に伝わってシ
ョート不良を引き起こすことは無く、しかも高価なセラ
ミック基板を用いないので、安価になった。
ワー素子ダイパッド2と制御素子ダイパッド3は分割され
導電性を有するが、モールド樹脂8により絶縁されてい
るために、パワー素子4の出力が制御素子5に伝わってシ
ョート不良を引き起こすことは無く、しかも高価なセラ
ミック基板を用いないので、安価になった。
【０００９】従来例2ではリードフレームを複数に分割
することで、安価に各素子の出力を絶縁することは可能
になった。しかし、パワー素子は駆動時に大量の熱を放
出するが、従来例2ではパワー素子から発生する熱を放
熱する対策がとられていないために、熱がマルチチップ
半導体装置内に蓄積される問題があった。
することで、安価に各素子の出力を絶縁することは可能
になった。しかし、パワー素子は駆動時に大量の熱を放
出するが、従来例2ではパワー素子から発生する熱を放
熱する対策がとられていないために、熱がマルチチップ
半導体装置内に蓄積される問題があった。
【００１０】
【発明が解決しようとする課題】本発明は、上記問題に
鑑みてなされたものであり、素子間を確実に絶縁し、且
つパワー素子からの発熱を効率良く放熱することで、放
熱に優れた寿命の長いマルチチップ半導体素子を安価に
提供するものである。
鑑みてなされたものであり、素子間を確実に絶縁し、且
つパワー素子からの発熱を効率良く放熱することで、放
熱に優れた寿命の長いマルチチップ半導体素子を安価に
提供するものである。
【００１１】
【課題を解決するための手段】請求項1の発明は、パッ
ケージ内部のリードフレームを複数に分割することで、
ダイパッドを複数個設け、それぞれのダイパッドに半導
体チップを搭載した半導体装置において、少なくとも一
つのダイパッドと他のダイパットとを高熱伝導絶縁材料
で架橋させ、且つ前記高熱伝導絶縁材料は高熱伝導絶縁
接着剤にて接着し、更に樹脂で封止したことで、半導体
チップからの効率的な放熱を可能にした。
ケージ内部のリードフレームを複数に分割することで、
ダイパッドを複数個設け、それぞれのダイパッドに半導
体チップを搭載した半導体装置において、少なくとも一
つのダイパッドと他のダイパットとを高熱伝導絶縁材料
で架橋させ、且つ前記高熱伝導絶縁材料は高熱伝導絶縁
接着剤にて接着し、更に樹脂で封止したことで、半導体
チップからの効率的な放熱を可能にした。
【００１２】請求項２の発明は、高熱伝導絶縁材料に
は、アルミナ（Al2O3）を用いたことで、優れた放熱性
と絶縁性を併せ持つことを可能にした。
は、アルミナ（Al2O3）を用いたことで、優れた放熱性
と絶縁性を併せ持つことを可能にした。
【００１３】請求項３の発明は、高熱伝導絶縁材料に
は、窒化アルミ（AlN）を用いたことで、優れた放熱性
と絶縁性を併せ持つことを可能にした。
は、窒化アルミ（AlN）を用いたことで、優れた放熱性
と絶縁性を併せ持つことを可能にした。
【００１４】請求項４の発明は、高熱伝導絶縁材料に
は、少なくとも一つの面に絶縁膜を形成したシリコンを
用いたことで、優れた放熱性と絶縁性を併せ持つことを
可能にした。
は、少なくとも一つの面に絶縁膜を形成したシリコンを
用いたことで、優れた放熱性と絶縁性を併せ持つことを
可能にした。
【００１５】
【実施の形態】以下、本発明の実施の形態を図面に基い
て説明する。図１は本発明の一実施例である。図１にお
いて、1はリード端子、2はパワー素子ダイパッド、3は
制御素子ダイパッド、4はパワー素子、5は制御素子、6
はワイヤボンド、7は放熱材、8はモールド樹脂である。
て説明する。図１は本発明の一実施例である。図１にお
いて、1はリード端子、2はパワー素子ダイパッド、3は
制御素子ダイパッド、4はパワー素子、5は制御素子、6
はワイヤボンド、7は放熱材、8はモールド樹脂である。
【００１６】本発明のマルチチップ半導体装置では、リ
ードフレームが複数枚に分割されている。ここでは前記
複数枚に分割されたリードフレームをパワー素子ダイパ
ッド2と制御素子ダイパッド3と呼ぶことにする。パワー
素子ダイパッド2上には、パワー素子4が搭載され、制御
素子ダイパッド3上には制御素子5が搭載されている。
ードフレームが複数枚に分割されている。ここでは前記
複数枚に分割されたリードフレームをパワー素子ダイパ
ッド2と制御素子ダイパッド3と呼ぶことにする。パワー
素子ダイパッド2上には、パワー素子4が搭載され、制御
素子ダイパッド3上には制御素子5が搭載されている。
【００１７】また、パワー素子ダイパッド2と制御素子
ダイパッド3を架橋させるごとく、放熱材7が高熱伝導絶
縁接着剤にて接着されている。前記放熱材7は、高熱伝
導絶縁材料より成り、放熱性と絶縁性に優れている。具
体的な材料の例としてはアルミナ（Al2O3）等がある。
そして、パワー素子4とリード端子1、パワー素子4と制
御素子5、制御素子5とリード端子1はそれぞれワイヤボ
ンド6にて、ワイヤボンディングされ、それぞれの出力
をリード端子1に伝えることができる。また、本発明の
マルチチップ半導体装置は、リード端子1以外の部分
は、モールド樹脂8によって封止され保護されている。
リード端子1は、モールド樹脂8から突出し、出力を他装
置に伝えている。
ダイパッド3を架橋させるごとく、放熱材7が高熱伝導絶
縁接着剤にて接着されている。前記放熱材7は、高熱伝
導絶縁材料より成り、放熱性と絶縁性に優れている。具
体的な材料の例としてはアルミナ（Al2O3）等がある。
そして、パワー素子4とリード端子1、パワー素子4と制
御素子5、制御素子5とリード端子1はそれぞれワイヤボ
ンド6にて、ワイヤボンディングされ、それぞれの出力
をリード端子1に伝えることができる。また、本発明の
マルチチップ半導体装置は、リード端子1以外の部分
は、モールド樹脂8によって封止され保護されている。
リード端子1は、モールド樹脂8から突出し、出力を他装
置に伝えている。
【００１８】リード端子1から電流を流し、マルチチッ
プ半導体装置を動作させると、パワー素子4が発熱す
る。しかし、このときに放熱材7は前記発熱をパワー素
子ダイパッド2から制御素子ダイパッド3へ伝導させ、広
範囲に拡散させるので、前記発熱を効率良くモールド樹
脂9に伝わり、大気に熱が発散される。
プ半導体装置を動作させると、パワー素子4が発熱す
る。しかし、このときに放熱材7は前記発熱をパワー素
子ダイパッド2から制御素子ダイパッド3へ伝導させ、広
範囲に拡散させるので、前記発熱を効率良くモールド樹
脂9に伝わり、大気に熱が発散される。
【００１９】本発明の他の実施例について説明する。本
発明の他の実施例は、図１とほぼ同一の構造であるの
で、図１に基づいて説明する。図１において、1はリー
ド端子、2はパワー素子ダイパッド、3は制御素子ダイパ
ッド、4はパワー素子、5は制御素子、6はワイヤボン
ド、7は放熱材、8はモールド樹脂である。
発明の他の実施例は、図１とほぼ同一の構造であるの
で、図１に基づいて説明する。図１において、1はリー
ド端子、2はパワー素子ダイパッド、3は制御素子ダイパ
ッド、4はパワー素子、5は制御素子、6はワイヤボン
ド、7は放熱材、8はモールド樹脂である。
【００２０】本発明のマルチチップ半導体装置では、リ
ードフレームが複数枚に分割されている。ここでは前記
複数枚に分割されたリードフレームをパワー素子ダイパ
ッド2と制御素子ダイパッド3と呼ぶことにする。パワー
素子ダイパッド2上には、パワー素子4が搭載され、制御
素子ダイパッド3上には制御素子5が搭載されている。
ードフレームが複数枚に分割されている。ここでは前記
複数枚に分割されたリードフレームをパワー素子ダイパ
ッド2と制御素子ダイパッド3と呼ぶことにする。パワー
素子ダイパッド2上には、パワー素子4が搭載され、制御
素子ダイパッド3上には制御素子5が搭載されている。
【００２１】また、パワー素子ダイパッド2と制御素子
ダイパッド3を架橋させるごとく、放熱材7が高熱伝導絶
縁接着剤にて接着されている。また、パワー素子ダイパ
ッド2と制御素子ダイパッド3を架橋させるごとく、放熱
材7が高熱伝導絶縁接着剤にて接着されている。前記放
熱材7は、高熱伝導絶縁材料より成り、放熱性と絶縁性
に優れている。具体的な材料の例としては窒化アルミ
（AlN）等がある。
ダイパッド3を架橋させるごとく、放熱材7が高熱伝導絶
縁接着剤にて接着されている。また、パワー素子ダイパ
ッド2と制御素子ダイパッド3を架橋させるごとく、放熱
材7が高熱伝導絶縁接着剤にて接着されている。前記放
熱材7は、高熱伝導絶縁材料より成り、放熱性と絶縁性
に優れている。具体的な材料の例としては窒化アルミ
（AlN）等がある。
【００２２】そして、パワー素子4とリード端子1、パワ
ー素子4と制御素子5、制御素子5とリード端子1はそれぞ
れワイヤボンド6にて、ダイボンディングされ、それぞ
れの出力をリード端子1に伝えることができる。また、
本発明のマルチチップ半導体装置は、リード端子1以外
の部分は、モールド樹脂8によって封止され保護されて
いる。リード端子1は、モールド樹脂8から突出し、出力
を他装置に伝えている。
ー素子4と制御素子5、制御素子5とリード端子1はそれぞ
れワイヤボンド6にて、ダイボンディングされ、それぞ
れの出力をリード端子1に伝えることができる。また、
本発明のマルチチップ半導体装置は、リード端子1以外
の部分は、モールド樹脂8によって封止され保護されて
いる。リード端子1は、モールド樹脂8から突出し、出力
を他装置に伝えている。
【００２３】リード端子1から電流を流し、マルチチッ
プ半導体装置を動作させると、パワー素子4が発熱す
る。しかし、このときに放熱材7は前記発熱をパワー素
子ダイパッド2から制御素子ダイパッド3へ伝導させ、広
範囲に拡散させるので、前記発熱を効率良くモールド樹
脂9に伝わり、大気に熱が発散される。
プ半導体装置を動作させると、パワー素子4が発熱す
る。しかし、このときに放熱材7は前記発熱をパワー素
子ダイパッド2から制御素子ダイパッド3へ伝導させ、広
範囲に拡散させるので、前記発熱を効率良くモールド樹
脂9に伝わり、大気に熱が発散される。
【００２４】更に、本発明の他の実施例について説明す
る。本発明の他の実施例は、図１とほぼ同一の構造であ
るので、図１に基づいて説明する。図１において、1は
リード端子、2はパワー素子ダイパッド、3は制御素子ダ
イパッド、4はパワー素子、5は制御素子、6はワイヤボ
ンド、7は放熱材、8はモールド樹脂である。
る。本発明の他の実施例は、図１とほぼ同一の構造であ
るので、図１に基づいて説明する。図１において、1は
リード端子、2はパワー素子ダイパッド、3は制御素子ダ
イパッド、4はパワー素子、5は制御素子、6はワイヤボ
ンド、7は放熱材、8はモールド樹脂である。
【００２５】本発明のマルチチップ半導体装置では、リ
ードフレームが複数枚に分割されている。ここでは前記
複数枚に分割されたリードフレームをパワー素子ダイパ
ッド2と制御素子ダイパッド3と呼ぶことにする。パワー
素子ダイパッド2上には、パワー素子4が搭載され、制御
素子ダイパッド3上には制御素子5が搭載されている。
ードフレームが複数枚に分割されている。ここでは前記
複数枚に分割されたリードフレームをパワー素子ダイパ
ッド2と制御素子ダイパッド3と呼ぶことにする。パワー
素子ダイパッド2上には、パワー素子4が搭載され、制御
素子ダイパッド3上には制御素子5が搭載されている。
【００２６】また、パワー素子ダイパッド2と制御素子
ダイパッド3を架橋させるごとく、放熱材7が高熱伝導絶
縁接着剤にて接着されている。前記放熱材7は、シリコ
ンより成り、少なくとも一つの面に絶縁用の酸化膜が形
成されている。絶縁用の酸化膜の形成方法は、酸素雰囲
気中でシリコンを加熱して酸化させる熱酸化法や、高温
のガス雰囲気中でシリコンウェーハ上に酸化シリコン膜
をエピタキシャル成長させるCVD法（ChemicalVaporDepo
sition）など複数種類あるが、いずれでも差し支えな
い。シリコンは放熱に優れているが、シリコンのみで用
いると導電してしまうので、ショート不良を引き起こし
てしまう。しかし、少なくとも一つの面に絶縁用の酸化
膜が施されているために、パワー素子4や制御素子5の出
力に耐え得る絶縁性が確保されている。
ダイパッド3を架橋させるごとく、放熱材7が高熱伝導絶
縁接着剤にて接着されている。前記放熱材7は、シリコ
ンより成り、少なくとも一つの面に絶縁用の酸化膜が形
成されている。絶縁用の酸化膜の形成方法は、酸素雰囲
気中でシリコンを加熱して酸化させる熱酸化法や、高温
のガス雰囲気中でシリコンウェーハ上に酸化シリコン膜
をエピタキシャル成長させるCVD法（ChemicalVaporDepo
sition）など複数種類あるが、いずれでも差し支えな
い。シリコンは放熱に優れているが、シリコンのみで用
いると導電してしまうので、ショート不良を引き起こし
てしまう。しかし、少なくとも一つの面に絶縁用の酸化
膜が施されているために、パワー素子4や制御素子5の出
力に耐え得る絶縁性が確保されている。
【００２７】そして、パワー素子4とリード端子1、パワ
ー素子4と制御素子5、制御素子5とリード端子1はそれぞ
れワイヤボンド6にて、ダイボンディングされ、それぞ
れの出力をリード端子1に伝えることができる。また、
本発明のマルチチップ半導体装置は、リード端子1以外
の部分は、モールド樹脂8によって封止され保護されて
いる。リード端子1は、モールド樹脂8から突出し、出力
を他装置に伝えている。
ー素子4と制御素子5、制御素子5とリード端子1はそれぞ
れワイヤボンド6にて、ダイボンディングされ、それぞ
れの出力をリード端子1に伝えることができる。また、
本発明のマルチチップ半導体装置は、リード端子1以外
の部分は、モールド樹脂8によって封止され保護されて
いる。リード端子1は、モールド樹脂8から突出し、出力
を他装置に伝えている。
【００２８】リード端子1から電流を流し、マルチチッ
プ半導体装置を動作させると、パワー素子4が発熱す
る。しかし、このときに放熱材7は前記発熱をパワー素
子ダイパッド2から制御素子ダイパッド3へ伝導させ、広
範囲に拡散させるので、前記発熱を効率良くモールド樹
脂9に伝わり、大気に熱が発散される。
プ半導体装置を動作させると、パワー素子4が発熱す
る。しかし、このときに放熱材7は前記発熱をパワー素
子ダイパッド2から制御素子ダイパッド3へ伝導させ、広
範囲に拡散させるので、前記発熱を効率良くモールド樹
脂9に伝わり、大気に熱が発散される。
【００２９】図２に、電流とマルチチップ半導体装置の
温度変化の関係図を示す。図２において、実線が本発明
の特性で点線が第2の従来例の特性である。図２より明
らかなように、本発明は印加した電流が増大しても、従
来例と比べてマルチチップ半導体装置の温度上昇は明ら
かに小さく抑えられている。
温度変化の関係図を示す。図２において、実線が本発明
の特性で点線が第2の従来例の特性である。図２より明
らかなように、本発明は印加した電流が増大しても、従
来例と比べてマルチチップ半導体装置の温度上昇は明ら
かに小さく抑えられている。
【００３０】
【発明の効果】本発明の効果としては、請求項1の発明
により、パッケージ内部のリードフレームを複数に分割
することで、ダイパッドを複数個設け、それぞれのダイ
パッドに半導体チップを搭載した半導体装置において、
少なくとも一つのダイパッドと他のダイパットとを高熱
伝導絶縁材料で架橋させ、且つ前記高熱伝導絶縁材料は
高熱伝導絶縁接着剤にて接着し、更に樹脂で封止したこ
とで、マルチチップ半導体装置の内部で発生した熱を効
率良く放熱できることが実現可能になった。
により、パッケージ内部のリードフレームを複数に分割
することで、ダイパッドを複数個設け、それぞれのダイ
パッドに半導体チップを搭載した半導体装置において、
少なくとも一つのダイパッドと他のダイパットとを高熱
伝導絶縁材料で架橋させ、且つ前記高熱伝導絶縁材料は
高熱伝導絶縁接着剤にて接着し、更に樹脂で封止したこ
とで、マルチチップ半導体装置の内部で発生した熱を効
率良く放熱できることが実現可能になった。
【００３１】請求項２の発明により、高熱伝導絶縁材料
にはアルミナ（Al2O3）を用いたことで、優れた放熱性
と絶縁性が確保され、信頼性の高いマルチチップ半導体
装置を提供することが可能になった。
にはアルミナ（Al2O3）を用いたことで、優れた放熱性
と絶縁性が確保され、信頼性の高いマルチチップ半導体
装置を提供することが可能になった。
【００３２】請求項３の発明により、高熱伝導絶縁材料
には窒化アルミ（AlN）を用いたことで、優れた放熱性
と絶縁性が確保され、信頼性の高いマルチチップ半導体
装置を提供することが可能になった。
には窒化アルミ（AlN）を用いたことで、優れた放熱性
と絶縁性が確保され、信頼性の高いマルチチップ半導体
装置を提供することが可能になった。
【００３３】請求項４の発明により、高熱伝導絶縁材料
には、少なくとも一つの面に絶縁膜を形成したシリコン
を用いたことで、優れた放熱性と絶縁性が確保され、信
頼性の高いマルチチップ半導体装置を提供することが可
能になった。以上説明したように産業上の利用可能性大
なるものである。
には、少なくとも一つの面に絶縁膜を形成したシリコン
を用いたことで、優れた放熱性と絶縁性が確保され、信
頼性の高いマルチチップ半導体装置を提供することが可
能になった。以上説明したように産業上の利用可能性大
なるものである。
【図１】本発明の一実施例
【図２】電流と温度変化の関係図
【図３】従来例１
【図４】従来例２
１．リード端子
２．パワー素子ダイパッド
３．制御素子ダイパッド
４．パワー素子
５．制御素子
６．ワイヤボンド
７．放熱材
８．セラミック基板
９．モールド樹脂
Claims (4)
- 【請求項１】パッケージ内部のリードフレームを複数に
分割することで、ダイパッドを複数個設け、それぞれの
ダイパッドに半導体チップを搭載した半導体装置におい
て、少なくとも一つのダイパッドと他のダイパットとを
高熱伝導絶縁材料で架橋させ、且つ前記高熱伝導絶縁材
料は高熱伝導絶縁接着剤にて接着され、更に樹脂で封止
されたことを特徴とするマルチチップ半導体装置。 - 【請求項２】高熱伝導絶縁材料には、アルミナ（Al
2O3）を用いたことを特徴とする請求項１記載のマルチ
チップ半導体装置。 - 【請求項３】高熱伝導絶縁材料には、窒化アルミ（Al
N）を用いたことを特徴とする請求項１記載のマルチチ
ップ半導体装置。 - 【請求項４】高熱伝導絶縁材料には、少なくとも一つの
面に絶縁膜を形成したシリコンを用いたことを特徴とす
る請求項１記載のマルチチップ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001370926A JP2003174142A (ja) | 2001-12-05 | 2001-12-05 | マルチチップ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001370926A JP2003174142A (ja) | 2001-12-05 | 2001-12-05 | マルチチップ半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003174142A true JP2003174142A (ja) | 2003-06-20 |
Family
ID=19180071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001370926A Pending JP2003174142A (ja) | 2001-12-05 | 2001-12-05 | マルチチップ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003174142A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201401A (zh) * | 2010-03-23 | 2011-09-28 | 三垦电气株式会社 | 半导体装置 |
| JP2011199161A (ja) * | 2010-03-23 | 2011-10-06 | Sanken Electric Co Ltd | 半導体装置 |
-
2001
- 2001-12-05 JP JP2001370926A patent/JP2003174142A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201401A (zh) * | 2010-03-23 | 2011-09-28 | 三垦电气株式会社 | 半导体装置 |
| JP2011199161A (ja) * | 2010-03-23 | 2011-10-06 | Sanken Electric Co Ltd | 半導体装置 |
| JP2011199162A (ja) * | 2010-03-23 | 2011-10-06 | Sanken Electric Co Ltd | 半導体装置 |
| US8304902B2 (en) | 2010-03-23 | 2012-11-06 | Sanken Electric Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102585450B1 (ko) | 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지 | |
| JP7284566B2 (ja) | 半導体装置 | |
| JP6065979B2 (ja) | 半導体装置 | |
| WO2014097798A1 (ja) | 半導体装置 | |
| JPH04162756A (ja) | 半導体モジュール | |
| JPH11204700A (ja) | 放熱フィン一体型パワーモジュール | |
| JP2009283741A (ja) | 半導体装置 | |
| JP2004047883A (ja) | 電力半導体装置 | |
| WO2021200337A1 (ja) | 電子装置 | |
| JP2010283053A (ja) | 半導体装置及びその製造方法 | |
| WO2020136810A1 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
| JP4096741B2 (ja) | 半導体装置 | |
| JP2001217363A (ja) | 半導体装置とそのヒートシンク | |
| CN107611111B (zh) | 半导体模块、电力转换装置 | |
| JP2017224689A (ja) | 半導体装置 | |
| JP2003174142A (ja) | マルチチップ半導体装置 | |
| US11476183B2 (en) | Semiconductor package | |
| JP2010225952A (ja) | 半導体モジュール | |
| JP2000228491A (ja) | 半導体モジュール及び電力変換装置 | |
| JP2011082523A (ja) | 半導体デバイス用パッケージ | |
| JPH09213877A (ja) | マルチチップモジュール半導体装置 | |
| JP2022133480A (ja) | 半導体装置 | |
| US20230108305A1 (en) | Semiconductor apparatus | |
| JP3894749B2 (ja) | 半導体装置 | |
| WO2022264833A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |