JP5229506B2

JP5229506B2 - Ｄｃ−ｄｃコンバータ用の半導体装置

Info

Publication number: JP5229506B2
Application number: JP2010066828A
Authority: JP
Inventors: 利貴志賀
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2010-03-23
Filing date: 2010-03-23
Publication date: 2013-07-03
Anticipated expiration: 2030-03-23
Also published as: JP2011200083A

Description

本発明は、 2つの半導体チップが共にパッケージ中に内蔵された構造を具備する半導体装置に関し、特にパッケージ側面から導出しているリード端子間の短絡解放アブノーマル試験を行った場合でも装置を安全に保護することができるＤＣ−ＤＣコンバータ用の半導体装置に関する。

大電流のスイッチングや整流を行うパワー半導体素子 (整流用ダイオード、パワーMO S F E T、 IGBT等) を組み込んだパワー半導体モジュールにおいては、パワー半導体素子の動作中における発熱量が大きい。このため、こうしたパワー半導体素子が形成された半導体チップをパッケージ中に内蔵したパワー半導体モジュールにおいては、パワー半導体素子を安全に制御するための制御用I Cチップが共に内蔵される形態とされる場合が多い。こうした場合、例えば制御用IＣチップには温度センサが搭載され、パワー半導体素子の発熱が大きくなった場合には、自動的にこれをオフするような制御を行う。これにより、大電力動作を行うパワー半導体モジュールの安全性、信頼性を高めることができる。

こうしたパワー半導体モジュールの形態は、例えば特許文献１等に記載されている。ここでは、シングルラインパッケージにおいて、パワー半導体チップと、温度センサが内蔵された制御用I Cとを同一リードフレーム上で接触させて搭載した構成をとることにより、制御用I Cチップによるパワー半導体チップの温度上昇の検出を速くかつ正確に行い、この制御を確実に行う。

また、こうした半導体モジュ一ルにおいては、パワー半導体チップに接続される各端子には高電圧が印加され、端子間には大電流が流される。このため、これらの端子間には高耐圧化や高絶縁性が要求され、そのレイアウトの自由度が低くなるという間題もある。これに対して、特許文献２においては、パワーモジュールにおいて、両側面に形成されたリード端子を、一方の側面ではハイサイド、他方の側面ではローサイドとなるように配置したパワー半導体モジュールのパッケージが記載されている。

これらの技術を用いて、安全性、信頼性の高いパワー半導体モジュ一ルを得ることができる。

特開２００６−４４９５８号公報特開２００８−１２５３１５号公報

パワー半導体素子は前記の通りに高電圧(例えば、ＤＣ−ＤＣコンバータにおける端子間電圧は４００V以上) で駆動するが、一般に、制御用I C(制御用I Cチップ)は、これよりも低い１０V程度の電圧で動作する。すなわち、パワー半導体チップと制御用I Cチップとは、同一のパッケージ内に近接して設けられるものの、その動作電圧は大きく異なる。

図１は、パワー半導体チップとその制御用ＩＣチップを搭載したパワー半導体モジュール１０を備えた、フライバック方式のＤＣ−ＤＣコンバータを示す。
詳しくは、直流電源ＶｄｃからヒューズＦを介してトランスＴ１の１次巻線Ｐ１の一方の端子に接続され、１次巻線Ｐ１の他方の端子にパワー半導体モジュール１０の端子（パワー半導体チップのドレイン端子）に接続され、パワー半導体モジュール１０の端子Ｓ（パワー半導体チップのソース端子）から抵抗Ｒ１を介して直流電源Ｖｄｃの接地電位であるＧＮＤに接続され、パワー半導体モジュール１０の端子Ｄと端子Ｓ間にコンデンサＣ１が接続され、トランスＴ１の２次巻線Ｓ１の一端はダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードがコンデンサＣ４の正極端子とフォトカプラＰＣ１ａのアノードと誤差増幅器ＩＣ２の出力電圧検出端子と負荷に接続され、２次巻線Ｓ１の他端がコンデンサＣ４の負極端子と誤差増幅器ＩＣ２のＳＧ（シグナルグランド）と負荷のＳＧに接続されている。
また、トランスＴ１の１次補助巻線Ｐ２の一端には、ダイオードＤ１のアノードと制御用ＩＣチップ１２のＶｃｃ端子に接続され、制御用ＩＣチップ１２のフィードバック端子ＦＢはフォトカプラＰＣ１bのコレクタ端子とコンデンサＣ２の一端とが接続され、フォトカプラＰＣ１bのエミッタ端子とコンデンサＣ２の他端はトランスＴ１の１次補助巻線Ｐ２の他端とは直流電源Ｖｄｃの接地電位であるＧＮＤに接続されている。

ここで、ＤＣ−ＤＣコンバータに直流電源Ｖｄｃから直流電圧が印加されると、直流電源ＶｄｃからヒューズＦ、トランスＴ１の１次巻線Ｐ１を介してパワー半導体モジュール１０の端子Ｄに電圧が印加され、図示しないパワー半導体モジュール１０の制御用ＩＣチップ１２に内蔵されている起動回路を介して端子Ｖｃｃを通してコンデンサＣ３を充電し、コンデンサＣ３の電圧が上昇して制御用ＩＣチップ１２が起動し、制御用ＩＣチップ１２からパワー半導体チップ１１にオンオフ信号を出力される。この結果、パワー半導体チップ１１がオンオフ制御されて、トランスＴ１に設けられた１次巻線Ｐ１から２次巻線Ｓ１及び１次補助巻線Ｐ２に順次にエネルギーが誘起され、２次巻線Ｓ１に誘起されたエネルギーがダイオードＤ２、コンデンサＣ４により整流平滑されて負荷に出力電圧Ｖｏが供給され、また、１次補助巻線Ｐ２にもダイオードＤ１、コンデンサＣ３により整流平滑されて制御用ＩＣチップ１２の電源端子Ｖｃｃに電源電圧を供給される。
さらに、コンデンサＣ４の両端に生じる出力電圧Ｖｏを誤差増幅器ＩＣ２により検出してその検出信号をフォトカプラＰＣ１ａ、及びＰＣ１bを介して制御用ＩＣチップ１２にフィードバックすることで、制御用ＩＣチップ１２は出力電圧Ｖｏが一定になるようにパワー半導体チップ１１のオン期間を制御する。
また、１次制御巻線Ｐ２の整流平滑された制御用ＩＣチップ１２の電源端子Ｖｃｃに印加される電圧と２次巻線Ｓ１から得られる出力電圧Ｖｏは、１次制御巻線Ｐ２と２次巻線Ｓ１との巻き数比に比例する電圧になる。ここで、図示しない制御用ＩＣチップ１２に内蔵された過電圧保護回路により、制御用ＩＣチップ１２の電源端子Ｖｃｃに印加される電圧の過電圧を検出した場合には、パワー半導体チップ１１のオンオフ動作を停止させて安全に保護する。

ところで、ＤＣ−ＤＣコンバータに対する動作試験項目として、パワー半導体チップを搭載するパッケージにおいて、この高電圧が加わる端子と隣接する端子間とを含む短絡解放アブノーマル試験が規定されている。
図４及び図５に、パワー半導体モジュールを用いて構成されるＤＣ−ＤＣコンバータ回路図における、短絡或いは解放アブノーマル試験の一例を示す。
例えば、図１に示すＤＣ−DCコンバータに対して、図４、又は図５に示すような試験項目に従って隣接する端子間の短絡解放アブノーマル試験が行われる。ここで、短絡解放アブノーマル試験を行っても、部品の発火或いは発煙があってはならない。

こうしたアブノーマル試験を満足するためには、特許文献２の低圧側と高圧側の端子に分離することが有効である。しかしながら、この方策によれば、端子間隔がＬ１＜Ｌ２≦Ｌ３等のように不等間隔であり、このパワー半導体チップの製造工程が複雑になる、あるいはこの構造が別途必要となるため、このパワー半導体チップを一般のＤＩＰ形状にして小型化することが困難となる。

すなわち、安全性と信頼性を向上させた半導体装置を低コストで得ることは困離であった。

本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。

本発明は、上記課題を解決すべく、以下に掲げる構成とした。
直流電源から入力された直流電圧を、複数の巻き線を備えたトランスを介してスイッチン
グして別の直流電圧に変換して出力するＤＣ−ＤＣコンバータを構成するための、スイッ
チング半導体チップ及びスイッチング半導体チップのオンオフ動作を制御する制御回路の
機能を備えた半導体装置において、
第１の放熱板と、第１の放熱板と離間して配置された第２の放熱板と、第１の放熱の第１
の側面側に配置された複数の第１のリード端子と、第１の放熱板における第１の側面の反
対側に位置する第２の側面側に配置された第２のリード端子と、第２の側面側において第
２のリード端子よりも第２の放熱板に近い側に配置された複数の第３のリード端子と、第
１の放熱板の主面に搭載され、直流電源の高電圧に接続されたトランスをスイッチングし
、スイッチング動作における主電流が流される一対の主電極を具備する第１の半導体チッ
プと、
第２の放熱板の主面に搭載され、第１の半導体チップのスイッチング動作を制御し、第１
の半導体チップよりも低電圧で動作する第２の半導体チップと、
第１の放熱板、第２の放熱板、第１のリード端子の一部、第２のリード端子の一部、第３
のリード端子の一部、第１の半導体チップ、及び第２の半導体チップを被覆するモールド
材と、を具備し、
第１のリード端子と、第２のリード端子及び第３のリード端子とが、それぞれモールド材
における一対の側面からそれぞれ反対方向に導出された半導体装置であって、
第１の放熱板は、第１のリード端子の配列方向において、第２の放熱板が設けられた側に
向かって延伸する延伸部を備え、
複数の第１のリード端子の少なくとも一部は、第１の放熱板に連結され、
第１の半導体チップにおける一対の主電極のうち高電圧が入力される側の主電極が第１の
リード端子に接続され、第１の半導体チップにおける一対の主電極のうち接地電位側に近
い電圧が入力される側の主電極が第２のリード端子に接続され、第２の半導体チップにお
ける電極が前記第３のリード端子に接続され、
半導体装置の端子間短絡解放試験として、第１或いは第２のリード端子に対して短絡解放
試験が行われた時は、スイッチング制御を継続又は停止することを特徴とする。
また、本発明による半導体装置は、前記複数の第３のリード端子には、
前記第２の半導体チップにおける電源電圧が入力されるリード端子と、接地電位が入力さ
れるリード端子と、前記第２の半導体チップの動作を制御する制御信号が入力されるリー
ド端子とが、設けられたことを特徴とする。
また、本発明によるＤＣ−ＤＣコンバータ用半導体装置は、第１の放熱板における第２
の側面側において、前記電源電圧が入力されるリード端子、前記接地電位が入力されるリ
ード端子のうち少なくとも一つは、前記第２のリード端子から見て、前記制御信号が入力
されるリード端子よりも近い側に設置されたことを特徴とする。
また、本発明による半導体装置は、第２の半導体チップには、変換した直流出力電圧と
比例関係となる第２の半導体チップのための電源電圧が印加され、第２の半導体チップの
ための電源電圧が所定の電圧よりも過電圧になったときにスイッチングを停止することを
特徴とする。

本発明は以上のように低圧側の端子と高圧側の端子が対向する側面に分離されて構成されているので、安全性、信頼性を向上させた半導体装置を低コストで得ることができる。

本発明の実施の形態に係るパワー半導体モジュールを用いて構成されるＤＣ−ＤＣコンバータ回路図の一例である。本発明の実施の形態に係るパワー半導体モジュールの構成を示す上面からの透視図である。本発明の実施の形態に係るパワー半導体モジュールの外観斜視図である。本発明の実施の形態に係るパワー半導体モジュールを用いて構成されるＤＣ−ＤＣコンバータ回路図における、短絡アブノーマル試験の一例である。本発明の実施の形態に係るパワー半導体モジュールを用いて構成されるＤＣ−ＤＣコンバータ回路図における、解放アブノーマル試験の一例である。

以下、本発明の実施の形態となる半導体装置として、パワー半導体モジュールについて説明する。このパワー半導体モジュールは、２つの半導体チップ(パワー半導体チップ、制御用I Cチップ)が、それぞれ独立した放熱板上に搭載され、全体がモールド材中に被覆されている。

図１は、この半導体モジュ一ル１０を用いて実現される電源回路 (例えばスタンバイ用電源回路)の一例である。この回路において、一点鎖線で囲まれた領域がこのパワー半導体モジュール１０に対応し、この中にはパワー半導体チップ(第1の半導体チップ)１１と制御用I Cチップ(第2の半導体チップ)１２とが含まれる。この回路においては、右上に記載された負荷に対して出力電圧Ｖｏが印加される。

パワー半導体チップ(第1の半導体チップ)１１は、整流用ダイオード、パワーMOSFET、IGBT(Insulated Gate Bipolar Transistor)等により構成され、端子Ｄには高電圧に接続されたトランスＴ１の１次巻線Ｐ１の一端に接続される。端子Ｓはこれよりも接地電圧に近い電位とされる。パワー半導体チップ１１の制御端子であるゲートに制御信号を与えることにより、パワー半導体チップ１１をオンオフ動作させて１対の主電極となる端子Ｄと端子Ｓ間のスイッチング電流が制御される。ここで、制御用ＩＣチップ１２は、パワー半導体チップ１１のゲートに制御信号を与え、このスイッチング電流を制御する。

制御用IＣチップ(第2の半導体チップ)１２は、パワー半導体チップ１１の温度上昇を検出するための機能をもつ。このため、制御用ＩCチップ１２内に形成された制御回路は、ここで検知された温度上昇が所定の温度よりも高い場合に、パワー半導体チップ１１を強制的にオフする制御を行う。制御用IＣチップ１２を動作させるための電源電圧は、端子Vｃｃと端子GND(接地)間に印加される。端子F Bは、パワー半導体チップ１１のオンオフ動作を制御するための制御用ＩＣチップ１２へのフィードバック信号が印加される端子である。ここで、フィードバック信号は、例えばパワー半導体チップ１１の端子Ｄに接続されたトランスＴ１の負荷の出力電圧Ｖｏを一定とするように、負荷の出力端子に接続される誤差増幅器から与えられる帰還信号である。

このため、このパワー半導体モジュール１０においては、Ｄ、Ｓ、Ｖｃｃ、ＦＢ、ＧＮＤの５つの端子が必要になり、これらが各リード端子に振り分けられる。ここで、この半導体モジュールにおいては、端子Dと端子Ｓ間に最も高い電圧が印加され、最も大きな電流が流れる。

図２は、このパワー半導体モジュール(半導体装置) １０を上側から見た透視図である。ここで、図中の破線で囲まれた矩形領域が樹脂で構成されたモールド材に対応する。モールド材の外側には、その一方の側面からリード端子２１〜２４の４本、また、他方の側面からリード端子２５〜２８の４本のリード端子がそれぞれ反対方向に導出されている。すなわち、この半導体モジュール１０は、DIP(Dual In line Package)となっている。

また、このパワー半導体モジュール１０の外観斜視図が図3である。図示のように、パワー半導体モジュール10は、モールド材１００から導出されたリード端子にリードフォーミング（折り曲げ加工）が施され、各リード端子は、その先端部がプリント基板上のスルーホールに挿入され、プリント基板にはんだ付けによって固定される。

図２に示されるように、このパワー半導体モジュール１０においては、２つの放熱板31、３２が用いられており、面積の大きな第１の放熱板 31にはパワー半導体チップ(第1の半導体チップ)１１が搭載され、面積の小さな第２の放熱板３２には制御用I Cチップ(第２の半導体チップ)１２が搭載される。
また、ここで用いられるリード端子２１〜２８は、第１のリード端子（リード端子２１〜２４）、第２のリード端子（リード端子２５）、第３のリード端子（リード端子２６〜２８）に、その機能上区分される。

第１の放熱板３１は、第１のリード端子（２１〜２４）の配列方向において、第２の放熱板３２が設けられた側に向かって延伸する延伸部３１Ａを備える。このため、図２においては、第１の放熱板３１における第１の側面と第２の側面との間に形成された辺ａは、第２の放熱板３２における辺ｃに接近して対向し、第１の放熱板３１における延伸部３１Ａを構成する辺ｂは、第２の放熱板３２における辺ｄに接近して対向している。

また、延伸部３１Ａの先端部となる辺ｅと、第２の放熱板３２における辺ｃの反対側に位置する辺ｆとは、ほぼ同一直線上とされる。こうした構成により、パワー半導体チップ１１の放熱効果を高め、かつ制御用ＩＣチップ１２による温度上昇の検知を、より正確に行うことができる。

ただし、延伸部３１Ａの先端部となる辺ｅは、必ずしも第２放熱板３２の辺ｆと同一直線上である必要はない。例えば、延伸部３１Ａは、第１の放熱板３１における第1の側面に沿った方向において、少なくとも制御用ＩＣチップ１２が搭載された第２の放熱板の辺ｄが形成された位置まで延伸し、かつ第２の放熱板３２の辺ｄと間隙を介して配設されていれば、同様の効果を奏する。

また、第１の放熱板３１には、第１の側面側に設けられた第１のリード端子（リード端子２１〜２４)が連結されて一体化されており、かつ第１の側面と反対側の第２の側面における第２のリード端子、第３のリード端子（リード端子２５〜２８）は接続されていない。

第２の放熱板３２は、この第２の側面側に沿った形態とされる。第２の放熱板３２には、複数の第３のリード端子のうちのひとつであるリード端子２７が連結されているが、第１のリード端子（リード端子２１〜２４）とは連結されていない。

なお、第１の放熱板３１、３２、各リード端子は、単一の金属板をパターニングすることによって製造される。この金属板は、導電率及び熱伝導率の高い銅又は銅合金で構成される。

パワー半導体チップ1 1の表面には、その内部の素子に接続されるボンディングパッド１１１、１１２が設けられている。制御用I Cチップ12の表面には、同様に、ボンディングパッド１２１〜１２５が設けられている。パワー半導体チップ１１、制御用I Cチップ１２への電気的接続は、これらのボンディングパッドにボンディングワイヤを接続することによって行われている。図２においては、ボンディングパッド111とリード端子２５及びボンディングパッド１２２、ボンディングパッド１１２とボンディングパッド１２１、ボンディングパッド１２３とリード端子２６、ボンディングパッド１２４と第１の放熱板３１、ボンディングパッド１２５とリ一ド端子２８はそれぞれ、ボンディングワイヤ５０を用いて接続されている。また、パワー半導体チップ１１の裏面(第１の放熱板３１と接する面) と第１の放熱板３１も電気的に接続されている。また、制御用ＩＣチップ１２の裏面（第２の放熱板３２と接する側の面）と第２の放熱板３２とを電気的に接続することもできる。なお、ボンディングパッド１１１とリード端子２５間のように、大電流が流れる箇所においては、複数のボンディングワイヤ５０が用いられている。

この半導体モジュール１０においては、第１のリード端子（リード端子２１〜２４）の全ては、パワー半導体チップ１１において、スイッチング電流が流される主電極の一方に接続された端子Dとなる。また、第２の放熱板３２に設けられた第２のリード端子（リード端子２５）は、主電極の他方に接続された端子Ｓとなる。

また、第２の側面側に設けられた第３のリード端子の内の一つであるリード端子２８は、制御用ICチップ１２の制御信号が入力される端子ＦＢとなる。リード端子２５とリード端子２８の間に設けられたリード端子２６、２７は、それぞれ端子Ｖｃｃ、ＧＮＤとなる。これらは、それぞれ制御用ICチップ１２を動作させるための電源電圧を印加するために用いられる。

図４は、本発明の実施の形態に係るパワー半導体モジュールを用いて構成されるＤＣ−ＤＣコンバータ回路図における、短絡アブノーマル試験の一例である。
次に、図４に示す３種類の項目からなるパワー半導体モジュール１０の隣接する端子の短絡アブノーマル試験を行った場合の本発明の一実施例の形態に係るＤＣ−DCコンバータの動作について、図２を参照して説明する。

図２の端子Ｓはリード端子２５、端子Ｖｃｃはリード端子２６に隣接されて設置されている。図４（１）に示すように、ＤＣ−ＤＣコンバータを動作中に、端子Ｓと端子Ｖｃｃを図示しないスイッチなどを用いて短絡する。短絡時には、制御用ＩＣチップ１２の電源電圧が抵抗Ｒ１を介してＧＮＤに短絡され０Ｖとなるので、制御用ＩＣチップ１２の動作は停止し、ＤＣ−DCコンバータが停止する。
従い、発煙発火には至らない。
次に、図２の端子Ｖｃｃはリード端子２６、端子ＧＮＤはリード端子２７に隣接して設置されている。図４（２）に示すように、ＤＣ−ＤＣコンバータを動作中に、端子Ｖｃｃと端子ＧＮＤを図示しないスイッチなどを用いて短絡する。短絡時には、制御用ＩＣチップ１２の電源電圧がＧＮＤに短絡され０Ｖとなるので、制御用ＩＣチップ１２の動作は停止し、ＤＣ−DCコンバータが停止する。
従い、発煙発火には至らない。
また、図２の端子ＧＮＤはリード端子２７、端子ＦＢはリード端子２８に隣接して設置されている。図４（３）に示すように、ＤＣ−ＤＣコンバータを動作中に、端子ＧＮＤと端子ＦＢを図示しないスイッチなどを用いて短絡する。短絡時には、制御用ＩＣチップ１２の制御端子ＦＢがＧＮＤに短絡され０Ｖとなるので、制御用ＩＣチップ１２のからパワー半導体チップ１１へのオン期間を０に制御することとなり、ＤＣ−DCコンバータが停止する。
従い、発煙発火には至らない。
なお、パワー半導体チップ１１の端子Ｄはリード端子２１〜２４で構成されているので、隣接する端子は全て同一電位であるため、隣接する端子間の短絡試験を行っても、ＤＣ−DCコンバータは正常に動作を続け、発煙発火には至らない。

図５は、本発明の実施の形態に係るパワー半導体モジュールを用いて構成されるＤＣ−ＤＣコンバータ回路図における、解放アブノーマル試験の一例である。
次に、図５に示す４種類の項目からなるパワー半導体モジュール１０の端子の解放アブノーマル試験を行った場合の本発明の一実施例の形態に係るＤＣ−DCコンバータの動作について、図２を参照して説明する。

図２の端子Ｓはリード端子２５に設置されている。図５（４）に示すように、ＤＣ−ＤＣコンバータを動作中に、端子Ｓと、抵抗Ｒ１の一端及びコンデンサＣ１の一端とを図示しないスイッチなどを用いて解放する。解放時には、パワー半導体チップ１１の接地側端子が解放されるので、トランスＴ１へのエネルギーの供給は停止するので、ＤＣ−DCコンバータとして停止する。
従い、発煙発火には至らない。
次に、図２の端子Ｖｃｃはリード端子２６に設置されている。図５（５）に示すように、ＤＣ−ＤＣコンバータを動作中に、端子Ｖｃｃの接続を図示しないスイッチなどを用いて解放する。解放により、制御用ＩＣチップ１２の電源電圧が０Ｖとなるので、制御用ＩＣチップ１２の動作は停止し、ＤＣ−DCコンバータが停止する。
従い、発煙発火には至らない。
また、図２の端子ＧＮＤはリード端子２７に設置されている。図５（６）に示すように、ＤＣ−ＤＣコンバータを動作中に、端子ＧＮＤの接続を図示しないスイッチなどを用いて解放する。解放により、制御用ＩＣチップ１２の端子Ｖｃｃ〜端子ＧＮＤ間に電源電圧が印加されないので、制御用ＩＣチップ１２の動作は停止し、ＤＣ−DCコンバータが停止する。
従い、発煙発火には至らない。
また、図２の端子ＦＢはリード端子２８に設置されている。図５（７）に示すように、ＤＣ−ＤＣコンバータを動作中に、端子ＦＢと、コンデンサＣ２の一端及びフォトカプラＰＣ１bコレクタとの接続を図示しないスイッチなどを用いて解放する。解放により、制御用ＩＣチップ１２の制御端子ＦＢの端子電圧は上昇し、出力電圧Ｖｏを上昇させるようにＤＣ−ＤＣコンバータを制御するので、出力電圧Ｖｏは過電圧に達する。ここで、前述したように、出力電圧Ｖｏと制御用ＩＣチップ１２の電源電圧Ｖｃｃとは比例関係にあり、出力電圧Ｖｏと同様に上昇するので、図示しない制御用ＩＣチップ１２の過電圧保護回路が動作して、パワー半導体チップ１１のオンオフ動作を停止するので、ＤＣ−ＤＣコンバータが停止する。
従い、発煙発火には至らない。
なお、パワー半導体チップ１１の端子Ｄはリード端子２１〜２４で構成されており、リード端子２１〜２４は全て同一電位であるため、各端子の解放試験を行っても、ＤＣ−DCコンバータは正常に動作を続け、発煙発火には至らない。

また、図２の構成においては、第１の半導体チップが発熱量の大きなパワー半導体チップである場合に、アブノーマル試験ということ以外の観点からも、この半導体モジュールの安全性、信頼性を高めることが可能である。この点につき以下に説明する。

図２の構成においては、パワー半導体チップ１１が発した熱は、第１の放熱板３１に伝達して放熱されるが、この際に、第１の放熱板３１に接続されて図３に示されたように外部に導出された第１のリード端子(リード端子２１〜２４)によっても放熱される。従って、図２の構成によって高い放熱効率が得られ、バワー半導体チップ１１の温度上昇を抑制することができる。また、制御用ＩＣチップ１２は通常のＩＣチップであり、これを高温にしないことがその動作上は好ましい。図2の構成においては、各放熱板３１、３２全体の温度を低下させることが可能であるため、制御用I Cチップ１２の動作上も好ましい。

一方で、このパワー半導体モジュール１０の安全性を高めるためには、制御用ＩＣチップに設置された温度センサ６０がパワー半導体チップ１１あるいは第１の放熱板３１の温度上昇を敏感に検知することも必要である。このためには、第２の放熱板３２上に存在する温度センサ６０を制御用ＩＣチップ１２における第１の放熱板３１側に設置することが有効である。このため、図２の第１の放熱板３１における辺ａと第２の放熱板３２における辺ｃ、あるいは第１の放熱板３１における辺ｂと第２の放熱板３２における辺ｄとを接近させ、温度センサ６０を辺ｃあるいは辺ｄに近い箇所に設置することが特に好ましい。こうした構成により、制御用I Cチップ１２が特に安全にパワー半導体チップ１１の制御をすることが可能となる。すなわち、安全にパワー半導体チップ１１の制御をすることが可能となる。また、このパワー半導体モジュール１０の安全性を高めることができる。

なお、第２の放熱板３２の形状は任意である。上記の構成のパワー半導体モジュールが構成でき、上記の構成の第１の放熱板３１と組み合わせることが可能な形状であればよい。例えば、第２の放熱板３２の形状を円形、半円形等の形状とすることも可能である。第１の放熱板３１の形状は、その一つの頂点周辺の形状を、この第２の放熱板３２の形状と整合させればよい。

また、上記の例においては、各放熱板にパワー半導体チップ(第１の半導体チップ) 、制御用IＣチップ(第２の半導体チップ) をそれぞれ搭載するとしたが、これら以外のチップも同様に各リードフレームに搭載することができる。この場合においても、高電圧となる半導体チップを第１の放熱板に搭載し、低電圧となる半導体チップを第２の放熱板に搭載することが好ましい。

1 0 パワー半導体モジュール (半導体装置)
１１パワー半導体チップ(第1の半導体チップ)
１２制御用I Cチップ(第2の半導体チップ)
２１〜２８リード端子
３１第１の放熱板
３１Ａ延伸部
３２第２の放熱板
５０ボンディングワイヤ
６０温度センサ
１００パッケージ
１１１、１１２、１２１〜１２５ポンディングバッド
Ｖｄｃ直流電源
Ｆヒューズ
Ｔ１トランス
Ｐ１１次巻線
Ｐ２１次補助巻線
Ｓ１２次巻線
Ｃ１〜Ｃ３コンデンサ
Ｄ１、Ｄ２ダイオード
Ｒ１抵抗
ＰＣ１ａ、ＰＣ１ｂフォトカプラ
ＩＣ２２次側制御ＩＣ

Claims

直流電源から入力された直流電圧を、複数の巻き線を備えたトランスを介してスイッチ
ングして別の直流電圧に変換して出力するＤＣ−ＤＣコンバータを構成するための、スイ
ッチング半導体チップ及びスイッチング半導体チップのオンオフ動作を制御する制御回路
の機能を備えた半導体装置において、
第１の放熱板と、
該第１の放熱板と離間して配置された第２の放熱板と、
前記第１の放熱の第１の側面側に配置された複数の第１のリード端子と、
前記第１の放熱板における前記第１の側面の反対側に位置する第２の側面側に配置された
第２のリード端子と、
前記第２の側面側において前記第２のリード端子よりも前記第２の放熱板に近い側に配置
された複数の第３のリード端子と、
前記第１の放熱板の主面に搭載され、前記直流電源の高電圧に接続されたトランスをスイ
ッチングし、スイッチング動作における主電流が流される１対の主電極を具備する第１の
半導体チップと、
前記第２の放熱板の主面に搭載され、前記第１の半導体チップのスイッチング動作を制御
し、前記第１の半導体チップよりも低電圧で動作する第２の半導体チップと、
前記第１の放熱板、前記第２の放熱板、前記第１のリード端子の一部、前記第２のリード
端子の一部、前記第３のリード端子の一部、前記第１の半導体チップ、及び前記第２の半
導体チップを被覆するモールド材と、を具備し、
前記第１のリード端子と、前記第２のリード端子及び前記第３のリード端子とが、それぞ
れ前記モールド材における一対の側面からそれぞれ反対方向に導出された半導体装置であ
って、
前記第１の放熱板は、前記第１のリード端子の配列方向において、前記第２の放熱板が設
けられた側に向かって延伸する延伸部を備え、
前記複数の第１のリード端子の少なくとも一部は、前記第１の放熱板に連結され、
前記第１の半導体チップにおける一対の主電極のうち高電圧が入力される側の主電極が前
記第１のリード端子に接続され、前記第１の半導体チップにおける一対の主電極のうち接
地電位側に近い電圧が入力される側の主電極が前記第２のリード端子に接続され、前記第
２の半導体チップにおける電極が前記第３のリード端子に接続され、
半導体装置の端子間短絡解放試験として、第１リード端子、第２のリード端子及び第３リ
ード端子に対して短絡解放試験が行われた時は、スイッチング制御を継続又は停止するこ
とを特徴とする半導体装置。
前記複数の第３のリード端子には、
前記第２の半導体チップにおける電源電圧が入力されるリード端子と、接地電位が入力さ
れるリード端子と、前記第２の半導体チップの動作を制御する制御信号が入力されるリー
ド端子とが、設けられたことを特徴とする請求項１記載の半導体装置。
前記第１の放熱板における第２の側面側において、
前記電源電圧が入力されるリード端子、前記接地電位が入力されるリード端子のうち少な
くとも一つは、前記第２のリード端子から見て、前記制御信号が入力されるリード端子よ
りも近い側に設置されたことを特徴とする請求項２記載の半導体装置。
前記第２の半導体チップには、
前記変換した直流出力電圧と比例関係となる前記第２の半導体チップのための電源電圧が
印加され、前記第２の半導体チップのための電源電圧が所定の電圧よりも過電圧になった
ときにスイッチングを停止することを特徴とする請求項２記載の半導体装置。