WO2010150595A1 - 積層構造体及びその製造方法 - Google Patents

積層構造体及びその製造方法 Download PDF

Info

Publication number
WO2010150595A1
WO2010150595A1 PCT/JP2010/057818 JP2010057818W WO2010150595A1 WO 2010150595 A1 WO2010150595 A1 WO 2010150595A1 JP 2010057818 W JP2010057818 W JP 2010057818W WO 2010150595 A1 WO2010150595 A1 WO 2010150595A1
Authority
WO
WIPO (PCT)
Prior art keywords
dielectric
layer
conductive layer
laminated structure
underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/057818
Other languages
English (en)
French (fr)
Inventor
仁志 野口
直樹 田中
達也 仲村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2011519680A priority Critical patent/JPWO2010150595A1/ja
Priority to US13/377,882 priority patent/US20120085573A1/en
Publication of WO2010150595A1 publication Critical patent/WO2010150595A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1355—Powder coating of insulating material

Definitions

  • This type of laminated structure is configured by interposing a dielectric film between the first conductive layer and the second conductive layer, and the dielectric film may be a sol-gel method, an MOCVD method, a sputtering vapor deposition method, or the like. Was formed on the first conductive layer.
  • the dielectric film is first formed by using various powder spray coating methods such as a powder jet deposition method and an aerosol deposition method. It is considered to form by spraying on the surface of the conductive layer.
  • the dielectric film is formed on the surface of the first conductive layer using the powder spray coating method, the surface of the first conductive layer is etched by the collision of the dielectric powder, and as shown in FIG. There was a problem that irregularities were formed on the surface.
  • the dielectric film thickness becomes non-uniform, which causes the film thickness to become very small in a part of the dielectric film, or as shown in FIG. A part of the first conductive layer is exposed on the surface, and the insulating property of the laminated structure may be lowered.
  • an object of the present invention is to suppress a decrease in insulation in a laminated structure in which a dielectric film is formed using a powder spray coating method and a manufacturing method thereof.
  • a manufacturing method of a laminated structure according to the present invention is a manufacturing method of a laminated structure in which a dielectric layer is interposed between a first conductive layer and a second conductive layer, and a dielectric is formed on the first conductive layer.
  • the dielectric layer forming step includes forming a base layer by applying a dispersion solution containing dielectric fine particles on the first conductive layer, and powder spray coating on the base layer.
  • a dielectric film forming step of forming a dielectric film by a method is a method of a laminated structure in which a dielectric layer is interposed between a first conductive layer and a second conductive layer, and a dielectric is formed on the first conductive layer.
  • the dielectric layer (3) includes a base layer (31) formed on the first conductive layer (1) and a dielectric film (32) formed on the base layer (31). .
  • the underlayer (31) is formed by applying a dispersion solution containing dielectric fine particles containing barium titanate (BaTiO3) as a main component on the first conductive layer (1).
  • the dispersion solution is prepared by adding dielectric fine particles and a dispersant to a solvent without using a binder, and the sol-gel method is used for the preparation.
  • the dielectric fine particles contained in the dispersion solution are nanoparticles having an average particle diameter of 50 nm or less, and the dispersion layer applied on the first conductive layer (1) is dried in the underlayer (31).
  • the thin film is formed by agglomeration of dielectric fine particles.
  • the dielectric film (32) is formed by spraying a dielectric powder containing barium titanate (BaTiO3) as a main component on the surface of the underlayer (31) by a powder spray coating method. Details of the powder spray coating method will be described later.
  • dielectric materials having different main components may be used for the dielectric fine particles and the dielectric film (32) constituting the underlayer (31).
  • the dielectric fine particles and the dielectric film (32) constituting the base layer (31) may contain additives in order to improve dielectric properties, insulating properties, strength, and the like.
  • the second conductive layer (2) is a metal film formed on the dielectric layer (3) by sputtering deposition, plating, screen printing or the like, or a metal attached on the dielectric layer (3).
  • the foil is made of a metal such as copper (Cu), nickel (Ni), cobalt (Co), gold (Au), platinum (Pt), etc., like the first conductive layer (1).
  • a formation process is performed in this order.
  • the dielectric layer forming step includes a base layer forming step of forming a base layer (31) on the first conductive layer (1) as shown in FIG. 2, and a dielectric layer on the base layer (31) as shown in FIG. And a dielectric film forming step for forming the body film (32).
  • a dispersion solution containing dielectric fine particles mainly composed of barium titanate (BaTiO3) is applied on the first conductive layer (1), and the dispersion solution is dried to form an underlayer (31 ).
  • the underlayer (31) is formed to be thicker than the thickness that will be etched in the dielectric film forming step described later.
  • a dielectric film is formed by aerosolizing dielectric powder using a film forming apparatus as shown in FIG. 4 and spraying the powder toward the surface on which the dielectric film is to be formed. Is the law.
  • the film forming apparatus can maintain the inside in a vacuum state by an aerosol generator (71) that stirs and mixes dielectric powder with a high-pressure gas to form an aerosol, and a vacuum pump (73).
  • a possible film forming chamber (72) is connected by a thin transfer tube (74).
  • the space (high pressure space) in the aerosol generator (71) into which the high pressure gas flows and the film formation chamber (72) A pressure difference is generated between the space (low pressure space). Therefore, the dielectric powder aerosolized by the aerosol generator (71) flows in the transfer tube (74) toward the film forming chamber (72).
  • the dielectric powder discharged at high speed from the tip of the nozzle (76) is sprayed onto the surface of the object on the stage (75).
  • the powder jet deposition method is a film forming method in which a dielectric film is formed by injecting a dielectric powder toward a surface on which a dielectric film is to be formed using an injection device as shown in FIG.
  • the injection device includes a stepped nozzle (81) having two regions (811) and (812) having different inner diameters.
  • the nozzle (81) includes a first region (811 having a larger inner diameter).
  • a through hole (82) for supplying dielectric powder is formed at a position close to the second region (812) having a small inner diameter.
  • the underlayer (31) Barium titanate (BaTiO3) dielectric powder having a particle size of about 1 ⁇ m is sprayed onto the surface.
  • the dielectric powder sprayed on the surface of the underlayer (31) collides with the surface of the underlayer (31) or other dielectric powder and is crushed and deposited on the underlayer (31), thereby A dielectric film (32) is formed on the base layer (31). Therefore, the dielectric film (32) formed using the powder spray coating method becomes a dense bulk film.
  • a metal film is formed on the dielectric film (32) formed in the dielectric film forming step using a sputtering vapor deposition method, a plating method, a screen printing method, or the like, or a dielectric film ( 32)
  • a second conductive layer (2) is formed by attaching a metal foil on top.
  • the ground layer (31) is formed on the surface of the first conductive layer (1) on which the dielectric film (32) is to be formed.
  • the applied dielectric powder collides with the underlayer (31), and the surface of the first conductive layer (1) is protected from the collision of the dielectric powder by the underlayer (31). Therefore, no irregularities are formed on the surface of the first conductive layer (1), so that the insulation between the first conductive layer (1) and the second conductive layer (2) is not easily broken. That is, in the circuit board, the deterioration of the insulating property of the capacitor circuit (40) is suppressed.
  • the underlayer (31) is formed of dielectric fine particles, the dielectric of the dielectric layer (3) composed of the underlayer (31) and the dielectric film (32). The characteristic is difficult to deteriorate.
  • the underlayer (31) is composed of the same material as the main component of the dielectric material constituting the dielectric film (32), that is, a material mainly composed of barium titanate (BaTiO3). Therefore, the difference in coefficient of thermal expansion between the underlayer (31) and the dielectric film (32) is reduced, and as a result, the occurrence of internal defects due to thermal expansion is suppressed. Therefore, the quality of the circuit board is maintained high.
  • each part structure of this invention is not restricted to the said embodiment, A various deformation
  • the above-described various configurations adopted as a circuit board on which a capacitor circuit is formed can be adopted for a capacitor element and a laminated sheet from which the capacitor element can be cut out.
  • the capacitor element and the laminated sheet may not have a configuration corresponding to the substrate (4) constituting the circuit substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】粉末噴射コーティング法を用いて誘電体膜が形成される積層構造体及びその製造方法において、絶縁性の低下を抑制する。 【解決手段】本発明に係る積層構造体は、第１導電層１と第２導電層２との間に誘電体層３が介在し、前記誘電体層３は、前記第１導電層１上に誘電体微粒子を含んだ分散溶液を塗布して形成された下地層31と、該下地層31上に粉末噴射コーティング法によって形成された誘電体膜32とから構成されている。本発明に係る積層構造体の製造方法は、前記第１導電層１上に誘電体層３を形成する誘電体層形成工程と、前記誘電体層３上に第２導電層２を形成する導電層形成工程とを有し、前記誘電体層形成工程は、前記第１導電層１上に、誘電体微粒子を含んだ分散溶液を塗布して下地層31を形成する下地層形成工程と、前記下地層31上に粉末噴射コーティング法によって誘電体膜32を形成する誘電体膜形成工程とから構成されている。

Description

積層構造体及びその製造方法
　本発明は、コンデンサ回路が形成されている回路基板やコンデンサ素子等の積層構造体及びその製造方法に関する。
　この種の積層構造体は、第１導電層と第２導電層との間に誘電体膜を介在させて構成されており、誘電体膜は、ゾル‐ゲル法、ＭＯＣＶＤ法、スパッタリング蒸着法等を用いて第１導電層上に形成されていた。
　近年、誘電体膜をより緻密なバルク状の膜にするべく、誘電体膜を、パウダージェットデポジション法、エアロゾルデポジション法等、種々の粉末噴射コーティング法を用いて、誘電体粉末を第１導電層の表面に噴きつけることにより形成することが考えられている。
特開２００３－３４００３号公報
　しかしながら、上記粉末噴射コーティング法を用いて第１導電層の表面に誘電体膜を形成する場合、第１導電層の表面は誘電体粉末の衝突によりエッチングされ、図７に示す如く第１導電層の表面に凹凸が形成される問題があった。
　第１導電層の表面に凹凸が形成されると誘電体膜厚が不均一となり、これによって誘電体膜の一部において膜厚が非常に小さくなり、或いは図７に示す様に誘電体膜の表面に第１導電層の一部が露出し、積層構造体の絶縁性が低下する虞がある。
　特許文献１は、粉末噴射コーティング法によって膜を形成する前に、該膜が形成されるべき基材の表面に硬質粒子から成る下地層を形成することを開示している。しかし、特許文献１においては、基材の表面に硬質粒子を食い込むように打ち込んで下地層を形成しており、このため基材の表面に凹凸が形成される問題がある。
　従って、上述した積層構造体に特許文献１の技術を適用したとしても、第１導電層の表面には凹凸が形成され、積層構造体の絶縁性が低下する虞がある。
　そこで本発明の目的は、粉末噴射コーティング法を用いて誘電体膜が形成される積層構造体及びその製造方法において、絶縁性の低下を抑制することである。
　本発明に係る積層構造体は、第１導電層と第２導電層との間に誘電体層を介在させた積層構造体であって、前記誘電体層は、前記第１導電層上に誘電体微粒子を含んだ分散溶液を塗布して形成された下地層と、該下地層上に粉末噴射コーティング法によって形成された誘電体膜とから構成されている。
　尚、上記積層構造体には、第１導電層と第２導電層との間に誘電体層を介在させて構成されたコンデンサ回路が基板上に形成されている回路基板、コンデンサ素子、コンデンサ素子を切り出すことが可能な積層シート等、種々の積層構造体を含むものとする。
　又、粉末噴射コーティング法には、エアロゾルデポジション法、パウダージェットデポジション法等、誘電体粉末を噴射して誘電体膜を形成する種々の成膜法を含むものとする。
　上記積層構造体においては、誘電体膜が形成されるべき第１導電層の表面に下地層が形成されているので、粉末噴射コーティング法により噴射された誘電体粉末は下地層に衝突することとなり、第１導電層の表面は、下地層によって誘電体粉末の衝突から保護されることになる。よって、第１導電層の表面には凹凸が形成されず、従って積層構造体の絶縁性は破壊され難い。
　又、上記積層構造体においては、下地層が誘電体微粒子から形成されているので、下地層と誘電体膜から構成されている誘電体層の誘電特性は低下し難くなっている。
　上記積層構造体の具体的構成において、前記誘電体微粒子は、前記誘電体膜を構成する誘電体材料と主成分が同じ材料から構成されている。
　該具体的構成によれば、下地層と誘電体膜との熱膨張率の差が小さくなり、その結果、熱膨張による内部欠陥の発生が抑制されることとなる。従って、積層構造体の品質が高く維持されることとなる。
　上記積層構造体の他の具体的構成において、前記分散溶液は、バインダを用いずに誘電体微粒子と分散剤を溶媒中に添加して調製されたものである。この様なバインダレスの分散溶液を用いることにより、該分散溶液を第１導電層上に塗布して形成される下地層においては、誘電体微粒子間にバインダが介在することがないので、誘電体微粒子が緻密に凝集することになる。よって、誘電体層の誘電特性が向上することになる。
　上記積層構造体の更なる他の具体的構成において、前記分散溶液は、ゾル‐ゲル法を用いて調製されたものである。この様にゾル‐ゲル法によって調製された分散溶液においては、誘電体微粒子が一次粒子の状態で溶液中に単分散することになるので、分散溶液を第１導電層上に塗布して形成される下地層は、その表面の平滑性が高く、第１導電層の表面全体に均一な厚さで形成されることになる。従って、誘電体膜の形成時に下地層の表面がエッチングされて該表面に凹凸が形成されても、下地層の表面からは第１導電層が露出し難く、その結果、第１導電層の表面は下地層によって保護され易くなる。
　本発明に係る積層構造体の製造方法は、第１導電層と第２導電層との間に誘電体層を介在させた積層構造体の製造方法であって、前記第１導電層上に誘電体層を形成する誘電体層形成工程と、前記誘電体層上に第２導電層を形成する導電層形成工程とを有している。
　ここで、前記誘電体層形成工程は、前記第１導電層上に、誘電体微粒子を含んだ分散溶液を塗布して下地層を形成する下地層形成工程と、前記下地層上に粉末噴射コーティング法によって誘電体膜を形成する誘電体膜形成工程とから構成されている。
　上記製造方法の具体的構成において、前記下地層形成工程にて用いる分散溶液は、前記誘電体膜を構成する誘電体材料と主成分が同じ材料から構成された誘電体微粒子を含んだものである。
　本発明に係る積層構造体及びその製造方法によれば、粉末噴射コーティング法を用いて誘電体膜が形成されるが、積層構造体の絶縁性は低下し難い。
本発明の一実施形態に係る回路基板を示す断面図である。 該回路基板の製造工程の内、下地層形成工程を説明するための断面図である。 該回路基板の製造工程の内、誘電体膜形成工程を説明するための断面図である。 エアロゾルデポジション法に用いられる成膜装置を示す図である。 パウダージェットデポジション法に用いられる噴射装置を示す断面図である。 （ａ）下地層形成工程の実行後、及び（ｂ）誘電体膜形成工程の実行後についてそれぞれ、下地層を拡大して示した断面図である。 粉末噴射コーティング法により誘電体膜が表面に形成された第１導電層の表面状態を示した断面図である。
　以下、本発明をコンデンサ回路が形成されている回路基板に実施した形態につき、図面に沿って具体的に説明する。
　本発明の一実施形態に係る回路基板は、図１に示す如く、基板(４)上にコンデンサ回路(40)が形成された積層構造体であり、該コンデンサ回路(40)は、第１導電層(１)と第２導電層(２)との間に誘電体層(３)を介在させて構成されている。
　第１導電層(１)は、基板(４)上に配備された金属箔であり、銅(Cu)、ニッケル(Ni)、コバルト(Co)、金(Au)、白金(Pt)等の金属から構成されている。尚、第１導電層(１)は、スパッタリング蒸着法、メッキ法、スクリーン印刷法等を用いて基板(４)上に形成されてもよい。
　誘電体層(３)は、第１導電層(１)上に形成された下地層(31)と、該下地層(31)上に形成された誘電体膜(32)とから構成されている。
　下地層(31)は、第１導電層(１)上にチタン酸バリウム(BaTiO3)を主成分として含む誘電体微粒子を含んだ分散溶液を塗布して形成されたものである。ここで、分散溶液は、バインダを用いずに誘電体微粒子と分散剤を溶媒中に添加して調製されたものであり、該調製にはゾル‐ゲル法が用いられている。又、分散溶液に含まれている誘電体微粒子は、５０ｎｍ以下の平均粒子径を有するナノ粒子であり、下地層(31)は、第１導電層(１)上に塗布された分散溶液が乾燥して誘電体微粒子が凝集することにより形成された薄膜である。
　誘電体膜(32)は、粉末噴射コーティング法によって下地層(31)の表面に、チタン酸バリウム(BaTiO3)を主成分として含む誘電体粉末を噴きつけることにより形成されたものである。粉末噴射コーティング法の詳細については後述する。
　本実施形態においては、下地層(31)を構成する誘電体微粒子と誘電体膜(32)とに、チタン酸バリウム(BaTiO3)を主成分とする誘電体材料を用いているが、本発明はこれに限らず、ニオブ酸リチウム(LiNbO3)、ホウ酸リチウム(Li2B4O7)、チタン酸ジルコン酸鉛(PbZrTiO3)、チタン酸ストロンチウム(SrTiO3)、チタン酸ジルコン酸ランタン鉛(PbLaZrTiO3)、タンタル酸リチウム(LiTaO3)、酸化亜鉛(ZnO)、酸化タンタル(Ta2O5)等を主成分とする種々の誘電体材料を用いることが出来る。又、下地層(31)を構成する誘電体微粒子と誘電体膜(32)とには、主成分が異なる誘電体材料を用いてもよい。
　尚、下地層(31)を構成する誘電体微粒子と誘電体膜(32)とには、誘電特性、絶縁特性、強度等を向上させるべく添加物が含まれていてもよい。
　第２導電層(２)は、誘電体層(３)上にスパッタリング蒸着法、メッキ法、スクリーン印刷法等を用いて形成された金属膜、或いは誘電体層(３)上に取り付けられた金属箔であり、第１導電層(１)と同様、銅(Cu)、ニッケル(Ni)、コバルト(Co)、金(Au)、白金(Pt)等の金属から構成されている。
　次に、上記回路基板の製造方法について説明する。該製造方法では、第１導電層(１)上に誘電体層(３)を形成する誘電体層形成工程と、誘電体層(３)上に第２導電層(２)を形成する導電層形成工程とが、この順に実行される。
　又、誘電体層形成工程は、図２に示す如く第１導電層(１)上に下地層(31)を形成する下地層形成工程と、図３に示す如く下地層(31)上に誘電体膜(32)を形成する誘電体膜形成工程とから構成されている。
　下地層形成工程では、第１導電層(１)上に、チタン酸バリウム(BaTiO3)を主成分とする誘電体微粒子を含んだ分散溶液を塗布し、該分散溶液を乾燥させて下地層(31)を形成する。このとき、下地層(31)は、後述する誘電体膜形成工程にてエッチングされることとなる厚さよりも厚くなるように形成される。
　ここで、下地層形成工程にて用いる分散溶液は、バインダを用いずに誘電体微粒子と分散剤を溶媒中に添加して調製されたものであり、該調製にはゾル‐ゲル法が用いられている。又、分散溶液に含まれている誘電体微粒子は、５０ｎｍ以下の平均粒子径を有するナノ粒子である。
　尚、分散溶液の塗布には、ディップコート法やスピンコート法等、ウェットコーティング法が用いられる。
　誘電体膜形成工程では、粉末噴射コーティング法を用いて下地層(31)上に誘電体膜(32)を形成する。尚、粉末噴射コーティング法には、エアロゾルデポジション法、パウダージェットデポジション法等、誘電体粉末を噴射して誘電体膜(32)を形成する種々の成膜法を含むものとする。
　エアロゾルデポジション法は、図４に示す如く成膜装置を用いて、誘電体粉末をエアロゾル化し、誘電体膜を形成すべき表面に向けて前記粉末を噴射ことにより誘電体膜を形成する成膜法である。
　図４に示す様に成膜装置は、誘電体粉末を高圧ガスと攪拌・混合してエアロゾル化するエアロゾル発生器(71)と、真空ポンプ(73)にて内部を真空状態に維持することが可能な成膜チャンバ(72)とを、細い搬送チューブ(74)により接続して構成されている。成膜時においては、成膜チャンバ(72)の内部が真空状態に維持されるので、高圧ガスが流れ込むエアロゾル発生器(71)内の空間（高圧空間）と、成膜チャンバ(72)内の空間（低圧空間）との間には、圧力差が生じることとなる。したがって、エアロゾル発生器(71)にてエアロゾル化された誘電体粉末は、搬送チューブ(74)内を成膜チャンバ(72)へ向けて流れることになる。
　成膜チャンバ(72)の内部には、誘電体膜を形成すべき表面を有する対象物を設置するためのステージ(75)が配備されており、該ステージ(75)は、対象物が設置される設置面(751)に平行なＸＹ平面内での並進と、該ＸＹ平面に垂直なＺ軸方向への並進と、該Ｚ軸周りの回転とが可能な構成を有している。
　搬送チューブ(74)の一端は成膜チャンバ(72)内に位置し、該一端には、スリット状のノズル(76)が、その先端をステージ(75)の設置面(751)へ向けて取り付けられている。又、該ノズル(76)は、搬送チューブ(74)の一端から吐出される誘電体粉末を１００ｍ／ｓｅｃ程度まで加速することが可能な形状を有している。
　従って、ノズル(76)の先端から高速で吐出された誘電体粉末は、ステージ(75)上の対象物の表面に噴きつけられることになる。
　パウダージェットデポジション法は、図５に示す如く噴射装置を用いて、誘電体膜を形成すべき表面に向けて誘電体粉末を噴射ことにより誘電体膜を形成する成膜法である。
　図５に示す様に噴射装置は、内径の異なる２つの領域(811)(812)を有する段付きのノズル(81)を具え、該ノズル(81)には、内径の大きな第１領域(811)の内、内径の小さな第２領域(812)に近い位置に、誘電体粉末を供給するための貫通孔(82)が形成されている。
　従って、ノズル(81)内に、第２領域(812)から第１領域(811)へ向けて圧縮ガスを流すことにより、内径が変化する第２領域(812)の出口付近の位置にて負圧が発生し、該負圧によって誘電体粉末がノズル(81)内へ吸入される。これにより、吸入された誘電体粉末が圧縮ガスと共に高速でノズル(81)の先端から吐出されることになる。
　吐出された誘電体粉末は、エアロゾルデポジション法の場合と同様（図４参照）、ステージ(75)上の対象物の表面に噴きつけられる。
　本実施形態において、エアロゾルデポジション法、パウダージェットデポジション法等、種々の粉末噴射コーティング法を用いて下地層(31)上に誘電体膜(32)を形成する場合、下地層(31)の表面には、１μｍ程度の粒子径を有するチタン酸バリウム(BaTiO3)の誘電体粉末が噴きつけられる。
　下地層(31)の表面に噴きつけられた誘電体粉末は、下地層(31)の表面或いは他の誘電体粉末と衝突して破砕し、そして下地層(31)上に堆積し、これによって下地層(31)上に誘電体膜(32)が形成されることになる。従って、粉末噴射コーティング法を用いて形成された誘電体膜(32)は、緻密なバルク状の膜となる。
　斯くして、下地層形成工程にて形成された下地層(31)と、誘電体膜形成工程にて形成された誘電体膜(32)とにより、誘電体層(３)が構成されることになる。
　導電層形成工程では、誘電体膜形成工程にて形成された誘電体膜(32)上に、スパッタリング蒸着法、メッキ法、スクリーン印刷法等を用いて金属膜を形成し、或いは誘電体膜(32)上に金属箔を取り付けることにより、第２導電層(２)を形成する。これにより、図１に示す様に、基板(４)上にコンデンサ回路(40)が形成された回路基板が完成することになる。
　上述の如く製造された回路基板においては、誘電体膜(32)が形成されるべき第１導電層(１)の表面に下地層(31)が形成されているので、粉末噴射コーティング法により噴射された誘電体粉末は下地層(31)に衝突することとなり、第１導電層(１)の表面は、下地層(31)によって誘電体粉末の衝突から保護されることになる。よって、第１導電層(１)の表面には凹凸が形成されず、従って第１導電層(１)と第２導電層(２)との間の絶縁は破壊され難い。即ち、回路基板において、コンデンサ回路(40)の絶縁性の低下が抑制されることになる。
　又、上記回路基板においては、下地層(31)が誘電体微粒子から形成されているので、下地層(31)と誘電体膜(32)とから構成されている誘電体層(３)の誘電特性は低下し難くなっている。
　更に、上記回路基板においては、下地層(31)が、誘電体膜(32)を構成する誘電体材料と主成分が同じ材料、即ちチタン酸バリウム(BaTiO3)を主成分とする材料から構成されているので、下地層(31)と誘電体膜(32)との熱膨張率の差が小さくなり、その結果、熱膨張による内部欠陥の発生が抑制されることとなる。従って、回路基板の品質が高く維持されることとなる。
　更に又、上記回路基板においては、下地層(31)の形成に用いる分散溶液は、バインダを用いずに誘電体微粒子と分散剤を溶媒中に添加して調製されたものである。この様なバインダレスの分散溶液を用いることにより、該分散溶液を第１導電層(１)上に塗布して形成される下地層(31)においては、誘電体微粒子間にバインダが介在することがないので、誘電体微粒子が緻密に凝集することになる。よって、誘電体層(３)の誘電特性が向上することになる。
　又、下地層(31)の形成に用いる分散溶液は、ゾル‐ゲル法を用いて調製されたものである。この様にゾル‐ゲル法によって調製された分散溶液においては、誘電体微粒子が一次粒子の状態で溶液中に単分散することになるので、分散溶液を第１導電層(１)上に塗布して形成される下地層(31)は、図６（ａ）に示す如くその表面の平滑性が高く、第１導電層(１)の表面全体に均一な厚さで形成されることになる。
　従って、図６（ｂ）に示す様に、誘電体膜(32)の形成時に下地層(31)の表面がエッチングされて該表面に凹凸が形成されても、下地層(31)の表面からは第１導電層(１)が露出し難く、その結果、第１導電層(１)の表面は下地層(31)によって保護され易くなる。
　尚、本発明の各部構成は上記実施形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、コンデンサ回路が形成されている回路基板として採用した上述の各種構成は、コンデンサ素子や、コンデンサ素子を切り出すことが可能な積層シートにも採用することが出来る。尚、該コンデンサ素子及び積層シートにおいては、上記回路基板を構成する基板(４)に相当する構成はなくてもよい。
　(１)　第１導電層
　(２)　第２導電層
　(３)　誘電体層
　(31)　下地層
　(32)　誘電体膜
　(４)　基板
 

Claims (6)

  1. 　第１導電層と第２導電層との間に誘電体層を介在させた積層構造体において、前記誘電体層は、前記第１導電層上に誘電体微粒子を含んだ分散溶液を塗布して形成された下地層と、該下地層上に粉末噴射コーティング法によって形成された誘電体膜とから構成されていることを特徴とする積層構造体。
  2. 　前記誘電体微粒子は、前記誘電体膜を構成する誘電体材料と主成分が同じ材料から構成されている請求項１に記載の積層構造体。
  3. 　前記分散溶液は、バインダを用いずに誘電体微粒子と分散剤を溶媒中に添加して調製されたものである請求項１に記載の積層構造体。
  4. 　前記分散溶液は、ゾル‐ゲル法を用いて調製されたものである請求項１に記載の積層構造体。
  5. 　第１導電層と第２導電層との間に誘電体層を介在させた積層構造体の製造方法において、
    　前記第１導電層上に誘電体層を形成する誘電体層形成工程と、
    　前記誘電体層上に第２導電層を形成する導電層形成工程
    とを有し、
    　前記誘電体層形成工程は、
    　前記第１導電層上に、誘電体微粒子を含んだ分散溶液を塗布して下地層を形成する下地層形成工程と、
    　前記下地層上に粉末噴射コーティング法によって誘電体膜を形成する誘電体膜形成工程
    とから構成されていることを特徴とする積層構造体の製造方法。
  6. 　前記下地層形成工程にて用いる分散溶液は、前記誘電体膜を構成する誘電体材料と主成分が同じ材料から構成された誘電体微粒子を含んだものである請求項５に記載の積層構造体の製造方法。
     
PCT/JP2010/057818 2009-06-24 2010-05-07 積層構造体及びその製造方法 Ceased WO2010150595A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011519680A JPWO2010150595A1 (ja) 2009-06-24 2010-05-07 積層構造体及びその製造方法
US13/377,882 US20120085573A1 (en) 2009-06-24 2010-05-07 Stacked structure and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009149473 2009-06-24
JP2009-149473 2009-06-24

Publications (1)

Publication Number Publication Date
WO2010150595A1 true WO2010150595A1 (ja) 2010-12-29

Family

ID=43386376

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/057818 Ceased WO2010150595A1 (ja) 2009-06-24 2010-05-07 積層構造体及びその製造方法

Country Status (3)

Country Link
US (1) US20120085573A1 (ja)
JP (1) JPWO2010150595A1 (ja)
WO (1) WO2010150595A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228390A (ja) * 2010-04-16 2011-11-10 Fujitsu Ltd キャパシタ及びその製造方法
WO2014010373A1 (ja) * 2012-07-12 2014-01-16 日産自動車株式会社 電気接点構造及び電動機

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10224035A (ja) * 1997-02-13 1998-08-21 Hitachi Ltd 多層回路基板の製造方法
JPH11330696A (ja) * 1998-05-08 1999-11-30 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
JP2008016662A (ja) * 2006-07-06 2008-01-24 Fujitsu Ltd キャパシタ構造およびその製造方法
JP2008305844A (ja) * 2007-06-05 2008-12-18 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570099B1 (en) * 1999-11-09 2003-05-27 Matsushita Electric Industrial Co., Ltd. Thermal conductive substrate and the method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10224035A (ja) * 1997-02-13 1998-08-21 Hitachi Ltd 多層回路基板の製造方法
JPH11330696A (ja) * 1998-05-08 1999-11-30 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
JP2008016662A (ja) * 2006-07-06 2008-01-24 Fujitsu Ltd キャパシタ構造およびその製造方法
JP2008305844A (ja) * 2007-06-05 2008-12-18 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228390A (ja) * 2010-04-16 2011-11-10 Fujitsu Ltd キャパシタ及びその製造方法
WO2014010373A1 (ja) * 2012-07-12 2014-01-16 日産自動車株式会社 電気接点構造及び電動機
JP5862776B2 (ja) * 2012-07-12 2016-02-16 日産自動車株式会社 電気接点構造及び電動機

Also Published As

Publication number Publication date
US20120085573A1 (en) 2012-04-12
JPWO2010150595A1 (ja) 2012-12-10

Similar Documents

Publication Publication Date Title
US11342122B2 (en) Electronic component assembly and method for manufacturing the same
Kim et al. Relation between electrical properties of aerosol-deposited BaTiO3 thin films and their mechanical hardness measured by nano-indentation
JPWO2010137448A1 (ja) 積層構造体及びその製造方法
JP2014072511A (ja) 積層体
JPWO2010150595A1 (ja) 積層構造体及びその製造方法
CN112242255B (zh) 层叠型电子部件及层叠型电子部件的制造方法
JP5617291B2 (ja) エアロゾルデポジション装置及びエアロゾルデポジション方法
CN212934404U (zh) 多层陶瓷电子组件
JP5099468B2 (ja) 成膜装置及び電子部品の製造方法
JP5401805B2 (ja) 成膜方法
Imanaka et al. Dielectric and insulating properties of embedded capacitor for flexible electronics prepared by aerosol-type nanoparticle deposition
JP5263915B2 (ja) キャパシタ素子の製造方法
US11728097B2 (en) Multilayer electronic component
WO2011118307A1 (ja) コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法
Hatono et al. Multilayer construction with various ceramic films for electronic devices fabricated by aerosol deposition
WO2010137522A1 (ja) 積層構造体及びその製造方法
JP2013127993A (ja) コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
JP5401960B2 (ja) 成膜方法及びその成膜装置
CN113226595B (zh) 银浆
JP4882553B2 (ja) セラミックキャパシタの形成方法
JP3985661B2 (ja) デバイスユニットおよびその製造方法
JP2008153340A (ja) 半導体装置およびその製造方法
JP5682414B2 (ja) デカップリングキャパシタの製造方法
KR102280825B1 (ko) 내장된 커패시터들 용 BaTiO3 매트릭스를 갖는 고밀도 BaTiO3-Cu 복합 필름
KR20200132824A (ko) 적층 세라믹 전자부품 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10791915

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011519680

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13377882

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10791915

Country of ref document: EP

Kind code of ref document: A1