WO2010118687A1 - 用于半导体器件制造的基板结构及其制造方法 - Google Patents

用于半导体器件制造的基板结构及其制造方法 Download PDF

Info

Publication number
WO2010118687A1
WO2010118687A1 PCT/CN2010/071770 CN2010071770W WO2010118687A1 WO 2010118687 A1 WO2010118687 A1 WO 2010118687A1 CN 2010071770 W CN2010071770 W CN 2010071770W WO 2010118687 A1 WO2010118687 A1 WO 2010118687A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
trench
substrates
layer
substrate structure
Prior art date
Application number
PCT/CN2010/071770
Other languages
English (en)
French (fr)
Inventor
朱慧珑
尹海洲
骆志炯
Original Assignee
Zhu Huilong
Yin Haizhou
Luo Zhijiong
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhu Huilong, Yin Haizhou, Luo Zhijiong filed Critical Zhu Huilong
Priority to US13/264,063 priority Critical patent/US8742545B2/en
Priority to EP10764100.3A priority patent/EP2421026A4/en
Publication of WO2010118687A1 publication Critical patent/WO2010118687A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to the field of semiconductor fabrication, and more particularly to a substrate structure for manufacturing a semiconductor device having an increased surface area and a method of fabricating the same.
  • the present invention provides a substrate structure processed using a substrate, comprising: a substrate array including a plurality of substrates arranged in a predetermined direction, each of the substrates including a first surface and An opposite second surface, a plurality of substrates, the plurality of substrates being respectively disposed on an outer side of the first surface and the second surface of the substrate, wherein each of the second surfaces is separated from each of the spaced substrates
  • the second surface of the adjacent substrate of the side shares a substrate to form a first trench, and the first surface thereof shares the other substrate with the first surface of the adjacent substrate on the other side to form the second trench
  • the first trench is opposite to the second trench opening direction to form the substrate structure into a Great Wall structure.
  • the first surface and the second surface of the substrate are both surfaces of the substrate.
  • the present invention provides a method of fabricating a substrate structure for semiconductor device fabrication, comprising the steps of: providing a substrate, the substrate including a first surface and opposite the first surface a second surface; patterning the first surface and the second surface of the substrate; etching at least two first trenches from the first surface of the substrate; and from the second surface of the substrate Etching at least one second trench, wherein each of the second trenches is located between two adjacent ones of the first trenches, thereby forming at least two substrates and at least one substrate, The sidewalls of the first trench and the second trench are defined, and the substrate connects the two adjacent substrates to form the substrate structure to form a Great Wall structure.
  • the step of: stretching the substrate structure in the predetermined direction to bend the substrate between adjacent substrates and substantially forming a plane of the substrate array may be performed after the step .
  • a substrate structure processed using a substrate comprising: a substrate array including a plurality of substrates arranged in a predetermined direction, each of the plurality of substrates The substrate includes a first surface and a second surface opposite thereto, the first surface of each of the spaced apart substrates being opposite the first surface of an adjacent substrate on one side thereof, and wherein the first surface The second surface is opposite to the second surface of the adjacent substrate on the other side thereof; and at least one flexible substrate formed on the opposite surfaces of the adjacent substrates and bendably The adjacent two substrates are connected.
  • the flexible substrate comprises at least two substrates, wherein adjacent bendable substrates have opposite curved curvatures. At least two of the substrates in the array of substrates are arranged on a plane perpendicular to the first surface.
  • the substrate structure in accordance with the present invention effectively utilizes the thickness of the substrate to increase the processable surface area or surface area utilization of the wafer without increasing the overall wafer size. Moreover, since the substrate structure has a Great Wall structure, the first trench and the second trench formed can be used to easily deposit and process different materials on both sides of the substrate structure in a subsequent processing process. , thus adapting to various processing processes and requirements, increasing output and reducing costs.
  • FIG. 1 shows a schematic view of a substrate structure in accordance with an embodiment of the present invention
  • Fig. 2 is a flow chart showing a method of forming a substrate structure according to an embodiment of the present invention
  • Figs. 3-12 are schematic views showing stages of a method of fabricating a substrate structure according to the present invention. detailed description
  • first and second features are formed in direct contact
  • additional features formed between the first and second features. The embodiment, such that the first and second features may not be in direct contact.
  • the present invention is mainly directed to increasing the utilization of a substrate, such as a semiconductor substrate, by a substrate structure having a Great Wall structure, and improving the surface area that can be processed.
  • the substrate 101-3 shares a substrate 304-1 with the second surface 302 of the adjacent substrate 101-2 on one side thereof to form the first trench 305, and the first surface 301 of the substrate 101-3 is another The first surface 301 of the adjacent substrate 101-4 on the side shares the other substrate 303-2 to form a second trench 306, which is opposite to the opening direction of the second trench 306.
  • the substrate may include a semiconductor material such as one or a combination of silicon, germanium, and compound semiconductor, and may include an N-type doping configuration or a P-type doping configuration, which may be in accordance with the substrate structure in practical application. Configuration is required, and the present invention is not limited.
  • the substrate structure further includes an interface layer (not shown) formed at least on sidewalls of the first trench 305.
  • the substrate structure may further include forming another interface layer (not shown) at least on a sidewall of the second trench 306.
  • the interface layer can be formed by various methods such as doping ion diffusion, semiconductor thin film deposition, and annealing diffusion after deposition, which can be selected as needed.
  • the interface layer is formed at least on a sidewall of the first trench, and in other embodiments, the interface layer may also be formed in the entire first trench In the slot.
  • the first trench and the second trench may be formed by wet etching, In the case where the crystal orientation of the first surface and the second surface is ⁇ 110 ⁇ or ⁇ 112 ⁇ , the crystal orientation of the substrate surface corresponding to the first trench and the second trench is ⁇ 111 ⁇ .
  • the substrate array may be a plurality of substrates including substantially parallel.
  • the substrate and the substrate attached thereto may be substantially vertical, i.e., the first and second grooves may be substantially rectangular in shape.
  • the substrate structure effectively utilizes the thickness of the substrate, in particular, when at least the depth 311 of one of the first 305 and the second trench 306 is greater than the substrate width (the side of the adjacent two trenches belonging to the same substrate)
  • the distance between the surfaces of the walls is twice that of 310
  • the surface area of more processable wafers can be obtained without increasing the size of the entire wafer, and the surface area utilization of the wafer can be improved.
  • the thickness of the substrate is sufficiently thin, for example, the thickness of the substrate is less than 1/3 of the width of the substrate, the substrate structure can be easily stretched by a suitable process for subsequent processing. .
  • the substrate structure has a Great Wall structure, the two sets of grooves having opposite opening directions can be used to easily deposit and process different materials on both sides of the substrate structure in a subsequent processing process. Simplifies manufacturing processes and costs.
  • the novel substrate structure according to the embodiment of the present invention has been described above based on the drawings, and the substrate structure can be applied to various fields such as fabrication of a semiconductor device and fabrication of a thin film solar cell. It should be noted that those skilled in the art can select various processes for manufacturing according to the above substrate structure, such as different types of product lines, different process flows, etc., but the substrate structures manufactured by these processes only have the substrate of the present invention. Structures having substantially the same structure, which achieve substantially the same effect, should also be included in the scope of protection of the present invention. In order to more clearly understand the present invention, the method and the process for forming the above-described substrate structure of the present invention will be specifically described below.
  • FIG. 2 it is a flowchart of a method for forming a substrate structure according to an embodiment of the present invention, including The following steps:
  • the substrate 100 is a semiconductor substrate, such as one or a combination of silicon, germanium, and compound semiconductors. These include, but are not limited to, single crystal Si, single crystal Ge, single crystal SiGe, polycrystalline Si, polycrystalline Ge, polycrystalline SiGe, or combinations thereof.
  • the semiconductor substrate can be formed by a variety of means, such as deposition, epitaxial growth, etc., which can have an N-type doped configuration or a P-type doped configuration. Wherein, the thickness of the semiconductor substrate may be 0.2-2 mm, of course, the invention is not limited thereto.
  • the substrate includes a first surface 301 and a second surface 302, the first surface 301 and the second surface 302 being opposite.
  • the substrate may comprise one or more layers, for example, the substrate may comprise a semiconductor layer 300 and a layer of material 303, 304 formed above and below the semiconductor layer, as shown in FIG.
  • the material layer may also include one or more layers, and the materials used for each layer may be configured as needed, for example, may include an insulating layer for etching stop, a conductive layer for conducting, and the like.
  • the layer of material may be formed of the same or a different material than the semiconductor layer, including but not limited to an insulating material, a metal, a semiconductor material, or a combination of the foregoing. These can be configured according to the needs in the actual application process, and the invention is not limited.
  • Step S102 as shown in FIG. 5-10, the first surface 301 and the second surface 302 of the substrate 100 are patterned as shown in FIG.
  • the substrate 100 may be patterned by forming a plurality of trenches having a predetermined interval on the first surface 301 of the substrate 100.
  • Photoresist layer 307 as shown in FIG. 6; etching the substrate 100 to remove the material layer 303 at the plurality of trenches of the first surface 301, as shown in FIG. 7; a photoresist layer 307; and then a photoresist layer 307 having a plurality of trenches disposed at a predetermined interval on the second surface 302, as shown in FIG.
  • step S103 at least two first trenches 305 are etched from the first surface 301 of the substrate 100; and etched from the second surface 302 of the substrate 100 to One second trench 306 is missing.
  • all or a portion of the semiconductor layer 300 may be etched, for example, the first surface 301 of the substrate may be etched and stopped on the material layer 304 of the second surface 302, and the lining may be etched The bottom second surface 302 stops on the material layer 303 of the first surface 301. It is of course also possible to etch only a portion of the semiconductor layer, ie the bottoms of the first trench and the second trench do not contact the material layers 303, 304.
  • a dark area defined by a solid line indicates a first groove 305 formed on the first surface 301
  • a light colored area defined by a broken line indicates a portion formed on the second surface 302.
  • the first trench and the second trench may have equal or unequal spacing, in particular, the substrate may be patterned such that the first trench and the second trench are substantially parallel, and these may Set according to design needs.
  • each of the second trenches 306 is located between two adjacent first trenches 305 to divide the substrate into at least two substrates and at least one substrate, the substrate being A trench 305 and a sidewall of the second trench 306 are defined, and the substrate connects the two adjacent substrates to obtain a substrate structure having a Great Wall structure, as shown in FIG. 1 is a cross-sectional view in the AA' direction of the substrate schematic shown in FIG.
  • the depth 31 1 of one of the first 305 and the second trench 306 is greater than twice the substrate width (the distance between the surfaces of the same substrate and the surfaces of the adjacent two trenches) 310 .
  • wet etching may be utilized, for example, potassium hydroxide (KOH), tetrathracene Etching with a solvent such as ammonium hydroxide (TMAH) or ethylenediamine-catechol (EDP), wherein the crystal orientation of the first surface and the second surface is ⁇ 1 10 ⁇ or ⁇ 1 12 ⁇
  • KOH potassium hydroxide
  • TMAH ammonium hydroxide
  • EDP ethylenediamine-catechol
  • the substrate array may be a plurality of substrates including substantially parallel.
  • the substrate and the substrate connected thereto may be substantially vertical, that is, the first trench and the second trench may be a base The shape of this rectangle.
  • an interface layer may be formed at least on the sidewall of the first trench 305 after the substrate structure shown in Fig. 1 is formed.
  • another interface layer (not shown) may be formed at least on the sidewall of the second trench 306.
  • the interface layer can be formed by various methods such as doping ion diffusion, semiconductor thin film deposition, and annealing diffusion after deposition, which can be selected as needed.
  • the interface layer is formed at least on the sidewall of the first trench, and in other embodiments, the interfacial layer may also be formed throughout the first trench.
  • the device may be subjected to subsequent processing by, for example, when the thickness of the substrate is sufficiently thin, for example, less than 1/3 of the width of the substrate, which may be easily processed by a suitable process.
  • Stretching the substrate structure that is, stretching the substrate structure in a predetermined direction A as shown in FIG. 1 so that the substrate between adjacent substrates is bent and the bending curvature of the adjacent substrate is reversed, thereby The substrate array substantially forms a plane, thereby forming a new substrate structure, as shown in FIG.
  • the substrate array includes a plurality of substrates arranged in a predetermined direction, for example: 101-1 ... 101-n, each substrate including a first surface 301 and a second surface opposite thereto 302.
  • the first surface 301 is opposite to the first surface 301 of the adjacent substrate on one side thereof
  • the second surface 302 thereof is opposite to the second surface 302 of the adjacent substrate on the other side thereof
  • the substrate structure further includes at least one flexible substrate, such as 303-1, 303-2, 304-1, ..., the bendable substrate is formed on two opposite surfaces of the adjacent substrate and is bendable The adjacent substrates are grounded.
  • the plurality of substrates comprises at least three substrates
  • the flexible substrate comprises at least two substrates, wherein adjacent curved substrates have opposite bending curvatures.
  • the array of substrates is arranged on a plane perpendicular to the first surface.
  • the substrate structure having a Great Wall type structure has been formed in accordance with the method of the present invention.
  • the substrate structure effectively utilizes the thickness of the substrate, in particular, when at least the depth 311 of one of the first trench 305 and the second trench 306 is greater than the substrate width (the adjacent two trenches belonging to the same substrate)
  • the substrate width the adjacent two trenches belonging to the same substrate
  • the substrate structure has a Great Wall structure, it is possible to utilize two sets of grooves having opposite opening directions to easily perform deposition and processing of different materials on both sides of the substrate structure in a subsequent processing process. Increased output and reduced costs.
  • the substrate can be bent when the substrate structure is stretched, so that the substrate arrays are formed on substantially the same plane, thereby being suitable for the next processing and processing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

用于半导体器件制造的基板结构及其制造方法 技术领域
本发明涉及半导体制造领域， 特别涉及一种具有增大的表面积的、 用 于半导体器件制造的基板结构及其制造方法。
背景技术
近年来， 随着半导体产业的迅速发展， 半导体器件不断地朝小体积、 高电路密集度、 快速、 低耗电方向发展， 集成电路现已进入亚微米级的技 术阶段。 因此， 为了适应小体积、 高集成度的需要， 目前提出了两方面的 要求， 一方面是要求晶圓片的直径逐渐增大， 到 2005年， 直径 300mm硅 片已成为主流产品，预计到 2012年， 将开始使用直径 450mm ( 18in )硅片， 晶圓片的直径大约以每 9年增大 1.5倍的速度不断增大， 而向大面积发展。 另一方面也提出了一种要求， 即希望在不增加现有的晶圓片尺寸的基础上 增加表面积利用率， 从而提高其可加工的表面积。 然而， 目前为止， 还没 有提出一种能够基于现有晶圓片的尺寸来增加晶圓片利用率的方案。 发明内容
为了解决上述问题，本发明提供了一种利用衬底进行加工的基板结构 , 包括： 基板阵列， 所述基板阵列包括按照预定方向排列的多个基板， 每个 所述基板包括第一表面和与其相对的第二表面， 多个基片， 所述多个基片 分别设置在所述基板的第一表面和第二表面的外侧， 其中对于相间隔的基 板的每一个， 其第二表面与其一侧的相邻基板的第二表面共用一个基片， 以形成第一沟槽， 且其第一表面与其另一侧的相邻基板的第一表面共用另 一个基片， 以形成第二沟槽， 所述第一沟槽与所述第二沟槽开口方向相反， 以使所述基板结构形成长城型结构。 其中所述基板的第一表面和第二表面 为所述衬底的两个表面。
此外本发明还提供了一种用于半导体器件制造的基板结构的制造方 法， 包括如下步骤： 提供衬底， 所述衬底包括第一表面和与第一表面相对 的第二表面； 对所述衬底的第一表面和第二表面进行构图； 从所述衬底的 第一表面刻蚀至少两个第一沟槽； 以及从所述衬底的第二表面刻蚀至少一 个第二沟槽， 其中每个所述第二沟槽位于相邻的两个所述第一沟槽之间， 从而形成至少两个基板和至少一个基片， 所述基板由所述第一沟槽和第二 沟槽的侧壁所限定， 所述基片连接相邻的两个所述基板， 以使所述基板结 构形成长城型结构。
根据本发明的另一个方面， 可以在所述步骤之后进行如下步骤： 沿所 述预定方向拉伸所述基板结构， 以使相邻基板间的基片弯曲并使所述基板 阵列基本形成一个平面。
进而， 根据本发明的另一个方面， 可以提供一种利用衬底进行加工的 基板结构， 包括： 基板阵列， 所述基板阵列包括按照预定方向排列的多个 基板， 所述多个基板的每个基板包括第一表面和与其相对的第二表面， 对 于相间隔的所述基板的每一个， 其所述第一表面与其一侧的相邻基板的所 述第一表面相对， 且其所述第二表面与其另一侧的相邻基板的所述第二表 面相对； 以及至少一个可弯曲基片， 所述可弯曲基片形成在相邻的所述基 板相对的两个表面上并可弯曲地连接所述相邻的两个基板。 特别地， 所述 可弯曲基片包括至少两个基片， 其中相邻的可弯曲基片的弯曲曲率相反。 所述基板阵列中至少两个所述基板排列在与所述第一表面垂直的平面上。
根据本发明的基板结构有效地利用了衬底的厚度， 从而在不增加整个 晶圓片尺寸的前提下， 提高了晶圓片的可加工的表面积或表面积利用率。 并且， 由于所述基板结构具有长城型结构， 可以利用所形成的第一沟槽和 第二沟槽在后续的加工工艺中很容易地对基板结构的双侧分别进行不同材 料的沉积和处理工艺， 从而适于各种加工工艺和要求、 提高了产出和降低 了成本。
本发明附加的方面和优点将在下面的描述中部分给出， 部分将从下面 的描述中变得明显， 或通过本发明的实践了解到。 附图说明
本发明上述的和 /或附加的方面和优点从下面结合附图对实施例的描 述中将变得明显和容易理解， 其中：
图 1示出了根据本发明的实施例的基板结构的示意图；
图 2示出了根据本发明的实施例的基板结构的形成方法的流程图； 图 3-12 示出了根据本发明的基板结构的制造方法的各个阶段的示意 图。 具体实施方式
下面详细描述本发明的实施例， 所述实施例的示例在附图中示出， 其 中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功 能的元件。 下面通过参考附图描述的实施例是示例性的， 仅用于解释本发 明， 而不能解释为对本发明的限制。 下文的公开提供了许多不同的实施例 或例子用来实现本发明的不同结构。 为了简化本发明的公开， 下文中对特 定例子的部件和设置进行描述。 当然， 它们仅仅为示例， 并且目的不在于 限制本发明。 此外， 本发明可以在不同例子中重复参考数字和 /或字母。 这 种重复是为了简化和清楚的目的， 其本身不指示所讨论各种实施例和 /或设 置之间的关系。 此外， 本发明提供了的各种特定的工艺和材料的例子， 但 是本领域普通技术人员可以意识到其他工艺的可应用于性和 /或其他材料 的使用。 另外， 以下描述的第一特征在第二特征之 "上" 的结构可以包括 第一和第二特征形成为直接接触的实施例， 也可以包括另外的特征形成在 第一和第二特征之间的实施例， 这样第一和第二特征可能不是直接接触。
本发明主要在于通过一种具有长城型结构的基板结构， 来增加衬底， 例如半导体衬底的利用率， 提高其可加工的表面积。
如图 1 示出了本发明实施例的基板结构的示意图， 所述基板结构是利 用衬底进行加工获得， 所述衬底可以是半导体衬底， 该半导体衬底的厚度 可为 0.2-2mm。 所述基板结构包括基板阵列， 所述基板阵列包括按照预定 方向排列的多个基板 101-1...101-9 , 图中示出的仅仅是示例， 所述基板的数 量可以任意设置，优选为至少两个。所述预定方向如图 1中的箭头 A所示， 所述多个基板在方向 A上进行排列。 每个所述基板包括第一表面 301和与 其相对的第二表面 302。 所述基板结构还包括多个基片 303-1 ...303-4 以及 304-1 ...304-4 , 图中示出的仅仅是示例， 所述基片的数量可以任意设置， 优 选为至少一个。 所述多个基片分别设置在所述基板的第一表面 301和第二 表面 302的外侧。 其中对于相间隔的基板的每一个， 其第二表面 302与其 一侧的相邻基板的第二表面 302共用一个基片， 以形成第一沟槽 305 , 且 其第一表面 301与其另一侧的相邻基板的第一表面 301共用另一个基片， 以形成第二沟槽 306 , 所述第一沟槽 305与第二沟槽 306开口方向相反， 以使所述基板结构形成长城型结构。
具体来说， 例如， 对于相间隔的基板的每一个， 例如 101-1、 101-3、 101-5...的每一个， 具体而言对于基板 101-3 , 所述基板 101-3 的第二表面 302与其一侧的相邻基板 101-2的第二表面 302共用一个基片 304-1 , 以形 成第一沟槽 305 ,且所述基板 101-3的第一表面 301与其另一侧的相邻基板 101-4的第一表面 301共用另一个基片 303-2 , 以形成第二沟槽 306 , 所述 第一沟槽 305与第二沟槽 306开口方向相反。
所述基板可以包括半导体材料， 例如硅、 锗以及化合物半导体的一种 或其组合， 并且可以包括 N型掺杂配置或 P型掺杂配置， 这些都可以根据 基板结构的在实际应用过程中的需要进行配置， 本发明不做限制。
特别地， 所述基板阵列与所述多个基片可以由相同或不同材料形成。 所述基片也可以是半导体材料， 但也可以包括绝缘材料、 金属或上述材料 的组合。 而且所述基片可以包括一个或多个层。 可以根据需要配置每个层 所使用的材料， 例如， 可以包括用于刻蚀停止的绝缘层、 用于导电的导电 层等等。 这些都可以根据基板结构的在实际应用过程中的需要进行配置， 本发明不做限制。 此外， 可选地， 所述基片的外表面限定为所述衬底的两 侧表面。
特别地， 所述基板结构还包括至少在所述第一沟槽 305的侧壁形成的 界面层 （图中未示出） 。 特别地， 所述基板结构也可以还包括至少在所述 第二沟槽 306的侧壁形成另一个界面层 （图中未示出） 。 所述界面层可以 通过掺杂离子扩散、 半导体薄膜沉积以及沉积后再进行退火扩散等多种方 式形成， 这些均可以根据需要进行选择。 所述界面层至少形成在第一沟槽 的侧壁， 在另外一些实施例中， 所述界面层也可以形成在整个所述第一沟 槽中。
当所述衬底为单晶材料形成时， 例如包括单晶 Si、 单晶 Ge、 单晶 SiGe 或其组合， 可以釆用湿法刻蚀来形成所述第一沟槽和第二沟槽， 在所述第 一表面和第二表面的晶向为 { 110}或 {112}的情况下， 所述第一沟槽和第二 沟槽所对应的基板表面的晶向为 {111 }。 特别地， 当所述多个第一沟槽 305 和所述多个第二沟槽 306基本平行时， 所述基板阵列可以是包括基本平行 的多个基板。 特别地， 所述基板和与其连接的基片可以是基本垂直的， 即 所述第一沟槽和第二沟槽可以是基本矩形的形状。
由此形成了具有长城型结构的基板结构。 所述基板结构有效地利用了 衬底的厚度，特别地， 当至少所述第一 305和第二沟槽 306之一的深度 311 大于基板宽度 （属于同一基板的、 相邻两沟槽的侧壁所对应的表面之间的 距离） 310 的 2倍时， 可以在不增加整个晶圓片尺寸的前提下， 获得更多 可加工的晶圓片的表面积， 提高晶圓片的表面积利用率。 而且当所述基片 的厚度足够薄时， 例如所述基片的厚度小于所述基板宽度的 1/3 , 可以通过 适当的工艺， 容易地拉伸所述基板结构， 以便进行后续的加工工艺。 并且， 由于所述基板结构具有长城型结构， 因此可以利用开口方向相反的两组沟 槽在后续的加工工艺中， 很容易地对基板结构的双侧分别进行不同材料的 沉积和处理的工艺， 简化了制造工艺和成本。
以上已经根据附图描述根据本发明的实施例的新型基板结构， 所述基 板结构可以应用于半导体器件的制造、 以及薄膜太阳能电池制造等多种领 域中。 需要注意的是， 本领域技术人员能够根据上述的基板结构可以选择 多种工艺进行制造， 例如不同类型的产品线， 不同的工艺流程等等， 但是 这些工艺制造的基板结构只要具有与本发明基板结构基本相同的结构， 达 到基本相同的效果， 那么也应包含在本发明的保护范围之内。 为了能够更 清楚的理解本发明， 以下将具体描述形成本发明上述的基板结构的方法及 工艺， 还需要说明的是， 以下步骤仅是示意性的， 并不是对本发明的限制， 本领域技术人员还可通过其他工艺实现。 以下实施例是本发明的优选实施 例， 能够有效降低制造成本。
如图 2所示， 为本发明实施例的形成基板结构的方法的流程图， 包括 以下步骤：
步骤 S101 , 如图 3所示， 提供衬底 100。 在本发明的一个实施例中， 所述衬底 100为半导体衬底， 例如为硅、 锗以及化合物半导体的一种或其 组合。 包括但不限于单晶 Si、 单晶 Ge、 单晶 SiGe、 多晶 Si、 多晶 Ge、 多 晶 SiGe或其组合。 在其他实施例中， 可通过多种方式生成该半导体衬底， 例如淀积、外延生长等，所述衬底可以具有 N型掺杂配置或 P型掺杂配置。 其中， 该半导体衬底的厚度可为 0.2-2mm, 当然本发明不限于此。 所述衬 底包括第一表面 301 和第二表面 302 , 所述第一表面 301 和第二表面 302 相对。 特别地， 所述衬底可以包括一个或多个层， 例如， 所述衬底可以包 括半导体层 300和在所述半导体层的上方和下方形成的材料层 303、 304 , 如图 4所示。 所述材料层也可以包括一个或多个层， 可以根据需要配置每 个层所使用的材料， 例如， 可以包括用于刻蚀停止的绝缘层、 用于导电的 导电层等等。所述材料层可以是由与所述半导体层相同或不同的材料形成， 包括但不限于绝缘材料、 金属、 半导体材料或上述材料的组合。 这些都可 以根据实际应用过程中的需要进行配置， 本发明不做限制。
步骤 S102 , 如图 5-10所示，对所述衬底 100的第一表面 301和第二表 面 302进行构图， 如图 5所示。 例如， 以图 4所示的衬底的结构为例， 可 以通过如下方式对所述衬底 100进行构图：在所述衬底 100的第一表面 301 上形成具有预定间隔配置的多个沟槽的光致抗蚀剂层 307 , 如图 6所示； 刻蚀所述衬底 100 , 以去除所述第一表面 301的多个沟槽处的材料层 303 , 如图 7所示； 移除所述光致抗蚀剂层 307 ; 而后在所述第二表面 302上形 成具有预定间隔配置的多个沟槽的光致抗蚀剂层 307 , 如图 8 所示； 刻蚀 所述衬底 100 , 以去除所述第二表面 302 的多个沟槽处的材料层， 如图 9 所示； 移除所述光致抗蚀剂层， 从而对所述衬底进行构图， 如图 10所示。 当然以上所述的形成构图的步骤仅仅是示例， 本领域的技术人员可以通过 许多本领域所公知的方法获得本实施例所述的构图的衬底， 这些均可以应 用到本实施例中， 而不脱离本发明的保护范围。
而后， 在步骤 S103 , 如图 11 所示， 从所述衬底 100的第一表面 301 刻蚀至少两个第一沟槽 305; 以及从所述衬底 100的第二表面 302刻蚀至 少一个第二沟槽 306。 可选地， 可以刻蚀全部或部分所述半导体层 300 , 例 如可以刻蚀所述衬底的第一表面 301并停止在所述第二表面 302的材料层 304上， 并刻蚀所述衬底的第二表面 302并停止在所述第一表面 301 的材 料层 303上。 当然也可以只刻蚀一部分半导体层， 即第一沟槽和第二沟槽 的底部不接触所述材料层 303、 304。 当所述衬底为一层时， 仅可以刻蚀部 分衬底。 在图 1 1中， 使用实线限定的深色区域表示在所述第一表面 301上 形成的第一沟槽 305 , 使用虚线限定的浅色区域表示在所述第二表面 302 上形成的第二沟槽 306。 所述第一沟槽和第二沟槽可以具有相等或者不等 的间隔， 特别地， 可以构图所述衬底， 以使所述第一沟槽和第二沟槽为基 本平行， 这些均可以根据设计需要来设置。 这样， 每个所述第二沟槽 306 位于相邻的两个所述第一沟槽 305之间， 以将所述衬底分割成至少两个基 板和至少一个基片， 所述基板由第一沟槽 305和第二沟槽 306的侧壁所限 定， 所述基片连接相邻的两个所述基板， 从而获得具有长城型结构的基板 结构， 如图 1所示。 图 1为图 1 1所示的衬底示意图中 AA'方向的横截面视 图。 优选地， 所述第一 305和第二沟槽 306之一的深度 31 1大于基板宽度 (属于同一基板的、 相邻两沟槽的侧壁所对应的表面之间的距离 ) 310的 2 倍。
根据所述衬底的材料的性质， 本领域技术人员可以选择适当的刻蚀方 法形成所述第一沟槽 305 和第二沟槽 306 , 这些均不脱离本发明的保护范 围。 例如， 可以釆用各向异性刻蚀， 例如反应离子刻蚀（RIE ) 、 干法刻蚀 或它们的组合等方法形成所述第一沟槽 305 和第二沟槽 306。 特别地， 当 所述衬底包含单晶材料时， 例如单晶 Si、 单晶 Ge、 单晶 SiGe或其组合时， 可以利用湿法刻蚀，例如釆用氢氧化钾（KOH )、 四曱基氢氧化铵（TMAH ) 或乙二胺-邻苯二酚（EDP ) 等溶剂进行刻蚀， 在所述第一表面和第二表面 的晶向为 { 1 10}或 { 1 12}的情况下， 所形成的第一沟槽和第二沟槽其侧壁所 对应的表面的晶向为 { 1 1 1 }。
特别地， 当所述多个第一沟槽 305和所述多个第二沟槽 306基本平行 时， 所述基板阵列可以是包括基本平行的多个基板。 特别地， 所述基板和 与其连接的基片可以是基本垂直的， 即所述第一沟槽和第二沟槽可以是基 本矩形的形状。
而后， 在步骤 S104 , 可以对器件进行后续加工。 特别地， 可以在形成 图 1所示的基板结构后， 至少在所述第一沟槽 305的侧壁形成界面层 (图 中未示出） 。 特别地， 也可以在形成图 1 所示的基板结构后， 至少在所述 第二沟槽 306的侧壁形成另一个界面层 （图中未示出） 。 所述界面层可以 通过掺杂离子扩散、 半导体薄膜沉积以及沉积后再进行退火扩散等多种方 式形成， 这些均可以根据需要进行选择。 所述界面层至少形成在第一沟槽 的侧壁， 在另外一些实施例中， 所述界面层也可以形成在整个所述第一沟 槽中。
此外， 在步骤 S104中， 可以通过如下方法对所述器件进行后续加工， 例如： 当所述基片的厚度足够薄时， 例如小于所述基板宽度的 1/3 , 可以通 过适当的工艺， 容易地拉伸所述基板结构， 即沿图 1所示的预定方向 A拉 伸所述基板结构， 以使相邻基板间的基片弯曲并使其相邻基片的弯曲曲率 相反， 从而使得所述基板阵列基本形成一个平面， 进而形成一个新的基板 结构， 如图 12所示。
在所述新的基板结构中， 所述基板阵列包括按照预定方向排列的多个 基板， 例如： 101-1 ... 101-n, 每个基板包括第一表面 301和与其相对的第二 表面 302 , 对于相间隔的基板的每一个， 其第一表面 301 与其一侧的相邻 基板的第一表面 301相对， 且其第二表面 302与其另一侧的相邻基板的第 二表面 302相对， 所述基板结构还包括至少一个可弯曲基片， 例如 303-1、 303-2 , 304-1 ... , 所述可弯曲基片形成在相邻基板相对的两个表面上并可弯 曲地连接所述相邻基板。 优选地， 所述多个基板包括至少三个基板， 所述 可弯曲基片包括至少两个基片， 其中相邻的可弯曲基片的弯曲曲率相反。 特别地， 所述基板阵列排列在与所述第一表面垂直的平面上。
以上已经根据本发明的方法形成了具有长城型结构的基板结构。 所述 基板结构有效地利用了衬底的厚度， 特别地， 当至少所述第一沟槽 305和 第二沟槽 306之一的深度 311 大于基板宽度 （属于同一基板的、 相邻两沟 槽的侧壁所对应的表面之间的距离 ) 310 的 2倍时， 可以在不增加整个晶 圓片尺寸的前提下， 获得更多可加工的晶圓片的表面积， 提高晶圓片的表 面积利用率。 而且， 由于所述基板结构具有长城型结构， 因此可以利用开 口方向相反的两组沟槽在后续的加工工艺中， 艮容易地对基板结构的双侧 分别进行不同材料的沉积和处理的工艺， 提高了产出和降低了成本。 同时， 当对所述基板结构进行拉伸时可以使所述基片弯曲， 从而使基板阵列形成 在基本同一平面， 从而适于下一步的处理和加工。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的 精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变 化、 替换和修改。 对于其他例子， 本领域的普通技术人员应当容易理解在保持 本发明保护范围内的同时， 工艺步骤的次序可以变化。
此外， 本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机 构、 制造、 物质组成、 手段、 方法及步骤。 从本发明的公开内容， 作为本领域 的普通技术人员将容易地理解， 对于目前已存在或者以后即将开发出的工艺、 机构、 制造、 物质组成、 手段、 方法或步骤， 其中它们执行与本发明描述的对 应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进 行应用。 因此， 本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、 手段、 方法或步骤包含在其保护范围内。

Claims

权 利 要 求
1、 一种利用衬底进行加工的基板结构， 其特征在于， 包括：
基板阵列， 所述基板阵列包括按照预定方向排列的多个基板， 每个所 述基板包括第一表面和与其相对的第二表面，
多个基片， 所述多个基片分别设置在所述基板的第一表面和第二表面 的外侧， 其中：
对于相间隔的基板的每一个， 其第二表面与其一侧的相邻基板的第二 表面共用一个基片， 以形成第一沟槽， 且其第一表面与其另一侧的相邻基 板的第一表面共用另一个基片， 以形成第二沟槽， 所述第一沟槽与所述第 二沟槽开口方向相反， 以使所述基板结构形成长城型结构。
2、 根据权利要求 1所述的基板结构， 其中所述基板阵列与所述多个基 片由相同或不同材料形成。
3、 根据权利要求 2所述的基板结构， 其中所述基板包括半导体材料。
4、根据权利要求 3所述的基板结构，其中所述基板包括 N型掺杂配置 或 P型掺杂配置。
5、 根据权利要求 2所述的基板结构， 其中所述基片包括： 绝缘材料、 金属、 半导体材料或其组合。
6、 根据权利要求 5所述的基板结构， 其中所述基片包括至少一个层。
7、 根据权利要求 1所述的基板结构， 还包括至少在所述第一沟槽的侧 壁形成的界面层。
8、 根据权利要求 1所述的基板结构， 其中所述基片的外表面为所述衬 底的两侧表面。
9、 根据权利要求 3所述的基板结构， 其中所述基板包括： 单晶 Si、 单 晶 Ge、 单晶 SiGe或其组合。
10、 根据权利要求 9所述的基板结构， 其中所述第一、 第二沟槽的侧 壁所对应的基板表面的晶向为 {111 }。
11、 根据权利要求 10所述的基板结构， 其中所述基板的所述第一表面 和所述第二表面的晶向为 { 110}或 {112}。
12、 根据权利要求 1 所述的基板结构， 其中所述基板阵列包括基本平 行的多个基板。
13、 根据权利要求 1 所述的基板结构， 其中所述基板和与其连接的基 片基本垂直。
14、 根据权利要求 1 所述的基板结构， 其中至少所述第一和第二沟槽 之一的深度大于基板宽度的 2倍， 其中所述基板宽度为属于同一基板的、 相邻两沟槽的侧壁所对应的表面之间的 巨离。
15、 根据权利要求 1 所述的基板结构， 其中所述基片的厚度小于所述 基板宽度的 1/3。
16、 一种用于半导体器件的基板结构的制造方法， 其特征在于， 包括 如下步骤：
提供衬底， 所述衬底包括第一表面和与第一表面相对的第二表面； 对所述衬底的第一表面和第二表面进行构图；
从所述衬底的第一表面刻蚀至少两个第一沟槽； 以及从所述衬底的第 二表面刻蚀至少一个第二沟槽， 其中每个所述第二沟槽位于相邻的两个所 述第一沟槽之间， 从而形成至少两个基板和至少一个基片， 所述基板由所 述第一沟槽和第二沟槽的侧壁所限定，所述基片连接相邻的两个所述基板， 以使所述基板结构形成长城型结构。
17、 根据权利要求 16所述的方法， 其中所述衬底包括至少一个层。
18、 根据权利要求 17所述的方法， 其中所述衬底包括半导体材料。
19、根据权利要求 18所述的方法，其中所述衬底包括 N型掺杂配置或 P型掺杂配置。
20、 根据权利要求 17所述的方法， 其中所述衬底包括半导体层和在所 述半导体层的上方和下方形成的材料层。
21、 根据权利要求 20所述的方法， 其中所述材料层包括至少一个层。
22、 根据权利要求 21所述的方法， 其中所述材料层包括： 绝缘材料、 金属、 半导体材料或其组合。
23、 根据权利要求 20所述的方法， 其中所述形成第一沟槽和第二沟槽 的步骤为： 从所述衬底的第一表面刻蚀多个第一沟槽， 并停止在所述第二 表面的材料层上； 以及从所述衬底的第二表面刻蚀多个第二沟槽， 并停止 在所述第一表面的材料层上。
24、 根据权利要求 20所述的方法， 其中对所述衬底进行构图的步骤包 括：
在所述第一表面的材料层上形成具有多个沟槽的光致抗蚀剂层； 刻蚀所述衬底， 以去除所述第一表面的多个沟槽处的材料层； 移除所述光致抗蚀剂层；
在所述第二表面的材料层上形成具有多个沟槽的光致抗蚀剂层； 刻蚀所述衬底， 以去除所述第二表面的多个沟槽处的材料层； 移除所述光致抗蚀剂层。
25、 根据权利要求 16所述的方法， 还包括至少在所述第一沟槽的侧壁 形成界面层的步骤。
26、 根据权利要求 16所述的方法， 还包括至少在所述第二沟槽的侧壁 形成界面层的步骤。
27、 根据权利要求 16所述的方法， 其中所述衬底包括： 单晶 Si、 单晶 Ge、 单晶 SiGe或其组合。
28、 根据权利要求 27所述的方法， 其中形成所述第一沟槽和第二沟槽 的方法包括： 湿法刻蚀。
29、 根据权利要求 27所述的方法， 其中所述第一沟槽和第二沟槽的侧 壁所对应的表面的晶向为 { 111 }。
30、 根据权利要求 29所述的基板结构， 其中所述基板的所述第一表面 和所述第二表面的晶向为 { 110}或 { 112}。
31、 根据权利要求 16所述的方法， 其中形成所述第一沟槽和第二沟槽 的方法包括： 各向异性刻蚀。
32、 根据权利要求 16所述的方法， 其中形成所述第一沟槽和第二沟槽 的方法包括： 干法刻蚀、 湿法刻蚀或其组合。
33、 根据权利要求 16所述的方法， 其中所述至少两个基板基本平行。
34、 根据权利要求 16所述的方法， 其中所述基板和与其连接的基片基 本垂直。
35、 根据权利要求 16所述的方法， 其中至少所述第一和第二沟槽之一 的深度至少大于所述基板宽度的 2倍， 其中所述基板宽度为属于同一基板 的、 相邻沟槽的侧壁所对应的表面之间的 巨离。
36、 根据权利要求 16所述的方法， 其中所述基片的厚度小于所述基板 宽度的 1/3。
37、 根据权利要求 16所述的方法， 还包括对所述基板结构进行拉伸的 步骤。
38、 根据权利要求 37所述的方法， 其中所述拉伸步骤包括： 沿所述预 定方向拉伸所述基板结构， 以使相邻基板间的基片弯曲并使所述至少两个 基板基本形成一个平面。
39、 一种利用衬底进行加工的基板结构， 其特征在于， 包括： 基板阵列， 所述基板阵列包括按照预定方向排列的多个基板， 所述多 个基板的每个基板包括第一表面和与其相对的第二表面， 对于相间隔的所 述基板的每一个， 其所述第一表面与其一侧的相邻基板的所述第一表面相 对， 且其所述第二表面与其另一侧的相邻基板的所述第二表面相对； 以及 至少一个可弯曲基片， 所述可弯曲基片形成在相邻的所述基板相对的 两个表面上并可弯曲地连接所述相邻的两个基板。
40、 根据权利要求 39所述的基板结构， 所述多个基板包括至少三个基 板。
41、 根据权利要求 40所述的基板结构， 所述可弯曲基片包括至少两个 基片， 其中相邻的可弯曲基片的弯曲曲率相反。
42、 根据权利要求 39所述的基板结构， 所述基板阵列中至少两个所述 基板排列在与所述第一表面垂直的平面上。
43、 根据权利要求 39所述的基板结构， 其中所述基板阵列与所述多个 基片由相同或不同材料形成。
44、根据权利要求 43所述的基板结构，其中所述基板包括半导体材料。
45、根据权利要求 44所述的基板结构，其中所述基板包括 N型掺杂配 置或 P型掺杂配置。
46、根据权利要求 44所述的基板结构，其中所述基片包括： 绝缘材料、 金属、 半导体材料或其组合。
47、根据权利要求 46所述的基板结构，其中所述基片包括至少一个层。
48、 根据权利要求 44所述的基板结构， 其中所述基板包括： 单晶 Si、 单晶 Ge、 单晶 SiGe或其组合。
49、 根据权利要求 48所述的基板结构， 其中所述基板阵列所在的平面 的晶向为 { 111 }。
50、 根据权利要求 49所述的基板结构， 其中所述基板的所述第一表面 和所述第二表面的晶向为 { 110}或 {112}。
PCT/CN2010/071770 2009-04-15 2010-04-14 用于半导体器件制造的基板结构及其制造方法 WO2010118687A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/264,063 US8742545B2 (en) 2009-04-15 2010-04-14 Substrate strip plate structure for semiconductor device and method of manufacturing the same
EP10764100.3A EP2421026A4 (en) 2009-04-15 2010-04-14 Substrate structure for semiconductor device fabrication and method for fabricating the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US21267309P 2009-04-15 2009-04-15
US61/212,673 2009-04-15
CN201010120365.X 2010-03-05
CN201010120365 2010-03-05

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/264,063 A-371-Of-International US8742545B2 (en) 2009-04-15 2010-04-14 Substrate strip plate structure for semiconductor device and method of manufacturing the same
US13/355,946 Continuation-In-Part US8754503B2 (en) 2011-01-24 2012-01-23 Substrate strip plate structure for semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2010118687A1 true WO2010118687A1 (zh) 2010-10-21

Family

ID=42982134

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/CN2010/071770 WO2010118687A1 (zh) 2009-04-15 2010-04-14 用于半导体器件制造的基板结构及其制造方法
PCT/CN2010/071772 WO2010118688A1 (zh) 2009-04-15 2010-04-14 薄膜太阳能电池结构、薄膜太阳能电池阵列及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/CN2010/071772 WO2010118688A1 (zh) 2009-04-15 2010-04-14 薄膜太阳能电池结构、薄膜太阳能电池阵列及其制造方法

Country Status (4)

Country Link
US (2) US8742545B2 (zh)
EP (2) EP2421026A4 (zh)
JP (1) JP5346121B2 (zh)
WO (2) WO2010118687A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610579A (zh) * 2011-01-24 2012-07-25 朱慧珑 用于半导体器件制造的基板结构及其制造方法
CN108735862A (zh) * 2018-07-25 2018-11-02 汉能新材料科技有限公司 太阳能发电组件、薄膜太阳能电池及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2659517A4 (en) * 2010-12-29 2017-10-25 Gtat Corporation A method to form a device by constructing a support element on a thin semiconductor lamina
US10396229B2 (en) * 2011-05-09 2019-08-27 International Business Machines Corporation Solar cell with interdigitated back contacts formed from high and low work-function-tuned silicides of the same metal
CN102832116B (zh) * 2011-06-13 2015-03-25 聚日（苏州）科技有限公司 一种薄膜条形结构、太阳能电池及其制造方法
EP2682990B2 (en) 2012-07-02 2023-11-22 Meyer Burger (Germany) GmbH Methods of manufacturing hetero-junction solar cells with edge isolation
JP6704126B2 (ja) * 2015-12-17 2020-06-03 パナソニックＩｐマネジメント株式会社 接続構造体
CN110767762A (zh) * 2018-07-25 2020-02-07 北京铂阳顶荣光伏科技有限公司 太阳能电池前板膜及其制作方法、太阳能电池
CN110277463B (zh) * 2019-07-10 2024-03-15 通威太阳能（成都）有限公司 一种太阳能电池结构制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63295500A (ja) * 1987-05-27 1988-12-01 Shin Etsu Chem Co Ltd タンタル酸リチウム単結晶ウエ−ハの製造方法
JPH05139974A (ja) * 1991-11-26 1993-06-08 Fujisawa Pharmaceut Co Ltd ジヒドロピリジンａ物質含有易溶性固体分散体の製造法
JPH1190923A (ja) * 1997-09-19 1999-04-06 Hitachi Cable Ltd マルチワイヤソーによる切断方法
CN101299410A (zh) * 2000-11-29 2008-11-05 源太阳能股份有限公司 用于增加可用平面表面积的半导体晶片处理方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54101687A (en) * 1978-01-27 1979-08-10 Sharp Corp Solar battery unit
US4163677A (en) * 1978-04-28 1979-08-07 Rca Corporation Schottky barrier amorphous silicon solar cell with thin doped region adjacent metal Schottky barrier
JPS59198772A (ja) * 1983-04-25 1984-11-10 Nippon Denso Co Ltd 太陽電池モジユ−ル
JP2512188B2 (ja) * 1990-02-27 1996-07-03 三菱電機株式会社 Ｓｉ基板上化合物半導体光電変換素子
DE19650111B4 (de) * 1996-12-03 2004-07-01 Siemens Solar Gmbh Solarzelle mit geringer Abschattung und Verfahren zur Herstellung
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JPH11103078A (ja) * 1997-09-25 1999-04-13 Sanyo Electric Co Ltd 太陽電池モジュールの製造方法及び製造装置並びに太陽電池モジュール
DE19813169A1 (de) * 1998-03-25 1999-10-07 Siemens Ag Halbleiterspeicher mit streifenförmiger Zellplatte
WO2000016107A1 (fr) * 1998-09-16 2000-03-23 Hitachi, Ltd. Procede de fabrication d'un substrat d'inspection d'un dispositif a semi-conducteurs
US7109517B2 (en) * 2001-11-16 2006-09-19 Zaidi Saleem H Method of making an enhanced optical absorption and radiation tolerance in thin-film solar cells and photodetectors
JP2003282903A (ja) * 2002-03-25 2003-10-03 Sanyo Electric Co Ltd 太陽電池装置
JP2004047860A (ja) * 2002-07-15 2004-02-12 Matsushita Electric Ind Co Ltd 薄膜太陽電池およびその製造方法
JP2005322780A (ja) * 2004-05-10 2005-11-17 Toyota Motor Corp 太陽電池
US20070169808A1 (en) * 2006-01-26 2007-07-26 Kherani Nazir P Solar cell
KR20080079058A (ko) * 2007-02-26 2008-08-29 엘지전자 주식회사 박막형 태양전지 모듈과 그의 제조방법
US20110041890A1 (en) * 2007-11-19 2011-02-24 Sheats James R High-efficiency, high current solar cell and solar module
US20090211627A1 (en) * 2008-02-25 2009-08-27 Suniva, Inc. Solar cell having crystalline silicon p-n homojunction and amorphous silicon heterojunctions for surface passivation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63295500A (ja) * 1987-05-27 1988-12-01 Shin Etsu Chem Co Ltd タンタル酸リチウム単結晶ウエ−ハの製造方法
JPH05139974A (ja) * 1991-11-26 1993-06-08 Fujisawa Pharmaceut Co Ltd ジヒドロピリジンａ物質含有易溶性固体分散体の製造法
JPH1190923A (ja) * 1997-09-19 1999-04-06 Hitachi Cable Ltd マルチワイヤソーによる切断方法
CN101299410A (zh) * 2000-11-29 2008-11-05 源太阳能股份有限公司 用于增加可用平面表面积的半导体晶片处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2421026A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610579A (zh) * 2011-01-24 2012-07-25 朱慧珑 用于半导体器件制造的基板结构及其制造方法
WO2012100703A1 (zh) * 2011-01-24 2012-08-02 Zhu Huilong 用于半导体器件制造的基板结构及其制造方法
CN108735862A (zh) * 2018-07-25 2018-11-02 汉能新材料科技有限公司 太阳能发电组件、薄膜太阳能电池及其制备方法

Also Published As

Publication number Publication date
JP2012524387A (ja) 2012-10-11
WO2010118688A1 (zh) 2010-10-21
JP5346121B2 (ja) 2013-11-20
EP2421026A4 (en) 2017-11-29
US20120181664A1 (en) 2012-07-19
US20120037211A1 (en) 2012-02-16
EP2421026A1 (en) 2012-02-22
EP2421050A1 (en) 2012-02-22
US8742545B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
WO2010118687A1 (zh) 用于半导体器件制造的基板结构及其制造方法
US11069775B2 (en) Sacrificial layer for channel surface retention and inner spacer formation in stacked-channel FETS
CN102870225B (zh) 背接触太阳能电池的制造方法
JP6326661B2 (ja) 太陽電池のコンタクトの製造方法
EP2702614B1 (en) Method of forming emitters for a back-contact solar cell
US9236505B2 (en) Solar cell and method for manufacturing the same
US10096673B2 (en) Nanowire with sacrificial top wire
US7897434B2 (en) Methods of fabricating solar cell chips
CN103117243A (zh) 反调sti形成
WO2008070266A3 (en) Methods for manufacturing three-dimensional thin-film solar cells
CN101976657B (zh) 用于半导体器件制造的基板结构及其制造方法
US20140147957A1 (en) Solar cell and method of manufacturing the same
US20150175409A1 (en) Method for fabricating multi-trench structure
US8754503B2 (en) Substrate strip plate structure for semiconductor device and method for manufacturing the same
TW202133346A (zh) 三維薄膜電晶體陣列中準備薄膜電晶體通道區域之製程
CN103515478A (zh) 一种利用衬底进行绒面加工的基板单元及其形成方法
CN105938813B (zh) 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法
CN102610579B (zh) 用于半导体器件制造的基板结构及其制造方法
CN101997026A (zh) 利用衬底进行加工的基板结构及其制造方法
CN106033786B (zh) 太阳能电池的制造方法
CN105938812B (zh) 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法
CN105336583A (zh) 一种基于双图案的半导体器件及其制造方法、电子装置
KR102301929B1 (ko) 결정화된 박막의 제조 방법
CN116092941A (zh) 纳米片及其形成方法
CN116666366A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10764100

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13264063

Country of ref document: US

Ref document number: 2010764100

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE