WO2010110106A1 - 光電変換素子の製造方法および光電変換素子 - Google Patents

光電変換素子の製造方法および光電変換素子 Download PDF

Info

Publication number
WO2010110106A1
WO2010110106A1 PCT/JP2010/054316 JP2010054316W WO2010110106A1 WO 2010110106 A1 WO2010110106 A1 WO 2010110106A1 JP 2010054316 W JP2010054316 W JP 2010054316W WO 2010110106 A1 WO2010110106 A1 WO 2010110106A1
Authority
WO
WIPO (PCT)
Prior art keywords
type
silicon substrate
impurity diffusion
diffusion layer
type impurity
Prior art date
Application number
PCT/JP2010/054316
Other languages
English (en)
French (fr)
Inventor
山崎　努
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/255,315 priority Critical patent/US8361836B2/en
Priority to EP10755904A priority patent/EP2413375A1/en
Publication of WO2010110106A1 publication Critical patent/WO2010110106A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a photoelectric conversion element and a photoelectric conversion element, and more particularly, to a method for manufacturing a photoelectric conversion element capable of suppressing a decrease in power generation efficiency and a photoelectric conversion element manufactured by the manufacturing method.
  • a solar cell forms a pn junction by diffusing an impurity having a conductivity type opposite to that of a silicon substrate, for example, on a light receiving surface of a monocrystalline or polycrystalline silicon substrate.
  • Double-sided electrode type solar cells manufactured by forming electrodes on the back surface opposite to the light receiving surface are mainly used.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2005-310830 (Patent Document 1)). reference).
  • the back electrode type solar cell generally does not have an electrode on the light receiving surface, there is no shadow loss due to the electrode on the light receiving surface, and it can be expected to obtain a higher output than the double-sided electrode type solar cell. Therefore, the back electrode type solar cell is used for applications such as a solar car and a concentrating solar cell utilizing such characteristics.
  • FIG. 4 (a) shows a schematic plan view of an example of the back surface of a conventional back electrode type solar cell
  • FIG. 4 (b) shows a schematic cross section along 4b-4b of FIG. 4 (a).
  • the figure is shown.
  • the strip-shaped n-type electrode 11 is formed on the back surface of the n-type silicon substrate 1.
  • the strip-shaped p-type electrodes 12 are alternately arranged.
  • FIG. 4B only one high-concentration n-type impurity diffusion layer 3 and one high-concentration p-type impurity diffusion layer 4 are shown for convenience of explanation.
  • the impurity diffusion layers 3 are present in the same number as the strip-shaped n-type electrodes 11, and the high-concentration p-type impurity diffusion layers 4 are present in the same number as the strip-shaped p-type electrodes 12.
  • Each high-concentration n-type impurity diffusion layer 3 is in contact with a strip-shaped n-type electrode 11, and each high-concentration p-type impurity diffusion layer 4 is in contact with a strip-shaped p-type electrode 12.
  • a passivation film 9 is provided on the back surface of the n-type silicon substrate 1, and an n-type electrode 11 is in contact with the high-concentration n-type impurity diffusion layer 3 through an opening provided in the passivation film 9, and p
  • the mold electrode 12 is in contact with the high-concentration p-type impurity diffusion layer 4.
  • a texture structure 8 made of, for example, pyramidal irregularities is formed, and an antireflection film 10 is formed on the texture structure 8.
  • a thermal silicon oxide film is formed by heat-treating the n-type silicon substrate 1 in an oxygen-containing atmosphere, and this thermal silicon oxide film is used as the passivation film 9.
  • the passivation film 9 is formed to suppress carrier recombination on the back surface of the n-type silicon substrate 1.
  • boron which is a p-type impurity, is present in the high-concentration p-type impurity diffusion layer 4 when the thermally oxidized silicon film is grown on the back surface of the n-type silicon substrate 1. A phenomenon of being taken into the thermally oxidized silicon film occurs.
  • the carrier concentration on the surface of the high-concentration p-type impurity diffusion layer 4 on which the p-type electrode 12 is formed decreases, so that the high-concentration p-type impurity diffusion layer 4 and the p-type electrode 12
  • the electrical contact resistance is increased, and the fill factor F.F. F. (Fill Factor) was lowered, and there was a problem that the power generation efficiency of the back electrode type solar cell was lowered.
  • an object of the present invention is to provide a photoelectric conversion element manufacturing method capable of suppressing a decrease in power generation efficiency and a photoelectric conversion element manufactured by the manufacturing method.
  • the present invention forms a p-type impurity diffusion layer by diffusing boron in a silicon substrate, and forms an oxidation control mask at a location corresponding to the formation location of the p-type electrode on the surface of the p-type impurity diffusion layer.
  • a step, a step of forming a thermal silicon oxide film on the surface of the p-type impurity diffusion layer, and an oxidation control mask formed at a location corresponding to the location of the p-type electrode on the surface of the p-type impurity diffusion layer is removed
  • a step of exposing a part of the surface of the p-type impurity diffusion layer, and a step of forming a p-type electrode on a part of the surface of the p-type impurity diffusion layer exposed by removing the oxidation control mask It is a manufacturing method of the photoelectric conversion element containing.
  • the manufacturing method of the photoelectric conversion element of the present invention includes a step of removing a portion other than the portion corresponding to the formation position of the p-type electrode of the boron glass layer formed on the surface of the p-type impurity diffusion layer. It is preferable.
  • the oxidation control mask is selected from the group consisting of deposition of a silicon oxide film, deposition of a silicon nitride film, and application of a masking paste. It is preferably formed using at least one of the methods described above.
  • the present invention is a photoelectric conversion element manufactured by any one of the above-described photoelectric conversion element manufacturing methods, wherein the carrier concentration on the surface of the p-type impurity diffusion layer at a position corresponding to the position where the p-type electrode is formed Is a photoelectric conversion element having 10 19 cm ⁇ 3 or more.
  • the present invention it is possible to provide a photoelectric conversion element manufacturing method capable of suppressing a decrease in power generation efficiency and a photoelectric conversion element manufactured by the manufacturing method.
  • (A)-(j) is typical sectional drawing illustrating an example of the manufacturing method of the photoelectric conversion element of this invention.
  • (A)-(k) is typical sectional drawing illustrating another example of the manufacturing method of the photoelectric conversion element of this invention. It is a graph which shows the relationship between the presence or absence of formation of an oxidation control mask, and sheet resistance.
  • (A) is a typical top view of an example of the back surface of a back electrode type solar cell
  • (b) is a typical sectional view along 4b-4b of (a).
  • an n-type silicon substrate 401 is prepared.
  • the n-type silicon substrate 401 for example, a substrate made of polycrystalline silicon or single crystal silicon can be used.
  • the size and shape of the n-type silicon substrate 401 are not particularly limited.
  • the n-type silicon substrate 401 has a rectangular surface with a thickness of 100 ⁇ m to 300 ⁇ m and a side length of 100 mm to 200 mm. Can do.
  • the n-type silicon substrate 401 it is preferable to use a substrate from which slice damage caused by slicing is removed.
  • the removal of the slice damage can be performed, for example, by etching the surface of the n-type silicon substrate 401 with a mixed acid of hydrogen fluoride aqueous solution and nitric acid or an alkaline aqueous solution such as sodium hydroxide.
  • a texture structure 408 is formed on the light-receiving surface of the n-type silicon substrate 401.
  • the texture structure 408 of the light-receiving surface of the n-type silicon substrate 401 is, for example, a solution obtained by heating a solution obtained by adding isopropyl alcohol to an alkaline aqueous solution such as sodium hydroxide or potassium hydroxide to 70 ° C. or more and 80 ° C. or less. It can form by etching using. Since the texture mask 413 is formed on the entire back surface of the n-type silicon substrate 401, the texture structure 408 can be formed only on the light-receiving surface of the n-type silicon substrate 401. It can be flat.
  • a silicon oxide film, a silicon nitride film, a stacked body of a silicon oxide film and a silicon nitride film, or the like can be used.
  • the silicon oxide film used for the texture mask 413 can be formed by, for example, steam oxidation, atmospheric pressure CVD (Chemical Vapor Deposition) method, or SOG (Spin on Glass: spin-on-glass) printing and baking.
  • the silicon nitride film used for the texture mask 413 can be formed by, for example, a plasma CVD method or an atmospheric pressure CVD method.
  • the thickness of the texture mask 413 is not particularly limited, but may be a thickness of 60 nm to 100 nm, for example.
  • the texture mask 413 is temporarily removed after the texture structure 408 is formed.
  • the texture mask 413 can be used as a first diffusion mask described later without being removed.
  • an n-type impurity diffusion layer described later on the back surface of the n-type silicon substrate 401 is formed.
  • the opening 414 is formed by removing the first diffusion mask 411 corresponding to the formation position of the first diffusion mask 411, and a part of the back surface of the n-type silicon substrate 401 is exposed from the opening 414 of the first diffusion mask 411.
  • the first diffusion mask 411 for example, a silicon oxide film, a silicon nitride film, a stacked body of a silicon oxide film and a silicon nitride film, or the like can be used.
  • the silicon oxide film used for the first diffusion mask 411 can be formed by, for example, steam oxidation, atmospheric pressure CVD, or SOG printing / firing.
  • the silicon nitride film used for the first diffusion mask 411 can be formed by, for example, a plasma CVD method or an atmospheric pressure CVD method.
  • the thickness of the first diffusion mask 411 can be, for example, 100 nm or more and 300 nm or less when the first diffusion mask 411 is made of a silicon oxide film, and the first diffusion mask 411 is made of a silicon nitride film. In this case, for example, the thickness can be 40 nm or more and 80 nm or less.
  • the opening 414 of the first diffusion mask 411 can be formed as follows, for example.
  • a first etching paste is printed in a desired pattern only on the first diffusion mask 411 on the back surface of the n-type silicon substrate 401 by, for example, a screen printing method.
  • the first etching paste is not particularly limited as long as it can etch the first diffusion mask 411.
  • the first etching paste contains phosphoric acid or ammonium hydrogen fluoride as an etching component, and water as a component other than the etching component.
  • those containing an organic solvent and a thickener and adjusted to a viscosity suitable for screen printing can be used.
  • the portion of the first diffusion mask 411 formed on the back surface of the n-type silicon substrate 401 by the heat treatment of the n-type silicon substrate 401 after the printing of the first etching paste is printed. Only etched away.
  • the method of heat processing is not specifically limited, For example, it can carry out by heating using a hotplate, a belt furnace, or oven.
  • the n-type silicon substrate 401 on which the first etching paste is printed is heat-treated at a temperature of 100 to 400 ° C., for example.
  • the n-type silicon substrate 401 is immersed in water, and ultrasonic cleaning is performed by applying ultrasonic waves to remove the first etching paste after the heat treatment. Thereby, a part of the back surface of the n-type silicon substrate 401 is exposed and an opening 414 is formed.
  • the back surface of the n-type silicon substrate 401 is generally known as SC-1 cleaning (RCA Standard Clean-1), SC-2 cleaning (RCA Standard Clean-2), sulfuric acid and Cleaning with a mixed solution of hydrogen peroxide solution, or a cleaning solution containing a thin hydrogen fluoride aqueous solution or a surfactant can also be performed.
  • SC-1 cleaning RCA Standard Clean-1
  • SC-2 cleaning RCA Standard Clean-2
  • sulfuric acid a mixed solution of hydrogen peroxide solution
  • a cleaning solution containing a thin hydrogen fluoride aqueous solution or a surfactant can also be performed.
  • the opening of the first diffusion mask 411 is diffused by vapor-phase diffusion of phosphorus as an n-type impurity from the opening 414 of the first diffusion mask 411 of the n-type silicon substrate 401.
  • An n-type impurity diffusion layer 406 is formed on the back surface portion of the n-type silicon substrate 401 exposed from 414.
  • the first diffusion mask 411 of the n-type silicon substrate 401 and the PSG (phosphorus silicate glass) layer formed by diffusing phosphorus are all removed using a hydrogen fluoride aqueous solution or the like.
  • the n-type impurity diffusion layer 406 is heated after, for example, applying a solvent containing phosphorus to the back surface portion of the n-type silicon substrate 401 exposed from the opening 414 of the first diffusion mask 411. By doing so, it can also be formed by diffusing phosphorus in the solvent.
  • second diffusion masks 412 are formed at locations other than the locations where the p-type impurity diffusion layer is formed on the light-receiving surface and the back surface of the n-type silicon substrate 401, respectively. That is, a part of the back surface of the n-type silicon substrate 401 is exposed from the opening 415 of the second diffusion mask 412 on the back surface of the n-type silicon substrate 401.
  • the second diffusion mask 412 for example, a silicon oxide film, a silicon nitride film, a stacked body of a silicon oxide film and a silicon nitride film, or the like can be used.
  • the silicon oxide film used for the second diffusion mask 412 can be formed by, for example, steam oxidation, atmospheric pressure CVD, or SOG printing / firing.
  • the silicon nitride film used for the second diffusion mask 412 can be formed by, for example, a plasma CVD method or an atmospheric pressure CVD method.
  • the thickness of the second diffusion mask 412 can be, for example, 100 nm or more and 300 nm or less when the second diffusion mask 412 is made of a silicon oxide film, and the second diffusion mask 412 is a silicon nitride film.
  • the thickness may be 40 nm or more and 80 nm or less.
  • the opening 415 of the second diffusion mask 412 can be formed as follows, for example.
  • a second diffusion mask 412 is formed on the n-type silicon substrate 401.
  • the second etching paste is printed in a desired pattern only on the second diffusion mask 412 on the back surface formed on the n-type silicon substrate 401 by, for example, a screen printing method.
  • the second etching paste one having the same composition as the first etching paste may be used, or one having a different composition may be used.
  • the second etching paste was printed out of the second diffusion mask 412 formed on the back surface of the n-type silicon substrate 401 by heat-treating the n-type silicon substrate 401 after printing the second etching paste. Only a portion is etched.
  • the method of heat processing is not specifically limited, For example, it can carry out by heating using a hotplate, a belt furnace, or oven.
  • the n-type silicon substrate 401 on which the second etching paste is printed is heat-treated at a temperature of 100 to 400 ° C., for example.
  • the second etching paste after the heat treatment is removed by immersing the n-type silicon substrate 401 in water and applying ultrasonic waves to perform ultrasonic cleaning. Thereby, a part of the back surface of the n-type silicon substrate 401 is exposed and an opening 415 is formed.
  • the back surface of the n-type silicon substrate 401 is generally known as SC-1 cleaning, SC-2 cleaning, cleaning with a mixture of sulfuric acid and hydrogen peroxide, thin hydrogen fluoride. Cleaning can also be performed using an aqueous solution or a cleaning liquid containing a surfactant.
  • vapor phase diffusion is performed using a gas containing boron such as BBr 3 (boron tribromide) from the opening 415 of the second diffusion mask 412 of the n-type silicon substrate 401.
  • a gas containing boron such as BBr 3 (boron tribromide) from the opening 415 of the second diffusion mask 412 of the n-type silicon substrate 401.
  • BBr 3 boron tribromide
  • the p-type impurity diffusion layer 405 is heated after a boron-containing solvent is applied to the back surface portion of the n-type silicon substrate 401 exposed from the opening 415 of the second diffusion mask 412, for example. By doing so, it can be formed by diffusing boron in the solvent, but the method for diffusing boron is not particularly limited.
  • a p-type electrode formation position of a boron glass layer (a boron-containing amorphous layer) such as a BSG layer formed on the surface of the p-type impurity diffusion layer 405 It is preferable that the process of removing places other than the place corresponding to is included. In this case, a decrease in carrier concentration in the p-type impurity diffusion layer 405 tends to be further suppressed when a passivation film made of a thermal silicon oxide film, which will be described later, is formed.
  • an oxidation control mask 420 is formed at a location corresponding to the location of the p-type electrode on the surface of the p-type impurity diffusion layer 405 on the back surface of the n-type silicon substrate 401.
  • the oxidation control mask 420 is not particularly limited as long as it can suppress the formation of a passivation film made of a thermal silicon oxide film to be described later.
  • the silicon oxide film, the silicon nitride film, or the silicon oxide film A laminated body of silicon nitride film and the like can be used.
  • the silicon oxide film used for the oxidation control mask 420 can be formed by, for example, a thermal CVD method or an atmospheric pressure CVD method.
  • the silicon nitride film used for the oxidation control mask 420 can be formed by, for example, a plasma CVD method or an atmospheric pressure CVD method.
  • the oxidation control mask 420 can be formed by applying a masking paste, for example.
  • a coating method of the masking paste for example, spray coating, coating using a dispenser, inkjet coating, screen printing, letterpress printing, intaglio printing, or planographic printing can be used.
  • the thing containing a solvent, a thickener, a silicon oxide precursor, and / or a titanium oxide precursor etc. can be used, for example.
  • the thing which does not contain a thickener can also be used.
  • ethyl cellulose polyvinyl pyrrolidone or a mixture of both as thickeners, but various quality and properties of bentonite, generally inorganic rheological additives for various polar solvent mixtures, nitrocellulose and other Cellulose compounds, starch, gelatin, alginic acid, highly dispersible amorphous silicic acid (Aerosil®), polyvinyl butyral (Mowital®), sodium carboxymethylcellulose (vivistar), thermoplastic polyamide resin (Eurelon®) Trademark)), organic castor oil derivative (Thixin) R (registered trademark)), diamide wax (Thixatrol plus (registered trademark)), swollen polyacrylate (Rheolate (registered trademark)), polyether urea-polyurethane, polyether-polyol and the like can also be used.
  • bentonite generally inorganic rheological additives for various polar solvent mixtures, nitrocellulose and other Cellulose compounds, starch,
  • silicon oxide precursor examples include a general formula R ′ n Si (OR) 4 -n such as TEOS (tetraethylorthosilicate), where R ′ is methyl, ethyl or phenyl, R is methyl, ethyl, n- A material represented by propyl or i-propyl, n is 0, 1 or 2) can be used.
  • TEOS tetraethylorthosilicate
  • titanium oxide precursor examples include, in addition to Ti (OH) 4 , a substance represented by R ′ n Ti (OR) 4-n such as TPT (tetraisopropoxy titanium) (R ′ is methyl, ethyl).
  • R ′ is methyl, ethyl
  • phenyl, R is methyl, ethyl, n-propyl or i-propyl, n is 0, 1 or 2)
  • TiCl 4 , TiF 4 , TiOSO 4 and the like are also included.
  • the patterning of the oxidation control mask 420 on the back surface of the n-type silicon substrate 401 can be performed, for example, as follows.
  • a third portion is formed on the surface portion of the oxidation control mask 420 corresponding to a location other than the location where the oxidation control mask 420 is desired to remain.
  • the etching paste is printed in a desired pattern.
  • the third etching paste one having the same composition as the first etching paste or the second etching paste may be used, or one having a different composition may be used.
  • the part by which the 3rd etching paste was printed among the parts in which the oxidation control mask 420 of the back surface of the n-type silicon substrate 401 was formed by heat-processing the n-type silicon substrate 401 after the printing of the 3rd etching paste.
  • Etch. The n-type silicon substrate 401 on which the third etching paste is printed is heat-treated at a temperature of 100 to 400 ° C., for example.
  • the third etching paste after the heat treatment is removed by immersing the n-type silicon substrate 401 in water and applying ultrasonic waves to perform ultrasonic cleaning. Thereby, a part of the back surface of the n-type silicon substrate 401 is exposed.
  • the back surface of the n-type silicon substrate 401 is generally known as SC-1 cleaning (RCA Standard Clean-1), SC-2 cleaning (RCA Standard Clean-2), sulfuric acid and Cleaning with a mixed solution of hydrogen peroxide solution, or a cleaning solution containing a thin hydrogen fluoride aqueous solution or a surfactant can also be performed.
  • SC-1 cleaning RCA Standard Clean-1
  • SC-2 cleaning RCA Standard Clean-2
  • sulfuric acid a mixed solution of hydrogen peroxide solution
  • a cleaning solution containing a thin hydrogen fluoride aqueous solution or a surfactant can also be performed.
  • the patterning of the oxidation control mask 420 is not limited to the method of patterning using the third etching paste after forming the oxidation control mask 420 on the entire back surface of the n-type silicon substrate 401 as described above, for example, It is also possible to form the masking paste by applying it to a desired pattern by screen printing or the like.
  • a thermal oxide film is formed on substantially the entire surface excluding the portion where the oxidation control mask 420 is formed on the back surface of the n-type silicon substrate 401.
  • a passivation film 403 made of (thermally oxidized silicon film) is formed.
  • a silicon oxide film 403a that is a thermal oxide film is also formed on the entire light-receiving surface of the n-type silicon substrate 401.
  • the silicon oxide film 403a formed on the light receiving surface of the n-type silicon substrate 401 also has a function as an antireflection film.
  • the passivation film 403 made of a thermally oxidized silicon film can be formed, for example, by heating the n-type silicon substrate 401 to 750 ° C. to 1000 ° C. in an oxygen-containing atmosphere.
  • boron concentration which is a p-type impurity
  • the passivation film 403 is formed, boron concentration, which is a p-type impurity, is taken into the passivation film 403 from the region of the p-type impurity diffusion layer 405 that is in contact with the passivation film 403, but the boron concentration decreases.
  • the boron concentration is locally high because boron is less likely to be taken into the oxidation control mask 420 as compared with the passivation film 403.
  • a part of the oxidation control mask 420 and the passivation film 403 on the back surface of the n-type silicon substrate 401 are removed to form a contact hole 416 and a contact hole 417, respectively.
  • the region 405 a of the p-type impurity diffusion layer 405 on the back surface of the n-type silicon substrate 401 is exposed from 416, and the n-type impurity diffusion layer 406 on the back surface of the n-type silicon substrate 401 is exposed from the contact hole 417.
  • each of the contact hole 416 and the contact hole 417 can be formed by the following method, for example.
  • a fourth etching paste is printed on the surface of the oxidation control mask 420 corresponding to the location where the contact hole 416 is formed and on the surface of the passivation film 403 corresponding to the location where the contact hole 417 is formed.
  • the fourth etching paste may have the same composition as the first etching paste, the second etching paste, or the third etching paste, or may have a different composition.
  • the portion of the back surface of the n-type silicon substrate 401 on which the fourth etching paste is printed out of the oxidation control mask 420 and the passivation film 403 is removed. It can be etched.
  • the n-type silicon substrate 401 on which the fourth etching paste is printed can be heat-treated at a temperature of 100 to 400 ° C., for example.
  • the fourth etching paste after the heat treatment is removed by immersing the n-type silicon substrate 401 in water and applying ultrasonic waves to perform ultrasonic cleaning. Thereby, a part of the back surface of the n-type silicon substrate 401 is exposed.
  • the back surface of the n-type silicon substrate 401 is generally known as SC-1 cleaning (RCA Standard Clean-1), SC-2 cleaning (RCA Standard Clean-2), sulfuric acid and Cleaning with a mixed solution of hydrogen peroxide solution, or a cleaning solution containing a thin hydrogen fluoride aqueous solution or a surfactant can also be performed.
  • SC-1 cleaning RCA Standard Clean-1
  • SC-2 cleaning RCA Standard Clean-2
  • sulfuric acid a mixed solution of hydrogen peroxide solution
  • a cleaning solution containing a thin hydrogen fluoride aqueous solution or a surfactant can also be performed.
  • a silver paste is printed in each of the contact hole 416 and the contact hole 417, and then baked at, for example, 500 to 700 ° C., thereby forming the region 405a of the p-type impurity diffusion layer 405.
  • a p-type electrode 409 is formed, and an n-type electrode 407 is formed on the n-type impurity diffusion layer 406.
  • the carrier concentration of the surface of the region 405a of the p-type impurity diffusion layer 405 corresponding to the formation location of the p-type electrode 409 is 10 19 cm. -3 or more is preferable.
  • the carrier concentration of the surface of the region 405a of the p-type impurity diffusion layer 405 corresponding to the position where the p-type electrode 409 is formed is 10 19 cm ⁇ 3 or more, the level of the p-type impurity diffusion layer 405 region 405a
  • the contact resistance with the p-type electrode 409 can be made sufficiently small, and the fill factor F.V. F. Can be sufficiently suppressed.
  • the configuration of the back electrode type solar cell obtained as described above is not particularly limited.
  • the passivation film 403 thermalally oxidized silicon film at a position corresponding to the position where the p-type electrode 409 is formed on the surface of the p-type impurity diffusion layer 405 by the oxidation control mask 420.
  • the incorporation of boron into the passivation film 403 thermalally oxidized silicon film
  • the incorporation of boron into the passivation film 403 can be suppressed, so that a decrease in carrier concentration in the p-type impurity diffusion layer 405 can be suppressed. it can.
  • n-type impurity diffusion layer 406 is formed on the back surface of the n-type silicon substrate 401 for convenience of explanation.
  • a plurality of n-type impurity diffusion layers 406 may be formed, and a p-type impurity diffusion layer 405 may be formed between adjacent n-type impurity diffusion layers 406.
  • the n-type silicon substrate 401 is used as the silicon substrate, but a p-type silicon substrate may be used instead of the n-type silicon substrate 401.
  • a pn junction is formed on the back surface of the silicon substrate by the p-type impurity diffusion layer on the back surface of the silicon substrate and the n-type silicon substrate, and the p-type silicon substrate is used as the silicon substrate.
  • a pn junction is formed on the back surface of the silicon substrate by the n-type impurity diffusion layer on the back surface of the silicon substrate and the p-type silicon substrate.
  • the concept of the photoelectric conversion element in the present invention includes only a back electrode type solar cell in which both the n-type electrode and the p-type electrode are formed only on one surface (back surface) of the silicon substrate described above.
  • back-contact solar cells back surface opposite to the light-receiving surface of the solar cell
  • MWT Metal Wrap Through
  • double-sided electrode type solar cells manufactured by forming electrodes on the light-receiving surface and the back surface of the silicon substrate, respectively.
  • an n-type silicon substrate 401 is prepared, and after forming a texture mask 413 on the entire back surface of the n-type silicon substrate 401 as shown in FIG.
  • a texture structure 408 is formed on the light receiving surface of the mold silicon substrate 401.
  • an n-type impurity diffusion layer described later on the back surface of the n-type silicon substrate 401 is formed.
  • the opening 414 is formed by removing the first diffusion mask 411 corresponding to the formation position of the first diffusion mask 411, and a part of the back surface of the n-type silicon substrate 401 is exposed from the opening 414 of the first diffusion mask 411.
  • the opening of the first diffusion mask 411 is diffused by vapor-phase diffusion of phosphorus as an n-type impurity from the opening 414 of the first diffusion mask 411 of the n-type silicon substrate 401.
  • An n-type impurity diffusion layer 406 is formed on the back surface portion of the n-type silicon substrate 401 exposed from 414.
  • the first diffusion mask 411 of the n-type silicon substrate 401 and the PSG layer formed by diffusing phosphorus are all removed using a hydrogen fluoride aqueous solution or the like.
  • second diffusion masks 412 are formed at locations other than the locations where the p-type impurity diffusion layers are formed on the light-receiving surface and the back surface of the n-type silicon substrate 401, respectively. That is, a part of the back surface of the n-type silicon substrate 401 is exposed from the opening 415 of the second diffusion mask 412 on the back surface of the n-type silicon substrate 401.
  • the second diffusion is performed by vapor-phase diffusion using a gas containing boron such as BBr 3 from the opening 415 of the second diffusion mask 412 of the n-type silicon substrate 401.
  • a p-type impurity diffusion layer 405 is formed on the back surface portion of the n-type silicon substrate 401 exposed from the opening 415 of the mask 412. The steps so far are the same as those in the first embodiment.
  • the second diffusion mask 412 of the n-type silicon substrate 401 and the BSG layer 421 formed by diffusing boron are not removed.
  • an oxidation control mask 420 is formed at a location corresponding to the location where the p-type electrode is formed on the surface of the p-type impurity diffusion layer 405 on the back surface of the n-type silicon substrate 401.
  • the BSG layer 421 and the second diffusion mask 412 formed in the region other than the region covered with the oxidation control mask 420 are all removed.
  • the BSG layer 421 in the region between the back surface of the n-type silicon substrate 401 and the oxidation control mask 420 remains.
  • the oxidation control mask 420 and the second diffusion mask 412 can be removed with the same etching solution, for example, the oxidation control mask 420 is formed to be thicker than the second diffusion mask 412. All of the second diffusion mask 412 can be removed leaving
  • the thermal oxidation is performed on the n-type silicon substrate 401, so that the thermal oxide film is formed on substantially the entire surface except the portion where the oxidation control mask 420 is formed on the back surface of the n-type silicon substrate 401.
  • a passivation film 403 made of (thermally oxidized silicon film) is formed.
  • the silicon oxide film 403a which is a thermal silicon oxide film, is also formed on the entire light-receiving surface of the n-type silicon substrate 401.
  • the Rukoto The silicon oxide film 403a formed on the light receiving surface of the n-type silicon substrate 401 also has a function as an antireflection film.
  • boron which is p-type impurities, is taken into the passivation film 403 from the region of the p-type impurity diffusion layer 405 in contact with the passivation film 403, but the boron concentration decreases, but the BSG layer 421.
  • the boron concentration is locally higher because boron is less likely to be taken in compared to the passivation film 403.
  • a part of the oxidation control mask 420, the BSG layer 421, and the passivation film 403 on the back surface of the n-type silicon substrate 401 is removed to form a contact hole 416 and a contact hole 417.
  • the region 405 b having a high boron concentration on the back surface of the n-type silicon substrate 401 is exposed from the contact hole 416, and the n-type impurity diffusion layer 406 on the back surface of the n-type silicon substrate 401 is exposed from the contact hole 417.
  • the BSG layer 421 can be removed using, for example, an etching paste containing a component capable of removing the BSG layer 421.
  • a silver paste is printed in each of the contact hole 416 and the contact hole 417 and then baked at, for example, 500 to 700 ° C., thereby forming the p-type electrode 409 on the region 405b.
  • an n-type electrode 407 is formed on the n-type impurity diffusion layer 406.
  • boron is diffused on the back surface of the n-type silicon substrate by vapor phase diffusion with BBr 3 to form a p-type impurity diffusion layer, and the BSG layer generated simultaneously with the formation of the p-type impurity diffusion layer is formed with an aqueous hydrogen fluoride solution.
  • the sheet resistance of the p-type impurity diffusion layer was measured by the four-terminal method. As a result, it was confirmed that the sheet resistance of the p-type impurity diffusion layer was less than 60 ⁇ / ⁇ , as shown by the bar graph expressed as after diffusion in FIG.
  • an oxidation control mask was formed on a part of the p-type impurity diffusion layer on the back surface of the n-type silicon substrate.
  • the n-type silicon substrate was heat-treated in an oxygen-containing atmosphere at 950 ° C. to form a passivation film made of a thermally oxidized silicon film on the back surface portion of the n-type silicon substrate on which the oxidation control mask was not formed. .
  • the sheet resistance of the p-type impurity diffusion layer was measured by a four-terminal method.
  • the sheet resistance of the p-type impurity diffusion layer in the portion where the oxidation control mask was formed was about 100 ⁇ / ⁇ , as shown by the bar graph represented as Example 1 in FIG.
  • the bar graph represented as the comparative example of FIG. 3 the sheet resistance of the p-type impurity diffusion layer in the portion where the passivation film was formed was about 120 ⁇ / ⁇ .
  • Example 2 the sheet resistance of the BSG layer covered by the oxidation control mask is about 80 ⁇ / ⁇ , which is further excellent. Results were obtained.
  • the sheet concentration is low because the carrier concentration of the p-type impurity diffusion layer in the portion where the oxidation control mask is formed is higher than the carrier concentration of the p-type impurity diffusion layer in the portion where the passivation film is formed. It is thought that it became.
  • the photoelectric conversion element obtained by forming the p-type electrode on the surface of the p-type impurity diffusion layer in the portion where the oxidation control mask is formed has the surface of the p-type impurity diffusion layer without forming the oxidation control mask.
  • an increase in the contact resistance of the p-type electrode with respect to the p-type impurity diffusion layer can be suppressed, so that the power generation efficiency of the photoelectric conversion element is It can suppress that it falls.
  • the photoelectric conversion element of the present invention since it is possible to provide a method for manufacturing a photoelectric conversion element capable of suppressing a decrease in power generation efficiency and a photoelectric conversion element manufactured by the method, the photoelectric conversion element of the present invention It is considered that can be suitably used for solar cells.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　シリコン基板（４０１）にホウ素を拡散させることによってｐ型不純物拡散層（４０５）を形成する工程と、ｐ型不純物拡散層（４０５）の表面のｐ型用電極（４０９）の形成箇所に対応する箇所に酸化制御マスク（４２０）を形成する工程と、ｐ型不純物拡散層（４０５）の表面に熱酸化シリコン膜（４０３）を形成する工程と、ｐ型不純物拡散層（４０５）の表面のｐ型用電極（４０９）の形成箇所に対応する箇所に形成されている酸化制御マスク（４２０）を除去することによってｐ型不純物拡散層（４０５）の表面の一部を露出させる工程と、酸化制御マスク（４２０）を除去することによって露出したｐ型不純物拡散層（４０５）の表面の一部にｐ型用電極（４０９）を形成する工程とを含む光電変換素子の製造方法とその製造方法により製造された光電変換素子である。

Description

光電変換素子の製造方法および光電変換素子
　本発明は、光電変換素子の製造方法および光電変換素子に関し、特に、発電効率が低下するのを抑制することが可能な光電変換素子の製造方法およびその製造方法により製造された光電変換素子に関する。
　近年、エネルギ資源の枯渇の問題や大気中のＣＯ2の増加のような地球環境問題などからクリーンなエネルギの開発が望まれており、光電変換素子の中でも特に太陽電池を用いた太陽光発電が新しいエネルギ源として開発、実用化され、発展の道を歩んでいる。
　太陽電池は、従来から、たとえば単結晶または多結晶のシリコン基板の受光面にシリコン基板の導電型と反対の導電型となる不純物を拡散することによってｐｎ接合を形成し、シリコン基板の受光面と受光面の反対側の裏面にそれぞれ電極を形成して製造された両面電極型太陽電池が主流となっている。また、両面電極型太陽電池においては、シリコン基板の裏面にシリコン基板と同じ導電型の不純物を高濃度で拡散することによって、裏面電界効果による高出力化を図ることも一般的となっている。
　また、太陽電池の受光面に電極を形成せず、裏面のみに電極を形成した裏面電極型太陽電池についても研究開発が進められている（たとえば、特開２００５－３１０８３０号公報（特許文献１）参照）。
　裏面電極型太陽電池は、一般的には、受光面に電極を有しないことから、受光面の電極によるシャドーロスがなく、両面電極型太陽電池と比べて高い出力を得ることが期待できる。それゆえ、裏面電極型太陽電池は、そのような特性を活かしてソーラカーや集光用太陽電池などの用途に使用されている。
　図４（ａ）に、従来の裏面電極型太陽電池の裏面の一例の模式的な平面図を示し、図４（ｂ）に、図４（ａ）の４ｂ－４ｂに沿った模式的な断面図を示す。ここで、図４（ａ）および図４（ｂ）に示す裏面電極型太陽電池においては、図４（ａ）に示すように、ｎ型シリコン基板１の裏面に、帯状のｎ型用電極１１と、帯状のｐ型用電極１２とが交互に配列された構成となっている。
　また、図４（ｂ）に示すように、ｎ型シリコン基板１の裏面には、ｎ型不純物であるリンが拡散することによって形成された帯状の高濃度ｎ型不純物拡散層３と、ｐ型不純物であるホウ素が拡散することによって形成された帯状の高濃度ｐ型不純物拡散層４とが交互に所定の間隔をあけて形成されている。
　なお、図４（ｂ）においては、説明の便宜上、高濃度ｎ型不純物拡散層３および高濃度ｐ型不純物拡散層４はそれぞれ１つずつしか示していないが、実際には、高濃度ｎ型不純物拡散層３は帯状のｎ型用電極１１と同数存在し、高濃度ｐ型不純物拡散層４は帯状のｐ型用電極１２と同数存在している。そして、それぞれの高濃度ｎ型不純物拡散層３には帯状のｎ型用電極１１が接しており、それぞれの高濃度ｐ型不純物拡散層４には帯状のｐ型用電極１２が接している。
　また、ｎ型シリコン基板１の裏面にはパッシベーション膜９が設けられており、パッシベーション膜９に設けられた開口部を通して、ｎ型用電極１１が高濃度ｎ型不純物拡散層３に接するとともに、ｐ型用電極１２が高濃度ｐ型不純物拡散層４に接している。
　さらに、ｎ型シリコン基板１の裏面と反対側の受光面には、たとえばピラミッド状の凹凸などからなるテクスチャ構造８が形成され、テクスチャ構造８上には反射防止膜１０が形成されている。
　以上のような構成の裏面電極型太陽電池においては、ｎ型シリコン基板１の太陽光が入射する側の表面である受光面に電極が形成されていないために、太陽光をより多く取り込むことができる。
特開２００５－３１０８３０号公報
　上記の構成の裏面電極型太陽電池においては、酸素含有雰囲気中でｎ型シリコン基板１を熱処理することによって熱酸化シリコン膜を形成し、この熱酸化シリコン膜をパッシベーション膜９としている。一般的に、パッシベーション膜９は、ｎ型シリコン基板１の裏面におけるキャリアの再結合を抑制するために形成される。
　しかしながら、上記のようにパッシベーション膜９を形成する場合には、ｎ型シリコン基板１の裏面に熱酸化シリコン膜が成長する際に、高濃度ｐ型不純物拡散層４においてｐ型不純物であるホウ素が熱酸化シリコン膜中に取り込まれる現象が発生する。
　したがって、この場合には、ｐ型用電極１２が形成される高濃度ｐ型不純物拡散層４の表面のキャリア濃度が減少するため、高濃度ｐ型不純物拡散層４とｐ型用電極１２との電気的な接触抵抗が増加し、裏面電極型太陽電池の曲線因子Ｆ．Ｆ．（Fill　Factor）を低下させ、裏面電極型太陽電池の発電効率が低下するという問題があった。
　上記の事情に鑑みて、本発明の目的は、発電効率が低下するのを抑制することが可能な光電変換素子の製造方法およびその製造方法により製造された光電変換素子を提供することにある。
　本発明は、シリコン基板にホウ素を拡散させることによってｐ型不純物拡散層を形成する工程と、ｐ型不純物拡散層の表面のｐ型用電極の形成箇所に対応する箇所に酸化制御マスクを形成する工程と、ｐ型不純物拡散層の表面に熱酸化シリコン膜を形成する工程と、ｐ型不純物拡散層の表面のｐ型用電極の形成箇所に対応する箇所に形成されている酸化制御マスクを除去することによってｐ型不純物拡散層の表面の一部を露出させる工程と、酸化制御マスクを除去することによって露出したｐ型不純物拡散層の表面の一部にｐ型用電極を形成する工程とを含む光電変換素子の製造方法である。
　ここで、本発明の光電変換素子の製造方法は、ｐ型不純物拡散層の表面上に形成されるホウ素ガラス層のｐ型用電極の形成箇所に対応する箇所以外の部分を除去する工程を含むことが好ましい。
　また、本発明の光電変換素子の製造方法においては、酸化制御マスクを形成する工程において、酸化制御マスクが、酸化シリコン膜の堆積、窒化シリコン膜の堆積、およびマスキングペーストの塗布からなる群から選択された少なくとも１種の方法を用いて形成されることが好ましい。
　さらに、本発明は、上記のいずれかの光電変換素子の製造方法によって製造された光電変換素子であって、ｐ型用電極の形成箇所に対応する箇所のｐ型不純物拡散層の表面のキャリア濃度が１０19ｃｍ-3以上である光電変換素子である。
　本発明によれば、発電効率が低下するのを抑制することが可能な光電変換素子の製造方法およびその製造方法により製造された光電変換素子を提供することができる。
（ａ）～（ｊ）は、本発明の光電変換素子の製造方法の一例を図解する模式的な断面図である。 （ａ）～（ｋ）は、本発明の光電変換素子の製造方法の他の一例を図解する模式的な断面図である。 酸化制御マスクの形成の有無とシート抵抗との関係を示すグラフである。 （ａ）は裏面電極型太陽電池の裏面の一例の模式的な平面図であり、（ｂ）は（ａ）の４ｂ－４ｂに沿った模式的な断面図である。
　以下、本発明の実施の形態について説明する。なお、本発明において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　＜実施の形態１＞
　図１（ａ）～図１（ｊ）に、本発明の光電変換素子の製造方法の一例を図解する模式的な断面図を示す。以下、図１（ａ）～図１（ｊ）を参照して、本発明の光電変換素子の製造方法の一例について説明する。
　まず、図１（ａ）に示すように、ｎ型シリコン基板４０１を用意する。ここで、ｎ型シリコン基板４０１としては、たとえば、多結晶シリコンまたは単結晶シリコンなどからなる基板を用いることができる。また、ｎ型シリコン基板４０１の大きさおよび形状は特に限定されないが、たとえば厚さを１００μｍ以上３００μｍ以下とし、１辺の長さを１００ｍｍ以上２００ｍｍ以下とした四角形状の表面を有するものとすることができる。
　また、ｎ型シリコン基板４０１としては、スライスされることにより生じたスライスダメージを除去したものを用いることが好ましい。ここで、スライスダメージの除去は、たとえば、ｎ型シリコン基板４０１の表面をフッ化水素水溶液と硝酸との混酸または水酸化ナトリウムなどのアルカリ水溶液などでエッチングすることなどによって行なうことができる。
　次に、図１（ｂ）に示すように、ｎ型シリコン基板４０１の裏面の全面にテクスチャマスク４１３を形成した後に、ｎ型シリコン基板４０１の受光面にテクスチャ構造４０８を形成する。
　ここで、ｎ型シリコン基板４０１の受光面のテクスチャ構造４０８は、たとえば、水酸化ナトリウムまたは水酸化カリウムなどのアルカリ水溶液にイソプロピルアルコールを添加した液をたとえば７０℃以上８０℃以下に加熱したものなどを用いてエッチングすることにより形成することができる。ｎ型シリコン基板４０１の裏面の全面にはテクスチャマスク４１３が形成されていることから、ｎ型シリコン基板４０１の受光面のみにテクスチャ構造４０８を形成することができ、ｎ型シリコン基板４０１の裏面は平坦にすることができる。
　また、テクスチャマスク４１３としては、たとえば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜と窒化シリコン膜との積層体などを用いることができる。なお、テクスチャマスク４１３に用いられる酸化シリコン膜は、たとえば、スチーム酸化、常圧ＣＶＤ（Chemical　Vapor　Deposition）法またはＳＯＧ（Spin　on　Glass：スピンオングラス）の印刷・焼成などによって形成することができる。また、テクスチャマスク４１３に用いられる窒化シリコン膜は、たとえば、プラズマＣＶＤ法または常圧ＣＶＤ法などにより形成することができる。
　また、テクスチャマスク４１３の厚さは特に限定されないが、たとえば、６０ｎｍ以上１００ｎｍ以下の厚さとすることができる。
　また、テクスチャマスク４１３は、テクスチャ構造４０８の形成後に一旦除去される。ただし、テクスチャマスク４１３は除去されずに後述する第１拡散マスクとして利用することも可能である。
　次に、図１（ｃ）に示すように、ｎ型シリコン基板４０１の受光面および裏面にそれぞれ第１拡散マスク４１１を形成した後に、ｎ型シリコン基板４０１の裏面の後述するｎ型不純物拡散層の形成箇所に対応する箇所の第１拡散マスク４１１を除去することによって開口部４１４を形成し、第１拡散マスク４１１の開口部４１４からｎ型シリコン基板４０１の裏面の一部を露出させる。
　ここで、第１拡散マスク４１１としては、たとえば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜と窒化シリコン膜との積層体などを用いることができる。なお、第１拡散マスク４１１に用いられる酸化シリコン膜は、たとえば、スチーム酸化、常圧ＣＶＤ法またはＳＯＧの印刷・焼成などによって形成することができる。また、第１拡散マスク４１１に用いられる窒化シリコン膜は、たとえば、プラズマＣＶＤ法または常圧ＣＶＤ法などにより形成することができる。
　また、第１拡散マスク４１１の厚さは、第１拡散マスク４１１が酸化シリコン膜からなる場合には、たとえば１００ｎｍ以上３００ｎｍ以下の厚さとすることができ、第１拡散マスク４１１が窒化シリコン膜からなる場合には、たとえば４０ｎｍ以上８０ｎｍ以下の厚さとすることができる。
　また、第１拡散マスク４１１の開口部４１４は、たとえば以下のようにして形成することができる。
　まず、ｎ型シリコン基板４０１の裏面の第１拡散マスク４１１上のみに第１エッチングペーストをたとえばスクリーン印刷法などによって所望のパターンに印刷する。ここで、第１エッチングペーストは、第１拡散マスク４１１をエッチング可能なものであれば特には限定されないが、たとえば、エッチング成分としてリン酸もしくはフッ化水素アンモニウムを含み、エッチング成分以外の成分として水、有機溶媒および増粘剤を含み、スクリーン印刷に適した粘度に調整されたものなどを用いることができる。
　次に、この第１エッチングペーストの印刷後のｎ型シリコン基板４０１加熱処理することにより、ｎ型シリコン基板４０１の裏面に形成された第１拡散マスク４１１のうち第１エッチングペーストが印刷された部分のみエッチングして除去する。また、加熱処理の方法は特に限定されず、たとえばホットプレート、ベルト炉またはオーブンを用いて加熱することにより行なうことができる。なお、第１エッチングペーストが印刷されたｎ型シリコン基板４０１は、たとえば１００～４００℃の温度に加熱処理される。
　また、加熱処理後は、ｎ型シリコン基板４０１を水中に浸し、超音波を印加して超音波洗浄を行なうことによって、加熱処理後の第１エッチングペーストを除去する。これにより、ｎ型シリコン基板４０１の裏面の一部が露出し、開口部４１４が形成される。
　なお、上記の超音波洗浄に加えて、ｎ型シリコン基板４０１の裏面を一般に知られているＳＣ－１洗浄（ＲＣＡ　Ｓｔａｎｄａｒｄ　Ｃｌｅａｎ－１）、ＳＣ－２洗浄（ＲＣＡ　Ｓｔａｎｄａｒｄ　Ｃｌｅａｎ－２）、硫酸と過酸化水素水の混合液による洗浄、薄いフッ化水素水溶液または界面活性剤を含む洗浄液を用いて洗浄することもできる。
　次に、図１（ｄ）に示すように、ｎ型シリコン基板４０１の第１拡散マスク４１１の開口部４１４からｎ型不純物としてリンを気相拡散することによって、第１拡散マスク４１１の開口部４１４から露出しているｎ型シリコン基板４０１の裏面部分にｎ型不純物拡散層４０６を形成する。その後、ｎ型シリコン基板４０１の第１拡散マスク４１１ならびにリンが拡散して形成されたＰＳＧ（リンシリケートガラス）層をフッ化水素水溶液などを用いてすべて除去する。
　なお、ｎ型不純物拡散層４０６は、上記以外にも、たとえば、第１拡散マスク４１１の開口部４１４から露出しているｎ型シリコン基板４０１の裏面部分にリンを含んだ溶剤を塗布した後に加熱することによって溶剤中のリンを拡散して形成することもできる。
　次に、図１（ｅ）に示すように、ｎ型シリコン基板４０１の受光面および裏面のｐ型不純物拡散層の形成箇所以外の箇所にそれぞれ第２拡散マスク４１２を形成する。すなわち、ｎ型シリコン基板４０１の裏面は、第２拡散マスク４１２の開口部４１５からｎ型シリコン基板４０１の裏面の一部が露出されている。
　ここで、第２拡散マスク４１２としては、たとえば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜と窒化シリコン膜との積層体などを用いることができる。なお、第２拡散マスク４１２に用いられる酸化シリコン膜は、たとえば、スチーム酸化、常圧ＣＶＤ法またはＳＯＧの印刷・焼成などによって形成することができる。また、第２拡散マスク４１２に用いられる窒化シリコン膜は、たとえば、プラズマＣＶＤ法または常圧ＣＶＤ法などにより形成することができる。
　また、第２拡散マスク４１２の厚さは、第２拡散マスク４１２が酸化シリコン膜からなる場合には、たとえば、１００ｎｍ以上３００ｎｍ以下の厚さとすることができ、第２拡散マスク４１２が窒化シリコン膜からなる場合には、たとえば、４０ｎｍ以上８０ｎｍ以下の厚さとすることができる。
　また、第２拡散マスク４１２の開口部４１５は、たとえば以下のようにして形成することができる。
　まず、ｎ型シリコン基板４０１に第２拡散マスク４１２を形成する。その後、ｎ型シリコン基板４０１に形成された裏面の第２拡散マスク４１２上のみに第２エッチングペーストをたとえばスクリーン印刷法などによって所望のパターンに印刷する。ここで、第２エッチングペーストとしては上記の第１エッチングペーストと同一組成のものを用いてもよく、異なる組成のものを用いてもよい。
　次に、この第２エッチングペーストの印刷後のｎ型シリコン基板４０１を加熱処理することにより、ｎ型シリコン基板４０１の裏面に形成された第２拡散マスク４１２のうち第２エッチングペーストが印刷された部分のみエッチングされる。また、加熱処理の方法は特に限定されず、たとえばホットプレート、ベルト炉またはオーブンを用いて加熱することにより行なうことができる。なお、第２エッチングペーストが印刷されたｎ型シリコン基板４０１は、たとえば１００～４００℃の温度に加熱処理される。
　また、加熱処理後は、ｎ型シリコン基板４０１を水中に浸し、超音波を印加して超音波洗浄を行なうことによって、加熱処理後の第２エッチングペーストを除去する。これにより、ｎ型シリコン基板４０１の裏面の一部が露出し、開口部４１５が形成される。
　なお、上記の超音波洗浄に加えて、ｎ型シリコン基板４０１の裏面を一般に知られているＳＣ－１洗浄、ＳＣ－２洗浄、硫酸と過酸化水素水の混合液による洗浄、薄いフッ化水素水溶液または界面活性剤を含む洗浄液を用いて洗浄することもできる。
　次に、図１（ｆ）に示すように、ｎ型シリコン基板４０１の第２拡散マスク４１２の開口部４１５からＢＢｒ3（三臭化ホウ素）等のホウ素を含むガスを用いて気相拡散させることによって、第２拡散マスク４１２の開口部４１５から露出しているｎ型シリコン基板４０１の裏面部分にｐ型不純物拡散層４０５を形成する。その後、ｎ型シリコン基板４０１の第２拡散マスク４１２ならびにホウ素が拡散して形成されたＢＳＧ（ボロンシリケートガラス）層（図示せず）をフッ化水素水溶液などを用いてすべて除去する。
　なお、ｐ型不純物拡散層４０５は、上記以外にも、たとえば、第２拡散マスク４１２の開口部４１５から露出しているｎ型シリコン基板４０１の裏面部分にホウ素を含んだ溶剤を塗布した後に加熱することによって溶剤中のホウ素を拡散して形成することもできるが、ホウ素の拡散方法については特には限定されない。
　また、上記のｐ型不純物拡散層４０５を形成する工程においてｐ型不純物拡散層４０５の表面上に形成されるＢＳＧ層などのホウ素ガラス層（ホウ素を含むアモルファス層）のｐ型用電極の形成箇所に対応する箇所以外の箇所を除去する工程を含むことが好ましい。この場合には、後述する熱酸化シリコン膜からなるパッシベーション膜の形成時に、ｐ型不純物拡散層４０５におけるキャリア濃度の低下をより抑制することができる傾向にある。
　次に、図１（ｇ）に示すように、ｎ型シリコン基板４０１の裏面のｐ型不純物拡散層４０５の表面のｐ型用電極の形成箇所に対応する箇所に酸化制御マスク４２０を形成する。
　ここで、酸化制御マスク４２０は、後述する熱酸化シリコン膜からなるパッシベーション膜の形成を抑制することができるものであれば特に限定されず、たとえば、酸化シリコン膜、窒化シリコン膜、または酸化シリコン膜と窒化シリコン膜との積層体などを用いることができる。
　なお、酸化制御マスク４２０に用いられる酸化シリコン膜は、たとえば、熱ＣＶＤ法または常圧ＣＶＤ法などにより形成することができる。また、酸化制御マスク４２０に用いられる窒化シリコン膜は、たとえばプラズマＣＶＤ法または常圧ＣＶＤ法などにより形成することができる。
　さらに、酸化制御マスク４２０は、たとえばマスキングペーストの塗布により形成することもできる。ここで、マスキングペーストの塗布方法としては、たとえば、スプレー塗布、ディスペンサを用いた塗布、インクジェット塗布、スクリーン印刷、凸版印刷、凹版印刷または平版印刷などを用いることができる。
　なお、マスキングペーストとしては、たとえば、溶剤、増粘剤、ならびに酸化シリコン前駆体および／または酸化チタン前駆体を含むものなどを用いることができる。また、マスキングペーストとしては、増粘剤を含まないものも用いることができる。
　ここで、溶剤としては、たとえば、エチレングリコール、メチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブ、ジエチルセロソルブ、セロソルブアセテート、エチレングリコールモノフェニルエーテル、メトキシエタノール、エチレングリコールモノアセテート、エチレングリコールジアセテート、ジエチレングリコール、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテルアセテート、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテルアセテート、ジエチレングリコールジメチルエーテル、ジエチレングリコールメチルエチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールアセテート、トリエチルグリコール、トリエチレングリコールモノメチルエーテル、トリエチレングリコールモノエチルエーテル、テトラエチレングリコール、液体ポリエチレングリコール、プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノブチルエーテル、１－ブトキシエトキシプロパノール、ジプロピルグリコール、ジプロピレングリコールモノメチルエーテル、ジプロピレングリコールモノエチルエーテル、トリプロピレングリコールモノメチルエーテル、ポリプロピレングリコール、トリメチレングリコール、ブタンジアール、１，５－ペンタンジアール、ヘキシレングリコール、グリセリン、グリセリルアセテート、グリセリンジアセテート、グリセリルトリアセテート、トリメチロールプロピン、１，２，６－ヘキサントリオール、１，２－プロパンジオール、１，５－ペンタンジオール、オクタンジオール、１，２－ブタンジオール、１，４－ブタンジオール、１，３－ブタンジオール、ジオキサン、トリオキサン、テトラヒドロフラン、テトラヒドロピラン、メチラール、ジエチルアセタール、メチルエチルケトン、メチルイソブチルケトン、ジエチルケトン、アセトニルアセトン、ジアセトンアルコール、ギ酸メチル、ギ酸エチル、ギ酸プロピル、酢酸メチル、酢酸エチルを単独でまたは２種以上併用して用いることができる。
　また、増粘剤としては、エチルセルロース、ポリビニルピロリドンまたは双方の混合物を用いるのが望ましいが、様々な品質および特性のベントナイト、様々な極性溶剤混合物用の一般に無機のレオロジー添加剤、ニトロセルロースおよびその他のセルロース化合物、デンプン、ゼラチン、アルギン酸、高分散性非晶質ケイ酸（Ａｅｒｏｓｉｌ（登録商標））、ポリビニルブチラール（Ｍｏｗｉｔａｌ（登録商標））、ナトリウムカルボキシメチルセルロース（ｖｉｖｉｓｔａｒ）、熱可塑性ポリアミド樹脂（Ｅｕｒｅｌｏｎ（登録商標））、有機ヒマシ油誘導体（Ｔｈｉｘｉｎ
Ｒ（登録商標））、ジアミド・ワックス（Ｔｈｉｘａｔｒｏｌ ｐｌｕｓ（登録商標））、膨潤ポリアクリル酸塩（Ｒｈｅｏｌａｔｅ（登録商標））、ポリエーテル尿素－ポリウレタン、ポリエーテル－ポリオールなどを用いることもできる。
　また、酸化シリコン前駆体としては、たとえば、ＴＥＯＳ（テトラエチルオルソシリケート）のような一般式Ｒ’nＳｉ（ＯＲ）4-n（Ｒ’はメチル、エチルまたはフェニル、Ｒはメチル、エチル、ｎ－プロピルまたはｉ－プロピル、ｎは０、１または２）で示される物質を用いることができる。
　また、酸化チタン前駆体には、たとえば、Ｔｉ（ＯＨ）4のほか、ＴＰＴ（テトライソプロポキシチタン）のようなＲ’nＴｉ（ＯＲ）4-nで示される物質（Ｒ’はメチル、エチルまたはフェニル、Ｒはメチル、エチル、ｎ－プロピルまたはｉ－プロピル、ｎは０、１または２）であり、その他ＴｉＣｌ4、ＴｉＦ4、ＴｉＯＳＯ4なども含まれる。
　また、ｎ型シリコン基板４０１の裏面における酸化制御マスク４２０のパターンニングは、たとえば、以下のようにして行なうことができる。
　まず、上記の方法で、ｎ型シリコン基板４０１の裏面の全面に酸化制御マスク４２０を形成した後に、酸化制御マスク４２０を残したい箇所以外の箇所に対応する酸化制御マスク４２０の表面部分に第３エッチングペーストを所望のパターンに印刷する。ここで、第３エッチングペーストとしては上記の第１エッチングペーストまたは第２エッチングペーストと同一組成のものを用いてもよく、異なる組成のものを用いてもよい。
　そして、第３エッチングペーストの印刷後のｎ型シリコン基板４０１を加熱処理することにより、ｎ型シリコン基板４０１の裏面の酸化制御マスク４２０が形成された部分のうち第３エッチングペーストが印刷された部分をエッチングする。なお、第３エッチングペーストが印刷されたｎ型シリコン基板４０１は、たとえば１００～４００℃の温度に加熱処理される。
　また、加熱処理後は、ｎ型シリコン基板４０１を水中に浸し、超音波を印加して超音波洗浄を行なうことによって、加熱処理後の第３エッチングペーストを除去する。これにより、ｎ型シリコン基板４０１の裏面の一部が露出する。
　なお、上記の超音波洗浄に加えて、ｎ型シリコン基板４０１の裏面を一般に知られているＳＣ－１洗浄（ＲＣＡ　Ｓｔａｎｄａｒｄ　Ｃｌｅａｎ－１）、ＳＣ－２洗浄（ＲＣＡ　Ｓｔａｎｄａｒｄ　Ｃｌｅａｎ－２）、硫酸と過酸化水素水の混合液による洗浄、薄いフッ化水素水溶液または界面活性剤を含む洗浄液を用いて洗浄することもできる。
　なお、酸化制御マスク４２０のパターンニングは、上記のようにｎ型シリコン基板４０１の裏面の全面に酸化制御マスク４２０を形成した後に第３エッチングペーストを用いてパターンニングする方法以外にも、たとえば、上記のマスキングペーストをスクリーン印刷などにより所望のパターンに塗布することによって形成することも可能である。
　次に、図１（ｈ）に示すように、ｎ型シリコン基板４０１について熱酸化を行なうことによって、ｎ型シリコン基板４０１の裏面の酸化制御マスク４２０を形成した部分を除く略全面に熱酸化膜（熱酸化シリコン膜）からなるパッシベーション膜４０３を形成する。
　なお、ｎ型シリコン基板４０１の裏面の熱酸化膜からなるパッシベーション膜４０３の形成と同時に、ｎ型シリコン基板４０１の受光面の全面にも熱酸化膜である酸化シリコン膜４０３ａが形成されることとなる。ｎ型シリコン基板４０１の受光面上に形成された酸化シリコン膜４０３ａは反射防止膜としての機能も備える。
　また、熱酸化シリコン膜からなるパッシベーション膜４０３は、たとえば、酸素含有雰囲気下においてｎ型シリコン基板４０１を７５０℃～１０００℃に加熱することによって形成することができる。
　さらに、パッシベーション膜４０３の形成時には、パッシベーション膜４０３と接するｐ型不純物拡散層４０５の領域からはｐ型不純物であるホウ素がパッシベーション膜４０３中に取り込まれるためにホウ素濃度が低下するが、酸化制御マスク４２０と接するｐ型不純物拡散層４０５の領域４０５ａにおいては、パッシベーション膜４０３と比べて酸化制御マスク４２０中にホウ素が取り込まれにくいためホウ素濃度が局所的に高くなる。
　次に、図１（ｉ）に示すように、ｎ型シリコン基板４０１の裏面の酸化制御マスク４２０およびパッシベーション膜４０３の一部をそれぞれ除去してコンタクトホール４１６およびコンタクトホール４１７を形成し、コンタクトホール４１６からｎ型シリコン基板４０１の裏面のｐ型不純物拡散層４０５の領域４０５ａを露出させるとともに、コンタクトホール４１７からｎ型シリコン基板４０１の裏面のｎ型不純物拡散層４０６を露出させる。
　ここで、コンタクトホール４１６およびコンタクトホール４１７はそれぞれ、たとえば以下の方法により形成することができる。
　まず、コンタクトホール４１６の形成箇所に対応する酸化制御マスク４２０の表面およびコンタクトホール４１７の形成箇所に対応するパッシベーション膜４０３の表面にそれぞれ第４エッチングペーストを印刷する。ここで、第４エッチングペーストとしては上記の第１エッチングペースト、第２エッチングペーストまたは第３エッチングペーストと同一組成のものを用いてもよく、異なる組成のものを用いてもよい。
　そして、第４エッチングペーストの印刷後のｎ型シリコン基板４０１を加熱処理することにより、ｎ型シリコン基板４０１の裏面の酸化制御マスク４２０およびパッシベーション膜４０３のうち第４エッチングペーストが印刷された部分をエッチングすることができる。なお、第４エッチングペーストが印刷されたｎ型シリコン基板４０１は、たとえば１００～４００℃の温度に加熱処理することができる。
　また、加熱処理後は、ｎ型シリコン基板４０１を水中に浸し、超音波を印加して超音波洗浄を行なうことによって、加熱処理後の第４エッチングペーストを除去する。これにより、ｎ型シリコン基板４０１の裏面の一部が露出する。
　なお、上記の超音波洗浄に加えて、ｎ型シリコン基板４０１の裏面を一般に知られているＳＣ－１洗浄（ＲＣＡ　Ｓｔａｎｄａｒｄ　Ｃｌｅａｎ－１）、ＳＣ－２洗浄（ＲＣＡ　Ｓｔａｎｄａｒｄ　Ｃｌｅａｎ－２）、硫酸と過酸化水素水の混合液による洗浄、薄いフッ化水素水溶液または界面活性剤を含む洗浄液を用いて洗浄することもできる。
　次に、図１（ｊ）に示すように、コンタクトホール４１６およびコンタクトホール４１７にそれぞれたとえば銀ペーストを印刷した後にたとえば５００～７００℃で焼成することによって、ｐ型不純物拡散層４０５の領域４０５ａ上にｐ型用電極４０９を形成するとともに、ｎ型不純物拡散層４０６上にｎ型用電極４０７を形成する。これにより、本発明の光電変換素子の一例である裏面電極型太陽電池が完成する。
　ここで、上記のようにして得られた裏面電極型太陽電池においては、ｐ型用電極４０９の形成箇所に対応する箇所のｐ型不純物拡散層４０５の領域４０５ａの表面のキャリア濃度が１０19ｃｍ-3以上であることが好ましい。ｐ型用電極４０９の形成箇所に対応する箇所のｐ型不純物拡散層４０５の領域４０５ａの表面のキャリア濃度が１０19ｃｍ-3以上である場合には、ｐ型不純物拡散層４０５領域４０５ａのとｐ型用電極４０９との接触抵抗を十分に小さくすることができ、光電変換素子の曲線因子Ｆ．Ｆ．の低下を十分に抑制することができる。
　また、上記のようにして得られた裏面電極型太陽電池の構成は特に限定されるものではない。
　このように本発明の光電変換素子の製造方法においては、酸化制御マスク４２０によってｐ型不純物拡散層４０５の表面におけるｐ型用電極４０９の形成箇所に対応する箇所のパッシベーション膜４０３（熱酸化シリコン膜）の成長を抑制することができ、ホウ素がパッシベーション膜４０３（熱酸化シリコン膜）中に取り込まれるのを抑制することができるため、ｐ型不純物拡散層４０５におけるキャリア濃度の低下を抑制することができる。
　これにより、ｐ型不純物拡散層４０５とｐ型用電極４０９との接触抵抗の増加を抑制することができ、光電変換素子の曲線因子Ｆ．Ｆ．が低下するのを抑制することができることから、光電変換素子の発電効率が低下するのを抑制することができる。
　なお、図１（ａ）～図１（ｊ）においては、説明の便宜上、ｎ型シリコン基板４０１の裏面に１つのｎ型不純物拡散層４０６のみが形成されるように示されているが、実際には、複数のｎ型不純物拡散層４０６が形成され、隣り合うｎ型不純物拡散層４０６の間にｐ型不純物拡散層４０５が形成される構成としてもよい。
　また、上記においてはシリコン基板としてｎ型シリコン基板４０１を用いたが、ｎ型シリコン基板４０１の代わりにｐ型シリコン基板を用いてもよい。シリコン基板としてｎ型シリコン基板を用いた場合には、シリコン基板の裏面のｐ型不純物拡散層とｎ型シリコン基板とによってシリコン基板の裏面にｐｎ接合が形成され、シリコン基板としてｐ型シリコン基板を用いた場合にはシリコン基板の裏面のｎ型不純物拡散層とｐ型シリコン基板とによってシリコン基板の裏面にｐｎ接合が形成される。
　また、本発明における光電変換素子の概念には、上述したシリコン基板の一方の表面（裏面）のみにｎ型用電極およびｐ型用電極の双方が形成された構成の裏面電極型太陽電池だけでなく、ＭＷＴ（Metal　Wrap　Through）セル（半導体基板に設けられた貫通孔に電極の一部を配置した構成の太陽電池）などのいわゆるバックコンタクト型太陽電池（太陽電池の受光面と反対側の裏面から電流を取り出す構造の太陽電池）およびシリコン基板の受光面と裏面にそれぞれ電極を形成して製造された両面電極型太陽電池などのあらゆる構成の太陽電池が含まれる。
　＜実施の形態２＞
　図２（ａ）～図２（ｋ）に、本発明の光電変換素子の製造方法の他の一例を図解する模式的な断面図を示す。以下、図２（ａ）～図２（ｋ）を参照して、本発明の光電変換素子の製造方法の一例について説明する。
　まず、図２（ａ）に示すように、ｎ型シリコン基板４０１を用意し、図２（ｂ）に示すように、ｎ型シリコン基板４０１の裏面の全面にテクスチャマスク４１３を形成した後に、ｎ型シリコン基板４０１の受光面にテクスチャ構造４０８を形成する。
　次に、図２（ｃ）に示すように、ｎ型シリコン基板４０１の受光面および裏面にそれぞれ第１拡散マスク４１１を形成した後に、ｎ型シリコン基板４０１の裏面の後述するｎ型不純物拡散層の形成箇所に対応する箇所の第１拡散マスク４１１を除去することによって開口部４１４を形成し、第１拡散マスク４１１の開口部４１４からｎ型シリコン基板４０１の裏面の一部を露出させる。
　次に、図２（ｄ）に示すように、ｎ型シリコン基板４０１の第１拡散マスク４１１の開口部４１４からｎ型不純物としてリンを気相拡散することによって、第１拡散マスク４１１の開口部４１４から露出しているｎ型シリコン基板４０１の裏面部分にｎ型不純物拡散層４０６を形成する。その後、ｎ型シリコン基板４０１の第１拡散マスク４１１ならびにリンが拡散して形成されたＰＳＧ層をフッ化水素水溶液などを用いてすべて除去する。
　次に、図２（ｅ）に示すように、ｎ型シリコン基板４０１の受光面および裏面のｐ型不純物拡散層の形成箇所以外の箇所にそれぞれ第２拡散マスク４１２を形成する。すなわち、ｎ型シリコン基板４０１の裏面は、第２拡散マスク４１２の開口部４１５からｎ型シリコン基板４０１の裏面の一部が露出されている。
　次に、図２（ｆ）に示すように、ｎ型シリコン基板４０１の第２拡散マスク４１２の開口部４１５からＢＢｒ3等のホウ素を含むガスを用いて気相拡散させることによって、第２拡散マスク４１２の開口部４１５から露出しているｎ型シリコン基板４０１の裏面部分にｐ型不純物拡散層４０５を形成する。ここまでの工程は実施の形態１と同様である。
　ここで、本実施の形態においては、ｎ型シリコン基板４０１の第２拡散マスク４１２ならびにホウ素が拡散して形成されたＢＳＧ層４２１を除去しない。
　次に、図２（ｇ）に示すように、ｎ型シリコン基板４０１の裏面のｐ型不純物拡散層４０５の表面のｐ型用電極の形成箇所に対応する箇所に酸化制御マスク４２０を形成する。
　次に、図２（ｈ）に示すように、酸化制御マスク４２０で覆われている領域以外の領域に形成されたＢＳＧ層４２１および第２拡散マスク４１２をすべて除去する。これにより、ｎ型シリコン基板４０１の裏面と酸化制御マスク４２０との間の領域のＢＳＧ層４２１のみが残ることになる。なお、酸化制御マスク４２０と第２拡散マスク４１２とがたとえば同一のエッチング液で除去可能である場合には、酸化制御マスク４２０を第２拡散マスク４１２よりも厚く形成することにより、酸化制御マスク４２０を残して第２拡散マスク４１２をすべて除去することが可能である。
　次に、図２（ｉ）に示すように、ｎ型シリコン基板４０１について熱酸化を行なうことによって、ｎ型シリコン基板４０１の裏面の酸化制御マスク４２０を形成した部分を除く略全面に熱酸化膜（熱酸化シリコン膜）からなるパッシベーション膜４０３を形成する。
　ここで、ｎ型シリコン基板４０１の裏面の熱酸化シリコン膜からなるパッシベーション膜４０３の形成と同時に、ｎ型シリコン基板４０１の受光面の全面にも熱酸化シリコン膜である酸化シリコン膜４０３ａが形成されることとなる。ｎ型シリコン基板４０１の受光面上に形成された酸化シリコン膜４０３ａは反射防止膜としての機能も備える。
　また、パッシベーション膜４０３の形成時には、パッシベーション膜４０３と接するｐ型不純物拡散層４０５の領域からはｐ型不純物であるホウ素がパッシベーション膜４０３中に取り込まれるためにホウ素濃度が低下するが、ＢＳＧ層４２１と接するｐ型不純物拡散層４０５の領域４０５ｂにおいては、パッシベーション膜４０３と比べてホウ素が取り込まれにくいためホウ素濃度が局所的に高くなる。
　次に、図２（ｊ）に示すように、ｎ型シリコン基板４０１の裏面の酸化制御マスク４２０、ＢＳＧ層４２１およびパッシベーション膜４０３の一部をそれぞれ除去してコンタクトホール４１６およびコンタクトホール４１７を形成し、コンタクトホール４１６からｎ型シリコン基板４０１の裏面のホウ素濃度が高い領域４０５ｂを露出させるとともに、コンタクトホール４１７からｎ型シリコン基板４０１の裏面のｎ型不純物拡散層４０６を露出させる。なお、ＢＳＧ層４２１は、たとえば、ＢＳＧ層４２１を除去可能な成分を含むエッチングペーストを用いて除去することが可能である。
　次に、図２（ｋ）に示すように、コンタクトホール４１６およびコンタクトホール４１７にそれぞれたとえば銀ペーストを印刷した後にたとえば５００～７００℃で焼成することによって、領域４０５ｂ上にｐ型用電極４０９を形成するとともに、ｎ型不純物拡散層４０６上にｎ型用電極４０７を形成する。これにより、本発明の光電変換素子の一例である裏面電極型太陽電池が完成する。
　本実施の形態における上記以外の説明は、実施の形態１と同様であるため、ここではその説明については省略する。
　ｎ型シリコン基板の裏面に形成された酸化制御マスクの効果を確認するための実験を行なった。
　まず、ＢＢｒ3による気相拡散によって、ｎ型シリコン基板の裏面にホウ素を拡散してｐ型不純物拡散層を形成し、ｐ型不純物拡散層の形成と同時に生成したＢＳＧ層をフッ化水素水溶液によりすべて除去した後に、ｐ型不純物拡散層のシート抵抗を四端子法により測定した。その結果、図３の拡散後のものとして表記されている棒グラフで示されているように、ｐ型不純物拡散層のシート抵抗は６０Ω／□未満であることが確認された。
　次に、ｎ型シリコン基板の裏面のｐ型不純物拡散層の一部に酸化制御マスクを形成した。ここで、酸化制御マスクは、熱ＣＶＤ法（形成温度：４５０℃、ガス流量比：ＳｉＨ4／Ｏ2＝１）により、ｎ型シリコン基板の裏面に酸化シリコン膜を２００ｎｍの厚さに堆積させることにより形成した。
　次に、９５０℃の酸素含有雰囲気中でｎ型シリコン基板を加熱処理することによって上記の酸化制御マスクを形成していないｎ型シリコン基板の裏面部分に熱酸化シリコン膜からなるパッシベーション膜を形成した。
　その後、ｎ型シリコン基板の裏面の酸化制御マスクおよびパッシベーション膜を除去した後にｐ型不純物拡散層のシート抵抗を四端子法により測定した。その結果、図３の実施例１のものとして表記されている棒グラフで示されているように、酸化制御マスクが形成された部分のｐ型不純物拡散層のシート抵抗は１００Ω／□程度であったのに対し、図３の比較例のものとして表記されている棒グラフで示されているように、パッシベーション膜が形成された部分のｐ型不純物拡散層のシート抵抗は１２０Ω／□程度であった。
　さらに、ｎ型シリコン基板の裏面の酸化制御マスクによって覆われた部分のＢＳＧ層を除去せずに上記のパッシベーション膜を形成した後に、ＢＳＧ層を除去したこと以外は実施例１のものと同様にしてサンプルを作製した。そして、当該サンプルの酸化制御マスクによって覆われた部分のＢＳＧ層を除去して露出したｐ型不純物拡散層のシート抵抗を上記の実施例１のものと同様にして測定した。その結果、図３の実施例２のものとして表記されている棒グラフで示されているように、酸化制御マスクによって覆われた部分のＢＳＧ層のシート抵抗は８０Ω／□程度となって、さらに優れた結果が得られた。
　以上の結果から、酸化制御マスクが形成された部分のｐ型不純物拡散層のキャリア濃度は、パッシベーション膜が形成された部分のｐ型不純物拡散層のキャリア濃度よりも高くなるためにシート抵抗が低くなったものと考えられる。
　したがって、酸化制御マスクを形成した部分のｐ型不純物拡散層の表面にｐ型用電極を形成することによって得られた光電変換素子は、酸化制御マスクを形成することなくｐ型不純物拡散層の表面にｐ型用電極を形成することによって得られた光電変換素子と比較して、ｐ型不純物拡散層に対するｐ型用電極の接触抵抗の増加を抑えることができるため、光電変換素子の発電効率が低下するのを抑制することができる。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明によれば、発電効率が低下するのを抑制することが可能な光電変換素子の製造方法およびその製造方法により製造された光電変換素子を提供することができるため、本発明の光電変換素子は太陽電池に好適に利用することができると考えられる。
　１，４０１　ｎ型シリコン基板、３　高濃度ｎ型不純物拡散層、４　高濃度ｐ型不純物拡散層、８，４０８　テクスチャ構造、９，４０３　パッシベーション膜、１０　反射防止膜、１１　ｎ型用電極、１２　ｐ型用電極、４０３ａ　酸化シリコン膜、４０５　ｐ型不純物拡散層、４０５ａ　領域、４０６　ｎ型不純物拡散層、４０７　ｎ型用電極、４０９　ｐ型用電極、４１１　第１拡散マスク、４１２　第２拡散マスク、４１３　テクスチャマスク、４１４，４１５　開口部、４１６，４１７　コンタクトホール、４２０　酸化制御マスク、４２１　ＢＳＧ層。

Claims (4)

  1. 　シリコン基板（４０１）にホウ素を拡散させることによってｐ型不純物拡散層（４０５）を形成する工程と、
    　前記ｐ型不純物拡散層（４０５）の表面のｐ型用電極（４０９）の形成箇所に対応する箇所に酸化制御マスク（４２０）を形成する工程と、
    　前記ｐ型不純物拡散層（４０５）の表面に熱酸化シリコン膜（４０３）を形成する工程と、
    　前記ｐ型不純物拡散層（４０５）の表面のｐ型用電極（４０９）の形成箇所に対応する箇所に形成されている前記酸化制御マスク（４２０）を除去することによって前記ｐ型不純物拡散層（４０５）の表面の一部を露出させる工程と、
    　前記酸化制御マスク（４２０）を除去することによって露出した前記ｐ型不純物拡散層（４０５）の表面の一部にｐ型用電極（４０９）を形成する工程とを含む、光電変換素子の製造方法。
  2. 　前記ｐ型不純物拡散層（４０５）の表面上に形成されるホウ素ガラス層（４２１）のｐ型用電極（４０９）の形成箇所に対応する箇所以外の部分を除去する工程を含むことを特徴とする、請求の範囲第１項に記載の光電変換素子の製造方法。
  3. 　前記酸化制御マスク（４２０）を形成する工程において、前記酸化制御マスク（４２０）は、酸化シリコン膜の堆積、窒化シリコン膜の堆積、およびマスキングペーストの塗布からなる群から選択された少なくとも１種の方法を用いて形成されることを特徴とする、請求の範囲第１項に記載の光電変換素子の製造方法。
  4. 　請求の範囲第１項に記載の光電変換素子の製造方法によって製造された光電変換素子であって、
    　前記ｐ型用電極（４０９）の形成箇所に対応する箇所の前記ｐ型不純物拡散層（４０５）の表面のキャリア濃度が１０19ｃｍ-3以上であることを特徴とする、光電変換素子。
PCT/JP2010/054316 2009-03-27 2010-03-15 光電変換素子の製造方法および光電変換素子 WO2010110106A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/255,315 US8361836B2 (en) 2009-03-27 2010-03-15 Method for manufacturing photoelectric conversion element and photoelectric conversion element
EP10755904A EP2413375A1 (en) 2009-03-27 2010-03-15 Method of producing photoelectric conversion element, and photoelectric conversion element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009080134A JP2010232530A (ja) 2009-03-27 2009-03-27 光電変換素子の製造方法および光電変換素子
JP2009-080134 2009-03-27

Publications (1)

Publication Number Publication Date
WO2010110106A1 true WO2010110106A1 (ja) 2010-09-30

Family

ID=42780798

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/054316 WO2010110106A1 (ja) 2009-03-27 2010-03-15 光電変換素子の製造方法および光電変換素子

Country Status (4)

Country Link
US (1) US8361836B2 (ja)
EP (1) EP2413375A1 (ja)
JP (1) JP2010232530A (ja)
WO (1) WO2010110106A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8524524B2 (en) * 2010-04-22 2013-09-03 General Electric Company Methods for forming back contact electrodes for cadmium telluride photovoltaic cells
US9048151B2 (en) * 2010-08-25 2015-06-02 Texas Instruments Incorporated Self-powered integrated circuit with photovoltaic cell
JP2013165160A (ja) * 2012-02-10 2013-08-22 Shin Etsu Chem Co Ltd 太陽電池の製造方法及び太陽電池
US9577122B2 (en) * 2013-04-04 2017-02-21 Namics Corporation Conductive paste-forming electrode, solar cell manufacturing method and solar cell
DE102015107842B3 (de) * 2015-05-19 2016-10-27 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen einer Solarzelle mit oxidierten Zwischenbereichen zwischen Poly-Silizium-Kontakten
JP6116616B2 (ja) * 2015-05-28 2017-04-19 シャープ株式会社 裏面電極型太陽電池及びその製造方法
CN109599459B (zh) * 2018-11-14 2020-10-16 晶澳（扬州）太阳能科技有限公司 一种太阳能电池片的处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274538A (ja) * 1998-01-20 1999-10-08 Sharp Corp 高強度薄型半導体素子形成用基板、高強度薄型半導体素子及び高強度薄型半導体素子の製造方法
JP2005260157A (ja) * 2004-03-15 2005-09-22 Sharp Corp 太陽電池セルおよび太陽電池モジュール
JP2005310830A (ja) 2004-04-16 2005-11-04 Sharp Corp 太陽電池および太陽電池の製造方法
JP2008311291A (ja) * 2007-06-12 2008-12-25 Sharp Corp 太陽電池の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825335A (en) * 1988-03-14 1989-04-25 Endevco Corporation Differential capacitive transducer and method of making
JPH02306620A (ja) * 1989-05-20 1990-12-20 Fujitsu Ltd 半導体装置の製造方法
JPH0332070A (ja) * 1989-06-29 1991-02-12 Sharp Corp 光電変換半導体装置の電極形成方法
JPH04251986A (ja) * 1990-12-27 1992-09-08 Tonen Corp 太陽電池の製造方法
JP2983746B2 (ja) * 1992-02-24 1999-11-29 三洋電機株式会社 太陽電池の製造方法
US5591650A (en) * 1995-06-08 1997-01-07 Taiwan Semiconductor Manufacturing Company Ltd. Method of making a body contacted SOI MOSFET
US6012336A (en) * 1995-09-06 2000-01-11 Sandia Corporation Capacitance pressure sensor
JPH10303423A (ja) * 1997-02-27 1998-11-13 Seiko Epson Corp 半導体装置の製造方法および半導体装置
CA2259777A1 (en) 1998-01-20 1999-07-20 Osamu Anzawa Substrate for forming high-strength thin semiconductor element and method for manufacturing high-strength thin semiconductor element
JP2005183867A (ja) * 2003-12-24 2005-07-07 Mitsumi Electric Co Ltd 半導体素子及びその製造方法
US7244970B2 (en) * 2004-12-22 2007-07-17 Tyco Electronics Corporation Low capacitance two-terminal barrier controlled TVS diodes
JP4657068B2 (ja) * 2005-09-22 2011-03-23 シャープ株式会社 裏面接合型太陽電池の製造方法
JP2007208052A (ja) * 2006-02-02 2007-08-16 Fujifilm Corp 固体撮像素子
JP5414298B2 (ja) * 2009-02-13 2014-02-12 信越化学工業株式会社 太陽電池の製造方法
CN102148158B (zh) * 2010-02-09 2013-03-27 中国科学院微电子研究所 一种体接触器件结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274538A (ja) * 1998-01-20 1999-10-08 Sharp Corp 高強度薄型半導体素子形成用基板、高強度薄型半導体素子及び高強度薄型半導体素子の製造方法
JP2005260157A (ja) * 2004-03-15 2005-09-22 Sharp Corp 太陽電池セルおよび太陽電池モジュール
JP2005310830A (ja) 2004-04-16 2005-11-04 Sharp Corp 太陽電池および太陽電池の製造方法
JP2008311291A (ja) * 2007-06-12 2008-12-25 Sharp Corp 太陽電池の製造方法

Also Published As

Publication number Publication date
US8361836B2 (en) 2013-01-29
EP2413375A1 (en) 2012-02-01
US20110318874A1 (en) 2011-12-29
JP2010232530A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
JP4767110B2 (ja) 太陽電池、および太陽電池の製造方法
JP5117770B2 (ja) 太陽電池の製造方法
WO2010101054A1 (ja) 半導体装置の製造方法
US20100032012A1 (en) Solar cell and method of manufacturing the same
WO2010110106A1 (ja) 光電変換素子の製造方法および光電変換素子
WO2010090090A1 (ja) 半導体装置の製造方法および半導体装置
JP4827550B2 (ja) 太陽電池の製造方法
JP2007049079A (ja) マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法
JP4684056B2 (ja) 太陽電池の製造方法
JP2010267787A (ja) 半導体装置の製造方法
JP2011035252A (ja) 半導体装置の製造方法
JP2013165160A (ja) 太陽電池の製造方法及び太陽電池
JP2010161310A (ja) 裏面電極型太陽電池および裏面電極型太陽電池の製造方法
JP5756352B2 (ja) 裏面電極型太陽電池の製造方法
JP2010205965A (ja) 半導体装置の製造方法
JP2010157654A (ja) 半導体装置の製造方法
JP2016139762A (ja) 太陽電池素子の製造方法
WO2015151288A1 (ja) 太陽電池の製造方法および太陽電池
WO2011145521A1 (ja) 半導体装置および半導体装置の製造方法
KR101065384B1 (ko) 태양전지 및 그 제조방법
JP6116616B2 (ja) 裏面電極型太陽電池及びその製造方法
JP6114170B2 (ja) 太陽電池の製造方法
JP6153885B2 (ja) 裏面接合型太陽電池
JP2012182275A (ja) 太陽電池、および太陽電池の製造方法
JP6371883B2 (ja) 裏面接合型太陽電池の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10755904

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010755904

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13255315

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE