WO2011145521A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2011145521A1
WO2011145521A1 PCT/JP2011/061051 JP2011061051W WO2011145521A1 WO 2011145521 A1 WO2011145521 A1 WO 2011145521A1 JP 2011061051 W JP2011061051 W JP 2011061051W WO 2011145521 A1 WO2011145521 A1 WO 2011145521A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
type
diffusion region
dopant diffusion
masking paste
Prior art date
Application number
PCT/JP2011/061051
Other languages
English (en)
French (fr)
Inventor
健治 藤田
康志 舩越
宏幸 岡
諭 岡本
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to EP11783455.6A priority Critical patent/EP2573822B1/en
Priority to US13/699,397 priority patent/US9130101B2/en
Priority to CN201180030241.5A priority patent/CN102939664B/zh
Publication of WO2011145521A1 publication Critical patent/WO2011145521A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B24B27/0633—Grinders for cutting-off using a cutting wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • a solar cell has formed a pn junction by diffusing an impurity having a conductivity type opposite to that of a silicon substrate into a light receiving surface of a monocrystalline or polycrystalline silicon substrate, for example, Double-sided electrode type solar cells manufactured by forming electrodes on the back surface opposite to the light receiving surface are mainly used.
  • Double-sided electrode type solar cells manufactured by forming electrodes on the back surface opposite to the light receiving surface are mainly used.
  • the masking paste 102 is screen-printed on the entire light-receiving surface side of the semiconductor substrate 101 having n-type or p-type conductivity and dried, and then the back surface of the semiconductor substrate 101 An opening 114 is partially provided on the side, and the masking paste 102 is screen-printed.
  • the n-type dopant diffusion region 103 is formed by diffusing the n-type dopant 104 from the opening 114 on the back surface of the semiconductor substrate 101.
  • the p-type dopant diffusion region 105 is formed by diffusing the p-type dopant 106 from the opening 115 on the back surface of the semiconductor substrate 101.
  • an antireflection film 109 is formed on the texture structure 108, and A passivation film 107 is formed on the back side of the semiconductor substrate 101.
  • FIG. 28 (f) After providing openings for exposing the respective surfaces of the n-type dopant diffusion region 103 and the p-type dopant diffusion region 105 in the passivation film 107 on the back surface of the semiconductor substrate 101, Through the opening, an n-type electrode 112 in contact with the n-type dopant diffusion region 103 is formed, and a p-type electrode 113 in contact with the p-type dopant diffusion region 105 is formed.
  • a conventional back electrode type solar battery cell is manufactured.
  • the n-type dopant diffusion region 103 and the p-type dopant diffusion region 105 cannot be formed in predetermined regions, respectively, and good characteristics cannot be obtained stably. There was a problem.
  • Such a problem is not only a problem of the back electrode type solar battery cell but also a problem of the entire semiconductor device including the solar battery cell such as a double-sided electrode type solar battery cell.
  • an object of the present invention is to provide a semiconductor device and a semiconductor device manufacturing method capable of stably obtaining good characteristics.
  • the present invention comprises a semiconductor substrate and a dopant diffusion region provided on one surface of the semiconductor substrate, and abrasive traces are formed on the surface of the semiconductor substrate.
  • This is a semiconductor device having a portion extending in a direction included in the range of ⁇ 5 ° to + 5 ° with respect to the extending direction.
  • the dopant diffusion region has an n-type dopant diffusion region and a p-type dopant diffusion region, and an n-type electrode provided on the n-type dopant diffusion region; And a p-type electrode provided on the p-type dopant diffusion region.
  • the present invention provides a step of forming abrasive grain traces extending in one direction on the surface of the semiconductor substrate, and an angle formed between the extension direction of the abrasive grain traces on a part of the surface of the semiconductor substrate is -5 ° to + 5 °.
  • a method for manufacturing a semiconductor device comprising: a step of installing a masking paste having a portion extending in a direction included in the range of the step; and a step of forming a dopant diffusion region on an exposed surface of the semiconductor substrate from the masking paste. .
  • the step of forming the abrasive grain marks includes a step of cutting the semiconductor crystal ingot with a wire saw.
  • the method for manufacturing a semiconductor device of the present invention preferably includes a step of etching the surface of the semiconductor substrate between the step of forming the abrasive marks and the step of installing the masking paste.
  • FIG. 5 is a schematic cross-sectional view illustrating an example of a process for removing slice damage on the surface of the semiconductor substrate shown in FIG. 4. It is a typical expanded sectional view of an example of a part of surface of the semiconductor substrate shown in FIG.
  • FIG. (A) is typical sectional drawing illustrating an example of the process of installing a masking paste on the surface of a semiconductor substrate
  • (b) is a schematic diagram illustrating an example of the process of installing a masking paste on the back surface of a semiconductor substrate
  • FIG. (A) is typical sectional drawing illustrating an example of the process of forming an n-type dopant diffusion area
  • (b) is a process of forming an n-type dopant diffusion area
  • FIG. (A) is typical sectional drawing illustrating an example of the process of installing a masking paste on the surface of a semiconductor substrate
  • (b) is a schematic diagram illustrating an example of the process of installing a masking paste on the back surface of a semiconductor substrate.
  • FIG. (A) is typical sectional drawing illustrating an example of the process of forming a p-type dopant diffusion area
  • (b) is a process of forming a p-type dopant diffusion area
  • (A) is typical sectional drawing illustrating an example of the process of exposing the n-type dopant diffusion region and p-type dopant diffusion region of the back surface of a semiconductor substrate
  • (b) is n-type dopant diffusion of the back surface of a semiconductor substrate. It is a typical top view illustrating an example of the process of exposing a region and a p-type dopant diffusion region.
  • (A) is typical sectional drawing illustrating an example of the process of forming a passivation film on the back surface of a semiconductor substrate
  • (b) is a schematic diagram illustrating an example of the process of forming a passivation film on the back surface of a semiconductor substrate.
  • (A) is typical sectional drawing illustrating an example of the process of forming a texture structure in the light-receiving surface of a semiconductor substrate
  • (b) illustrates an example of the process of forming a texture structure in the light-receiving surface of a semiconductor substrate. It is a typical top view.
  • (A) is typical sectional drawing illustrating an example of the process of forming an antireflection film on the texture structure of a semiconductor substrate
  • (b) is the process of forming an antireflection film on the texture structure of a semiconductor substrate. It is a typical top view illustrating an example.
  • (A) is typical sectional drawing illustrating an example of the process of forming a contact hole in the passivation film of the back surface of a semiconductor substrate
  • (b) is the process of forming a contact hole in the passivation film of the back surface of a semiconductor substrate. It is a typical top view illustrating an example.
  • (A) is typical sectional drawing illustrating an example of the process of forming the electrode for n type, and the electrode for p type
  • (b) is an example of the process of forming the electrode for n type and the electrode for p type. It is a typical top view illustrated. It is an enlarged photograph of the wire saw used in the Example.
  • FIG. 19 is a photomicrograph of an example of the surface of an n-type polycrystalline silicon substrate after cutting with a wire saw shown in FIG. 18. It is a figure which shows the result of having measured the unevenness
  • FIG. 19 is a photomicrograph of another example of the surface of the n-type polycrystalline silicon substrate after cutting with the wire saw shown in FIG. 18. It is a figure which shows the result of having measured the unevenness
  • FIG. 20 is a photomicrograph of an example of the etched surface of the n-type polycrystalline silicon substrate shown in FIG.
  • FIG. 23 It is a figure which shows the result of having measured the unevenness
  • A) is a photomicrograph of the surface of an n-type polycrystalline silicon substrate on which a masking paste is placed so as to extend in a direction included in the range of ⁇ 5 ° to + 5 ° with respect to the direction in which the abrasive marks extend.
  • (B) is an enlarged photograph of the micrograph of (a).
  • (A) is the microscope picture of the surface of the n-type polycrystalline silicon substrate which installed the masking paste so that it may extend in the direction orthogonal to the extension direction of an abrasive grain mark
  • (b) is an expansion of the microscope picture of (a). It is a photograph.
  • (A)-(f) is typical sectional drawing illustrated about an example of the manufacturing method of the conventional back electrode type photovoltaic cell.
  • FIGS. 1 to 17 a method for manufacturing a back electrode type solar cell according to an embodiment which is an example of a method for manufacturing a semiconductor device of the present invention will be described.
  • the same reference numerals represent the same or corresponding parts.
  • a step of cutting the semiconductor crystal ingot 50 with a wire saw 53 is performed.
  • the wire saw 53 is wound around guide rollers 51 and 52 arranged at a predetermined interval.
  • the wire saw 53 is stretched at a plurality of locations at predetermined intervals along the longitudinal direction of the guide rollers 51 and 52 in the respective guide rollers 51 and 52.
  • the wire saw 53 reciprocates in the direction of the arrow 55.
  • the semiconductor crystal ingot 50 is moved in the direction of the arrow 54 while the wire saw 53 is reciprocating in the direction of the arrow 55. Then, by pressing the semiconductor crystal ingot 50 against the wire saw 53 that is traveling reciprocally, the semiconductor crystal ingot 50 is cut at a plurality of locations, for example, as shown in the schematic perspective view of FIG. A sheet is cut out.
  • FIG. 3 shows a schematic cross-sectional view of an example of the wire saw 53 shown in FIG.
  • the wire saw 53 includes a core wire 53a and abrasive grains 53b fixed to the outer peripheral surface of the core wire 53a with a bonding material (not shown).
  • a piano wire can be used as the core wire 53a.
  • the abrasive grains 53b for example, diamond abrasive grains can be used, and as the bonding material, for example, nickel plated on the outer surface of the core wire 53a can be used.
  • FIG. 4 shows a schematic cross-sectional view of an example of the semiconductor substrate 1 obtained by cutting the semiconductor crystal ingot 50 with the wire saw 53.
  • slice damage 1 a is generated on the surface of the semiconductor substrate 1 by cutting the semiconductor crystal ingot 50 using the wire saw 53.
  • the semiconductor crystal ingot 50 for example, a crystal silicon ingot such as a single crystal silicon ingot or a polycrystalline silicon ingot manufactured by the Czochralski method or a casting method is used.
  • a crystalline silicon ingot is used as the semiconductor crystal ingot 50, a silicon crystal substrate can be obtained as the semiconductor substrate 1.
  • the semiconductor crystal ingot 50 has an n-type conductivity type by being doped with an n-type dopant.
  • a step of removing the slice damage 1a on the surface of the semiconductor substrate 1 shown in FIG. 4 is performed.
  • the slice damage 1a can be removed, for example, by etching with an alkaline aqueous solution such as a sodium hydroxide aqueous solution or a potassium hydroxide aqueous solution.
  • the size and shape of the semiconductor substrate 1 are not particularly limited.
  • a semiconductor substrate having a rectangular surface with a thickness of 100 ⁇ m to 300 ⁇ m and a side length of 100 mm to 200 mm may be used. it can.
  • FIG. 6 shows a schematic enlarged sectional view of an example of a part of the surface of the semiconductor substrate 1 shown in FIG.
  • FIG. 7 shows a schematic perspective view of an example of a part of the surface of the semiconductor substrate 1 shown in FIG.
  • large undulations imaging broken lines in FIG. 6; hereinafter referred to as “saw marks”
  • groove-shaped abrasive marks 62 having a shallower depth than the saw marks 61 are formed.
  • the saw mark 61 is formed due to the cutting of the semiconductor crystal ingot 50 using the wire saw 53. That is, as shown in FIG. 1, the semiconductor substrate 1 is obtained by pressing and cutting the semiconductor crystal ingot 50 against the reciprocating wire saw 53, but the wire saw 53 is temporarily stopped each time the traveling direction 55 of the wire saw 53 is switched. Then the line speed drops. As a result, the depth of cut into the semiconductor crystal ingot 50 by the wire saw 53 varies along the moving direction of the semiconductor crystal ingot 50 relative to the wire saw 53 (in the direction of the arrow 54). Appears on the surface.
  • the abrasive grain marks 62 are scratches formed by the abrasive grains 53 b of the wire saw 53 when the semiconductor crystal ingot 50 is cut using the wire saw 53, and are formed in a groove shape extending along the traveling direction 55 of the wire saw 53.
  • a crater-like depression may be formed on the surface of the semiconductor substrate 1 by etching for removing the slice damage 1a.
  • the masking paste 2 is placed on the entire surface of the light receiving surface (light receiving surface) of the semiconductor substrate 1 and the surface on the back surface side of the semiconductor substrate 1.
  • the masking paste 2 is placed so that the opening 14 is provided on the (back side).
  • the masking paste 2 has an angle of ⁇ 5 ° to + 5 ° with the extending direction of the abrasive mark (not shown) (the direction of the arrow 55). It has installed so that it may have a part extended in the direction contained in the range.
  • the opening 14 should be stably formed at least in the direction in which the angle formed with the direction of extension of the abrasive grains (the direction of the arrow 55) is within the range of ⁇ 5 ° to + 5 °. Can do.
  • the masking paste 2 is formed in a strip shape extending in a direction in which the angle formed with the direction in which the abrasive marks extend (the direction of the arrow 55) is 0 °.
  • the masking paste 2 for example, a solvent, a thickener, and a material containing a silicon oxide precursor and / or a titanium oxide precursor can be used. Moreover, as the masking paste 2, a paste containing no thickener can be used.
  • the solvent examples include ethylene glycol, methyl cellosolve, methyl cellosolve acetate, ethyl cellosolve, diethyl cellosolve, cellosolve acetate, ethylene glycol monophenyl ether, methoxyethanol, ethylene glycol monoacetate, ethylene glycol diacetate, diethylene glycol, diethylene glycol monomethyl ether, Diethylene glycol monoethyl ether acetate, diethylene glycol monobutyl ether, diethylene glycol monobutyl ether acetate, diethylene glycol dimethyl ether, diethylene glycol methyl ethyl ether, diethylene glycol diethyl ether, diethylene glycol acetate, triethyl glycol, triethylene glycol Cole monomethyl ether, triethylene glycol monoethyl ether, tetraethylene glycol, liquid polyethylene glycol, propylene glycol, propylene glycol monomethyl ether, propylene glycol monoethyl ether,
  • ethyl cellulose As a thickener, it is desirable to use ethyl cellulose, polyvinyl pyrrolidone or a mixture of both, but various quality and properties of bentonite, generally inorganic rheological additives for various polar solvent mixtures, nitrocellulose and other cellulose compounds , Starch, gelatin, alginic acid, highly dispersible amorphous silicic acid (Aerosil®), polyvinyl butyral (Mowital®), sodium carboxymethylcellulose (vivistar), thermoplastic polyamide resin (Eurelon®) ), Organic castor oil derivative (Thixin R (registered trademark)), diamide wax (Thixatrol plus (registered trademark)), swollen polyacrylate (Rheolate (registered trademark)), polyether Urea - polyurethane, polyether - polyol like can also be used.
  • alginic acid highly dispersible amorphous silicic acid (Aerosil®), poly
  • silicon oxide precursor examples include a general formula R 1 ′ n Si (OR 1 ) 4-n such as TEOS (tetraethylorthosilicate) (R 1 ′ represents methyl, ethyl or phenyl, R 1 represents methyl, A substance represented by ethyl, n-propyl or i-propyl, wherein n represents 0, 1 or 2) can be used.
  • TEOS tetraethylorthosilicate
  • titanium oxide precursor examples include, in addition to Ti (OH) 4 , a substance represented by R 2 ′ n Ti (OR 2 ) 4-n such as TPT (tetraisopropoxy titanium) (R 2 ′ is methyl, Represents ethyl or phenyl, R 2 represents methyl, ethyl, n-propyl or i-propyl, n represents 0, 1 or 2), and also includes TiCl 4 , TiF 4 and TiOSO 4 It is.
  • TPT tetraisopropoxy titanium
  • examples of the thickener include castor oil, bentonite, nitrocellulose, ethylcellulose, polyvinylpyrrolidone, starch, gelatin, alginic acid, amorphous silicic acid, polyvinyl butyral, sodium carboxymethylcellulose, polyamide Resin, organic castor oil derivative, diamide / wax, swollen polyacrylate, polyether urea-polyurethane, polyether-polyol and the like can be used alone or in combination of two or more.
  • the installation method of the masking paste 2 is not particularly limited, and for example, a conventionally known coating method can be used.
  • the masking paste 2 installed on the light receiving surface and the back surface of the semiconductor substrate 1 is dried.
  • the semiconductor substrate 1 after the masking paste 2 is installed is placed in an oven, and the masking paste 2 is heated at a temperature of about 300 ° C. for a period of several tens of minutes, for example. be able to.
  • the masking paste 2 after being dried as described above is baked to solidify the masking paste 2.
  • the baking of the masking paste 2 can be performed, for example, by heating the masking paste 2 at a temperature of 800 ° C. or higher and 1000 ° C. or lower for a time of 10 minutes or longer and 60 minutes or shorter.
  • the n-type dopant-containing gas 4 is caused to flow so that the back surface of the semiconductor substrate 1 exposed from the opening 14 on the back surface side of the semiconductor substrate 1 is exposed.
  • An n-type dopant diffusion region 3 is formed by diffusing the n-type dopant.
  • the n-type dopant diffusion region 3 has an angle between ⁇ 5 ° and + 5 ° with respect to the direction in which the abrasive marks extend (the direction of the arrow 55). It is formed in a strip shape extending in the direction included in the inside.
  • n-type dopant-containing gas 4 for example, POCl 3 containing phosphorus which is an n-type dopant can be used.
  • the n-type dopant diffusion region 3 is a region having a higher n-type dopant concentration than the semiconductor substrate 1.
  • all the masking pastes 2 on the light receiving surface and the back surface of the semiconductor substrate 1 are once removed.
  • the removal of the masking paste 2 can be performed, for example, by immersing the semiconductor substrate 1 on which the masking paste 2 is installed in an aqueous hydrofluoric acid solution.
  • the masking paste 2 is placed on the entire surface of the light receiving surface (light receiving surface) of the semiconductor substrate 1 and the surface on the back surface side of the semiconductor substrate 1.
  • the masking paste 2 is installed so that the opening 15 is provided on the (rear surface).
  • the opening 15 is formed at a location different from the opening 14.
  • the masking paste 2 has an angle of ⁇ 5 ° to + 5 ° with the extending direction of the abrasive mark (not shown) (the direction of the arrow 55). It has installed so that it may have a part extended in the direction contained in the range. Thereby, at least for that portion, the opening 15 should be stably formed in the direction included in the range of ⁇ 5 ° to + 5 ° with respect to the direction in which the abrasive marks extend (the direction of the arrow 55). Can do.
  • the masking paste 2 is formed in a strip shape extending in a direction in which the angle formed with the direction in which the abrasive marks extend (the direction of the arrow 55) is 0 °.
  • the masking paste 2 is baked to solidify the masking paste 2.
  • the p-type dopant-containing gas 6 is allowed to flow so that the back surface of the semiconductor substrate 1 exposed from the opening 15 on the back surface side of the semiconductor substrate 1 is exposed.
  • a p-type dopant is diffused to form a p-type dopant diffusion region 5.
  • the p-type dopant diffusion region 5 has an angle between the direction of the abrasive grain extension (the direction of the arrow 55) in the range of ⁇ 5 ° to + 5 °. It is formed in a strip shape extending in the direction included in the inside.
  • the p-type dopant-containing gas 6 for example, BBr 3 containing boron as a p-type dopant can be used.
  • a passivation film 7 is formed on the back surface of the semiconductor substrate 1.
  • the passivation film 7 for example, a silicon oxide film, a silicon nitride film, or a stacked body of a silicon oxide film and a silicon nitride film can be used.
  • the passivation film 7 can be formed by, for example, a plasma CVD method.
  • the texture structure 8 is formed by texture etching. Texture etching for forming the texture structure 8 can be performed by using the passivation film 7 formed on the other surface of the semiconductor substrate 1 as an etching mask.
  • an antireflection film 9 is formed on the texture structure 8 of the semiconductor substrate 1.
  • the antireflection film 9 for example, a silicon oxide film, a silicon nitride film, or a laminate of a silicon oxide film and a silicon nitride film can be used.
  • the antireflection film 9 can be formed by, for example, a plasma CVD method or the like.
  • the contact hole 10 and the contact hole 11 are formed by removing a part of the passivation film 7. Then, a part of the n-type dopant diffusion region 3 is exposed from the contact hole 10 and a part of the p-type dopant diffusion region 5 is exposed from the contact hole 11.
  • the contact holes 10 and 11 are formed, for example, by forming a resist pattern having openings at portions corresponding to the formation positions of the contact holes 10 and 11 on the passivation film 7 by using a photolithography technique.
  • the passivation film 7 can be formed by etching or the like from the portion.
  • an n-type electrode that is electrically connected to the n-type dopant diffusion region 3 through the contact hole 10. 12 and the p-type electrode 13 electrically connected to the p-type dopant diffusion region 5 through the contact hole 11 is formed.
  • the n-type electrode 12 and the p-type electrode 13 for example, an electrode made of a metal such as silver can be used.
  • the back electrode type solar battery cell in this embodiment can be manufactured.
  • the masking paste has a portion extending in the direction included in the range of ⁇ 5 ° to + 5 ° in the angle formed with the direction in which the abrasive grain extends. 2 can be installed, at least for that part, the openings 14 and 15 are formed in a stable shape in a direction included in the range of ⁇ 5 ° to + 5 ° with respect to the direction in which the abrasive marks extend. can do.
  • region 5 which are each formed in each of the opening parts 14 and 15 can also be stably formed in a desired shape, The characteristics of the back electrode type solar cell can be made stable and good.
  • the semiconductor crystal ingot which has n type conductivity type
  • the semiconductor crystal ingot may have p type conductivity type.
  • the present invention is not limited to the back electrode type solar battery cell, and any configuration of solar battery such as a double-sided electrode type solar cell manufactured by forming electrodes on the light receiving surface and the back surface of the semiconductor substrate, respectively. It can also be applied to a semiconductor device including a cell.
  • n-type polycrystalline silicon ingot formed by a casting method was pressed against a wire saw (having the shape shown in the enlarged photograph of FIG. 18) that is reciprocating and cut.
  • a wire saw having the shape shown in the enlarged photograph of FIG. 18
  • a plurality of n-type polycrystalline silicon substrates each having a thickness of 200 ⁇ m were formed on the light receiving surface and the back surface each having a side of 126 mm, each having a trace of a groove extending in one direction on each side.
  • the wire saw shown in FIG. 18 was prepared by fixing diamond abrasive grains having a particle diameter of 30 ⁇ m or less with nickel plated on the outer peripheral surface of a piano wire having a cross-sectional diameter of 120 ⁇ m.
  • FIG. 19 shows a micrograph of an example of the surface of the n-type polycrystalline silicon substrate after cutting with the above-mentioned wire saw
  • FIG. 20 shows the result of measuring the irregularities on the surface of the n-type polycrystalline silicon substrate shown in FIG. 19 with a laser microscope.
  • the horizontal axis in FIG. 20 represents the width of the surface of the n-type polycrystalline silicon substrate (maximum width: 10 mm)
  • the vertical axis in FIG. 20 represents the thickness of the surface of the n-type polycrystalline silicon substrate (maximum thickness: 10 ⁇ m).
  • FIG. 21 shows a photomicrograph of another example of the surface of the n-type polycrystalline silicon substrate after cutting with the above-mentioned wire saw
  • FIG. 22 shows measurement of irregularities on the surface of the n-type polycrystalline silicon substrate shown in FIG. 21 with a laser microscope. The results are shown.
  • the horizontal axis in FIG. 22 indicates the width of the surface of the n-type polycrystalline silicon substrate (maximum width: 10 mm), and the vertical axis in FIG. 22 indicates the thickness of the surface of the n-type polycrystalline silicon substrate (maximum thickness: 10 ⁇ m). ).
  • the surface of the n-type polycrystalline silicon substrate formed as described above is etched to a depth of 30 ⁇ m with a sodium hydroxide aqueous solution having a sodium hydroxide concentration of 48% by mass (48 g of sodium hydroxide with respect to 52 g of water). By doing so, the slice damage on the surface of the n-type polycrystalline silicon substrate was removed.
  • FIG. 23 shows a photomicrograph of an example of the etched surface of the n-type polycrystalline silicon substrate shown in FIG. 19, and FIG. 24 shows the result of measuring the surface irregularities of the n-type polycrystalline silicon substrate shown in FIG. 23 with a laser microscope. Indicates.
  • FIG. 25 shows the result of measuring the surface irregularities after etching of the n-type polycrystalline silicon substrate shown in FIG. 21 with a laser microscope. As shown in FIG. 23, circular recesses are formed on the surface of the n-type polycrystalline silicon substrate. However, as shown in FIGS. 24 and 25, the abrasive grain traces are formed from the surface of the n-type polycrystalline silicon substrate. It was not gone.
  • a plurality of strip-shaped masks are formed so that the angle between the surface of the n-type polycrystalline silicon substrate after the etching and the direction of the growth of the abrasive grains extends in a direction included in the range of ⁇ 5 ° to + 5 °.
  • Paste (design width per masking paste: 1300 ⁇ m, viscosity: 13 Pa ⁇ S) was placed intermittently.
  • a band-shaped opening (design width per opening: 200 ⁇ m), which is an exposed portion without the masking paste installed, was formed between adjacent masking pastes.
  • FIG. 26 (a) shows a photomicrograph of the surface of the n-type polycrystalline silicon substrate on which the masking paste is placed so that the angle formed with the direction in which the abrasive marks extend is within the range of ⁇ 5 ° to + 5 °.
  • FIG. 26 (b) shows an enlarged photograph of the micrograph of FIG. 26 (a).
  • dark portions are masking paste locations, and light portions are openings.
  • the masking paste placed so that the angle formed with the direction of the abrasive grain trace extends in the direction included in the range of ⁇ 5 ° to + 5 °. It was confirmed that the masking paste can be prevented from flowing in a direction other than the extending direction of the masking paste.
  • the masking paste was installed in the same manner as described above except that a plurality of strip-shaped masking pastes were installed so as to extend in a direction orthogonal to the direction in which the abrasive grains were extended.
  • FIG. 27 (a) shows a micrograph of the surface of the n-type polycrystalline silicon substrate on which the masking paste is placed so as to extend in a direction perpendicular to the direction of the growth of the abrasive grain traces
  • FIG. 27B Shows an enlarged photo of the micrograph.
  • dark portions are masking paste installation portions
  • light portions are openings.
  • the angle formed with the direction of extension of the abrasive grains is ⁇ Compared to the case where the masking paste is installed to extend in the direction included in the range of 5 ° to + 5 °, it is confirmed that the masking paste flows out in directions other than the masking paste extension direction and the width of the masking paste varies. It was done.
  • the parts (sample Nos. 1 to 10) were selected, and the maximum and minimum values of the widths of these ten openings were measured, and the difference between the maximum and minimum values was determined. And sample no. An average value and a standard deviation ⁇ were determined for each of the maximum value, minimum value, and difference between the maximum value and the minimum value of the widths of the openings of 1 to 10. The results are shown in Table 1.
  • any 10 openings are selected from the surface of the n-type polycrystalline silicon substrate on which the masking paste is placed so as to extend in a direction orthogonal to the extending direction of the abrasive traces, and these 10 openings ( The maximum and minimum widths of sample Nos. 11 to 20) were measured, and the difference between the maximum and minimum values was determined. And sample no. The average value and the standard deviation ⁇ were determined for each of the maximum value, the minimum value, and the difference between the maximum value and the minimum value of the widths of the openings of 11 to 20. The results are shown in Table 2.
  • Sample No. An n-type polycrystalline silicon substrate (a substrate in the example) having 1 to 10 openings and a sample No. Back electrode type solar cells were fabricated using n-type polycrystalline silicon substrates (substrates of comparative examples) each having 11 to 20 openings.
  • the substrates of the example and comparative example are placed in the oven.
  • the masking paste was dried by installing and heating at 150 ° C. for 30 minutes.
  • the masking paste was solidified by heating and baking the masking paste after drying as described above at 800 ° C. for 40 minutes.
  • a masking paste was placed on the surface on the n-type dopant diffusion region forming side so that a region different from the n-type dopant diffusion region had a plurality of openings exposed in a strip shape parallel to the n-type dopant diffusion region.
  • the masking paste is installed so that the angle formed with the direction of the abrasive mark trace extends in a direction included in the range of ⁇ 5 ° to + 5 °.
  • a masking paste was placed on the entire surface of the substrate of each of the examples and comparative examples on the side opposite to the n-type dopant diffusion region forming side.
  • substrate of an Example and a comparative example is installed in oven, a masking paste is dried by heating at 150 degreeC for 30 minutes, and a masking paste is then heated at 800 degreeC for 40 minutes, and is baked. The masking paste was solidified.
  • a passivation film made of a silicon nitride film was formed by plasma CVD on the entire surface on the formation side of the n-type dopant diffusion region and the p-type dopant diffusion region of each of the substrates of Examples and Comparative Examples.
  • a texture structure was formed by texture-etching the surface of the substrate of each of the example and comparative example on the side opposite to the passivation film forming side.
  • the texture etching was performed using an etching solution at 70 ° C. to 80 ° C. obtained by adding isopropyl alcohol to a sodium hydroxide aqueous solution having a sodium hydroxide concentration of 3 mass%.
  • an antireflection film made of a silicon nitride film was formed by the plasma CVD method on the texture structures of the substrates of the examples and comparative examples.
  • the solar cell of the example had the same short circuit current density and open circuit voltage as the solar cell of the comparative example, F. It was also confirmed that the conversion efficiency was increased and the leakage current was decreased. Therefore, the solar cell of the example can stably obtain good characteristics as compared with the solar cell of the comparative example.
  • each of the n-type dopant diffusion region and the p-type dopant diffusion region extends in the direction included in the range of ⁇ 5 ° to + 5 ° in the direction in which the abrasive marks extend. It is considered that the variation in the width of each of the n-type dopant diffusion region and the p-type dopant diffusion region was small compared to the solar cell of the comparative example.
  • the present invention can be used for a semiconductor device and a method for manufacturing the semiconductor device, and particularly preferably used for a back electrode type solar cell and a method for manufacturing the back electrode type solar cell.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Weting (AREA)

Abstract

　半導体基板（１）の表面には砥粒痕（６２）が形成されており、ドーパント拡散領域（３，５）が砥粒痕（６２）の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長する部分を有する半導体装置およびその半導体装置の製造方法である。

Description

半導体装置および半導体装置の製造方法
　本発明は、半導体装置および半導体装置の製造方法に関する。
　近年、エネルギ資源の枯渇の問題や大気中のＣＯ2の増加のような地球環境問題などからクリーンなエネルギの開発が望まれており、半導体装置の中でも特に太陽電池セルを用いた太陽光発電が新しいエネルギ源として開発、実用化され、発展の道を歩んでいる。
　太陽電池セルは、従来から、たとえば単結晶または多結晶のシリコン基板の受光面にシリコン基板の導電型と反対の導電型となる不純物を拡散することによってｐｎ接合を形成し、シリコン基板の受光面と受光面の反対側の裏面にそれぞれ電極を形成して製造された両面電極型太陽電池セルが主流となっている。また、両面電極型太陽電池セルにおいては、シリコン基板の裏面にシリコン基板と同じ導電型の不純物を高濃度で拡散することによって、裏面電界効果による高出力化を図ることも一般的となっている。
　また、シリコン基板の受光面に電極を形成せず、裏面のみに電極を形成した裏面電極型太陽電池セルについても研究開発が進められている（たとえば、特許文献１（特開２００７－４９０７９号公報）等参照）。
　以下、図２８（ａ）～図２８（ｆ）の模式的断面図を参照して、従来の裏面電極型太陽電池セルの製造方法の一例について説明する。
　まず、図２８（ａ）に示すように、マスキングペースト１０２をｎ型またはｐ型の導電型を有する半導体基板１０１の受光面側の全面にスクリーン印刷して乾燥させた後に、半導体基板１０１の裏面側には部分的に開口部１１４を設けてマスキングペースト１０２をスクリーン印刷する。
　次に、図２８（ｂ）に示すように、半導体基板１０１の裏面の開口部１１４からｎ型ドーパント１０４を拡散させることにより、ｎ型ドーパント拡散領域１０３が形成される。
　その後、半導体基板１０１の受光面側および裏面側のマスキングペースト１０２をすべて除去し、再度、図２８（ｃ）に示すように、マスキングペースト１０２を半導体基板１０１の受光面側の全面にスクリーン印刷して乾燥させた後に、半導体基板１０１の裏面側に部分的に開口部１１５を設けてマスキングペースト１０２をスクリーン印刷する。
　次に、図２８（ｄ）に示すように、半導体基板１０１の裏面の開口部１１５からｐ型ドーパント１０６を拡散させることにより、ｐ型ドーパント拡散領域１０５が形成される。
　次に、図２８（ｅ）に示すように、半導体基板１０１の受光面側の表面をテクスチャエッチングすることによってテクスチャ構造１０８を形成した後に、テクスチャ構造１０８上に反射防止膜１０９を形成するとともに、半導体基板１０１の裏面側にパッシベーション膜１０７を形成する。
　その後、図２８（ｆ）に示すように、半導体基板１０１の裏面のパッシベーション膜１０７にｎ型ドーパント拡散領域１０３およびｐ型ドーパント拡散領域１０５のそれぞれの表面を露出させる開口部を設けた後に、当該開口部を通して、ｎ型ドーパント拡散領域１０３に接触するｎ型用電極１１２を形成するとともに、ｐ型ドーパント拡散領域１０５に接触するｐ型用電極１１３を形成する。以上により、従来の裏面電極型太陽電池セルが作製される。
特開２００７－４９０７９号公報
　しかしながら、従来の裏面電極型太陽電池セルにおいては、ｎ型ドーパント拡散領域１０３およびｐ型ドーパント拡散領域１０５をそれぞれ所定の領域に形成することができず良好な特性を安定して得ることができないという問題があった。
　このような問題は、裏面電極型太陽電池セルだけの問題ではなく、両面電極型太陽電池セルなどの太陽電池セルを含む半導体装置全体の問題でもある。
　上記の事情に鑑みて、本発明の目的は、良好な特性を安定して得ることができる半導体装置および半導体装置の製造方法を提供することにある。
　本発明は、半導体基板と、半導体基板の一方の表面に設けられたドーパント拡散領域と、を備え、半導体基板の表面には砥粒痕が形成されており、ドーパント拡散領域は、砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長する部分を有する、半導体装置である。
　ここで、本発明の半導体装置において、ドーパント拡散領域は、ｎ型ドーパント拡散領域と、ｐ型ドーパント拡散領域と、を有しており、ｎ型ドーパント拡散領域上に設けられたｎ型用電極と、ｐ型ドーパント拡散領域上に設けられたｐ型用電極と、をさらに備えていることが好ましい。
　また、本発明は、半導体基板の表面に一方向に伸長する砥粒痕を形成する工程と、半導体基板の表面の一部上に砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長する部分を有するマスキングペーストを設置する工程と、半導体基板のマスキングペーストからの露出面にドーパント拡散領域を形成する工程と、を含む、半導体装置の製造方法である。
　ここで、本発明の半導体装置の製造方法において、砥粒痕を形成する工程は、半導体結晶インゴットをワイヤソーにより切断する工程を含むことが好ましい。
　また、本発明の半導体装置の製造方法は、砥粒痕を形成する工程とマスキングペーストを設置する工程との間に、半導体基板の表面をエッチングする工程を含むことが好ましい。
　本発明によれば、良好な特性を安定して得ることができる半導体装置および半導体装置の製造方法を提供することができる。
半導体結晶インゴットをワイヤソーで切断する工程の一例を図解する模式的な斜視図である。 半導体結晶インゴットが複数箇所で切断されて、半導体基板の複数枚が切り出される工程の一例を図解する模式的な斜視図である。 図１に示すワイヤソーの一例の模式的な断面図である。 図１に示すワイヤソーで半導体結晶インゴットが切断されることによって得られた半導体基板の一例の模式的な断面図である。 図４に示す半導体基板の表面のスライスダメージを除去する工程の一例を図解する模式的な断面図である。 図５に示す半導体基板の表面の一部の一例の模式的な拡大断面図である。 図５に示す半導体基板の表面の一部の一例の模式的な斜視図である。 （ａ）は半導体基板の表面にマスキングペーストを設置する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にマスキングペーストを設置する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面にｎ型ドーパント拡散領域を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にｎ型ドーパント拡散領域を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の表面にマスキングペーストを設置する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にマスキングペーストを設置する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面にｐ型ドーパント拡散領域を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にｐ型ドーパント拡散領域を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面のｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域を露出させる工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面のｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域を露出させる工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面にパッシベーション膜を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にパッシベーション膜を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の受光面にテクスチャ構造を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の受光面にテクスチャ構造を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板のテクスチャ構造上に反射防止膜を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板のテクスチャ構造上に反射防止膜を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面のパッシベーション膜にコンタクトホールを形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面のパッシベーション膜にコンタクトホールを形成する工程の一例を図解する模式的な平面図である。 （ａ）はｎ型用電極およびｐ型用電極を形成する工程の一例を図解する模式的な断面図であり、（ｂ）はｎ型用電極およびｐ型用電極を形成する工程の一例を図解する模式的な平面図である。 実施例で用いられたワイヤソーの拡大写真である。 図１８に示すワイヤソーによる切断後のｎ型多結晶シリコン基板の表面の一例の顕微鏡写真である。 図１９に示すｎ型多結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す図である。 図１８に示すワイヤソーによる切断後のｎ型多結晶シリコン基板の表面の他の一例の顕微鏡写真である。 図２１に示すｎ型多結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す図である。 図１９に示すｎ型多結晶シリコン基板のエッチング後の表面の一例の顕微鏡写真である。 図２３に示すｎ型多結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す図である。 図２１に示すｎ型多結晶シリコン基板のエッチング後の表面の凹凸をレーザー顕微鏡で測定した結果を示す図である。 （ａ）は砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長するようにマスキングペーストを設置したｎ型多結晶シリコン基板の表面の顕微鏡写真であり、（ｂ）は（ａ）の顕微鏡写真の拡大写真である。 （ａ）は砥粒痕の伸長方向と直交する方向に伸長するようにマスキングペーストを設置したｎ型多結晶シリコン基板の表面の顕微鏡写真であり、（ｂ）は（ａ）の顕微鏡写真の拡大写真である。 （ａ）～（ｆ）は、従来の裏面電極型太陽電池セルの製造方法の一例について図解する模式的な断面図である。
　以下、図１～図１７を参照して、本発明の半導体装置の製造方法の一例である実施の形態の裏面電極型太陽電池セルの製造方法について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　まず、図１の模式的斜視図に示すように、半導体結晶インゴット５０をワイヤソー５３で切断する工程を行なう。図１に示すように、ワイヤソー５３は、所定の間隔をあけて配置されたガイドローラ５１，５２の間に巻き掛けられている。その結果、ワイヤソー５３は、それぞれのガイドローラ５１，５２において、ガイドローラ５１，５２の長手方向に沿って、所定の間隔をあけて複数箇所で張られた状態となる。この状態で、ガイドローラ５１，５２が正転・逆転を繰り返すことによって、ワイヤソー５３が矢印５５の方向に往復走行を行なうことになる。
　ワイヤソー５３が矢印５５の方向に往復走行をしている状態で、半導体結晶インゴット５０を矢印５４の方向に移動させる。そして、半導体結晶インゴット５０を往復走行をしているワイヤソー５３に押し付けることによって、たとえば図２の模式的斜視図に示すように、半導体結晶インゴット５０が複数箇所で切断されて、半導体基板１の複数枚が切り出される。
　図３に、図１に示すワイヤソー５３の一例の模式的な断面図を示す。ここで、ワイヤソー５３は、芯線５３ａと、芯線５３ａの外周面にボンド材（図示せず）で固着された砥粒５３ｂと、を含んでいる。芯線５３ａとしては、たとえばピアノ線などを用いることができる。砥粒５３ｂとしてはたとえばダイヤモンド砥粒などを用いることができ、ボンド材としてはたとえば芯線５３ａの外表面にめっきされたニッケルなどを用いることができる。
　図４に、ワイヤソー５３で半導体結晶インゴット５０が切断されることによって得られた半導体基板１の一例の模式的な断面図を示す。ここで、半導体基板１の表面には、上記のワイヤソー５３を用いた半導体結晶インゴット５０の切断によってスライスダメージ１ａが生じている。
　半導体結晶インゴット５０としては、たとえば、チョクラルスキー法または鋳造法によって作製された単結晶シリコンインゴットまたは多結晶シリコンインゴットなどの結晶シリコンインゴットなどが用いられる。半導体結晶インゴット５０として結晶シリコンインゴットを用いた場合には、半導体基板１としてシリコン結晶基板を得ることができる。なお、半導体結晶インゴット５０は、ｎ型のドーパントがドープされることによって、ｎ型の導電型を有している。
　次に、図５の模式的断面図に示すように、図４に示す半導体基板１の表面のスライスダメージ１ａを除去する工程を行なう。ここで、半導体基板１としてシリコン結晶基板を用いた場合には、スライスダメージ１ａの除去は、たとえば、水酸化ナトリウム水溶液や水酸化カリウム水溶液などのアルカリ水溶液でエッチングすることなどにより行なうことができる。
　半導体基板１の大きさおよび形状は特に限定されないが、たとえば、厚さを１００μｍ以上３００μｍ以下とし、１辺の長さを１００ｍｍ以上２００ｍｍ以下とした四角形状の表面を有する半導体基板などを用いることができる。
　図６に、図５に示す半導体基板１の表面の一部の一例の模式的な拡大断面図を示す。図７に、図５に示す半導体基板１の表面の一部の一例の模式的な斜視図を示す。ここで、半導体基板１の表面には大きなうねり（図６の仮想破線；以下「ソーマーク」という）６１が形成されるとともに、ソーマーク６１よりも深さの浅い溝状の砥粒痕６２が形成されている。
　ソーマーク６１は、ワイヤソー５３を用いた半導体結晶インゴット５０の切断に起因して形成される。すなわち、図１に示すように、半導体基板１は、往復走行するワイヤソー５３に半導体結晶インゴット５０を押し付けて切断することにより得られるが、ワイヤソー５３の走行方向５５が切り替わるたびにワイヤソー５３が一時停止して線速が落ちる。これにより、ワイヤソー５３に対する半導体結晶インゴット５０の移動方向（矢印５４の方向）に沿ってワイヤソー５３による半導体結晶インゴット５０への切り込み深さが異なるため、それが大きなうねりであるソーマーク６１として半導体基板１の表面に現れる。
　また、砥粒痕６２は、ワイヤソー５３を用いた半導体結晶インゴット５０の切断時にワイヤソー５３の砥粒５３ｂによって形成された傷であり、ワイヤソー５３の走行方向５５に沿って伸長する溝状に形成される。
　なお、図６および図７には説明の便宜のため図示していないが、上記のスライスダメージ１ａの除去のためのエッチングによって半導体基板１の表面にクレーター状の窪みが形成されていてもよい。
　次に、図８（ａ）の模式的断面図に示すように、半導体基板１の受光面側の表面（受光面）の全面にマスキングペースト２を設置するとともに、半導体基板１の裏面側の表面（裏面）に開口部１４を設けるようにしてマスキングペースト２を設置する。
　ここで、マスキングペースト２は、図８（ｂ）の模式的平面図に示すように、砥粒痕（図示せず）の伸長方向（矢印５５の方向）と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長する部分を有するように設置される。これは、本発明者が鋭意検討した結果、砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長するようにマスキングペースト２を設置した場合には、その範囲外の方向に伸長するようにマスキングペースト２を設置した場合と比べて、マスキングペースト２がその伸長方向以外の方向に流れ出すのを抑制することができることを見い出したことによるものである。これにより、開口部１４は、少なくともその部分については、砥粒痕の伸長方向（矢印５５の方向）と為す角度が－５°～＋５°の範囲内に含まれる方向に安定して形成することができる。なお、本実施の形態においては、マスキングペースト２が、砥粒痕の伸長方向（矢印５５の方向）と為す角度が０°となる方向に伸長する帯状に形成された場合について説明する。
　マスキングペースト２としては、たとえば、溶剤、増粘剤、ならびに酸化シリコン前駆体および／または酸化チタン前駆体を含むものなどを用いることができる。また、マスキングペースト２としては、増粘剤を含まないものも用いることができる。
　溶剤としては、たとえば、エチレングリコール、メチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブ、ジエチルセロソルブ、セロソルブアセテート、エチレングリコールモノフェニルエーテル、メトキシエタノール、エチレングリコールモノアセテート、エチレングリコールジアセテート、ジエチレングリコール、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテルアセテート、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテルアセテート、ジエチレングリコールジメチルエーテル、ジエチレングリコールメチルエチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールアセテート、トリエチルグリコール、トリエチレングリコールモノメチルエーテル、トリエチレングリコールモノエチルエーテル、テトラエチレングリコール、液体ポリエチレングリコール、プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノブチルエーテル、１－ブトキシエトキシプロパノール、ジプロピルグリコール、ジプロピレングリコールモノメチルエーテル、ジプロピレングリコールモノエチルエーテル、トリプロピレングリコールモノメチルエーテル、ポリプロピレングリコール、トリメチレングリコール、ブタンジアール、１，５－ペンタンジアール、ヘキシレングリコール、グリセリン、グリセリルアセテート、グリセリンジアセテート、グリセリルトリアセテート、トリメチロールプロピン、１，２，６－ヘキサントリオール、１，２－プロパンジオール、１，５－ペンタンジオール、オクタンジオール、１，２－ブタンジオール、１，４－ブタンジオール、１，３－ブタンジオール、ジオキサン、トリオキサン、テトラヒドロフラン、テトラヒドロピラン、メチラール、ジエチルアセタール、メチルエチルケトン、メチルイソブチルケトン、ジエチルケトン、アセトニルアセトン、ジアセトンアルコール、ギ酸メチル、ギ酸エチル、ギ酸プロピル、酢酸メチル、酢酸エチルを単独でまたは２種以上併用して用いることができる。
　増粘剤としては、エチルセルロース、ポリビニルピロリドンまたは双方の混合物を用いることが望ましいが、様々な品質および特性のベントナイト、様々な極性溶剤混合物用の一般に無機のレオロジー添加剤、ニトロセルロースおよびその他のセルロース化合物、デンプン、ゼラチン、アルギン酸、高分散性非晶質ケイ酸（Ａｅｒｏｓｉｌ（登録商標））、ポリビニルブチラール（Ｍｏｗｉｔａｌ（登録商標））、ナトリウムカルボキシメチルセルロース（ｖｉｖｉｓｔａｒ）、熱可塑性ポリアミド樹脂（Ｅｕｒｅｌｏｎ（登録商標））、有機ヒマシ油誘導体（Ｔｈｉｘｉｎ　Ｒ（登録商標））、ジアミド・ワックス（Ｔｈｉｘａｔｒｏｌ　ｐｌｕｓ（登録商標））、膨潤ポリアクリル酸塩（Ｒｈｅｏｌａｔｅ（登録商標））、ポリエーテル尿素－ポリウレタン、ポリエーテル－ポリオールなどを用いることもできる。
　酸化シリコン前駆体としては、たとえば、ＴＥＯＳ（テトラエチルオルソシリケート）のような一般式Ｒ1’ nＳｉ（ＯＲ1）4-n（Ｒ1’はメチル、エチルまたはフェニルを示し、Ｒ1はメチル、エチル、ｎ－プロピルまたはｉ－プロピルを示し、ｎは０、１または２を示す。）で示される物質を用いることができる。
　酸化チタン前駆体には、たとえば、Ｔｉ（ＯＨ）4のほか、ＴＰＴ（テトライソプロポキシチタン）のようなＲ2’ nＴｉ（ＯＲ2）4-nで示される物質（Ｒ2’はメチル、エチルまたはフェニルを示し、Ｒ2はメチル、エチル、ｎ－プロピルまたはｉ－プロピルを示し、ｎは０、１または２を示す。）であり、その他、ＴｉＣｌ4、ＴｉＦ4およびＴｉＯＳＯ4なども含まれる。
　増粘剤を用いる場合には、増粘剤としては、たとえば、ヒマシ油、ベントナイト、ニトロセルロース、エチルセルロース、ポリビニルピロリドン、デンプン、ゼラチン、アルギン酸、非晶質ケイ酸、ポリビニルブチラール、ナトリウムカルボキシメチルセルロース、ポリアミド樹脂、有機ヒマシ油誘導体、ジアミド・ワックス、膨潤ポリアクリル酸塩、ポリエーテル尿素－ポリウレタン、ポリエーテル－ポリオールなどを単独でまたは２種以上を併用して用いることができる。
　マスキングペースト２の設置方法は、特に限定されず、たとえば従来から公知の塗布方法などを用いることができる。
　その後、半導体基板１の受光面および裏面にそれぞれ設置されたマスキングペースト２を乾燥させる。
　マスキングペースト２の乾燥方法としては、たとえばマスキングペースト２の設置後の半導体基板１をオーブン内に設置し、たとえば３００℃程度の温度でたとえば数十分間の時間マスキングペースト２を加熱することにより行なうことができる。
　そして、上記のようにして乾燥させた後のマスキングペースト２を焼成することによって、マスキングペースト２を固化させる。マスキングペースト２の焼成は、たとえば８００℃以上１０００℃以下の温度でたとえば１０分間以上６０分間以下の時間マスキングペースト２を加熱することにより行なうことができる。
　次に、図９（ａ）の模式的断面図に示すように、ｎ型ドーパント含有ガス４を流すことによって、半導体基板１の裏面側の開口部１４から露出している半導体基板１の裏面にｎ型ドーパントを拡散させてｎ型ドーパント拡散領域３を形成する。これにより、図９（ｂ）の模式的平面図に示すように、ｎ型ドーパント拡散領域３は、砥粒痕の伸長方向（矢印５５の方向）と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長する帯状に形成される。なお、ｎ型ドーパント含有ガス４としては、たとえばｎ型ドーパントであるリンを含むＰＯＣｌ3などを用いることができる。また、ｎ型ドーパント拡散領域３は、半導体基板１よりもｎ型ドーパント濃度が高い領域である。
　その後、半導体基板１の受光面および裏面のそれぞれのマスキングペースト２を一旦すべて除去する。マスキングペースト２の除去は、たとえば、マスキングペースト２が設置された半導体基板１をフッ酸水溶液中に浸漬させることなどにより行なうことができる。
　次に、図１０（ａ）の模式的断面図に示すように、半導体基板１の受光面側の表面（受光面）の全面にマスキングペースト２を設置するとともに、半導体基板１の裏面側の表面（裏面）に開口部１５を設けるようにしてマスキングペースト２を設置する。開口部１５は開口部１４とは異なる箇所に形成される。
　ここで、マスキングペースト２は、図１０（ｂ）の模式的平面図に示すように、砥粒痕（図示せず）の伸長方向（矢印５５の方向）と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長する部分を有するように設置される。これにより、少なくともその部分については、開口部１５は、砥粒痕の伸長方向（矢印５５の方向）と為す角度が－５°～＋５°の範囲内に含まれる方向に安定して形成することができる。なお、本実施の形態においては、マスキングペースト２が、砥粒痕の伸長方向（矢印５５の方向）と為す角度が０°となる方向に伸長する帯状に形成された場合について説明する。
　そして、半導体基板１の受光面および裏面にそれぞれ塗布されたマスキングペースト２を乾燥させた後に、マスキングペースト２を焼成することによって、マスキングペースト２を固化させる。
　次に、図１１（ａ）の模式的断面図に示すように、ｐ型ドーパント含有ガス６を流すことによって、半導体基板１の裏面側の開口部１５から露出している半導体基板１の裏面にｐ型ドーパントを拡散させてｐ型ドーパント拡散領域５を形成する。これにより、図１１（ｂ）の模式的平面図に示すように、ｐ型ドーパント拡散領域５は、砥粒痕の伸長方向（矢印５５の方向）と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長する帯状に形成される。なお、ｐ型ドーパント含有ガス６としては、たとえばｐ型ドーパントであるボロンを含むＢＢｒ3などを用いることができる。
　次に、図１２（ａ）の模式的断面図および図１２（ｂ）の模式的平面図に示すように、半導体基板１の受光面および裏面のそれぞれのマスキングペースト２をすべて除去する。これにより、半導体基板１の受光面全面および裏面全面が露出して、半導体基板１の裏面に砥粒痕の伸長方向（矢印５５の方向）と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長する帯状のｎ型ドーパント拡散領域３およびｐ型ドーパント拡散領域５をそれぞれ露出させることができる。
　次に、図１３（ａ）の模式的断面図および図１３（ｂ）の模式的平面図に示すように、半導体基板１の裏面上にパッシベーション膜７を形成する。パッシベーション膜７としては、たとえば、酸化シリコン膜、窒化シリコン膜または酸化シリコン膜と窒化シリコン膜との積層体などを用いることができる。パッシベーション膜７は、たとえば、プラズマＣＶＤ法などにより形成することができる。
　次に、図１４（ａ）の模式的断面図および図１４（ｂ）の模式的平面図に示すように、半導体基板１のパッシベーション膜７が形成されている側と反対側となる受光面をテクスチャエッチングすることによってテクスチャ構造８を形成する。テクスチャ構造８を形成するためのテクスチャエッチングは、半導体基板１の他方の表面に形成されたパッシベーション膜７をエッチングマスクとして用いることによって行なうことができる。テクスチャエッチングは、半導体基板１がシリコン結晶基板からなる場合には、たとえば水酸化ナトリウムまたは水酸化カリウムなどのアルカリ水溶液にイソプロピルアルコールを添加した液をたとえば７０℃以上８０℃以下に加熱したエッチング液を用いて半導体基板１の受光面をエッチングすることによって行なうことができる。
　次に、図１５（ａ）の模式的断面図および図１５（ｂ）の模式的平面図に示すように、半導体基板１のテクスチャ構造８上に反射防止膜９を形成する。反射防止膜９としては、たとえば、酸化シリコン膜、窒化シリコン膜または酸化シリコン膜と窒化シリコン膜との積層体などを用いることができる。反射防止膜９は、たとえば、プラズマＣＶＤ法などにより形成することができる。
　次に、図１６（ａ）の模式的断面図および図１６（ｂ）の模式的平面図に示すように、パッシベーション膜７の一部を除去することによってコンタクトホール１０およびコンタクトホール１１を形成して、コンタクトホール１０からｎ型ドーパント拡散領域３の一部を露出させるとともに、コンタクトホール１１からｐ型ドーパント拡散領域５の一部を露出させる。
　コンタクトホール１０，１１は、たとえば、パッシベーション膜７上にフォトリソグラフィ技術を用いてコンタクトホール１０，１１のそれぞれの形成箇所に対応する部分に開口部を有するレジストパターンを形成した後に、レジストパターンの開口部からパッシベーション膜７をエッチングにより除去する方法などにより形成することができる。
　次に、図１７（ａ）の模式的断面図および図１７（ｂ）の模式的平面図に示すように、コンタクトホール１０を通してｎ型ドーパント拡散領域３に電気的に接続されるｎ型用電極１２を形成するとともに、コンタクトホール１１を通してｐ型ドーパント拡散領域５に電気的に接続されるｐ型用電極１３を形成する。ここで、ｎ型用電極１２およびｐ型用電極１３としては、たとえば、銀などの金属からなる電極を用いることができる。以上により、本実施の形態における裏面電極型太陽電池セルを作製することができる。
　以上のように、本実施の形態においては、上記のように、砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長する部分を有するようにマスキングペースト２を設置することができるため、少なくともその部分については、砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に開口部１４，１５を安定した形状に形成することができる。
　これにより、本実施の形態においては、開口部１４，１５のそれぞれに形成されるｎ型ドーパント拡散領域３およびｐ型ドーパント拡散領域５もそれぞれ所望の形状に安定して形成することができるため、裏面電極型太陽電池セルの特性を安定して良好なものとすることができる。
　なお、上記の実施の形態は、ｎ型の導電型を有する半導体結晶インゴットで説明を行なったが、半導体結晶インゴットはｐ型の導電型を有していてもよい。
　また、本発明は、裏面電極型太陽電池セルに限定されるものではなく、半導体基板の受光面と裏面にそれぞれ電極を形成して製造された両面電極型太陽電池セルなどのあらゆる構成の太陽電池セルを含む半導体装置に適用することもできる。
　＜マスキングペーストの設置＞
　まず、鋳造法によって形成したｎ型多結晶シリコンインゴットを、往復走行を行なっているワイヤソー（図１８の拡大写真に示す形状を有する）に押し付けて切断した。これにより、１辺がそれぞれ１２６ｍｍの擬似正方形状の受光面および裏面に一方向に伸長する溝からなる砥粒痕が形成され、厚さが２００μｍのｎ型多結晶シリコン基板を複数枚形成した。ここで、図１８に示されるワイヤソーは、断面直径１２０μｍのピアノ線の外周面にめっきされたニッケルで粒径３０μｍ以下のダイヤモンド砥粒を固着して作製したものを用いた。
　図１９に上記のワイヤソーによる切断後のｎ型多結晶シリコン基板の表面の一例の顕微鏡写真を示し、図２０に図１９に示すｎ型多結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す。なお、図２０の横軸はｎ型多結晶シリコン基板の表面の幅（最大幅：１０ｍｍ）を示し、図２０の縦軸はｎ型多結晶シリコン基板の表面の厚さ（最大厚さ：１０μｍ）を示している。
　図２１に上記のワイヤソーによる切断後のｎ型多結晶シリコン基板の表面の他の一例の顕微鏡写真を示し、図２２に図２１に示すｎ型多結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す。なお、図２２の横軸はｎ型多結晶シリコン基板の表面の幅（最大幅：１０ｍｍ）を示し、図２２の縦軸はｎ型多結晶シリコン基板の表面の厚さ（最大厚さ：１０μｍ）を示している。
　図１９～図２２に示すように、ｎ型多結晶シリコン基板の表面にはワイヤソーへのｎ型多結晶シリコンインゴットの押し付け方向に沿って形成された大きなうねりであるソーマークと、ワイヤソーの走行方向に沿ってソーマークに形成された溝状の砥粒痕（図１９および図２１の縦筋）と、が形成されていることが確認された。
　次に、上記のようにして形成したｎ型多結晶シリコン基板の表面を水酸化ナトリウム濃度が４８質量％の水酸化ナトリウム水溶液（水５２ｇに対して水酸化ナトリウム４８ｇ）で３０μｍの深さにエッチングすることによって、ｎ型多結晶シリコン基板の表面のスライスダメージを除去した。
　図２３に図１９に示すｎ型多結晶シリコン基板のエッチング後の表面の一例の顕微鏡写真を示し、図２４に図２３に示すｎ型多結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す。図２５に図２１に示すｎ型多結晶シリコン基板のエッチング後の表面の凹凸をレーザー顕微鏡で測定した結果を示す。図２３に示すように、ｎ型多結晶シリコン基板の表面には円形状の窪みが形成されているが、図２４および図２５に示すように砥粒痕はｎ型多結晶シリコン基板の表面から消えていなかった。
　次に、上記のエッチング後のｎ型多結晶シリコン基板の表面に砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長するように複数の帯状のマスキングペースト（マスキングペーストの１本当たりの設計幅：１３００μｍ、粘度：１３Ｐａ・Ｓ）を間欠的に設置した。これにより、隣り合うマスキングペーストの間には、マスキングペーストが設置されずに露出している部分である帯状の開口部（開口部１本当たりの設計幅：２００μｍ）が形成された。
　図２６（ａ）に砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長するようにマスキングペーストを設置したｎ型多結晶シリコン基板の表面の顕微鏡写真を示し、図２６（ｂ）に図２６（ａ）の顕微鏡写真の拡大写真を示す。図２６（ａ）および図２６（ｂ）において、色の濃い箇所がマスキングペーストの設置箇所であり、色の薄い部分が開口部である。
　図２６（ａ）および図２６（ｂ）に示すように、砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長するようにして設置したマスキングペーストについては、マスキングペーストの伸長方向以外の方向にマスキングペーストが流れ出すのを抑制することができることが確認された。
　砥粒痕の伸長方向と直交する方向に伸長するように複数の帯状のマスキングペーストを設置したこと以外は上記と同様にしてマスキングペーストを設置した。
　図２７（ａ）に砥粒痕の伸長方向と直交する方向に伸長するようにマスキングペーストを設置したｎ型多結晶シリコン基板の表面の顕微鏡写真を示し、図２７（ｂ）に図２７（ａ）の顕微鏡写真の拡大写真を示す。図２７（ａ）および図２７（ｂ）において、色の濃い箇所がマスキングペーストの設置箇所であり、色の薄い部分が開口部である。
　図２７（ａ）および図２７（ｂ）に示すように、砥粒痕の伸長方向と直交する方向に伸長するようにして設置したマスキングペーストについては、砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長するようにマスキングペーストを設置した場合と比べて、マスキングペーストの伸長方向以外の方向にマスキングペーストが流れ出し、マスキングペーストの幅がばらつくことが確認された。
　また、砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長するようにマスキングペーストを設置したｎ型多結晶シリコン基板の表面から任意の１０本の開口部（サンプルＮｏ．１～１０）を選択して、これら１０本の開口部の幅の最大値と最小値とを測定し、その最大値と最小値との差を求めた。そして、サンプルＮｏ．１～１０の開口部の幅の最大値、最小値および最大値と最小値との差のそれぞれについて、平均値および標準偏差σを求めた。その結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、サンプルＮｏ．１～１０の開口部の幅の最大値、最小値および最大値と最小値との差の平均値はそれぞれ１７８、２１６および３９であって、標準偏差σはそれぞれ１５、１０および１４であった。
　一方、砥粒痕の伸長方向と直交する方向に伸長するようにマスキングペーストを設置したｎ型多結晶シリコン基板の表面から任意の１０本の開口部を選択して、これら１０本の開口部（サンプルＮｏ．１１～２０）の幅の最大値と最小値とを測定し、その最大値と最小値との差を求めた。そして、サンプルＮｏ．１１～２０の開口部の幅の最大値、最小値および最大値と最小値との差のそれぞれについて、平均値および標準偏差σを求めた。その結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２に示すように、サンプルＮｏ．１１～２０の開口部の幅の最大値、最小値および最大値と最小値との差の平均値はそれぞれ１５２、２１９および６７であって、標準偏差σはそれぞれ２８、２０および２７であった。
　したがって、表１および表２に示すように、砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長するようにマスキングペーストを設置した場合には、砥粒痕の伸長方向と直交する方向に伸長するようにマスキングペーストを設置した場合と比較して、マスキングペーストの幅の設計値からのばらつきを抑えることができることが確認された。
　＜裏面電極型太陽電池セルの作製と評価＞
　サンプルＮｏ．１～１０の開口部を有するｎ型多結晶シリコン基板（実施例の基板）およびサンプルＮｏ．１１～２０の開口部を有するｎ型多結晶シリコン基板（比較例の基板）をそれぞれ用いて裏面電極型太陽電池セルを作製した。
　具体的には、まず、実施例および比較例のそれぞれの基板のマスキングペーストの設置側とは反対側の表面全面にマスキングペーストを設置した後に、実施例および比較例のそれぞれの基板をオーブン内に設置し、１５０℃で３０分間加熱することによりマスキングペーストを乾燥させた。
　次に、上記のようにして乾燥させた後のマスキングペーストを８００℃で４０分間加熱して焼成することによってマスキングペーストを固化させた。
　次に、マスキングペーストを固化させた後の実施例および比較例のそれぞれの基板にＰＯＣｌ3を流すことによって、実施例および比較例のそれぞれの基板の上記開口部にリンを拡散させてｎ型ドーパント拡散領域を形成した。
　次に、実施例および比較例のそれぞれの基板をフッ酸水溶液中に浸漬させることにより実施例および比較例のそれぞれの基板のマスキングペーストをすべて除去した。
　次に、ｎ型ドーパント拡散領域形成側の表面にｎ型ドーパント拡散領域とは異なる領域がｎ型ドーパント拡散領域と平行な帯状に露出してなる開口部を複数有するようにマスキングペーストを設置した。ここで、マスキングペーストは、実施例の基板においては、砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長するように設置され、比較例の基板においては、砥粒痕の伸長方向と直交する方向に伸長するように設置された。
　また、実施例および比較例のそれぞれの基板のｎ型ドーパント拡散領域形成側とは反対側の表面全面にもマスキングペーストを設置した。
　そして、実施例および比較例のそれぞれの基板をオーブン内に設置し、１５０℃で３０分間加熱することによりマスキングペーストを乾燥させ、その後、マスキングペーストを８００℃で４０分間加熱して焼成することによってマスキングペーストを固化させた。
　次に、実施例および比較例のそれぞれの基板にＢＢｒ3を流すことによって、実施例および比較例のそれぞれの基板の上記開口部にボロンを拡散させてｐ型ドーパント拡散領域を形成した。
　次に、実施例および比較例のそれぞれの基板をフッ酸水溶液中に浸漬させることにより実施例および比較例のそれぞれの基板のマスキングペーストをすべて除去した。
　次に、実施例および比較例のそれぞれの基板のｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域の形成側の表面全面にプラズマＣＶＤ法により窒化シリコン膜からなるパッシベーション膜を形成した。
　次に、実施例および比較例のそれぞれの基板のパッシベーション膜形成側とは反対側の表面をテクスチャエッチングすることによってテクスチャ構造を形成した。ここで、テクスチャエッチングは、水酸化ナトリウム濃度が３質量％の水酸化ナトリウム水溶液にイソプロピルアルコールを添加した７０℃～８０℃のエッチング液を用いて行なった。
　次に、実施例および比較例のそれぞれの基板のテクスチャ構造上にプラズマＣＶＤ法により窒化シリコン膜からなる反射防止膜を形成した。
　次に、実施例および比較例のそれぞれの基板のパッシベーション膜の一部を帯状に除去することによって、コンタクトホールを形成し、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域のそれぞれの一部を露出させた。
　その後、実施例および比較例のそれぞれの基板のコンタクトホールを埋めるようにして市販の銀ペーストを塗布し、乾燥させ、６００℃で２０分間加熱することによって銀ペーストを焼成し、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域にそれぞれ接する銀電極を形成した。以上により、実施例および比較例のそれぞれの基板を用いた裏面電極型太陽電池セルが作製された。
　そして、実施例の基板を用いて作製された裏面電極型太陽電池セル（実施例の太陽電池セル）および比較例の基板を用いて作製された裏面電極型太陽電池セル（比較例の太陽電池セル）のそれぞれに、ソーラシミュレータを用いて擬似太陽光を照射し、電流－電圧（ＩＶ）特性を測定して、短絡電流密度、開放電圧、Ｆ．Ｆ．（Fill　Factor）、変換効率およびリーク電流を測定した。その結果を表３に示す。なお、表３においては、比較例の太陽電池セルの短絡電流密度、開放電圧、Ｆ．Ｆ．、変換効率およびリーク電流の値をそれぞれ１００としたときの実施例の太陽電池セルの短絡電流密度、開放電圧、Ｆ．Ｆ．、変換効率およびリーク電流の値がそれぞれ相対値で表わされている。
Figure JPOXMLDOC01-appb-T000003
　表３に示すように、実施例の太陽電池セルは、比較例の太陽電池セルと比較して、短絡電流密度および開放電圧は同等であったものの、Ｆ．Ｆ．および変換効率が高くなり、リーク電流が低くなることが確認された。したがって、実施例の太陽電池セルは、比較例の太陽電池セルと比較して、良好な特性を安定して得ることができる。
　これは、実施例の太陽電池セルにおいては、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域をそれぞれ砥粒痕の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長する帯状に安定して形成することができるため、比較例の太陽電池セルと比べて、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域のそれぞれの幅のばらつきが小さかったことによるものと考えられる。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明は、半導体装置および半導体装置の製造方法に利用することができ、特に裏面電極型太陽電池セルおよび裏面電極型太陽電池セルの製造方法に好適に利用することができる。
　１，１０１　半導体基板、１ａ　スライスダメージ、２，１０２　マスキングペースト、３，１０３　ｎ型ドーパント拡散領域、４，１０４　ｎ型ドーパント含有ガス、５，１０５　ｐ型ドーパント拡散領域、６，１０６　ｐ型ドーパント含有ガス、７，１０７　パッシベーション膜、８，１０８　テクスチャ構造、９，１０９　反射防止膜、１０，１１　コンタクトホール、１２，１１２　ｎ型用電極、１３，１１３　ｐ型用電極、１４，１５，１１４，１１５　開口部、５０　半導体結晶インゴット、５１，５２　ガイドローラ、５３　ワイヤソー、５３ａ　芯線、５３ｂ　砥粒、５４，５５　矢印、６１　ソーマーク、６２　砥粒痕。

Claims (5)

  1. 　半導体基板（１）と、
    　前記半導体基板（１）の一方の表面に設けられたドーパント拡散領域（３，５）と、を備え、
    　前記半導体基板（１）の前記表面には砥粒痕（６２）が形成されており、
    　前記ドーパント拡散領域（３，５）は、前記砥粒痕（６２）の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長する部分を有する、半導体装置。
  2. 　前記ドーパント拡散領域（３，５）は、ｎ型ドーパント拡散領域（３）と、ｐ型ドーパント拡散領域（５）と、を有しており、
    　前記ｎ型ドーパント拡散領域（３）上に設けられたｎ型用電極（１２）と、
    　前記ｐ型ドーパント拡散領域（５）上に設けられたｐ型用電極（１３）と、をさらに備えた、請求項１に記載の半導体装置。
  3. 　半導体基板（１）の表面に一方向に伸長する砥粒痕（６２）を形成する工程と、
    　前記半導体基板（１）の前記表面の一部上に前記砥粒痕（６２）の伸長方向と為す角度が－５°～＋５°の範囲内に含まれる方向に伸長する部分を有するマスキングペースト（２）を設置する工程と、
    　前記半導体基板（１）の前記マスキングペースト（２）からの露出面にドーパント拡散領域（３，５）を形成する工程と、を含む、半導体装置の製造方法。
  4. 　前記砥粒痕（６２）を形成する工程は、半導体結晶インゴット（５０）をワイヤソー（５３）により切断する工程を含む、請求項３に記載の半導体装置の製造方法。
  5. 　前記砥粒痕（６２）を形成する工程と前記マスキングペースト（２）を設置する工程との間に、前記半導体基板（１）の前記表面をエッチングする工程を含む、請求項３または４に記載の半導体装置の製造方法。
PCT/JP2011/061051 2010-05-21 2011-05-13 半導体装置および半導体装置の製造方法 WO2011145521A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP11783455.6A EP2573822B1 (en) 2010-05-21 2011-05-13 Semiconductor device, and method for producing semiconductor device
US13/699,397 US9130101B2 (en) 2010-05-21 2011-05-13 Semiconductor device and method for manufacturing semiconductor device
CN201180030241.5A CN102939664B (zh) 2010-05-21 2011-05-13 半导体装置及半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010117465A JP4831709B2 (ja) 2010-05-21 2010-05-21 半導体装置および半導体装置の製造方法
JP2010-117465 2010-05-21

Publications (1)

Publication Number Publication Date
WO2011145521A1 true WO2011145521A1 (ja) 2011-11-24

Family

ID=44991627

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/061051 WO2011145521A1 (ja) 2010-05-21 2011-05-13 半導体装置および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9130101B2 (ja)
EP (1) EP2573822B1 (ja)
JP (1) JP4831709B2 (ja)
CN (1) CN102939664B (ja)
TW (1) TWI415285B (ja)
WO (1) WO2011145521A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069672A1 (ja) * 2011-11-11 2013-05-16 シャープ株式会社 半導体装置および半導体装置の製造方法
WO2014126117A1 (ja) * 2013-02-12 2014-08-21 日立化成株式会社 バリア層形成用組成物、バリア層付き半導体基板、太陽電池用基板の製造方法及び太陽電池素子の製造方法
WO2016051993A1 (ja) * 2014-10-02 2016-04-07 シャープ株式会社 光電変換素子および光電変換素子の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102674774B1 (ko) * 2016-11-07 2024-06-12 신에쓰 가가꾸 고교 가부시끼가이샤 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310830A (ja) * 2004-04-16 2005-11-04 Sharp Corp 太陽電池および太陽電池の製造方法
JP2007049079A (ja) 2005-08-12 2007-02-22 Sharp Corp マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法
WO2009041266A1 (ja) * 2007-09-28 2009-04-02 Sharp Kabushiki Kaisha 太陽電池用ウエハの製造方法
JP2009142912A (ja) * 2007-12-11 2009-07-02 Shin Etsu Handotai Co Ltd ワイヤソーによるワークの切断方法およびワイヤソー

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3009841A (en) * 1959-03-06 1961-11-21 Westinghouse Electric Corp Preparation of semiconductor devices having uniform junctions
US3396456A (en) * 1966-05-12 1968-08-13 Int Rectifier Corp Process for diffusion of contoured junction
JPS56130914A (en) 1980-03-17 1981-10-14 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
US6596604B1 (en) * 2002-07-22 2003-07-22 Atmel Corporation Method of preventing shift of alignment marks during rapid thermal processing
JP4481869B2 (ja) * 2005-04-26 2010-06-16 信越半導体株式会社 太陽電池の製造方法及び太陽電池並びに半導体装置の製造方法
EP1923906A1 (en) 2005-08-12 2008-05-21 Sharp Kabushiki Kaisha Masking paste, method for producing same, and method for manufacturing solar cell using masking paste
CN106409970A (zh) * 2005-12-21 2017-02-15 太阳能公司 背面触点太阳能电池及制造方法
US7928015B2 (en) * 2006-12-12 2011-04-19 Palo Alto Research Center Incorporated Solar cell fabrication using extruded dopant-bearing materials
JP5003696B2 (ja) * 2009-02-04 2012-08-15 住友電気工業株式会社 Ｉｉｉ族窒化物基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310830A (ja) * 2004-04-16 2005-11-04 Sharp Corp 太陽電池および太陽電池の製造方法
JP2007049079A (ja) 2005-08-12 2007-02-22 Sharp Corp マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法
WO2009041266A1 (ja) * 2007-09-28 2009-04-02 Sharp Kabushiki Kaisha 太陽電池用ウエハの製造方法
JP2009142912A (ja) * 2007-12-11 2009-07-02 Shin Etsu Handotai Co Ltd ワイヤソーによるワークの切断方法およびワイヤソー

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069672A1 (ja) * 2011-11-11 2013-05-16 シャープ株式会社 半導体装置および半導体装置の製造方法
JP2013105818A (ja) * 2011-11-11 2013-05-30 Sharp Corp 半導体装置および半導体装置の製造方法
US9214430B2 (en) 2011-11-11 2015-12-15 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
WO2014126117A1 (ja) * 2013-02-12 2014-08-21 日立化成株式会社 バリア層形成用組成物、バリア層付き半導体基板、太陽電池用基板の製造方法及び太陽電池素子の製造方法
CN104969364A (zh) * 2013-02-12 2015-10-07 日立化成株式会社 阻挡层形成用组合物、带有阻挡层的半导体基板、太阳能电池用基板的制造方法以及太阳能电池元件的制造方法
JPWO2014126117A1 (ja) * 2013-02-12 2017-02-02 日立化成株式会社 バリア層形成用組成物、バリア層付き半導体基板、太陽電池用基板の製造方法及び太陽電池素子の製造方法
WO2016051993A1 (ja) * 2014-10-02 2016-04-07 シャープ株式会社 光電変換素子および光電変換素子の製造方法
JP2016076508A (ja) * 2014-10-02 2016-05-12 シャープ株式会社 光電変換素子および光電変換素子の製造方法

Also Published As

Publication number Publication date
EP2573822A4 (en) 2014-11-26
US20130069209A1 (en) 2013-03-21
EP2573822B1 (en) 2018-12-19
TW201203593A (en) 2012-01-16
JP2011243932A (ja) 2011-12-01
CN102939664B (zh) 2016-03-30
JP4831709B2 (ja) 2011-12-07
EP2573822A1 (en) 2013-03-27
US9130101B2 (en) 2015-09-08
TWI415285B (zh) 2013-11-11
CN102939664A (zh) 2013-02-20

Similar Documents

Publication Publication Date Title
WO2013002060A1 (ja) 太陽電池用ウエハ、太陽電池およびその製造方法
WO2010101054A1 (ja) 半導体装置の製造方法
EP2395544A1 (en) Semiconductor device producing method and semiconductor device
JP5271189B2 (ja) 裏面電極型太陽電池セルの製造方法
JP4684056B2 (ja) 太陽電池の製造方法
JP4827550B2 (ja) 太陽電池の製造方法
JP2010267787A (ja) 半導体装置の製造方法
JP4831709B2 (ja) 半導体装置および半導体装置の製造方法
WO2010110106A1 (ja) 光電変換素子の製造方法および光電変換素子
WO2013002061A1 (ja) 太陽電池用ウエハ、太陽電池およびその製造方法
JP2010205965A (ja) 半導体装置の製造方法
JP5636760B2 (ja) シリコンウエハ、半導体装置、シリコンウエハの製造方法および半導体装置の製造方法
JP5221738B2 (ja) 半導体装置および半導体装置の製造方法
JP2010157654A (ja) 半導体装置の製造方法
JP2008244282A (ja) 光電変換素子およびその製造方法
TW201630206A (zh) 太陽能電池以及其製造方法
JP2011029553A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180030241.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11783455

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13699397

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2011783455

Country of ref document: EP