JP4831709B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4831709B2
JP4831709B2 JP2010117465A JP2010117465A JP4831709B2 JP 4831709 B2 JP4831709 B2 JP 4831709B2 JP 2010117465 A JP2010117465 A JP 2010117465A JP 2010117465 A JP2010117465 A JP 2010117465A JP 4831709 B2 JP4831709 B2 JP 4831709B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
diffusion region
dopant diffusion
type
masking paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010117465A
Other languages
English (en)
Other versions
JP2011243932A (ja
Inventor
健治 藤田
康志 舩越
宏幸 岡
諭 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010117465A priority Critical patent/JP4831709B2/ja
Priority to EP11783455.6A priority patent/EP2573822B1/en
Priority to CN201180030241.5A priority patent/CN102939664B/zh
Priority to US13/699,397 priority patent/US9130101B2/en
Priority to PCT/JP2011/061051 priority patent/WO2011145521A1/ja
Priority to TW100117469A priority patent/TWI415285B/zh
Publication of JP2011243932A publication Critical patent/JP2011243932A/ja
Application granted granted Critical
Publication of JP4831709B2 publication Critical patent/JP4831709B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B24B27/0633—Grinders for cutting-off using a cutting wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
近年、エネルギ資源の枯渇の問題や大気中のＣＯ2の増加のような地球環境問題などからクリーンなエネルギの開発が望まれており、半導体装置の中でも特に太陽電池セルを用いた太陽光発電が新しいエネルギ源として開発、実用化され、発展の道を歩んでいる。
太陽電池セルは、従来から、たとえば単結晶または多結晶のシリコン基板の受光面にシリコン基板の導電型と反対の導電型となる不純物を拡散することによってｐｎ接合を形成し、シリコン基板の受光面と受光面の反対側の裏面にそれぞれ電極を形成して製造された両面電極型太陽電池セルが主流となっている。また、両面電極型太陽電池セルにおいては、シリコン基板の裏面にシリコン基板と同じ導電型の不純物を高濃度で拡散することによって、裏面電界効果による高出力化を図ることも一般的となっている。
また、シリコン基板の受光面に電極を形成せず、裏面のみに電極を形成した裏面電極型太陽電池セルについても研究開発が進められている（たとえば、特許文献１等参照）。
以下、図２８（ａ）〜図２８（ｆ）の模式的断面図を参照して、従来の裏面電極型太陽電池セルの製造方法の一例について説明する。
まず、図２８（ａ）に示すように、マスキングペースト１０２をｎ型またはｐ型の導電型を有する半導体基板１０１の受光面側の全面にスクリーン印刷して乾燥させた後に、半導体基板１０１の裏面側には部分的に開口部１１４を設けてマスキングペースト１０２をスクリーン印刷する。
次に、図２８（ｂ）に示すように、半導体基板１０１の裏面の開口部１１４からｎ型ドーパント１０４を拡散させることにより、ｎ型ドーパント拡散領域１０３が形成される。
その後、半導体基板１０１の受光面側および裏面側のマスキングペースト１０２をすべて除去し、再度、図２８（ｃ）に示すように、マスキングペースト１０２を半導体基板１０１の受光面側の全面にスクリーン印刷して乾燥させた後に、半導体基板１０１の裏面側に部分的に開口部１１５を設けてマスキングペースト１０２をスクリーン印刷する。
次に、図２８（ｄ）に示すように、半導体基板１０１の裏面の開口部１１５からｐ型ドーパント１０６を拡散させることにより、ｐ型ドーパント拡散領域１０５が形成される。
次に、図２８（ｅ）に示すように、半導体基板１０１の受光面側の表面をテクスチャエッチングすることによってテクスチャ構造１０８を形成した後に、テクスチャ構造１０８上に反射防止膜１０９を形成するとともに、半導体基板１０１の裏面側にパッシベーション膜１０７を形成する。
その後、図２８（ｆ）に示すように、半導体基板１０１の裏面のパッシベーション膜１０７にｎ型ドーパント拡散領域１０３およびｐ型ドーパント拡散領域１０５のそれぞれの表面を露出させる開口部を設けた後に、当該開口部を通して、ｎ型ドーパント拡散領域１０３に接触するｎ型用電極１１２を形成するとともに、ｐ型ドーパント拡散領域１０５に接触するｐ型用電極１１３を形成する。以上により、従来の裏面電極型太陽電池セルが作製される。
特開２００７−４９０７９号公報
しかしながら、従来の裏面電極型太陽電池セルにおいては、ｎ型ドーパント拡散領域１０３およびｐ型ドーパント拡散領域１０５をそれぞれ所定の領域に形成することができず良好な特性を安定して得ることができないという問題があった。
このような問題は、裏面電極型太陽電池セルだけの問題ではなく、両面電極型太陽電池セルなどの太陽電池セルを含む半導体装置全体の問題でもある。
上記の事情に鑑みて、本発明の目的は、良好な特性を安定して得ることができる半導体装置および半導体装置の製造方法を提供することにある。
本発明は、半導体基板と、半導体基板の一方の表面に設けられたドーパント拡散領域と、を備え、半導体基板の表面には砥粒痕が形成されており、ドーパント拡散領域は、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有する、半導体装置である。
ここで、本発明の半導体装置において、ドーパント拡散領域は、ｎ型ドーパント拡散領域と、ｐ型ドーパント拡散領域と、を有しており、ｎ型ドーパント拡散領域上に設けられたｎ型用電極と、ｐ型ドーパント拡散領域上に設けられたｐ型用電極と、をさらに備えていることが好ましい。
また、本発明は、半導体基板の表面に一方向に伸長する砥粒痕を形成する工程と、半導体基板の表面の一部上に砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有するマスキングペーストを設置する工程と、半導体基板のマスキングペーストからの露出面にドーパント拡散領域を形成する工程と、を含む、半導体装置の製造方法である。
ここで、本発明の半導体装置の製造方法において、砥粒痕を形成する工程は、半導体結晶インゴットをワイヤソーにより切断する工程を含むことが好ましい。
また、本発明の半導体装置の製造方法は、砥粒痕を形成する工程とマスキングペーストを設置する工程との間に、半導体基板の表面をエッチングする工程を含むことが好ましい。
本発明によれば、良好な特性を安定して得ることができる半導体装置および半導体装置の製造方法を提供することができる。
半導体結晶インゴットをワイヤソーで切断する工程の一例を図解する模式的な斜視図である。 半導体結晶インゴットが複数箇所で切断されて、半導体基板の複数枚が切り出される工程の一例を図解する模式的な斜視図である。 図１に示すワイヤソーの一例の模式的な断面図である。 図１に示すワイヤソーで半導体結晶インゴットが切断されることによって得られた半導体基板の一例の模式的な断面図である。 図４に示す半導体基板の表面のスライスダメージを除去する工程の一例を図解する模式的な断面図である。 図５に示す半導体基板の表面の一部の一例の模式的な拡大断面図である。 図５に示す半導体基板の表面の一部の一例の模式的な斜視図である。 （ａ）は半導体基板の表面にマスキングペーストを設置する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にマスキングペーストを設置する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面にｎ型ドーパント拡散領域を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にｎ型ドーパント拡散領域を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の表面にマスキングペーストを設置する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にマスキングペーストを設置する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面にｐ型ドーパント拡散領域を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にｐ型ドーパント拡散領域を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面のｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域を露出させる工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面のｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域を露出させる工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面にパッシベーション膜を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にパッシベーション膜を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の受光面にテクスチャ構造を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の受光面にテクスチャ構造を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板のテクスチャ構造上に反射防止膜を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板のテクスチャ構造上に反射防止膜を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面のパッシベーション膜にコンタクトホールを形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面のパッシベーション膜にコンタクトホールを形成する工程の一例を図解する模式的な平面図である。 （ａ）はｎ型用電極およびｐ型用電極を形成する工程の一例を図解する模式的な断面図であり、（ｂ）はｎ型用電極およびｐ型用電極を形成する工程の一例を図解する模式的な平面図である。 実施例で用いられたワイヤソーの拡大写真である。 図１８に示すワイヤソーによる切断後のｎ型多結晶シリコン基板の表面の一例の顕微鏡写真である。 図１９に示すｎ型多結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す図である。 図１８に示すワイヤソーによる切断後のｎ型多結晶シリコン基板の表面の他の一例の顕微鏡写真である。 図２１に示すｎ型多結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す図である。 図１９に示すｎ型多結晶シリコン基板のエッチング後の表面の一例の顕微鏡写真である。 図２３に示すｎ型多結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す図である。 図２１に示すｎ型多結晶シリコン基板のエッチング後の表面の凹凸をレーザー顕微鏡で測定した結果を示す図である。 （ａ）は砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにマスキングペーストを設置したｎ型多結晶シリコン基板の表面の顕微鏡写真であり、（ｂ）は（ａ）の顕微鏡写真の拡大写真である。 （ａ）は砥粒痕の伸長方向と直交する方向に伸長するようにマスキングペーストを設置したｎ型多結晶シリコン基板の表面の顕微鏡写真であり、（ｂ）は（ａ）の顕微鏡写真の拡大写真である。 （ａ）〜（ｆ）は、従来の裏面電極型太陽電池セルの製造方法の一例について図解する模式的な断面図である。
以下、図１〜図１７を参照して、本発明の半導体装置の製造方法の一例である実施の形態の裏面電極型太陽電池セルの製造方法について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
まず、図１の模式的斜視図に示すように、半導体結晶インゴット５０をワイヤソー５３で切断する工程を行なう。図１に示すように、ワイヤソー５３は、所定の間隔をあけて配置されたガイドローラ５１，５２の間に巻き掛けられている。その結果、ワイヤソー５３は、それぞれのガイドローラ５１，５２において、ガイドローラ５１，５２の長手方向に沿って、所定の間隔をあけて複数箇所で張られた状態となる。この状態で、ガイドローラ５１，５２が正転・逆転を繰り返すことによって、ワイヤソー５３が矢印５５の方向に往復走行を行なうことになる。
ワイヤソー５３が矢印５５の方向に往復走行をしている状態で、半導体結晶インゴット５０を矢印５４の方向に移動させる。そして、半導体結晶インゴット５０を往復走行をしているワイヤソー５３に押し付けることによって、たとえば図２の模式的斜視図に示すように、半導体結晶インゴット５０が複数箇所で切断されて、半導体基板１の複数枚が切り出される。
図３に、図１に示すワイヤソー５３の一例の模式的な断面図を示す。ここで、ワイヤソー５３は、芯線５３ａと、芯線５３ａの外周面にボンド材（図示せず）で固着された砥粒５３ｂと、を含んでいる。芯線５３ａとしては、たとえばピアノ線などを用いることができる。砥粒５３ｂとしてはたとえばダイヤモンド砥粒などを用いることができ、ボンド材としてはたとえば芯線５３ａの外表面にめっきされたニッケルなどを用いることができる。
図４に、ワイヤソー５３で半導体結晶インゴット５０が切断されることによって得られた半導体基板１の一例の模式的な断面図を示す。ここで、半導体基板１の表面には、上記のワイヤソー５３を用いた半導体結晶インゴット５０の切断によってスライスダメージ１ａが生じている。
半導体結晶インゴット５０としては、たとえば、チョクラルスキー法または鋳造法によって作製された単結晶シリコンインゴットまたは多結晶シリコンインゴットなどの結晶シリコンインゴットなどが用いられる。半導体結晶インゴット５０として結晶シリコンインゴットを用いた場合には、半導体基板１としてシリコン結晶基板を得ることができる。なお、半導体結晶インゴット５０は、ｎ型のドーパントがドープされることによって、ｎ型の導電型を有している。
次に、図５の模式的断面図に示すように、図４に示す半導体基板１の表面のスライスダメージ１ａを除去する工程を行なう。ここで、半導体基板１としてシリコン結晶基板を用いた場合には、スライスダメージ１ａの除去は、たとえば、水酸化ナトリウム水溶液や水酸化カリウム水溶液などのアルカリ水溶液でエッチングすることなどにより行なうことができる。
半導体基板１の大きさおよび形状は特に限定されないが、たとえば、厚さを１００μｍ以上３００μｍ以下とし、１辺の長さを１００ｍｍ以上２００ｍｍ以下とした四角形状の表面を有する半導体基板などを用いることができる。
図６に、図５に示す半導体基板１の表面の一部の一例の模式的な拡大断面図を示す。図７に、図５に示す半導体基板１の表面の一部の一例の模式的な斜視図を示す。ここで、半導体基板１の表面には大きなうねり（図６の仮想破線；以下「ソーマーク」という）６１が形成されるとともに、ソーマーク６１よりも深さの浅い溝状の砥粒痕６２が形成されている。
ソーマーク６１は、ワイヤソー５３を用いた半導体結晶インゴット５０の切断に起因して形成される。すなわち、図１に示すように、半導体基板１は、往復走行するワイヤソー５３に半導体結晶インゴット５０を押し付けて切断することにより得られるが、ワイヤソー５３の走行方向５５が切り替わるたびにワイヤソー５３が一時停止して線速が落ちる。これにより、ワイヤソー５３に対する半導体結晶インゴット５０の移動方向（矢印５４の方向）に沿ってワイヤソー５３による半導体結晶インゴット５０への切り込み深さが異なるため、それが大きなうねりであるソーマーク６１として半導体基板１の表面に現れる。
また、砥粒痕６２は、ワイヤソー５３を用いた半導体結晶インゴット５０の切断時にワイヤソー５３の砥粒５３ｂによって形成された傷であり、ワイヤソー５３の走行方向５５に沿って伸長する溝状に形成される。
なお、図６および図７には説明の便宜のため図示していないが、上記のスライスダメージ１ａの除去のためのエッチングによって半導体基板１の表面にクレーター状の窪みが形成されていてもよい。
次に、図８（ａ）の模式的断面図に示すように、半導体基板１の受光面側の表面（受光面）の全面にマスキングペースト２を設置するとともに、半導体基板１の裏面側の表面（裏面）に開口部１４を設けるようにしてマスキングペースト２を設置する。
ここで、マスキングペースト２は、図８（ｂ）の模式的平面図に示すように、砥粒痕（図示せず）の伸長方向（矢印５５の方向）と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有するように設置される。これは、本発明者が鋭意検討した結果、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにマスキングペースト２を設置した場合には、その範囲外の方向に伸長するようにマスキングペースト２を設置した場合と比べて、マスキングペースト２がその伸長方向以外の方向に流れ出すのを抑制することができることを見い出したことによるものである。これにより、開口部１４は、少なくともその部分については、砥粒痕の伸長方向（矢印５５の方向）と為す角度が−５°〜＋５°の範囲内に含まれる方向に安定して形成することができる。なお、本実施の形態においては、マスキングペースト２が、砥粒痕の伸長方向（矢印５５の方向）と為す角度が０°となる方向に伸長する帯状に形成された場合について説明する。
マスキングペースト２としては、たとえば、溶剤、増粘剤、ならびに酸化シリコン前駆体および／または酸化チタン前駆体を含むものなどを用いることができる。また、マスキングペースト２としては、増粘剤を含まないものも用いることができる。
溶剤としては、たとえば、エチレングリコール、メチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブ、ジエチルセロソルブ、セロソルブアセテート、エチレングリコールモノフェニルエーテル、メトキシエタノール、エチレングリコールモノアセテート、エチレングリコールジアセテート、ジエチレングリコール、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテルアセテート、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテルアセテート、ジエチレングリコールジメチルエーテル、ジエチレングリコールメチルエチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールアセテート、トリエチルグリコール、トリエチレングリコールモノメチルエーテル、トリエチレングリコールモノエチルエーテル、テトラエチレングリコール、液体ポリエチレングリコール、プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノブチルエーテル、１−ブトキシエトキシプロパノール、ジプロピルグリコール、ジプロピレングリコールモノメチルエーテル、ジプロピレングリコールモノエチルエーテル、トリプロピレングリコールモノメチルエーテル、ポリプロピレングリコール、トリメチレングリコール、ブタンジアール、１，５−ペンタンジアール、ヘキシレングリコール、グリセリン、グリセリルアセテート、グリセリンジアセテート、グリセリルトリアセテート、トリメチロールプロピン、１，２，６−ヘキサントリオール、１，２−プロパンジオール、１，５−ペンタンジオール、オクタンジオール、１，２−ブタンジオール、１，４−ブタンジオール、１，３−ブタンジオール、ジオキサン、トリオキサン、テトラヒドロフラン、テトラヒドロピラン、メチラール、ジエチルアセタール、メチルエチルケトン、メチルイソブチルケトン、ジエチルケトン、アセトニルアセトン、ジアセトンアルコール、ギ酸メチル、ギ酸エチル、ギ酸プロピル、酢酸メチル、酢酸エチルを単独でまたは２種以上併用して用いることができる。
増粘剤としては、エチルセルロース、ポリビニルピロリドンまたは双方の混合物を用いることが望ましいが、様々な品質および特性のベントナイト、様々な極性溶剤混合物用の一般に無機のレオロジー添加剤、ニトロセルロースおよびその他のセルロース化合物、デンプン、ゼラチン、アルギン酸、高分散性非晶質ケイ酸（Ａｅｒｏｓｉｌ（登録商標））、ポリビニルブチラール（Ｍｏｗｉｔａｌ（登録商標））、ナトリウムカルボキシメチルセルロース（ｖｉｖｉｓｔａｒ）、熱可塑性ポリアミド樹脂（Ｅｕｒｅｌｏｎ（登録商標））、有機ヒマシ油誘導体（Ｔｈｉｘｉｎ Ｒ（登録商標））、ジアミド・ワックス（Ｔｈｉｘａｔｒｏｌ ｐｌｕｓ（登録商標））、膨潤ポリアクリル酸塩（Ｒｈｅｏｌａｔｅ（登録商標））、ポリエーテル尿素−ポリウレタン、ポリエーテル−ポリオールなどを用いることもできる。
酸化シリコン前駆体としては、たとえば、ＴＥＯＳ（テトラエチルオルソシリケート）のような一般式Ｒ1’nＳｉ（ＯＲ1）4-n（Ｒ1’はメチル、エチルまたはフェニルを示し、Ｒ1はメチル、エチル、ｎ−プロピルまたはｉ−プロピルを示し、ｎは０、１または２を示す。）で示される物質を用いることができる。
酸化チタン前駆体には、たとえば、Ｔｉ（ＯＨ）4のほか、ＴＰＴ（テトライソプロポキシチタン）のようなＲ2’nＴｉ（ＯＲ2）4-nで示される物質（Ｒ2’はメチル、エチルまたはフェニルを示し、Ｒ2はメチル、エチル、ｎ−プロピルまたはｉ−プロピルを示し、ｎは０、１または２を示す。）であり、その他、ＴｉＣｌ4、ＴｉＦ4およびＴｉＯＳＯ4なども含まれる。
増粘剤を用いる場合には、増粘剤としては、たとえば、ヒマシ油、ベントナイト、ニトロセルロース、エチルセルロース、ポリビニルピロリドン、デンプン、ゼラチン、アルギン酸、非晶質ケイ酸、ポリビニルブチラール、ナトリウムカルボキシメチルセルロース、ポリアミド樹脂、有機ヒマシ油誘導体、ジアミド・ワックス、膨潤ポリアクリル酸塩、ポリエーテル尿素−ポリウレタン、ポリエーテル−ポリオールなどを単独でまたは２種以上を併用して用いることができる。
マスキングペースト２の設置方法は、特に限定されず、たとえば従来から公知の塗布方法などを用いることができる。
その後、半導体基板１の受光面および裏面にそれぞれ設置されたマスキングペースト２を乾燥させる。
マスキングペースト２の乾燥方法としては、たとえばマスキングペースト２の設置後の半導体基板１をオーブン内に設置し、たとえば３００℃程度の温度でたとえば数十分間の時間マスキングペースト２を加熱することにより行なうことができる。
そして、上記のようにして乾燥させた後のマスキングペースト２を焼成することによって、マスキングペースト２を固化させる。マスキングペースト２の焼成は、たとえば８００℃以上１０００℃以下の温度でたとえば１０分間以上６０分間以下の時間マスキングペースト２を加熱することにより行なうことができる。
次に、図９（ａ）の模式的断面図に示すように、ｎ型ドーパント含有ガス４を流すことによって、半導体基板１の裏面側の開口部１４から露出している半導体基板１の裏面にｎ型ドーパントを拡散させてｎ型ドーパント拡散領域３を形成する。これにより、図９（ｂ）の模式的平面図に示すように、ｎ型ドーパント拡散領域３は、砥粒痕の伸長方向（矢印５５の方向）と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する帯状に形成される。なお、ｎ型ドーパント含有ガス４としては、たとえばｎ型ドーパントであるリンを含むＰＯＣｌ3などを用いることができる。また、ｎ型ドーパント拡散領域３は、半導体基板１よりもｎ型ドーパント濃度が高い領域である。
その後、半導体基板１の受光面および裏面のそれぞれのマスキングペースト２を一旦すべて除去する。マスキングペースト２の除去は、たとえば、マスキングペースト２が設置された半導体基板１をフッ酸水溶液中に浸漬させることなどにより行なうことができる。
次に、図１０（ａ）の模式的断面図に示すように、半導体基板１の受光面側の表面（受光面）の全面にマスキングペースト２を設置するとともに、半導体基板１の裏面側の表面（裏面）に開口部１５を設けるようにしてマスキングペースト２を設置する。開口部１５は開口部１４とは異なる箇所に形成される。
ここで、マスキングペースト２は、図１０（ｂ）の模式的平面図に示すように、砥粒痕（図示せず）の伸長方向（矢印５５の方向）と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有するように設置される。これにより、少なくともその部分については、開口部１５は、砥粒痕の伸長方向（矢印５５の方向）と為す角度が−５°〜＋５°の範囲内に含まれる方向に安定して形成することができる。なお、本実施の形態においては、マスキングペースト２が、砥粒痕の伸長方向（矢印５５の方向）と為す角度が０°となる方向に伸長する帯状に形成された場合について説明する。
そして、半導体基板１の受光面および裏面にそれぞれ塗布されたマスキングペースト２を乾燥させた後に、マスキングペースト２を焼成することによって、マスキングペースト２を固化させる。
次に、図１１（ａ）の模式的断面図に示すように、ｐ型ドーパント含有ガス６を流すことによって、半導体基板１の裏面側の開口部１５から露出している半導体基板１の裏面にｐ型ドーパントを拡散させてｐ型ドーパント拡散領域５を形成する。これにより、図１１（ｂ）の模式的平面図に示すように、ｐ型ドーパント拡散領域５は、砥粒痕の伸長方向（矢印５５の方向）と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する帯状に形成される。なお、ｐ型ドーパント含有ガス６としては、たとえばｐ型ドーパントであるボロンを含むＢＢｒ3などを用いることができる。
次に、図１２（ａ）の模式的断面図および図１２（ｂ）の模式的平面図に示すように、半導体基板１の受光面および裏面のそれぞれのマスキングペースト２をすべて除去する。これにより、半導体基板１の受光面全面および裏面全面が露出して、半導体基板１の裏面に砥粒痕の伸長方向（矢印５５の方向）と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する帯状のｎ型ドーパント拡散領域３およびｐ型ドーパント拡散領域５をそれぞれ露出させることができる。
次に、図１３（ａ）の模式的断面図および図１３（ｂ）の模式的平面図に示すように、半導体基板１の裏面上にパッシベーション膜７を形成する。パッシベーション膜７としては、たとえば、酸化シリコン膜、窒化シリコン膜または酸化シリコン膜と窒化シリコン膜との積層体などを用いることができる。パッシベーション膜７は、たとえば、プラズマＣＶＤ法などにより形成することができる。
次に、図１４（ａ）の模式的断面図および図１４（ｂ）の模式的平面図に示すように、半導体基板１のパッシベーション膜７が形成されている側と反対側となる受光面をテクスチャエッチングすることによってテクスチャ構造８を形成する。テクスチャ構造８を形成するためのテクスチャエッチングは、半導体基板１の他方の表面に形成されたパッシベーション膜７をエッチングマスクとして用いることによって行なうことができる。テクスチャエッチングは、半導体基板１がシリコン結晶基板からなる場合には、たとえば水酸化ナトリウムまたは水酸化カリウムなどのアルカリ水溶液にイソプロピルアルコールを添加した液をたとえば７０℃以上８０℃以下に加熱したエッチング液を用いて半導体基板１の受光面をエッチングすることによって行なうことができる。
次に、図１５（ａ）の模式的断面図および図１５（ｂ）の模式的平面図に示すように、半導体基板１のテクスチャ構造８上に反射防止膜９を形成する。反射防止膜９としては、たとえば、酸化シリコン膜、窒化シリコン膜または酸化シリコン膜と窒化シリコン膜との積層体などを用いることができる。反射防止膜９は、たとえば、プラズマＣＶＤ法などにより形成することができる。
次に、図１６（ａ）の模式的断面図および図１６（ｂ）の模式的平面図に示すように、パッシベーション膜７の一部を除去することによってコンタクトホール１０およびコンタクトホール１１を形成して、コンタクトホール１０からｎ型ドーパント拡散領域３の一部を露出させるとともに、コンタクトホール１１からｐ型ドーパント拡散領域５の一部を露出させる。
コンタクトホール１０，１１は、たとえば、パッシベーション膜７上にフォトリソグラフィ技術を用いてコンタクトホール１０，１１のそれぞれの形成箇所に対応する部分に開口部を有するレジストパターンを形成した後に、レジストパターンの開口部からパッシベーション膜７をエッチングにより除去する方法などにより形成することができる。
次に、図１７（ａ）の模式的断面図および図１７（ｂ）の模式的平面図に示すように、コンタクトホール１０を通してｎ型ドーパント拡散領域３に電気的に接続されるｎ型用電極１２を形成するとともに、コンタクトホール１１を通してｐ型ドーパント拡散領域５に電気的に接続されるｐ型用電極１３を形成する。ここで、ｎ型用電極１２およびｐ型用電極１３としては、たとえば、銀などの金属からなる電極を用いることができる。以上により、本実施の形態における裏面電極型太陽電池セルを作製することができる。
以上のように、本実施の形態においては、上記のように、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有するようにマスキングペースト２を設置することができるため、少なくともその部分については、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に開口部１４，１５を安定した形状に形成することができる。
これにより、本実施の形態においては、開口部１４，１５のそれぞれに形成されるｎ型ドーパント拡散領域３およびｐ型ドーパント拡散領域５もそれぞれ所望の形状に安定して形成することができるため、裏面電極型太陽電池セルの特性を安定して良好なものとすることができる。
なお、上記の実施の形態は、ｎ型の導電型を有する半導体結晶インゴットで説明を行なったが、半導体結晶インゴットはｐ型の導電型を有していてもよい。
また、本発明は、裏面電極型太陽電池セルに限定されるものではなく、半導体基板の受光面と裏面にそれぞれ電極を形成して製造された両面電極型太陽電池セルなどのあらゆる構成の太陽電池セルを含む半導体装置に適用することもできる。
＜マスキングペーストの設置＞
まず、鋳造法によって形成したｎ型多結晶シリコンインゴットを、往復走行を行なっているワイヤソー（図１８の拡大写真に示す形状を有する）に押し付けて切断した。これにより、１辺がそれぞれ１２６ｍｍの擬似正方形状の受光面および裏面に一方向に伸長する溝からなる砥粒痕が形成され、厚さが２００μｍのｎ型多結晶シリコン基板を複数枚形成した。ここで、図１８に示されるワイヤソーは、断面直径１２０μｍのピアノ線の外周面にめっきされたニッケルで粒径３０μｍ以下のダイヤモンド砥粒を固着して作製したものを用いた。
図１９に上記のワイヤソーによる切断後のｎ型多結晶シリコン基板の表面の一例の顕微鏡写真を示し、図２０に図１９に示すｎ型多結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す。なお、図２０の横軸はｎ型多結晶シリコン基板の表面の幅（最大幅：１０ｍｍ）を示し、図２０の縦軸はｎ型多結晶シリコン基板の表面の厚さ（最大厚さ：１０μｍ）を示している。
図２１に上記のワイヤソーによる切断後のｎ型多結晶シリコン基板の表面の他の一例の顕微鏡写真を示し、図２２に図２１に示すｎ型多結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す。なお、図２２の横軸はｎ型多結晶シリコン基板の表面の幅（最大幅：１０ｍｍ）を示し、図２２の縦軸はｎ型多結晶シリコン基板の表面の厚さ（最大厚さ：１０μｍ）を示している。
図１９〜図２２に示すように、ｎ型多結晶シリコン基板の表面にはワイヤソーへのｎ型多結晶シリコンインゴットの押し付け方向に沿って形成された大きなうねりであるソーマークと、ワイヤソーの走行方向に沿ってソーマークに形成された溝状の砥粒痕（図１９および図２１の縦筋）と、が形成されていることが確認された。
次に、上記のようにして形成したｎ型多結晶シリコン基板の表面を水酸化ナトリウム濃度が４８質量％の水酸化ナトリウム水溶液（水５２ｇに対して水酸化ナトリウム４８ｇ）で３０μｍの深さにエッチングすることによって、ｎ型多結晶シリコン基板の表面のスライスダメージを除去した。
図２３に図１９に示すｎ型多結晶シリコン基板のエッチング後の表面の一例の顕微鏡写真を示し、図２４に図２３に示すｎ型多結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す。図２５に図２１に示すｎ型多結晶シリコン基板のエッチング後の表面の凹凸をレーザー顕微鏡で測定した結果を示す。図２３に示すように、ｎ型多結晶シリコン基板の表面には円形状の窪みが形成されているが、図２４および図２５に示すように砥粒痕はｎ型多結晶シリコン基板の表面から消えていなかった。
次に、上記のエッチング後のｎ型多結晶シリコン基板の表面に砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するように複数の帯状のマスキングペースト（マスキングペーストの１本当たりの設計幅：１３００μｍ、粘度：１３Ｐａ・Ｓ）を間欠的に設置した。これにより、隣り合うマスキングペーストの間には、マスキングペーストが設置されずに露出している部分である帯状の開口部（開口部１本当たりの設計幅：２００μｍ）が形成された。
図２６（ａ）に砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにマスキングペーストを設置したｎ型多結晶シリコン基板の表面の顕微鏡写真を示し、図２６（ｂ）に図２６（ａ）の顕微鏡写真の拡大写真を示す。図２６（ａ）および図２６（ｂ）において、色の濃い箇所がマスキングペーストの設置箇所であり、色の薄い部分が開口部である。
図２６（ａ）および図２６（ｂ）に示すように、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにして設置したマスキングペーストについては、マスキングペーストの伸長方向以外の方向にマスキングペーストが流れ出すのを抑制することができることが確認された。
砥粒痕の伸長方向と直交する方向に伸長するように複数の帯状のマスキングペーストを設置したこと以外は上記と同様にしてマスキングペーストを設置した。
図２７（ａ）に砥粒痕の伸長方向と直交する方向に伸長するようにマスキングペーストを設置したｎ型多結晶シリコン基板の表面の顕微鏡写真を示し、図２７（ｂ）に図２７（ａ）の顕微鏡写真の拡大写真を示す。図２７（ａ）および図２７（ｂ）において、色の濃い箇所がマスキングペーストの設置箇所であり、色の薄い部分が開口部である。
図２７（ａ）および図２７（ｂ）に示すように、砥粒痕の伸長方向と直交する方向に伸長するようにして設置したマスキングペーストについては、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにマスキングペーストを設置した場合と比べて、マスキングペーストの伸長方向以外の方向にマスキングペーストが流れ出し、マスキングペーストの幅がばらつくことが確認された。
また、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにマスキングペーストを設置したｎ型多結晶シリコン基板の表面から任意の１０本の開口部（サンプルＮｏ．１〜１０）を選択して、これら１０本の開口部の幅の最大値と最小値とを測定し、その最大値と最小値との差を求めた。そして、サンプルＮｏ．１〜１０の開口部の幅の最大値、最小値および最大値と最小値との差のそれぞれについて、平均値および標準偏差σを求めた。その結果を表１に示す。
表１に示すように、サンプルＮｏ．１〜１０の開口部の幅の最大値、最小値および最大値と最小値との差の平均値はそれぞれ１７８、２１６および３９であって、標準偏差σはそれぞれ１５、１０および１４であった。
一方、砥粒痕の伸長方向と直交する方向に伸長するようにマスキングペーストを設置したｎ型多結晶シリコン基板の表面から任意の１０本の開口部を選択して、これら１０本の開口部（サンプルＮｏ．１１〜２０）の幅の最大値と最小値とを測定し、その最大値と最小値との差を求めた。そして、サンプルＮｏ．１１〜２０の開口部の幅の最大値、最小値および最大値と最小値との差のそれぞれについて、平均値および標準偏差σを求めた。その結果を表２に示す。
表２に示すように、サンプルＮｏ．１１〜２０の開口部の幅の最大値、最小値および最大値と最小値との差の平均値はそれぞれ１５２、２１９および６７であって、標準偏差σはそれぞれ２８、２０および２７であった。
したがって、表１および表２に示すように、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにマスキングペーストを設置した場合には、砥粒痕の伸長方向と直交する方向に伸長するようにマスキングペーストを設置した場合と比較して、マスキングペーストの幅の設計値からのばらつきを抑えることができることが確認された。
＜裏面電極型太陽電池セルの作製と評価＞
サンプルＮｏ．１〜１０の開口部を有するｎ型多結晶シリコン基板（実施例の基板）およびサンプルＮｏ．１１〜２０の開口部を有するｎ型多結晶シリコン基板（比較例の基板）をそれぞれ用いて裏面電極型太陽電池セルを作製した。
具体的には、まず、実施例および比較例のそれぞれの基板のマスキングペーストの設置側とは反対側の表面全面にマスキングペーストを設置した後に、実施例および比較例のそれぞれの基板をオーブン内に設置し、１５０℃で３０分間加熱することによりマスキングペーストを乾燥させた。
次に、上記のようにして乾燥させた後のマスキングペーストを８００℃で４０分間加熱して焼成することによってマスキングペーストを固化させた。
次に、マスキングペーストを固化させた後の実施例および比較例のそれぞれの基板にＰＯＣｌ3を流すことによって、実施例および比較例のそれぞれの基板の上記開口部にリンを拡散させてｎ型ドーパント拡散領域を形成した。
次に、実施例および比較例のそれぞれの基板をフッ酸水溶液中に浸漬させることにより実施例および比較例のそれぞれの基板のマスキングペーストをすべて除去した。
次に、ｎ型ドーパント拡散領域形成側の表面にｎ型ドーパント拡散領域とは異なる領域がｎ型ドーパント拡散領域と平行な帯状に露出してなる開口部を複数有するようにマスキングペーストを設置した。ここで、マスキングペーストは、実施例の基板においては、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するように設置され、比較例の基板においては、砥粒痕の伸長方向と直交する方向に伸長するように設置された。
また、実施例および比較例のそれぞれの基板のｎ型ドーパント拡散領域形成側とは反対側の表面全面にもマスキングペーストを設置した。
そして、実施例および比較例のそれぞれの基板をオーブン内に設置し、１５０℃で３０分間加熱することによりマスキングペーストを乾燥させ、その後、マスキングペーストを８００℃で４０分間加熱して焼成することによってマスキングペーストを固化させた。
次に、実施例および比較例のそれぞれの基板にＢＢｒ3を流すことによって、実施例および比較例のそれぞれの基板の上記開口部にボロンを拡散させてｐ型ドーパント拡散領域を形成した。
次に、実施例および比較例のそれぞれの基板をフッ酸水溶液中に浸漬させることにより実施例および比較例のそれぞれの基板のマスキングペーストをすべて除去した。
次に、実施例および比較例のそれぞれの基板のｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域の形成側の表面全面にプラズマＣＶＤ法により窒化シリコン膜からなるパッシベーション膜を形成した。
次に、実施例および比較例のそれぞれの基板のパッシベーション膜形成側とは反対側の表面をテクスチャエッチングすることによってテクスチャ構造を形成した。ここで、テクスチャエッチングは、水酸化ナトリウム濃度が３質量％の水酸化ナトリウム水溶液にイソプロピルアルコールを添加した７０℃〜８０℃のエッチング液を用いて行なった。
次に、実施例および比較例のそれぞれの基板のテクスチャ構造上にプラズマＣＶＤ法により窒化シリコン膜からなる反射防止膜を形成した。
次に、実施例および比較例のそれぞれの基板のパッシベーション膜の一部を帯状に除去することによって、コンタクトホールを形成し、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域のそれぞれの一部を露出させた。
その後、実施例および比較例のそれぞれの基板のコンタクトホールを埋めるようにして市販の銀ペーストを塗布し、乾燥させ、６００℃で２０分間加熱することによって銀ペーストを焼成し、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域にそれぞれ接する銀電極を形成した。以上により、実施例および比較例のそれぞれの基板を用いた裏面電極型太陽電池セルが作製された。
そして、実施例の基板を用いて作製された裏面電極型太陽電池セル（実施例の太陽電池セル）および比較例の基板を用いて作製された裏面電極型太陽電池セル（比較例の太陽電池セル）のそれぞれに、ソーラシミュレータを用いて擬似太陽光を照射し、電流−電圧（ＩＶ）特性を測定して、短絡電流密度、開放電圧、Ｆ．Ｆ．（Fill Factor）、変換効率およびリーク電流を測定した。その結果を表３に示す。なお、表３においては、比較例の太陽電池セルの短絡電流密度、開放電圧、Ｆ．Ｆ．、変換効率およびリーク電流の値をそれぞれ１００としたときの実施例の太陽電池セルの短絡電流密度、開放電圧、Ｆ．Ｆ．、変換効率およびリーク電流の値がそれぞれ相対値で表わされている。
表３に示すように、実施例の太陽電池セルは、比較例の太陽電池セルと比較して、短絡電流密度および開放電圧は同等であったものの、Ｆ．Ｆ．および変換効率が高くなり、リーク電流が低くなることが確認された。したがって、実施例の太陽電池セルは、比較例の太陽電池セルと比較して、良好な特性を安定して得ることができる。
これは、実施例の太陽電池セルにおいては、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域をそれぞれ砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する帯状に安定して形成することができるため、比較例の太陽電池セルと比べて、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域のそれぞれの幅のばらつきが小さかったことによるものと考えられる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、半導体装置および半導体装置の製造方法に利用することができ、特に裏面電極型太陽電池セルおよび裏面電極型太陽電池セルの製造方法に好適に利用することができる。
１，１０１ 半導体基板、１ａ スライスダメージ、２，１０２ マスキングペースト、３，１０３ ｎ型ドーパント拡散領域、４，１０４ ｎ型ドーパント含有ガス、５，１０５ ｐ型ドーパント拡散領域、６，１０６ ｐ型ドーパント含有ガス、７，１０７ パッシベーション膜、８，１０８ テクスチャ構造、９，１０９ 反射防止膜、１０，１１ コンタクトホール、１２，１１２ ｎ型用電極、１３，１１３ ｐ型用電極、１４，１５，１１４，１１５ 開口部、５０ 半導体結晶インゴット、５１，５２ ガイドローラ、５３ ワイヤソー、５３ａ 芯線、５３ｂ 砥粒、５４，５５ 矢印、６１ ソーマーク、６２ 砥粒痕。

Claims (5)

  1. 半導体基板と、
    前記半導体基板の一方の表面に設けられたドーパント拡散領域と、を備え、
    前記半導体基板の前記表面には砥粒痕が形成されており、
    前記ドーパント拡散領域は、前記砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有する、半導体装置。
  2. 前記ドーパント拡散領域は、ｎ型ドーパント拡散領域と、ｐ型ドーパント拡散領域と、を有しており、
    前記ｎ型ドーパント拡散領域上に設けられたｎ型用電極と、
    前記ｐ型ドーパント拡散領域上に設けられたｐ型用電極と、をさらに備えた、請求項１に記載の半導体装置。
  3. 半導体基板の表面に一方向に伸長する砥粒痕を形成する工程と、
    前記半導体基板の前記表面の一部上に前記砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有するマスキングペーストを設置する工程と、
    前記半導体基板の前記マスキングペーストからの露出面にドーパント拡散領域を形成する工程と、を含む、半導体装置の製造方法。
  4. 前記砥粒痕を形成する工程は、半導体結晶インゴットをワイヤソーにより切断する工程を含む、請求項３に記載の半導体装置の製造方法。
  5. 前記砥粒痕を形成する工程と前記マスキングペーストを設置する工程との間に、前記半導体基板の前記表面をエッチングする工程を含む、請求項３または４に記載の半導体装置の製造方法。
JP2010117465A 2010-05-21 2010-05-21 半導体装置および半導体装置の製造方法 Active JP4831709B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010117465A JP4831709B2 (ja) 2010-05-21 2010-05-21 半導体装置および半導体装置の製造方法
EP11783455.6A EP2573822B1 (en) 2010-05-21 2011-05-13 Semiconductor device, and method for producing semiconductor device
CN201180030241.5A CN102939664B (zh) 2010-05-21 2011-05-13 半导体装置及半导体装置的制造方法
US13/699,397 US9130101B2 (en) 2010-05-21 2011-05-13 Semiconductor device and method for manufacturing semiconductor device
PCT/JP2011/061051 WO2011145521A1 (ja) 2010-05-21 2011-05-13 半導体装置および半導体装置の製造方法
TW100117469A TWI415285B (zh) 2010-05-21 2011-05-18 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010117465A JP4831709B2 (ja) 2010-05-21 2010-05-21 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011243932A JP2011243932A (ja) 2011-12-01
JP4831709B2 true JP4831709B2 (ja) 2011-12-07

Family

ID=44991627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010117465A Active JP4831709B2 (ja) 2010-05-21 2010-05-21 半導体装置および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9130101B2 (ja)
EP (1) EP2573822B1 (ja)
JP (1) JP4831709B2 (ja)
CN (1) CN102939664B (ja)
TW (1) TWI415285B (ja)
WO (1) WO2011145521A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5221738B2 (ja) 2011-11-11 2013-06-26 シャープ株式会社 半導体装置および半導体装置の製造方法
TW201434884A (zh) * 2013-02-12 2014-09-16 Hitachi Chemical Co Ltd 阻障層形成用組成物、帶有阻障層的半導體基板、太陽電池用基板的製造方法及太陽電池元件的製造方法
JP6489785B2 (ja) * 2014-10-02 2019-03-27 シャープ株式会社 光電変換素子および光電変換素子の製造方法
EP3343639A4 (en) * 2016-11-07 2018-09-26 Shin-Etsu Chemical Co., Ltd Solar cell with high photoelectric conversion efficiency and method for producing solar cell with high photoelectric conversion efficiency

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3009841A (en) 1959-03-06 1961-11-21 Westinghouse Electric Corp Preparation of semiconductor devices having uniform junctions
US3396456A (en) * 1966-05-12 1968-08-13 Int Rectifier Corp Process for diffusion of contoured junction
JPS56130914A (en) * 1980-03-17 1981-10-14 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
US6596604B1 (en) * 2002-07-22 2003-07-22 Atmel Corporation Method of preventing shift of alignment marks during rapid thermal processing
JP2005310830A (ja) * 2004-04-16 2005-11-04 Sharp Corp 太陽電池および太陽電池の製造方法
JP4481869B2 (ja) * 2005-04-26 2010-06-16 信越半導体株式会社 太陽電池の製造方法及び太陽電池並びに半導体装置の製造方法
WO2007020833A1 (ja) 2005-08-12 2007-02-22 Sharp Kabushiki Kaisha マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法
JP2007049079A (ja) 2005-08-12 2007-02-22 Sharp Corp マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法
WO2007081510A2 (en) * 2005-12-21 2007-07-19 Sunpower Corporation Back side contact solar cell structures and fabrication processes
US7928015B2 (en) * 2006-12-12 2011-04-19 Palo Alto Research Center Incorporated Solar cell fabrication using extruded dopant-bearing materials
WO2009041266A1 (ja) * 2007-09-28 2009-04-02 Sharp Kabushiki Kaisha 太陽電池用ウエハの製造方法
JP4998241B2 (ja) 2007-12-11 2012-08-15 信越半導体株式会社 ワイヤソーによるワークの切断方法およびワイヤソー
JP5003696B2 (ja) * 2009-02-04 2012-08-15 住友電気工業株式会社 Ｉｉｉ族窒化物基板及びその製造方法

Also Published As

Publication number Publication date
EP2573822A1 (en) 2013-03-27
EP2573822A4 (en) 2014-11-26
JP2011243932A (ja) 2011-12-01
TW201203593A (en) 2012-01-16
EP2573822B1 (en) 2018-12-19
US20130069209A1 (en) 2013-03-21
CN102939664A (zh) 2013-02-20
WO2011145521A1 (ja) 2011-11-24
US9130101B2 (en) 2015-09-08
TWI415285B (zh) 2013-11-11
CN102939664B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
WO2013002060A1 (ja) 太陽電池用ウエハ、太陽電池およびその製造方法
WO2010101054A1 (ja) 半導体装置の製造方法
JP5271189B2 (ja) 裏面電極型太陽電池セルの製造方法
JP4684056B2 (ja) 太陽電池の製造方法
JPWO2010090090A1 (ja) 半導体装置の製造方法および半導体装置
JP4827550B2 (ja) 太陽電池の製造方法
JP2010267787A (ja) 半導体装置の製造方法
JP4831709B2 (ja) 半導体装置および半導体装置の製造方法
US8361836B2 (en) Method for manufacturing photoelectric conversion element and photoelectric conversion element
WO2013002061A1 (ja) 太陽電池用ウエハ、太陽電池およびその製造方法
JP2010205965A (ja) 半導体装置の製造方法
JP5636760B2 (ja) シリコンウエハ、半導体装置、シリコンウエハの製造方法および半導体装置の製造方法
JP5221738B2 (ja) 半導体装置および半導体装置の製造方法
JP2010157654A (ja) 半導体装置の製造方法
TW201630206A (zh) 太陽能電池以及其製造方法
JP2011029553A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110915

R150 Certificate of patent or registration of utility model

Ref document number: 4831709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350