JP2013105818A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2013105818A
JP2013105818A JP2011247307A JP2011247307A JP2013105818A JP 2013105818 A JP2013105818 A JP 2013105818A JP 2011247307 A JP2011247307 A JP 2011247307A JP 2011247307 A JP2011247307 A JP 2011247307A JP 2013105818 A JP2013105818 A JP 2013105818A
Authority
JP
Japan
Prior art keywords
type
doping paste
semiconductor substrate
diffusion region
dopant diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011247307A
Other languages
English (en)
Other versions
JP5221738B2 (ja
Inventor
Koji Funakoshi
康志 舩越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011247307A priority Critical patent/JP5221738B2/ja
Priority to US14/357,649 priority patent/US9214430B2/en
Priority to EP12848064.7A priority patent/EP2779215A4/en
Priority to PCT/JP2012/078816 priority patent/WO2013069672A1/ja
Priority to CN201280066800.2A priority patent/CN104040721A/zh
Publication of JP2013105818A publication Critical patent/JP2013105818A/ja
Application granted granted Critical
Publication of JP5221738B2 publication Critical patent/JP5221738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B24B27/0633—Grinders for cutting-off using a cutting wire
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B28D5/045—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by cutting with wires or closed-loop blades
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】良好な特性を安定して得ることができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体基板１の表面には砥粒痕が形成されており、ドーパント拡散領域が砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有し、ドーパント拡散領域は、半導体基板１の一方の表面に設置されたドーピングペースト３からドーパントを拡散することにより形成される。
【選択図】図８

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
近年、エネルギ資源の枯渇の問題や大気中のＣＯ2の増加のような地球環境問題などからクリーンなエネルギの開発が望まれており、半導体装置の中でも特に太陽電池セルを用いた太陽光発電が新しいエネルギ源として開発、実用化され、発展の道を歩んでいる。
太陽電池セルは、従来から、たとえば単結晶または多結晶のシリコン基板の受光面にシリコン基板の導電型と反対の導電型となる不純物を拡散することによってｐｎ接合を形成し、シリコン基板の受光面と受光面の反対側の裏面にそれぞれ電極を形成して製造された両面電極型太陽電池セルが主流となっている。また、両面電極型太陽電池セルにおいては、シリコン基板の裏面にシリコン基板と同じ導電型の不純物を高濃度で拡散することによって、裏面電界効果による高出力化を図ることも一般的となっている。
また、シリコン基板の受光面に電極を形成せず、裏面のみに電極を形成した裏面電極型太陽電池セルについても研究開発が進められている（たとえば、特許文献１等参照）。
以下、図３０（ａ）〜（ｉ）の模式的断面図を参照して、従来の裏面電極型太陽電池セルの製造方法の一例について説明する。
まず、図３０（ａ）に示すように、ｎ型またはｐ型の導電型を有するシリコン基板１０１の裏面にｎ型ドーピングペースト１０３を塗布し、乾燥させる。このｎ型ドーピングペースト１０３は、所望のｎ型拡散領域の形状に沿ってパターン塗布する。
ここで、シリコン基板１０１としては、たとえばシリコンインゴットからスライスして得たものを用いることができる。また、シリコン基板１０１は、スライスにより生じたスライスダメージ層を除去したものを用いることが望ましい。なお、スライスダメージ層の除去は、たとえばフッ化水素水溶液と硝酸との混酸などでエッチングすることなどによって行なうことができる。
なお、ここでは、ｎ型ドーピングペースト１０３を塗布した面をシリコン基板１０１の裏面としたが、シリコン基板１０１の他方の一面が太陽電池の受光面となる。以下、この受光面を表面と記す場合がある。
次に、図３０（ｂ）に示すように、ｎ型ドーピングペースト１０３からｎ型ドーパントを半導体基板１０１に拡散し、ｎ型ドーパント拡散領域１１３を形成する。その後、フッ化水素水溶液でシリコン基板１０１の裏面のｎ型ドーピングペースト１０３の残渣を除去する。
次に、図３０（ｃ）に示すように、シリコン基板１０１の裏面に所望のｐ型ドーパント拡散領域の形状に沿って、ｐ型ドーピングペースト１０４をパターン塗布し、乾燥させる。
次に、図３０（ｄ）に示すように、ｐ型ドーピングペースト１０４からｐ型ドーパントをシリコン基板１０１に拡散し、ｐ型ドーパント拡散領域１１４を形成し、ｐ型ドーピングペースト１０４の残渣をフッ化水素水溶液で除去する。
次に、図３０（ｅ）に示すように、シリコン基板１０１の裏面にＣＶＤ法を用いてシリコン酸化膜１０５を形成する。このとき、シリコン酸化膜１０５の代わりにシリコン窒化膜、あるいはシリコン酸化膜とシリコン窒化膜の積層膜を用いてもよい。
次に、図３０（ｆ）に示すように、たとえばフッ化水素水溶液と硝酸との混酸などを用いて、シリコン基板１０１の表面にテクスチャ構造１１０を形成する。なお、このときシリコン基板１０１の裏面のシリコン酸化膜１０５は、テクスチャ構造１１０の形成時の保護マスクとなるほか、シリコン基板１０１の裏面のパッシベーション膜となる。
次に、図３０（ｇ）に示すように、シリコン基板１０１の表面にＣＶＤ法を用いて受光面パッシベーション膜１０６を形成する。この受光面パッシベーション膜１０６としては、シリコン酸化膜、シリコン窒化膜、あるいはシリコン酸化膜とシリコン窒化膜の積層膜を用いてもよい。また、この受光面パッシベーション膜１０６は、いわゆる反射防止膜としても機能する膜である。
次に、図３０（ｈ）に示すように、シリコン酸化膜１０５の一部を除去し拡散領域の一部を露出させるコンタクトホール１２３，１２４を形成する。コンタクトホールの形成に関しては、たとえば公知のエッチングペーストを用いることができる。
次に、図３０（ｉ）に示すように、コンタクトホール１２３，１２４を通して、ｎ型ドーパント拡散領域１１３に電気的に接続されるｎ型用電極１３３を形成し、ｐ型ドーパント拡散領域１１４に電気的に接続されるｐ型用電極１３４を形成する。
ｎ型用電極１３３およびｐ型用電極１３４は、たとえば、公知の金属ペーストをスクリーン印刷法で印刷し、焼成することによって形成することができる。
特開２００６−１５６６４６号公報
しかしながら、従来の裏面電極型太陽電池セルにおいては、ｎ型ドーパント拡散領域１１３およびｐ型ドーパント拡散領域１１４をそれぞれ所定の領域に形成することができず、良好な特性を安定して得ることができないという問題があった。
このような問題は、裏面電極型太陽電池セルだけの問題ではなく、両面電極型太陽電池セルなどの太陽電池セルを含む半導体装置全体の問題でもある。
上記の事情に鑑みて、本発明の目的は、良好な特性を安定して得ることができる半導体装置および半導体装置の製造方法を提供することにある。
本発明は、半導体基板と、半導体基板の一方の表面に設けられたドーパント拡散領域と、を備え、半導体基板の表面には砥粒痕が形成されており、ドーパント拡散領域は、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有し、ドーパント拡散領域は、半導体基板の一方の表面に設置されたドーピングペーストからドーパントを拡散することにより形成された半導体装置である。
ここで、本発明の半導体装置において、ドーパント拡散領域は、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域の少なくとも一方を有しており、ｎ型ドーパント拡散領域上に設けられたｎ型用電極と、ｐ型ドーパント拡散領域上に設けられたｐ型用電極と、をさらに備えていることが好ましい。
また、本発明は、半導体基板の表面に一方向に伸長する砥粒痕を形成する工程と、半導体基板の表面の一部上に砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有するドーピングペーストを設置する工程と、半導体基板のドーピングペースト中のドーパントからドーパント拡散領域を形成する工程と、を含む、半導体装置の製造方法である。
ここで、本発明の半導体装置の製造方法において、砥粒痕を形成する工程は、半導体結晶インゴットをワイヤソーにより切断する工程を含むことが好ましい。
また、本発明の半導体装置の製造方法は、砥粒痕を形成する工程とドーピングペーストを設置する工程との間に、半導体基板の表面をエッチングする工程を含むことが好ましい。
本発明によれば、良好な特性を安定して得ることができる半導体装置および半導体装置の製造方法を提供することができる。
半導体結晶インゴットをワイヤソーで切断する工程の一例を図解する模式的な斜視図である。 半導体結晶インゴットが複数箇所で切断されて、半導体基板の複数枚が切り出される工程の一例を図解する模式的な斜視図である。 図１に示すワイヤソーの一例の模式的な断面図である。 図１に示すワイヤソーで半導体結晶インゴットが切断されることによって得られた半導体基板の一例の模式的な断面図である。 図４に示す半導体基板の表面のスライスダメージを除去する工程の一例を図解する模式的な断面図である。 図５に示す半導体基板の表面の一部の一例の模式的な拡大断面図である。 図５に示す半導体基板の表面の一部の一例の模式的な斜視図である。 （ａ）は半導体基板の裏面にｎ型ドーピングペーストを設置する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にｎ型ドーピングペーストを設置する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面にｎ型ドーパント拡散領域を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にｎ型ドーパント拡散領域を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面にｐ型ドーピングペーストを設置する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にｐ型ドーピングペーストを設置する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面にｐ型ドーパント拡散領域を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にｐ型ドーパント拡散領域を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面にパッシベーション膜を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面にパッシベーション膜を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の表面にテクスチャ構造を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の表面にテクスチャ構造を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の表面にパッシベーション膜を形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の表面にパッシベーション膜を形成する工程の一例を図解する模式的な平面図である。 （ａ）は半導体基板の裏面のパッシベーション膜の一部を除去してコンタクトホールを形成する工程の一例を図解する模式的な断面図であり、（ｂ）は半導体基板の裏面のパッシベーション膜の一部を除去してコンタクトホールを形成する工程の一例を図解する模式的な平面図である。 （ａ）はｎ型用電極およびｐ型用電極を形成する工程の一例を図解する模式的な断面図であり、（ｂ）はｎ型用電極およびｐ型用電極を形成する工程の一例を図解する模式的な平面図である。 半導体基板の裏面に形成されたｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域の一例の模式的な平面図である。 半導体基板の裏面に形成されたｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域の他の一例の模式的な平面図である。 半導体基板の裏面に形成されたｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域の他の一例の模式的な平面図である。 実施例で用いられたワイヤソーの拡大写真である。 図２０に示すワイヤソーによる切断後のｎ型単結晶シリコン基板の表面の一例の顕微鏡写真である。 図２１に示すｎ型単結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す図である。 図２２に示すワイヤソーによる切断後のｎ型単結晶シリコン基板の表面の他の一例の顕微鏡写真である。 図２３に示すｎ型単結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す図である。 図２１に示すｎ型単結晶シリコン基板のエッチング後の表面の一例の顕微鏡写真である。 図２５に示すｎ型単結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す図である。 図２５に示すｎ型単結晶シリコン基板のエッチング後の表面の凹凸をレーザー顕微鏡で測定した結果を示す図である。 （ａ）は砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにｎ型ドーピングペーストを設置したｎ型単結晶シリコン基板の表面の顕微鏡写真であり、（ｂ）は（ａ）の顕微鏡写真の拡大写真である。 （ａ）は砥粒痕の伸長方向と直交する方向に伸長するようにｎ型ドーピングペーストを設置したｎ型単結晶シリコン基板の表面の顕微鏡写真であり、（ｂ）は（ａ）の顕微鏡写真の拡大写真である。 （ａ）〜（ｉ）は、従来の裏面電極型太陽電池セルの製造方法の一例について図解する模式的な断面図である。
以下、図１〜図１６を参照して、本発明の半導体装置の製造方法の一例である実施の形態の裏面電極型太陽電池セルの製造方法について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
まず、図１の模式的斜視図に示すように、半導体結晶インゴット５０をワイヤソー５３で切断する工程を行なう。図１に示すように、ワイヤソー５３は、所定の間隔をあけて配置されたガイドローラ５１，５２の間に巻き掛けられている。その結果、ワイヤソー５３は、それぞれのガイドローラ５１，５２において、ガイドローラ５１，５２の長手方向に沿って、所定の間隔をあけて複数箇所で張られた状態となる。この状態で、ガイドローラ５１，５２が正転・逆転を繰り返すことによって、ワイヤソー５３が矢印５５の方向に往復走行を行なうことになる。
ワイヤソー５３が矢印５５の方向に往復走行をしている状態で、半導体結晶インゴット５０を矢印５４の方向に移動させる。そして、半導体結晶インゴット５０を往復走行をしているワイヤソー５３に押し付けることによって、たとえば図２の模式的斜視図に示すように、半導体結晶インゴット５０が複数箇所で切断されて、半導体基板１の複数枚が切り出される。
図３に、図１に示すワイヤソー５３の一例の模式的な断面図を示す。ここで、ワイヤソー５３は、芯線５３ａと、芯線５３ａの外周面にボンド材（図示せず）で固着された砥粒５３ｂと、を含んでいる。芯線５３ａとしては、たとえばピアノ線などを用いることができる。砥粒５３ｂとしてはたとえばダイヤモンド砥粒などを用いることができ、ボンド材としてはたとえば芯線５３ａの外表面にめっきされたニッケルなどを用いることができる。
図４に、ワイヤソー５３で半導体結晶インゴット５０が切断されることによって得られた半導体基板１の一例の模式的な断面図を示す。ここで、半導体基板１の表面には、上記のワイヤソー５３を用いた半導体結晶インゴット５０の切断によってスライスダメージ１ａが生じている。
半導体結晶インゴット５０としては、たとえば、チョクラルスキー法または鋳造法によって作製された単結晶シリコンインゴットまたは多結晶シリコンインゴットなどの結晶シリコンインゴットなどが用いられる。半導体結晶インゴット５０として結晶シリコンインゴットを用いた場合には、半導体基板１としてシリコン結晶基板を得ることができる。なお、本実施の形態において、半導体結晶インゴット５０は、ｎ型のドーパントがドープされることによって、ｎ型の導電型を有している。
次に、図５の模式的断面図に示すように、図４に示す半導体基板１の表面のスライスダメージ１ａを除去する工程を行なう。ここで、半導体基板１としてシリコン結晶基板を用いた場合には、スライスダメージ１ａの除去は、たとえば、水酸化ナトリウム水溶液や水酸化カリウム水溶液などのアルカリ水溶液でエッチングすることなどにより行なうことができる。
半導体基板１の大きさおよび形状は特に限定されないが、たとえば、厚さを１００μｍ以上３００μｍ以下とし、１辺の長さを１００ｍｍ以上２００ｍｍ以下とした四角形状の表面を有する半導体基板などを用いることができる。
図６に、図５に示す半導体基板１の表面の一部の一例の模式的な拡大断面図を示す。図７に、図５に示す半導体基板１の表面の一部の一例の模式的な斜視図を示す。ここで、半導体基板１の表面には大きなうねり（図６の仮想破線；以下「ソーマーク」という）６１が形成されるとともに、ソーマーク６１よりも深さの浅い溝状の砥粒痕６２が形成されている。
ソーマーク６１は、ワイヤソー５３を用いた半導体結晶インゴット５０の切断に起因して形成される。すなわち、図１に示すように、半導体基板１は、往復走行するワイヤソー５３に半導体結晶インゴット５０を押し付けて切断することにより得られるが、ワイヤソー５３の走行方向５５が切り替わるたびにワイヤソー５３が一時停止して線速が落ちる。これにより、ワイヤソー５３に対する半導体結晶インゴット５０の移動方向（矢印５４の方向）に沿ってワイヤソー５３による半導体結晶インゴット５０への切り込み深さが異なるため、それが大きなうねりであるソーマーク６１として半導体基板１の表面に現れる。
また、砥粒痕６２は、ワイヤソー５３を用いた半導体結晶インゴット５０の切断時にワイヤソー５３の砥粒５３ｂによって形成された傷であり、ワイヤソー５３の走行方向５５に沿って伸長する溝状に形成される。
なお、図６および図７には説明の便宜のため図示していないが、上記のスライスダメージ１ａの除去のためのエッチングによって半導体基板１の表面にクレーター状の窪みが形成されていてもよい。
次に、図８（ａ）の模式的断面図および図８（ｂ）の模式的平面図に示すように、半導体基板１の裏面側の表面（裏面）の一部にｎ型ドーピングペースト３を設置する。
ここで、ｎ型ドーピングペースト３は、図８（ｂ）の模式的平面図に示すように、砥粒痕（図示せず）の伸長方向（矢印５５の方向）と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有するように設置される。これは、本発明者が鋭意検討した結果、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにｎ型ドーピングペースト３を設置した場合には、その範囲外の方向に伸長するようにｎ型ドーピングペースト３を設置した場合と比べて、ｎ型ドーピングペースト３がその伸長方向以外の方向に流れ出すのを抑制することができることを見い出したことによるものである。これにより、ｎ型ドーピングペースト３は、少なくともその部分については、砥粒痕の伸長方向（矢印５５の方向）と為す角度が−５°〜＋５°の範囲内に含まれる方向に安定して形成することができる。なお、本実施の形態においては、ｎ型ドーピングペースト３が、砥粒痕の伸長方向（矢印５５の方向）と為す角度が０°となる方向に伸長する帯状に形成された場合について説明する。
ｎ型ドーピングペースト３としては、リン化合物などのｎ型ドーパントの他、たとえば、溶剤、増粘剤、ならびに酸化シリコン前駆体を含むものなどを用いることができる。また、ｎ型ドーピングペースト３としては、増粘剤を含まないものも用いることができる。
リン化合物としては、たとえば、リン酸塩、酸化リン、五酸化リン、リン酸または有機リン化合物のようなリン原子を含む化合物を単独でまたは２種以上併用して用いることができる。
溶剤としては、たとえば、エチレングリコール、メチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブ、ジエチルセロソルブ、セロソルブアセテート、エチレングリコールモノフェニルエーテル、メトキシエタノール、エチレングリコールモノアセテート、エチレングリコールジアセテート、ジエチレングリコール、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテルアセテート、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテルアセテート、ジエチレングリコールジメチルエーテル、ジエチレングリコールメチルエチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールアセテート、トリエチルグリコール、トリエチレングリコールモノメチルエーテル、トリエチレングリコールモノエチルエーテル、テトラエチレングリコール、液体ポリエチレングリコール、プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノブチルエーテル、１−ブトキシエトキシプロパノール、ジプロピルグリコール、ジプロピレングリコールモノメチルエーテル、ジプロピレングリコールモノエチルエーテル、トリプロピレングリコールモノメチルエーテル、ポリプロピレングリコール、トリメチレングリコール、ブタンジアール、１，５−ペンタンジアール、ヘキシレングリコール、グリセリン、グリセリルアセテート、グリセリンジアセテート、グリセリルトリアセテート、トリメチロールプロピン、１，２，６−ヘキサントリオール、１，２−プロパンジオール、１，５−ペンタンジオール、オクタンジオール、１，２−ブタンジオール、１，４−ブタンジオール、１，３−ブタンジオール、ジオキサン、トリオキサン、テトラヒドロフラン、テトラヒドロピラン、メチラール、ジエチルアセタール、メチルエチルケトン、メチルイソブチルケトン、ジエチルケトン、アセトニルアセトン、ジアセトンアルコール、ギ酸メチル、ギ酸エチル、ギ酸プロピル、酢酸メチル、酢酸エチルを単独でまたは２種以上併用して用いることができる。
増粘剤としては、エチルセルロース、ポリビニルピロリドンまたは双方の混合物を用いることが望ましいが、様々な品質および特性のベントナイト、様々な極性溶剤混合物用の一般に無機のレオロジー添加剤、ニトロセルロースおよびその他のセルロース化合物、デンプン、ゼラチン、アルギン酸、高分散性非晶質ケイ酸（Ａｅｒｏｓｉｌ（登録商標））、ポリビニルブチラール（Ｍｏｗｉｔａｌ（登録商標））、ナトリウムカルボキシメチルセルロース（ｖｉｖｉｓｔａｒ）、熱可塑性ポリアミド樹脂（Ｅｕｒｅｌｏｎ（登録商標））、有機ヒマシ油誘導体（Ｔｈｉｘｉｎ Ｒ（登録商標））、ジアミド・ワックス（Ｔｈｉｘａｔｒｏｌ ｐｌｕｓ（登録商標））、膨潤ポリアクリル酸塩（Ｒｈｅｏｌａｔｅ（登録商標））、ポリエーテル尿素−ポリウレタン、ポリエーテル−ポリオールなどを用いることもできる。
酸化シリコン前駆体としては、たとえば、ＴＥＯＳ（テトラエチルオルソシリケート）のような一般式Ｒ1’nＳｉ（ＯＲ1）4-n（Ｒ1’はメチル、エチルまたはフェニルを示し、Ｒ1はメチル、エチル、ｎ−プロピルまたはｉ−プロピルを示し、ｎは０、１または２を示す。）で示される物質を用いることができる。
ｎ型ドーピングペースト３の設置方法は、たとえば従来から公知のスクリーン印刷、インクジェット印刷などの手法を用いることができる。
その後、半導体基板１の裏面に設置されたｎ型ドーピングペースト３を乾燥させる。
ｎ型ドーピングペースト３の乾燥方法としては、たとえばペーストの設置後の半導体基板１をオーブン内に設置し、たとえば２００℃程度の温度でたとえば数十分間の時間ペーストを加熱することにより行なうことができる。
次に、図９（ａ）の模式的断面図および図９（ｂ）の模式的平面図に示すように、８００℃以上１１００℃以下の石英炉内に投入し、ｎ型ドーピングペースト３から半導体基板１の裏面にｎ型ドーパントを拡散させてｎ型ドーパント拡散領域１３を形成する。これにより、図９（ｂ）の模式的平面図に示すように、ｎ型ドーパント拡散領域１３は、砥粒痕の伸長方向（矢印５５の方向）と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する帯状に形成される。なお、ｎ型ドーパント拡散領域１３は、半導体基板１よりもｎ型ドーパント濃度が高い領域である。
その後、半導体基板１の裏面のｎ型ドーピングペースト３の残渣を除去する。ｎ型ドーピングペースト３の残渣の除去は、たとえば、ｎ型ドーピングペースト３が設置された半導体基板１をフッ酸水溶液中に浸漬させることなどにより行なうことができる。
次に、図１０（ａ）の模式的断面図および図１０（ｂ）の模式的平面図に示すように、半導体基板１の裏面の一部にｐ型ドーピングペースト４を設置する。
ここで、ｐ型ドーピングペースト４は、前述のｎ型ドーピングペースト３と同様に、図１０（ｂ）の模式的平面図に示すように、砥粒痕（図示せず）の伸長方向（矢印５５の方向）と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有するように設置される。
ｐ型ドーピングペースト４としては、ボロン化合物などのｐ型ドーパントの他、たとえば、溶剤、増粘剤、ならびに酸化シリコン前駆体を含むものなどを用いることができる。また、ｐ型ドーピングペースト４としては、増粘剤を含まないものも用いることができる。
ボロン化合物として、たとえば、酸化ホウ素、ホウ酸、有機ホウ素化合物、ホウ素−アルミニウム化合物のようなホウ素原子を含む化合物を単独でまたは２種以上併用して用いることができる。
溶剤としては、前述のｎ型ドーピングペースト３と同様の溶剤を用いることができる。
増粘剤としては、前述のｎ型ドーピングペースト３と同様の増粘剤を用いることができる。
酸化シリコン前駆体としては、前述のｎ型ドーピングペースト３と同様の物質を用いることができる。
ｐ型ドーピングペースト４の設置方法は、前述のｎ型ドーピングペースト３の設置方法と同様の手法を用いることができる。
その後、半導体基板１の裏面に設置されたｐ型ドーピングペースト４を乾燥させる。
ｐ型ドーピングペースト４の乾燥方法としては、前述のｎ型ドーピングペースト３の乾燥方法と同様の手法を用いることができる。
次に、図１１（ａ）の模式的断面図および図１１（ｂ）の模式的平面図に示すように、８００℃以上１１００℃以下の石英炉内に投入し、ｐ型ドーピングペースト４から半導体基板１の裏面にｐ型ドーパントを拡散させてｐ型ドーパント拡散領域１４を形成する。これにより、図１１（ｂ）の模式的平面図に示すように、ｐ型ドーパント拡散領域１４は、砥粒痕の伸長方向（矢印５５の方向）と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する帯状に形成される。
その後、半導体基板１の裏面のｐ型ドーピングペースト４の残渣を除去する。ｐ型ドーピングペースト４の残渣の除去は、たとえば、ｐ型ドーピングペースト４が設置された半導体基板１をフッ酸水溶液中に浸漬させることなどにより行なうことができる。
次に、図１２（ａ）の模式的断面図および図１２（ｂ）の模式的平面図に示すように、半導体基板１の裏面にパッシベーション膜５を形成する。パッシベーション膜５としては、たとえば、シリコン窒化膜、シリコン酸化膜またはシリコン窒化膜とシリコン酸化膜の積層膜などを用いることができる。パッシベーション膜５は、たとえば、プラズマＣＶＤ法などにより形成することができる。
次に、図１３（ａ）の模式的断面図に示すように、半導体基板１のパッシベーション膜５が形成されている側と反対側となる受光面をテクスチャエッチングすることによってテクスチャ構造１０を形成する。テクスチャ構造１０を形成するためのテクスチャエッチングは、半導体基板１の他方の表面に形成されたパッシベーション膜５をエッチングマスクとして用いることによって行なうことができる。テクスチャエッチングは、半導体基板１がシリコン結晶基板からなる場合には、たとえば水酸化ナトリウムまたは水酸化カリウムなどのアルカリ水溶液にイソプロピルアルコールを添加した液をたとえば７０℃以上８０℃以下に加熱したエッチング液を用いて半導体基板１の受光面をエッチングすることによって行なうことができる。
次に、図１４（ａ）の模式的断面図に示すように、半導体基板１の受光面にパッシベーション膜６を形成する。パッシベーション膜６としては、たとえば、シリコン窒化膜、シリコン酸化膜またはシリコン窒化膜とシリコン酸化膜の積層膜などを用いることができる。パッシベーション膜６は、たとえば、プラズマＣＶＤ法などにより形成することができる。また、半導体基板１の受光面のパッシベーション膜６は、いわゆる反射防止膜としても機能する膜である。
次に、図１５（ａ）の模式的断面図および図１５（ｂ）の模式的平面図に示すように、半導体基板１の裏面のパッシベーション膜５の一部を除去することによって、コンタクトホール２３およびコンタクトホール２４を形成して、コンタクトホール２３からｎ型ドーパント拡散領域１３の一部を露出させるとともに、コンタクトホール２４からｐ型ドーパント拡散領域１４の一部を露出させる。
コンタクトホール２３，２４は、たとえば、パッシベーション膜５上にフォトリソグラフィ技術を用いてコンタクトホール２３，２４のそれぞれの形成箇所に対応する部分に開口部を有するレジストパターンを形成した後に、レジストパターンの開口部からパッシベーション膜５をエッチングにより除去する方法などにより形成することができる。
次に、図１６（ａ）の模式的断面図および図１６（ｂ）の模式的平面図に示すように、コンタクトホール２３を通してｎ型ドーパント拡散領域１３に電気的に接続されるｎ型用電極３３を形成するとともに、コンタクトホール２４を通してｐ型ドーパント拡散領域１４に電気的に接続されるｐ型用電極３４を形成する。ここで、ｎ型用電極３３およびｐ型用電極３４としては、たとえば、銀などの金属からなる電極を用いることができる。以上により、本実施の形態における裏面電極型太陽電池セルを作製することができる。
以上のように、本実施の形態においては、上記のように、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有するように、ｎ型ドーピングペースト３およびｐ型ドーピングペースト４を設置しているため、少なくともその部分については、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向にｎ型ドーピングペースト３およびｐ型ドーピングペースト４を安定した形状に形成することができる。
これにより、本実施の形態においては、ｎ型ドーパント拡散領域１３およびｐ型ドーパント拡散領域１４もそれぞれ所望の形状に安定して形成することができるため、裏面電極型太陽電池セルの特性を安定して良好なものとすることができる。
なお、上記の実施の形態は、ｎ型の導電型を有する半導体結晶インゴットで説明を行なったが、半導体結晶インゴットはｐ型の導電型を有していてもよい。
また、図１７の模式的平面図に示すように、ｎ型ドーパント拡散領域１３およびｐ型ドーパント拡散領域１４は、それぞれ、一方向に伸長した形状となっていてもよく、図１８の模式的平面図に示すように、ｎ型ドーパント拡散領域１３およびｐ型ドーパント拡散領域１４の少なくとも一方の一部が砥粒痕の伸長方向と直交していてもよく、図１９の模式的平面図に示すように、ｎ型ドーパント拡散領域１３またはｐ型ドーパント拡散領域１４のいずれか一方のみが一方向に伸長した形状を有していてもよい。
また、本発明は、裏面電極型太陽電池セルに限定されるものではなく、半導体基板の受光面と裏面にそれぞれ電極を形成して製造された両面電極型太陽電池セルなどのあらゆる構成の太陽電池セルを含む半導体装置に適用することもできる。
＜ドーピングペーストの設置＞
まず、ｎ型単結晶シリコンインゴットを、往復走行を行なっているワイヤソー（図２０の拡大写真に示す形状を有する）に押し付けて切断した。これにより、１辺がそれぞれ１２６ｍｍの擬似正方形状の受光面および裏面に一方向に伸長する溝からなる砥粒痕が形成され、厚さが２００μｍのｎ型単結晶シリコン基板を複数枚形成した。ここで、図２０に示されるワイヤソーは、断面直径１２０μｍのピアノ線の外周面にめっきされたニッケルで粒径３０μｍ以下のダイヤモンド砥粒を固着して作製したものを用いた。
図２１に上記のワイヤソーによる切断後のｎ型単結晶シリコン基板の表面の一例の顕微鏡写真を示し、図２２に図２１に示すｎ型単結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す。なお、図２２の横軸はｎ型単結晶シリコン基板の表面の幅（最大幅：１０ｍｍ）を示し、図２２の縦軸はｎ型単結晶シリコン基板表面のワイヤーソーでの切断に起因するソーマークや砥粒痕による凹凸を示している。
図２３に上記のワイヤソーによる切断後のｎ型単結晶シリコン基板の表面の他の一例の顕微鏡写真を示し、図２４に図２３に示すｎ型単結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す。なお、図２４の横軸はｎ型単結晶シリコン基板の表面の幅（最大幅：１０ｍｍ）を示し、図２４の縦軸はｎ型単結晶シリコン基板表面のワイヤーソーでの切断に起因するソーマークや砥粒痕による凹凸を示している。
図２１〜図２４に示すように、ｎ型単結晶シリコン基板の表面にはワイヤソーへのｎ型単結晶シリコンインゴットの押し付け方向に沿って形成された大きなうねりであるソーマークと、ワイヤソーの走行方向に沿ってソーマークに形成された溝状の砥粒痕（図２１および図２３の縦筋）と、が形成されていることが確認された。
次に、上記のようにして形成したｎ型単結晶シリコン基板の表面を水酸化ナトリウム濃度が４８質量％の水酸化ナトリウム水溶液（水５２ｇに対して水酸化ナトリウム４８ｇ）で３０μｍの深さにエッチングすることによって、ｎ型単結晶シリコン基板の表面のスライスダメージを除去した。
図２５に図２１に示すｎ型単結晶シリコン基板のエッチング後の表面の一例の顕微鏡写真を示し、図２６に図２５に示すｎ型単結晶シリコン基板の表面の凹凸をレーザー顕微鏡で測定した結果を示す。図２７に図２５に示すｎ型単結晶シリコン基板のエッチング後の表面の凹凸をレーザー顕微鏡で測定した結果を示す。図２５に示すように、ｎ型単結晶シリコン基板の表面には円形状の窪みが形成されているが、図２６および図２７に示すように砥粒痕はｎ型単結晶シリコン基板の表面から消えていなかった。
次に、上記のエッチング後のｎ型単結晶シリコン基板の表面に砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するように複数の帯状のｎ型ドーピングペースト（ｎ型ドーピングペーストの１本当たりの設計幅：３００μｍ、粘度：３０Ｐａ・Ｓ）を１．５ｍｍ間隔で間欠的に設置した。
図２８（ａ）に砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにｎ型ドーピングペーストを設置したｎ型単結晶シリコン基板の表面の顕微鏡写真を示し、図２８（ｂ）に図２８（ａ）の顕微鏡写真の拡大写真を示す。図２８（ａ）および図２８（ｂ）において、色の濃い箇所がｎ型ドーピングペーストの設置箇所であり、色の薄い部分が開口部である。
図２８（ａ）および図２８（ｂ）に示すように、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにして設置したｎ型ドーピングペーストについては、ｎ型ドーピングペーストの伸長方向以外の方向にｎ型ドーピングペーストが流れ出すのを抑制することができることが確認された。
比較例として、砥粒痕の伸長方向と直交する方向に伸長するように複数の帯状のｎ型ドーピングペーストを設置したこと以外は上記と同様にしてｎ型ドーピングペーストを設置した。
図２９（ａ）に砥粒痕の伸長方向と直交する方向に伸長するようにｎ型ドーピングペーストを設置したｎ型単結晶シリコン基板の表面の顕微鏡写真を示し、図２９（ｂ）に図２９（ａ）の顕微鏡写真の拡大写真を示す。図２９（ａ）および図２９（ｂ）において、色の濃い箇所がｎ型ドーピングペーストの設置箇所であり、色の薄い部分が開口部である。
図２９（ａ）および図２９（ｂ）に示すように、砥粒痕の伸長方向と直交する方向に伸長するようにして設置したｎ型ドーピングペーストについては、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにｎ型ドーピングペーストを設置した場合と比べて、ｎ型ドーピングペーストの伸長方向以外の方向にｎ型ドーピングペーストが流れ出し、ｎ型ドーピングペーストの幅がばらつくことが確認された。
また、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにｎ型ドーピングペーストを設置したｎ型単結晶シリコン基板の表面から任意の１０本のｎ型ドーピングペースト設置部分（サンプルＮｏ．１〜１０）を選択して、これら１０本のｎ型ドーピングペースト設置部分の幅の最大値と最小値とを測定し、その最大値と最小値との差を求めた。そして、サンプルＮｏ．１〜１０の開口部の幅の最大値、最小値および最大値と最小値との差のそれぞれについて、平均値および標準偏差σを求めた。その結果を表１に示す。
表１に示すように、サンプルＮｏ．１〜１０のｎ型ドーピングペースト設置部分の幅の最大値、最小値および最大値と最小値との差の平均値はそれぞれ３２７、２９１および３６であって、標準偏差σはそれぞれ１５、８および１２であった。
一方、砥粒痕の伸長方向と直交する方向に伸長するようにｎ型ドーピングペーストを設置したｎ型単結晶シリコン基板の表面から任意の１０本のｎ型ドーピングペースト設置部分を選択して、これら１０本のｎ型ドーピングペースト設置部分（サンプルＮｏ．１１〜２０）の幅の最大値と最小値とを測定し、その最大値と最小値との差を求めた。そして、サンプルＮｏ．１１〜２０のｎ型ドーピングペースト設置部分の幅の最大値、最小値および最大値と最小値との差のそれぞれについて、平均値および標準偏差σを求めた。その結果を表２に示す。
表２に示すように、サンプルＮｏ．１１〜２０のｎ型ドーピングペースト設置部分の幅の最大値、最小値および最大値と最小値との差の平均値はそれぞれ３８６、２９３および９３であって、標準偏差σはそれぞれ２１、９および１９であった。
同様に、ｐ型ドーピングペーストについても、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するように設置した場合と、砥粒痕の伸長方向と直交する方向に伸長するように設置した場合との比較を行なった。ｐ型ドーピングペーストは、シリコン基板表面に、複数の帯状に１．５ｍｍ間隔で間欠的に設置した（ｐ型ドーピングペーストの１本当たりの設計幅：１０００μｍ、粘度：３０Ｐａ・ｓ）。
ｎ型ドーピングペーストと同様に、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにｐ型ドーピングペーストを設置したｎ型単結晶シリコン基板の表面から任意の１０本のｐ型ドーピングペースト設置部分（サンプルＮｏ．２１〜３０）を選択して、これら１０本のｐ型ドーピングペースト設置部分の幅の最大値と最小値とを測定し、その最大値と最小値との差を求めた。その結果を表３に示す。
また、比較例として、砥粒痕の伸長方向と直交する方向に伸長するようにｐ型ドーピングペーストを設置したｎ型単結晶シリコン基板の表面から任意の１０本のｐ型ドーピングペースト設置部分を選択して、これら１０本のｐ型ドーピングペースト設置部分（サンプルＮｏ．３１〜４０）の幅の最大値と最小値とを測定し、その最大値と最小値との差を求めた。その結果を表４に示す。
また、サンプルＮｏ．２１〜３０およびサンプルＮｏ．３１〜４０の開口部の幅の最大値、最小値および最大値と最小値との差のそれぞれについて、平均値および標準偏差σを求めた。その結果を表３および表４に示す。
表３に示すように、サンプルＮｏ．２１〜３０のｐ型ドーピングペースト設置部分の幅の最大値、最小値および最大値と最小値との差の平均値は、それぞれ、１０２９、９７４および４５であって、標準偏差σは、それぞれ、１２、１１および６であった。
また、表４に示すように、サンプルＮｏ．３１〜４０のｐ型ドーピングペースト設置部分の幅の最大値、最小値および最大値と最小値との差の平均値は、それぞれ、１１１８、９８７および１３１であって、標準偏差σは、それぞれ、２１、１２および１５であった。
以上より、表１〜表４に示すように、砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長するようにドーピングペーストを設置した場合には、砥粒痕の伸長方向と直交する方向に伸長するようにドーピングペーストを設置した場合と比較して、ｎ型ドーピングペーストの幅の設計値からのばらつきを抑えることができることが確認された。
＜裏面電極型太陽電池セルの作製と評価＞
サンプルＮｏ．１〜１０のｎ型ドーピングペースト設置部分およびサンプルＮｏ．２１〜３０のｐ型ドーピングペースト設置部分を有するｎ型単結晶シリコン基板（実施例の基板）、ならびにサンプルＮｏ．１１〜２０のｎ型ドーピングペースト設置部分およびサンプルＮｏ．３１〜４０のｐ型ドーピングペースト設置部分を有するｎ型単結晶シリコン基板（比較例の基板）をそれぞれ用いて裏面電極型太陽電池セルを作製した。
具体的には、まず、石英炉内で酸素雰囲気にて９００℃で２０分間熱酸化した実施例および比較例のそれぞれの基板にｎ型ドーピングペーストを設置した後に、実施例および比較例のそれぞれの基板をオーブン内に設置し、２００℃で３０分間加熱することによりｎ型ドーピングペーストを乾燥させた。
次に、実施例および比較例のそれぞれの基板を石英炉内で９５０℃で３０分間加熱することによって、実施例および比較例のそれぞれの基板の上記ｎ型ドーピングペースト設置箇所にリンを拡散させてｎ型ドーパント拡散領域を形成した。
次に、実施例および比較例のそれぞれの基板をフッ酸水溶液中に浸漬させることにより実施例および比較例のそれぞれの基板のｎ型ドーピングペースト残渣をすべて除去した。
次に、石英炉内で酸素雰囲気にて９００℃で２０分間熱酸化した実施例および比較例のそれぞれの基板に形成されたｎ型ドーパント拡散領域間にｐ型ドーピングペーストを設置した後に、実施例および比較例のそれぞれの基板をオーブン内に設置し、２００℃で３０分間加熱することによりｐ型ドーピングペーストを乾燥させた。
次に、実施例および比較例のそれぞれの基板を石英炉内で１０００℃で３０分間加熱することによって、実施例および比較例のそれぞれの基板の上記ｐ型ドーピングペースト設置箇所にボロンを拡散させてｐ型ドーパント拡散領域を形成した。
次に、実施例および比較例のそれぞれの基板をフッ酸水溶液中に浸漬させることにより実施例および比較例のそれぞれの基板のｐ型ドーピングペースト残渣をすべて除去した。
次に、実施例および比較例のそれぞれの基板のｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域の形成側の表面全面にプラズマＣＶＤ法により窒化シリコン膜からなるパッシベーション膜を形成した。
次に、実施例および比較例のそれぞれの基板のパッシベーション膜形成側とは反対側の表面をテクスチャエッチングすることによってテクスチャ構造を形成した。ここで、テクスチャエッチングは、水酸化ナトリウム濃度が３質量％の水酸化ナトリウム水溶液にイソプロピルアルコールを添加した７０℃〜８０℃のエッチング液を用いて行なった。
次に、実施例および比較例のそれぞれの基板のテクスチャ構造上にプラズマＣＶＤ法により窒化シリコン膜からなる反射防止膜を形成した。
次に、実施例および比較例のそれぞれの基板のパッシベーション膜の一部を帯状に除去することによって、コンタクトホールを形成し、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域のそれぞれの一部を露出させた。
その後、実施例および比較例のそれぞれの基板のコンタクトホールを埋めるようにして市販の銀ペーストを塗布し、乾燥させ、６００℃で２０分間加熱することによって銀ペーストを焼成し、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域にそれぞれ接する銀電極を形成した。以上により、実施例および比較例のそれぞれの基板を用いた裏面電極型太陽電池セルが作製された。
そして、実施例の基板を用いて作製された裏面電極型太陽電池セル（実施例の太陽電池セル）および比較例の基板を用いて作製された裏面電極型太陽電池セル（比較例の太陽電池セル）のそれぞれに、ソーラシミュレータを用いて擬似太陽光を照射し、電流−電圧（ＩＶ）特性を測定して、短絡電流密度、開放電圧、Ｆ．Ｆ（Fill Factor）、変換効率およびリーク電流を測定した。その結果を表５に示す。なお、表５においては、比較例の太陽電池セルの短絡電流密度、開放電圧、Ｆ．Ｆ、変換効率およびリーク電流の値をそれぞれ１００としたときの実施例の太陽電池セルの短絡電流密度、開放電圧、Ｆ．Ｆ、変換効率およびリーク電流の値がそれぞれ相対値で表わされている。
表５に示すように、実施例の太陽電池セルは、比較例の太陽電池セルと比較して、短絡電流密度、開放電圧、Ｆ．Ｆ．および変換効率が高くなり、リーク電流が低くなることが確認された。したがって、実施例の太陽電池セルは、比較例の太陽電池セルと比較して、良好な特性を安定して得ることができる。
これは、実施例の太陽電池セルにおいては、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域をそれぞれ砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する帯状に安定して形成することができるため、比較例の太陽電池セルと比べて、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域のそれぞれの幅のばらつきが小さかったことによるものと考えられる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、半導体装置および半導体装置の製造方法に利用することができ、特に裏面電極型太陽電池セルおよび裏面電極型太陽電池セルの製造方法に好適に利用することができる。
１ 半導体基板、１ａ スライスダメージ、３ ｎ型ドーピングペースト、４ ｐ型ドーピングペースト、５ パッシベーション膜、１０ テクスチャ構造、６ パッシベーション膜、１３ ｎ型ドーパント拡散領域、１４ ｐ型ドーパント拡散領域、２３，２４ コンタクトホール、３３ ｎ型用電極、３４ ｐ型用電極、５０ 半導体結晶インゴット、５１，５２ ガイドローラ、５３ ワイヤソー、５３ａ 芯線、５３ｂ 砥粒、５４，５５ 矢印、６１ ソーマーク、６２ 砥粒痕、１０１ シリコン基板、１０３ ｎ型ドーピングペースト、１０４ ｐ型ドーピングペースト、１０５ シリコン酸化膜、１０６ 受光面パッシベーション膜、１１０ テクスチャ構造、１１３ ｎ型ドーパント拡散領域、１１４ ｐ型ドーパント拡散領域、１２３，１２４ コンタクトホール、１３３ ｎ型用電極、１３４ ｐ型用電極。

Claims (5)

  1. 半導体基板と、
    前記半導体基板の一方の表面に設けられたドーパント拡散領域と、を備え、
    前記半導体基板の前記表面には砥粒痕が形成されており、
    前記ドーパント拡散領域は、前記砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有し、
    前記ドーパント拡散領域は、前記半導体基板の一方の表面に設置されたドーピングペーストからドーパントを拡散することにより形成された、半導体装置。
  2. 前記ドーパント拡散領域は、ｎ型ドーパント拡散領域およびｐ型ドーパント拡散領域の少なくとも一方を有しており、
    前記ｎ型ドーパント拡散領域上に設けられたｎ型用電極と、
    前記ｐ型ドーパント拡散領域上に設けられたｐ型用電極と、をさらに備えた、請求項１に記載の半導体装置。
  3. 半導体基板の表面に一方向に伸長する砥粒痕を形成する工程と、
    前記半導体基板の前記表面の一部上に前記砥粒痕の伸長方向と為す角度が−５°〜＋５°の範囲内に含まれる方向に伸長する部分を有するドーピングペーストを設置する工程と、
    前記半導体基板の前記ドーピングペースト中のドーパントからドーパント拡散領域を形成する工程と、を含む、半導体装置の製造方法。
  4. 前記砥粒痕を形成する工程は、半導体結晶インゴットをワイヤソーにより切断する工程を含む、請求項３に記載の半導体装置の製造方法。
  5. 前記砥粒痕を形成する工程と前記ドーピングペーストを設置する工程との間に、前記半導体基板の前記表面をエッチングする工程を含む、請求項３または４に記載の半導体装置の製造方法。
JP2011247307A 2011-11-11 2011-11-11 半導体装置および半導体装置の製造方法 Active JP5221738B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011247307A JP5221738B2 (ja) 2011-11-11 2011-11-11 半導体装置および半導体装置の製造方法
US14/357,649 US9214430B2 (en) 2011-11-11 2012-11-07 Semiconductor device and method for manufacturing semiconductor device
EP12848064.7A EP2779215A4 (en) 2011-11-11 2012-11-07 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
PCT/JP2012/078816 WO2013069672A1 (ja) 2011-11-11 2012-11-07 半導体装置および半導体装置の製造方法
CN201280066800.2A CN104040721A (zh) 2011-11-11 2012-11-07 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011247307A JP5221738B2 (ja) 2011-11-11 2011-11-11 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013105818A true JP2013105818A (ja) 2013-05-30
JP5221738B2 JP5221738B2 (ja) 2013-06-26

Family

ID=48290046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011247307A Active JP5221738B2 (ja) 2011-11-11 2011-11-11 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9214430B2 (ja)
EP (1) EP2779215A4 (ja)
JP (1) JP5221738B2 (ja)
CN (1) CN104040721A (ja)
WO (1) WO2013069672A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117845B2 (en) * 2013-01-25 2015-08-25 Fairchild Semiconductor Corporation Production of laterally diffused oxide semiconductor (LDMOS) device and a bipolar junction transistor (BJT) device using a semiconductor process
US10079319B2 (en) * 2015-12-16 2018-09-18 Sunpower Corporation Solar cell fabrication using laser patterning of ion-implanted etch-resistant layers and the resulting solar cells
US11621168B1 (en) 2022-07-12 2023-04-04 Gyrotron Technology, Inc. Method and system for doping semiconductor materials

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011024910A1 (ja) * 2009-08-28 2011-03-03 株式会社Sumco 太陽電池用シリコンウェーハおよびその製造方法
WO2011145521A1 (ja) * 2010-05-21 2011-11-24 シャープ株式会社 半導体装置および半導体装置の製造方法
WO2013002060A1 (ja) * 2011-06-30 2013-01-03 シャープ株式会社 太陽電池用ウエハ、太陽電池およびその製造方法
WO2013002061A1 (ja) * 2011-06-30 2013-01-03 シャープ株式会社 太陽電池用ウエハ、太陽電池およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310830A (ja) * 2004-04-16 2005-11-04 Sharp Corp 太陽電池および太陽電池の製造方法
JP2006156646A (ja) 2004-11-29 2006-06-15 Sharp Corp 太陽電池の製造方法
WO2009041266A1 (ja) * 2007-09-28 2009-04-02 Sharp Kabushiki Kaisha 太陽電池用ウエハの製造方法
JP4998241B2 (ja) * 2007-12-11 2012-08-15 信越半導体株式会社 ワイヤソーによるワークの切断方法およびワイヤソー
JP5003696B2 (ja) * 2009-02-04 2012-08-15 住友電気工業株式会社 Ｉｉｉ族窒化物基板及びその製造方法
JP2010205839A (ja) * 2009-03-02 2010-09-16 Sharp Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011024910A1 (ja) * 2009-08-28 2011-03-03 株式会社Sumco 太陽電池用シリコンウェーハおよびその製造方法
WO2011145521A1 (ja) * 2010-05-21 2011-11-24 シャープ株式会社 半導体装置および半導体装置の製造方法
WO2013002060A1 (ja) * 2011-06-30 2013-01-03 シャープ株式会社 太陽電池用ウエハ、太陽電池およびその製造方法
WO2013002061A1 (ja) * 2011-06-30 2013-01-03 シャープ株式会社 太陽電池用ウエハ、太陽電池およびその製造方法

Also Published As

Publication number Publication date
CN104040721A (zh) 2014-09-10
US20140339682A1 (en) 2014-11-20
EP2779215A4 (en) 2015-06-17
JP5221738B2 (ja) 2013-06-26
US9214430B2 (en) 2015-12-15
EP2779215A1 (en) 2014-09-17
WO2013069672A1 (ja) 2013-05-16

Similar Documents

Publication Publication Date Title
WO2013002060A1 (ja) 太陽電池用ウエハ、太陽電池およびその製造方法
WO2010101054A1 (ja) 半導体装置の製造方法
JP5271189B2 (ja) 裏面電極型太陽電池セルの製造方法
JP4684056B2 (ja) 太陽電池の製造方法
JP2010267787A (ja) 半導体装置の製造方法
US8361836B2 (en) Method for manufacturing photoelectric conversion element and photoelectric conversion element
JP4831709B2 (ja) 半導体装置および半導体装置の製造方法
WO2013002061A1 (ja) 太陽電池用ウエハ、太陽電池およびその製造方法
JP5221738B2 (ja) 半導体装置および半導体装置の製造方法
JP2010205965A (ja) 半導体装置の製造方法
JP5636760B2 (ja) シリコンウエハ、半導体装置、シリコンウエハの製造方法および半導体装置の製造方法
JP2010157654A (ja) 半導体装置の製造方法
JP5170701B2 (ja) 半導体装置の製造方法
TW201630206A (zh) 太陽能電池以及其製造方法
JP6502651B2 (ja) 太陽電池の製造方法及び太陽電池モジュールの製造方法
JP2016009803A (ja) 太陽電池の製造方法および太陽電池

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5221738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350