CN104040721A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN104040721A
CN104040721A CN201280066800.2A CN201280066800A CN104040721A CN 104040721 A CN104040721 A CN 104040721A CN 201280066800 A CN201280066800 A CN 201280066800A CN 104040721 A CN104040721 A CN 104040721A
Authority
CN
China
Prior art keywords
type
paste
diffusion region
semiconductor substrate
dopant diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280066800.2A
Other languages
English (en)
Inventor
舩越康志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104040721A publication Critical patent/CN104040721A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B24B27/0633—Grinders for cutting-off using a cutting wire
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B28D5/045—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by cutting with wires or closed-loop blades
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/57—Physical imperfections the imperfections being on the surface of the semiconductor body, e.g. the body having a roughened surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/146—Back-junction photovoltaic cells, e.g. having interdigitated base-emitter regions on the back side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H10P32/14—
    • H10P32/1408—
    • H10P32/171—
    • H10P52/00—
    • H10P54/00—
    • H10W46/00—
    • H10W46/601—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)

Abstract

一种半导体装置及该半导体装置的制造方法，在该半导体装置中，在半导体基板的表面形成有研磨粒痕，掺杂剂扩散区域具有沿与研磨粒痕的伸长方向形成的角度在－5°～+5°范围内的方向伸长的部分，掺杂剂扩散区域通过从设置于半导体基板的一侧表面的掺杂糊扩散掺杂剂而形成。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
近年来，由于能量资源枯竭的问题及大气中的CO2的增加这种全球环境问题等，期望清洁能源的开发，在半导体装置之中，特别是使用太阳能电池单元的太阳光发电作为新的能源被开发、实用化，正处于发展之中。
一直以来，主流的太阳能电池单元是如下所述的太阳能电池单元，即，例如通过在单晶或多晶的硅基板的受光面上扩散与硅基板的导电类型相反的导电类型的杂质而形成pn结，在硅基板的受光面和受光面相反侧的背面分别形成电极而制造的双面电极型太阳能电池单元。另外，在双面电极型太阳能电池单元中，通常通过在硅基板的背面以高浓度扩散与硅基板相同的导电类型的杂质，实现背面电场效应的高输出。
另外，对于在硅基板的受光面未形成电极，而仅在背面形成电极的背面电极型太阳能电池单元，也正在进行研究开发(例如，参照专利文献1(特开2006－156646号公报)等)。
下面，参照图30(a)～(i)的示意剖视图，对现有的背面电极型太阳能电池单元的制造方法的一个例子进行说明。
首先，如图30(a)所示，在具有n型或p型导电类型的硅基板101的背面涂敷n型掺杂糊103，并使其干燥。该n型掺杂糊103沿着希望的n型扩散区域的形状进行构图涂敷。
在此，作为硅基板101，可以使用例如从硅锭切片而获得的基板。另外优选地，硅基板101使用去除了因切片而产生的切片损伤层的基板。另外，切片损伤层的去除例如可以利用氟化氢水溶液和硝酸的混合酸等进行蚀刻等而进行。
另外，在此，是将涂敷有n型掺杂糊103的面作为硅基板101的背面，而硅基板101的另一面为太阳电池的受光面。在以下说明中，有时将该受光面称为表面。
接着，如图30(b)所示，从n型掺杂糊103向半导体基板101扩散n型掺杂剂，从而形成n型掺杂剂扩散区域113。之后，用氟化氢水溶液去除硅基板101背面的n型掺杂糊103的残渣。
接着，如图30(c)所示，在硅基板101的背面，沿希望的p型掺杂剂扩散区域的形状构图涂敷p型掺杂糊104，并使其干燥。
接着，如图30(d)所示，从p型掺杂糊104向硅基板101扩散p型掺杂剂，形成p型掺杂剂扩散区域114，用氟化氢水溶液去除p型掺杂糊104的残渣。
接着，如图30(e)所示，采用CVD法在硅基板101的背面形成氧化硅膜105。此时，代替氧化硅膜105，也可以使用氮化硅膜，或者氧化硅膜和氮化硅膜的层叠膜。
接着，如图30(f)所示，使用例如氟化氢水溶液和硝酸的混合酸等，在硅基板101的表面形成纹理结构110。另外，此时，硅基板101的背面的氧化硅膜105除了成为形成纹理结构110时的保护掩膜外，还成为硅基板101的背面的钝化膜。
接着，如图30(g)所示，使用CVD法在硅基板101的表面形成受光面钝化膜106。作为该受光面钝化膜106，也可以使用氧化硅膜、氮化硅膜、或氧化硅膜和氮化硅膜的层叠膜。另外，该受光面钝化膜106也可起到所谓反射防止膜的作用。
接着，如图30(h)所示，去除氧化硅膜105的一部分，形成使扩散区域的一部分露出的接触孔123、124。接触孔的形成，可以使用例如公知的蚀刻糊。
接着，如图30(i)所示，通过接触孔123、124，形成与n型掺杂剂扩散区域113电连接的n型用电极133，并且形成与p型掺杂剂扩散区域114电连接的p型用电极134。
n型用电极133及p型用电极134例如可以用丝网印刷法印刷公知的金属糊并进行烧制而形成。
现有技术文献
专利文献
专利文献1:(日本)特开2006－156646号公报
发明所要解决的课题
但是，在现有的背面电极型太阳能电池单元中，存在不能分别在规定的区域形成n型掺杂剂扩散区域113及p型掺杂剂扩散区域114，不能稳定地获得良好的特性的问题。
该问题不仅是背面电极型太阳能电池单元的问题，也是包括双面电极型太阳能电池单元等太阳能电池单元的半导体装置整体的问题。
发明内容
鉴于上述情况，本发明的目的在于，提供一种可以稳定地获得良好特性的半导体装置及半导体装置的制造方法。
用于解决课题的技术方案
本发明的半导体装置具备半导体基板和设置于半导体基板的一侧表面的掺杂剂扩散区域，在半导体基板的表面形成有研磨粒痕，掺杂剂扩散区域具有向与研磨粒痕的伸长方向形成的角度在－5°～+5°范围内的方向伸长的部分，掺杂剂扩散区域通过从设置于半导体基板的一侧表面的掺杂糊扩散掺杂剂而形成。
在此，在本发明的半导体装置中，优选地，掺杂剂扩散区域具有n型掺杂剂扩散区域及p型掺杂剂扩散区域的至少一方，还具有设置于n型掺杂剂扩散区域上的n型用电极和设置于p型掺杂剂扩散区域上的p型用电极。
另外，本发明提供一种半导体装置的制造方法，该方法包括：在半导体基板的表面上形成向一方向伸长的研磨粒痕的工序；在半导体基板的表面的一部分上设置掺杂糊的工序，该掺杂糊具有向与研磨粒痕的伸长方向形成的角度在－5°～+5°范围内的方向伸长的部分；由半导体基板的掺杂糊中的掺杂剂形成掺杂剂扩散区域的工序。
在此，在本发明的半导体装置的制造方法中，优选地，形成研磨粒痕的工序包括利用钢丝锯切断半导体晶锭的工序。
另外，优选地，本发明的半导体装置的制造方法在形成研磨粒痕的工序和设置掺杂糊的工序之间包括对半导体基板的表面进行蚀刻的工序。
发明效果
根据本发明，能够提供一种可以稳定地获得良好特性的半导体装置及半导体装置的制造方法。
附图说明
图1是图解利用钢丝锯切断半导体晶锭的工序的一个例子的示意立体图；
图2是图解在多个部位切断半导体晶锭，切出多片半导体基板的工序的一个例子的示意立体图；
图3是图1所示的钢丝锯的一个例子的示意剖视图；
图4是通过利用图1所示的钢丝锯切断半导体晶锭而获得的半导体基板的一个例子的示意剖视图；
图5是图解去除图4所示的半导体基板的表面的切片损伤的工序的一个例子的示意剖视图；
图6是图5所示的半导体基板的表面一部分的一个例子的示意放大剖视图；
图7是图5所示的半导体基板的表面一部分的一个例子的示意立体图；
图8(a)是图解在半导体基板的背面设置n型掺杂糊的工序的一个例子的示意剖视图，(b)是图解在半导体基板的背面设置n型掺杂糊的工序的一个例子的示意俯视图；
图9(a)是图解在半导体基板的背面形成n型掺杂剂扩散区域的工序的一个例子的示意剖视图，(b)是图解在半导体基板的背面形成n型掺杂剂扩散区域的工序的一个例子的示意俯视图；
图10(a)是图解在半导体基板的背面设置p型掺杂糊的工序的一个例子的示意剖视图，(b)是图解在半导体基板的背面设置p型掺杂糊的工序的一个例子的示意俯视图；
图11(a)是图解在半导体基板的背面形成p型掺杂剂扩散区域的工序的一个例子的示意剖视图，(b)是图解在半导体基板的背面形成p型掺杂剂扩散区域的工序的一个例子的示意俯视图；
图12(a)是图解在半导体基板的背面形成钝化膜的工序的一个例子的示意剖视图，(b)是图解在半导体基板的背面形成钝化膜的工序的一个例子的示意俯视图；
图13(a)是图解在半导体基板的表面形成纹理结构的工序的一个例子的示意剖视图，(b)是图解在半导体基板的表面形成纹理结构的工序的一个例子的示意俯视图；
图14(a)是图解在半导体基板的表面形成钝化膜的工序的一个例子的示意剖视图，(b)是图解在半导体基板的表面形成钝化膜的工序的一个例子的示意俯视图；
图15(a)是图解去除半导体基板的背面的钝化膜的一部分而形成接触孔的工序的一个例子的示意剖视图，(b)是图解去除半导体基板的背面的钝化膜的一部分而形成接触孔的工序的一个例子的示意俯视图；
图16(a)是图解形成n型用电极及p型用电极的工序的一个例子的示意剖视图，(b)是图解形成n型用电极及p型用电极的工序的一个例子的示意俯视图；
图17是形成于半导体基板的背面的n型掺杂剂扩散区域及p型掺杂剂扩散区域的一个例子的示意俯视图；
图18是形成于半导体基板的背面的n型掺杂剂扩散区域及p型掺杂剂扩散区域的另外一个例子的示意俯视图；
图19是形成于半导体基板的背面的n型掺杂剂扩散区域及p型掺杂剂扩散区域的另外一个例子的示意俯视图；
图20是实施例中所使用的钢丝锯的放大照片；
图21是利用图20所示的钢丝锯进行切断后的n型单晶硅基板的表面的一个例子的显微镜照片；
图22是表示利用激光显微镜测定图21所示的n型单晶硅基板的表面的凹凸的结果的图；
图23是利用图22所示的钢丝锯进行切断后的n型单晶硅基板的表面的另外一个例子的显微镜照片；
图24是表示利用激光显微镜测定图23所示的n型单晶硅基板的表面的凹凸的结果的图；
图25是对图21所示的n型单晶硅基板进行蚀刻后的表面的一个例子的显微镜照片；
图26是表示利用激光显微镜测定图25所示的n型单晶硅基板的表面的凹凸的结果的图；
图27是表示利用激光显微镜测定图25所示的n型单晶硅基板被蚀刻后的表面的凹凸的结果的图；
图28(a)是以向与研磨粒痕的伸长方向形成的角度在－5°～+5°范围内的方向伸长的方式设置n型掺杂糊的n型单晶硅基板的表面的显微镜照片，(b)是(a)的显微镜照片的放大照片；
图29(a)是以沿与研磨粒痕的伸长方向正交的方向伸长的方式设置n型掺杂糊的n型单晶硅基板的表面的显微镜照片，(b)是(a)的显微镜照片的放大照片；
图30(a)～(i)是对现有的背面电极型太阳能电池单元的制造方法的一个例子进行图解的示意剖视图。
具体实施方式
下面，参照图1～图16，对本发明的半导体装置的制造方法的一个例子，即，一个实施方式的背面电极型太阳能电池单元的制造方法进行说明。另外，在本发明的附图中，相同的附图标记表示相同的部分或相应的部分。
首先，如图1的示意立体图所示，进行用钢丝锯53切断半导体晶锭50的工序。如图1所示，钢丝锯53卷挂在隔开规定间隔配置的导向辊51、52之间。其结果是，钢丝锯53处于在各导向辊51、52间沿着导向辊51、52的长度方向隔开规定的间隔张设于多个部位的状态。在该状态下，通过导向辊51、52进行正转和反转，钢丝锯沿箭头55的方向进行往复移动。
在钢丝锯53在箭头55的方向上进行往复移动的状态下，使半导体晶锭50向箭头54的方向移动。通过将半导体晶锭50向进行往复移动的钢丝锯53按压，例如，如图2的示意立体图所示，半导体晶锭50在多个部位被切断，切出多片半导体基板1。
图3表示图1所示的钢丝锯53的一个例子的示意剖视图。在此，钢丝锯53包括芯线53a、利用粘接材料(未图示)固着在芯线53a的外周面的研磨粒53b。作为芯线53a，例如可以使用钢琴丝等。作为研磨粒53b，例如可以使用金刚石研磨粒等，作为粘接材料，例如可以使用镀敷于芯线53a的外表面的镍等。
图4表示利用钢丝锯53切断半导体晶锭50而得到的半导体基板1的一个例子的示意剖视图。在此，由于使用上述的钢丝锯53切断了半导体晶锭50，所以在半导体基板1的表面会产生切片损伤1a。
作为半导体晶锭50，使用例如通过切克劳斯基(チョクラルスキー)单晶生长法或铸造(鋳造)法制作的单晶硅锭或多晶硅锭等结晶硅锭等。在使用结晶硅锭作为半导体晶锭50的情况下，可以得到作为半导体基板1的硅结晶基板。另外，在本实施方式中，半导体晶锭50因掺杂有n型掺杂剂，所以具有n型导电类型。
接着，如图5的示意剖视图所示，进行去除图4所示的半导体基板1的表面的切片损伤1a的工序。在此，在作为半导体基板1使用硅结晶基板的情况下，切片损伤1a的去除可以通过例如利用氢氧化钠水溶液及氢氧化钾水溶液等碱性水溶液进行蚀刻等而进行。
半导体基板1的大小及形状没有特别的限定，例如，可以使用厚度为100μm以上300μm以下，一个边的长度为100mm以上200mm以下的具有四边形形状的表面的半导体基板等。
图6表示图5所示的半导体基板1的表面的一部分的一个例子的示意放大剖视图。图7表示图5所示的半导体基板1的表面的一部分的一个例子的示意立体图。在此，在半导体基板1的表面形成有大的起伏(图6的假想虚线，下面称为“锯痕”)61，并且形成有深度比锯痕61浅的槽状的研磨粒痕62。
锯痕61因使用钢丝锯53的半导体晶锭50的切断而形成。即，如图1所示，半导体基板1是通过将半导体晶锭50向进行往复移动的钢丝锯53按压并切断而得到的，每次切换钢丝锯53的移动方向55时，钢丝锯53就会暂停且线速度下降。由此，沿相对于钢丝锯53的、半导体晶锭50的移动方向(箭头54的方向)，钢丝锯53的在半导体晶锭50的切入深度不同，因此，这作为大起伏，即，作为锯痕61出现在半导体基板1的表面。
另外，研磨粒痕62是在使用钢丝锯53切断半导体晶锭50时，由于钢丝锯53的磨粒53b而形成的损伤，以沿钢丝锯53的移动方向55伸长的槽状形成。
另外，虽然在图6及图7中为便于说明而未图示，但用于去除上述切片损伤1a的蚀刻，也可以在半导体基板1的表面形成环形凹部。
接着，如图8(a)的示意剖视图及图8(b)的示意俯视图所示，在半导体基板1的背面侧的表面(背面)的一部分，设置n型掺杂糊3。
在此，如图8(b)示意俯视图所示，n型掺杂糊3以具有沿与研磨粒痕(未图示)的伸长方向(箭头55的方向)形成的角度在－5°～+5°的范围内的方向伸长的部分的方式设置。这是因为，本发明者专心研究的结果发现：在以沿与研磨粒痕的伸长方向的角度在－5°～+5°的范围内的方向伸长的方式设置了n型掺杂糊3的情况下，与以向该范围外的方向伸长的方式设置n型掺杂糊3的情况相比，能够抑制n型掺杂糊3向其伸长方向以外的方向流出。由此，n型掺杂糊3的至少一部分，能够在与研磨粒痕的伸长方向(箭头55的方向)形成的角度在－5°～+5°的范围内的方向稳定地形成。另外，在本实施方式中，对n型掺杂糊3以沿与研磨粒痕的伸长方向(箭头55的方向)形成的角度为0°的方向伸长的带状形成的情况进行说明。
作为n型掺杂糊3，例如可以使用除磷化合物等n型掺杂剂外，还包含溶剂、增粘剂、以及氧化硅前体的材料等。另外，作为n型掺杂糊3，可以使用不包含增粘剂的材料。
作为磷化合物，可以单独使用磷酸盐、氧化磷、五氧化二磷、磷酸或有机磷化物这种包含磷原子的化合物，也可以组合使用两种以上。
作为溶剂，可以单独使用例如：乙二醇、甲基溶纤剂、甲基溶纤剂乙酸酯、乙基溶纤剂、二乙基溶纤剂、溶纤剂乙酸酯、乙二醇单苯醚、甲氧基乙醇、乙二醇单乙酸酯、乙二醇二乙酸酯、二乙二醇、二乙二醇单甲醚、二乙二醇单乙醚乙酸酯、二乙二醇单丁醚、二乙二醇单丁醚乙酸酯、二乙二醇二甲醚、二乙二醇甲基乙基醚、二乙二醇二乙醚、二乙二醇乙酸酯、三乙二醇、三乙二醇单甲醚、三乙二醇单乙醚、四乙二醇、液体聚乙二醇、丙二醇、丙二醇单甲基醚、丙二醇单乙基醚、丙二醇单甲基醚、1－丁氧基乙氧基丙醇、二丙二醇、二丙二醇单甲醚、二丙二醇单乙基醚、三丙二醇单甲醚、聚丙二醇、1,3－丙二醇、丁二醇、1,5－戊二醇、己二醇、甘油、醋酸甘油酯、甘油二乙酸酯、三醋酸甘油酯、三羟甲基丙烷、1,2,6－己三醇、1,2－丙二醇、1,5－戊二醇、辛二醇、1,2－丁二醇、1,4－丁二醇、1,3－丁二醇、二噁烷、三噁烷、四氢呋喃、四氢吡喃、甲缩醛、二乙缩醛、甲基乙基酮、甲基异丁基酮、二乙基酮、丙酮基丙酮、二丙酮醇、甲酸甲酯、甲酸乙酯、甲酸丙酯、乙酸甲酯、乙酸乙酯，也可以组合使用两种以上。
作为增粘剂，优选使用乙基纤维素、聚乙烯基吡咯烷酮或双方的混合物，但也可以使用各种品质及特性的膨润土、各种极性溶剂混合物用的一般的无机流变添加剂、硝化纤维素及其它的纤维素化合物、淀粉、明胶、海藻酸、高分散性非晶质硅酸(Aerosil(注册商标))、聚乙烯醇缩丁醛(Mowital(注册商标))、羧甲基纤维素钠(vivistar)、热塑性聚酰胺树脂(Eurelon(注册商标))、有机蓖麻油衍生物(Thixin R(注册商标))、二酰胺蜡(Thixatrol plus(注册商标))、膨润聚丙烯酸盐(Rheolate(注册商标))、聚醚脲－聚氨酯、聚醚－多元醇等。
作为氧化硅前体，可以使用例如用TEOS(正硅酸四乙酯)那样的通式R1′nSi(OR1)4-n(R1′表示甲基、乙基或苯基，R1表示甲基、乙基、正丙基或异丙基、n表示0、1或2)所示的物质。
n型掺杂糊3的设置方法例如可以使用以往公知的丝网印刷、喷墨印刷等方法。
之后，使设置于半导体基板1的背面的n型掺杂糊3干燥。
作为n型掺杂糊3的干燥方法，例如在烘箱内设置设置了糊后的半导体基板1，例如在200℃左右的温度下，例如以数十分钟的时间加热糊。
接着，如图9(a)的示意剖视图及图9(b)的示意俯视图所示，投入800℃以上1100℃以下的石英炉内，使n型掺杂剂从n型掺杂糊3向半导体基板1的背面扩散，形成n型掺杂剂扩散区域13。由此，如图9(b)的示意俯视图所示，n型掺杂剂扩散区域13以沿与研磨粒痕的伸长方向(箭头55的方向)形成的角度在－5°～+5°的范围内的方向伸长的带状形成。另外，n型掺杂剂扩散区域13是n型掺杂剂浓度比半导体基板1高的区域。
之后，去除半导体基板1的背面的n型掺杂糊3的残渣。n型掺杂糊3的残渣的去除，可以通过例如将设置有n型掺杂糊3的半导体基板1浸渍于氢氟酸水溶液中等而进行。
接着，如图10(a)的示意剖视图及图10(b)的示意俯视图所示，在半导体基板1的背面的一部分设置p型掺杂糊4。
在此，p型掺杂糊4与上述的n型掺杂糊3一样，如图10(b)的示意俯视图所示，以具有沿与研磨粒痕(未图示)的伸长方向(箭头55的方向)形成的角度在－5°～+5°的范围内的方向伸长的部分的方式设置。
作为p型掺杂糊4，例如可以使用除硼化合物等p型掺杂剂外，还包含溶剂、增粘剂、以及氧化硅前体的材料等。另外，作为p型掺杂糊4，也可以使用不包含增粘剂的材料。
作为硼化合物，可以单独使用例如氧化硼、硼酸、有机硼化合物、硼－铝化合物等包含硼原子的化合物，也可以组合使用两种以上。
作为溶剂，可以使用与上述的n型掺杂糊3相同的溶剂。
作为增粘剂，可以使用与上述的n型掺杂糊3相同的增粘剂。
作为氧化硅前体，可以使用与上述的n型掺杂糊3相同的物质。
p型掺杂糊4的设置方法，可以采用与上述的n型掺杂糊3的设置方法相同的方法。
之后，使设置于半导体基板1的背面的p型掺杂糊4干燥。
作为p型掺杂糊4的干燥方法，可以采用与上述的n型掺杂糊3的干燥方法相同的方法。
接着，如图11(a)的示意剖视图及图11(b)的示意俯视图所示，投入800℃以上1100℃以下的石英炉内，使p型掺杂剂从p型掺杂糊4向半导体基板1的背面扩散，形成p型掺杂剂扩散区域14。由此，如图11(b)的示意俯视图所示，p型掺杂剂扩散区域14以沿与研磨粒痕的伸长方向(箭头55的方向)形成的角度在－5°～+5°的范围内的方向伸长的带状形成。
之后，去除半导体基板1的背面的p型掺杂糊4的残渣。p型掺杂糊4的残渣的去除，例如可以通过使设置有p型掺杂糊4的半导体基板1浸渍于氢氟酸水溶液中等而进行。
接着，如图12(a)的示意剖视图及图12(b)的示意俯视图所示，在半导体基板1的背面形成钝化膜5。作为钝化膜5，例如可以使用氮化硅膜、氧化硅膜、或氮化硅和氧化硅膜的层叠膜等。钝化膜5可以例如通过等离子CVD法等形成。
接着，如图13(a)的示意剖视图所示，通过对形成有半导体基板1的钝化膜5的一侧的相反侧的受光面进行纹理蚀刻而形成纹理结构10。用于形成纹理结构10的纹理蚀刻，可以通过将形成于半导体基板1的另一表面的钝化膜5作为蚀刻掩模使用而进行。在半导体基板1由硅结晶基板构成的情况下，纹理蚀刻可以通过下述方法进行：将在氢氧化钠或氢氧化钾等碱性水溶液中添加了异丙醇的液体，例如加热到70℃以上80℃以下，利用该蚀刻液对半导体基板1的受光面进行蚀刻。
接着，如图14(a)的示意剖视图所示，在半导体基板1的受光面形成钝化膜6。作为钝化膜6，可以使用例如氮化硅膜、氧化硅膜、或氮化硅和氧化硅膜的层叠膜等。钝化膜6可以通过例如等离子CVD法等形成。另外，半导体基板1的受光面的钝化膜6，是也可作为所谓的反射防止膜而发挥功能的膜。
接着，如图15(a)的示意剖视图及图15(b)的示意俯视图所示，通过去除半导体基板1的背面的钝化膜5的一部分，形成接触孔23及接触孔24，使n型掺杂剂扩散区域13的一部分从接触孔23露出，并且使p型掺杂剂扩散区域14的一部分从接触孔24露出。
接触孔23、24例如可以通过下述方法形成：利用光刻技术在钝化膜5上形成在与接触孔23、24的各形成部位对应的部分具有开口部的光刻胶图案之后，通过从光刻胶图案的开口部利用蚀刻去除钝化膜5的方法等形成。
接着，如图16(a)的示意剖视图及图16(b)的示意俯视图所示，形成通过接触孔23与n型掺杂剂扩散区域13电连接的n型用电极33，并且形成通过接触孔24与p型掺杂剂扩散区域14电连接的p型用电极34。在此，作为n型用电极33及p型用电极34，例如可以使用由银等金属构成的电极。以上述方式，可以制作本实施方式的背面电极型太阳能电池单元。
如上，在本实施方式中，如上所述，以具有沿与研磨粒痕的伸长方向形成的角度在－5°～+5°的范围内的方向伸长的部分的方式设置n型掺杂糊3及p型掺杂糊4，因此，至少该部分可以在与研磨粒痕的伸长方向形成的角度在－5°～+5°的范围内的方向上以稳定的形状形成n型掺杂糊3及p型掺杂糊4。
由此，在本实施方式中，n型掺杂剂扩散区域13及p型掺杂剂扩散区域14都可以分别以希望的形状稳定地形成，因此，可以使背面电极型太阳能电池单元的特性稳定，使其成为良好的电池单元。
另外，以具有n型导电类型的半导体晶锭说明了上述实施方式，但半导体晶锭也可以具有p型导电类型。
另外，如图17的示意俯视图所示，n型掺杂剂扩散区域13及p型掺杂剂扩散区域14可以分别是向一个方向伸长的形状，如图18的示意俯视图所示，n型掺杂剂扩散区域13及p型掺杂剂扩散区域14的至少一方的一部分可以与研磨粒痕的伸长方向正交，如图19的示意俯视图所示，也可以具有仅n型掺杂剂扩散区域13或p型掺杂剂扩散区域14的任一方向一个方向伸长的形状。
另外，本发明不限于背面电极型太阳能电池单元，也可以适用于包含下述太阳能电池单元的半导体装置，即，该太阳能电池单元是在半导体基板的受光面和背面分别形成电极而制造的双面电极型太阳能电池单元等所有结构的太阳能电池单元。
实施例
(掺杂糊的设置)
首先，将n型单晶硅锭向进行往复移动的钢丝锯按压(具有图20的放大照片所示的形状)而切断。由此，形成多枚n型单晶硅基板，该基板在一边分别为126mm的近似正方形形状的受光面及背面上，形成有由沿一方向伸长的槽构成的研磨粒痕，基板厚度为200μm。在此，图20所示的钢丝锯是，在截面直径120μm钢琴丝的外周面，利用镀敷的镍固着了粒径30μm以下的金刚石研磨粒而制作的锯。
图21表示利用上述的钢丝锯切断后的n型单晶硅基板的表面的一个例子的显微镜照片，图22表示用激光显微镜测定图21所示的n型单晶硅基板的表面的凹凸的结果。另外，图22的横轴表示n型单晶硅基板的表面的宽度(最大宽度：10mm)，图22的纵轴表示n型单晶硅基板表面的由锯痕及研磨粒痕导致的凹凸，该凹凸由钢丝锯的切断引起。
图23表示利用上述的钢丝锯切断后的n型单晶硅基板的表面的另外一个例子的显微镜照片，图24表示用激光显微镜测定图23所示的n型单晶硅基板的表面的凹凸的结果。另外，图24的横轴表示n型单晶硅基板的表面的宽度(最大宽度：10mm)，图24的纵轴表示n型单晶硅基板表面的由锯痕及研磨粒痕导致的凹凸，该凹凸由钢丝锯的切断引起。
如图21～图24所示，确认了在n型单晶硅基板的表面形成有沿着向钢丝锯按压n型单晶硅锭的方向形成的大的起伏，即，锯痕，和沿着钢丝锯的移动方向形成于锯痕的槽状的研磨粒痕(图21及图23的纵条)。
接着，通过利用氢氧化钠浓度为48质量％的氢氧化钠水溶液(相对于水52g，氢氧化钠48g)，对以上述方式形成的n型单晶硅基板的表面进行30μm深度的蚀刻，去除n型单晶硅基板的表面的切片损伤。
图25表示图21所示的n型单晶硅基板的蚀刻后的表面的一个例子的显微镜照片，图26表示用激光显微镜测定图25所示的n型单晶硅基板的表面的凹凸的结果。图27表示用激光显微镜测定图25所示的n型单晶硅基板的蚀刻后的表面的凹凸的结果。如图25所示，在n型单晶硅基板的表面形成有圆形状的凹部，如图26及图27所示，研磨粒痕不会从n型单晶硅基板的表面消失。
接着，在上述蚀刻后的n型单晶硅基板的表面，以沿与研磨粒痕的伸长方向形成的角度在－5°～+5°的范围内的方向伸长的方式，以1.5mm间隔断续地设置多个带状的n型掺杂糊(每一条n型掺杂糊的设计宽度：300μm、粘度：30Pa·S)。
图28(a)表示以沿与研磨粒痕的伸长方向形成的角度在－5°～+5°的范围内的方向伸长的方式设置了n型掺杂糊的n型单晶硅基板的表面的显微镜照片，图28(b)表示图28(a)的显微镜照片的放大照片。在图28(a)及图28(b)中，色浓的部位为n型掺杂糊的设置部位，色浅的部分为开口部。
如图28(a)及图28(b)所示，已确认：对于以沿与研磨粒痕的伸长方向形成的角度在－5°～+5°的范围内的方向伸长的方式设置的n型掺杂糊，能够抑制n型掺杂糊向n型掺杂糊的伸长方向以外的方向流出。
作为比较例，除以沿与研磨粒痕的伸长方向正交的方向伸长的方式设置了多个带状的n型掺杂糊以外，与上述的内容相同地，设置了n型掺杂糊。
图29(a)表示以沿与研磨粒痕的伸长方向正交的方向伸长的方式设置了n型掺杂糊的n型单晶硅基板的表面的显微镜照片，图29(b)表示图29(a)的显微镜照片的放大照片。在图29(a)及图29(b)中，色浓的部位为n型掺杂糊的设置部位，色浅的部位为开口部。
如图29(a)及图29(b)所示，已确认：对于以沿与研磨粒痕的伸长方向正交的方向伸长的方式设置的n型掺杂糊，与以沿与研磨粒痕的伸长方向形成的角度在－5°～+5°的范围内的方向伸长的方式设置了n型掺杂糊的情况相比，n型掺杂糊向n型掺杂糊的伸长方向以外的方向流出，n型掺杂糊的宽度不匀。
另外，从以沿与研磨粒痕的伸长方向形成的角度在－5°～+5°的范围内的方向伸长的方式设置了n型掺杂糊的n型单晶硅基板的表面选择任意10条n型掺杂糊设置部分(试样No.1～10)，测定这10条n型掺杂糊设置部分的宽度的最大值和最小值，求出该最大值和最小值之差。而且，对试样No.1～10的开口部的宽度的最大值、最小值、及最大值和最小值之差，分别求出平均值及标准偏差σ。表1表示其结果。
(表1)
(n型掺杂糊纵涂*1)
*1：以沿与研磨粒痕的伸长方向形成的角度在－5°～+5°的范围内的方向伸长的方式设置n型掺杂糊
〔单位：μm〕
试样No. 最大宽度 最小宽度 最大宽度-最小宽度
1 333 292 41
2 356 303 53
3 320 289 31
4 344 295 49
5 306 280 26
6 328 291 37
7 317 275 42
8 321 290 31
9 332 292 40
10 310 298 12
平均值 327 291 36
σ 15 8 12
如表1所示，试样No.1～10的n型掺杂糊设置部分的宽度的最大值、最小值、及最大值和最小值之差的平均值分别为327、291及36，标准偏差σ分别为15、8及12。
另一方面，从以沿与研磨粒痕的伸长方向正交的方向伸长的方式设置了n型掺杂糊的n型单晶硅基板的表面选择任意的10条n型掺杂糊设置部分，测定这10条n型掺杂糊设置部分(试样No.11～20)的宽度的最大值和最小值，求出该最大值和最小值之差。而且，对于试样No.11～20的n型掺杂糊设置部分的宽度的最大值、最小值、及最大值和最小值之差，分别求出平均值及标准偏差σ。表2表示其结果。
(表2)
(n型掺杂糊横涂*2)
*2：以沿与研磨粒痕的伸长方向正交的方向伸长的方式设置掺杂糊
〔单位：μm〕
试样No. 最大宽度 最小宽度 最大宽度-最小宽度
11 381 300 81
12 356 288 68
13 375 293 82
14 374 290 84
15 396 275 121
16 428 305 123
17 396 292 104
18 361 292 69
19 388 294 94
20 403 303 100
平均值 386 293 93
σ 21 9 19
如表2所示，试样No.11～20的n型掺杂糊设置部分的宽度的最大值、最小值、及最大值和最小值之差的平均值分别为386、293及93，标准偏差σ是分别为21、9及19。
同样，对p型掺杂糊，也进行了以沿与研磨粒痕的伸长方向形成的角度在-5°～+5°的范围内的方向伸长的方式设置的情况、和以沿与研磨粒痕的伸长方向正交的方向伸长的方式设置的情况的比较。p型掺杂糊在硅基板表面以1.5mm间隔断续地设置成多个带状(每一条p型掺杂糊的设计宽度：1000μm、粘度：30Pa·s)。
与n型掺杂糊相同地，从以沿与研磨粒痕的伸长方向形成的角度在-5°～+5°的范围内的方向伸长的方式设置p型掺杂糊的n型单晶硅基板的表面选择任意的10条p型掺杂糊设置部分(试样No.21～30)，测定这10条p型掺杂糊设置部分的宽度的最大值和最小值，求出该最大值和最小值之差。表3表示其结果。
另外，作为比较例，从以沿与研磨粒痕的伸长方向正交的方向伸长的方式设置了p型掺杂糊的n型单晶硅基板的表面选择任意10条p型掺杂糊设置部分，测定这10条p型掺杂糊设置部分(试样No.31～40)的宽度的最大值和最小值，求出该最大值和最小值之差。表4表示其结果。
另外，对于试样No.21～30及试样No.31～40的开口部的宽度的最大值、最小值、及最大值和最小值之差，分别求出平均值及标准偏差σ。表3及表4表示其结果。
(表3)
(p型掺杂糊纵涂*1)
*1：以沿与研磨粒痕的伸长方向形成的角度在-5°～+5°的范围内的方向伸长的方式设置n型掺杂糊
〔单位：μm〕
试样No. 最大宽度 最小宽度 最大宽度-最小宽度
21 1028 980 48
22 1009 967 42
23 1036 992 44
24 1020 970 50
25 1036 985 51
26 1031 992 39
27 1042 1001 41
28 1015 979 36
29 1029 977 52
30 1045 995 50
平均值 1029 974 45
σ 12 11 6
(表4)
(p型掺杂糊横涂*2)
*2：以沿与研磨粒痕的伸长方向正交的方向伸长的方式设置掺杂糊
〔单位：μm〕
试样No. 最大宽度 最小宽度 最大宽度-最小宽度
31 1088 977 111
32 1112 989 123
33 1140 991 149
34 1095 964 131
35 1124 997 127
36 1108 993 115
37 1099 981 118
38 1131 993 138
39 1154 1005 149
40 1129 980 149
平均值 1118 987 131
σ 21 12 15
如表3所示，试样No.21～30的p型掺杂糊设置部分的宽度的最大值、最小值、及最大值和最小值之差的平均值分别为1029、974及45，标准偏差σ分别为12、11及6。
另外，如表4所示，试样No.31～40的p型掺杂糊设置部分的宽度的最大值、最小值、及最大值和最小值之差的平均值分别为1118、987及131，标准偏差σ分别为21、12及15。
如上，如表1～表4所示，已确认：在以沿与研磨粒痕的伸长方向形成的角度在－5°～+5°的范围内的方向伸长的方式设置了掺杂糊的情况下，与以沿与研磨粒痕的伸长方向正交的方向伸长的方式设置了掺杂糊的情况相比，能够抑制来自n型掺杂糊的宽度的设计值的不匀。
(背面电极型太阳能电池单元的制作和评估)
分别使用具有试样No.1～10的n型掺杂糊设置部分及试样No.21～30的p型掺杂糊设置部分的n型单晶硅基板(实施例的基板)、以及具有试样No.11～20的n型掺杂糊设置部分及试样No.31～40的p型掺杂糊设置部分的n型单晶硅基板(比较例的基板)，制作了背面电极型太阳能电池单元。
具体而言，首先，实施例及比较例各自的基板在石英炉内，在氧氛围下，以900℃进行了20分钟热氧化，然后，在实施例及比较例各自的基板上设置n型掺杂糊，之后，将实施例及比较例各自的基板设置于烘箱内，在200℃进行30分钟加热，由此使n型掺杂糊干燥。
接着，通过在石英炉内以950℃对实施例及比较例各自的基板进行30分钟加热，使磷扩散到实施例及比较例的各基板的上述n型掺杂糊设置部位，形成n型掺杂剂扩散区域。
接着，通过使实施例及比较例的各基板浸渍于氢氟酸水溶液中，将实施例及比较例各自的基板的n型掺杂糊残渣全部去除。
接着，在石英炉内在氧氛围下以900℃进行20分钟热氧化的实施例及比较例各自的基板上形成的n型掺杂剂扩散区域间，设置p型掺杂糊，之后，将实施例及比较例的各基板设置于烘箱内，通过以200℃进行30分钟加热，使p型掺杂糊干燥。
接着，通过在石英炉内以1000℃对实施例及比较例各自的基板进行30分钟加热，使硼扩散到实施例及比较例的各基板的上述p型掺杂糊设置部位，形成p型掺杂剂扩散区域。
接着，通过使实施例及比较例各自的基板浸渍于氢氟酸水溶液中，将实施例及比较例的各基板的p型掺杂糊残渣全部去除。
接着，利用等离子CVD法在实施例及比较例各自的基板的n型掺杂剂扩散区域及p型掺杂剂扩散区域的形成侧的表面整个面形成由氮化硅膜构成的钝化膜。
接着，通过对实施例及比较例的各基板的钝化膜形成侧的相反侧的表面进行纹理蚀刻，形成纹理结构。在此，纹理蚀刻使用在氢氧化钠浓度为3质量％的氢氧化钠水溶液中添加异丙醇的70℃～80℃的蚀刻液进行。
接着，利用等离子CVD法在实施例及比较例各自的基板的纹理结构上形成由氮化硅膜构成的反射防止膜。
接着，通过以带状去除实施例及比较例各自的基板的钝化膜的一部分，形成接触孔，使n型掺杂剂扩散区域及p型掺杂剂扩散区域的各自的一部分露出。
之后，以填埋实施例及比较例各自的基板的接触孔的方式涂敷市场上销售的银糊，进行干燥，通过以600℃进行20分钟的加热，烧制银糊，形成分别与n型掺杂剂扩散区域及p型掺杂剂扩散区域相接的银电极。如上，制作了使用实施例及比较例各自的基板的背面电极型太阳能电池单元。
而且，对于用实施例的基板制作的背面电极型太阳能电池单元(实施例的太阳能电池单元)及使用比较例的基板制作的背面电极型太阳能电池单元(比较例的太阳能电池单元)，分别使用太阳光模拟器照射模拟太阳光，测定电流－电压(IV)特性，测定短路电流密度、开放电压、F.F(Fill Factor)、转换效率及漏电电流。表5表示其结果。在表5中，将比较例的太阳能电池单元的短路电流密度、开放电压、F.F、转换效率及漏电电流的值分别设为100时的实施例的太阳能电池单元的短路电流密度、开放电压、F.F、转换效率及漏电电流的值，分别以相对值表示。
(表5)
如表5所示，实施例的太阳能电池单元与比较例的太阳能电池单元相比，确认了短路电流密度、开放电压、F.F.及转换效率提高，漏电电流降低。因此，实施例的太阳能电池单元与比较例的太阳能电池单元相比，可以稳定地获得良好的特性。
这是由于，在实施例的太阳能电池单元中，能够以沿与研磨粒痕的伸长方向形成的角度在－5°～+5°的范围内的方向伸长的带状，分别稳定地形成n型掺杂剂扩散区域及p型掺杂剂扩散区域，所以与比较例的太阳能电池单元相比，n型掺杂剂扩散区域及p型掺杂剂扩散区域各自的宽度的不匀小。
本文公开的实施方式及实施例应该视为完全是例示，而不是限制性的。本发明的范围由权利要求确定而不是上述说明，且包括与权利要求的范围等同或者在权利要求范围之内的所有变更。
产业上的可利用性
本发明可以用于半导体装置及半导体装置的制造方法，特别适用于背面电极型太阳能电池单元及背面电极型太阳能电池单元的制造方法。
附图标记说明
1 半导体基板、1a 切片损伤、3 n型掺杂糊、4 p型掺杂糊、5 钝化膜、10 纹理结构、6 钝化膜、13 n型掺杂剂扩散区域、14 p型掺杂剂扩散区域、23、24 接触孔、33 n型用电极、34 p型用电极、50 半导体晶锭、51、52 导向辊、53 钢丝锯、53a 芯线、53b 研磨粒、54、55箭头、61 锯痕、62 研磨粒痕、101 硅基板、103 n型掺杂糊、104 p型掺杂糊、105 氧化硅膜、106 受光面钝化膜、110 纹理结构、113 n型掺杂剂扩散区域、114 p型掺杂剂扩散区域、123、124 接触孔、133 n型用电极、134 p型用电极

Claims (5)

1.一种半导体装置，其特征在于，具备：
半导体基板、和
设置于所述半导体基板的一侧表面的掺杂剂扩散区域，
在所述半导体基板的所述表面形成有研磨粒痕，
所述掺杂剂扩散区域具有沿与所述研磨粒痕的伸长方向形成的角度在－5°～+5°范围内的方向伸长的部分，
所述掺杂剂扩散区域通过从设置于所述半导体基板的一侧表面的掺杂糊扩散掺杂剂而形成。
2.如权利要求1所述的半导体装置，其特征在于，
所述掺杂剂扩散区域具有n型掺杂剂扩散区域及p型掺杂剂扩散区域的至少一方，还具备：
设置于所述n型掺杂剂扩散区域上的n型用电极、和
设置于所述p型掺杂剂扩散区域上的p型用电极。
3.一种半导体装置的制造方法，其特征在于，包括：
在半导体基板的表面形成向一个方向伸长的研磨粒痕的工序；
在所述半导体基板的所述表面的一部分上设置掺杂糊的工序，该掺杂糊具有沿与所述研磨粒痕的伸长方向形成的角度在－5°～+5°范围内的方向伸长的部分；
由所述半导体基板的所述掺杂糊中的掺杂剂形成掺杂剂扩散区域的工序。
4.如权利要求3所述的半导体装置的制造方法，其特征在于，
形成所述研磨粒痕的工序包括利用钢丝锯切断半导体晶锭的工序。
5.如权利要求3或4所述的半导体装置的制造方法，其特征在于，
在形成所述研磨粒痕的工序和设置所述掺杂糊的工序之间，包括刻蚀所述半导体基板的所述表面的工序。
CN201280066800.2A 2011-11-11 2012-11-07 半导体装置及半导体装置的制造方法 Pending CN104040721A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011247307A JP5221738B2 (ja) 2011-11-11 2011-11-11 半導体装置および半導体装置の製造方法
JP2011-247307 2011-11-11
PCT/JP2012/078816 WO2013069672A1 (ja) 2011-11-11 2012-11-07 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN104040721A true CN104040721A (zh) 2014-09-10

Family

ID=48290046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280066800.2A Pending CN104040721A (zh) 2011-11-11 2012-11-07 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9214430B2 (zh)
EP (1) EP2779215A4 (zh)
JP (1) JP5221738B2 (zh)
CN (1) CN104040721A (zh)
WO (1) WO2013069672A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117845B2 (en) * 2013-01-25 2015-08-25 Fairchild Semiconductor Corporation Production of laterally diffused oxide semiconductor (LDMOS) device and a bipolar junction transistor (BJT) device using a semiconductor process
US10079319B2 (en) * 2015-12-16 2018-09-18 Sunpower Corporation Solar cell fabrication using laser patterning of ion-implanted etch-resistant layers and the resulting solar cells
US11621168B1 (en) 2022-07-12 2023-04-04 Gyrotron Technology, Inc. Method and system for doping semiconductor materials

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310830A (ja) * 2004-04-16 2005-11-04 Sharp Corp 太陽電池および太陽電池の製造方法
WO2009041266A1 (ja) * 2007-09-28 2009-04-02 Sharp Kabushiki Kaisha 太陽電池用ウエハの製造方法
CN101861230A (zh) * 2007-12-11 2010-10-13 信越半导体股份有限公司 利用线锯的工件的切断方法及线锯
CN102939664A (zh) * 2010-05-21 2013-02-20 夏普株式会社 半导体装置及半导体装置的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156646A (ja) 2004-11-29 2006-06-15 Sharp Corp 太陽電池の製造方法
JP5003696B2 (ja) * 2009-02-04 2012-08-15 住友電気工業株式会社 Ｉｉｉ族窒化物基板及びその製造方法
JP2010205839A (ja) * 2009-03-02 2010-09-16 Sharp Corp 半導体装置の製造方法
JP2012230929A (ja) * 2009-08-28 2012-11-22 Sumco Corp 太陽電池用シリコンウェーハおよびその製造方法
JP2013012668A (ja) * 2011-06-30 2013-01-17 Sharp Corp 太陽電池用ウエハ、太陽電池およびその製造方法
JP2013012667A (ja) * 2011-06-30 2013-01-17 Sharp Corp 太陽電池用ウエハ、太陽電池およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310830A (ja) * 2004-04-16 2005-11-04 Sharp Corp 太陽電池および太陽電池の製造方法
WO2009041266A1 (ja) * 2007-09-28 2009-04-02 Sharp Kabushiki Kaisha 太陽電池用ウエハの製造方法
CN101861230A (zh) * 2007-12-11 2010-10-13 信越半导体股份有限公司 利用线锯的工件的切断方法及线锯
CN102939664A (zh) * 2010-05-21 2013-02-20 夏普株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
US20140339682A1 (en) 2014-11-20
US9214430B2 (en) 2015-12-15
WO2013069672A1 (ja) 2013-05-16
EP2779215A1 (en) 2014-09-17
EP2779215A4 (en) 2015-06-17
JP5221738B2 (ja) 2013-06-26
JP2013105818A (ja) 2013-05-30

Similar Documents

Publication Publication Date Title
TW201308420A (zh) 太陽能電池用晶圓、太陽能電池及其製造方法
EP2395544A1 (en) Semiconductor device producing method and semiconductor device
WO2010101054A1 (ja) 半導体装置の製造方法
TWI538244B (zh) Method for manufacturing solar cells
CN102947948B (zh) 硅晶片、半导体装置、硅晶片的制造方法以及半导体装置的制造方法
CN102939664B (zh) 半导体装置及半导体装置的制造方法
JP6144778B2 (ja) 太陽電池の製造方法
CN104040721A (zh) 半导体装置及半导体装置的制造方法
JP2010205965A (ja) 半導体装置の製造方法
TW201306112A (zh) 太陽電池用晶圓、太陽電池及其製造方法
JP2010157654A (ja) 半導体装置の製造方法
Uddin et al. Photovoltaic cell fabricated using nanoporous black silicon synthesized via aluminium-assisted chemical etching
CN103597586A (zh) 纹理结构的形成方法以及太阳能电池的制造方法
TWI681566B (zh) 太陽能電池以及其製造方法
CN113437163B (zh) 太阳能电池及太阳能电池模组

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140910

WD01 Invention patent application deemed withdrawn after publication