WO2010087250A1

WO2010087250A1 - セラミック電子部品

Info

Publication number: WO2010087250A1
Application number: PCT/JP2010/050571
Authority: WO
Inventors: 和宏吉田; 満永島
Original assignee: 株式会社村田製作所
Priority date: 2009-01-29
Filing date: 2010-01-19
Publication date: 2010-08-05
Also published as: CN102232234A; KR101232241B1; JP4941594B2; CN102232234B; KR20110096597A; JPWO2010087250A1

Abstract

　実装基板Ｐが撓んだ際の機械的ストレスが直接にセラミック素子にかかりにくく、かつ、沿面放電を防止できるセラミック電子部品を提供する。　セラミックコンデンサは、セラミック素子１と、セラミック素子１の表裏に接合された金属端子２，３と、セラミック素子１および金属端子２，３の一部を被覆している絶縁性外装材４とを備えている。金属端子２は、電極５に接合された接合部２０と、接合部２０に対して平行に延在して実装基板Ｐに実装される実装部２４と、接合部２０と実装部２４とを繋ぐ中継部２２とを有している。そして、セラミック素子１の外周面１１ｃと金属端子２の中継部２２とが対向する部分において、セラミック素子１の外周面１１ｃを被覆する絶縁性外装材４と、金属端子２の中継部２２を被覆する絶縁性外装材４との間に、空間Ｓが形成されている。

Description

セラミック電子部品

　この発明は、セラミックコンデンサやセラミックバリスタなどのセラミック電子部品に関する。

　現在、定格３ｋＶ以上の中高圧セラミックコンデンサは、リード線付きの挿入実装タイプが主流である。ところが、近年の電源基板の薄型化に伴い、表面実装タイプの要求が増加しつつある。例えば、表面実装タイプのセラミックコンデンサとしては、特許文献１に記載されているものがある。この表面実装タイプのセラミックコンデンサは、対向する両主面にそれぞれ形成された電極をもつセラミック素子と、各電極に接続された二つの金属端子と、セラミック素子および金属端子の一部を埋設する絶縁性外装材と、を備えている。そして、前記金属端子は、絶縁性外装材の側面から外部に引き出され、側面から底部端部に折り曲げ配設されている。

特開平５－１０９５８１号公報

　しかしながら、従来の表面実装タイプのセラミックコンデンサでは、金属端子が絶縁性外装材によって堅固に固定されており、実装基板が撓んだ際の機械的ストレスが直接にセラミック素子にかかり、セラミック素子にクラックなどが生ずるという不具合があった。また、従来の表面実装タイプのセラミックコンデンサでは、二つの金属端子間の絶縁性外装材の沿面距離が短く、高圧が印加された際の沿面放電を十分に防止できないおそれがあった。

　それゆえに、この発明の主たる目的は、実装基板が撓んだ際の機械的ストレスが直接にセラミック素子にかかりにくく、かつ、沿面放電を防止できるセラミック電子部品を提供することである。

　また、一般に、絶縁性外装材はインジェクションモールドもしくはトランスファーモールドによって成型される。しかし、この場合、絶縁性外装材とセラミック素子との密着性に問題があり、絶縁性外装材とセラミック素子との間に隙間が発生した場合のことを考えると、沿面放電防止のためにセラミック素子の主面全面に電極を形成することができず、主面の外周縁部から後退させて形成する必要がある。そのため、セラミック素子を小型化できないという制約があった。また、一般に、熱硬化型樹脂をトランスファーモールドすることで絶縁性外装材を形成するものが主流であるが、絶縁性外装材の歩留まりは悪く、生産性の良いものではなかった。

　この発明は、外周面と互いに対向する第１主面および第２主面とをもつセラミック基板と、前記第１主面に設けた第１電極および前記第２主面に設けた第２電極と、を有するセラミック素子と、第１電極に接合された第１金属端子と、第２電極に接合された第２金属端子と、セラミック素子、第１金属端子の一部および第２金属端子の一部を被覆した絶縁性外装材と、を備えたセラミック電子部品であって、
　第１金属端子は、第１主面に対して平行に延在して第１電極に接合された第１接合部と、第１接合部に対して平行に延在して実装基板に実装される第１実装部と、第１接合部と第１実装部とを繋ぐ第１中継部と、を有し、
　第２金属端子は、第２主面に対して平行に延在して第２電極に接合された第２接合部と、第２接合部に対して平行に延在して実装基板に実装される第２実装部と、第２接合部と第２実装部とを繋ぐ第２中継部と、を有し、
　絶縁性外装材は、セラミック素子、第１接合部、第１中継部および第２接合部を被覆するように、かつ、第１実装部および第２実装部が露出するように設けられ、
　セラミック基板の外周面と第１金属端子の第１中継部とが対向する部分において、セラミック基板の外周面を被覆する絶縁性外装材と、第１金属端子の第１中継部を被覆する絶縁性外装材との間に、空間が形成されていること、を特徴とする、セラミック電子部品である。第１電極および前記第２電極はそれぞれ、第１主面および第２主面の全面に設けられていてもよい。

　この発明では、セラミック素子の外周面を被覆する絶縁性外装材と、第１金属端子の第１中継部を被覆する絶縁性外装材との間に、空間が形成されている。従って、この空間によって、第１金属端子の第１接合部と第１中継部との境界部分がバネ性を有することになり、実装基板が撓んだ際の機械的ストレスがこの境界部分にかかり、機械的ストレスが直接にセラミック素子にかからない。さらに、この空間によって、第１金属端子の第１実装部と第２金属端子の第２実装部との間の絶縁性外装材の沿面距離が長くなり、高圧が印加された際の沿面放電が発生しにくくなる。さらに、絶縁性外装材の使用量が減少し、絶縁性外装材を形成する際に必ずしも金型を利用しなくてもよい。

　また、この発明は、第１金属端子の第１接合部の幅寸法がセラミック素子の幅寸法より大きく、平面透視でセラミック素子の縁部が第１接合部の縁部より後退していることを特徴とする。これにより、セラミック素子の縁部の電界集中が緩和される。

　また、この発明は、セラミック素子の縁部と第１接合部との間に、セラミック素子の第１電極と第１金属端子とを接合するための接合材によるフィレットが形成され、かつ、第１電極と第１接合部との間に接合材もしくは接合材および絶縁性外装材が充填されていることを特徴とする。これにより、セラミック素子の縁部と第１金属端子との間に接合材が充填され、かつ、第１電極と第１接合部との間には空間が存在せず、セラミック電子部品に高周波が印加された際の沿面放電が防止される。

　また、この発明は、セラミック素子の第２電極および第２金属端子と、第１金属端子との最小間隔が、セラミック基板の厚み寸法以上であることを特徴とする。これにより、絶縁性外装材の厚みに影響されることなく、セラミック素子自体の設計耐圧を有するセラミック電子部品が得られる。

　さらに、この発明は、第１接合部および第２接合部がそれぞれ、セラミック素子側に突出した凸部を有していることを特徴とする。これにより、第１および第２接合部とセラミック素子の第１および第２主面との間に隙間が形成され、第１および第２金属端子の曲げ応力がセラミック素子のエッジ部分に直接かからない。

　さらに、絶縁性外装材がエポキシ系粉体樹脂からなることを特徴とする。このような材料を用いて粉体樹脂コーティングを行うことにより、絶縁性外装材とセラミック素子との密着性が改善され、絶縁性外装材の歩留まりも良く、生産性が高くなる。

　さらに、絶縁性外装材の上面には、径が略２．５ｍｍ以上の平坦部分を設け、かつ、平坦部分と中心を同じくして径が略４ｍｍ以上の範囲内に上側に突出する部分を設けないことを特徴とする。これにより、自動実装機による吸着が可能なセラミック電子部品が得られる。

　この発明によれば、セラミック素子の外周面を被覆する絶縁性外装材と、第１金属端子の第１中継部を被覆する絶縁性外装材との間に、空間が形成されているので、この空間によって、第１金属端子の第１接合部と第１中継部との境界部分がバネ性を有することになり、実装基板が撓んだ際の機械的ストレスがこの境界部分にかかり、機械的ストレスが直接にセラミック素子にかからない。さらに、この空間によって、第１金属端子の第１実装部と第２金属端子の第２実装部との間の絶縁性外装材の沿面距離が長くなり、高圧が印加された際の沿面放電を抑えることができる。さらに、絶縁性外装材の使用量を減らすことができ、絶縁性外装材を形成する際には必ずしも金型を利用しなくてもよいので、生産効率がよい。この結果、実装基板が撓んだ際の機械的ストレスが直接にセラミック素子にかかりにくく、かつ、沿面放電を防止できるセラミック電子部品が得られる。

　この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

（Ａ）は第１の実施形態のセラミック電子部品の平面図であり、（Ｂ）は（Ａ）のＩ－Ｉ断面図である。セラミック素子を示す斜視図である。（Ａ）は第２の実施形態のセラミック電子部品の平面図であり、（Ｂ）は（Ａ）のＩＩＩ－ＩＩＩ断面図である。（Ａ）は第３の実施形態のセラミック電子部品の平面図であり、（Ｂ）は（Ａ）のＩＶ－ＩＶ断面図である。（Ａ）は第４の実施形態のセラミック電子部品の平面図であり、（Ｂ）はその側面図であり、（Ｃ）は（Ａ）のＶ－Ｖ断面図である。（Ａ）は第５の実施形態のセラミック電子部品の平面図であり、（Ｂ）は（Ａ）のＶＩ－ＶＩ断面図である。（Ａ）は第６の実施形態のセラミック電子部品の平面図であり、（Ｂ）は（Ａ）のＶＩＩ－ＶＩＩ断面図である。

　（第１の実施形態）
　図１（Ａ）は第１の実施形態の表面実装タイプのセラミックコンデンサの平面図であり、図１（Ｂ）は図１（Ａ）のＩ－Ｉ断面図である。セラミックコンデンサは、ＢａＴｉＯ₃などからなる円板状のセラミック素子１と、セラミック素子１の表裏に接合された金属端子２，３と、セラミック素子１および金属端子２，３の一部を被覆している絶縁性外装材４とを備えている。

　セラミック素子１は、互いに対向する表面１１ａおよび裏面１１ｂと、外周面１１ｃとをもつセラミック基板を有している。図２（Ａ）に示すように、セラミック基板１ａの表面１１ａおよび裏面１１ｂの全面には電極５，６が形成されている。電極５，６は、Ｎｉ，Ｃｕ，Ａｇ，Ｃｒ、もしくは、これらのいずれか一つを主成分とする合金からなり、無電解めっき法、蒸着法または印刷法によって形成される。なお、電極５，６は、図２（Ｂ）に示すように、表面１１ａおよび裏面１１ｂの全面に形成しないで、セラミック基板１ａの外周縁部から後退させて形成してもよい。

　金属端子２，３は折り曲げ加工によって形成されている。すなわち、金属端子２は、表面１１ａに対して平行に延在して電極５に接合された接合部２０と、接合部２０に対して平行に延在して実装基板Ｐに実装される実装部２４と、接合部２０と実装部２４とを繋ぐ中継部２２とを有している。接合部２０はセラミック素子１の縁部から比較的長く突き出ており、中継部２２は略垂直方向に延在している。同様に、金属端子３は、裏面１１ｂに対して平行に延在して電極６に接合された接合部３０と、接合部３０に対して平行に延在して実装基板Ｐに実装される実装部３４と、接合部３０と実装部３４とを繋ぐ中継部３２とを有している。中継部３２は略垂直方向に延在している。金属端子２，３の実装部２４，３４はセラミック素子１を間にして左右反対側に導出されている。金属端子２，３の材質としては、例えばＳＵＳ４３０のようにセラミック素子１と線膨張係数が近いものが望ましい。金属端子２，３の表面にはＳｎめっきが施されており、必要に応じてＮｉなどの下地めっきを施してもよい。

　金属端子２，３と電極５，６の接合材としては、例えばＡｇ粉やＡｇで被覆されたＣｕ粉を主成分とする導電性接着剤、あるいは、ＬＦ高温はんだなどのように鉛を含有していない接合材が用いられる。

　絶縁性外装材４は、セラミック素子１、金属端子２の接合部２０および中継部２２、ならびに、金属端子３の接合部３０を被覆するように設けられている。金属端子２，３の実装部２４，３４は絶縁性外装材４から露出している。絶縁性外装材４としてはエポキシ粉体樹脂やシリコーン樹脂などが用いられ、ディップ法などによって形成される。特に、絶縁性外装材４としてエポキシ粉体樹脂を用いると、セラミック素子１や金属端子２，３との密着性が良く、高い密封性を確保できるため沿面放電が起きにくい。そのため、セラミック基板１ａの表面１１ａおよび裏面１１ｂの全面に電極５，６を形成でき、高い耐電圧特性を維持したまま小型のセラミックコンデンサが得られる。また、エポキシ系粉体樹脂を用いて粉体樹脂コーティングを行うことにより、絶縁性外装材４とセラミック素子１との密着性が改善され、絶縁性外装材４の歩留まりも良く、高い生産性を得ることができる。

　そして、セラミック基板１ａの外周面１１ｃと金属端子２の中継部２２とが対向する部分において、セラミック基板１ａの外周面１１ｃを被覆する絶縁性外装材４と、金属端子２の中継部２２を被覆する絶縁性外装材４との間に、空間Ｓが形成されている。

　以上の構成からなる表面実装タイプのセラミックコンデンサは、セラミック素子１の外周面１１ｃを被覆する絶縁性外装材４と、金属端子２の中継部２２を被覆する絶縁性外装材４との間に形成されている空間Ｓによって、金属端子２の実装部２４と金属端子３の実装部３４との間の絶縁性外装材４の沿面距離が長くなり、高圧が印加された際の沿面放電を抑えることができる。さらに、この空間Ｓによって、金属端子２の接合部２０と中継部２２との境界部分がバネ性を有することになり、実装基板Ｐが撓んだ際の機械的ストレスがこの境界部分にかかり、機械的ストレスが直接にセラミック素子１にかからない。この結果、実装基板Ｐが撓んだ際の機械的ストレスが直接にセラミック素子１にかかりにくく、かつ、沿面放電を防止できるセラミックコンデンサが得られる。さらに、絶縁性外装材４の使用量を減らすことができ、絶縁性外装材４を形成する際には金型を利用しなくてもよいので、生産効率がよい。

　（第２の実施形態）
　図３（Ａ）は第２の実施形態の表面実装タイプのセラミックコンデンサの平面図であり、図３（Ｂ）は図３（Ａ）のＩＩＩ－ＩＩＩ断面図である。セラミックコンデンサは、円板状のセラミック素子１と、セラミック素子１の表裏に接合された金属端子２，３と、セラミック素子１および金属端子２，３の一部を被覆している絶縁性外装材４とを備えている。なお、セラミック素子１は、前記第１の実施形態で説明したものと同様のものであり、その詳細な説明は省略する。

　金属端子２は、表面１１ａに対して平行に延在して電極５に接合された接合部２０と、接合部２０に対して平行に延在して実装基板Ｐに実装される実装部２４と、接合部２０と実装部２４とを繋ぐ中継部２２とを有している。同様に、金属端子３は、裏面１１ｂに対して平行に延在して電極６に接合された接合部３０と、接合部３０に対して平行に延在して実装基板Ｐに実装される実装部３４と、接合部３０と実装部３４とを繋ぐ中継部３２とを有している。金属端子２，３の接合部２０，３０の幅寸法Ｗ１，Ｗ２は、セラミック素子１の直径Ｄより大きく設計されており、平面透視でセラミック素子１の縁部が接合部２０，３０の縁部より後退している。

　金属端子２，３と電極５，６は、それぞれ接合材７によって接合されている。そして、セラミック素子１の縁部と金属端子２，３の接合部２０，３０との間に接合材７によるフィレット６１が形成されている。また、セラミック基板１ａの裏面１１ｂに設けられた電極６および金属端子３と、金属端子２との最小間隔ｄが、セラミック基板１ａの厚み寸法Ｔ以上になるように設計されている。

　絶縁性外装材４は、セラミック素子１、金属端子２の接合部２０および中継部２２、ならびに、金属端子３の接合部３０を被覆するように設けられている。金属端子２，３の実装部２４，３４は絶縁性外装材４から露出している。

　以上の構成からなる表面実装タイプのセラミックコンデンサは、セラミック素子１の外周面１１ｃを被覆する絶縁性外装材４と、金属端子２の中継部２２を被覆する絶縁性外装材４との間に形成されている空間Ｓによって、金属端子２の実装部２４と金属端子３の実装部３４との間の絶縁性外装材４の沿面距離が長くなり、高圧が印加された際の沿面放電を抑えることができる。さらに、この空間Ｓによって、金属端子２の接合部２０と中継部２２との境界部分がバネ性を有することになり、実装基板Ｐが撓んだ際の機械的ストレスがこの境界部分にかかり、機械的ストレスが直接にセラミック素子１にかからない。この結果、実装基板Ｐが撓んだ際の機械的ストレスが直接にセラミック素子１にかかりにくく、かつ、沿面放電を防止できるセラミックコンデンサが得られる。

　また、金属端子２，３の接合部２０，３０の幅寸法Ｗ１，Ｗ２は、セラミック素子１の直径Ｄより大きく設計されており、平面透視でセラミック素子１の縁部が接合部２０，３０の縁部より後退しているので、セラミック素子１の縁部の電界集中を緩和することができ、小型で高耐圧のコンデンサが製造可能になる。なお、第２の実施形態では、金属端子２，３の接合部２０，３０の幅寸法Ｗ１，Ｗ２をセラミック素子１の直径Ｄより大きく設計しているが、少なくとも上側の金属端子２の接合部２０の幅寸法Ｗ１がセラミック素子１の直径Ｄより大きく設計されていれば、セラミック素子１の縁部の電界集中を緩和する効果が得られる。

　また、セラミック素子１の縁部と金属端子２，３の接合部２０，３０との間に、それぞれ接合材７によるフィレット６１が形成され、かつ、電極５と接合部２０との間ならびに電極６と接合部３０との間にそれぞれ接合材７が充填されている。これにより、セラミック素子１の縁部と接合部２０，３０との間にそれぞれ接合材７が充填され、かつ、電極５と接合部２０との間ならびに電極６と接合部３０との間に空間が存在せず、セラミック電子部品に高周波が印加された際の沿面放電を防止することができる。

　さらに、セラミック基板１ａの裏面１１ｂに設けられた電極６および金属端子３と、金属端子２との最小間隔ｄが、セラミック基板１ａの厚み寸法Ｔ以上になるように設計されているので、絶縁性外装材４の厚みに影響されることなく、セラミック素子１自体の設計耐圧を有するセラミックコンデンサが得られる。

　また、従来のセラミックコンデンサでは、絶縁性外装材とセラミック素体との密着性に難があるため、図２（Ａ）に示すような表面１１ａおよび裏面１１ｂの全面に電極５，６を形成したセラミック素子１を用いると、セラミック素体１と絶縁性外装材との間に隙間が生じたときに、沿面放電の恐れがあった。そのため、沿面距離を大きくするために、従来、図２（Ｂ）に示すように、表面１１ａおよび裏面１１ｂの全面に形成しないで、セラミック基板１ａの外周縁部から後退させて形成し、電極５，６の周囲にギャップを設ける必要があった。それに対して、第２の実施形態では、図３（Ｂ）に示すように、フィレット６１を形成して電極５，６と金属端子２，３との間に空間が存在しないようにすることにより、沿面放電が防止されるため、セラミック基板１ａの表面１１ａおよび裏面１１ｂの全面に電極５，６を形成することができる。したがって、従来必要であった電極５，６の周囲の余分なセラミック基板１ａの部分は不要になり、セラミック素子１の小型化を図ることができる。

　（第３の実施形態）
　図４（Ａ）は第３の実施形態の表面実装タイプのセラミックコンデンサの平面図であり、図４（Ｂ）は図４（Ａ）のＩＶ－ＩＶ断面図である。第３の実施形態のセラミックコンデンサは、前記第２の実施形態のセラミックコンデンサを変形したものであり、円板状のセラミック素子１と、セラミック素子１の表裏に接合された金属端子２，３と、セラミック素子１および金属端子２，３の一部を被覆している絶縁性外装材４とを備えている。なお、図４（Ａ），（Ｂ）において前記第２の実施形態と同一部品および同一部分には同じ符号を付し、その詳細な説明は省略する。

　金属端子２，３の接合部２０，３０の幅寸法Ｗ１，Ｗ２は、セラミック素子１の直径Ｄより大きく設計されており、平面透視でセラミック素子１の縁部が接合部２０，３０の縁部より後退している。その際、金属端子２，３の接合部２０，３０は、セラミック素子１の縁部が接合部２０，３０の縁部より後退するように設計されておればよく、セラミック素子１の縁部から突出した接合部２０，３０の一部を切り欠いて幅寸法Ｗ１’を狭くしてもよい。また、後述する第４の実施形態のセラミックコンデンサのように、金属端子２の接合部２０は、セラミック素子１の縁部が接合部２０の縁部より後退するように設計されておれば、穴２０ａ，２０ｂを必要に応じて設けてもよい。

　（第４の実施形態）
　図５（Ａ）は第４の実施形態の表面実装タイプのセラミックコンデンサの平面図であり、図５（Ｂ）はその側面図であり、図５（Ｃ）は図５（Ａ）のＶ－Ｖ断面図である。セラミックコンデンサは、円板状のセラミック素子１と、セラミック素子１の表裏に接合された金属端子２，３と、セラミック素子１および金属端子２，３の一部を被覆している絶縁性外装材４とを備えている。なお、セラミック素子１は、前記第１の実施形態で説明したものと同様のものであり、その詳細な説明は省略する。

　接合部２０には円形穴２０ａおよび中継部２２にも延在する矩形穴２０ｂが形成されており、円形穴２０ａの周囲にはセラミック素子１側に突出した略円錐形状の凸部２６が複数個設けられている。接合部３０には円形穴３０ａが形成されており、円形穴３０ａの周囲にはセラミック素子１側に突出した略円錐形状の凸部２６が複数個設けられている。円形穴２０ａ，３０ａは凸部２６の近傍に接合材７を供給するためのものである。電極５と接合部２０との間ならびに電極６と接合部３０との間には接合材７および絶縁性外装材４が充填されている。これにより、電極５と接合部２０との間ならびに電極６と接合部３０との間に空間が存在せず、セラミック電子部品に高周波が印加された際の沿面放電を防止することができる。矩形穴２０ｂはセラミック基板１ａの外周面１１ｃに絶縁性外装材４を供給し易くするためのものである。金属端子２，３の厚みが０．２ｍｍ以下で、かつ凸部２６の高さが約０．２ｍｍ以下であれば、絶縁性外装材４を形成した段階で円形穴２０ａ，３０ａによる段差は埋まり、絶縁性外装材４の上面は平坦になり、自動実装機による吸着に悪影響を及ぼさない。

　以上の構成からなる表面実装タイプのセラミックコンデンサは、前記第２の実施形態のセラミックコンデンサと同様の作用効果を奏するとともに、接合部２０，３０がそれぞれ、セラミック素子１側に突出した凸部２６を有しているので、接合部２０，３０とセラミック素子１の表裏面１１ａ，１１ｂとの間に隙間が形成され、金属端子２，３の曲げ応力がセラミック素子１のエッジ部分Ｅに直接かからない。これにより、実装基板Ｐの撓みに対する耐性を向上させることができる。さらに、この凸部２６は、接合材７を毛管現象で引き寄せる機能も有しており、接合材７が凝固する際の収縮による空隙の発生を抑える効果もある。凸部２６の高さは、約０．１～０．３ｍｍに設定することが望ましい。

　（第５の実施形態）
　図６（Ａ）は第５の実施形態の表面実装タイプのセラミックコンデンサの平面図であり、図６（Ｂ）は図６（Ａ）のＶＩ－ＶＩ断面図である。第５の実施形態のセラミックコンデンサは、前記第４の実施形態のセラミックコンデンサを変形したものであり、円板状のセラミック素子１と、セラミック素子１の表裏に接合された金属端子２，３と、セラミック素子１および金属端子２，３の一部を被覆している絶縁性外装材４とを備えている。なお、図６（Ａ），（Ｂ）において前記第４の実施形態と同一部品および同一部分には同じ符号を付し、その詳細な説明は省略する。

　金属端子２の接合部２０には円形穴２０ａおよび矩形穴２０ｂが形成されており、円形穴２０ａの周囲にはセラミック素子１側に突出した横断面の形状が略円錐形状の円環状凸部２６が設けられている。金属端子３の接合部３０には円形穴３０ａが形成されており、円形穴３０ａの周囲にはセラミック素子１側に突出した横断面の形状が略円錐形状の円環状凸部２６が設けられている。

　（第６の実施形態）
　図７（Ａ）は第６の実施形態の表面実装タイプのセラミックコンデンサの平面図であり、図７（Ｂ）は図７（Ａ）のＶＩＩ－ＶＩＩ断面図である。セラミックコンデンサは、円板状のセラミック素子１と、セラミック素子１の表裏に接合された金属端子２，３と、セラミック素子１および金属端子２，３の一部を被覆している絶縁性外装材４とを備えている。なお、セラミック素子１は、前記第１の実施形態で説明したものと同様のものであり、その詳細な説明は省略する。

　金属端子２は、表面１１ａに対して略平行に延在して電極５に接合された接合部２０と、接合部２０に対して平行に延在して実装基板Ｐに実装される実装部２４と、接合部２０と実装部２４とを繋ぐ中継部２２とを有している。接合部２０には段差２１が形成されている。同様に、金属端子３は、裏面１１ｂに対して平行に延在して電極６に接合された接合部３０と、接合部３０に対して平行に延在して実装基板Ｐに実装される実装部３４と、接合部３０と実装部３４とを繋ぐ中継部３２とを有している。中継部３２は略逆Ｕ字形に折り曲げられている。さらに、接合部２０，３０にはそれぞれ、セラミック素子１側に突出した略円錐形状の凸部２６が複数個設けられている。

　絶縁性外装材４は、セラミック素子１、金属端子２の接合部２０および中継部２２、ならびに、金属端子３の接合部３０および中継部３２を被覆するように設けられている。金属端子２，３の実装部２４，３４は絶縁性外装材４から露出している。絶縁性外装材４の上面には、概ね直径２．５ｍｍ以上の平坦部分を設け、かつ、この平坦部分と中心を同じくして概ね直径４ｍｍ以上の範囲内に上側に突出する部分を設けない。これにより、自動実装機による吸着が可能なセラミックコンデンサが得られる。絶縁性外装材４の上面に概ね直径２．５ｍｍ以上の平坦部分を設けるには、金属端子２に概ね直径３．５ｍｍ以上の平坦部分を設ければよい。ただし、絶縁性外装材４によって平滑化が可能であれば、金属端子２に凸部２６や穴があってもよいことは言うまでもない。

　そして、セラミック基板１ａの外周面１１ｃと金属端子２の中継部２２とが対向する部分において、セラミック基板１ａの外周面１１ｃを被覆する絶縁性外装材４と、金属端子２の中継部２２を被覆する絶縁性外装材４との間に、空間Ｓ１が形成されている。同様に、セラミック基板１ａの外周面１１ｃと金属端子３の中継部３２とが対向する部分において、セラミック基板１ａの外周面１１ｃを被覆する絶縁性外装材４と、金属端子３の中継部３２を被覆する絶縁性外装材４との間に、空間Ｓ２が形成されている。

　以上の構成からなる表面実装タイプのセラミックコンデンサは、セラミック素子１の外周面１１ｃを被覆する絶縁性外装材４と、金属端子２の中継部２２を被覆する絶縁性外装材４との間に形成されている空間Ｓ１、ならびに、金属端子３の中継部３２を被覆する絶縁性外装材４との間に形成されている空間Ｓ２によって、金属端子２の実装部２４と金属端子３の実装部３４との間の絶縁性外装材４の沿面距離が長くなり、高圧が印加された際の沿面放電を抑えることができる。さらに、この空間Ｓ１，Ｓ２によって、金属端子２の接合部２０と中継部２２との境界部分ならびに金属端子３の接合部３０と中継部３２との境界部分がバネ性を有することになり、実装基板Ｐが撓んだ際の機械的ストレスがこれらの境界部分にかかり、機械的ストレスが直接にセラミック素子１にかからない。この結果、実装基板Ｐが撓んだ際の機械的ストレスが直接にセラミック素子１にかかりにくく、かつ、沿面放電を防止できるセラミックコンデンサが得られる。

　（他の実施形態）
　なお、この発明は、前記実施形態に限定されるものではなく、その要旨の範囲内で種々に変形される。セラミック電子部品としては、コンデンサの他にバリスタなどであってもよい。

　１　セラミック素子
　１ａ　セラミック基板
　２，３　金属端子
　４　絶縁性外装材
　５，６　電極
　７　接合材
　１１ａ　表面（第１主面）
　１１ｂ　裏面（第２主面）
　１１ｃ　外周面
　２０，３０　接合部
　２２，３２　中継部
　２４，３４　実装部
　２６　凸部
　６１　フィレット
　Ｓ，Ｓ１，Ｓ２　空間

Claims

　外周面と互いに対向する第１主面および第２主面とをもつセラミック基板と、前記第１主面に設けた第１電極および前記第２主面に設けた第２電極と、を有するセラミック素子と、
　前記第１電極に接合された第１金属端子と、
　前記第２電極に接合された第２金属端子と、
　前記セラミック素子、前記第１金属端子の一部および前記第２金属端子の一部を被覆した絶縁性外装材と、
　を備えたセラミック電子部品であって、
　前記第１金属端子は、前記第１主面に対して平行に延在して前記第１電極に接合された第１接合部と、前記第１接合部に対して平行に延在して実装基板に実装される第１実装部と、前記第１接合部と前記第１実装部とを繋ぐ第１中継部と、を有し、
　前記第２金属端子は、前記第２主面に対して平行に延在して前記第２電極に接合された第２接合部と、前記第２接合部に対して平行に延在して前記実装基板に実装される第２実装部と、前記第２接合部と前記第２実装部とを繋ぐ第２中継部と、を有し、
　前記絶縁性外装材は、前記セラミック素子、前記第１接合部、前記第１中継部および前記第２接合部を被覆するように、かつ、前記第１実装部および前記第２実装部が露出するように設けられ、
　前記セラミック基板の外周面と前記第１金属端子の第１中継部とが対向する部分において、前記セラミック基板の外周面を被覆する前記絶縁性外装材と、前記第１金属端子の第１中継部を被覆する前記絶縁性外装材との間に、空間が形成されていること、
　を特徴とする、セラミック電子部品。
　前記第１電極および前記第２電極がそれぞれ、前記第１主面および前記第２主面の全面に設けられていることを特徴とする、請求項１に記載のセラミック電子部品。
　前記第１金属端子の第１接合部の幅寸法が前記セラミック素子の幅寸法より大きく、平面透視で前記セラミック素子の縁部が前記第１接合部の縁部より後退していることを特徴とする、請求項１または請求項２に記載のセラミック電子部品。
　前記セラミック素子の縁部と前記第１接合部との間に、前記セラミック素子の第１電極と前記第１金属端子とを接合するための接合材によるフィレットが形成され、かつ、前記第１電極と前記第１接合部との間に前記接合材もしくは前記接合材および前記絶縁性外装材が充填されていることを特徴とする、請求項３に記載のセラミック電子部品。
　前記セラミック素子の第２電極および前記第２金属端子と、前記第１金属端子との最小間隔が、前記セラミック基板の厚み寸法以上であることを特徴とする、請求項１～請求項４のいずれかに記載のセラミック電子部品。
　前記第１接合部および前記第２接合部がそれぞれ、前記セラミック素子側に突出した凸部を有していることを特徴とする、請求項１～請求項５のいずれかに記載のセラミック電子部品。
　前記絶縁性外装材がエポキシ系粉体樹脂からなることを特徴とする、請求項１～請求項６のいずれかに記載のセラミック電子部品。
　前記絶縁性外装材の上面には、径が略２．５ｍｍ以上の平坦部分を設け、かつ、前記平坦部分と中心を同じくして径が略４ｍｍ以上の範囲内に上側に突出する部分を設けないことを特徴とする、請求項１～請求項７のいずれかに記載のセラミック電子部品。