WO2010082351A1 - Iii族窒化物基板、それを備える半導体デバイス、及び、表面処理されたiii族窒化物基板を製造する方法 - Google Patents

Iii族窒化物基板、それを備える半導体デバイス、及び、表面処理されたiii族窒化物基板を製造する方法 Download PDF

Info

Publication number
WO2010082351A1
WO2010082351A1 PCT/JP2009/050657 JP2009050657W WO2010082351A1 WO 2010082351 A1 WO2010082351 A1 WO 2010082351A1 JP 2009050657 W JP2009050657 W JP 2009050657W WO 2010082351 A1 WO2010082351 A1 WO 2010082351A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
group iii
iii nitride
atoms
Prior art date
Application number
PCT/JP2009/050657
Other languages
English (en)
French (fr)
Inventor
石橋　恵二
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to CN2009801541149A priority Critical patent/CN102272362B/zh
Priority to US12/934,319 priority patent/US8030681B2/en
Priority to EP09838319A priority patent/EP2377976A4/en
Publication of WO2010082351A1 publication Critical patent/WO2010082351A1/ja
Priority to US13/212,637 priority patent/US8871647B2/en
Priority to US13/251,404 priority patent/US8471364B2/en
Priority to US13/891,813 priority patent/US20130249060A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride

Definitions

  • the present invention relates to a group III nitride substrate, a semiconductor device including the substrate, and a method for manufacturing the substrate.
  • Patent Document 1 discloses a semiconductor substrate that has been surface-treated so as to obtain desired electrical characteristics. Specifically, Patent Document 1 discloses a p-type compound semiconductor substrate having p-type impurity atoms on its surface, an n-type compound semiconductor substrate having n-type impurity atoms on its surface, and Fe atoms or C atoms on its surface. A semi-insulating compound semiconductor substrate and a first conductivity type compound semiconductor substrate having a second conductivity type impurity on its surface are disclosed.
  • Patent Document 5 discloses that Si gas and Si pieces are used for dry etching of a gallium nitride compound semiconductor.
  • JP 2006-344911 A International Publication No. 2005/041283 Pamphlet International Publication No. 2008/047627 Pamphlet US Pat. No. 6,488,767 Japanese Patent No. 2599250
  • the quality of the epitaxially grown layer formed on the surface of the substrate is degraded. As a result, the characteristics of the device using the substrate are deteriorated.
  • the epitaxial growth layer grows while being lattice-matched to the substrate surface, the crystal quality of the substrate surface is required to be high. Therefore, a nitride substrate having a stable surface is desired.
  • An object of the present invention is to provide a group III nitride substrate having a stable surface. Another object of the present invention is to provide a semiconductor device including such a group III nitride substrate. Furthermore, an object of the present invention is to provide a method for producing such a group III nitride substrate, that is, a surface-treated group III nitride substrate.
  • the group III nitride substrate of the present invention has a surface layer.
  • This surface layer is 3 at. % To 25 at. % Of carbon, and 5 ⁇ 10 10 atoms / cm 2 to 200 ⁇ 10 10 atoms / cm 2 of a p-type metal element.
  • This group III nitride substrate has a stable surface.
  • the surface layer preferably further contains an insulating metal element of 1 ⁇ 10 10 atoms / cm 2 to 100 ⁇ 10 10 atoms / cm 2 .
  • the semiconductor device of the present invention comprises a group III nitride substrate having such a surface layer, and at least one epitaxial growth layer formed on the surface layer of the substrate. Since such a semiconductor device has a stable group III nitride substrate surface, it has good device characteristics and can be manufactured stably.
  • the compound semiconductor substrate of the present invention is a group III nitride substrate with an epitaxial layer.
  • This compound semiconductor substrate includes a group III nitride substrate and an epitaxial layer, and the number of C atoms per 1 cm 3 at the interface between the group III nitride substrate and the epitaxial layer is 2 ⁇ 10 16 or more and 5 ⁇ 10 5. and at 17 or less, the number of atoms in the p-type metal element per 1 cm 3 is 1 ⁇ 10 17 or less 2 ⁇ 10 16 or more.
  • the number of C atoms per cm 3 at the interface is more preferably 5 ⁇ 10 16 or more and 2 ⁇ 10 17 or less.
  • the number of O atoms per 1 cm 3 at the interface between the group III nitride substrate and the epitaxial layer is preferably 2 ⁇ 10 16 or more and 1 ⁇ 10 18 or less. ⁇ and more preferably 10 16 or more 5 ⁇ 10 17 or less.
  • the number of Si atoms per cm 3 at the interface between the group III nitride substrate and the epitaxial layer is preferably 1 ⁇ 10 15 or more and 1 ⁇ 10 19 or less. It is more preferable that the number is from 10 ⁇ 15 to 5 ⁇ 10 18 .
  • the present invention includes (a) a step of dry etching the surface of the substrate, and (b) a step of polishing the surface of the substrate.
  • the surface of the group III nitride substrate is dry etched using a mixed gas in the chamber.
  • the mixed gas is a mixed gas of a first gas containing carbon and a second gas containing chlorine.
  • the pressure P (Pa) in the chamber, the flow rate Q (sccm) of the mixed gas, and the chamber volume V (l: liter) satisfy 0.05 ⁇ PV / Q ⁇ 3.0. To be done.
  • the polishing step is performed using a solution containing an oxide of a p-type metal element and having a viscosity of 2 (mPa ⁇ s) to 30 (mPa ⁇ s). According to this manufacturing method, 3 at. % To 25 at. And a group III nitride substrate having a surface layer containing a p-type metal element of 5 ⁇ 10 10 atoms / cm 2 to 200 ⁇ 10 10 atoms / cm 2. is there.
  • a group III nitride substrate having a stable surface is provided, and a semiconductor device including such a group III nitride substrate is provided. Furthermore, according to the present invention, a method for suitably producing such a group III nitride substrate is provided.
  • FIG. 1 is a cross-sectional view of a group III nitride substrate according to an embodiment of the present invention.
  • a GaN substrate will be described as an example of a group III nitride substrate, but the group III nitride substrate of the present invention is not limited to a GaN substrate.
  • a GaN substrate 10 shown in FIG. 1 includes a surface layer 10a.
  • This surface layer 10a is formed by 3at. % To 25 at. % Of carbon, and 5 ⁇ 10 10 atoms / cm 2 to 200 ⁇ 10 10 atoms / cm 2 of a p-type metal element.
  • the surface layer 10a is 3at. % Of carbon can be maintained, and 25 at. By containing carbon of not more than%, the resistance can be maintained, and the epitaxial growth layer formed on the surface layer 10a can be of high quality.
  • Examples of the p-type metal element include Cu and Zn.
  • the surface layer 10a may contain one or both of Cu and Zn.
  • the surface layer 10a can maintain its resistance by containing a p-type metal element of 5 ⁇ 10 10 atoms / cm 2 or more, and also has a p-type metal element of 200 ⁇ 10 10 atoms / cm 2 or less. As a result, the resistance can be maintained, and the epitaxial growth layer formed on the surface layer 10a can be of high quality.
  • the surface layer 10a may further contain an insulating metal element of 1 ⁇ 10 10 atoms / cm 2 to 100 ⁇ 10 10 atoms / cm 2 .
  • the insulating metal element include Fe and Ni.
  • the surface layer 10a may contain one or both of Fe and Ni. Thus, the surface layer 10a becomes a more stable surface by including an insulating metal element.
  • a low resistance layer is formed on the group III nitride substrate due to surface oxidation or adhesion of Si from the atmosphere.
  • the inventor of the present application has found that the amount of oxygen and Si on the surface of the group III nitride substrate needs to be small so that the low resistance layer is not formed.
  • the oxygen concentration of the surface layer is 3 at. % To 15 at. %, Preferably 5 at. % To 10 at. % Is more preferable.
  • the Si concentration of the surface layer is preferably 500 ⁇ 10 10 atoms / cm 2 to 8000 ⁇ 10 10 atoms / cm 2 , and is preferably 1000 ⁇ 10 10 atoms / cm 2 to 5000 ⁇ 10 10 atoms / cm. It is more preferable.
  • the surface layer having such oxygen concentration and Si concentration is realized by the surface layer 10a in the present embodiment.
  • the surface roughness of the surface layer 10a of the GaN substrate 10 needs to be 3 nm or less on the RMS basis, preferably 1 nm or less, and more preferably 0.1 nm to 0.5 nm.
  • the surface roughness is measured using an AFM with a range of 10 ⁇ m square as a reference area.
  • the thickness of the work-affected layer on the surface of the GaN substrate 10 needs to be 50 nm or less, preferably 20 nm or less, and more preferably 1 nm to 10 nm.
  • the work-affected layer is a layer having a disordered crystal lattice formed in the surface region of the crystal by grinding or polishing the crystal surface.
  • the work-affected layer is observed by TEM observation of a cross section obtained by breaking the crystal at the cleavage plane. By comparing the surface area affected by processing with the internal area not affected by processing, the presence and thickness of the work-affected layer is measured. By setting the thickness of the work-affected layer to 50 nm or less, an epitaxial layer having good morphology and crystallinity can be formed on the GaN substrate.
  • FIG. 2 is a diagram illustrating an example of a semiconductor device including a group III nitride substrate according to an embodiment of the present invention.
  • the HEMT device 1 shown in FIG. 2 includes the above-described GaN substrate 10 and one or more epitaxial layers formed on the surface layer 10a of the GaN substrate 10. That is, the HEMT device 1 includes a compound semiconductor substrate including a GaN substrate 10 and an epitaxial layer.
  • the HEMT device 1 includes a GaN substrate 10, a GaN layer 12, an AlGaN layer 14, a gate electrode 16, a source electrode 18, and a drain electrode 20.
  • the GaN substrate 10 is an insulating GaN substrate.
  • the GaN layer 12 and the AlGaN layer 14 are sequentially formed on the surface layer 10a. Both the GaN layer 12 and the AlGaN layer 14 are undoped.
  • the gate electrode 16, the source electrode 18, and the drain electrode 20 are formed on the AlGaN layer 14. The gate electrode 16 is provided between the source electrode 18 and the drain electrode 20.
  • This HEMT device 1 has a small leakage current since the surface layer 10a can maintain a high resistance. Moreover, since this HEMT device 1 is manufactured using the GaN substrate 10 having the stable surface layer 10a, it can be manufactured stably.
  • FIG. 3 is a view showing another example of a semiconductor device including a group III nitride substrate according to an embodiment of the present invention.
  • the LED 2 shown in FIG. 3 includes the GaN substrate 10 described above and one or more epitaxial layers formed on the surface layer 10 a of the GaN substrate 10.
  • the LED 2 includes a GaN substrate 10, a buffer layer 22, a first cladding layer 24, an active layer 26, a second cladding layer 28, a contact layer 30, a first electrode 32, and a second electrode. 34 is provided.
  • the GaN substrate 10 is an n-type GaN substrate.
  • the buffer layer 22 is an n-type GaN layer and is formed on the surface layer 10a.
  • the buffer layer 22 can contain Si as a dopant.
  • the first cladding layer 24 is an n-type AlGaN layer and is formed on the buffer layer 22.
  • the first cladding layer 24 can contain Si as a dopant.
  • the active layer 26 is formed on the first cladding layer 24.
  • the active layer 26 for example, an active layer having a multiple quantum well structure obtained by alternately forming GaN barrier layers and GaInN well layers can be used.
  • the second cladding layer 28 is formed on the active layer 26.
  • the second cladding layer 28 is a p-type AlGaN layer and can contain Mg as a dopant.
  • the contact layer 30 is formed on the second cladding layer 28.
  • the contact layer 30 is a p-type GaN layer and can contain Mg as a dopant.
  • the first electrode 32 is formed on the surface of the GaN substrate 10 opposite to the surface layer 10 a.
  • a second electrode 34 is formed on the contact layer 30.
  • FIG. 4 is a flowchart of a method for manufacturing a surface-treated group III nitride substrate according to an embodiment of the present invention.
  • the manufacturing method shown in FIG. 4 is a manufacturing method capable of suitably obtaining the surface layer 10a described above.
  • the crystal serving as the base of the group III nitride substrate subjected to the surface treatment shown in FIG. 4 can be grown by the HVPE method, the flux method, or the ammonothermal method.
  • the crystal In the case of AlN crystal, it can be grown by HVPE method or sublimation method. Peripheral processing is performed on the grown crystal to obtain an ingot of nitride crystal. The ingot is sliced to obtain a group III nitride substrate. Slicing can be performed with a wire saw or a blade saw. Machining such as grinding and lapping is performed to flatten the substrate.
  • hard abrasive grains used for lapping include diamond, SiC, BN, Al 2 O 3 , and Cr 2 O 3 . These are selected from mechanical action, and abrasive grains having high hardness and large particle diameter are used for improving the rate.
  • abrasive grains having a low hardness and a small particle diameter are used.
  • multi-stage polishing is performed from large abrasive grains to small abrasive grains. Surface finishing treatment is performed to reduce roughness and remove the work-affected layer.
  • CMP chemical mechanical polishing
  • the work-affected layer can also be removed by dry etching.
  • the manufacturing method shown in FIG. 4 includes a dry etching step S1 and a polishing step S2.
  • the dry etching step S1 the surface of the group III nitride substrate is dry etched.
  • a dry etching apparatus shown in FIG. 5 can be used.
  • the dry etching apparatus shown in FIG. 5 is an RIE (reactive ion etching) apparatus, but the dry etching that can be used in the dry etching process of the present invention is not limited to RIE, and inductively coupled plasma is used.
  • RIE ICP-RIE
  • ECR electron cyclotron resonance
  • CAIBE chemically assisted ion beam etching
  • RIBE reactive ion beam etching
  • the dry etching apparatus 50 includes a chamber 52.
  • a chamber 52 In the chamber 52, an upper electrode 54, a lower electrode 56, and a substrate support 58 are provided.
  • the chamber 52 is provided with a gas supply port 60 connected to a gas source, and a gas exhaust port 62 connected to a vacuum pump.
  • the group III nitride substrate 10 is mounted on the substrate support 58, gas is supplied from the gas supply port 60, and high frequency power is supplied from the high frequency power supply 64 to the lower electrode 56, thereby Plasma can be generated inside. Thereby, the dry etching apparatus 50 can dry-etch the surface of the group III nitride substrate 10.
  • a gas mixture containing a first gas containing carbon (carbon-based gas) and a second gas containing chlorine (chlorine-based gas) is supplied into the chamber 52.
  • the carbon-based gas include methane, ethane, propane, acetylene, and the like.
  • the chlorine-based gas include chlorine, BCl 3 , SiCl 4 and the like.
  • the pressure P (Pa) in the chamber, the flow rate Q (sccm) of the mixed gas, and the chamber volume V (l: liter) are 0.05 ⁇ PV / Q ⁇ 3.0 (1) Is done to meet.
  • the carbon concentration of the surface layer 10a described above it is possible to suitably obtain the carbon concentration of the surface layer 10a described above.
  • 1 sccm is 1.667 ⁇ 10 ⁇ 8 m 3 / s.
  • the Si element of SiC, Si3 N4, Si or the like 6-z Al z O z N 8-z, C, a compound containing at least one element of the group consisting of N, in the dry etching step S1, the chamber 52 can be present.
  • Such a compound can be present in the chamber 52 by making the substrate support 58 made of the compound or by placing the compound on the substrate support 58 and in the vicinity of the substrate 10. . Thereby, the flat surface layer 10a can be obtained, and adhesion of Si to the surface layer 10a can be suppressed.
  • polishing process S2 can be performed using the polishing apparatus 70 shown in FIG. 6, for example.
  • the polishing apparatus 70 includes a surface plate 72, a polishing pad 74, a crystal holder 76, a weight 78, and a slurry liquid supply port 80.
  • the polishing pad 74 is mounted on the surface plate 72.
  • the surface plate 72 and the polishing pad 74 are rotatable about the center axis X1 of the surface plate 72.
  • the crystal holder 76 is a component for supporting the substrate 10 on its lower surface. A load is applied to the substrate 10 by a weight 78.
  • the crystal holder 76 is substantially parallel to the axis line X1 and has a center axis line X2 at a position displaced from the axis line X1, and is rotatable about the center axis line X2.
  • the slurry liquid supply port 80 supplies the slurry S onto the polishing pad 74.
  • the surface plate 72 and the polishing pad 74 are rotated, the crystal holder 76 is rotated, the slurry S is supplied onto the polishing pad 74, and the surface layer 10 a of the substrate 10 is brought into contact with the polishing pad 74. As a result, the surface layer 10a of the substrate 10 can be polished.
  • a solution containing an oxide of a p-type metal element is supplied as a slurry S in the polishing step S2.
  • the oxide of the p-type metal element for example, one or both of CuO and ZnO can be used.
  • the viscosity of this solution is 2 (mPa ⁇ s) to 30 (mPa ⁇ s).
  • the viscosity of the solution can be adjusted by adding a highly viscous organic compound such as ethylene glycol or an inorganic compound such as boehmite.
  • the p-type metal element can be bonded to the surface layer 10a of the substrate 10 by the mechanochemical effect of the oxide. Further, by using the solution having the above-described viscosity, the concentration of the p-type metal element in the surface layer 10a of the substrate 10 is controlled in the range of 5 ⁇ 10 10 atoms / cm 2 to 200 ⁇ 10 10 atoms / cm 2. Can do.
  • nonpolar solvent examples include hydrocarbon, carbon tetrachloride, diethyl ether and the like.
  • a GaN substrate was manufactured by the manufacturing method of the above embodiment. First, an insulating GaN substrate (dopant: Fe) grown by the HVPE method was sliced along a plane parallel to the (0001) plane to obtain a GaN substrate having a diameter of 50 mm and a thickness of 0.5 mm.
  • the c-plane ((000-1) plane) on the N atom plane side of this GaN substrate (nitride crystal) was attached to a ceramic crystal holder with wax.
  • a surface plate with a diameter of 380 mm is installed in the lapping machine, and the surface plate is rotated around the center axis while supplying the slurry in which diamond abrasive grains are dispersed from the slurry supply port to the center plate, and a weight is placed on the crystal holder.
  • the surface of the GaN crystal (the c-plane on the Ga atom plane side, the (0001) plane) was lapped by rotating the GaN substrate about the central axis of the crystal holder while placing and pressing the GaN substrate against the surface plate.
  • a copper surface plate and a tin surface plate were used as the surface plate.
  • three types of diamond abrasive grains having an abrasive grain size of 9 ⁇ m, 3 ⁇ m, and 2 ⁇ m were prepared, and the abrasive grain size was gradually reduced as lapping progressed.
  • the polishing pressure was 100 g / cm 2 to 500 g / cm 2, and the rotation speeds of the GaN substrate and the surface plate were 30 times / min to 60 times / min for both the surface plate and the crystal holder. By such lapping, the surface of the GaN crystal substrate became a mirror surface.
  • CMP chemical mechanical polishing
  • Al 2 O 3 particles having a particle diameter of 2 ⁇ m are dispersed in water as abrasive grains so that the content of Al 2 O 3 is 5% by mass, and HNO 3 is added as a pH adjuster to adjust the pH to 2 to 4. It was prepared by adjusting.
  • a polyurethane suede pad was used as the polishing pad, and a stainless steel surface plate was used as the surface plate.
  • the polishing pressure was 50 g / cm 2 to 600 g / cm 2, and the rotation speeds of the GaN substrate and the polishing pad were both 30 times / min to 70 times / min.
  • etching gas a mixed gas of methane (carbon-based gas) and chlorine (chlorine-based gas) was used.
  • Table 1 shows the chamber volume V, the pressure P in the chamber, the flow rate Q, PV / Q of the mixed gas, the flow rate ratio of the carbon-based gas and the chlorine-based gas, the bias power, the antenna power, and the material of the substrate support. As in Examples 1 to 10. For reference, these parameters are shown in Comparative Examples 1 and 2 as shown in Table 1.
  • the carbon concentration on the surface of the GaN substrate obtained by the above steps was quantified by Auger electron spectroscopy (AES).
  • the carbon concentrations of the GaN substrates of the examples and the comparative examples are as shown in Table 1.
  • Examples 1 to 10 that is, when PV / Q is 0.05 or more and 3.0 or less, the carbon concentration in the surface layer of the GaN substrate is 3 at. % To 25 at. %.
  • PV / Q is less than 0.05
  • the carbon concentration in the surface layer of the GaN substrate is 3 at. %
  • PV / Q is greater than 3
  • Comparative Example 2 the carbon concentration in the surface layer of the GaN substrate is 25 at. It became larger than%.
  • the carbon concentration of the surface layer was not affected by the etching time normally applied in the surface treatment. Further, even when the bias power was set to 50 W to 200 W and the antenna power was set to 100 to 400 W, the carbon concentration in the surface layer was not affected within these power ranges.
  • the surface layer of the GaN substrate after dry etching was polished with a solution containing an oxide of a p-type metal element using a polishing apparatus equivalent to the above-described CMP, that is, a polishing apparatus shown in FIG.
  • the surface layer of the GaN substrate after dry etching was polished with the parameters of Examples 11 to 21 in Table 2. That is, using the solutions containing the metal oxides and solvents of Examples 11 to 21 in Table 2 and having the viscosities of Examples 11 to 21 in Table 2, the pressure applied to the GaN substrates of Examples 11 to 21 in Table 2 Further, the GaN substrate was polished at the rotational speeds of the surface plate and the crystal holder of Examples 11 to 21 in Table 2.
  • the concentration of the p-type metal element on the surface of the GaN substrate obtained by the above steps was quantified by total reflection fluorescent X-ray analysis.
  • the Cu concentration and Zn concentration of each example and comparative example were as shown in Table 2.
  • Examples 11 to 21, that is, containing an oxide of a p-type metal element and 2 (mPa ⁇ s) to 30 (mPa ⁇ s) The concentration of the p-type metal element in the surface layer of the GaN substrate is changed from 5 ⁇ 10 10 atoms / cm 2 to 5 ⁇ 10 10 atoms / cm 2 , regardless of the pressure during polishing and the rotation speed of the surface plate and crystal holder.
  • the grain size of the abrasive grains is preferably 50 nm to 2000 nm, and more preferably 200 nm to 1000 nm. In such a range of the abrasive grain size, there was no effect on the concentration of the p-type metal element on the surface of the GaN substrate. Also, if the concentration of abrasive grains in the solution is high, the surface roughness increases, the thickness of the work-affected layer increases, and if the concentration of abrasive grains is low, the effect of surface modification is small. 1 wt. % To 10 wt. %, Preferably 2 wt.
  • % To 5 wt. % was more preferred.
  • the abrasive grain concentration there was no effect on the concentration of the p-type metal element on the surface of the GaN substrate.
  • the compression rate of the polishing pad is small, the surface roughness tends to increase and the thickness of the work-affected layer tends to increase. If the compression rate is large, the effect of surface modification is small, so the polishing pad is compressed.
  • the rate is preferably 1% to 20%, more preferably 3% to 15%.
  • the polishing time normally applied in the surface treatment of 3 to 30 minutes did not affect the concentration of the p-type metal element on the surface of the GaN substrate.
  • the HEMT device of the above-described embodiment was created using the GaN substrate of the above-described embodiment.
  • 200 HEMT devices were prepared for each example. Specifically, first, for the HEMT devices of Examples 22 to 28, an insulating GaN substrate (specific resistance 1 ⁇ 10 7 ⁇ cm), and the carbons shown in the columns of Examples 22 to 28 in Table 3 were used. Those having a concentration and a surface layer of p-type metal elements (Cu and Zn) were prepared for each example.
  • these GaN substrates were placed in a reactor of an OMVPE apparatus, and a gas containing hydrogen, nitrogen, and ammonia was supplied into the reactor, and heat treatment was performed for 20 minutes with the temperature of the GaN substrate being 1100 ° C.
  • the temperature of the GaN substrate was raised to 1130 ° C.
  • ammonia and trimethylgallium (TMG) were supplied to the reactor, and a GaN layer having a thickness of 1.5 ⁇ m was grown on the GaN substrate.
  • trimethylaluminum (TMA), TMG, and ammonia were supplied to the reactor, and an AlGaN layer having a thickness of 30 nm and an Al composition of 20% was grown on the GaN layer.
  • a source electrode and a drain electrode were formed on the AlGaN layer by photolithography, EB deposition, and lift-off.
  • Ti / Al / Ti / Au (20/100/20/300 nm) was used for these electrodes.
  • an alloying heat treatment was performed at 600 ° C. for 1 minute.
  • a gate electrode was manufactured through a process similar to that of the source electrode and the drain electrode. Ni / Au (50/500 nm) was used for the gate electrode. The gate length was 2 ⁇ m.
  • GaN substrates having surface layers with carbon concentrations and p-type metal element concentrations shown in the columns of Comparative Examples 5 to 10 in Table 3 were prepared for the HEMT devices of Comparative Examples 5 to 10, and the same A HEMT device was prepared. 200 HEMT devices were prepared for each comparative example.
  • the gate leakage current of the HEMT device obtained as described above was examined.
  • a condition was adopted in which a HEMT device having a gate current density of 1 ⁇ 10 ⁇ 6 A / cm 2 when having a gate voltage of 5 V was determined to have good device characteristics.
  • the yield of the HEMT device that satisfies the condition was as shown in Table 3. Examples 22 to 28, ie, 3 at. % To 25 at.
  • the yield of HEMT devices using a GaN substrate with a surface layer containing a p-type metal element containing 5% 10 10 atoms / cm 2 to 200 ⁇ 10 10 atoms / cm 2 is 65% That was all.
  • the yields of the HEMT devices of Comparative Examples 5 to 10 were significantly lower than 65%.
  • the surface roughness RMS of the substrate was 1.5 nm in both the examples and the comparative examples, and the work-affected layer was 30 nm in both the examples and the comparative examples.
  • Example 22 Composition of the interface between the group III nitride substrate and the epitaxial growth layer in the HEMT devices of the above-described Example 22, Example 24, Example 26, Comparative Example 5 and Comparative Example 10, that is, the Group III nitride in the compound semiconductor substrate
  • the result of investigating the composition of the interface between the substrate and the epitaxial growth layer by SIMS analysis was as follows.
  • the number of C atoms per 1 cm 3 is 2 ⁇ 10 16
  • the number of p-type metal element atoms per 1 cm 3 is 2 ⁇ 10 16
  • the number of O atoms per 1 cm 3 is 1 ⁇ .
  • 10 18 and the number of Si atoms were 1 ⁇ 10 19 .
  • Example 24 the number of C atoms per 1 cm 3 is 1 ⁇ 10 17, the number of p-type metal element atoms per 1 cm 3 is 5 ⁇ 10 16 , and the number of O atoms per 1 cm 3 is 1 ⁇ .
  • the number of Si atoms per 10 17 and 1 cm 3 was 5 ⁇ 10 17 .
  • Example 26 the number of C atoms per 1 cm 3 is 5 ⁇ 10 17, the number of p-type metal element atoms per 1 cm 3 is 1 ⁇ 10 17 , and the number of O atoms per 1 cm 3 is 2 ⁇ .
  • the number of Si atoms per 10 16 and 1 cm 3 was 2 ⁇ 10 17 .
  • the number of C atoms per 1 cm 3 is 2 ⁇ 10
  • the number of p-type metal element atoms per 1 cm 3 is 2 ⁇ 10 16
  • the number of O atoms per 1 cm 3 is 1 ⁇ .
  • the number of Si atoms per 10 19 and 1 cm 3 was 1 ⁇ 10 20 .
  • the number of C atoms per 1 cm 3 is 5 ⁇ 10
  • the number of p-type metal element atoms per 1 cm 3 is 1 ⁇ 10 18
  • the number of O atoms per 1 cm 3 is 1 ⁇ .
  • the number of Si atoms per 10 16 and 1 cm 3 was 2 ⁇ 10 17 .
  • an insulating GaN substrate (specific resistance 1 ⁇ 10 7 ⁇ cm), the carbon concentration and p-type metal shown in the columns of Examples 29 to 36 in Table 4 were used. What has the surface layer of an element (Cu) density
  • a device having a surface layer having a concentration, a p-type metal element (Cu) concentration, and an insulating metal element (Fe) concentration was prepared, and a HEMT device was similarly prepared.
  • 200 HEMT devices were prepared for each comparative example.
  • the yield was determined under the same conditions as in Examples 22 to 28 and Comparative Examples 5 to 10 described above.
  • the yield of the HEMT device was further improved by including an insulating metal element of 1 ⁇ 10 10 atoms / cm 2 to 100 ⁇ 10 10 atoms / cm 2 in the surface layer of the GaN substrate.
  • the surface roughness RMS of the substrate was 2.2 nm in both the examples and the comparative examples, and the work-affected layer was 40 nm in both the examples and the comparative examples.
  • the LED of the embodiment described above was created. 200 LEDs were prepared for each example. Specifically, n-type GaN substrates having a specific resistance of 1 ⁇ 10 ⁇ 2 ⁇ cm and a carrier density of 3 ⁇ 10 18 / cm 2 were prepared for the LEDs of Examples 37 to 43. As the n-type GaN substrate, a substrate having a surface layer having a carbon concentration and a p-type metal element (Cu and Zn) concentration shown in the columns of Examples 37 to 43 in Table 5 was prepared for each example.
  • Cu and Zn p-type metal element
  • n-type GaN substrates are arranged in an MOCVD apparatus, and an n-type GaN layer (dopant: Si) having a thickness of 1 ⁇ m is formed on one main surface ((0001) surface) side of the n-type GaN substrate by MOCVD.
  • an n-type GaN layer (dopant: Si) having a thickness of 1 ⁇ m is formed on one main surface ((0001) surface) side of the n-type GaN substrate by MOCVD.
  • 150 nm thick n-type Al 0.1 Ga 0.9 N layer (dopant: Si), active layer, 20 nm thick p-type Al 0.2 Ga 0.8 N layer (dopant: Mg), and 150 nm thick p-type GaN layer (dopant) : Mg) were sequentially formed to obtain an epitaxial growth layer.
  • the active layer four barrier layers formed of a GaN layer having a thickness of 10 nm and three well layers formed of a Ga 0.85 In 0.15 N layer having a thickness of 3 nm were alternately stacked. A multiple quantum well structure was adopted.
  • strength evaluation was performed by the photo-luminescence method (PL method).
  • PL intensity evaluation a He—Cd laser having a wavelength of 325 nm was used as an excitation light source, and the emission intensity at a wavelength of 460 nm excited by irradiating the sample with laser light was evaluated. The results were as shown in Table 5.
  • a Ti layer having a thickness of 200 nm As a first electrode on the other main surface ((000-1) plane) side of the n-type GaN crystal substrate, a Ti layer having a thickness of 200 nm, A laminated structure formed of an Al layer having a thickness of 1000 nm, a Ti layer having a thickness of 200 nm, and an Au layer having a thickness of 2000 nm was formed, and heated in a nitrogen atmosphere to form an n-side electrode having a diameter of 100 ⁇ m.
  • a laminated structure formed of a 4 nm thick Ni layer and a 4 nm thick Au layer is formed as a second electrode on the p-type GaN layer, and heated in an inert gas atmosphere, so that the p side An electrode was formed.
  • the products manufactured by the above steps were processed into 2 mm squares to obtain LEDs of Examples 37 to 43 and Comparative Examples 16 to 21.
  • the light output of the LED obtained as described above was measured under the condition of an injection current of 4 A using an integrating sphere.
  • the light output of the light emitting element was measured as follows. That is, a predetermined current was injected into the light emitting element placed in the integrating sphere, and the light output was measured by a detector that received the light collected from the light emitting element. Then, the yields of the LEDs of Examples 37 to 43 and Comparative Examples 16 to 21 were determined under the condition that an LED having a light output of 2 W or more is an LED having good characteristics. The results were as shown in Table 5.
  • the LEDs of Examples 37 to 43 that is, the surface layer was 3 at. % To 25 at. % Of carbon and an LED using a GaN substrate containing a p-type metal element of 5 ⁇ 10 10 atoms / cm 2 to 200 ⁇ 10 10 atoms / cm 2 is compared with the LEDs of Comparative Examples 16 to 21 It was revealed that the PL strength and the yield were excellent.
  • the surface roughness RMS of the substrate was 0.9 nm in both the examples and the comparative examples, and the work-affected layer was 20 nm in both the examples and the comparative examples.
  • a group III nitride substrate having a stable surface is provided, and a semiconductor device including such a group III nitride substrate is provided. Furthermore, according to the present invention, a method for suitably producing such a group III nitride substrate is provided.

Abstract

　一実施形態に係るIII族窒化物基板は、表面層を有している。当該表面層は、３ａｔ．％の～２５ａｔ．％の炭素を含み、且つ、５×１０１０原子／ｃｍ２～２００×１０１０原子／ｃｍ２のｐ型金属元素を含んでいる。このIII族窒化物基板は、安定した表面を有するものとなる。

Description

III族窒化物基板、それを備える半導体デバイス、及び、表面処理されたIII族窒化物基板を製造する方法
　本発明は、III族窒化物基板、当該基板を備える半導体デバイス、及び、当該基板の製造方法に関するものである。
　半導体基板としては、下記の特許文献１～５に記載されたものが知られている。特許文献１には、所望の電気特性を得るように表面処理された半導体基板が開示されている。具体的に、特許文献１には、ｐ型不純物原子をその表面に有するｐ型化合物半導体基板、ｎ型不純物原子をその表面に有するｎ型化合物半導体基板、Ｆｅ原子又はＣ原子をその表面に有する半絶縁性の化合物半導体基板、及び、第２導電型不純物をその表面に有する第１導電型の化合物半導体基板が開示されている。
　特許文献２には、ＧａＮ基板上の汚染金属物質を１０×１０１０原子／ｃｍ２以下とすることが開示されている。また、特許文献３には、良好なエピタキシャル成長をIII族窒化物基板に形成するために、当該基板の表面においてＳｉ原子を３×１０１３原子／ｃｍ２とし、酸性物質の原子の個数を３×１０１４原子／ｃｍ２とすることが開示されている。また、特許文献４には、欠陥や汚染のない基板を得るために、ＡｌｘＧａｙＩｎｚＮ（０＜ｙ≦1，ｘ＋ｙ＋ｚ＝１)をＣＭＰによりＲＭＳ０．１５ｎｍの表面粗さとすることが開示されている。このＣＭＰにおいては、砥粒としてＡｌ２Ｏ３又はＳｉＯ２が用いられ、研磨液に酸化剤を添加してｐＨ調整を行うことが開示されている。また、特許文献５には、窒化ガリウム系化合物半導体のドライエッチングに、Ｓｉ系ガス及びＳｉ片を使用することが開示されている。
特開２００６－３４４９１１号公報 国際公開第２００５／０４１２８３号パンフレット 国際公開第２００８／０４７６２７号パンフレット 米国特許６４８８７６７号明細書 特許第２５９９２５０号明細書
　ところで、窒化物基板の表面が酸化すると、当該基板の表面上に形成したエピタキシャル成長層の品質が低下する。その結果、当該基板を用いたデバイスの特性が低下する。また、エピタキシャル成長層は基板表面に格子整合しつつ成長するので、基板表面の結晶品質は高品質であることが求められる。したがって、安定した表面を有する窒化物基板が求められている。
　本発明は、安定した表面を有するIII族窒化物基板を提供することを目的としている。また、本発明は、このようなIII族窒化物基板を備える半導体デバイスを提供することを目的としている。さらに、本発明は、このようなIII族窒化物基板、即ち、表面処理されたIII族窒化物基板を製造する方法を提供することを目的としている。
　本発明のIII族窒化物基板は、表面層を有している。この表面層は、３ａｔ．％～２５ａｔ．％の炭素を含み、且つ、５×１０１０原子／ｃｍ２～２００×１０１０原子／ｃｍ２のｐ型金属元素を含んでいる。このIII族窒化物基板は、安定した表面を有している。表面層は、１×１０１０原子／ｃｍ２～１００×１０１０原子／ｃｍ２の絶縁性金属元素を更に含むことが好ましい。
　本発明の半導体デバイスは、このような表面層を有するIII族窒化物基板と、当該基板の表面層上に形成された少なくとも一層以上のエピタキシャル成長層と、を備えるものである。かかる半導体デバイスは、III族窒化物基板の表面が安定しているので、良好なデバイス特性を有しており、安定して製造可能である。
　本発明の化合物半導体基板は、エピタキシャル層付きIII族窒化物基板である。この化合物半導体基板は、III族窒化物基板とエピタキシャル層とを備えており、III族窒化物基板とエピタキシャル層との界面における１ｃｍ３当たりのＣ原子の個数が２×１０１６個以上５×１０１７個以下であり、１ｃｍ３当たりのｐ型金属元素の原子の個数が２×１０１６個以上１×１０１７個以下である。上記界面における１ｃｍ３当たりのＣ原子の個数は５×１０１６個以上２×１０１７個以下であることがより好ましい。
　また、本発明の化合物半導体基板では、III族窒化物基板とエピタキシャル層との界面における１ｃｍ３当たりのＯ原子の個数が２×１０１６個以上１×１０１８個以下であることが好ましく、５×１０１６個以上５×１０１７個以下であることがより好ましい。
　また、本発明の化合物半導体基板では、III族窒化物基板とエピタキシャル層との界面における１ｃｍ３当たりのＳｉ原子の個数が１×１０１５個以上１×１０１９個以下であることが好ましく、１×１０１５個以上５×１０１８個以下であることがより好ましい。
　本発明は、別の側面においては、（ａ）基板の表面をドライエッチングする工程と、（ｂ）基板の表面をポリッシングする工程と、を含んでいる。ドライエッチングする工程では、チャンバ内において、混合ガスを用いて、III族窒化物基板の表面がドライエッチングされる。混合ガスは、炭素を含む第１のガスと塩素を含む第２のガスの混合ガスである。ドライエッチングする工程は、チャンバ内の圧力Ｐ（Ｐａ）、混合ガスの流量Ｑ（ｓｃｃｍ）、及び、チャンバ容積Ｖ（ｌ：リットル）が、０．０５≦ＰＶ／Ｑ≦３．０を満たすように行われる。ポリッシングする工程は、ｐ型金属元素の酸化物を含む溶液であって、２（ｍＰａ・ｓ）～３０（ｍＰａ・ｓ）の粘度を有する当該溶液を用いて行われる。この製造方法によれば、３ａｔ．％の～２５ａｔ．％の炭素を含み、且つ、５×１０１０原子／ｃｍ２～２００×１０１０原子／ｃｍ２のｐ型金属元素を含む表面層を有するIII族窒化物基板を好適に製造することが可能である。
　以上説明したように、本発明によれば、安定した表面を有するIII族窒化物基板が提供され、また、このようなIII族窒化物基板を備える半導体デバイスが提供される。さらに、本発明によれば、このようなIII族窒化物基板を好適に製造する方法が提供される。
本発明の一実施形態に係るIII族窒化物基板を示す断面図である。 本発明の一実施形態に係るIII族窒化物基板を備える半導体デバイスの一例を示す図である。 本発明の一実施形態に係るIII族窒化物基板を備える半導体デバイスの別の一例を示す図である。 本発明の一実施形態に係る表面処理されたIII族窒化物基板を製造する方法の流れ図である。 ドライエッチング工程に用いることが可能な装置を示す図である。 ポリッシング工程に用いることが可能な装置を示す図である。
符号の説明
　１…ＨＥＭＴデバイス、２…ＬＥＤ、１０…III族窒化物基板（ＧａＮ基板）、１０ａ…表面層、１２…ＧａＮ層、１４…ＡｌＧａＮ層、１６…ゲート電極、１８…ソース電極、２０…ドレイン電極、２２…バッファ層、２４…第１のクラッド層、２６…活性層、２８…第２のクラッド層、３０…コンタクト層、３２…第１の電極、３４…第２の電極、５０…ドライエッチング装置、５２…チャンバ、５４…上部電極、５６…下部電極、５８…基板支持台、６０…ガス供給口、６２…ガス排気口、６４…高周波電源、７０…ポリッシング装置、７２…定盤、７４…ポリッシングパッド、７６…結晶ホルダ、７８…重り、８０…スラリー液供給口。
　以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
　図１は、本発明の一実施形態に係るIII族窒化物基板の断面図である。なお、以下では、 III族窒化物基板としてＧａＮ基板を例にとって説明するが、本発明のIII族窒化物基板は、ＧａＮ基板に限定されるものではない。
　図１に示すＧａＮ基板１０は、表面層１０ａを備えている。この表面層１０ａは、３ａｔ．％の～２５ａｔ．％の炭素を含み、且つ、５×１０１０原子／ｃｍ２～２００×１０１０原子／ｃｍ２のｐ型金属元素を含んでいる。
　表面層１０ａは、３ａｔ．％以上の炭素を含むことにより、その抵抗を維持することが可能となり、また、２５ａｔ．％以下の炭素を含むことにより、その抵抗を維持し、且つ当該表面層１０ａ上に形成されるエピタキシャル成長層を高品位のものとすることができる。
　ｐ型金属元素としては、Ｃｕ及びＺｎが例示される。表面層１０ａは、Ｃｕ及びＺｎの一方、又は、双方を含んでいてもよい。表面層１０ａは、５×１０１０原子／ｃｍ２以上のｐ型金属元素を含むことにより、その抵抗を維持することが可能となり、また、２００×１０１０原子／ｃｍ２以下のｐ型金属元素を含むことにより、その抵抗を維持し、且つ当該表面層１０ａ上に形成されるエピタキシャル成長層を高品位のものとすることができる。
　表面層１０ａは、更に、１×１０１０原子／ｃｍ２～１００×１０１０原子／ｃｍ２の絶縁性金属元素を含んでいてもよい。絶縁性金属元素としては、Ｆｅ及びＮｉが例示される。表面層１０ａは、Ｆｅ及びＮｉの一方、又は、双方を含んでいてもよい。このように絶縁性金属元素を含むことにより、表面層１０ａは、より安定した表面となる。
　III族窒化物基板には、表面の酸化や雰囲気からのＳｉの付着により、低抵抗層が形成される。本願発明者は、低抵抗層が形成されないようにするためには、III族窒化物基板の表面における酸素及びＳｉの量が少ないことが必要であることを見出している。表面層の酸素濃度は、３ａｔ．％～１５ａｔ．％であることが好ましく、５ａｔ．％～１０ａｔ．％であることがより好ましい。また、表面層のＳｉ濃度は、５００×１０１０原子／ｃｍ２～８０００×１０１０原子／ｃｍ２であることが好ましく、１０００×１０１０原子／ｃｍ２～５０００×１０１０原子／ｃｍであることがより好ましい。このような酸素濃度及びＳｉ濃度の表面層は、本実施形態における表面層１０ａによって実現される。
　なお、ＧａＮ基板１０の表面層１０ａの表面粗さはＲＭＳ基準で３ｎｍ以下である必要があり、１ｎｍ以下であることが好ましく、０．１ｎｍ～０．５ｎｍであることがより好ましい。表面粗さはＡＦＭを用いて１０μm角の範囲を基準面積として測定する。表面粗さを３ｎｍ以下とすることで、ＧａＮ基板上にモフォロジー及び結晶性の良好なエピタキシャル層を形成することができる。また、ＧａＮ基板１０の表面における加工変質層の厚みは５０ｎｍ以下である必要があり、２０ｎｍ以下であることが好ましく、１ｎｍ～１０ｎｍであることがより好ましい。加工変質層は結晶表面の研削または研磨によって、結晶の表面領域に形成される結晶格子の乱れた層である。加工変質層は、結晶を劈開面で破断した断面のＴＥＭ観察により観察する。加工の影響を受ける表面領域と、加工の影響を受けない内部領域とを対比することにより、加工変質層の存在、およびその厚さを測定する。加工変質層の厚みを５０ｎｍ以下とすることで、ＧａＮ基板上にモフォロジー及び結晶性の良好なエピタキシャル層を形成することができる。
　以下、本発明の実施形態に係る半導体デバイスについて説明する。図２は、本発明の一実施形態に係るIII族窒化物基板を備える半導体デバイスの一例を示す図である。図２に示すＨＥＭＴデバイス１は、上述したＧａＮ基板１０と、ＧａＮ基板１０の表面層１０ａ上に形成された一以上のエピタキシャル層を備えている。即ち、ＨＥＭＴデバイス１は、ＧａＮ基板１０とエピタキシャル層とを含む化合物半導体基板を備えている。
　具体的に、ＨＥＭＴデバイス１は、ＧａＮ基板１０、ＧａＮ層１２、ＡｌＧａＮ層１４、ゲート電極１６、ソース電極１８、及び、ドレイン電極２０を備えている。
　ＨＥＭＴデバイス１では、ＧａＮ基板１０は、絶縁性のＧａＮ基板である。ＧａＮ層１２及びＡｌＧａＮ層１４は、表面層１０ａ上に順に形成されている。ＧａＮ層１２及びＡｌＧａＮ層１４は共にアンドープである。ゲート電極１６、ソース電極１８、及び、ドレイン電極２０は、ＡｌＧａＮ層１４上に形成されている。ゲート電極１６は、ソース電極１８とドレイン電極２０の間に設けられている。
　このＨＥＭＴデバイス１は、表面層１０ａが高抵抗を維持することが可能であるので、リーク電流が少ない。また、このＨＥＭＴデバイス１は、安定した表面層１０ａを有するＧａＮ基板１０を用いて製造されるので、安定して製造可能である。
　図３は、本発明の一実施形態に係るIII族窒化物基板を備える半導体デバイスの別の一例を示す図である。図３に示すＬＥＤ２は、上述したＧａＮ基板１０と、ＧａＮ基板１０の表面層１０ａ上に形成された一以上のエピタキシャル層を備えている。
　具体的に、ＬＥＤ２は、ＧａＮ基板１０と、バッファ層２２、第１のクラッド層２４、活性層２６、第２のクラッド層２８、コンタクト層３０、第１の電極３２、及び、第２の電極３４を備えている。
　ＬＥＤ２にでは、ＧａＮ基板１０は、ｎ型のＧａＮ基板である。バッファ層２２は、ｎ型ＧａＮ層であり、表面層１０ａ上に形成されている。バッファ層２２は、Ｓｉをドーパントとして含むことができる。第１のクラッド層２４は、ｎ型ＡｌＧａＮ層であり、バッファ層２２上に形成されている。第１のクラッド層２４は、Ｓｉをドーパントとして含むことができる。
　活性層２６は、第１のクラッド層２４上に形成されている。活性層２６には、例えば、ＧａＮ障壁層とＧａＩｎＮ井戸層を交互に形成することによって得られる多重量子井戸構造の活性層を用いることができる。
　第２のクラッド層２８は、活性層２６上に形成されている。第２のクラッド層２８は、ｐ型ＡｌＧａＮ層であり、Ｍｇをドーパントとして含むことができる。コンタクト層３０は、第２のクラッド層２８上に形成されている。コンタクト層３０は、ｐ型ＧａＮ層であり、Ｍｇをドーパントとして含むことができる。
　ＬＥＤ２では、ＧａＮ基板１０の表面層１０ａと反対側の表面には、第１の電極３２が形成されている。また、コンタクト層３０上に第２の電極３４が形成されている。
　このようなＬＥＤ２は、上述した表面層１０ａを有するＧａＮ基板１０を用いているので、光出力が大きく、安定して製造可能である。
　以下、本発明の一実施形態に係るIII族窒化物基板の製造方法について説明する。図４は、本発明の一実施形態に係る表面処理されたIII族窒化物基板を製造する方法の流れ図である。図４に示す製造方法は、上述した表面層１０ａを好適に得ることができる製造方法である。
　図４に示す表面処理が施されるIII族窒化物基板の元となる結晶は、ＧａＮ結晶の場合には、ＨＶＰＥ法、フラックス法、アモノサーマル法により成長させることができる。また、ＡｌＮ結晶の場合には、ＨＶＰＥ法あるいは昇華法で成長させることができる。成長した結晶に、外周加工を行い窒化物結晶のインゴットを得る。インゴットをスライスしてIII族窒化物基板を得る。スライスは、ワイヤーソー、ブレードソーで実施することができる。基板の平坦化のために研削、ラッピング等の機械加工を行う。ラッピングに使用される硬質砥粒としては、ダイヤモンド、ＳｉＣ、ＢＮ、Ａｌ２Ｏ３、Ｃｒ2Ｏ3等がある。これらは機械的な作用から選定され、レート向上には高硬度、粒径の大きな砥粒が使用される。表面粗さを平滑にし、加工変質層を少なくするためには、低硬度、粒径の小さな砥粒が使用される。研磨時間を短縮して平滑な表面を得るためには、粒度の大きな砥粒から小さな砥粒へと多段階の研磨が行われる。粗さ低減、加工変質層除去のために表面仕上げ処理を行う。表面仕上げとして、機械研磨後に化学機械研磨（ＣＭＰ）を行うことができる。ドライエッチングにより、加工変質層を除去することもできる。
　以下、図４を再び参照する。図４に示す製造方法は、ドライエッチング工程Ｓ１及びポリッシング工程Ｓ２を含んでいる。ドライエッチング工程Ｓ１では、III族窒化物基板の表面がドライエッチングされる。このドライエッチング工程Ｓ１には、例えば、図５に示すドライエッチング装置を用いることができる。なお、図５に示すドライエッチング装置は、ＲＩＥ（反応性イオンエッチング）装置であるが、本発明のドライエッチング工程に用いることができるドライエッチングは、ＲＩＥに限定されるものではなく、誘導結合プラズマＲＩＥ（ＩＣＰ－ＲＩＥ）、ＥＣＲ（電子サイクロトロン共鳴）－ＲＩＥ、ＣＡＩＢＥ（化学アシストイオンビームエッチング）、ＲＩＢＥ（反応性イオンビームエッチング）等であってもよい。
　ドライエッチング装置５０は、チャンバ５２を備えている。チャンバ５２内には、上部電極５４、下部電極５６、及び、基板支持台５８が設けられている。チャンバ５２には、ガス源に接続されたガス供給口６０が設けられており、また、真空ポンプに接続されたガス排気口６２が設けられている。
　ドライエッチング装置５０では、基板支持台５８上にIII族窒化物基板１０を搭載し、ガス供給口６０からガスを供給し、高周波電源６４から高周波電力を下部電極５６に供給することにより、チャンバ５２内にプラズマを発生することができる。これにより、ドライエッチング装置５０は、III族窒化物基板１０の表面をドライエッチングすることができる。
　本製造方法では、ドライエッチング工程Ｓ１において、チャンバ５２内に炭素を含む第１のガス（炭素系ガス）と塩素を含む第２のガス（塩素系ガス）とを含む混合ガスが供給される。炭素系ガスとしては、メタン、エタン、プロパン、アセチレン等が例示される。塩素系ガスとしては、塩素、ＢＣｌ３、ＳｉＣｌ４等が例示される。
　また、ドライエッチング工程Ｓ１は、チャンバ内の圧力Ｐ（Ｐａ）、混合ガスの流量Ｑ（ｓｃｃｍ）、及び、チャンバ容積Ｖ（ｌ：リットル）が、
０．０５≦ＰＶ／Ｑ≦３．０　　　…（１）
を満たすように行われる。この式（１）の条件を満たすことにより、上述した表面層１０ａの炭素濃度を好適に得ることが可能である。ここで、１ｓｃｃｍは、１．６６７×１０－８ｍ３／ｓである。
　なお、ドライエッチング工程Ｓ１において、平坦な表面層１０ａを得るためには、チャンバ５２内に、Ｓｉ系ガスやＳｉ片を存在させることが有効である。しかしながら、Ｓｉの比率が多い場合には、ドライエッチング後に基板表面に付着するＳｉの量が増加するという問題が生じる。そこで、ＳｉＣ、Ｓｉ３Ｎ４、Ｓｉ６－ｚＡｌｚＯｚＮ８－ｚ等のＳｉ元素と、Ｃ、Ｎからなる群の少なくとも一つの元素とを含む化合物を、ドライエッチング工程Ｓ１において、チャンバ５２内に存在させることができる。このような化合物は、基板支持台５８を当該化合物製とするか、又は、基板支持台５８上且つ基板１０の付近に当該化合物を配置することによって、チャンバ５２内に存在させることが可能である。これにより、平坦な表面層１０ａを得ることができ、且つ、表面層１０ａへのＳｉの付着を抑制することができる。
　次に、本製造方法においては、ポリッシング工程Ｓ２が行われる。ポリッシング工程Ｓ２は、例えば、図６に示すポリッシング装置７０を用いて行うことができる。ポリッシング装置７０は、定盤７２と、ポリッシングパッド７４、結晶ホルダ７６、重り７８、及び、スラリー液供給口８０を備えている。
　ポリッシングパッド７４は、定盤７２上に搭載されている。定盤７２及びポリッシングパッド７４は、定盤７２の中心軸線Ｘ１中心に回転可能である。結晶ホルダ７６は、基板１０をその下面に支持するための部品である。基板１０には、重り７８によって荷重が加えられる。結晶ホルダ７６は、軸線Ｘ１と略平行であり、且つ、軸線Ｘ１から変位した位置に中心軸線Ｘ２を有しており、この中心軸線Ｘ２中心に回転可能である。スラリー液供給口８０は、ポリッシングパッド７４上にスラリーＳを供給する。
　このポリッシング装置７０によれば、定盤７２及びポリッシングパッド７４を回転させ、結晶ホルダ７６を回転させ、スラリーＳをポリッシングパッド７４上に供給し、基板１０の表面層１０ａをポリッシングパッド７４に接触させることによって、基板１０の表面層１０ａのポリッシングを行うことができる。
　本製造方法では、ポリッシング工程Ｓ２において、ｐ型金属元素の酸化物を含む溶液がスラリーＳとして供給される。ｐ型金属元素の酸化物としては、例えば、ＣｕＯ及びＺｎＯの一方、又は、双方を用いることができる。また、この溶液の粘度は、２（ｍＰａ・ｓ）～３０（ｍＰａ・ｓ）である。なお、溶液の粘度は、エチレングリコール等の高粘度の有機化合物やベーマイトなどの無機化合物を添加することにより、調整可能である。
　このポリッシング工程Ｓ２によれば、酸化物のメカノケミカル効果により、基板１０の表面層１０ａに、ｐ型金属元素を結合させることができる。また、上述した粘度の溶液を用いることにより、基板１０の表面層１０ａにおけるｐ型金属元素の濃度を、５×１０１０原子／ｃｍ２～２００×１０１０原子／ｃｍ２の範囲に制御することができる。
　なお、金属酸化物のメカノケミカル効果を促進するためには、溶液の溶媒に非極性溶媒を用いることが好ましい。非極性溶媒としては、炭化水素、四塩化炭素、ジエチルエーテル等が例示される。非極性溶媒を用いることにより、金属酸化物と基板の固体接触を促進して反応を促進することができ、効率よく基板表面の金属組成を制御することが可能となる。
　以下、本発明に係るIII族窒化物基板を製造する方法を用いて製造したIII族窒化物基板、及び、本発明に係るIII族窒化物基板に基づいて作成した半導体デバイスを実施例として、本発明を更に詳細に説明するが、本発明は以下の実施例に限定されるものではない。
＜ＧａＮ基板の製造＞
　上記実施形態の製造方法によりＧａＮ基板を製造した。まず、ＨＶＰＥ法により成長させた絶縁型ＧａＮ基板（ドーパント：Ｆｅ）を、（０００１）面に平行な面でスライスして直径５０ｍｍ×厚さ０．５ｍｍのＧａＮ基板を得た。
　このＧａＮ基板（窒化物結晶）のＮ原子面側のｃ面（（０００－１）面）を、セラミックス製の結晶ホルダにワックスで貼り付けた。ラップ装置に直径３８０ｍｍの定盤を設置し、スラリー供給口からダイヤモンドの砥粒が分散されたスラリーを定盤に供給しながら、定盤をその中心軸線中心に回転させ、結晶ホルダ上に重りを載せてＧａＮ基板を定盤に押し付けながらＧａＮ基板を結晶ホルダの中心軸線中心に回転させることにより、ＧａＮ結晶の表面（Ｇａ原子面側のｃ面、（０００１）面）のラッピングを行った。
　ここで、定盤としては銅定盤及び錫定盤を用いた。また、砥粒径が９μｍ、３μｍ、２μｍの３種類のダイヤモンド砥粒を準備し、ラッピングの進行とともに、砥粒径を段階的に小さくしていった。研磨圧力は１００ｇ／ｃｍ2～５００ｇ／ｃｍ2とし、ＧａＮ基板及び定盤の回転数は定盤及び結晶ホルダともに３０回／ｍｉｎ～６０回／ｍｉｎとした。かかるラッピングによりＧａＮ結晶基板の表面は鏡面となった。
　次いで、ラッピング後のＧａＮ基板を化学機械研磨（ＣＭＰ）した。具体的には、ポリッシング装置に設置された直径３８０ｍｍの定盤上にポリシングパッドを設置した。また、スラリー液供給口から砥粒が分散されたスラリーをポリシングパッドに供給しながら、中心軸線中心にポリシングパッドを回転させた。同時に、結晶ホルダ上に重りを載せることによりＧａＮ基板をポリシングパッドに押し付けながら当該ＧａＮ基板を結晶ホルダの中心軸線中心に回転させた。これによって、ＧａＮ基板の表面（Ｇａ原子面側のｃ面、（０００１）面）の化学機械研磨（ＣＭＰ）をおこなった。スラリーは、砥粒として粒径２μｍのＡｌ２Ｏ３粒子を水に分散させてＡｌ２Ｏ３含有量を５質量％とし、ｐＨ調整剤としてＨＮＯ3を添加して、ｐＨを２～４に調整することにより作製した。また、ポリシングパッドとしては、ポリウレタンのスウェードパッドを用い、定盤としてはステンレス鋼定盤を用いた。ポリシング圧力は５０ｇ／ｃｍ2～６００ｇ／ｃｍ2とし、ＧａＮ基板及びポリシングパッドの回転数はいずれも３０回／ｍｉｎ～７０回／ｍｉｎとした。
　次いで、ＣＭＰを行った後のＧａＮ基板に対して、上述したドライエッチング工程Ｓ１に従い、炭素含有ガスと塩素含有ガスを用いて、ＩＣＰ－ＲＩＥ装置でドライエッチングを実施した。エッチングガスには、メタン（炭素系ガス）と塩素（塩素系ガス）との混合ガスを用いた。チャンバの容積Ｖ、チャンバ内の圧力Ｐ、混合ガスの流量Ｑ、ＰＶ／Ｑ、炭素系ガスと塩素系ガスの流量比、バイアス電力、アンテナ電力、基板支持台の材質は、表１に示す実施例１～１０の通りとした。また、参考のために、表１に示すように、これらパラメータを比較例１～２の通りとした。
　以上の工程により得られたＧａＮ基板の表面における炭素濃度をオージェ電子分光法（ＡＥＳ）により定量化した。各実施例及び各比較例のＧａＮ基板の炭素濃度は、表１に示す通りであった。実施例１～１０、即ち、ＰＶ／Ｑが０．０５以上３．０以下の場合には、炭素系ガスと塩素系ガスの流量比によらず、ＧａＮ基板の表面層における炭素濃度が３ａｔ．％～２５ａｔ．％となった。一方、ＰＶ／Ｑが０．０５未満の場合（比較例１）の場合には、ＧａＮ基板の表面層における炭素濃度が３ａｔ．％未満となり、また、ＰＶ／Ｑが３より大きい場合（比較例２）の場合には、ＧａＮ基板の表面層における炭素濃度が２５ａｔ．％より大きくなった。なお、表面処理で通常適用されるエッチング時間では、表面層の炭素濃度は影響されなかった。また、バイアス電力を５０Ｗ～２００Ｗとし、アンテナ電力を１００～４００Ｗとしても、これらの電力の範囲では、表面層の炭素濃度に影響はなかった。
Figure JPOXMLDOC01-appb-T000001
　次いで、上述したＣＭＰと同等のポリッシング装置、即ち図６に示したポリッシング装置を用いて、ドライエッチング後のＧａＮ基板の表面層をｐ型金属元素の酸化物を含む溶液でポリッシングした。具体的には、表２の実施例１１～２１のパラメータでドライエッチング後のＧａＮ基板の表面層のポリッシングを行った。即ち、表２の実施例１１～２１の金属酸化物及び溶媒を含み、且つ、表２の実施例１１～２１の粘度を有する溶液を用い、表２の実施例１１～２１のＧａＮ基板に対する圧力で、また、表２の実施例１１～２１の定盤及び結晶ホルダの回転数で、ＧａＮ基板のポリッシングを行った。また、参考のために、表２の比較例３～４の金属酸化物及び溶媒を含み、且つ、表２の比較例３～４の粘度を有する溶液を用い、表２の比較例３～４のＧａＮ基板に対する圧力で、また、表２の比較例３～４の定盤及び結晶ホルダの回転数で、ＧａＮ基板のポリッシングを行った。ポリシングパッドには、不織布パッド（圧縮率３．０％）を用い、定盤としては表面処理を実施したアルミ定盤を用いた。
　以上の工程により得られたＧａＮ基板の表面におけるｐ型金属元素の濃度を全反射蛍光Ｘ線分析により定量化した。各実施例及び比較例のＣｕ濃度及びＺｎ濃度は表２に示す通りであった。表２のＣｕ濃度及びＺｎ濃度の加算値から明らかなように、実施例１１～２１、即ち、ｐ型金属元素の酸化物を含み、且つ、２（ｍＰａ・ｓ）～３０（ｍＰａ・ｓ）の粘度を有する溶液を用いることによって、ＧａＮ基板の表面層のｐ型金属元素の濃度を、ポリッシング時の圧力並びに定盤及び結晶ホルダの回転数に依らず、５×１０１０原子／ｃｍ２～２００×１０１０原子／ｃｍ２の範囲に制御できた。一方、溶液の粘度が２（ｍＰａ・ｓ）未満の場合（比較例３）には、ｐ型金属元素の濃度が２００×１０１０原子／ｃｍ２より大きくなり、溶液の粘度が３０（ｍＰａ・ｓ）より大きい場合（比較例４）には、ｐ型金属元素の濃度が５×１０１０原子／ｃｍ２未満となった。なお、ポリッシング溶液中の砥粒の粒径が大きいと、表面粗さが増加し、加工変質層の厚みが増加する傾向があり、砥粒の粒径が小さいと、表面改質の効果が小さいため、砥粒の粒径は５０ｎｍ～２０００ｎｍであることが好ましく、２００ｎｍ～１０００ｎｍであることがより好ましかった。このような砥粒の粒径の範囲では、ＧａＮ基板の表面におけるｐ型金属元素の濃度への影響はなかった。また、溶液中の砥粒の濃度が高いと、表面粗さが増加し、加工変質層の厚みが増加し、砥粒の濃度が低いと、表面改質の効果が小さいため、砥粒の濃度は、１ｗｔ．％～１０ｗｔ．％であることが好ましく、２ｗｔ．％～５ｗｔ．％であることがより好ましかった。このような砥粒の濃度の範囲では、ＧａＮ基板の表面におけるｐ型金属元素の濃度への影響はなかった。また、ポリッシングパッドの圧縮率が小さいと、表面粗さが増加し、加工変質層の厚みが増加する傾向があり、当該圧縮率が大きいと、表面改質の効果が小さいため、ポリッシングパッドの圧縮率は、１％～２０％であることが好ましく、３％～１５％であることがより好ましかった。このようなポリッシングパッドの圧縮率の範囲では、ＧａＮ基板の表面におけるｐ型金属元素の濃度への影響はなかった。また、表面処理において通常適用されるポリッシング時間である３分～３０分では、ＧａＮ基板の表面におけるｐ型金属元素の濃度への影響はなかった。
Figure JPOXMLDOC01-appb-T000002
＜ＨＥＭＴデバイスの評価＞
　上述した実施形態のＧａＮ基板を用いて上述した実施形態のＨＥＭＴデバイスを作成した。ＨＥＭＴデバイスは各実施例について２００個準備した。具体的には、まず、実施例２２～２８のＨＥＭＴデバイス用に、絶縁性のＧａＮ基板（比抵抗１×１０７Ωｃｍ）であって、表３の実施例２２～２８の列に示した炭素濃度及びｐ型金属元素（Ｃｕ及びＺｎ）の表面層を有するものを、各実施例について準備した。
　そして、これらＧａＮ基板をＯＭＶＰＥ装置のリアクタに置き、水素、窒素、及びアンモニアを含むガスをリアクタ内に供給して、ＧａＮ基板の温度を１１００℃として２０分間の熱処理を行なった。
　次に、ＧａＮ基板の温度を１１３０℃に昇温させ、アンモニア及びトリメチルガリウム（ＴＭＧ）をリアクタに供給して、厚さ１．５μｍのＧａＮ層をＧａＮ基板上に成長させた。次いで、トリメチルアルミニウム（ＴＭＡ）、ＴＭＧ、及び、アンモニアをリアクタに供給して、厚さ３０ｎｍ、Ａｌ組成２０％のＡｌＧａＮ層をＧａＮ層上に成長させた。
　次いで、ＡｌＧａＮ層上にフォトリソグラフィ、ＥＢ蒸着、及び、リフトオフによって、ソース電極、及びドレイン電極を作製した。これら電極には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ（２０／１００／２０／３００ｎｍ）を用いた。リフトオフ後６００℃、１分間の合金化熱処理を行なった。次に、ソース電極、及びドレイン電極の作製と同様の工程によりゲート電極を作製した。ゲート電極には、Ｎｉ／Ａｕ（５０／５００ｎｍ）を用いた。ゲート長は２μｍとした。
　なお、参考のために、比較例５～１０のＨＥＭＴデバイス用に、表３の比較例５～１０の列に示す炭素濃度及びｐ型金属元素濃度の表面層を有するＧａＮ基板を準備し、同様にＨＥＭＴデバイスを作製した。ＨＥＭＴデバイスは各比較例について２００個準備した。
　以上の通りに得たＨＥＭＴデバイスのゲートリーク電流を検査した。ここでは、５Ｖのゲート電圧を与えたときに、ゲート電流密度が１×１０-６Ａ／ｃｍ２であったＨＥＭＴデバイスを良好なデバイス特性を有するものと判定する条件を採用した。各実施例及び比較例について、当該条件を満たすＨＥＭＴデバイスの歩留まりは、表３に示す通りであった。実施例２２～２８、即ち、３ａｔ．％～２５ａｔ．％の炭素を含み、且つ、５×１０１０原子／ｃｍ２～２００×１０１０原子／ｃｍ２のｐ型金属元素を含む表面層を有するＧａＮ基板を用いたＨＥＭＴデバイスの歩留は、６５％以上であった。一方、比較例５～１０のＨＥＭＴデバイスの歩留は、６５％を大きく下回った。なお、基板の表面粗さＲＭＳは実施例、比較例とも１．５ｎｍであり、加工変質層は実施例、比較例とも３０ｎｍであった。
Figure JPOXMLDOC01-appb-T000003
　上記の実施例２２、実施例２４、実施例２６、比較例５、及び比較例１０のＨＥＭＴデバイスにおけるIII族窒化物基板とエピタキシャル成長層との界面の組成、即ち、化合物半導体基板におけるIII族窒化物基板とエピタキシャル成長層との界面の組成を、ＳＩＭＳ分析によって調査した結果は、以下の通りであった。
　実施例２２では、１ｃｍ３当たりのＣ原子の個数が２×１０１６個、１ｃｍ３当たりのｐ型金属元素の原子の個数が２×１０１６個、１ｃｍ３当たりのＯ原子の個数が１×１０１８個、Ｓｉ原子の個数が１×１０１９個であった。
　実施例２４では、１ｃｍ３当たりのＣ原子の個数が１×１０１７個、１ｃｍ３当たりのｐ型金属元素の原子の個数が５×１０１６個、１ｃｍ３当たりのＯ原子の個数が１×１０１７個、１ｃｍ３当たりのＳｉ原子の個数が５×１０１７個であった。
　実施例２６では、１ｃｍ３当たりのＣ原子の個数が５×１０１７個、１ｃｍ３当たりのｐ型金属元素の原子の個数が１×１０１７個、１ｃｍ３当たりのＯ原子の個数が２×１０１６個、１ｃｍ３当たりのＳｉ原子の個数が２×１０１７個であった。
　比較例５では、１ｃｍ３当たりのＣ原子の個数が２×１０１５個、１ｃｍ３当たりのｐ型金属元素の原子の個数が２×１０１６個、１ｃｍ３当たりのＯ原子の個数が１×１０１９個、１ｃｍ３当たりのＳｉ原子の個数が１×１０２０個であった。
　比較例１０では、１ｃｍ３当たりのＣ原子の個数が５×１０１８個、１ｃｍ３当たりのｐ型金属元素の原子の個数が１×１０１８個、１ｃｍ３当たりのＯ原子の個数が１×１０１６個、１ｃｍ３当たりのＳｉ原子の個数が２×１０１７個であった。
　このように、化合物半導体基板における界面の組成が良好な実施例２２、２４、及び２６では、ＨＥＭＴデバイスの良好な歩留が得られた。一方、比較例５及び１０のような化合物半導体基板における界面の組成の場合には、ＨＥＭＴデバイスの歩留が低下した。
　次に、実施例２９～３６のＨＥＭＴデバイス用に、絶縁性のＧａＮ基板（比抵抗１×１０７Ωｃｍ）であって、表４の実施例２９～３６の列に示す炭素濃度、ｐ型金属元素（Ｃｕ）濃度、及び絶縁性金属元素（Ｆｅ）濃度の表面層を有するものを準備した。そして、これらＧａＮ基板を用いて、実施例２２～２８と同様のＨＥＭＴデバイスを作成した。ＨＥＭＴデバイスは各実施例について２００個準備した。また、参考のために、比較例１１～１５のＨＥＭＴデバイス用に、絶縁性のＧａＮ基板（比抵抗１×１０７Ωｃｍ）であって、表４の比較例１１～１５の列に示した炭素濃度、ｐ型金属元素（Ｃｕ）濃度、及び絶縁性金属元素（Ｆｅ）濃度の表面層を有するものを準備し、同様にＨＥＭＴデバイスを作成した。ＨＥＭＴデバイスは各比較例について２００個準備した。そして、実施例２９～３６及び比較例１１～１５のＨＥＭＴデバイスについて、上述した実施例２２～２８及び比較例５～１０と同様の条件により歩留を求めた。表４に示すように、１×１０１０原子／ｃｍ２～１００×１０１０原子／ｃｍ２の絶縁性金属元素をＧａＮ基板の表面層に含めることにより、ＨＥＭＴデバイスの歩留りは、更に向上した。なお、基板の表面粗さＲＭＳは実施例、比較例とも２．２ｎｍであり、加工変質層は実施例、比較例とも４０ｎｍであった。
Figure JPOXMLDOC01-appb-T000004
＜ＬＥＤの評価＞
　上述した実施形態のＧａＮ基板を用い、上述した実施形態のＬＥＤを作成した。ＬＥＤは各実施例について２００個準備した。具体的には、実施例３７～４３のＬＥＤ用に、比抵抗１×１０－２Ωｃｍ、キャリア密度３×１０１８／ｃｍ２のｎ型ＧａＮ基板を準備した。ｎ型ＧａＮ基板としては、表５の実施例３７～４３の列に示す炭素濃度及びｐ型金属元素（Ｃｕ及びＺｎ）の濃度をもつ表面層を有するものを、各実施例について準備した。
　これらｎ型ＧａＮ基板をＭＯＣＶＤ装置内に配置して、ｎ型ＧａＮ基板の一方の主面（（０００１）面）側に、ＭＯＣＶＤ法により、厚さ１μｍのｎ型ＧａＮ層（ドーパント：Ｓｉ）、厚さ１５０ｎｍのｎ型Ａｌ0.1Ｇａ0.9Ｎ層（ドーパント：Ｓｉ）、活性層、厚さ２０ｎｍのｐ型Ａｌ0.2Ｇａ0.8Ｎ層（ドーパント：Ｍｇ）、及び厚さ１５０ｎｍのｐ型ＧａＮ層（ドーパント：Ｍｇ）を順次形成して、エピタキシャル成長層を得た。ここで、活性層は、厚さ１０ｎｍのＧａＮ層で形成される４層の障壁層と、厚さ３ｎｍのＧａ0.85Ｉｎ0.15Ｎ層で形成される３層の井戸層とが交互に積層された多重量子井戸構造とした。
　また、参考のために、比較例１６～２１のＬＥＤ用に、比抵抗１×１０－２Ωｃｍ、キャリア密度３×１０１８／ｃｍ３のｎ型ＧａＮ基板であって、表５の比較例１６～２１の列に示す炭素濃度及びｐ型金属元素（Ｃｕ及びＺｎ）の濃度をもつ表面層を有するものを、各比較例について準備した。ＬＥＤは各比較例について２００個準備した。そして、比較例１６～２１についても、実施例３７～４３と同様に、エピタキシャル成長層を得た。
　以上の通りに得たエピタキシャル成長層について、フォトルミネッセンス法(ＰＬ法)によりＰＬ強度評価を行った。ＰＬ強度評価は、波長３２５ｎｍのＨｅ－Ｃｄレーザーを励起光源に用い、レーザー光を試料に照射して励起された波長４６０ｎｍの発光強度を評価した。その結果は、表５に示す通りであった。
　次に、実施例３７～４３及び比較例１６～２１ともに、ｎ型のＧａＮ結晶基板の他方の主面（（０００－１）面）側に第１の電極として、厚さ２００ｎｍのＴｉ層、厚さ１０００ｎｍのＡｌ層、厚さ２００ｎｍのＴｉ層、厚さ２０００ｎｍのＡｕ層から形成される積層構造を形成し、窒素雰囲気中で加熱することにより、直径１００μｍのｎ側電極を形成した。一方、ｐ型ＧａＮ層上に第２の電極として、厚さ４ｎｍのＮｉ層、厚さ４ｎｍのＡｕ層から形成される積層構造を形成し、不活性ガス雰囲気中で加熱することにより、ｐ側電極を形成した。以上の工程により製造した生産物を２ｍｍ角に加工することにより、実施例３７～４３及び比較例１６～２１のＬＥＤを得た。
　以上の通りに得たＬＥＤの光出力を、積分球を用いて注入電流４Ａの条件で測定した。発光素子の光出力は、以下のように測定した。即ち、積分球内に載置された発光素子に所定の電流を注入し、その発光素子から集光された光を受けるディテクタによって光出力を測定した。そして、光出力が２Ｗ以上のＬＥＤを良好な特性を有するＬＥＤとする条件により、実施例３７～４３及び比較例１６～２１のＬＥＤの歩留を求めた。結果は表５に示すとおりであった。
　表５に示すように、実施例３７～４３のＬＥＤ、即ち、表面層が、３ａｔ．％～２５ａｔ．％の炭素を含み、且つ、５×１０１０原子／ｃｍ２～２００×１０１０原子／ｃｍ２のｐ型金属元素を含むＧａＮ基板を用いたＬＥＤは、比較例１６～２１のＬＥＤに対して、ＰＬ強度及び歩留に優れていることが明らかとなった。なお、基板の表面粗さＲＭＳは実施例、比較例とも０．９ｎｍであり、加工変質層は実施例、比較例とも２０ｎｍであった。
Figure JPOXMLDOC01-appb-T000005
　以上説明したように、本発明によれば、安定した表面を有するIII族窒化物基板が提供され、また、このようなIII族窒化物基板を備える半導体デバイスが提供される。さらに、本発明によれば、このようなIII族窒化物基板を好適に製造する方法が提供される。

Claims (4)

  1. 　表面層を有し、
    　前記表面層が、３ａｔ．％～２５ａｔ．％の炭素を含み、且つ、５×１０１０原子／ｃｍ２～２００×１０１０原子／ｃｍ２のｐ型金属元素を含む、
    III族窒化物基板。
  2. 　前記表面層が、１×１０１０原子／ｃｍ２～１００×１０１０原子／ｃｍ２の絶縁性金属元素を更に含む、請求項１に記載のIII族窒化物基板。
  3. 　請求項１又は２に記載のIII族窒化物基板と、
    　前記基板の表面層上に形成された少なくとも一層以上のエピタキシャル成長層と、
    を備える半導体デバイス。
  4. 　表面処理されたIII族窒化物基板を製造する方法であって、
    　チャンバ内において炭素を含む第１のガスと塩素を含む第２のガスとを含む混合ガスを用いて前記基板の表面をドライエッチングする工程であって、前記チャンバ内の圧力Ｐ（Ｐａ）、前記混合ガスの流量Ｑ（ｓｃｃｍ）、及び、チャンバ容積Ｖ（ｌ：リットル）が、
    　　　０．０５≦ＰＶ／Ｑ≦３．０
    を満たすように行われる、該工程と、
    　ｐ型金属元素の酸化物を含む溶液であって、２（ｍＰａ・ｓ）～３０（ｍＰａ・ｓ）の粘度を有する該溶液を用いて前記基板の表面をポリッシングする工程と、
    を含む、方法。
PCT/JP2009/050657 2009-01-14 2009-01-19 Iii族窒化物基板、それを備える半導体デバイス、及び、表面処理されたiii族窒化物基板を製造する方法 WO2010082351A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN2009801541149A CN102272362B (zh) 2009-01-14 2009-01-19 Iii族氮化物衬底、包含其的半导体设备及制造经表面处理的iii族氮化物衬底的方法
US12/934,319 US8030681B2 (en) 2009-01-14 2009-01-19 Group III nitride substrate, semiconductor device comprising the same, and method for producing surface-treated group III nitride substrate
EP09838319A EP2377976A4 (en) 2009-01-14 2009-01-19 GROUP III NITRIDE SUBSTRATE, SEMICONDUCTOR DEVICE COMPRISING SAME, AND METHOD FOR MANUFACTURING SURFACE TREATED GROUP III NITRIDE SUBSTRATE
US13/212,637 US8871647B2 (en) 2009-01-14 2011-08-18 Group III nitride substrate, semiconductor device comprising the same, and method for producing surface-treated group III nitride substrate
US13/251,404 US8471364B2 (en) 2009-01-14 2011-10-03 Group III nitride substrate, semiconductor device comprising the same, and method for producing surface-treated group III nitride substrate
US13/891,813 US20130249060A1 (en) 2009-01-14 2013-05-10 Group iii nitride substrate, semiconductor device comprising the same, and method for producing surface-treated group iii nitride substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-005953 2009-01-14
JP2009005953A JP4305574B1 (ja) 2009-01-14 2009-01-14 Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/934,319 A-371-Of-International US8030681B2 (en) 2009-01-14 2009-01-19 Group III nitride substrate, semiconductor device comprising the same, and method for producing surface-treated group III nitride substrate
US13/212,637 Division US8871647B2 (en) 2009-01-14 2011-08-18 Group III nitride substrate, semiconductor device comprising the same, and method for producing surface-treated group III nitride substrate

Publications (1)

Publication Number Publication Date
WO2010082351A1 true WO2010082351A1 (ja) 2010-07-22

Family

ID=40972407

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/050657 WO2010082351A1 (ja) 2009-01-14 2009-01-19 Iii族窒化物基板、それを備える半導体デバイス、及び、表面処理されたiii族窒化物基板を製造する方法

Country Status (6)

Country Link
US (4) US8030681B2 (ja)
EP (1) EP2377976A4 (ja)
JP (1) JP4305574B1 (ja)
CN (1) CN102272362B (ja)
TW (1) TWI430334B (ja)
WO (1) WO2010082351A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8771552B2 (en) 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4277826B2 (ja) 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP4518209B1 (ja) * 2009-09-07 2010-08-04 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US8085714B2 (en) * 2007-09-29 2011-12-27 Jaakko Johannes Sitomaniemi Method, apparatus and computer program product for preserving a signalling connection
JP4305574B1 (ja) * 2009-01-14 2009-07-29 住友電気工業株式会社 Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP4513927B1 (ja) 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP4835749B2 (ja) * 2009-12-18 2011-12-14 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP2011129820A (ja) * 2009-12-21 2011-06-30 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
DE112012003035B4 (de) 2011-07-20 2024-01-18 Sumitomo Electric Industries, Ltd. Siliziumkarbidsubstrat und Verfahren zur Herstellung einer Halbleitervorrichtung
JP5565396B2 (ja) * 2011-09-26 2014-08-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、および半導体デバイス
JP5803786B2 (ja) * 2012-04-02 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
US9259818B2 (en) 2012-11-06 2016-02-16 Sinmat, Inc. Smooth diamond surfaces and CMP method for forming
EP2821532B1 (en) 2013-03-29 2018-01-10 NGK Insulators, Ltd. Method for treating a group-iii nitride substrate and method for manufacturing an epitaxial substrate
JP2015041764A (ja) * 2013-08-20 2015-03-02 正幸 安部 半導体装置
JP2015041765A (ja) * 2013-08-20 2015-03-02 正幸 安部 半導体装置
JP5648726B2 (ja) * 2013-09-11 2015-01-07 住友電気工業株式会社 ＧａＮ基板及びその製造方法、エピタキシャル基板、並びに、半導体デバイス
JP6337686B2 (ja) * 2014-08-21 2018-06-06 三菱ケミカル株式会社 ＧａＮ基板およびＧａＮ基板の製造方法
US10056264B2 (en) * 2015-06-05 2018-08-21 Lam Research Corporation Atomic layer etching of GaN and other III-V materials
JP5943131B2 (ja) * 2015-09-02 2016-06-29 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
JP6547581B2 (ja) * 2015-10-22 2019-07-24 三菱電機株式会社 半導体装置
JP6128262B2 (ja) * 2016-05-20 2017-05-17 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
JP7165858B2 (ja) * 2020-06-30 2022-11-07 日亜化学工業株式会社 発光素子の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2599250B2 (ja) 1994-06-30 1997-04-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体のドライエッチング方法
JPH10290051A (ja) * 1997-04-16 1998-10-27 Furukawa Electric Co Ltd:The 半導体装置とその製造方法
JPH1174233A (ja) * 1997-08-25 1999-03-16 Ind Technol Res Inst レーザーアシスト低温エッチング方法
JP2000182960A (ja) * 1998-12-11 2000-06-30 Sumitomo Electric Ind Ltd 化合物半導体ウェハ及びその製造方法
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
WO2005041283A1 (ja) 2003-10-27 2005-05-06 Sumitomo Electric Industries, Ltd. 窒化ガリウム系半導体基板と窒化ガリウム系半導体基板の製造方法
JP2006310362A (ja) * 2005-04-26 2006-11-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の表面処理方法、ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
JP2006344911A (ja) 2005-06-10 2006-12-21 Sumitomo Electric Ind Ltd 化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法
JP2007299979A (ja) * 2006-05-01 2007-11-15 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の表面処理方法およびｉｉｉ族窒化物結晶基板
WO2008047627A1 (fr) 2006-10-19 2008-04-24 Sumitomo Electric Industries, Ltd. Substrat à base de nitrure d'élément du groupe iii, substrat présentant une couche épitaxiale, procédé de fabrication de ces substrats et procédé de fabrication d'un élément semiconducteur

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235819B2 (en) * 1991-03-18 2007-06-26 The Trustees Of Boston University Semiconductor device having group III nitride buffer layer and growth layers
JP2599250Y2 (ja) 1992-11-26 1999-08-30 三菱重工業株式会社 ラジアルタービン動翼
JP2004043281A (ja) * 2002-05-16 2004-02-12 Ngk Insulators Ltd エピタキシャル基板
US7170095B2 (en) 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
US20070196942A1 (en) * 2003-12-26 2007-08-23 Yusuke Mori Method for producing group III nitride crystal, group III nitride crystal obtained by such method, and group III nitride substrate using the same
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
JP2008010835A (ja) * 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
US8053789B2 (en) * 2006-12-28 2011-11-08 Seoul Opto Device Co., Ltd. Light emitting device and fabrication method thereof
JP4891285B2 (ja) * 2008-04-04 2012-03-07 富士ゼロックス株式会社 画像形成装置
JP4305574B1 (ja) * 2009-01-14 2009-07-29 住友電気工業株式会社 Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2599250B2 (ja) 1994-06-30 1997-04-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体のドライエッチング方法
JPH10290051A (ja) * 1997-04-16 1998-10-27 Furukawa Electric Co Ltd:The 半導体装置とその製造方法
JPH1174233A (ja) * 1997-08-25 1999-03-16 Ind Technol Res Inst レーザーアシスト低温エッチング方法
JP2000182960A (ja) * 1998-12-11 2000-06-30 Sumitomo Electric Ind Ltd 化合物半導体ウェハ及びその製造方法
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
WO2005041283A1 (ja) 2003-10-27 2005-05-06 Sumitomo Electric Industries, Ltd. 窒化ガリウム系半導体基板と窒化ガリウム系半導体基板の製造方法
JP2006310362A (ja) * 2005-04-26 2006-11-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の表面処理方法、ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
JP2006344911A (ja) 2005-06-10 2006-12-21 Sumitomo Electric Ind Ltd 化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法
JP2007299979A (ja) * 2006-05-01 2007-11-15 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の表面処理方法およびｉｉｉ族窒化物結晶基板
WO2008047627A1 (fr) 2006-10-19 2008-04-24 Sumitomo Electric Industries, Ltd. Substrat à base de nitrure d'élément du groupe iii, substrat présentant une couche épitaxiale, procédé de fabrication de ces substrats et procédé de fabrication d'un élément semiconducteur

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JIAN-PING ZHANG: "p-Type co-doping study of GaN by photoluminescence", JOURNAL OF CRYSTAL GROWTH, vol. 197, 1999, pages 368 - 371, XP004153148 *
K T LIU ET AL.: "C and N co-implantation in Be-doped GaN", SEMICONDUCTOR SCIENCE AND TECHNOLOGY, vol. 20, 2005, pages 740 - 744, XP020086568 *
See also references of EP2377976A4

Also Published As

Publication number Publication date
CN102272362A (zh) 2011-12-07
US20130249060A1 (en) 2013-09-26
TW201027595A (en) 2010-07-16
EP2377976A1 (en) 2011-10-19
US8030681B2 (en) 2011-10-04
JP4305574B1 (ja) 2009-07-29
US20120018736A1 (en) 2012-01-26
US20110031589A1 (en) 2011-02-10
JP2010163307A (ja) 2010-07-29
US8871647B2 (en) 2014-10-28
US20110306209A1 (en) 2011-12-15
CN102272362B (zh) 2013-11-20
EP2377976A4 (en) 2012-12-12
US8471364B2 (en) 2013-06-25
TWI430334B (zh) 2014-03-11

Similar Documents

Publication Publication Date Title
JP4305574B1 (ja) Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法
TWI463537B (zh) A compound semiconductor substrate, a semiconductor device, and a method for manufacturing the same
KR101621998B1 (ko) Ⅲ족 질화물 반도체 기판, 에피택셜 기판 및 반도체 디바이스
US9299890B2 (en) III nitride semiconductor substrate, epitaxial substrate, and semiconductor device
JP5287463B2 (ja) エピタキシャル層付きｉｉｉ族窒化物基板、及びそれを用いた半導体デバイス
JP5692283B2 (ja) Ｉｉｉ族窒化物基板、及びそれを用いた半導体デバイス
JP5833297B2 (ja) Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5636642B2 (ja) 化合物半導体基板
JP5648726B2 (ja) ＧａＮ基板及びその製造方法、エピタキシャル基板、並びに、半導体デバイス
JP2010166017A (ja) 化合物半導体基板及び半導体デバイス
JP2015053482A (ja) Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980154114.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09838319

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12934319

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2009838319

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE