WO2010064848A2 - 3족 질화물 반도체 발광소자 - Google Patents

3족 질화물 반도체 발광소자 Download PDF

Info

Publication number
WO2010064848A2
WO2010064848A2 PCT/KR2009/007169 KR2009007169W WO2010064848A2 WO 2010064848 A2 WO2010064848 A2 WO 2010064848A2 KR 2009007169 W KR2009007169 W KR 2009007169W WO 2010064848 A2 WO2010064848 A2 WO 2010064848A2
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
group iii
iii nitride
bonding pad
pad
Prior art date
Application number
PCT/KR2009/007169
Other languages
English (en)
French (fr)
Other versions
WO2010064848A3 (ko
Inventor
김창태
안현수
김현석
Original Assignee
주식회사 에피밸리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에피밸리 filed Critical 주식회사 에피밸리
Priority to JP2011539449A priority Critical patent/JP2012510724A/ja
Priority to CN200980148569XA priority patent/CN102239575A/zh
Priority to US12/648,707 priority patent/US8101965B2/en
Publication of WO2010064848A2 publication Critical patent/WO2010064848A2/ko
Publication of WO2010064848A3 publication Critical patent/WO2010064848A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the present disclosure generally relates to a group III nitride semiconductor light emitting device, and more particularly, to a group III nitride semiconductor light emitting device capable of improving the loss of a protective film on the bonding pad side.
  • the group III nitride semiconductor light emitting device has a compound semiconductor layer of Al (x) Ga (y) In (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • FIG. 1 is a view illustrating an example of a conventional Group III nitride semiconductor light emitting device, wherein the Group III nitride semiconductor light emitting device is grown on the substrate 100, the buffer layer 200 grown on the substrate 100, and the buffer layer 200.
  • the p-side electrode 600 formed on the group nitride semiconductor layer 500, the p-side bonding pad 700 formed on the p-side electrode 600, the p-type group III nitride semiconductor layer 500 and the active layer 400 are formed.
  • the n-side electrode 800 and the passivation layer 900 are formed on the n-type group III nitride semiconductor layer 300 exposed by mesa etching.
  • a GaN-based substrate is used as the homogeneous substrate, and a sapphire substrate, a SiC substrate, or a Si substrate is used as the heterogeneous substrate. Any substrate may be used as long as the group III nitride semiconductor layer can be grown.
  • the n-side electrode 800 may be formed on the SiC substrate side.
  • Group III nitride semiconductor layers grown on the substrate 100 are mainly grown by MOCVD (organic metal vapor growth method).
  • the buffer layer 200 is intended to overcome the difference in lattice constant and thermal expansion coefficient between the dissimilar substrate 100 and the group III nitride semiconductor, and US Pat.
  • a technique for growing an AlN buffer layer having a thickness of US Pat. No. 5,290,393 describes Al (x) Ga (1-x) N having a thickness of 10 kPa to 5000 kPa at a temperature of 200 to 900 C on a sapphire substrate. (0 ⁇ x ⁇ 1)
  • a technique for growing a buffer layer is described, and US Patent Publication No. 2006/154454 discloses growing a SiC buffer layer (seed layer) at a temperature of 600 ° C.
  • the undoped GaN layer is grown prior to the growth of the n-type Group III nitride semiconductor layer 300, which may be viewed as part of the buffer layer 200 or as part of the n-type Group III nitride semiconductor layer 300. .
  • n-type contact layer In the n-type group III nitride semiconductor layer 300, at least a region (n-type contact layer) in which the n-side electrode 800 is formed is doped with impurities, and the n-type contact layer is preferably made of GaN and doped with Si. .
  • U. S. Patent No. 5,733, 796 describes a technique for doping an n-type contact layer to a desired doping concentration by controlling the mixing ratio of Si and other source materials.
  • the active layer 400 is a layer that generates photons (light) through recombination of electrons and holes, and is mainly composed of In (x) Ga (1-x) N (0 ⁇ x ⁇ 1), and one quantum well layer (single quantum wells) or multiple quantum wells.
  • the p-type III-nitride semiconductor layer 500 is doped with an appropriate impurity such as Mg, and has an p-type conductivity through an activation process.
  • U.S. Patent No. 5,247,533 describes a technique for activating a p-type group III nitride semiconductor layer by electron beam irradiation, and U.S. Patent No. 5,306,662 annealing the p-type Group III nitride semiconductor layer at a temperature of 400 ⁇ ⁇ or higher. A technique for activating is described, and US Patent Publication No.
  • 2006/157714 discloses a p-type III-nitride semiconductor layer without an activation process by using ammonia and a hydrazine-based source material together as a nitrogen precursor for growth of the p-type III-nitride semiconductor layer. Techniques for having this p-type conductivity have been described.
  • the p-side electrode 600 is provided to supply a good current to the entire p-type group III nitride semiconductor layer 500.
  • US Patent No. 5,563,422 is formed over almost the entire surface of the p-type group III nitride semiconductor layer.
  • a light-transmitting electrode made of Ni and Au in ohmic contact with the p-type III-nitride semiconductor layer 500 is described.
  • US Pat. No. 6,515,306 discloses n on the p-type III-nitride semiconductor layer. A technique is described in which a type superlattice layer is formed and then a translucent electrode made of indium tin oxide (ITO) is formed thereon.
  • ITO indium tin oxide
  • the p-side electrode 600 may be formed to have a thick thickness so as not to transmit light, that is, to reflect the light toward the substrate side, this technique is referred to as flip chip (flip chip) technology.
  • U. S. Patent No. 6,194, 743 describes a technique relating to an electrode structure including an Ag layer having a thickness of 20 nm or more, a diffusion barrier layer covering the Ag layer, and a bonding layer made of Au and Al covering the diffusion barrier layer.
  • the p-side bonding pad 700 and the n-side electrode 800 are for supplying current and wire bonding to the outside, and US Patent No. 5,563,422 describes a technique in which the n-side electrode is composed of Ti and Al.
  • the protective film 900 is formed of a material such as silicon dioxide.
  • U. S. Patent No. 5,563, 422 discloses a technique for forming a protective film having light transmissivity and insulation between the p-side bonding pad and the n-side electrode or on the upper surface of the light emitting device except for the wire bonding portion of the p-side bonding pad and the n-side electrode. It is described.
  • the n-type III-nitride semiconductor layer 300 or the p-type III-nitride semiconductor layer 500 may be composed of a single layer or a plurality of layers, and recently, the substrate 100 may be formed by laser or wet etching. A technique for manufacturing a vertical light emitting device by separating from group III nitride semiconductor layers has been introduced.
  • FIG. 2 is a photograph showing an example of a bonding pad side protective film of a conventional Group III nitride semiconductor light emitting device.
  • the p-side bonding pad 700 and the protective film 900 may not be easily adhered, and thus the protective film 900 may be easily broken or peeled off. (A) can be seen. This is a problem that may cause a poor connection between the bonding pad 700 and the wire when bonding the bonding pad 700 to make a package.
  • a first group III nitride semiconductor layer having a first conductivity a second group III nitride semiconductor layer having a second conductivity different from the first conductivity, A plurality of Group III nitride semiconductor layers disposed between the first Group III nitride semiconductor layer and the second Group III nitride semiconductor layer and having an active layer that generates light by recombination of electrons and holes; Bonding pads electrically connected to the plurality of Group III nitride semiconductor layers; A protective film on the bonding pads; And a buffer pad positioned between the bonding pad and the passivation layer, the buffer pad being exposed to expose the bonding pad.
  • the adhesion between the bonding pad and the protective film can be improved.
  • the bonding between the bonding pad and the protective film can be improved while wire bonding to the bonding pad.
  • FIG. 1 is a view showing an example of a conventional group III nitride semiconductor light emitting device
  • FIG. 2 is a photograph showing an example of a bonding pad side protective film of a conventional Group III nitride semiconductor light emitting device
  • FIG. 3 is a view showing an example of a group III nitride semiconductor light emitting device according to the present disclosure
  • FIG. 4 is a view showing an example in a method of manufacturing a group III nitride semiconductor light emitting device according to the present disclosure
  • FIG. 5 is a photograph showing an example of a bonding pad side protective film of a group III nitride semiconductor light emitting device according to the present disclosure
  • FIG. 3 is a diagram illustrating an example of a group III nitride semiconductor light emitting device according to the present disclosure, in which the group III nitride semiconductor light emitting device is disposed on a substrate 10, a buffer layer 20, and a buffer layer 20 grown on the substrate 10.
  • the n-type III-nitride semiconductor layer 30 P-type grown on the n-type III-nitride semiconductor layer 30, the n-type III-nitride semiconductor layer 30 to be grown and generates light by recombination of electrons and holes, and p-grown on the active layer 40 P-type electrode 60 formed on p-type group III nitride semiconductor layer 50, p-type group III nitride semiconductor layer 50, p-side bonding pad 70 formed on p-side electrode 60, at least p-type The n-side electrode 80, the p-side bonding pad 70, and the n-side electrode formed on the n-type Group III nitride semiconductor layer 30 where the Group III nitride semiconductor layer 50 and the active layer 40 are etched and exposed.
  • the n-side electrode 80 not only supplies electricity to the n-type group III nitride semiconductor layer 30 but also serves as a bonding pad for wire bonding.
  • the protective film 90 may be formed of an oxide film.
  • the protective film 90 may be made of SiO 2 , TiO 2 , Al 2 O 3 as an oxide film.
  • the p-side bonding pad 70 is for connection and wire bonding with the p-side electrode 60.
  • the Cr layer 72, the Ni layer 74, and the Au layer are sequentially formed on the p-side electrode 60. 76 can be made.
  • the buffer pad 78 is formed on the p-side bonding pad 70 to overcome the low adhesion between the p-side bonding pad 70 and the passivation layer 90.
  • the p-side bonding pad 70 and the passivation layer ( 90) is made of a material that can be bonded or bonded. This means that when the p-side bonding pad 70 is made of metal and the protective film 90 is made of an oxide film, the buffer pad 78 may be made of an oxidizable metal.
  • the buffer pad 78 is capable of good adhesion not only with Au but also with SiO 2.
  • an oxidizable metal which may be made of Ni or Cr.
  • the buffer pad 78 is annular so that the center portion 70c of the p-side bonding pad 70 is exposed for bonding between the p-side bonding pad 70 and the wire.
  • the buffer pad 78 is preferably formed at the outer periphery of the upper surface of the p-side bonding pad 70 so as to secure the maximum area for bonding between the p-side bonding pad 70 and the wire.
  • the n-side electrode 80 is for connection and wire bonding with the n-type Group III nitride semiconductor layer 30.
  • the Cr layer 82 and Ni are sequentially formed on the n-type Group III nitride semiconductor layer 30.
  • the layer 84 and the Au layer 86 may be formed.
  • the buffer pad 88 formed on the n-side electrode 80 may be formed in the same configuration as the buffer pad 78 formed on the p-side bonding pad 70, and description thereof will be omitted.
  • the passivation layer 90 is formed on the buffer pads 78 and 88, and the p-side bonding pad exposed by the buffer pad 78 for wire bonding to the p-side bonding pad 70 and the n-side electrode 80 ( 70) and the light emitting device except for the n-side electrode 80 exposed by the buffer pad 88.
  • FIG. 4 is a diagram illustrating an example of a method of manufacturing a group III nitride semiconductor light emitting device according to the present disclosure.
  • a plurality of group III nitride semiconductor layers 20, 30, 40, and 50 are grown on the substrate 10 (see FIG. 4A).
  • the p-type III-nitride semiconductor layer 50 and the active layer 40 are etched to expose the n-type III-nitride semiconductor layer 30 (see FIG. 4B).
  • the p-side electrode 60 is formed (see FIG. 4B). Formation of the p-side electrode 60 may be formed over the entire upper surface of the p-type group III nitride semiconductor layer 50, and may be formed in part. The p-side electrode 60 may be formed before etching the p-type group III nitride semiconductor layer 50 and the active layer 40.
  • the p-side bonding pad 70 and the n-side electrode 80 are formed (see FIG. 4C).
  • the p-side bonding pad 70 and the n-side electrode 80 may be formed through separate processes, respectively.
  • the p-side electrode 60 may be formed before etching the p-type group III nitride semiconductor layer 50 and the active layer 40 in a separate process.
  • the p-side bonding pad 70 may be formed to have a thickness of 1 ⁇ m to 2 ⁇ m by sequentially stacking Cr, Ni, and Au layers on the p-side electrode 60 using, for example, electron beam deposition.
  • the n-side electrode 80 may also be formed in the same manner.
  • a buffer pad 78 is formed on the p-side bonding pad 70 (see FIG. 4D).
  • the buffer pad 78 may be formed of a Ni layer having a thickness of 10 ⁇ s to 200 ⁇ s on the p-side bonding pad 70 by using an electron beam deposition method.
  • the buffer pad 88 may be formed in the same manner.
  • the protective film 90 is formed.
  • the protective film 90 may be made of SiO 2 , TiO 2 , Al 2 O 3 (see FIG. 4D).
  • Removal of the passivation layer 90 may be performed by dry etching or wet etching.
  • dry etching may be performed for about 250 seconds using a gas containing CF 4
  • wet etching may be performed for 1 to 2 minutes using a solution containing HF. Can be removed.
  • the protective film 90 is removed to remove the exposed buffer pads 78 and 88 (see FIG. 4F). Removal of the exposed buffer pads 78, 88 may be accomplished by wet etching. For example, the exposed buffer pads 78 and 88 may be removed by wet etching a solution containing HCl for several tens of seconds when the Ni layer is formed.
  • annealing is performed.
  • annealing can take place at 425 ° C. for about 1 minute.
  • FIG. 5 is a photograph showing an example of a bonding pad side protective film of a group III nitride semiconductor light emitting device according to the present disclosure, and the p-side bonding pad 70 having a central portion exposed by the buffer pad 78 may be viewed, and a buffer It can be seen that the peeling of the protective film 90 formed on the pad 78 is improved.
  • a group III nitride semiconductor light emitting element comprising a buffer pad between the protective film and the bonding pad. Thereby, the adhesion failure between the bonding pad and the protective film can be improved.
  • a group III nitride semiconductor light emitting element comprising a band pad on a bonding pad. Thereby, wire bonding can be performed to a bonding pad.
  • a group III nitride semiconductor light emitting element comprising an oxidizable metal layer between the bonding pad and the protective film.
  • a group III nitride semiconductor light emitting element comprising a Ni layer between the bonding pad and the protective film.
  • a group III nitride semiconductor light emitting element comprising a Cr layer between the bonding pads and the protective film.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 3족 질화물 반도체 발광소자에 관한 것으로, 보다 상세하게는 제1 전도성을 지니는 제1 3족 질화물 반도체층, 제1 전도성과 다른 제2 전도성을 지니는 제2 3족 질화물 반도체층, 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하여 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 3족 질화물 반도체층; 복수개의 3족 질화물 반도체층과 전기적으로 연결되는 본딩 패드; 본딩 패드 위에 위치하는 보호막; 그리고, 본딩 패드와 보호막 사이에 위치하며, 본딩 패드가 노출되도록 형성되는 버퍼 패드;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자에 관한 것이다.

Description

3족 질화물 반도체 발광소자
본 개시는 전체적으로 3족 질화물 반도체 발광소자에 관한 것으로서, 특히 본딩 패드 측의 보호막의 손실을 개선할 수 있는 3족 질화물 반도체 발광소자에 관한 것이다.
여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 이루어진 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides backgound information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500), p형 3족 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 3족 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.
기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.
기판(100) 위에 성장되는 3족 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.
버퍼층(200)은 이종기판(100)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 3족 질화물 반도체층(300)의 성장에 앞서 도핑되지 않는 GaN층이 성장되며, 이는 버퍼층(200)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(300)의 일부로 보아도 좋다.
n형 3족 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 기재되어 있다.
활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.
p형 3족 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/157714호에는 p형 3족 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 3족 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 기재되어 있다.
p측 전극(600)은 p형 3족 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 3족 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 3족 질화물 반도체층(500)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 기재되어 있으며, 미국특허 제6,515,306호에는 p형 3족 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 기재되어 있다.
한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 기재되어 있다.
p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 기재되어 있다.
보호막(900)은 이산화규소와 같은 물질로 형성된다. 미국특허 제5,563,422호에는 광투과성 및 절연성을 지니는 보호막을, p측 본딩 패드와 n측 전극 사이에 형성하거나, p측 본딩 패드 및 n측 전극의 와이어 본딩부를 제외한 발광소자의 상면에 형성하는 기술이 기재되어 있다.
한편, n형 3족 질화물 반도체층(300)이나 p형 3족 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 3족 질화물 반도체층들로부터 분리하여 수직형 발광소자를 제조하는 기술이 도입되고 있다.
도 2는 종래의 3족 질화물 반도체 발광소자의 본딩 패드 측 보호막의 일 예를 나타내는 사진으로서, p측 본딩 패드(700)와 보호막(900)의 접착이 좋지 못하여 보호막(900)이 쉽게 깨지거나 박리된 것(A)을 볼 수 있다. 이는, 패키지를 만들기 위해 본딩 패드(700)에 와이어 본딩을 할 때, 본딩 패드(700)와 와이어 간의 연결 불량을 발생시킬 수 있는 문제가 된다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 전도성을 지니는 제1 3족 질화물 반도체층, 제1 전도성과 다른 제2 전도성을 지니는 제2 3족 질화물 반도체층, 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하여 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 3족 질화물 반도체층; 복수개의 3족 질화물 반도체층과 전기적으로 연결되는 본딩 패드; 본딩 패드 위에 위치하는 보호막; 그리고, 본딩 패드와 보호막 사이에 위치하며, 본딩 패드가 노출되도록 형성되는 버퍼 패드;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
본 개시에 따른 하나의 3족 질화물 반도체 발광소자에 의하면, 본딩 패드와 보호막의 접착성을 향상시킬 수 있다.
본 개시에 따른 다른 3족 질화물 반도체 발광소자에 의하면, 본딩 패드에 와이어 본딩을 함과 동시에 본딩 패드와 보호막의 접착성을 향상시킬 수 있다.
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 종래의 3족 질화물 반도체 발광소자의 본딩 패드 측 보호막의 일 예를 나타내는 사진,
도 3은 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 본 개시에 따른 3족 질화물 반도체 발광소자의 제조방법에 일 예를 나타내는 도면,
도 5는 본 개시에 따른 3족 질화물 반도체 발광소자의 본딩 패드 측 보호막의 일 예를 나타내는 사진.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(10), 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층(40), 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50), p형 3족 질화물 반도체층(50) 위에 형성되는 p측 전극(60), p측 전극(60) 위에 형성되는 p측 본딩 패드(70), 적어도 p형 3족 질화물 반도체층(50) 및 활성층(40)이 식각되어 노출되는 n형 3족 질화물 반도체층(30) 위에 형성되는 n측 전극(80), p측 본딩 패드(70) 및 n측 전극(80) 위에 형성되는 버퍼 패드들(78,88), 그리고 발광소자의 상부에 형성되는 보호막(90)을 포함한다. 여기서, n측 전극(80)은 n형 3족 질화물 반도체층(30)에 전기를 공급할 뿐만 아니라 와이어 본딩을 위한 본딩 패드의 역할도 한다.
보호막(90)은 산화막으로 이루어질 수 있다. 예를 들어, 보호막(90)은 산화막으로서 SiO2, TiO2, Al2O3으로 이루어질 수 있다.
p측 본딩 패드(70)는 p측 전극(60)과의 연결 및 와이어 본딩을 위한 것으로, 예를 들어 p측 전극(60) 위에 순차적으로 Cr층(72), Ni층(74), Au층(76)으로 이루어질 수 있다.
버퍼 패드(78)는 p측 본딩 패드(70) 위에 형성되며, p측 본딩 패드(70)와 보호막(90) 간에 접착성이 낮은 것을 극복하기 위한 것으로, p측 본딩 패드(70) 및 보호막(90)과 접착 또는 결합 가능한 재질로 이루어진다. 이는, p측 본딩 패드(70)가 금속으로 이루어지고, 보호막(90)이 산화막으로 이루어지는 경우, 버퍼 패드(78)가 산화 가능한 금속으로 이루어질 수 있음을 의미한다. 예를 들어, p측 본딩 패드(70)의 상면이 Au층(76)으로 이루어지고, 보호막(90)이 SiO2로 이루어질 경우, 버퍼 패드(78)는 Au 뿐만 아니라 SiO2와도 양호한 접착을 할 수 있는 산화가능한 금속으로서, Ni 또는 Cr으로 이루어질 수 있다.
한편, 버퍼 패드(78)는 p측 본딩 패드(70)와 와이어 간의 본딩을 위해 p측 본딩 패드(70)의 중앙부(70c)가 노출되도록 환형(annular)을 이룬다. 버퍼 패드(78)는 p측 본딩 패드(70)와 와이어 간의 본딩을 위한 면적을 최대한 확보할 수 있도록 p측 본딩 패드(70)의 상면 외곽에 형성되는 것이 바람직하다.
n측 전극(80)은 n형 3족 질화물 반도체층(30)과의 연결 및 와이어 본딩을 위한 것으로, 예를 들어 n형 3족 질화물 반도체층(30) 위에 순차적으로 Cr층(82), Ni층(84), Au층(86)으로 이루어질 수 있다. 이때, n측 전극(80) 위에 형성되는 버퍼 패드(88)는 p측 본딩 패드(70) 위에 형성되는 버퍼 패드(78)와 동일한 구성으로 형성될 수 있으며, 설명을 생략한다.
보호막(90)은 버퍼 패드들(78,88) 위에 형성되는데, p측 본딩 패드(70) 및 n측 전극(80)에 와이어 본딩을 위해서 버퍼 패드(78)에 의해 노출되는 p측 본딩 패드(70), 그리고 버퍼 패드(88)에 의해 노출되는 n측 전극(80)을 제외하는 발광소자의 상부에 형성되어 있다.
이하에서, 본 개시에 따른 3족 질화물 반도체 발광소자의 제조방법에 대하여 상세히 설명한다.
도 4는 본 개시에 따른 3족 질화물 반도체 발광소자의 제조방법에 일 예를 나타내는 도면이다.
먼저, 기판(10) 위에 복수개의 3족 질화물 반도체층(20,30,40,50)을 성장시킨다(도 4의 (a)참조).
다음으로, p형 3족 질화물 반도체층(50) 및 활성층(40)을 n형 3족 질화물 반도체층(30)이 노출되도록 식각한다(도 4의 (b)참조).
다음으로, p측 전극(60)을 형성한다(도 4의 (b)참조). p측 전극(60)의 형성은 p형 3족 질화물 반도체층(50)의 상면 전체에 걸쳐 형성될 수 있고, 일부에 형성될 수도 있다. p측 전극(60)의 형성은 p형 3족 질화물 반도체층(50) 및 활성층(40)의 식각 전에 이루어질 수도 있다.
다음으로, p측 본딩 패드(70)와 n측 전극(80)을 형성한다(도 4의 (c)참조). 여기서, p측 본딩 패드(70)와 n측 전극(80)의 형성은 별도의 공정을 통해 각각 이루어질 수도 있다. p측 전극(60)의 형성은 별도의 공정으로 p형 3족 질화물 반도체층(50) 및 활성층(40)의 식각 전에 이루어질 수도 있다. p측 본딩 패드(70)는, 예를 들어, 전자빔증착법을 이용하여 p측 전극(60) 위에 Cr, Ni, Au층들이 순차적으로 적층되어 1㎛ 내지 2㎛ 의 두께로 형성될 수 있다. n측 전극(80)도 동일하게 형성될 수 있다.
다음으로, p측 본딩 패드(70) 위에 버퍼 패드(78)를 형성한다(도 4의 (d)참조). 예를 들어, 버퍼 패드(78)는 전자빔증착법을 이용하여 p측 본딩 패드(70) 위에 10Å 내지 200Å의 두께의 Ni층으로 형성될 수 있다. 버퍼 패드(88)도 동일하게 형성될 수 있다.
다음으로, 보호막(90)을 형성한다. 예를 들어, 보호막(90)은 SiO2, TiO2, Al2O3으로 이루어질 수 있다(도 4의 (d)참조).
다음으로, 버퍼 패드들(78,88)의 상면에 위치하는 보호막(90)의 일부를 제거한다(도 4의 (e)참조). 보호막(90)의 제거는 건식식각 또는 습식식각을 통해 이루어질 수 있다. 예를 들어, 보호막(90)은, SiO2로 이루어지는 경우, CF4를 함유하는 가스를 이용하여 약 250초 동안 건식식각을 하거나, HF를 포함하는 용액을 이용하여 1 내지 2분 동안 습식식각을 하여 제거될 수 있다.
다음으로, 보호막(90)이 제거되어 노출된 버퍼 패드들(78,88)을 제거한다(도 4의 (f)참조). 노출된 버퍼 패드들(78,88)의 제거는 습식식각을 통해 이루어질 수 있다. 예를 들어, 노출된 버퍼 패드(78,88)는, Ni층으로 이루어지는 경우, HCl을 포함하는 용액에 수십초 동안 습식식각을 하여 제거될 수 있다.
다음으로, 어닐링을 한다. 예를 들어, 어닐링은 425℃에서 약 1분간 이루어질 수 있다.
도 5는 본 개시에 따른 3족 질화물 반도체 발광소자의 본딩 패드 측 보호막의 일 예를 나타내는 사진으로서, 버퍼 패드(78)에 의해 중앙부가 노출된 p측 본딩 패드(70)를 볼 수 있고, 버퍼 패드(78) 위에 형성된 보호막(90)의 박리가 개선된 것을 볼 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 보호막과 본딩 패드 사이에 버퍼 패드를 구비하는 3족 질화물 반도체 발광소자. 이에 의해, 본딩 패드와 보호막 간의 접착불량을 개선할 수 있다.
(2) 본딩 패드 위에 밴드 형상의 패드를 구비하는 3족 질화물 반도체 발광소자. 이에 의해, 본딩 패드에 와이어 본딩을 할 수 있다.
(3) 본딩 패드와 보호막 사이에 산화가능한 금속층을 구비하는 3족 질화물 반도체 발광소자. 이에 의해, 금속층으로 이루어지는 본딩 패드와 산화막으로 이루어지는 보호막 간의 접착을 개선할 수 있다.
(4) 본딩 패드와 보호막 사이에 Ni층을 구비하는 3족 질화물 반도체 발광소자. 이에 의해, 금속층으로 이루어지는 본딩 패드와 이산화규소로 이루어지는 보호막과의 접착을 개선할 수 있다.
(5) 본딩 패드와 보호막 사이에 Cr층을 구비하는 3족 질화물 반도체 발광소자. 이에 의해, 금속층으로 이루어지는 본딩 패드와 이산화규소로 이루어지는 보호막과의 접착을 개선할 수 있다.

Claims (6)

  1. 제1 전도성을 지니는 제1 3족 질화물 반도체층, 제1 전도성과 다른 제2 전도성을 지니는 제2 3족 질화물 반도체층, 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하여 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 3족 질화물 반도체층;
    복수개의 3족 질화물 반도체층과 전기적으로 연결되는 본딩 패드;
    본딩 패드 위에 위치하는 보호막; 그리고,
    본딩 패드와 보호막 사이에 위치하며, 본딩 패드가 노출되도록 형성되는 버퍼 패드;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  2. 청구항 1에서,
    보호막은 산화막으로 이루어지며,
    버퍼 패드는 산화가능한 금속인 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  3. 청구항 1에서,
    보호막은 SiO2로 이루어지며,
    본딩 패드는 상면이 Au으로 이루어지고,
    버퍼 패드는 Ni 또는 Cr으로 이루어지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  4. 청구항 1에서,
    버퍼 패드는 환형으로 이루어지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  5. 청구항 1에서,
    복수개의 3족 질화물 반도체층은 제1 3족 질화물 반도체층이 노출되도록 적어도 제2 3족 질화물 반도체층 및 활성층이 식각되고,
    본딩 패드는 제1 3족 질화물 반도체층과 전기적으로 연결되는 제1 본딩 패드와, 제2 3족 질화물 반도체층과 전기적으로 연결되는 제2 본딩 패드를 구비하고,
    버퍼 패드는 보호막 및 본딩 패드와 접착되며, 제1 본딩 패드가 노출되도록 제1 본딩 패드 위에 밴드 형상으로 형성되는 제1 버퍼 패드와, 제2 본딩 패드가 노출되도록 제2 본딩 패드 위에 밴드 형상으로 형성되는 제2 버퍼 패드를 구비하고,
    보호막은 발광소자의 상부를 덮도록 형성되되, 제1 버퍼 패드에 의해 노출되는 제1 본딩 패드 및 제2 버퍼 패드에 의해 노출되는 제2 본딩 패드의 상측이 개방되어 제1 버퍼 패드 및 제2 버퍼 패드 위에 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  6. 청구항 5에서,
    보호막은 SiO2로 이루어지고,
    본딩 패드는 상면이 Au으로 이루어지며,
    버퍼 패드는 Ni 또는 Cr으로 이루어지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
PCT/KR2009/007169 2008-12-02 2009-12-02 3족 질화물 반도체 발광소자 WO2010064848A2 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011539449A JP2012510724A (ja) 2008-12-02 2009-12-02 ３族窒化物半導体発光素子
CN200980148569XA CN102239575A (zh) 2008-12-02 2009-12-02 Ⅲ族氮化物半导体发光器件
US12/648,707 US8101965B2 (en) 2008-12-02 2009-12-29 III-nitride semiconductor light emitting device having a multilayered pad

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080121156A KR100960280B1 (ko) 2008-12-02 2008-12-02 3족 질화물 반도체 발광소자
KR10-2008-0121156 2008-12-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/648,707 Continuation US8101965B2 (en) 2008-12-02 2009-12-29 III-nitride semiconductor light emitting device having a multilayered pad

Publications (2)

Publication Number Publication Date
WO2010064848A2 true WO2010064848A2 (ko) 2010-06-10
WO2010064848A3 WO2010064848A3 (ko) 2010-08-19

Family

ID=42233737

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/007169 WO2010064848A2 (ko) 2008-12-02 2009-12-02 3족 질화물 반도체 발광소자

Country Status (4)

Country Link
JP (1) JP2012510724A (ko)
KR (1) KR100960280B1 (ko)
CN (1) CN102239575A (ko)
WO (1) WO2010064848A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165337A (ja) 2013-02-25 2014-09-08 Rohm Co Ltd 発光素子、発光素子パッケージおよび発光素子の製造方法
CN103367590A (zh) * 2013-07-08 2013-10-23 安徽三安光电有限公司 一种氮化镓基发光二极管及其制作方法
US10032960B2 (en) * 2014-06-03 2018-07-24 Semicon Light Co., Ltd. Semiconductor light emitting device of a flip chip and method for manufacturing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018988A (ko) * 2004-08-26 2006-03-03 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
JP2006135313A (ja) * 2004-11-03 2006-05-25 Shogen Koden Kofun Yugenkoshi 発光ダイオード
JP2008171884A (ja) * 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc 電極の形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
DE69126152T2 (de) * 1990-02-28 1997-11-13 Toyoda Gosei Kk Lichtemittierende Halbleitervorrichtung mit Gallium-Nitrid-Verbindung
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP3255281B2 (ja) * 1997-11-14 2002-02-12 日亜化学工業株式会社 窒化物半導体素子
JP2001053336A (ja) * 1999-08-05 2001-02-23 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2002314131A (ja) * 2001-04-10 2002-10-25 Showa Denko Kk 透光性電極及びその製造方法並びにそれを用いたｉｉｉ族窒化物半導体発光素子
KR100448352B1 (ko) * 2003-11-28 2004-09-10 삼성전기주식회사 ＧａＮ 기반 질화막의 형성방법
DE112006000562B4 (de) * 2005-03-09 2021-02-18 Toyoda Gosei Co., Ltd. Nitridhalbleiter-Leuchtbauteil und Verfahren zu dessen Herstellung
JP4947954B2 (ja) * 2005-10-31 2012-06-06 スタンレー電気株式会社 発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018988A (ko) * 2004-08-26 2006-03-03 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
JP2006135313A (ja) * 2004-11-03 2006-05-25 Shogen Koden Kofun Yugenkoshi 発光ダイオード
JP2008171884A (ja) * 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc 電極の形成方法

Also Published As

Publication number Publication date
KR100960280B1 (ko) 2010-06-04
WO2010064848A3 (ko) 2010-08-19
CN102239575A (zh) 2011-11-09
JP2012510724A (ja) 2012-05-10

Similar Documents

Publication Publication Date Title
WO2010036055A2 (ko) 3족 질화물 반도체 발광소자
WO2010044561A2 (ko) 3족 질화물 반도체 발광소자
WO2011031098A2 (ko) 반도체 발광소자
WO2010064872A2 (ko) 반도체 발광소자
WO2011008038A2 (ko) 3족 질화물 반도체 발광소자
WO2011087310A2 (ko) 3족 질화물 반도체 발광소자
WO2011021872A2 (ko) 3족 질화물 반도체 발광소자 및 그 제조방법
US8101965B2 (en) III-nitride semiconductor light emitting device having a multilayered pad
WO2010064848A2 (ko) 3족 질화물 반도체 발광소자
KR100960277B1 (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
WO2012067428A2 (ko) 3족 질화물 반도체 발광소자
WO2010064870A2 (ko) 반도체 발광소자
KR101032987B1 (ko) 반도체 발광소자
KR101197686B1 (ko) 3족 질화물 반도체 발광소자
KR101124470B1 (ko) 반도체 발광소자
WO2010064869A2 (ko) 반도체 발광소자
WO2011010881A2 (ko) 3족 질화물 반도체 발광소자
WO2011081484A2 (ko) 3족 질화물 반도체 발광소자
KR101090178B1 (ko) 반도체 발광소자
WO2010074514A2 (ko) 3족 질화물 반도체층을 성장시키는 방법
KR101084641B1 (ko) 3족 질화물 반도체 발광소자
KR100985720B1 (ko) 발광소자 패키지의 제조 방법
WO2010047482A2 (ko) 3족 질화물 반도체 발광소자
WO2010047483A2 (ko) 3족 질화물 반도체 발광소자
KR101147715B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980148569.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09830586

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 2011539449

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09830586

Country of ref document: EP

Kind code of ref document: A2