WO2010061662A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2010061662A1
WO2010061662A1 PCT/JP2009/062061 JP2009062061W WO2010061662A1 WO 2010061662 A1 WO2010061662 A1 WO 2010061662A1 JP 2009062061 W JP2009062061 W JP 2009062061W WO 2010061662 A1 WO2010061662 A1 WO 2010061662A1
Authority
WO
WIPO (PCT)
Prior art keywords
display device
wiring
external connection
substrate
connection terminal
Prior art date
Application number
PCT/JP2009/062061
Other languages
English (en)
French (fr)
Inventor
森脇弘幸
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to BRPI0920935A priority Critical patent/BRPI0920935A2/pt
Priority to JP2010540407A priority patent/JP5192052B2/ja
Priority to CN200980143922.5A priority patent/CN102203841B/zh
Priority to US13/131,385 priority patent/US8780310B2/en
Priority to EP09828912A priority patent/EP2352138A4/en
Publication of WO2010061662A1 publication Critical patent/WO2010061662A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133388Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Definitions

  • the present invention relates to a display device. More specifically, in a liquid crystal display device or an organic electroluminescence display device (organic EL display) having a display device substrate provided with an external connection terminal for connecting a flexible printed circuit board (FPC: Flexible Printed Circuits).
  • the present invention relates to a suitable display device.
  • a common wiring that supplies power to a scanning line driving circuit that drives scanning lines for example, a common wiring that supplies power to a signal line driving circuit that drives signal lines, and an interlayer that insulates each of the common wirings.
  • a display device comprising an insulating film and a plurality of external connection terminals respectively positioned on a plurality of contact holes provided in the interlayer insulating film so as to expose a part of each common wiring is disclosed. (For example, refer to Patent Document 1).
  • the present invention has been made in view of the above-described present situation, and an object of the present invention is to provide a display device capable of narrowing the frame while preventing connection failure.
  • the inventors of the present invention have variously examined a display device that can be narrowed while preventing connection failure.
  • the external connection component is thermocompression bonded to the external connection terminal of the display device substrate, the external connection terminal and We focused on the fact that the external connection terminals are easily crushed by the conductive member used to electrically connect the connection part of the external connection component and cause poor connection.
  • the present inventors have found that the factors causing the collapse of the external connection terminals are as follows: (1) In the display device substrate, in the area of the external connection terminals, the electrical connection with the wirings formed below the external connection terminals is performed.
  • connection hole used for the general connection is provided so as to penetrate the interlayer insulating film below the external connection terminal; and (2) the conductive layer constituting the external connection terminal is located above the upper surface of the interlayer insulating film. It is easy to form thinly on the inner wall surface of the connection hole, and (3) it is found that an anisotropic conductive film or solder containing conductive beads (conductive fine particles) is used as the conductive member. It was found that poor connection is likely to occur when an external connection component is thermocompression bonded in the vicinity of the region where the holes are arranged.
  • the present inventors have further studied, and by arranging the connection hole in a region other than the region where the connection portion of the external connection component and the conductive member overlap, the external connection component is placed outside the display device substrate via the conductive member.
  • thermocompression bonding to the connection terminal it was found that the pressure from the conductive member can be suppressed in the region where the connection hole is arranged, and the collapse of the external connection terminal can be effectively suppressed.
  • the present invention has been achieved.
  • the present invention provides a display device substrate having an external connection terminal and a lower layer wiring that passes under the external connection terminal, an external connection component, and a conductive material that electrically connects the display device substrate and the external connection component.
  • the external connection component has a connection portion connected to the external connection terminal via the conductive member, and the display device substrate is provided under the external connection terminal.
  • the hole is a display device (hereinafter, also referred to as a first display device of the present invention) that is disposed outside the region where the connection portion and the conductive member overlap when the display device substrate is viewed in plan.
  • the frame can be narrowed.
  • the connection portion and the conductive member overlap so that there is no first connection hole in the region where pressure is applied during thermocompression bonding.
  • the conductive layer of the external connection terminal can be prevented from being crushed by the conductive member.
  • “upper” means a side farther from an insulating substrate (eg, glass substrate, plastic substrate, silicon substrate) included in the display device substrate, while “lower” means a display device substrate. Means the one closer to the insulating substrate included. That is, the upper layer means a layer farther from the insulating substrate included in the display device substrate, while the lower layer means a layer closer to the insulating substrate included in the display device substrate.
  • an insulating substrate eg, glass substrate, plastic substrate, silicon substrate
  • connection hole may be a contact hole, a through hole, or a via hole.
  • connection portion is a connection terminal such as a wiring or a bump that can be connected to the display device substrate.
  • the wiring connection part is a part of the wiring, more specifically, a part connected (contacted) to a conductive member such as another wiring or a terminal, and a part of the lower layer wiring.
  • a conductive member such as another wiring or a terminal
  • a part of the lower layer wiring may be a part of wiring (for example, routing wiring) other than the lower wiring formed in the lower layer of the interlayer insulating film.
  • the configuration of the first display device of the present invention is not particularly limited as long as such a component is formed as essential, and may or may not include other components. It is not a thing.
  • the display device substrate is electrically connected to the external connection terminal through the wiring connection portion, and overlaps the external connection component when the display device substrate is viewed in plan, and the external connection terminal is
  • the upper wiring further includes an upper wiring including the same conductive layer as the constituent conductive layer, and the upper wiring is connected to the lower wiring through a second connection hole of the interlayer insulating film, and the second connection hole is connected to the display device. It may be arranged in a region other than the region where the connecting portion and the conductive member overlap when the substrate for use is viewed in plan. This makes it possible to increase the functionality of the display device substrate while realizing a narrow frame.
  • the form in which a certain member A overlaps a certain member B may be such that the entire member A may overlap the member B, or a part of the member A may overlap the member B.
  • the upper layer wiring includes the same conductive layer as the conductive layer constituting the external connection terminal.
  • the conductive layer included in the external connection terminal and the conductive layer included in the corresponding upper layer wiring are substantially the same. It has a composition, and in the step of forming the conductive layer included in the external connection terminal, it means that the conductive layer included in the upper wiring can be formed in a lump. In other words, the conductive layer included in the external connection terminal and the conductive layer included in the upper wiring may have different compositions as long as they can be generated in the same process.
  • the display device substrate may further include an electrostatic discharge protection circuit connected to an electrical path between the external connection terminal and the upper layer wiring.
  • the display device substrate may further include a thin film transistor in which a semiconductor layer, a gate insulating film, and a gate electrode are stacked in this order, and the lower layer wiring may be electrically connected to the gate electrode.
  • the display device substrate may have a plurality of common wires including the lower layer wires.
  • the upper layer wiring may intersect with the plurality of common wirings. Thereby, an external connection terminal and the arbitrary common wiring under an external connection terminal can be connected.
  • At least two of the plurality of common wirings may be connected to the electrical path between the external connection terminal and the upper layer wiring. Thereby, a signal having the same potential can be transmitted to a plurality of common wirings.
  • the external connection terminal and the upper layer wiring may be connected via two or more wiring layers.
  • the arrangement layer of the wiring connecting the external connection terminal and the upper layer wiring can be changed according to the other wiring or the arrangement layer of the element intersecting, and further narrowing of the frame and improvement of the reliability become possible. .
  • the display device may further include a sealing material that seals the display element.
  • the first connection hole may be disposed between the sealing material and a region where the connection portion and the conductive member overlap when the display device substrate is viewed in plan.
  • a connection hole can be arrange
  • the first connection hole may be disposed inside the display device substrate with respect to the sealing material when the display device substrate is viewed in plan. Thereby, the reliability of the contact part of an external connection terminal can be improved.
  • the first connection hole may overlap the sealing material when the display device substrate is viewed in plan. Thereby, a narrower frame is possible.
  • the display device substrate may further include a photo spacer formed in the sealing material. As a result, it is possible to further narrow the frame and improve the reliability while suppressing defects such as connection failures.
  • the display device substrate may further include an insulating film formed under the sealing material. As a result, it is possible to further narrow the frame and improve the reliability while suppressing defects such as connection failures.
  • the insulating film may be disposed under substantially the entire region of the sealing material. Accordingly, in the liquid crystal display device, it is possible to suppress the occurrence of cell thickness unevenness due to the step difference of the insulating film, and the deterioration of display quality.
  • the conductive member may include conductive fine particles.
  • the conductive layer of the external connection terminal is cut into a ring shape by the conductive fine particles in the anisotropic conductive film, and connection failure tends to occur.
  • the first display device of the present invention when conductive fine particles are included, it is possible to suppress the occurrence of defects such as poor connection particularly effectively.
  • the display device substrate has a plurality of the first connection holes, the external connection terminals, the wiring connection portions, and the lower layer wirings, and the plurality of lower layer wirings, when the display device substrate is viewed in plan view, Bending across the plurality of external connection terminals and bending in the same direction with respect to the extending direction (direction crossing the plurality of external connection terminals) in order from the outer lower layer wiring, each of the plurality of wiring connection portions, It may be a bent portion of any of the plurality of lower layer wirings.
  • the first connection hole is not disposed in a portion where the lower layer wiring crosses the plurality of external connection terminals, the wiring interval of the lower layer wiring can be reduced. For this reason, the number of lower layer wirings that can be arranged under the external connection terminals is increased, and the frame can be further narrowed.
  • the outer lower layer wiring may be a lower layer wiring positioned on the outer peripheral side of the display device substrate, or may be a lower layer wiring positioned inside the display device substrate.
  • the plurality of first connection holes may be provided on the same straight line when the display device substrate is viewed in plan. Thereby, a narrower frame can be achieved.
  • the present invention is also a display device comprising a display device substrate having an external connection terminal and a lower layer wiring that passes under the external connection terminal, a first external connection component, and a second external connection component, The external connection component and the second external connection component are connected via the lower layer wiring and are juxtaposed along the outer periphery of the display device substrate (hereinafter also referred to as the second display device of the present invention).
  • a display device substrate having an external connection terminal and a lower layer wiring that passes under the external connection terminal, a first external connection component, and a second external connection component,
  • the external connection component and the second external connection component are connected via the lower layer wiring and are juxtaposed along the outer periphery of the display device substrate (hereinafter also referred to as the second display device of the present invention).
  • the lower layer wiring is provided under the external connection terminal, and the first external connection component and the second external connection component are juxtaposed along the outer periphery of the display device substrate.
  • a picture frame is possible.
  • the configuration of the second display device of the present invention is not particularly limited as long as such components are formed as essential, and other components may or may not be included. It is not a thing.
  • the second display device of the present invention the first display device of the present invention, and various forms thereof may be combined as appropriate, thereby enabling further narrowing of the frame while preventing poor connection. It is.
  • the frame can be narrowed.
  • FIG. 4 is a schematic plan view illustrating a configuration of a frame portion of the liquid crystal display device of Embodiment 1.
  • FIG. FIG. 2 is a schematic cross-sectional view showing a configuration part of a frame portion of the liquid crystal display device of Embodiment 1, (a) is a cross-sectional view taken along line AB in FIG. 1, and (b) is a cross-sectional view in FIG.
  • FIG. 6 is a cross-sectional view taken along line CD. 6 is a schematic plan view illustrating a configuration of a frame portion of the liquid crystal display device of Embodiment 2.
  • FIG. FIG. 2 is a schematic cross-sectional view showing a configuration part of a frame portion of the liquid crystal display device of Embodiment 1
  • (a) is a cross-sectional view taken along line AB in FIG. 1
  • FIG. 6 is a cross-sectional view in FIG.
  • FIG. 4 is a schematic cross-sectional view showing a configuration of a frame portion of the liquid crystal display device of Embodiment 2, and is a cross-sectional view taken along line EF in FIG. 3-1.
  • 10 is a schematic plan view illustrating a modification of the configuration of the frame portion of the liquid crystal display device of Embodiment 2.
  • FIG. 10 is a schematic plan view illustrating a modification of the configuration of the frame portion of the liquid crystal display device of Embodiment 2.
  • FIG. 10 is a schematic cross-sectional view showing a modified example of the configuration of the frame portion of the liquid crystal display device of Embodiment 2, and is a cross-sectional view taken along the line GH in FIG. 5-1.
  • FIG. 10 is a schematic plan view illustrating a modification of the configuration of the frame portion of the liquid crystal display device of Embodiment 2.
  • FIG. FIG. 6 is a schematic cross-sectional view showing a modified example of the configuration of the frame portion of the liquid crystal display device of Embodiment 2, and is a cross-sectional view taken along line IJ in FIG. 10 is a schematic plan view illustrating a modification of the configuration of the frame portion of the liquid crystal display device of Embodiment 2.
  • FIG. FIG. 10 is a schematic cross-sectional view showing a modified example of the configuration of the frame portion of the liquid crystal display device of Embodiment 2, and is a cross-sectional view taken along the line KL in FIG.
  • FIG. 10 is a schematic cross-sectional view showing a modification of the configuration of the frame portion of the liquid crystal display device of Embodiment 2.
  • FIG. 10 is a schematic cross-sectional view showing a modification of the configuration of the frame portion of the liquid crystal display device of Embodiment 2, and is a cross-sectional view taken along line MN in FIG. 10 is a schematic plan view illustrating a modification of the configuration of the frame portion of the liquid crystal display device of Embodiment 2.
  • FIG. 10 is a schematic plan view illustrating a modification of the configuration of the frame portion of the liquid crystal display device of Embodiment 2.
  • FIG. 10 is a schematic plan view illustrating a modification of the configuration of the frame portion of the liquid crystal display device of Embodiment 2.
  • FIG. 10 is a schematic plan view illustrating a modification of the configuration of the frame portion of the liquid crystal display device of Embodiment 2.
  • FIG. 6 is a schematic plan view illustrating a configuration of a frame portion of the liquid crystal display device of Embodiment 3.
  • FIG. FIG. 13 is a schematic cross-sectional view illustrating a configuration of a frame portion of the liquid crystal display device of Embodiment 3, wherein (a) is a cross-sectional view taken along the line PQ in FIG. 12, and (b) is a cross-sectional view in FIG. It is sectional drawing along the RS line. It is a cross-sectional schematic diagram which shows the structure in the frame part of the liquid crystal display device of the comparative form 1.
  • FIG. 13 is a schematic cross-sectional view illustrating a configuration of a frame portion of the liquid crystal display device of Embodiment 3, wherein (a) is a cross-sectional view taken along the line PQ in FIG. 12, and (b) is a cross-sectional view in FIG. It is sectional drawing along the RS line. It is a cross-sectional schematic diagram which shows the structure in the frame part of the liquid
  • FIG. 14 is a schematic cross-sectional view showing the configuration of the frame portion of the liquid crystal display device of Comparative Embodiment 1, and is a cross-sectional view taken along the line TU in FIG. 14-1.
  • 12 is a schematic plan view illustrating a modification of the configuration of the frame portion of the liquid crystal display device of Comparative Embodiment 1.
  • FIG. 4 is another schematic plan view showing the configuration of the frame portion of the liquid crystal display device of Embodiment 1.
  • FIG. It is a plane schematic diagram which shows the structure of the frame part of the liquid crystal display device of a comparison form.
  • FIG. 1 is a schematic plan view illustrating a configuration of a frame portion (outer peripheral portion outside the display region) of the liquid crystal display device according to the first embodiment.
  • 2 is a schematic cross-sectional view showing the configuration of the frame portion of the liquid crystal display device of Embodiment 1
  • FIG. 2 (a) is a cross-sectional view taken along the line AB in FIG. 1
  • FIG. 2 is a cross-sectional view taken along line CD in FIG.
  • the liquid crystal display device 100 includes a thin film transistor (TFT) substrate 111 that is a display device substrate and an FPC (Flexible Printed Circuits) 170 that is an external connection component.
  • the IC chip 175 is connected to the frame portion of the liquid crystal display device by an ACF (Anisotropic Conductive Film) 180.
  • the FPC 170 and the IC chip 175 are arranged side by side along one side of the TFT substrate 111 having a rectangular shape in plan view.
  • the FPC 170 may be composed of only a flexible base material, or a rigid FPC in which a hard member (rigid) is provided on a flexible base material.
  • a flexible base material portion made of polyimide or the like is called FPC, and various chip constituting a liquid crystal controller or the like, a mounting portion of an electronic component such as a resistor or a capacitor is called a rigid portion, and the base portion and the rigid portion are connected to each other. These are collectively called rigid FPC.
  • the liquid crystal display device 100 includes a CF substrate disposed to face the TFT substrate 111.
  • the CF substrate has, on an insulating substrate, (1) a black matrix made of a light shielding member, red, green and blue color filters, (2) an overcoat layer, (3) a common electrode made of a transparent conductive film, 4) An alignment film is provided in this order from the insulating substrate side.
  • the outer peripheral portions of the TFT substrate 111 and the CF substrate are sealed with a sealing material provided in a frame shape, and a liquid crystal material is filled between the TFT substrate 111 and the CF substrate.
  • the rigid FPC 170 and the IC chip 175 are disposed on the TFT substrate 111 outside the region where the TFT substrate 111 and the CF substrate face each other.
  • a plurality of wirings 171 arranged in parallel to each other are formed on a base material 172, and the wirings 171 function as connection terminals (connection portions) of the rigid FPC 170.
  • the rigid FPC 170 is mounted with various chips constituting a liquid crystal controller and the like and electronic components such as resistors and capacitors.
  • the IC chip 175 has a signal input bump 176 and a signal output bump 177, and the bumps 176 and 177 function as connection terminals (connection portions) of the IC chip 175.
  • the IC chip 175 is bare-chip mounted on the TFT substrate 111 by a COG (Chip On Glass) method. Note that a source driver, a gate driver, a power supply circuit, a sensor circuit, and the like are usually built in the IC chip 175.
  • the circuit built in the IC chip 175 depends on the performance of the TFT built on the TFT substrate 111. It is determined.
  • the performance of the TFT fabricated on the TFT substrate 111 differs depending on the material, for example, LPS (low temperature polysilicon), CGS (continuous grain boundary crystal silicon), or amorphous silicon.
  • LPS low temperature polysilicon
  • CGS continuous grain boundary crystal silicon
  • amorphous silicon the material formed on the IC chip 175 and the TFT substrate 111 is determined.
  • the signal input bumps 176 are arranged side by side, and the signal output bumps 177 are provided in a staggered manner, that is, alternately in two rows.
  • the IC chip 175 may be an LSI chip.
  • a plurality of external connection terminals 141 arranged in parallel to each other and the signal input bump 176, and arranged in parallel to each other in parallel.
  • a plurality of external connection terminals 142 and external connection terminals 143 provided in a strip shape corresponding to the signal output bumps 177 are formed.
  • the ACF 180 is provided so as to cover the external connection terminals 141, 142, and 143.
  • the external connection terminal 141 is connected to the wiring 171 of the rigid FPC 170 via conductive beads (conductive fine particles) 181 that are conductive members in the ACF 180, and the external connection terminal 142 is used for signal input via the conductive beads 181.
  • the external connection terminal 143 is connected to the bump 176, and is connected to the signal output bump 177 through the conductive bead 181.
  • the external connection terminal 141 is a wiring located at one end of a wiring 112 that is a lower layer wiring formed in the lower layer of the interlayer insulating film 152 through a contact hole 131 provided in the interlayer insulating film 152 formed in the lower layer. Connected to the connection.
  • the wiring connection part is a part of the wiring, and more specifically, a part connected (contacted) to a conductive member such as another wiring or a terminal.
  • the wiring 112 is extended from below the external connection terminal 141 to below the external connection terminal 142, and the wiring connection portion located at the other end of the wiring 112 is externally connected through the contact hole 132 provided in the interlayer insulating film 152. It is connected to the terminal 142. As a result, signals and power are supplied from the rigid FPC 170 to the IC chip 175.
  • the contact hole 131 is provided on the same axis (on an axis parallel to the extending direction of the wiring 112) corresponding to the end of the external connection terminal 141 located on the outer peripheral side of the TFT substrate 111.
  • the contact hole 131 overlaps with the wiring 171 of the rigid FPC 170 but does not overlap with the ACF 180, and is disposed outside the region where the wiring 171 and the ACF 180 overlap each other. Therefore, each of the external connection terminals 141 is connected to one of the wirings 112 except for a region where the wiring 171 and the ACF 180 overlap each other.
  • the external connection terminal 141 is connected to the portion connected to the wiring 171 of the rigid FPC 170 (the portion in contact with the conductive bead 181) and the portion connected to the wiring 112 (the contact to the wiring connection portion of the wiring 112).
  • a portion connected to the wiring 112 is disposed so as not to overlap with both the wiring 171 and the ACF 180 of the rigid FPC 170.
  • the contact hole 132 is provided on the same axis (on an axis parallel to the extending direction of the wiring 112) corresponding to the end of the external connection terminal 142 located on the outer peripheral side of the TFT substrate 111.
  • the contact hole 132 is in a position where it does not overlap with any of the signal input bumps 176 and the ACF 180. Therefore, each of the external connection terminals 142 is connected to one of the wirings 112 outside the region where the signal input bumps 176 and the ACF 180 overlap each other. That is, the external connection terminal 142 is in contact with a portion connected to the signal input bump 176 (a portion in contact with the conductive bead 181) and a portion connected to the wiring 112 (a contact with the wiring connection portion of the wiring 112). Are provided separately.
  • the portion connected to the wiring 112 is disposed so as not to overlap both the signal input bump 176 and the ACF 180.
  • the external connection terminal 141 and the external connection terminal 142 are arranged along the arrangement region of the ACF 180, and the wiring 112 is arranged under the external connection terminals 141 and 142 mainly along the arrangement direction of the external connection terminals 141 and 142. It is installed.
  • the wiring 112 is bent in the same direction (in the outer peripheral side of the TFT substrate 111 and perpendicular to the extending direction of the wiring 112) in order from the wiring positioned on the outer peripheral side of the TFT substrate 111 in the vicinity of one end. is doing. And the wiring connection part which contacts the external connection terminal 141 is provided in the bent point.
  • the wiring 112 is in the same direction side (in the direction of the outer periphery of the TFT substrate 111 and orthogonal to the extending direction of the wiring 112) in order from the wiring positioned on the outer peripheral side of the TFT substrate 111 even in the vicinity of the other end. Is bent. A wiring connection portion that contacts the external connection terminal 142 is provided at the bent end. Thus, the wiring 112 has a U-shape in plan view.
  • the external connection terminal 143 passes through a contact hole 133 provided in the interlayer insulating film 152 to a wiring connection portion located at one end of the common wiring 115 which is a lower layer wiring formed in the lower layer of the interlayer insulating film 152.
  • the common wiring 115 extends from under the external connection terminal 143 to pass under the external connection terminal 141, and is connected to an element built in the TFT substrate 111, such as a semiconductor element, a capacitor, or a resistor.
  • the semiconductor element is usually a transistor, more specifically a TFT.
  • Each of the common wirings 115 is connected to two or more elements such as semiconductor elements, capacitors, and resistors, and supplies a common signal and power. Thereby, the output signal and output power generated by the IC chip 175 are supplied to each element built in the TFT substrate 111, for example, a semiconductor element, a capacitor, and a resistor.
  • the contact holes 133 are provided in a staggered manner corresponding to the end portions of the external connection terminals 143 located inside the TFT substrate 111.
  • the contact hole 133 is in a position where it does not overlap with any of the signal output bumps 177 and the ACF 180. Therefore, each of the external connection terminals 143 is connected to one of the common wirings 115 except for a region where the signal output bumps 177 and the ACF 180 overlap each other. That is, the external connection terminal 143 includes a portion connected to the signal output bump 177 (a portion in contact with the conductive bead 181) and a portion connected to the common wiring 115 (a wiring connection portion of the common wiring 115). And the portion that is in contact with each other). The portion connected to the common wiring 115 is disposed so as not to overlap both the signal output bump 177 and the ACF 180.
  • the external connection terminal 141 and the external connection terminal 143 are arranged along the arrangement region of the ACF 180, and the common wiring 115 is mainly along the arrangement direction of the external connection terminals 141 and 143 under the external connection terminals 141 and 143. It is installed side by side.
  • the common wiring 115 is bent in the same direction (in the direction of the inner side of the TFT substrate 111 and perpendicular to the extending direction of the common wiring 115) in order from the wiring located inside the TFT substrate 111 in the vicinity of one end. is doing.
  • a wiring connection portion that contacts the external connection terminal 143 is provided at the bent end.
  • the common wiring 115 has an L shape in plan view.
  • a circuit block 146 including the TFT 129 and the lead wiring 130 is directly formed in a region overlapping the rigid FPC 170 of the TFT substrate 111 and a region overlapping the IC chip 175.
  • circuits that do not overlap with the IC chip 175 such as a source driver, a gate driver, and a power supply circuit are formed.
  • the TFT substrate 111 has a base coat film 122, a semiconductor layer 123, a gate insulating film 124, and a first wiring on the insulating substrate 121 at the frame portion.
  • the layer 161, the interlayer insulating film 151, the second wiring layer 162, the interlayer insulating film 152, the third wiring layer 163, and the transparent conductive layer 164 are stacked in this order from the insulating substrate 121 side.
  • the TFT 129 includes a semiconductor layer 123, a gate insulating film 124, and a gate electrode 125 composed of a first wiring layer 161.
  • the source / drain region of the semiconductor layer 123 penetrates the interlayer insulating film 151 and the gate insulating film 124.
  • the source / drain wiring 128 made of the second wiring layer 162 is connected through the contact hole.
  • the lead wiring 130 is formed by the first wiring layer 161.
  • the wiring 112 and the common wiring 115 are formed of the second wiring layer 162, and the external connection terminals 141, 142, and 143 are formed using a stacked body of the third wiring layer 163 and the transparent conductive layer 164.
  • the TFT substrate 111 and the rigid FPC 170, and the TFT substrate 111 and the IC chip 175 are respectively connected by the conductive beads 181 included in the ACF 180 by thermocompression bonding via the ACF 180, and thermosetting included in the ACF 180. It is fixed by an adhesive component 182 made of an adhesive resin or the like.
  • the external connection terminals 141, 142, and 143, the corresponding wiring 171 of the rigid FPC 170, the signal input bumps 176 and the signal output bumps 177 of the IC chip 175 are connected via the conductive beads 181 during thermocompression bonding. Pressure. Therefore, if contact holes 131, 132, and 133 are provided in a region to which this pressure is applied (a region where the wiring 171, the signal input bump 176 and the signal output bump 177 overlap with the conductive beads 181), Then, the thickness of the laminated body of the third wiring layer 163 and the transparent conductive layer 164 may be thinner than other portions, and the external connection terminals 141, 142, and 143 are crushed in this region at the time of thermocompression bonding.
  • the contact holes 131, 132, and 133 are formed by the wiring 171 of the rigid FPC 170, the signal input bump 176 and the signal output bump 177 of the IC chip 175 when the TFT substrate 111 is viewed in plan.
  • the conductive beads 181 are disposed in areas other than the overlapping areas. Accordingly, the conductive beads 181 are brought into contact with only the relatively thick portions of the upper surfaces of the external connection terminals 141, 142, and 143 at the time of thermocompression bonding, and the outside of the thin portions in the contact holes 131, 132, and 133 at the time of thermocompression bonding.
  • connection terminals 141, 142, and 143 It is possible to prevent pressure from being applied to the connection terminals 141, 142, and 143 through the conductive beads 181. As a result, it is possible to suppress the occurrence of connection failure between the TFT substrate 111, the rigid FPC 170, the TFT substrate 111, and the IC chip 175 due to the collapse of the external connection terminals 141, 142, and 143.
  • the wiring width and wiring interval (line and space) of the wiring group such as the wiring 112 and the common wiring 115 are reduced to about 2 ⁇ m in the micro processing technology using dry etching. It is possible.
  • fine processing of about 4 ⁇ m is a limit.
  • the position control accuracy of the contact holes 131, 132, 133, the contact hole 131 In actuality, it is necessary to form the contact holes 131, 132, and 133 larger than the width of the wiring group from the viewpoint of the fine processing accuracy of the wiring groups. For this reason, if the contact holes 131, 132, 133 are simply disposed on the extended portion of the wiring group, the distance between the wirings also increases, and the contact holes 131, 132, 133 can be disposed under the external connection terminals 141, 142, 143. There is a concern that the number of wires will decrease.
  • the wiring 112 runs in parallel across the external connection terminals 141 and 142 and is in the same direction side with respect to the extending direction in order from the outer side.
  • the contact hole 131 and the contact hole 132 are connected to the bent end (wiring connection portion).
  • the common wiring 115 runs in parallel across the external connection terminals 141 and 143, bends in the same direction with respect to the extending direction, and contacts the bent point (wiring connection portion).
  • a hole 133 is connected.
  • the contact holes 131, 132, and 133 are not disposed on the extended portions of the wiring 112 and the common wiring 115, so that even if a photosensitive organic insulating film is used as the interlayer insulating film 152, the wiring 112 or the common wiring is used.
  • the line and space of the wiring group such as 115 can be kept as small as possible.
  • the line and space can be kept as small as possible regardless of the number of wiring groups. Therefore, it is not necessary to reduce the number of wirings that can be arranged under the external connection terminals 141, 142, and 143, so that the frame can be narrowed.
  • the contact holes 131 and 132 are provided on the same straight line (more preferably, on an axis parallel to the extending direction of the wiring 112) when the TFT substrate 111 is viewed in plan view, the contact holes 131 and 132 are provided. Compared to the case where the contact holes 131 and 132 are arranged in a zigzag manner, for example, the area of the entire region in which the contact holes 131 and 132 are arranged can be suppressed while the sizes of the contact holes 131 and 132 are ensured. That is, the frame can be made narrower.
  • the planar shape of the contact holes 131, 132, 133 is not particularly limited, and the contact holes 131, 132, 133 may be divided into a plurality of holes.
  • the rigid FPC 170 and the IC chip 175 are connected via the wiring 112 which is a lower layer wiring, and are juxtaposed along the outer periphery of the TFT substrate 111 as shown in FIG.
  • the frame can be narrowed compared to the case where the rigid FPC 170 and the IC chip 175 are arranged in this order from the outer peripheral side of the TFT substrate 111.
  • the lead wiring from the external connection terminal to the inside of the panel becomes unnecessary, and the lead wiring can be routed under the terminal, so that the frame can be narrowed. It was. In the conventional case, there is no effect of narrowing the frame because a lead-out wiring toward the inside of the panel is required even when juxtaposed.
  • the example of the manufacturing method of the liquid crystal display device of Embodiment 1 is demonstrated.
  • cleaning and pre-annealing are performed on the insulating substrate 121 as pretreatment.
  • the insulated substrate 121 From a viewpoint of cost etc., a glass substrate, a resin substrate, etc. are suitable.
  • the following steps (1) to (15) are performed.
  • a 50 nm thick SiON film and a 100 nm thick SiO x film are formed in this order on the insulating substrate 121 by a plasma enhanced chemical vapor deposition (PECVD) method.
  • a base coat film 122 is formed.
  • the source gas for forming the SiON film include a mixed gas of monosilane (SiH 4 ), nitrous oxide gas (N 2 O), and ammonia (NH 3 ).
  • the SiO x film is preferably formed by using tetraethyl orthosilicate (TEOS) gas as a source gas.
  • the base coat film 122 may include a silicon nitride (SiN x ) film formed using a mixed gas of monosilane (SiH 4 ) and ammonia (NH 3 ) as a source gas.
  • amorphous silicon (a-Si) film having a thickness of 50 nm is formed by PECVD.
  • the source gas for forming the a-Si film include SiH 4 and disilane (Si 2 H 6 ). Since the a-Si film formed by the PECVD method contains hydrogen, a process (dehydrogenation process) for reducing the hydrogen concentration in the a-Si film is performed at about 500 ° C. Subsequently, laser annealing is performed to melt, cool, and crystallize the a-Si film, thereby forming a polycrystalline silicon (polysilicon, p-Si) film. For laser annealing, for example, an excimer laser is used.
  • a metal catalyst such as nickel is applied without dehydrogenation, and solidified by heat treatment. Phase growth may be performed. Further, as the crystallization of the a-Si film, only solid phase growth by heat treatment may be performed. Next, dry etching using a mixed gas of carbon tetrafluoride (CF 4 ) and oxygen (O 2 ) is performed, the p-Si film is patterned, and the semiconductor layer 123 is formed.
  • CF 4 carbon tetrafluoride
  • O 2 oxygen
  • a gate insulating film 124 made of silicon oxide having a thickness of 45 nm is formed using TEOS gas as a source gas.
  • the material of the gate insulating film 124 is not particularly limited, and a SiN x film, a SiON film, or the like may be used.
  • Examples of the source gas for forming the SiN x film and the SiON film include the same source gases as those described in the base coat film forming step.
  • the gate insulating film 124 may be a stacked body made of the plurality of materials.
  • the semiconductor layer 123 is doped with an impurity such as boron by an ion doping method, an ion implantation method, or the like. More specifically, after doping an impurity such as boron into a semiconductor layer to be an N-channel TFT and a P-channel TFT (first doping step), the semiconductor layer to be a P-channel TFT is masked with a resist. In this state, the N-channel semiconductor layer is further doped with an impurity such as boron (second doping step). Note that when the threshold control of the P-channel TFT is not necessary, the first doping step may not be performed.
  • a tantalum nitride (TaN) film with a thickness of 30 nm and a tungsten (W) film with a thickness of 370 nm are formed in this order.
  • a resist mask is formed by patterning a resist film into a desired shape by photolithography, argon (Ar), sulfur hexafluoride (SF 6 ), carbon tetrafluoride (CF 4 ), oxygen (O 2 )
  • the first wiring layer 161 is formed by dry etching using a mixed gas prepared by adjusting the amount of chlorine (Cl 2 ) or the like as an etching gas.
  • the first wiring layer 161 As a material of the first wiring layer 161, a refractory metal having a flat surface and stable characteristics such as tantalum (Ta), molybdenum (Mo), molybdenum tungsten (MoW), or a low resistance metal such as aluminum (Al) is used. Can be mentioned. Further, the first wiring layer 161 may be a laminated body made of the plurality of materials.
  • an impurity such as phosphorus is added to the semiconductor layer 123 with respect to the semiconductor layer 123 using the gate electrode 125 as a mask.
  • impurities such as boron are doped at a high concentration by an ion doping method, an ion implantation method, or the like.
  • an LDD (Lightly Doped Drain) region may be formed.
  • a thermal activation process is performed at about 700 ° C. for 6 hours. Thereby, the electrical conductivity of the source / drain region can be improved.
  • an activation method an excimer laser irradiation method or the like can be used.
  • an SiN x film having a film thickness of 100 to 400 nm (preferably 200 to 300 nm) and a film thickness of 500 to 1000 nm are formed on the entire surface of the insulating substrate 121 by PECVD.
  • the interlayer insulating film 151 is preferably formed by forming a TEOS film of 600 to 800 nm).
  • an SiON film or the like may be used as the interlayer insulating film 151.
  • a thin cap film (for example, a TEOS film or the like) of about 50 nm is formed under the interlayer insulating film 151 in order to suppress degradation of TFT characteristics due to transient deterioration and the like and stabilize the electrical characteristics of the TFT 129. May be.
  • wet etching is performed on the gate insulating film 124 and the interlayer insulating film 151 using a hydrofluoric acid-based etching solution, and the gate is formed. Contact holes are formed in the insulating film 124 and the interlayer insulating film 151. Note that dry etching may be used for the etching.
  • Step of forming second wiring layer a sputtering method or the like is used to form a titanium (Ti) film with a thickness of 100 nm, an aluminum (Al) film with a thickness of 500 nm, and a Ti film with a thickness of 100 nm in this order. The film is formed.
  • a resist mask is formed by patterning the resist film into a desired shape by photolithography
  • the Ti / Al / Ti metal laminated film is patterned by dry etching to form the second wiring layer 162.
  • an Al—Si alloy or the like may be used instead of Al. In this case, Al is used for reducing the resistance of the wiring.
  • the material of the first wiring layer 161 described above may be used.
  • a photosensitive acrylic resin film having a film thickness of 1 to 5 ⁇ m (preferably 2 to 3 ⁇ m) is formed on the entire surface of the insulating substrate 121 by a coating method such as spin coating.
  • the interlayer insulating film 152 is formed by forming the photosensitive resin film.
  • a non-photosensitive resin such as a non-photosensitive acrylic resin, a photosensitive or non-photosensitive polyalkylsiloxane-based, polysilazane-based, or polyimide-based parylene-based resin may be used.
  • examples of the material of the interlayer insulating film 152 include a methyl-containing polysiloxane (MSQ) material and a porous MSQ material.
  • a photosensitive resin is used as the material of the interlayer insulating film 152, first, the photosensitive resin film is exposed (exposed) through a photomask on which a light-shielding pattern having a desired shape is formed, and then etched (development processing). To remove the photosensitive resin film in the regions to be the contact holes 131, 132, and 133. Then, the baking process (for example, 200 degreeC, 30 minutes) of the photosensitive resin film is performed.
  • the shape of the opening (hole) of the interlayer insulating film 152 becomes gentle, and the aspect ratio of the contact holes 131, 132, 133 can be reduced. Further, when removing the contact portions (portions 131, 132, and 133) of the interlayer insulating film 152 for the first time, an ashing (peeling) step is not necessary. Note that the interlayer insulating film 152 may be a stack of a plurality of films made of different materials.
  • Step of forming third wiring layer a titanium (Ti) film with a thickness of 100 nm, an aluminum (Al) film with a thickness of 500 nm, and a Ti film with a thickness of 100 nm are formed in this order by sputtering or the like. The film is formed.
  • a resist mask is formed by patterning the resist film into a desired shape by photolithography
  • a Ti / Al / Ti metal laminated film is patterned by dry etching to form a third wiring layer 163.
  • an Al—Si alloy or the like may be used instead of Al.
  • Al is used for reducing the resistance of the wiring.
  • the metal constituting the third wiring layer 163 the material of the first wiring layer 161 described above (Ta, Mo, MoW, W, TaN, etc.) may be used.
  • a photosensitive acrylic resin film having a film thickness of 1 to 3 ⁇ m (preferably 2 to 3 ⁇ m) is formed by spin coating or the like to display the TFT substrate 111.
  • An organic insulating film is formed in the region.
  • a non-photosensitive resin film such as a non-photosensitive acrylic resin film, a photosensitive or non-photosensitive polyalkylsiloxane-based, polysilazane-based, polyimide-based parylene-based resin, or the like may be used.
  • the material for the organic insulating film include a methyl-containing polysiloxane (MSQ) material and a porous MSQ material.
  • organic insulation is applied to the entire surface of the substrate 121 by applying a photosensitive acrylic resin having a film thickness of 1 to 5 ⁇ m (preferably 2 to 3 ⁇ m), for example, a naphthoquinone diazide UV curable resin, by spin coating or the like. A film is formed. Subsequently, the organic insulating film is exposed (exposed) through a photomask on which a light-shielding pattern having a desired shape is formed, and etching (development processing) is performed to remove the organic insulating film in a region to be a contact hole. Subsequently, an organic insulating film baking step (for example, 200 ° C., 30 minutes) is performed.
  • a photosensitive acrylic resin having a film thickness of 1 to 5 ⁇ m preferably 2 to 3 ⁇ m
  • a naphthoquinone diazide UV curable resin by spin coating or the like.
  • a film is formed.
  • the organic insulating film is exposed (exposed) through
  • the shape of the opening (hole) of the organic insulating film 51 becomes gentle, and the aspect ratio of the contact hole can be reduced. Further, when the contact portion (portion serving as a contact hole) of the organic insulating film is first removed, an ashing (peeling) step is not necessary.
  • Step of forming transparent conductive layer an ITO (indium tin oxide) film or an IZO (indium zinc oxide) film having a thickness of 50 to 200 nm (preferably 100 to 150 nm) was formed by sputtering or the like. Thereafter, the transparent conductive layer 164 is formed by patterning into a desired shape by a photolithography method. At this time, pixel electrodes are formed in a matrix corresponding to each pixel in the display region of the TFT substrate 111. Thereafter, the TFT substrate 111 is completed by applying an alignment film to the display region and performing alignment processing of the alignment film.
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • the external connection terminals 141, 142, and 143 may be formed from a single layer of the transparent conductive layer 164. However, from the viewpoint of reducing the electrical resistance of the external connection terminals 141, 142, and 143, the uppermost conductive layer is used. A laminated body of a certain transparent conductive layer 164 and a third wiring layer 163 which is a conductive layer below the uppermost conductive layer is preferable.
  • the uppermost conductive layer is usually a transparent conductive film such as an ITO film and has a higher sheet resistance value, but lower resistance than the lower layer.
  • the sheet resistance value of the external connection terminals 141, 142, and 143 is reduced by using a laminated structure with a conductive layer.
  • the conductive layer of the lower layer Since the surface is damaged by dry etching or the like, the contact resistance between the conductive layer two layers below and the uppermost wiring layer increases, and as a result, the terminal resistance may increase. Therefore, from the viewpoint of reducing the terminal resistance of the external connection terminals 141, 142, and 143, the third wiring layer 163 (lower conductive layer) is left under the transparent conductive layer 164 (uppermost conductive layer).
  • a liquid crystal display panel is manufactured by performing a bonding process of the TFT substrate 111 and the CF substrate, a liquid crystal material injection process, and a polarizing plate bonding process.
  • the method for injecting the liquid crystal material include a dropping injection method and a vacuum injection method.
  • a liquid crystal injection port is provided in a part of the sealing material used for bonding the TFT substrate 111 and the CF substrate, a liquid crystal material is injected from there, and then the liquid crystal injection port is made of an ultraviolet curable resin or the like. Seal with.
  • the liquid crystal mode of the liquid crystal display panel is not particularly limited, and for example, a twisted nematic (TN) mode, an in-plane switching (IPS) mode, a vertical alignment mode (VA), VATN (Vertical Alignment Twisted Nematic) mode, PSA (Polymer Sustained Alignment) mode, etc. are mentioned.
  • the liquid crystal display panel may be divided in orientation and formed with a plurality of domains in a pixel.
  • the liquid crystal display panel may be a transmissive type, a reflective type, or a transflective type (reflective / transparent type).
  • the driving method of the liquid crystal display panel can be changed to a simple matrix type.
  • an ACF anisotropic conductivity in which conductive beads 181 are dispersed in an adhesive component 182 (for example, a thermosetting resin such as a thermosetting epoxy resin).
  • an adhesive component 182 for example, a thermosetting resin such as a thermosetting epoxy resin.
  • the liquid crystal display device 100 of the present embodiment can be completed by combining the liquid crystal display panel and the backlight unit.
  • FIG. 3A is a schematic plan view illustrating a configuration of a frame portion (outer peripheral portion outside the display region) of the liquid crystal display device according to the second embodiment.
  • 3-2 is a schematic cross-sectional view illustrating a configuration of a frame portion of the liquid crystal display device according to the second embodiment, and is a cross-sectional view taken along line EF in FIG. 3-1.
  • a TFT substrate 211 as a display device substrate and a rigid FPC 270 as an external connection component are connected by an ACF 280 at the frame portion.
  • ACF 280 has a structured.
  • the liquid crystal display device 200 includes a CF substrate disposed to face the TFT substrate 211.
  • the CF substrate has, on an insulating substrate, (1) a black matrix made of a light shielding member, red, green and blue color filters, (2) an overcoat layer, (3) a common electrode made of a transparent conductive film, 4) An alignment film is provided in this order from the insulating substrate side.
  • the outer peripheral portions of the TFT substrate 211 and the CF substrate are sealed with a sealing material 255 provided in a frame shape, and a liquid crystal material is filled between the TFT substrate 211 and the CF substrate.
  • the rigid FPC 270 is disposed on the TFT substrate 211 outside the region where the TFT substrate 211 and the CF substrate face each other.
  • the rigid FPC 270 a plurality of wirings 271 arranged in parallel to each other are formed on the base material 272, and the wirings 271 function as connection terminals (connection portions) of the rigid FPC 270.
  • the rigid FPC 270 is mounted with various components constituting a liquid crystal controller, a power supply IC, etc., and electronic components such as resistors and capacitors.
  • the ACF 280 is provided so as to cover the external connection terminal 241.
  • the external connection terminal 241 is connected to the wiring 271 of the rigid FPC 270 via conductive beads (conductive fine particles) 281 that are conductive members in the ACF 280.
  • the external connection terminal 241 is located at one end of the common wiring 215 that is a lower layer wiring formed in the lower layer of the interlayer insulating film 252 through the contact hole 231 provided in the interlayer insulating film 252 formed in the lower layer. Connected to the wiring connection.
  • the common wiring 215 extends from the bottom of the external connection terminal 241 along the outer periphery of the TFT substrate 211 to the other frame portion of the TFT substrate 211 where the external connection terminal 241 does not exist, and is formed on the TFT substrate 211, for example, a semiconductor Connected to elements, capacitors, and resistors.
  • the semiconductor element is usually a transistor, more specifically a TFT.
  • Each common wiring 215 is connected to two or more elements such as semiconductor elements, capacitors, and resistors, and supplies a common signal and power.
  • signals and power are supplied from the rigid FPC 270 to each element formed on the TFT substrate 211, for example, a semiconductor element, a capacitor, and a resistor.
  • the contact hole 231 is provided on the same axis (on an axis parallel to the extending direction of the common wiring 215) corresponding to the end of the external connection terminal 241 located inside the TFT substrate 211.
  • the contact hole 231 is located at a position where neither the ACF 280 nor the rigid FPC wiring 271 overlaps, and is arranged in a region other than the region where the wiring 271 and the ACF 280 overlap each other. Therefore, each of the external connection terminals 241 is connected to any one of the common wirings 215 except for a region where the wirings 271 and the ACF 280 overlap each other.
  • the external connection terminal 241 includes a portion connected to the wiring 271 of the rigid FPC 270 (a portion in contact with the conductive bead 281) and a portion connected to the common wiring 215 (a wiring connection portion of the common wiring 215). And the portion that is in contact with each other).
  • a portion connected to the common wiring 215 is arranged so as not to overlap with both the wiring 271 and the ACF 280 of the rigid FPC 270.
  • the contact hole 231 is provided between the ACF 280 and the sealing material 255, more specifically, between the sealing material 255 and a region where the wiring 271 and the ACF 280 of the rigid FPC 270 overlap each other.
  • the external connection terminals 241 are arranged along the arrangement area of the ACF 180, and the common wiring 215 is arranged below the external connection terminals 241 mainly along the arrangement direction of the external connection terminals 241.
  • the common wiring 215 is arranged in the same direction side (in the direction of the inner side of the TFT substrate 211 and orthogonal to the extending direction of the common wiring 215 in order from the wiring located inside the TFT substrate 211 in the vicinity of one end, as shown in FIG. Bent to the right in -1.
  • a wiring connection portion that contacts the external connection terminal 241 is provided at the bent end.
  • the common wiring 215 has an L shape in plan view in the vicinity of one end.
  • the TFT substrate 211 has a second wiring layer 262, an interlayer insulating film 252, a third wiring layer 263, and a transparent conductive layer 264 on the insulating substrate 221 at the frame portion. It has a structure in which layers are stacked in this order from the insulating substrate 221 side. As in the first embodiment, a base coat film, a semiconductor layer, a gate insulating film, a first wiring layer, and an interlayer insulating film are stacked on the lower layer side of the second wiring layer 262 in this order.
  • the common wiring 215 is formed by the second wiring layer 262, and the external connection terminal 241 is formed by a laminated body of the third wiring layer 263 and the transparent conductive layer 264.
  • the TFT substrate 211 and the rigid FPC 270 are connected by the conductive beads 281 included in the ACF 280 by thermocompression bonding via the ACF 280 and fixed by the adhesive component 282 made of a thermosetting resin included in the ACF 280.
  • the contact hole 231 is disposed in a region other than the region where the wiring 271 of the rigid FPC 270 and the conductive bead 281 overlap when the TFT substrate 211 is viewed in plan. Therefore, the conductive beads 281 are brought into contact with only a relatively thick portion on the upper surface of the external connection terminal 241 during thermocompression bonding, and the conductive beads 281 are connected to the external connection terminal 241 where the film thickness in the contact hole 231 is thin during thermocompression bonding. It is possible to prevent pressure from being applied through the. As a result, it is possible to suppress the occurrence of a connection failure between the TFT substrate 211 and the rigid FPC 270 due to the collapse of the external connection terminal 241.
  • the wiring width and wiring interval (line and space) of the wiring group such as the common wiring 215 can be miniaturized to about 2 ⁇ m in the micro processing technology using dry etching. ing.
  • fine processing of about 4 ⁇ m is a limit. Therefore, in order to form the contact hole 231 for connecting to the external connection terminal 241 on this wiring group, from the viewpoint of the position control accuracy of the contact hole 231 and the fine processing accuracy of the contact hole 231, in practice, It is necessary to form the contact hole 231 larger than the width of the wiring group. Therefore, if the contact hole 231 is simply disposed on the extended portion of the wiring group, the distance between the wirings also increases, and the number of wirings that can be disposed under the external connection terminal 231 decreases. Is concerned.
  • the common wiring 215 runs in parallel across the external connection terminals 241 and bends in the same direction with respect to the extending direction in order from the outside.
  • the contact hole 231 is connected to the bent end (wiring connection portion).
  • the line and space of the common wiring 215 is kept as small as possible. be able to.
  • the line and space can be kept as small as possible regardless of the number of common wires 215. Therefore, it is not necessary to reduce the number of wirings that can be arranged under the external connection terminal 241, so that the frame can be narrowed.
  • the contact hole 231 is provided on the same straight line (more preferably, on an axis parallel to the extending direction of the common wiring 215) when the TFT substrate 211 is viewed in plan view, the contact hole 231 is separated.
  • the area of the entire region where the contact holes 231 are arranged can be suppressed while ensuring the individual sizes of the contact holes 231. That is, the frame can be made narrower.
  • the contact hole 231 is provided between the sealing material 255 and the region where the wiring 271 and the ACF 280 of the rigid FPC 270 overlap each other when the TFT substrate 211 is viewed in plan.
  • the space between the ACF 280 and the sealing material 255 is designed as a margin area required from the alignment accuracy of the ACF attachment and the seal drawing position accuracy, and is usually an area where no pressure is applied during thermocompression bonding. Therefore, by disposing the contact hole 231 in this margin region, it is possible to suppress an increase in the frame portion while minimizing connection failure.
  • planar shape of the contact hole 231 is not particularly limited, and the contact hole 231 may be divided into a plurality of holes.
  • liquid crystal display device of Embodiment 2 can be manufactured using the same manufacturing method as that of the liquid crystal display device of Embodiment 1, description of the manufacturing method is omitted.
  • FIG. 4 is a schematic plan view illustrating a modification of the configuration of the frame portion of the liquid crystal display device according to the second embodiment.
  • the contact hole 231 may be disposed outside the external connection terminal 241 (on the outer peripheral side of the TFT substrate 211).
  • FIG. 5A is a schematic plan view illustrating a modification of the configuration of the frame portion of the liquid crystal display device according to the second embodiment.
  • FIG. 5-2 is a schematic cross-sectional view illustrating a modification of the configuration of the frame portion of the liquid crystal display device of Embodiment 2, and is a cross-sectional view taken along the line GH in FIG. 5-1.
  • the conductive beads 281 to which pressure is applied are surrounded by a broken line.
  • the contact hole 231 may be disposed between the adjacent wirings 271 of the rigid FPC 270. Also in this case, it is possible to prevent pressure from being applied via the conductive beads 281 to the external connection terminal 241 where the film thickness in the contact hole 231 is thin during thermocompression bonding.
  • FIG. 6A is a schematic plan view illustrating a modification of the configuration of the frame portion of the liquid crystal display device according to the second embodiment.
  • FIG. 6-2 is a schematic cross-sectional view showing a modification of the configuration of the frame portion of the liquid crystal display device of Embodiment 2, and is a cross-sectional view taken along line IJ in FIG.
  • the contact hole 231 is disposed inside the TFT substrate 211 (center side of the TFT substrate 211) with respect to the sealing material 255 when the TFT substrate 211 is viewed in plan. May be. That is, the contact hole 231 is located in the liquid crystal layer when the TFT substrate 211 is viewed in plan. Thereby, the reliability of the contact part of the external connection terminal 241 and the common wiring 215 can be improved.
  • FIG. 7-1 is a schematic plan view illustrating a modification of the configuration of the frame portion of the liquid crystal display device according to the second embodiment.
  • FIG. 7-2 is a schematic cross-sectional view showing a modification of the configuration of the frame portion of the liquid crystal display device of Embodiment 2, and is a cross-sectional view taken along the line KL in FIG.
  • the contact hole 231 overlaps with the sealing material 255 when the TFT substrate 211 is viewed in plan, and the TFT substrate 211 is formed of a photo film formed in the sealing material 255.
  • a spacer 256 may be provided.
  • the sealing material 255 may contain glass fiber as a spacer.
  • the contact hole 231 is arranged so as to overlap the sealing material 255 in order to reduce the frame and improve the reliability
  • the external connection terminal 241 in the portion where the film thickness is thin is damaged by the glass fiber, and a defect such as a connection failure occurs.
  • the photo spacer 256 is formed by patterning a photosensitive resin or a non-photosensitive resin using a photolithography method, precise position control is easy. Therefore, even if the sealing material 255 is provided so as to overlap with the contact hole 231, the contact hole 231 and the photo spacer 256 can be prevented from overlapping by using the photo spacer 256 as the spacer. From the above, according to this modification, it is possible to narrow the frame and improve the reliability while suppressing defects such as connection failure.
  • the contact hole 231 may entirely overlap the sealing material 255 or may partially overlap the sealing material 255.
  • the photo spacer 256 may be formed on the CF substrate side.
  • the present modification is a transflective liquid crystal display device, which has the same configuration as that of the external connection terminal 241, and a reflection / transmission type pixel electrode 265 is formed.
  • the pixel electrode 265 is formed by laminating a lower conductive film 266 that also serves as a reflective conductive film that constitutes a reflective portion and an upper conductive film 267 that also serves as a transparent conductive film that constitutes a transmissive portion.
  • the lower conductive film 266 is formed by performing patterning using a photolithography method after forming an aluminum (Al) film having a thickness of 350 nm by a sputtering method or the like.
  • the upper conductive film 267 is formed by forming a 100 nm-thick IZO film by a sputtering method or the like and then performing patterning using a photolithography method.
  • FIG. 8A is a schematic cross-sectional view illustrating a modification of the configuration of the frame portion of the liquid crystal display device according to the second embodiment.
  • FIG. 8-2 is a schematic cross-sectional view illustrating a modification of the configuration of the frame portion of the liquid crystal display device according to the second embodiment, and is a cross-sectional view taken along line MN in FIG.
  • the contact hole 231 overlaps with the sealing material 255 when the TFT substrate 211 is viewed in plan, and the TFT substrate 211 is located in more detail below the sealing material 255.
  • an insulating film 257 may be provided at least in a region where the contact hole 231 and the sealing material 255 overlap.
  • the sealing material 255 contains glass fiber 258 as a spacer. As a result, even if the sealing material 255 is provided so as to overlap with the contact hole 231, the external connection terminal 241 in the thin portion of the contact hole 231 is damaged by the glass fiber 258, and defects such as poor connection occur. Can be suppressed. In other words, this form also makes it possible to narrow the frame and improve the reliability while suppressing defects such as defective connections.
  • the insulating film 257 is preferably formed by a method such as sputtering that does not damage the interlayer insulating film.
  • the material of the insulating film 257 include silicon oxide (SiO 2 or the like).
  • the insulating film 257 is formed by, for example, forming a SiO 2 film using a sputtering method and then patterning the film using a photolithography method. Can be formed.
  • the insulating film 257 is disposed under substantially the entire region of the sealing material 255 except for the contact portion with the counter substrate. Accordingly, it is possible to suppress the occurrence of cell thickness unevenness due to the step of the insulating film 257 and the deterioration of display quality.
  • the contact hole 231 may entirely overlap the sealing material 255 or may partially overlap the sealing material 255.
  • FIG. 9 to 11 are schematic plan views illustrating modifications of the configuration of the frame portion of the liquid crystal display device according to the second embodiment.
  • an IC chip 275 may be connected to the TFT substrate 211.
  • the IC chip 275 has a signal input bump 276 and a signal output bump 277, and the bumps 276 and 277 function as connection terminals (connection portions) of the IC chip 275.
  • the IC chip 275 is bare chip mounted on the TFT substrate 211 by a COG (Chip On Glass) method.
  • the external connection terminal 241 is connected to the signal input bump 276 and the signal output bump 277 and is drawn to the outside of the ACF 280. Then, in a region that does not overlap with the ACF 280, it is connected to the common wiring 215 through the contact hole 231. Also by this, it is possible to prevent pressure from being applied to the external connection terminal 241 in the thin portion of the contact hole 231 through the conductive beads 281 during thermocompression bonding.
  • the external connection terminal 241 passes through the contact hole 231 that overlaps only the ACF 280 as shown in FIG. It may be connected to the common wiring 215.
  • a contact hole 231 is provided in a region that overlaps the IC chip 275 except a region where both the signal input bump 276 and the signal output bump 277 overlap with the ACF 280.
  • the external connection terminal 241 and the common wiring 215 may be connected. As a result, the external connection terminal 241 can be arranged in a region overlapping with the IC chip 275, so that the frame can be further narrowed.
  • FIG. 12 is a schematic plan view showing the configuration of the frame portion (outer peripheral portion outside the display region) of the liquid crystal display device according to the third embodiment.
  • FIG. 13 is a schematic cross-sectional view showing the configuration of the frame portion of the liquid crystal display device of Embodiment 3, and
  • FIG. 13 (a) is a cross-sectional view taken along the line PQ in FIG.
  • FIG. 13B is a cross-sectional view taken along line RS in FIG.
  • the liquid crystal display device 300 of the present embodiment includes a TFT substrate 311 that is a substrate for a display device and a rigid FPC 370 that is an external connection component at the frame portion. It has a structure connected by ACF380.
  • the TFT substrate 311 has a base coat film 322, a semiconductor layer 323, a gate insulating film 324, and a first wiring layer 361 on the insulating substrate 321 at the frame portion.
  • the interlayer insulating film 351, the second wiring layer 362, the interlayer insulating film 352, the third wiring layer 363, and the transparent conductive layer 364 are stacked in this order from the insulating substrate 321 side.
  • the liquid crystal display device 300 includes a CF substrate disposed to face the TFT substrate 311.
  • the CF substrate has, on an insulating substrate, (1) a black matrix made of a light shielding member, red, green and blue color filters, (2) an overcoat layer, (3) a common electrode made of a transparent conductive film, 4) An alignment film is provided in this order from the insulating substrate side.
  • the outer peripheral portions of the TFT substrate 311 and the CF substrate are sealed with a sealing material provided in a frame shape, and a liquid crystal material is filled between the TFT substrate 311 and the CF substrate.
  • the rigid FPC 370 is disposed on the TFT substrate 311 outside the region where the TFT substrate 311 and the CF substrate face each other.
  • connection terminals (connection portions) of the rigid FPC 370 In the rigid FPC 370, wirings 371 arranged in parallel with each other are formed on the base 372, and the wirings 371 function as connection terminals (connection portions) of the rigid FPC 370.
  • the rigid FPC 370 is mounted with various chips constituting a liquid crystal controller, a power supply IC, etc., and electronic parts such as resistors and capacitors.
  • external connection terminals 341 corresponding to the wiring 371 of the rigid FPC 370 and arranged in parallel in a row are formed on the TFT substrate 311.
  • an upper layer wiring 313 formed from the same layer as the external connection terminal 341 is provided between adjacent external connection terminals 341.
  • the upper layer wiring 313 is provided in a region that does not overlap with the wiring 371 of the rigid FPC 370.
  • the ACF 380 is provided so as to cover the external connection terminal 341 (a region above the thick dotted line in FIG. 12), and the external connection terminal 341 includes conductive beads (conductive fine particles) 381 that are conductive members in the ACF 380. To the wiring 371 of the rigid FPC 370.
  • the external connection terminal 341 and the upper layer wiring 313 are formed using a laminate of the third wiring layer 363 and the transparent conductive layer 364, and are routed through the routing wiring 330 provided outside the region where the wiring 371 of the rigid FPC 370 and the ACF 380 overlap. It is connected.
  • the routing wiring 330 is formed by the first wiring layer 361 and the second wiring layer 362. More specifically, both ends of the routing wiring 330 are formed by the second wiring layer 362, and one end of the routing wiring 330 is formed through the contact hole 331 provided in the interlayer insulating film 352 and the interlayer insulating film 352.
  • the other end of the routing wiring 330 connected to the external connection terminal 341 formed in the upper layer is connected to the upper wiring 313 formed in the upper layer of the interlayer insulating film 352 through a contact hole 332 provided in the interlayer insulating film 352. Connected. In this way, both end portions of the routing wiring 330 function as wiring connection portions.
  • the contact hole 331 is provided on the same axis corresponding to the end of the external connection terminal 341 located inside the TFT substrate 311, and is provided in a region that does not overlap with the ACF 380. Further, the contact hole 331 is disposed in a region other than the region where the wiring 371 and the ACF 380 of the rigid FPC 370 overlap each other, and the external connection terminal 341 is connected to any one of the routing wirings 330 other than the region where the wiring 371 and the ACF 380 overlap each other. Yes.
  • the external connection terminal 341 includes a portion connected to the wiring 371 of the rigid FPC 370 (a portion in contact with the conductive bead 381) and a portion connected to the routing wiring 330 (the wiring connection portion of the routing wiring 330). And the portion that is in contact with each other).
  • the portion connected to the routing wiring 330 is disposed so as not to overlap with both the wiring 371 and the ACF 380 of the rigid FPC 370.
  • the contact hole 332 is provided on the same axis corresponding to the end of the upper layer wiring 313 located inside the TFT substrate 311, and is provided in a region that does not overlap with the ACF 380.
  • the contact hole 332 is disposed in a region other than the region where the wiring 371 and the ACF 380 of the rigid FPC 370 overlap, and the upper layer wiring 313 is connected to one of the routing wirings 330 other than the region where the wiring 371 and the ACF 380 overlap. That is, the portion of the upper layer wiring 313 connected to the routing wiring 330 is disposed so as not to overlap both the wiring 371 and the ACF 380.
  • the upper layer wiring 313 is connected to any wiring connection portion of the common wiring 315 which is a lower layer wiring formed in the lower layer of the interlayer insulating film 352 through a contact hole 333 provided in the interlayer insulating film 352.
  • the common wiring 315 is provided in parallel along the outer periphery of the TFT substrate 311, that is, along the arrangement direction of the external connection terminals 341 (the left-right direction in FIG. 12) across the bottom of the external connection terminals 341, and is built in the TFT substrate 311.
  • a device such as a semiconductor device, a capacitor, or a resistor.
  • the semiconductor element is usually a transistor, more specifically a TFT.
  • the upper layer wiring 313 is substantially orthogonal to the common wiring 315 when the TFT substrate 311 is viewed in plan.
  • the common wiring 315 is a signal wiring for transmitting a signal, and each common wiring 315 is connected to two or more elements such as a semiconductor element, a capacitor, and a resistor, and supplies a common signal. Accordingly, various signals supplied from the rigid FPC 370 are transmitted to each element on the TFT substrate 311 such as a semiconductor element, a capacitor, and a resistor via the external connection terminal 341, the routing wiring 330, the upper layer wiring 313, and the common wiring 315. Is done.
  • the common wiring 315 may be connected to a gate electrode of a TFT in which a semiconductor layer, a gate insulating film, and a gate electrode are stacked in this order.
  • the contact hole 333 is provided in a region overlapping with the ACF 380. However, the contact hole 333 is disposed in a region other than the region where both the wiring 371 and the ACF 380 of the rigid FPC 370 overlap, and the upper layer wiring 313 is connected to one of the common wirings 315 except in the region where the wiring 371 and the ACF 380 overlap. . That is, the portion of the upper layer wiring 313 connected to the common wiring 315 is arranged so as not to overlap with both the wiring 371 and the ACF 380 of the rigid FPC 370.
  • An ESD (electrostatic discharge) protection circuit 345 provided on the inner side of the TFT substrate 311 than the external connection terminal 341 is connected to the routing wiring 330. Furthermore, the routing wiring 330 is connected to one of the common wirings 316 formed by the second wiring layer 362 through a contact hole 334 provided in the interlayer insulating film 352.
  • the ESD protection circuit 345 is connected to a common wiring 327 that connects each ESD circuit formed by the first wiring layer 361.
  • the ESD protection circuit 345 is provided on the same axis parallel to the common wiring such as the common wiring 315 and the common wiring 316.
  • the portion of the routing wiring 330 until it is connected to the ESD protection circuit 345 is formed from the first wiring layer 361 and functions as the high resistance region 339.
  • circuit blocks 346 and 347 including the TFT 329 and the routing wiring are directly formed in the region overlapping the rigid FPC 370 of the TFT substrate 311, and the circuit block 348 is directly inside the external connection terminal 341 of the TFT substrate 311. It is built.
  • the circuit blocks 346, 347, and 348 a source driver, a gate driver, and a power supply circuit are formed.
  • the TFT 329 includes a semiconductor layer 323, a gate insulating film 324, and a gate electrode 325 composed of a first wiring layer 361.
  • an interlayer A source / drain wiring 328 made of the second wiring layer 362 is connected through a contact hole penetrating the insulating film 351 and the gate insulating film 324.
  • a source line 326 that extends from the second wiring layer 362 and transmits an image signal to each pixel is extended.
  • the TFT substrate 311 is provided with common wirings 317 and 318 that are formed from the second wiring layer 362 and function as power supply wirings, common wiring 319 that is formed from the third wiring layer 363 and functions as power supply wirings, and the like. ing.
  • the TFT substrate 311 and the rigid FPC 370 are connected by the conductive beads 381 included in the ACF 380 by thermocompression bonding via the ACF 380, and are fixed by the adhesive component 382 made of a thermosetting resin included in the ACF 380.
  • the contact hole 331 is disposed in a region other than the region where the wiring 371 of the rigid FPC 370 and the conductive bead 381 overlap when the TFT substrate 311 is viewed in plan. Therefore, the conductive bead 381 is brought into contact with only a relatively thick portion of the upper surface of the external connection terminal 341 at the time of thermocompression bonding, and the conductive bead 381 is applied to the external connection terminal 341 at a thin film thickness in the contact hole 331 at the time of thermocompression bonding. It is possible to prevent pressure from being applied through the. As a result, it is possible to suppress the occurrence of a connection failure between the TFT substrate 311 and the rigid FPC 370 due to the collapse of the external connection terminal 341.
  • the upper layer wiring 313 is provided in a region that does not overlap the wiring 371 of the rigid FPC 370 and is disposed so as not to be directly connected to the wiring 371. Therefore, even if the conductive bead 381 (ACF 380) overlaps the upper layer wiring 313, the pressure is applied to the upper layer wiring 313 in the thin contact hole 333 through the conductive bead 381 during the thermocompression bonding. Will not join.
  • the upper layer wiring 313 is electrically connected to the external connection terminal 341 through the wiring connection portion of the routing wiring 330 and overlaps the rigid FPC 370 when the TFT substrate 311 is viewed in plan view, and constitutes the external connection terminal 341.
  • the same conductive layer as the conductive layer to be included is included.
  • the upper layer wiring 313 is connected to the common wiring 315 which is the lower layer wiring through the contact hole 333 of the interlayer insulating film 352.
  • various circuits such as the ESD protection circuit 345 can be connected to the electrical path (the routing wiring 330 in this embodiment) between the external connection terminal 341 and the common wiring 315. That is, it is possible to increase the functionality of the TFT substrate 311 while narrowing the frame.
  • the rigid A signal can be supplied from the FPC 370 to the semiconductor element on the TFT substrate 311.
  • the common wiring 315 which is the lower layer wiring
  • the thin gate insulating film is usually susceptible to noise and electrostatic discharge, so that the semiconductor element is more deteriorated or destroyed. It is easy to happen. Therefore, the ESD protection circuit 345 particularly effectively suppresses deterioration and destruction of the semiconductor element in a mode in which the common wiring 315 connected to the external connection terminal 341 and the upper layer wiring 313 is electrically connected to the gate electrode of the TFT. can do.
  • Each of the common wirings 315 is preferably connected to two or more semiconductor elements.
  • the semiconductor element is usually a transistor, more specifically a TFT.
  • the TFT connected to the common wiring 315 may be a top gate type in which a semiconductor layer, a gate insulating film, and a gate electrode are stacked in this order from the insulating substrate side, or may be a gate electrode, a gate insulating film, and a semiconductor layer. May be a back (bottom) gate type laminated in this order from the insulating substrate side.
  • the upper layer wiring 313 intersects with the common wiring 315. Thereby, the external connection terminal 341 and the arbitrary common wiring 315 under the external connection terminal 341 can be connected.
  • the upper layer wiring 313 is connected to the common wiring 315, and the routing wiring 330 is connected to the common wiring 316. That is, at least two of the common wirings 315 and 316 are connected to the electrical path between the external connection terminal 341 and the upper layer wiring 313. Accordingly, signals having the same potential can be transmitted to the plurality of common wirings 315 and 316.
  • the part of the routing wiring 330 that intersects the common wiring 316 is formed by a first wiring layer 361 that is lower than the common wiring 316. That is, the lead wiring 330 is formed over two or more wiring layers, and the external connection terminal 341 and the upper wiring 313 are connected via two or more wiring layers. Thereby, the wiring 316 provided in the upper layer of the routing wiring 330 can be used as a common wiring.
  • the planar shape of the contact holes 331, 332, 333, and 334 is not particularly limited, and the contact holes 331 and 332 may be formed of only one hole, or the contact holes 333 and 334 may include a plurality of contact holes 333 and 334. It may be divided into holes.
  • the ESD protection circuit 345 may be provided on the outer peripheral side of the TFT substrate 311 with respect to the external connection terminal 341.
  • liquid crystal display device of Embodiment 3 can be manufactured using the same manufacturing method as that of the liquid crystal display device of Embodiment 1, description of the manufacturing method is omitted.
  • the present invention has been described by taking a liquid crystal display device as an example.
  • the present invention can be applied to, for example, an organic EL display, a plasma display, an inorganic EL display, and the like. Is particularly preferably used in a display device having a display area in which are arranged.
  • circuit block (peripheral circuit) formed in the frame portion is not particularly limited.
  • a driver circuit including an inverter and other circuits such as a transmission gate, a latch circuit, a timing generator, and a power supply circuit, a buffer circuit, a digital circuit
  • An analog conversion circuit (DAC circuit), a shift register, a sampling memory, or the like may be used.
  • the external connection component is not particularly limited as long as it is a member that is combined with a display device such as an active element, a passive element, an assembly in which passive elements are integrated and mounted, or a wiring board (circuit board).
  • a display device such as an active element, a passive element, an assembly in which passive elements are integrated and mounted, or a wiring board (circuit board).
  • the active element include semiconductor elements such as a semiconductor integrated circuit (IC chip) and a large scale integrated circuit (LSI chip).
  • the passive element include a resistor, an LED (Light Emitting Diode), a capacitor, and a sensor.
  • the wiring board is an electronic component in which wiring is provided on and / or in an insulating substrate (base material), for example, a printed board such as a PWB (Printed Wiring Board) or an FPC board, or a TCP (Tape Carrier Package). Can be mentioned.
  • the PWB may be called a PCB (Printed Circuit Board).
  • the conductive member is not particularly limited as long as it can connect a display device substrate such as a TFT substrate and an external connection component.
  • An anisotropic conductive material such as an anisotropic conductive film or an anisotropic conductive paste is used.
  • solder can also be used.
  • FIG. 14A is a schematic cross-sectional view illustrating the configuration of the frame portion of the liquid crystal display device of Comparative Embodiment 1.
  • FIG. 14B is a schematic cross-sectional view illustrating the configuration of the frame portion of the liquid crystal display device of Comparative Example 1, and is a cross-sectional view taken along the line TU in FIG. 14-1.
  • the liquid crystal display device 1100 of this comparative embodiment includes a TFT substrate 1111 that is a display device substrate and an FPC substrate 1170 that is an external connection component by an ACF 1180 at the frame portion. It has a connected structure.
  • wirings 1171 arranged in parallel to each other are formed on a base material 1172, and the wirings 1171 function as connection terminals (connection portions) of the FPC board 1170.
  • the ACF 1180 is provided so as to cover the external connection terminal 1141, and the external connection terminal 1141 is connected to the wiring 1171 of the FPC board 170 through conductive beads (conductive fine particles) 1181 which are conductive members in the ACF 1180. .
  • the external connection terminal 1141 is connected through a contact hole 1131 provided in the interlayer insulating film 1152 to a wiring connecting portion located at one end of the common wiring 1115 which is a lower layer wiring formed in the lower layer of the interlayer insulating film 1152.
  • the common wiring 1115 extends from the bottom of the external connection terminal 1141 along the outer periphery of the TFT substrate 1111 to the other frame portion of the TFT substrate 1111 without the external connection terminal 1141, and is connected to a semiconductor element built in the TFT substrate 1111. Is done.
  • the semiconductor element is usually a transistor, more specifically a TFT.
  • the common wiring 1115 is arranged in parallel along the arrangement direction of the external connection terminals 1141 under the external connection terminals 1141.
  • the contact hole 1131 is provided corresponding to the tip of the common wiring 1115 in the extending direction of the common wiring 1115 and is provided in a region overlapping with the ACF 1180.
  • the contact hole 1131 is disposed in a region where the wiring 1171 and the ACF 1180 of the FPC board 1170 overlap, and the external connection terminal 1141 is connected to one of the common wirings 1115 in the region where the wiring 1171 and the ACF 1180 of the FPC board 1170 overlap. ing.
  • the external connection terminal 1141 includes a portion connected to the wiring 1171 of the FPC board 1170 (a portion in contact with the conductive beads 1181) and a portion connected to the common wiring 1115 (a wiring connection of the common wiring 1115). Part that is in contact with the part). A portion connected to the common wiring 1115 is disposed so as to overlap both the wiring 1171 and the ACF 1180 of the FPC board 1170.
  • the TFT substrate 1111 and the FPC substrate 1170 are thermocompression bonded via the ACF 1180 to be connected by conductive beads 1181 included in the ACF 1180 and fixed by an adhesive component 1182 made of a thermosetting resin included in the ACF 1180. Is done.
  • FIG. 15 is a schematic plan view illustrating a modified example of the configuration of the frame portion of the liquid crystal display device according to the first comparative embodiment.
  • the wiring connection portion (the tip of the common wiring 1115) of the common wiring 1115 is set to be larger than the width of the common wiring 1115.
  • the contact hole 1131 is larger than that in the comparative embodiment.
  • the wiring width and wiring interval (line and space) of the wiring group such as the common wiring 1115 can be reduced to about 2 ⁇ m in the micro processing technology using dry etching.
  • the fine processing of about 4 ⁇ m is a limit. Therefore, in order to form the contact hole 1131 for connecting to the external connection terminal 1141 on this wiring group, the position control accuracy of the contact hole 1131 and the fine processing accuracy of the contact hole 1131 are shown in FIG. Thus, it is necessary to form the contact hole 1131 larger than the wiring width of the wiring group.
  • the distance B between the common wirings 1115 becomes larger than the distance A in the case shown in FIG. The number of wires that can be arranged under the terminal 1141 is reduced.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本発明は、接続不良を防止しつつ狭額縁化が可能である表示装置を提供する。本発明は、外部接続端子及び前記外部接続端子の下を通る下層配線を有する表示装置用基板と、外部接続部品と、前記表示装置用基板及び前記外部接続部品を電気的に導通する導電部材とを備える表示装置であって、前記外部接続部品は、前記導電部材を介して前記外部接続端子に接続された接続部を有し、前記表示装置用基板は、前記外部接続端子の下層に形成された層間絶縁膜と、前記層間絶縁膜の下層に形成されるとともに前記層間絶縁膜の第一接続孔を通して前記外部接続端子に接続された配線接続部とを更に有し、前記第一接続孔は、前記表示装置用基板を平面視したときに前記接続部及び前記導電部材が重なる領域以外に配置される表示装置である。

Description

表示装置
本発明は、表示装置に関する。より詳しくは、フレキシブルプリント基板(FPC:Flexible Printed Circuits)の接続等を行うための外部接続端子が設けられた表示装置用基板を備える液晶表示装置や有機エレクトロルミネセンス表示装置(有機ELディスプレイ)に好適な表示装置に関するものである。
近年、液晶表示装置、有機ELディスプレイ等が実装される携帯電話、PDA等の携帯型の電子機器において、より一層の小型化及び軽量化が要求されている。それに伴い、表示領域周辺の小型化、すなわち、狭額縁化を図っていく傾向があり、盛んに開発が行われている。
このような表示装置としては、例えば、走査線を駆動する走査線駆動回路に給電する共通配線及び信号線を駆動する信号線駆動回路に給電する共通配線と、上記共通配線の各々を絶縁する層間絶縁膜と、上記各々の共通配線の一部を露出するよう上記層間絶縁膜に設けられた複数のコンタクトホール上にそれぞれ位置する複数の外部接続端子と、を具備した表示装置が開示されている(例えば、特許文献1参照。)。
特開平10-282522号公報
しかしながら、特許文献1に記載の技術において狭額縁化しようとすると、表示装置用基板と、通常、熱圧着によって表示装置用基板に実装される外部接続部品との間で接続不良が発生することがあった。
本発明は、上記現状に鑑みてなされたものであり、接続不良を防止しつつ狭額縁化が可能である表示装置を提供することを目的とするものである。
本発明者らは、接続不良を防止しつつ狭額縁化が可能である表示装置について種々検討したところ、表示装置用基板の外部接続端子に外部接続部品を熱圧着する際に、外部接続端子と外部接続部品の接続部とを電気的に接続させるために利用される導電部材によって、外部接続端子が圧壊されて接続不良を引き起こしやすいことに着目した。更に、本発明者らは、外部接続端子の圧壊を引き起こす要因が、(1)表示装置用基板において、外部接続端子の領域内に、上記外部接続端子よりも下層に形成された配線との電気的接続に利用される接続孔が、外部接続端子下の層間絶縁膜を貫通するように設けられていること、(2)外部接続端子を構成する導電層が、層間絶縁膜の上面上よりも接続孔の内壁面で薄く形成されやすいこと、(3)導電部材として、導電性ビーズ(導電性微粒子)を含有する異方性導電膜や半田が利用されていることであることを見出し、接続孔が配置された領域近傍で外部接続部品を熱圧着すると、接続不良が生じやすいことが分かった。
そこで、本発明者らは、更に検討したところ、外部接続部品の接続部及び導電部材が重なる領域以外に接続孔を配置することにより、導電部材を介して外部接続部品を表示装置用基板の外部接続端子に熱圧着したときに、接続孔が配置された領域に導電部材からの圧力がかかることを抑制することができ、外部接続端子の圧壊を効果的に抑制できることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、外部接続端子及び前記外部接続端子の下を通る下層配線を有する表示装置用基板と、外部接続部品と、前記表示装置用基板及び前記外部接続部品を電気的に導通する導電部材とを備える表示装置であって、前記外部接続部品は、前記導電部材を介して前記外部接続端子に接続された接続部を有し、前記表示装置用基板は、前記外部接続端子の下層に形成された層間絶縁膜と、前記層間絶縁膜の下層に形成されるとともに前記層間絶縁膜の第一接続孔を通して前記外部接続端子に接続された配線接続部とを更に有し、前記第一接続孔は、前記表示装置用基板を平面視したときに前記接続部及び前記導電部材が重なる領域以外に配置される表示装置(以下、本発明の第一の表示装置とも言う。)である。
本発明の第一の表示装置では、外部接続端子の下に下層配線が設けられることから、狭額縁化が可能である。
また、本発明の第一の表示装置では、外部接続部品を表示装置用基板に熱圧着したとしても、接続部及び導電部材が重なって熱圧着時に圧力が加わる領域に第一接続孔がないことから、導電部材によって外部接続端子の導電層が圧壊されるのを抑制できる。以上より、本発明の第一の表示装置によれば、接続不良を防止しつつ狭額縁化が可能である。
なお、本明細書において、上とは、表示装置用基板に含まれる絶縁基板(例えば、ガラス基板、プラスチック基板、シリコン基板)からより遠い方を意味し、一方、下とは、表示装置用基板に含まれる絶縁基板により近い方を意味する。すなわち、上層とは、表示装置用基板に含まれる絶縁基板からより遠い層を意味し、一方、下層とは、表示装置用基板に含まれる絶縁基板により近い層を意味する。
また、本明細書において、接続孔は、コンタクトホール、スルーホール、ビアホールと呼ばれるものであってもよい。
更に、上記接続部は、表示装置用基板に接続し得る配線やバンプ等の接続端子である。
そして、上記配線接続部は、配線の一部であり、より詳細には、他の配線や端子等の導電部材に接続(接触)している部分であり、上記下層配線の一部であってもよいし、前記層間絶縁膜の下層に形成された上記下層配線以外の配線(例えば、引き回し配線)の一部であってもよい。
本発明の第一の表示装置の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。
本発明の第一の表示装置における好ましい形態について以下に詳しく説明する。なお、以下に示す各形態は適宜組み合わされてもよい。
前記表示装置用基板は、前記配線接続部を介して前記外部接続端子に電気的に導通されるとともに前記表示装置用基板を平面視したときに前記外部接続部品に重なり、かつ前記外部接続端子を構成する導電層と同一の導電層を含む上層配線を更に有し、前記上層配線は、前記層間絶縁膜の第二接続孔を通して前記下層配線に接続され、前記第二接続孔は、前記表示装置用基板を平面視したときに前記接続部及び前記導電部材が重なる領域以外に配置されてもよい。これにより、狭額縁化を実現しつつ、表示装置用基板の高機能化が可能である。
なお、本明細書で、ある部材Aがある部材Bに重なる形態は、部材Aの全部が部材Bに重なっていてもよいし、部材Aの一部が部材Bに重なっていてもよい。また、上層配線が、外部接続端子を構成する導電層と同一の導電層を含むとは、外部接続端子に含まれる導電層とそれに対応する上層配線に含まれる導電層とが実質的に同一の組成を有しており、外部接続端子に含まれる導電層を形成する工程において、上層配線に含まれる導電層を一括して形成することができる関係にあることをいう。すなわち、外部接続端子に含まれる導電層と上層配線に含まれる導電層とは、同一工程で形成された場合に生じ得る程度の差異であれば組成が異なっていてもよい。
前記表示装置用基板は、前記外部接続端子及び前記上層配線の間の電気経路に接続された静電放電保護回路を更に有してもよい。これにより、外部接続部品からのノイズや静電放電による半導体素子の劣化や破壊を抑制することができる。
前記表示装置用基板は、半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された薄膜トランジスタを更に有し、前記下層配線は、前記ゲート電極に電気的に導通されてもよい。これにより、外部接続部品からのノイズや静電放電による半導体素子の劣化や破壊をより効果的に抑制することができる。
前記表示装置用基板は、前記下層配線を含む複数の共通配線を有してもよい。
前記上層配線は、前記複数の共通配線と交差してもよい。これにより、外部接続端子と、外部接続端子の下の任意の共通配線とを接続することができる。
前記外部接続端子及び前記上層配線の間の電気経路には、前記複数の共通配線の内の少なくとも2つの配線が接続されてもよい。これにより、同電位の信号を複数の共通配線に伝達することができる。
前記外部接続端子及び前記上層配線は、2層以上の配線層を介して接続されてもよい。これにより、外部接続端子及び上層配線を繋ぐ配線の配置層を、交差する他の配線や素子の配置層に応じて変更することができ、更なる狭額縁化や信頼性の向上が可能になる。
前記表示装置は、表示素子を封止する封止材を更に有してもよい。
前記第一接続孔は、前記表示装置用基板を平面視したときに前記接続部及び前記導電部材が重なる領域と前記封止材との間に配置されてもよい。これにより、封止材及び導電部材の間のマージン領域に接続孔を配置することができ、接続不良を抑制しつつ、額縁部の増加を最小限に抑制することができる。
前記第一接続孔は、前記表示装置用基板を平面視したときに前記封止材よりも前記表示装置用基板の内側に配置されてもよい。これにより、外部接続端子の接触部分の信頼性を向上することができる。
前記第一接続孔は、前記表示装置用基板を平面視したときに前記封止材に重なってもよい。これにより、より狭額縁化が可能である。
前記表示装置用基板は、前記封止材内に形成されたフォトスペーサを更に有してもよい。これにより、接続不良等の不良を抑制しつつ、更なる狭額縁化や信頼性の向上が可能になる。
前記表示装置用基板は、前記封止材の下に形成された絶縁膜を更に有してもよい。これにより、接続不良等の不良を抑制しつつ、更なる狭額縁化や信頼性の向上が可能になる。
前記絶縁膜は、前記封止材の略全ての領域の下に配置されてもよい。これにより、液晶表示装置において、絶縁膜の段差に起因してセル厚ムラが発生し、表示品位が低下するのを抑制することができる。
前記導電部材は、導電性微粒子を含んでもよい。特に異方性導電膜を用いた場合に、異方性導電膜中の導電性微粒子によって外部接続端子の導電層が環状に切断され、接続不良が発生しやすかった。本発明の第一の表示装置によれば、導電性微粒子が含まれる場合に、特に効果的に接続不良等の不良が発生するのを抑制することができる。
前記表示装置用基板は、前記第一接続孔、前記外部接続端子、前記配線接続部及び前記下層配線を複数有し、前記複数の下層配線は、前記表示装置用基板を平面視したとき、前記複数の外部接続端子を横切って並走するとともに外側の下層配線から順に延伸方向(複数の外部接続端子を横切る方向)に対して同一方向側に屈曲し、前記複数の配線接続部の各々は、前記複数の下層配線のいずれかの屈曲したその先の部分であってもよい。この形態では、下層配線が複数の外部接続端子を横切る部分に第一接続孔を配置しないので、下層配線の配線間隔を小さくできる。そのため、外部接続端子の下に配置できる下層配線の数が増し、更なる狭額縁化が可能になる。
なお、複数の下層配線が並走するとは、複数の下層配線が厳密に平行になるように並置される必要はない。また、複数の下層配線が同一方向側に屈曲するとは、複数の下層配線が厳密に同じ方向に屈曲する必要はなく、例えば、複数の下層配線が表示装置用基板の内側及び外周側のいずれか一方に揃って屈曲している形態が挙げられる。更に、外側の下層配線は、表示装置用基板の外周側に位置する下層配線であってもよいし、表示装置用基板の内側に位置する下層配線であってもよい。
前記複数の第一接続孔は、前記表示装置用基板を平面視したときに同一直線上に設けられてもよい。これにより、より狭額縁化することができる。
本発明はまた、外部接続端子及び前記外部接続端子の下を通る下層配線を有する表示装置用基板と、第一外部接続部品及び第二外部接続部品とを備える表示装置であって、前記第一外部接続部品及び前記第二外部接続部品は、前記下層配線を介して接続されるとともに、前記表示装置用基板の外周に沿って並置される表示装置(以下、本発明の第二の表示装置とも言う。)でもある。
本発明の第二の表示装置では、外部接続端子の下に下層配線が設けられるとともに、第一外部接続部品及び第二外部接続部品が表示装置用基板の外周に沿って並置されることから狭額縁化が可能である。
本発明の第二の表示装置の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。
なお、本発明の第二の表示装置と、本発明の第一の表示装置及びその各種形態とは、適宜組み合わされてもよく、これにより、接続不良を防止しつつ更なる狭額縁化が可能である。
本発明の第一の表示装置によれば、接続不良を防止しつつ狭額縁化が可能である。本発明の第二の表示装置によれば、狭額縁化が可能である。
実施形態1の液晶表示装置の額縁部の構成を示す平面模式図である。 実施形態1の液晶表示装置の額縁部の構成部を示す断面模式図であり、(a)は、図1中のA-B線に沿った断面図であり、(b)は、図1中のC-D線に沿った断面図である。 実施形態2の液晶表示装置の額縁部の構成を示す平面模式図である。 実施形態2の液晶表示装置の額縁部の構成を示す断面模式図であり、図3-1中のE-F線に沿った断面図である。 実施形態2の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。 実施形態2の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。 実施形態2の液晶表示装置の額縁部における構成の変形例を示す断面模式図であり、図5-1中のG-H線に沿った断面図である。 実施形態2の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。 実施形態2の液晶表示装置の額縁部における構成の変形例を示す断面模式図であり、図6-1中のI-J線に沿った断面図である。 実施形態2の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。 実施形態2の液晶表示装置の額縁部における構成の変形例を示す断面模式図であり、図7-1中のK-L線に沿った断面図である。 実施形態2の液晶表示装置の額縁部における構成の変形例を示す断面模式図である。 実施形態2の液晶表示装置の額縁部における構成の変形例を示す断面模式図であり、図8-1中のM-N線に沿った断面図である。 実施形態2の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。 実施形態2の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。 実施形態2の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。 実施形態3の液晶表示装置の額縁部の構成を示す平面模式図である。 実施形態3の液晶表示装置の額縁部の構成を示す断面模式図であり、(a)は、図12中のP-Q線に沿った断面図であり、(b)は、図12中のR-S線に沿った断面図である。 比較形態1の液晶表示装置の額縁部における構成を示す断面模式図である。 比較形態1の液晶表示装置の額縁部における構成を示す断面模式図であり、図14-1中のT-U線に沿った断面図である。 比較形態1の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。 実施形態1の液晶表示装置の額縁部の構成を示す別の平面模式図である。 比較形態の液晶表示装置の額縁部の構成を示す平面模式図である。
以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
(実施形態1)
図1は、実施形態1の液晶表示装置の額縁部(表示領域外の外周部)の構成を示す平面模式図である。図2は、実施形態1の液晶表示装置の額縁部の構成を示す断面模式図であり、(a)は、図1中のA-B線に沿った断面図であり、(b)は、図1中のC-D線に沿った断面図である。
本実施形態の液晶表示装置100は、図1、図2に示すように、表示装置用基板である薄膜トランジスタ(TFT:Thin Film Transistor)基板111と、外部接続部品であるFPC(Flexible Printed Circuits)170及びICチップ175とが、液晶表示装置の額縁部においてACF(Anisotropic Conductive Film:異方性導電膜)180により接続された構造を有する。FPC170及びICチップ175は、平面視矩形状のTFT基板111の一辺に沿って並んで配置されている。本実施形態及び後述する他の実施形態において、FPC170は、柔軟性がある基材のみから構成されてもよいし、柔軟性がある基材に硬質の部材(リジッド)が付与されたリジッドFPCであってもよいが、以下では、リジッドFPCとした例を説明する。ポリイミド等からなる柔軟性がある基材部分はFPCと呼ばれ、液晶コントローラ等を構成する各種チップや、抵抗、コンデンサ等の電子部品の搭載部分はリジッドと呼ばれ、基材部分とリジッドとを合わせてリジッドFPCと呼ばれる。
液晶表示装置100は、TFT基板111の他に、TFT基板111に対向配置されたCF基板を有する。CF基板は、絶縁基板上に、(1)遮光部材からなるブラックマトリクス、赤、緑及び青のカラーフィルタと、(2)オーバーコート層と、(3)透明導電膜からなる共通電極と、(4)配向膜とを絶縁基板側からこの順に備える。TFT基板111及びCF基板の外周部は、枠状に設けられた封止材により封止され、更に、TFT基板111及びCF基板の間には液晶材料が充填されている。リジッドFPC170及びICチップ175は、TFT基板111及びCF基板が対向する領域よりも外側のTFT基板111上に配置されている。
リジッドFPC170は、基材172上に、互いに平行に並設された複数の配線171が形成され、この配線171がリジッドFPC170の接続端子(接続部)として機能する。リジッドFPC170には、液晶コントローラ等を構成する各種チップや、抵抗、コンデンサ等の電子部品が搭載されている。
ICチップ175は、信号入力用バンプ176及び信号出力用バンプ177を有し、このバンプ176、177がICチップ175の接続端子(接続部)として機能している。ICチップ175は、COG(Chip On Glass)方式によってTFT基板111にベアチップ実装されている。なお、ICチップ175には、通常、ソースドライバ、ゲートドライバ、電源回路、センサ回路等が作り込まれるが、ICチップ175に作り込まれる回路は、TFT基板111上に作り込まれるTFTの性能によって決定される。すなわち、TFT基板111上に作り込まれるTFTの性能は、その材質、例えば、LPS(低温ポリシリコン)、CGS(連続粒界結晶シリコン)、アモルファスシリコンのいずれであるかによって異なるので、TFT基板111上に作り込まれるTFTにより回路が動作可能であるか、回路規模が大きくならないか、歩留まりが低下しないか等を考慮して、ICチップ175及びTFT基板111上に作り込まれる回路が決定される。信号入力用バンプ176は、並設され、信号出力用バンプ177は、千鳥状に、すなわち互い違いに二列に設けられている。なお、ICチップ175は、もちろん、LSIチップであってもよい。
TFT基板111上には、リジッドFPC170の配線171に対応し、互いに平行に一列に並設された複数の外部接続端子141と、信号入力用バンプ176に対応し、互いに平行に一列に並設された複数の外部接続端子142と、信号出力用バンプ177に対応し、短冊状に設けられた外部接続端子143とが形成されている。
ACF180は、外部接続端子141、142、143を覆うように設けられている。外部接続端子141は、ACF180中の導電部材である導電性ビーズ(導電性微粒子)181を介してリジッドFPC170の配線171に接続され、外部接続端子142は、導電性ビーズ181を介して信号入力用バンプ176に接続され、外部接続端子143は、導電性ビーズ181を介して信号出力用バンプ177に接続されている。
外部接続端子141は、その下層に形成された層間絶縁膜152に設けられたコンタクトホール131を通して、層間絶縁膜152の下層に形成された下層配線である配線112の一方の端部に位置する配線接続部に接続される。なお、配線接続部とは、配線の一部であり、より詳細には、他の配線や端子等の導電部材に接続(接触)している部分である。配線112は、外部接続端子141の下から外部接続端子142の下まで延伸され、配線112の他方の端部に位置する配線接続部が、層間絶縁膜152に設けられたコンタクトホール132を通して外部接続端子142に接続されている。これにより、リジッドFPC170からICチップ175に信号や電源が供給される。
コンタクトホール131は、TFT基板111の外周側に位置する外部接続端子141の端部に対応して同一軸上(配線112の延伸方向と平行な軸上)に設けられている。コンタクトホール131は、リジッドFPC170の配線171と重なるが、ACF180とは重ならない位置にあり、配線171及びACF180が互いに重なり合う領域以外に配置されたものである。したがって、外部接続端子141はそれぞれ、配線171及びACF180が互いに重なり合う領域以外で配線112のいずれかに接続されている。すなわち、外部接続端子141は、リジッドFPC170の配線171に接続されている部分(導電性ビーズ181に接触している部分)と、配線112に接続されている部分(配線112の配線接続部に接触している部分)とが別々に設けられている。そして、配線112に接続されている部分は、リジッドFPC170の配線171及びACF180の両方と重ならないように配置されている。
コンタクトホール132は、TFT基板111の外周側に位置する外部接続端子142の端部に対応して同一軸上(配線112の延伸方向と平行な軸上)に設けられている。コンタクトホール132は、信号入力用バンプ176及びACF180のいずれとも重ならない位置にある。したがって、外部接続端子142はそれぞれ、信号入力用バンプ176及びACF180が互いに重なり合う領域以外で配線112のいずれかに接続されている。すなわち、外部接続端子142は、信号入力用バンプ176に接続されている部分(導電性ビーズ181に接触している部分)と、配線112に接続されている部分(配線112の配線接続部に接触している部分)とが別々に設けられている。そして、配線112に接続されている部分は、信号入力用バンプ176及びACF180の両方と重ならないように配置されている。
外部接続端子141及び外部接続端子142は、ACF180の配置領域に沿って配列され、配線112は、外部接続端子141、142の下では、主に外部接続端子141、142の配列方向に沿って並設されている。配線112は、一方の端部近傍で、TFT基板111の外周側に位置する配線から順番に、同一方向側(TFT基板111の外周側で、かつ配線112の延伸方向に直交する方向)に屈曲している。そして、屈曲した先に外部接続端子141と接触する配線接続部が設けられている。また、配線112は、他方の端部近傍でも、TFT基板111の外周側に位置する配線から順番に、同一方向側(TFT基板111の外周側で、かつ配線112の延伸方向に直交する方向)に屈曲している。そして、屈曲した先に外部接続端子142と接触する配線接続部が設けられている。このように、配線112は、平面視コの字形状を有する。
他方、外部接続端子143は、層間絶縁膜152に設けられたコンタクトホール133を通して、層間絶縁膜152の下層に形成された下層配線である共通配線115の一方の端部に位置する配線接続部に接続される。共通配線115は、外部接続端子143の下から外部接続端子141の下を通るように延伸され、TFT基板111に作り込まれた素子、例えば半導体素子、容量、抵抗に接続される。上記半導体素子は、通常、トランジスタ、より詳細には、TFTである。共通配線115の一本一本は、2以上の素子、例えば半導体素子、容量、抵抗に接続され、共通の信号や電源を供給する。これにより、ICチップ175で生成された出力信号や出力電源がTFT基板111に作り込まれた各素子、例えば半導体素子、容量、抵抗に供給される。
コンタクトホール133は、TFT基板111の内側に位置する外部接続端子143の端部に対応して千鳥状に設けられている。コンタクトホール133は、信号出力用バンプ177及びACF180のいずれとも重ならない位置にある。したがって、外部接続端子143はそれぞれ、信号出力用バンプ177及びACF180が互いに重なり合う領域以外で共通配線115のいずれかに接続されている。すなわち、外部接続端子143は、信号出力用バンプ177に接続されている部分(導電性ビーズ181に接触している部分)と、共通配線115に接続されている部分(共通配線115の配線接続部に接触している部分)とが別々に設けられている。そして、共通配線115に接続されている部分は、信号出力用バンプ177及びACF180の両方と重ならないように配置されている。
外部接続端子141及び外部接続端子143は、ACF180の配置領域に沿って配列され、共通配線115は、外部接続端子141、143の下では、主に外部接続端子141、143の配列方向に沿って並設されている。共通配線115は、一方の端部近傍で、TFT基板111の内側に位置する配線から順番に、同一方向側(TFT基板111の内側で、かつ共通配線115の延伸方向に直交する方向)に屈曲している。そして、屈曲した先に外部接続端子143と接触する配線接続部が設けられている。このように、共通配線115は、平面視L字形状を有する。
また、TFT基板111のリジッドFPC170に重なる領域及びICチップ175に重なる領域には、TFT129や引き回し配線130を含む回路ブロック146が直接作り込まれている。回路ブロック146内には、ソースドライバ、ゲートドライバ、電源回路等のICチップ175と重複しない回路が形成されている。
以下、液晶表示装置100の断面構造についてより詳細に説明する。
TFT基板111は、図2(a)及び図2(b)に示すように、額縁部において、絶縁基板121上に、ベースコート膜122と、半導体層123と、ゲート絶縁膜124と、第一配線層161と、層間絶縁膜151と、第二配線層162と、層間絶縁膜152と、第三配線層163と、透明導電層164とが絶縁基板121側からこの順に積層された構造を有する。TFT129は、半導体層123と、ゲート絶縁膜124と、第一配線層161からなるゲート電極125とを含み、半導体層123のソース・ドレイン領域には、層間絶縁膜151及びゲート絶縁膜124を貫通するコンタクトホールを通して、第二配線層162からなるソース・ドレイン配線128が接続されている。
また、第一配線層161により引き回し配線130が形成されている。配線112及び共通配線115は、第二配線層162により形成され、外部接続端子141、142、143は、第三配線層163及び透明導電層164の積層体を用いて形成されている。TFT基板111及びリジッドFPC170と、TFT基板111及びICチップ175とはそれぞれ、ACF180を介して熱圧着されることによって、ACF180に含まれる導電性ビーズ181により接続されるとともに、ACF180に含まれる熱硬化性樹脂等からなる接着成分182により固着される。
また、外部接続端子141、142、143と、それらに対応するリジッドFPC170の配線171、ICチップ175の信号入力用バンプ176及び信号出力用バンプ177とには、熱圧着時に導電性ビーズ181を介して圧力が加わることになる。したがって、この圧力が加わる領域(配線171、信号入力用バンプ176及び信号出力用バンプ177と導電性ビーズ181とが重なる領域)に、仮にコンタクトホール131、132、133を設けた場合、コンタクトホール内では第三配線層163及び透明導電層164の積層体の膜厚が他の部分よりも薄くなってしまうこともあり、熱圧着時にこの領域において外部接続端子141、142、143が圧壊され、接続不良が生じるおそれがある。特に導電部材としてACF180に含まれる導電性ビーズ181を用いた場合、外部接続端子141、142、143が環状に切断され、頻繁に接続不良が発生することが懸念される。
それに対して、液晶表示装置100においては、コンタクトホール131、132、133は、TFT基板111を平面視したときにリジッドFPC170の配線171、ICチップ175の信号入力用バンプ176及び信号出力用バンプ177と導電性ビーズ181とがそれぞれ重なる領域以外に配置されている。したがって、熱圧着時に外部接続端子141、142、143の上面の比較的厚い部分のみに導電性ビーズ181を接触させ、熱圧着時においてコンタクトホール131、132、133内の膜厚が薄い部分の外部接続端子141、142、143に導電性ビーズ181を介して圧力が加わるのを防止することができる。その結果、外部接続端子141、142、143の圧壊に起因して、TFT基板111、リジッドFPC170、TFT基板111及びICチップ175の間で接続不良が発生するのを抑制することができる。
また、現状の量産化技術の水準では、配線112、共通配線115等の配線群の配線幅及び配線間隔(ライン アンド スペース)の微細化は、ドライエッチングを用いた微細加工技術において、2μm程度まで可能となっている。一方で、配線群の上層に設けられる層間絶縁膜152として感光性有機絶縁膜を用い、フォトリソグラフィを行う場合、4μm程度の微細加工が限界となる。したがって、この配線群上に、外部接続端子141、142、143に接続するためのコンタクトホール131、132、133を形成するためには、コンタクトホール131、132、133の位置制御精度、コンタクトホール131、132、133の微細加工精度の点から、実際には、配線群の幅よりもコンタクトホール131、132、133を大きく形成する必要が生じる。そのため仮に、単に配線群の延伸部分の上にコンタクトホール131、132、133を配置してしまうと、各配線間の距離も大きくなってしまい、外部接続端子141、142、143の下に配置できる配線数が減少してしまうことが懸念される。
それに対して、液晶表示装置100においては、配線112は、TFT基板111を平面視したとき、外部接続端子141、142を横切って並走するとともに外側のものから順に延伸方向に対して同一方向側に屈曲し、屈曲した先(配線接続部)にコンタクトホール131やコンタクトホール132が接続されている。また、共通配線115は、TFT基板111を平面視したとき、外部接続端子141、143を横切って並走するとともに延伸方向に対して同じ方向に屈曲し、屈曲した先(配線接続部)にコンタクトホール133が接続されている。このように、配線112及び共通配線115の延伸部分の上にコンタクトホール131、132、133を配置しないことにより、層間絶縁膜152として感光性有機絶縁膜を用いたとしても、配線112や共通配線115等の配線群のライン アンド スペースをできるだけ小さく保つことができる。また、配線群の本数に関わらずライン アンド スペースをできるだけ小さく保つことができる。したがって、外部接続端子141、142、143の下に配置できる配線数を減少させる必要がないので、狭額縁化が可能になる。
また、コンタクトホール131、132は、TFT基板111を平面視したときに同一直線上(より好適には、配線112の延伸方向と平行な軸上)に設けられることから、コンタクトホール131、132をばらばらに、例えばジグザグに配置した場合に比べて、コンタクトホール131、132の個々の大きさを確保しつつ、コンタクトホール131、132が配置される領域全体の面積を抑制することができる。すなわち、より狭額縁化することができる。
なお、コンタクトホール131、132、133の平面形状は特に限定されず、また、コンタクトホール131、132、133は、複数の孔に分割されていてもよい。
また、液晶表示装置100において、リジッドFPC170及びICチップ175は、下層配線である配線112を介して接続されるとともに、図16に示すように、TFT基板111の外周に沿って並置される。これにより、図17に示す比較形態のように、リジッドFPC170及びICチップ175をTFT基板111の外周側からこの順に配置した場合に比べて狭額縁化が可能である。液晶表示装置100においては、外部接続端子の下層に配線を形成することで外部接続端子からパネル内側に向かう引き出し配線が不要となり、端子下で引き出し配線を引き回せるため、狭額縁化が可能となった。従来の場合は、並置してもパネル内側に向かう引き出し配線が必要なため、狭額縁化の効果がなかった。
以下に、実施形態1の液晶表示装置の製造方法の例を説明する。
まず、絶縁基板121に対して、前処理として、洗浄とプレアニールとを行う。絶縁基板121としては特に限定されないが、コスト等の観点からは、ガラス基板、樹脂基板等が好適である。次に、以下(1)~(15)の工程を行う。
(1)ベースコート膜の形成工程
絶縁基板121上に、プラズマ化学気相成長(Plasma Enhanced Chemical Vapor Deposition:PECVD)法により膜厚50nmのSiON膜と、膜厚100nmのSiO膜とをこの順に成膜し、ベースコート膜122を形成する。SiON膜形成のための原料ガスとしては、モノシラン(SiH)、亜酸化窒素ガス(NO)及びアンモニア(NH)の混合ガス等が挙げられる。なお、SiO膜は、原料ガスとして正珪酸四エチル(Tetra Ethyl Ortho Silicate:TEOS)ガスを用いて形成されることが好ましい。また、ベースコート膜122は、原料ガスとしてモノシラン(SiH)及びアンモニア(NH)の混合ガス等を用いて形成された窒化シリコン(SiN)膜を含んでもよい。
(2)半導体層の形成工程
PECVD法により、膜厚50nmのアモルファスシリコン(a-Si)膜を形成する。a-Si膜形成のための原料ガスとしては、例えば、SiH、ジシラン(Si)等が挙げられる。PECVD法により形成したa-Si膜には水素が含まれているため、約500℃でa-Si膜中の水素濃度を低減する処理(脱水素処理)を行う。続いて、レーザアニールを行い、a-Si膜を溶融、冷却及び結晶化させることにより、多結晶シリコン(ポリシリコン、p-Si)膜を形成する。レーザアニールには、例えば、エキシマレーザを用いる。p-Si膜の形成には、レーザアニールの前処理として、(連続粒界結晶シリコン(CG-シリコン)化するため)、脱水素処理せずニッケル等の金属触媒を塗布して、熱処理による固相成長を行ってもよい。また、a-Si膜の結晶化としては、熱処理による固相成長のみを行ってもよい。次に、四フッ化炭素(CF)及び酸素(O)の混合ガスによるドライエッチングを行い、p-Si膜をパターニングし、半導体層123を形成する。
(3)ゲート絶縁膜の形成工程
次に、原料ガスとしてTEOSガスを用いて、膜厚45nmの酸化シリコンからなるゲート絶縁膜124を形成する。ゲート絶縁膜124の材質としては特に限定されず、SiN膜、SiON膜等を用いてもよい。SiN膜及びSiON膜形成のための原料ガスとしては、ベースコート膜の形成工程で述べたものと同様の原料ガスが挙げられる。また、ゲート絶縁膜124は、上記複数の材料からなる積層体でもよい。
(4)イオンドーピング工程
TFT129の閾値を制御するために、イオンドーピング法、イオン注入法等により、半導体層123に対してボロン等の不純物をドーピングする。より具体的には、Nチャネル型TFT及びPチャネル型TFTとなる半導体層に対してボロン等の不純物をドーピングした後(第一のドーピング工程)、Pチャネル型TFTとなる半導体層をレジストによりマスクした状態で、Nチャネル型となる半導体層に対して更にボロン等の不純物をドーピングする(第二のドーピング工程)。なお、Pチャネル型TFTの閾値制御が必要でない場合は、第一のドーピング工程は行わなくてもよい。
(5)第一配線層の形成工程
次に、スパッタリング法を用いて、膜厚30nmの窒化タンタル(TaN)膜と膜厚370nmのタングステン(W)膜とをこの順に成膜し、続いて、フォトリソグラフィ法によりレジスト膜を所望の形状にパターニングすることによってレジストマスクを形成した後、アルゴン(Ar)、六フッ化硫黄(SF)、四フッ化炭素(CF)、酸素(O)、塩素(Cl)等の分量を調整して作製された混合ガスをエッチングガスとして用いてドライエッチングを行い第一配線層161を形成する。第一配線層161の材料としては、タンタル(Ta)、モリブデン(Mo)、モリブデンタングステン(MoW)等の表面が平坦で特性の安定した高融点金属や、アルミニウム(Al)等の低抵抗金属が挙げられる。また、第一配線層161は、上記複数の材料からなる積層体であってもよい。
(6)ソース・ドレイン領域の形成工程
次に、TFT129のソース・ドレイン領域を形成するため、ゲート電極125をマスクとして、半導体層123に対して、Nチャネル型TFTではリン等の不純物を、Pチャネル型TFTではボロン等の不純物をイオンドーピング法、イオン注入法等により高濃度にドーピングする。このとき、必要に応じて、LDD(Lightly Doped Drain)領域を形成してもよい。続いて、半導体層123中に存在している不純物イオンを活性化させるために、約700℃、6時間の熱活性化処理を行う。これにより、ソース・ドレイン領域の電気伝導性を向上させることができる。なお、活性化の方法としては、エキシマレーザを照射する方法等も挙げられる。
(7)層間絶縁膜及びコンタクトホールの形成工程
次に、絶縁基板121全面にPECVD法により、膜厚100~400nm(好適には、200~300nm)のSiN膜と、膜厚500~1000nm(好適には、600~800nm)のTEOS膜とを成膜することによって、層間絶縁膜151を形成する。層間絶縁膜151としては、SiON膜等を用いてもよい。また、トランジェント劣化等によりTFT特性が低下するのを抑制するとともに、TFT129の電気特性を安定化するため、層間絶縁膜151の下層には50nm程度の薄いキャップ膜(例えば、TEOS膜等)を形成してもよい。次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターニングすることによってレジストマスクを形成した後、フッ酸系のエッチング溶液を用いてゲート絶縁膜124及び層間絶縁膜151のウェットエッチングを行い、ゲート絶縁膜124及び層間絶縁膜151にコンタクトホールを形成する。なお、エッチングには、ドライエッチングを用いてもよい。
(8)水素化工程
次に、層間絶縁膜151のSiN膜から供給される水素によって半導体層123のSi結晶の欠陥補正を行うため、約400℃で1時間、熱処理を行う。
(9)第二配線層の形成工程
次に、スパッタ法等で、膜厚100nmのチタン(Ti)膜と、膜厚500nmのアルミニウム(Al)膜と、膜厚100nmのTi膜とをこの順で成膜する。次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターニングすることによってレジストマスクを形成した後、ドライエッチングによりTi/Al/Tiの金属積層膜をパターニングし、第二配線層162を形成する。なお、第二配線層162を構成する金属としては、Alに代えてAl-Si合金等を用いてもよい。なお、ここでは、配線の低抵抗化のためにAlを用いたが、高耐熱性が必要であり、かつ抵抗値のある程度の増加が許される場合(例えば、短い配線構造にする場合)は、第二配線層162を構成する金属として、上述した第一配線層161の材料(Ta、Mo、MoW、W、TaN等)を用いてもよい。
(10)層間絶縁膜及びコンタクトホールの形成工程
次に、絶縁基板121全面にスピンコート法等の塗布法により、膜厚1~5μm(好適には、2~3μm)の感光性アクリル樹脂膜等の感光性樹脂膜を成膜することによって、層間絶縁膜152を形成する。層間絶縁膜152の材料としては、非感光性アクリル樹脂等の非感光性樹脂や、感光性又は非感光性のポリアルキルシロキサン系、ポリシラザン系、ポリイミド系パレリン系の樹脂等を用いてもよい。また、層間絶縁膜152の材料としては、メチル含有ポリシロキサン(MSQ)系材料や多孔質MSQ系材料も挙げられる。層間絶縁膜152の材料として、感光性樹脂を用いた場合には、まず、所望の形状の遮光パターンが形成されたフォトマスクを通して感光性樹脂膜を感光(露光)した後、エッチング(現像処理)を行うことによってコンタクトホール131、132、133となる領域の感光性樹脂膜を除去する。続いて、感光性樹脂膜のベーク工程(例えば、200℃、30分間)を行う。これにより、層間絶縁膜152の開口部(孔部)の形状がなだらかとなり、コンタクトホール131、132、133のアスペクト比を低減することができる。また、層間絶縁膜152のコンタクト部(コンタクトホール131、132、133となる部分)を最初に除去する際、アッシング(剥離)工程が不要になる。なお、層間絶縁膜152は、異なる材料からなる複数の膜が積層されてもよい。
(11)第三配線層の形成工程
次に、スパッタ法等により、膜厚100nmのチタン(Ti)膜と、膜厚500nmのアルミニウム(Al)膜と、膜厚100nmのTi膜とをこの順で成膜する。次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターニングすることによってレジストマスクを形成した後、ドライエッチングによりTi/Al/Tiの金属積層膜をパターニングし、第三配線層163を形成する。なお、第三配線層163を構成する金属としては、Alに代えてAl-Si合金等を用いてもよい。なお、ここでは、配線の低抵抗化のためにAlを用いたが、高耐熱性が必要であり、かつ抵抗値のある程度の増加が許される場合(例えば、短い配線構造にする場合)は、第三配線層163を構成する金属として、上述した第一配線層161の材料(Ta、Mo、MoW、W、TaN等)を用いてもよい。
(12)有機絶縁膜の形成工程
次に、スピンコート法等により、膜厚1~3μm(好適には、2~3μm)の感光性アクリル樹脂膜を成膜することによって、TFT基板111の表示領域に有機絶縁膜を形成する。有機絶縁膜としては、非感光性アクリル樹脂膜等の非感光性樹脂膜や、感光性又は非感光性のポリアルキルシロキサン系、ポリシラザン系、ポリイミド系パレリン系の樹脂等を用いてもよい。また、有機絶縁膜の材料としては、メチル含有ポリシロキサン(MSQ)系材料や多孔質MSQ系材料も挙げられる。ここでは、基板121全面にスピンコート法等により、膜厚1~5μm(好適には、2~3μm)の感光性アクリル樹脂、例えばナフトキノンジアジド系の紫外線硬化型樹脂を塗布することによって、有機絶縁膜を形成する。続いて、所望の形状の遮光パターンが形成されたフォトマスクを通して有機絶縁膜を感光(露光)した後、エッチング(現像処理)を行うことによってコンタクトホールとなる領域の有機絶縁膜を除去する。続いて、有機絶縁膜のベーク工程(例えば、200℃、30分間)を行う。これにより、有機絶縁膜51の開口部(孔部)の形状がなだらかとなり、コンタクトホールのアスペクト比を低減することができる。また、有機絶縁膜のコンタクト部(コンタクトホールとなる部分)を最初に除去する際、アッシング(剥離)工程が不要になる。
(13)透明導電層の形成工程
次に、スパッタリング法等によって、膜厚50~200nm(好適には、100~150nm)のITO(酸化インジウム錫)膜やIZO(酸化インジウム亜鉛)膜を形成した後、フォトリソグラフィ法によって所望の形状にパターニングし、透明導電層164を形成する。このとき、TFT基板111の表示領域には、各画素に対応してマトリクス状に画素電極が形成される。その後、表示領域に配向膜を塗布するとともに、配向膜の配向処理を行うことにより、TFT基板111が完成する。
なお、外部接続端子141、142、143は、透明導電層164の単層から形成されてもよいが、外部接続端子141、142、143の電気抵抗を低減する観点からは、最上層導電層である透明導電層164と、最上層導電層の一層下の導電層である第三配線層163との積層体であることが好ましい。外部接続端子141、142、143を最上層導電層のみから形成した場合、最上層導電層は、通常、ITO膜等の透明導電膜であり、シート抵抗値が高くなるが、下層のより低抵抗な導電層との積層構造にすることで、外部接続端子141、142、143のシート抵抗値を低減することが期待できる。なお、一層下の導電層を除去して最上層導電層と二層下の導電層(本実施形態では第二配線層162)との積層構造にする場合には、二層下の導電層の表面がドライエッチング等によりダメージを受けるため、二層下の導電層と最上層配線層とのコンタクト抵抗が増大し、結果的に端子抵抗が増加するおそれがある。したがって、外部接続端子141、142、143の端子抵抗を低減する観点から、透明導電層164(最上層導電層)の下に、第三配線層163(一層下の導電層)を残している。
(14)パネル組み立て工程
次に、TFT基板111及びCF基板の貼り合わせ工程と、液晶材料の注入工程と、偏光板の貼り付け工程とを行うことによって液晶表示パネルを作製する。液晶材料を注入する方法としては、滴下注入法、真空注入法等が挙げられる。真空注入法では、TFT基板111及びCF基板の貼り合わせに用いられる封止材の一部に液晶注入口を設けておき、そこから液晶材料を注入し、その後、液晶注入口を紫外線硬化樹脂等で封止する。
また、液晶表示パネルの液晶モードとしては特に限定されず、例えば、ツイステッドネマチック(TN:Twisted Nematic)モード、面内スイッチング(IPS:In Plane Switching)モード、垂直配向モード(VA:Vertical Alignment)、VATN(Vertical Alignment Twisted Nematic)モード、PSA(Polymer Sustained Alignment)モード等が挙げられる。また、液晶表示パネルは、配向分割され、画素内に複数のドメインが形成されたものであってもよい。更に、液晶表示パネルは、透過型であってもよしい、反射型であってもよしい、半透過型(反射透過両用型)であってもよい。そして、液晶表示パネルの駆動方式は、単純マトリクス型に変更することも可能である。
(15)リジッドFPC及びICチップの貼り付け工程
次に、接着成分182(例えば、熱硬化性エポキシ系樹脂等の熱硬化性樹脂)中に導電性ビーズ181が分散されたACF(異方性導電膜)180を介して、TFT基板111及びリジッドFPC170を熱圧着するとともに、TFT基板111及びICチップ175を熱圧着する。
その後、液晶表示パネルとバックライトユニットとを組み合わせることによって、本実施形態の液晶表示装置100を完成することができる。
(実施形態2)
図3-1は、実施形態2の液晶表示装置の額縁部(表示領域外の外周部)の構成を示す平面模式図である。図3-2は、実施形態2の液晶表示装置の額縁部の構成を示す断面模式図であり、図3-1中のE-F線に沿った断面図である。
本実施形態の液晶表示装置200は、図3-1、図3-2に示すように、表示装置用基板であるTFT基板211と、外部接続部品であるリジッドFPC270とが額縁部においてACF280により接続された構造を有する。
液晶表示装置200は、TFT基板211の他に、TFT基板211に対向配置されたCF基板を有する。CF基板は、絶縁基板上に、(1)遮光部材からなるブラックマトリクス、赤、緑及び青のカラーフィルタと、(2)オーバーコート層と、(3)透明導電膜からなる共通電極と、(4)配向膜とを絶縁基板側からこの順に備える。TFT基板211及びCF基板の外周部は、枠状に設けられた封止材255により封止され、更に、TFT基板211及びCF基板の間には液晶材料が充填されている。リジッドFPC270は、TFT基板211及びCF基板が対向する領域よりも外側のTFT基板211上に配置されている。
リジッドFPC270は、基材272上に、互いに平行に並設された複数の配線271が形成され、この配線271がリジッドFPC270の接続端子(接続部)として機能する。リジッドFPC270には、液晶コントローラ、電源IC等を構成する各種チップや、抵抗、コンデンサ等の電子部品が搭載されている。
TFT基板211上には、リジッドFPC270の配線271に対応し、互いに平行に一列に並設された外部接続端子241が形成されている。
ACF280は、外部接続端子241を覆うように設けられている。外部接続端子241は、ACF280中の導電部材である導電性ビーズ(導電性微粒子)281を介してリジッドFPC270の配線271に接続されている。
外部接続端子241は、その下層に形成された層間絶縁膜252に設けられたコンタクトホール231を通して、層間絶縁膜252の下層に形成された下層配線である共通配線215の一方の端部に位置する配線接続部に接続される。共通配線215は、TFT基板211の外周に沿って外部接続端子241の下から外部接続端子241がないTFT基板211の他の額縁部に延伸され、TFT基板211に作り込まれた素子、例えば半導体素子、容量、抵抗に接続される。上記半導体素子は、通常、トランジスタ、より詳細には、TFTである。共通配線215の一本一本は、2以上の素子、例えば半導体素子、容量、抵抗に接続され、共通の信号や電源を供給する。これにより、リジッドFPC270からTFT基板211上に作り込まれた各素子、例えば半導体素子、容量、抵抗に信号や電源が供給される。
コンタクトホール231は、TFT基板211の内側に位置する外部接続端子241の端部に対応して同一軸上(共通配線215の延伸方向と平行な軸上)に設けられている。コンタクトホール231は、ACF280及びリジッドFPCの配線271のいずれとも重ならない位置にあり、配線271及びACF280が互いに重なり合う領域以外に配置されたものである。したがって、外部接続端子241はそれぞれ、配線271及びACF280が互いに重なり合う領域以外で共通配線215のいずれかに接続されている。すなわち、外部接続端子241は、リジッドFPC270の配線271に接続されている部分(導電性ビーズ281に接触している部分)と、共通配線215に接続されている部分(共通配線215の配線接続部に接触している部分)とが別々に設けられている。そして、共通配線215に接続されている部分は、リジッドFPC270の配線271及びACF280の両方と重ならないように配置されている。
また、コンタクトホール231は、ACF280と封止材255との間、より詳細には、リジッドFPC270の配線271及びACF280が互いに重なり合う領域と封止材255との間に設けられる。
外部接続端子241は、ACF180の配置領域に沿って配列され、共通配線215は、外部接続端子241の下では、主に外部接続端子241の配列方向に沿って並設されている。共通配線215は、一方の端部近傍で、TFT基板211の内側に位置する配線から順番に、同一方向側(TFT基板211の内側で、かつ共通配線215の延伸方向に直交する方向、図3-1中の右方向)に屈曲している。そして、屈曲した先に外部接続端子241と接触する配線接続部が設けられている。このように、共通配線215は、一方の端部近傍で、平面視L字形状を有する。
以下、液晶表示装置200の断面構造についてより詳細に説明する。
TFT基板211は、図3-2に示すように、額縁部において、絶縁基板221上に、第二配線層262と、層間絶縁膜252と、第三配線層263と、透明導電層264とが絶縁基板221側からこの順に積層された構造を有する。なお、第二配線層262よりも下層側には、実施形態1と同様に、ベースコート膜、半導体層、ゲート絶縁膜、第一配線層及び層間絶縁膜がこの順に積層されている。
共通配線215は、第二配線層262により形成され、外部接続端子241は、第三配線層263及び透明導電層264の積層体により形成されている。TFT基板211及びリジッドFPC270は、ACF280を介して熱圧着されることによって、ACF280に含まれる導電性ビーズ281により接続されるとともに、ACF280に含まれる熱硬化性樹脂等からなる接着成分282により固着される。
外部接続端子241と、それに対応するリジッドFPC270270の配線271とには、熱圧着時に導電性ビーズ281を介して圧力が加わることになる。したがって、この圧力が加わる領域(配線271と導電性ビーズ281とが重なる領域)に、仮にコンタクトホール231を設けた場合、コンタクトホール231内に位置し、かつ通常、膜厚が薄くなってしまう部分の外部接続端子241にも圧力が加わってしまう。その結果、熱圧着時にこの部分の外部接続端子241が圧壊され、接続不良が生じるおそれがある。特に導電部材としてACF280に含まれる導電性ビーズ281を用いた場合、外部接続端子241が環状に切断され、頻繁に接続不良が発生することが懸念される。
それに対して、液晶表示装置200においては、コンタクトホール231は、TFT基板211を平面視したときにリジッドFPC270の配線271と導電性ビーズ281とが重なる領域以外に配置されている。したがって、熱圧着時に外部接続端子241の上面の比較的厚い部分のみに導電性ビーズ281を接触させ、熱圧着時においてコンタクトホール231内の膜厚が薄い部分の外部接続端子241に導電性ビーズ281を介して圧力が加わるのを防止することができる。その結果、外部接続端子241の圧壊に起因して、TFT基板211及びリジッドFPC270の間で接続不良が発生するのを抑制することができる。
また、現状の量産化技術の水準では、共通配線215等の配線群の配線幅及び配線間隔(ライン アンド スペース)の微細化は、ドライエッチングを用いた微細加工技術において、2μm程度まで可能となっている。一方で、配線群の上層に設けられる層間絶縁膜252として感光性有機絶縁膜を用い、フォトリソグラフィを行う場合、4μm程度の微細加工が限界となる。したがって、この配線群上に、外部接続端子241に接続するためのコンタクトホール231を形成するためには、コンタクトホール231の位置制御精度、コンタクトホール231の微細加工精度の点から、実際には、配線群の幅よりもコンタクトホール231を大きく形成する必要が生じる。そのため仮に、単に配線群の延伸部分の上にコンタクトホール231を配置してしまうと、各配線間の距離も大きくなってしまい、外部接続端子231の下に配置できる配線数が減少してしまうことが懸念される。
それに対して、液晶表示装置200においては、共通配線215は、TFT基板211を平面視したとき、外部接続端子241を横切って並走するとともに外側のものから順に延伸方向に対して同じ方向に屈曲し、屈曲した先(配線接続部)にコンタクトホール231が接続されている。このように、共通配線215の延伸延伸部分の上にコンタクトホール231を配置しないことにより、層間絶縁膜252として感光性有機絶縁膜を用いたとしても、共通配線215のライン アンド スペースをできるだけ小さく保つことができる。また、共通配線215の本数に関わらずライン アンド スペースをできるだけ小さく保つことができる。したがって、外部接続端子241の下に配置できる配線数を減少させる必要がないので、狭額縁化が可能になる。
また、コンタクトホール231は、TFT基板211を平面視したときに同一直線上(より好適には、共通配線215の延伸方向と平行な軸上)に設けられることから、コンタクトホール231をばらばらに、例えばジグザグに配置した場合に比べて、コンタクトホール231の個々の大きさを確保しつつ、コンタクトホール231が配置される領域全体の面積を抑制することができる。すなわち、より狭額縁化することができる。
更に、コンタクトホール231は、TFT基板211を平面視したときにリジッドFPC270の配線271及びACF280が互いに重なり合う領域と封止材255との間に設けられる。ACF280及び封止材255の間は、ACF貼り付けの位置合わせ精度及びシール描画位置精度から必要とされるマージン領域として設計されており、通常は熱圧着時に圧力が加わらない領域である。したがって、このマージン領域にコンタクトホール231を配置することによって、接続不良を抑制しつつ、額縁部の増加を最小限に抑制することができる。
なお、コンタクトホール231の平面形状は特に限定されず、また、コンタクトホール231は、複数の孔に分割されていてもよい。
また、実施形態2の液晶表示装置は、実施形態1の液晶表示装置と同様の製造方法を用いて作製することができるので、その製造方法についての説明は省略する。
以下に、本実施形態の変形例について説明する。
図4は、実施形態2の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。図4に示すように、コンタクトホール231は、外部接続端子241の外側(TFT基板211の外周側)に配置されてもよい。
図5-1は、実施形態2の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。図5-2は、実施形態2の液晶表示装置の額縁部における構成の変形例を示す断面模式図であり、図5-1中のG-H線に沿った断面図である。なお、図5-1中、圧力の加わる導電性ビーズ281は破線で囲まれている。図5-1、図5-2に示すように、コンタクトホール231は、リジッドFPC270の隣接する配線271間に配置されてもよい。この場合も、熱圧着時においてコンタクトホール231内の膜厚が薄い部分の外部接続端子241に導電性ビーズ281を介して圧力が加わるのを防止することができる。
図6-1は、実施形態2の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。図6-2は、実施形態2の液晶表示装置の額縁部における構成の変形例を示す断面模式図であり、図6-1中のI-J線に沿った断面図である。図6-1、図6-2に示すように、コンタクトホール231は、TFT基板211を平面視したときに封止材255よりもTFT基板211の内側(TFT基板211の中心側)に配置されてもよい。すなわち、コンタクトホール231は、TFT基板211を平面視したときに液晶層内に位置する。これにより、外部接続端子241及び共通配線215の接触部分の信頼性を向上することができる。
図7-1は、実施形態2の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。図7-2は、実施形態2の液晶表示装置の額縁部における構成の変形例を示す断面模式図であり、図7-1中のK-L線に沿った断面図である。図7-1、図7-2に示すように、コンタクトホール231は、TFT基板211を平面視したときに封止材255に重なり、TFT基板211は、封止材255内に形成されたフォトスペーサ256を有してもよい。封止材255にはスペーサとしてガラス繊維が含有されることがあるが、狭額縁化や信頼性の向上をねらってコンタクトホール231を封止材255と重なるように配置した場合、コンタクトホール231内の膜厚が薄い部分の外部接続端子241がガラス繊維によって損傷し、接続不良等の不良が発生するおそれがある。一方、フォトスペーサ256は、フォトリソグラフィ法を用いて感光性樹脂又は非感光性樹脂をパターニングすることによって形成するものであるため、精密な位置制御が容易である。したがって、コンタクトホール231に重なるように封止材255を設けたとしても、スペーサとしてフォトスペーサ256を用いることによって、コンタクトホール231とフォトスペーサ256とが重ならないようにすることができる。以上のことから、本変形例によって、接続不良等の不良を抑制しつつ、狭額縁化や信頼性の向上が可能になる。
なお、本変形例において、コンタクトホール231は、全部が封止材255と重なってもよいし、一部が封止材255と重なってもよい。また、フォトスペーサ256は、CF基板側に形成してもよい。
また、本変形例は、半透過型の液晶表示装置であり、外部接続端子241と同じ構成で、反射透過両用型の画素電極265が形成されている。画素電極265は、反射部を構成する反射性導電膜を兼ねる下層導電膜266と透過部を構成する透明導電膜を兼ねる上層導電膜267が積層されたものである。下層導電膜266は、スパッタ法等で膜厚350nmのアルミニウム(Al)膜を成膜した後、フォトリソグラフィ法を用いてパターニングを行うことによって形成する。また、上層導電膜267は、スパッタ法等で膜厚100nmのIZO膜を成膜した後、フォトリソグラフィ法を用いてパターニングを行うことによって形成する。
図8-1は、実施形態2の液晶表示装置の額縁部における構成の変形例を示す断面模式図である。図8-2は、実施形態2の液晶表示装置の額縁部における構成の変形例を示す断面模式図であり、図8-1中のM-N線に沿った断面図である。図8-1、図8-2に示すように、コンタクトホール231は、TFT基板211を平面視したときに封止材255に重なり、TFT基板211は、封止材255の下に、より詳細には、少なくともにコンタクトホール231及び封止材255が重なる領域に絶縁膜257を有してもよい。また、封止材255にはスペーサとしてガラス繊維258が含有されている。これにより、コンタクトホール231に重なるように封止材255を設けたとしても、コンタクトホール231内の膜厚が薄い部分の外部接続端子241がガラス繊維258によって損傷し、接続不良等の不良が発生するのを抑制することができる。すなわち、この形態によっても、接続不良等の不良を抑制しつつ、狭額縁化や信頼性の向上が可能になる。
層間絶縁膜252を有機絶縁膜から形成した場合、絶縁膜257をCVD法により形成すると、有機絶縁膜がダメージを受けてしまう。そこで、絶縁膜257は、スパッタ法等の層間絶縁膜にダメージを与えない方法により形成されることが好ましい。絶縁膜257の材質としては、例えば、酸化シリコン(SiO等)が挙げられ、絶縁膜257は、例えば、スパッタ法を用いてSiO膜を形成した後、フォトリソグラフィ法によりパターンニングすることによって形成することができる。
また、絶縁膜257は、対向基板とのコンタクト部分を除く、封止材255の略全ての領域の下に配置されている。これにより、絶縁膜257の段差に起因してセル厚ムラが発生し、表示品位が低下するのを抑制することができる。
なお、本変形例において、コンタクトホール231は、全部が封止材255と重なってもよいし、一部が封止材255と重なってもよい。
図9~11は、実施形態2の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。図9に示すように、TFT基板211にはICチップ275が接続されてもよい。ICチップ275は、信号入力用バンプ276及び信号出力用バンプ277を有し、このバンプ276、277がICチップ275の接続端子(接続部)として機能している。ICチップ275は、COG(Chip On Glass)方式によってTFT基板211にベアチップ実装されている。
外部接続端子241は、信号入力用バンプ276及び信号出力用バンプ277に接続されるとともに、ACF280の外側まで引き出されている。そして、ACF280と重ならない領域で、コンタクトホール231を通して共通配線215に接続されている。これによっても、熱圧着時においてコンタクトホール231内の膜厚が薄い部分の外部接続端子241に導電性ビーズ281を介して圧力が加わるのを防止することができる。
コンタクトホール231は、信号入力用バンプ276及び信号出力用バンプ277とACF280との両方に重ならければよいので、図10に示すように、外部接続端子241は、ACF280とのみ重なるコンタクトホール231を通して共通配線215に接続されてもよい。
更に、図11に示すように、ICチップ275に重なる領域のうち、信号入力用バンプ276及び信号出力用バンプ277とACF280との両方が重なる領域を除く領域にコンタクトホール231を設け、この領域で、外部接続端子241と共通配線215とを接続してもよい。これにより、ICチップ275と重なる領域内に外部接続端子241を配置することができるので、より狭額縁化できる。
(実施形態3)
図12は、実施形態3の液晶表示装置の額縁部(表示領域外の外周部)の構成を示す平面模式図である。図13は、実施形態3の液晶表示装置の額縁部の構成を示す断面模式図であり、図13(a)は、図12中のP-Q線に沿った断面図であり、図13(b)は、図12中のR-S線に沿った断面図である。
本実施形態の液晶表示装置300は、図12、図13(a)及び(b)に示すように、表示装置用基板であるTFT基板311と、外部接続部品であるリジッドFPC370とが額縁部においてACF380により接続された構造を有する。
TFT基板311は、図13(a)及び(b)に示すように、額縁部において、絶縁基板321上に、ベースコート膜322と、半導体層323と、ゲート絶縁膜324と、第一配線層361と、層間絶縁膜351と、第二配線層362と、層間絶縁膜352と、第三配線層363と、透明導電層364とが絶縁基板321側からこの順に積層された構造を有する。
液晶表示装置300は、TFT基板311の他に、TFT基板311に対向配置されたCF基板を有する。CF基板は、絶縁基板上に、(1)遮光部材からなるブラックマトリクス、赤、緑及び青のカラーフィルタと、(2)オーバーコート層と、(3)透明導電膜からなる共通電極と、(4)配向膜とを絶縁基板側からこの順に備える。TFT基板311及びCF基板の外周部は、枠状に設けられた封止材により封止され、更に、TFT基板311及びCF基板の間には液晶材料が充填されている。リジッドFPC370は、TFT基板311及びCF基板が対向する領域よりも外側のTFT基板311上に配置されている。
リジッドFPC370は、基材372上に、互いに平行に並設された配線371が形成され、この配線371がリジッドFPC370の接続端子(接続部)として機能する。リジッドFPC370には、液晶コントローラ、電源IC等を構成する各種チップや、抵抗、コンデンサ等の電子部品が搭載されている。
TFT基板311上には、リジッドFPC370の配線371に対応し、互いに平行に一列に並設された外部接続端子341が形成されている。また、隣接する外部接続端子341間には、外部接続端子341と同じ層から形成された上層配線313が設けられている。上層配線313は、リジッドFPC370の配線371に重ならない領域に設けられている。
ACF380は、外部接続端子341を覆うように設けられ(図12中の太い点線よりも上側の領域)、外部接続端子341は、ACF380中の導電部材である導電性ビーズ(導電性微粒子)381を介してリジッドFPC370の配線371に接続されている。
外部接続端子341及び上層配線313は、第三配線層363及び透明導電層364の積層体を用いて形成され、リジッドFPC370の配線371及びACF380の重なる領域外に設けられた引き回し配線330を介して接続されている。引き回し配線330は、第一配線層361及び第二配線層362により形成されている。より詳細には、引き回し配線330の両端部は、第二配線層362により形成され、引き回し配線330の一方の端部は、層間絶縁膜352に設けられたコンタクトホール331を通して、層間絶縁膜352の上層に形成された外部接続端子341に接続され、引き回し配線330の他方の端部は、層間絶縁膜352に設けられたコンタクトホール332を通して、層間絶縁膜352の上層に形成された上層配線313に接続される。このように、引き回し配線330の両端部が配線接続部として機能する。
コンタクトホール331は、TFT基板311の内側に位置する外部接続端子341の端部に対応して同一軸上に設けられるとともに、ACF380と重ならない領域に設けられている。また、コンタクトホール331は、リジッドFPC370の配線371及びACF380が互いに重なり合う領域以外に配置され、外部接続端子341はそれぞれ、配線371及びACF380が互いに重なり合う領域以外で引き回し配線330のいずれかに接続されている。すなわち、外部接続端子341は、リジッドFPC370の配線371に接続されている部分(導電性ビーズ381に接触している部分)と、引き回し配線330に接続されている部分(引き回し配線330の配線接続部に接触している部分)とが別々に設けられている。そして、引き回し配線330に接続されている部分は、リジッドFPC370の配線371及びACF380の両方と重ならないように配置されている。
コンタクトホール332は、TFT基板311の内側に位置する上層配線313の端部に対応して同一軸上に設けられるとともに、ACF380と重ならない領域に設けられている。また、コンタクトホール332は、リジッドFPC370の配線371及びACF380が重なる領域以外に配置され、上層配線313はそれぞれ、配線371及びACF380が重なる領域以外で引き回し配線330のいずれかに接続されている。すなわち、上層配線313の引き回し配線330に接続されている部分は、配線371及びACF380の両方と重ならないように配置されている。
また、上層配線313は、層間絶縁膜352に設けられたコンタクトホール333を通して、層間絶縁膜352の下層に形成された下層配線である共通配線315のいずれかの配線接続部に接続される。共通配線315は、TFT基板311の外周、すなわち外部接続端子341の配列方向(図12中の左右方向)に沿って外部接続端子341の下を横切って並設され、TFT基板311に作り込まれた素子、例えば半導体素子、容量、抵抗に接続される。上記半導体素子は、通常、トランジスタ、より詳細には、TFTである。上層配線313は、TFT基板311を平面視したときに、共通配線315と略直交する。また、共通配線315は、信号を伝達する信号配線であり、共通配線315の一本一本は、2以上の素子、例えば半導体素子、容量、抵抗に接続され、共通の信号を供給する。これにより、リジッドFPC370から供給された各種信号は、外部接続端子341、引き回し配線330、上層配線313及び共通配線315を介して、TFT基板311上の各素子、例えば半導体素子、容量、抵抗に伝達される。なお、共通配線315は、半導体層、ゲート絶縁膜及びゲート電極がこの順に積層されたTFTのゲート電極に接続されてもよい。
コンタクトホール333は、ACF380と重なる領域に設けられている。しかしながら、コンタクトホール333は、リジッドFPC370の配線371及びACF380の両方が重なる領域以外に配置され、上層配線313はそれぞれ、配線371及びACF380が重なる領域以外で共通配線315のいずれかに接続されている。すなわち、上層配線313の共通配線315に接続されている部分は、リジッドFPC370の配線371及びACF380の両方と重ならないように配置されている。
引き回し配線330には、外部接続端子341よりもTFT基板311の内側に設けられたESD(静電放電)保護回路345が接続されている。更に、引き回し配線330は、層間絶縁膜352に設けられたコンタクトホール334を通して、第二配線層362により形成された共通配線316のいずれかに接続される。なお、ESD保護回路345は、第一配線層361により形成された各々のESD回路を繋ぐ共通配線327に接続されている。また、ESD保護回路345は、共通配線315や共通配線316等の共通配線と平行な同一軸上に設けられる。引き回し配線330のESD保護回路345に接続されるまでの部分は、第一配線層361から形成され、高抵抗領域339として機能する。
また、TFT基板311のリジッドFPC370に重なる領域には、TFT329や引き回し配線を含む回路ブロック346、347が直接作り込まれるとともに、TFT基板311の外部接続端子341よりも内側にも回路ブロック348が直接作り込まれている。回路ブロック346、347、348内には、ソースドライバやゲートドライバや電源回路が形成されている。TFT329は、図13(a)に示すように、半導体層323と、ゲート絶縁膜324と、第一配線層361からなるゲート電極325とを含み、半導体層323のソース・ドレイン領域には、層間絶縁膜351及びゲート絶縁膜324を貫通するコンタクトホールを介して、第二配線層362からなるソース・ドレイン配線328が接続されている。
また、回路ブロック348からは、第二配線層362から形成され、各画素に画像信号を伝送するソースライン326が延伸されている。その他、TFT基板311には、第二配線層362から形成され、電源配線として機能する共通配線317、318や、第三配線層363から形成され、電源配線として機能する共通配線319等が設けられている。
TFT基板311及びリジッドFPC370は、ACF380を介して熱圧着されることによって、ACF380に含まれる導電性ビーズ381により接続されるとともに、ACF380に含まれる熱硬化性樹脂等からなる接着成分382により固着される。
また、外部接続端子341と、それに対応するリジッドFPC370の配線371とには、熱圧着時に導電性ビーズ381を介して圧力が加わることになる。したがって、この圧力が加わる領域(配線371と導電性ビーズ381とが重なる領域)に、仮にコンタクトホール331を設けた場合、コンタクトホール331内に位置し、かつ通常、膜厚が薄くなってしまう部分の外部接続端子341にも圧力が加わってしまう。その結果、熱圧着時にこの部分の外部接続端子341が圧壊され、接続不良が生じるおそれがある。特に導電部材としてACF380に含まれる導電性ビーズ381を用いた場合、外部接続端子341が環状に切断され、頻繁に接続不良が発生することが懸念される。
それに対して、液晶表示装置300においては、コンタクトホール331は、TFT基板311を平面視したときにリジッドFPC370の配線371と導電性ビーズ381とが重なる領域以外に配置されている。したがって、熱圧着時に外部接続端子341の上面の比較的厚い部分のみに導電性ビーズ381を接触させ、熱圧着時においてコンタクトホール331内の膜厚が薄い部分の外部接続端子341に導電性ビーズ381を介して圧力が加わるのを防止することができる。その結果、外部接続端子341の圧壊に起因して、TFT基板311及びリジッドFPC370の間で接続不良が発生するのを抑制することができる。
なお、上層配線313は、リジッドFPC370の配線371に重ならない領域に設けられ、配線371に直接接続されないように配置されている。したがって、例え上層配線313上に導電性ビーズ381(ACF380)が重なっていたとしても、熱圧着時においてコンタクトホール333内の膜厚が薄い部分の上層配線313に導電性ビーズ381を介して圧力が加わることはない。
また、上層配線313は、引き回し配線330の配線接続部を介して外部接続端子341に電気的に導通されるとともにTFT基板311を平面視したときにリジッドFPC370に重なり、かつ外部接続端子341を構成する導電層と同一の導電層を含む。更に、上層配線313は、層間絶縁膜352のコンタクトホール333を通して下層配線である共通配線315に接続される。これにより、外部接続端子341及び共通配線315の間の電気経路(本実施形態では引き回し配線330)に、ESD保護回路345等の種々の回路を接続することができる。すなわち、狭額縁化しつつ、TFT基板311の高機能化が可能である。例えば、外部接続端子341及び上層配線313の間の電気経路に接続されたESD保護回路345を設けることにより、リジッドFPC370からのノイズや静電放電による半導体素子の劣化や破壊を抑制しつつ、リジッドFPC370からTFT基板311上の半導体素子に信号を供給することができる。
また、下層配線である共通配線315がTFTのゲート電極に接続された場合、通常、膜厚が薄いゲート絶縁膜はノイズや静電放電の影響を受けやすいため、半導体素子の劣化や破壊がより起こりやすい。したがって、外部接続端子341及び上層配線313に接続された共通配線315がTFTのゲート電極に電気的に導通される形態において、ESD保護回路345は、特に効果的に半導体素子の劣化や破壊を抑制することができる。共通配線315のそれぞれは、2以上の半導体素子に接続されることが好ましい。上記半導体素子は、通常、トランジスタ、より詳細には、TFTである。なお、共通配線315に接続されるTFTは、半導体層、ゲート絶縁膜及びゲート電極が絶縁基板側からこの順に積層されたトップゲート型であってもよいし、ゲート電極、ゲート絶縁膜及び半導体層が絶縁基板側からこの順に積層されたバック(ボトム)ゲート型であってもよい。
なお、電源配線として機能する共通配線317や共通配線318、共通配線319には、通常、ESD保護回路を接続する必要はない。
また、液晶表示装置300においては、上層配線313は、共通配線315と交差する。これにより、外部接続端子341と、外部接続端子341下の任意の共通配線315とを接続することができる。
更に、液晶表示装置300においては、上層配線313は、共通配線315に接続されるとともに、引き回し配線330は、共通配線316に接続される。すなわち、外部接続端子341及び上層配線313の間の電気経路には、共通配線315、316の内の少なくとも2つの配線が接続されている。これにより、同電位の信号を複数の共通配線315、316に伝達することができる。
また、共通配線316と交差する部分の引き回し配線330は、共通配線316より下層の第一配線層361により形成されている。すなわち、引き回し配線330は、2層以上の配線層にわたって形成され、外部接続端子341及び上層配線313は、2層以上の配線層を介して接続されている。これにより、引き回し配線330の上層に設けられた配線316を共通配線として利用することができる。
なお、コンタクトホール331、332、333、334の平面形状は特に限定されず、また、コンタクトホール331、332は、一つの孔のみから形成されてもよいし、コンタクトホール333、334は、複数の孔に分割されていてもよい。
また、ESD保護回路345は、外部接続端子341よりもTFT基板311の外周側に設けられてもよい。
また、実施形態3の液晶表示装置は、実施形態1の液晶表示装置と同様の製造方法を用いて作製することができるので、その製造方法についての説明は省略する。
以上、実施形態1~3を用いて本発明について説明したが、各実施形態は、本発明の趣旨を逸脱しない範囲で、適宜組み合わされてもよい。
また、実施形態1~3では液晶表示装置を例にして本発明について説明したが、本発明は、例えば有機ELディスプレイ、プラズマディスプレイ、無機ELディスプレイ等に対しても適用可能であり、複数の画素が配列された表示領域を有する表示装置で特に好適に用いられる。
また、額縁部に形成される回路ブロック(周辺回路)としては特に限定されず、トランスミッションゲート、ラッチ回路、タイミングジェネレータ、電源回路等によるインバータ等の回路を含むドライバ回路の他、バッファ回路、デジタル-アナログ変換回路(DAC回路)、シフトレジスタ、サンプリングメモリ等の回路等であってもよい。
更に、外部接続部品としては、能動素子、受動素子、受動素子が集積実装された組品、配線基板(回路基板)等の表示装置に組み合わされる部材であれば特に限定されない。能動素子としては、半導体集積回路(ICチップ)、大規模集積回路(LSIチップ)等の半導体素子が挙げられる。受動素子としては、抵抗、LED(Light Emitting Diode)、コンデンサ、センサ等が挙げられる。配線基板は、絶縁基板(基材)上及び/又は内に配線が設けられた電子部品であり、例えば、PWB(Printed Wiring Board)、FPC基板等のプリント基板やTCP(Tape Carrier Package)等が挙げられる。なお、PWBは、PCB(Printed Circuit Board)と呼ばれるものであってもよい。
そして、導電部材としては、TFT基板等の表示装置用基板と外部接続部品とを接続し得るものであれば特に限定されず、異方性導電膜や異方性導電ペースト等の異方性導電材料に含まれる導電性微粒子(導電性ビーズ)の他、半田を用いることもできる。
(比較形態1)
図14-1は、比較形態1の液晶表示装置の額縁部における構成を示す断面模式図である。図14-2は、比較形態1の液晶表示装置の額縁部における構成を示す断面模式図であり、図14-1中のT-U線に沿った断面図である。
本比較形態の液晶表示装置1100は、図14-1、図14-2に示すように、表示装置用基板であるTFT基板1111と、外部接続部品であるFPC基板1170とが額縁部においてACF1180により接続された構造を有する。
FPC基板1170は、基材1172上に、互いに平行に並設された配線1171が形成され、この配線1171がFPC基板1170の接続端子(接続部)として機能する。
TFT基板1111上には、FPC基板1170の配線1171に対応し、互いに平行に一列に並設された外部接続端子1141が形成されている。
ACF1180は、外部接続端子1141を覆うように設けられ、外部接続端子1141は、ACF1180中の導電部材である導電性ビーズ(導電性微粒子)1181を介してFPC基板170の配線1171に接続されている。
外部接続端子1141は、層間絶縁膜1152に設けられたコンタクトホール1131を通して、層間絶縁膜1152の下層に形成された下層配線である共通配線1115の一方の端部に位置する配線接続部に接続される。共通配線1115は、TFT基板1111の外周に沿って外部接続端子1141の下から外部接続端子1141がないTFT基板1111の他の額縁部に延伸され、TFT基板1111に作り込まれた半導体素子に接続される。上記半導体素子は、通常、トランジスタ、より詳細には、TFTである。
共通配線1115は、外部接続端子1141の下では、外部接続端子1141の配列方向に沿って並設されている。そして、コンタクトホール1131は、共通配線1115の延伸方向の共通配線1115の先端に対応して設けられるとともに、ACF1180と重なる領域に設けられている。また、コンタクトホール1131は、FPC基板1170の配線1171及びACF1180が重なる領域に配置され、外部接続端子1141はそれぞれ、FPC基板1170の配線1171及びACF1180が重なる領域で共通配線1115のいずれかに接続されている。すなわち、外部接続端子1141は、FPC基板1170の配線1171に接続されている部分(導電性ビーズ1181に接触している部分)と、共通配線1115に接続されている部分(共通配線1115の配線接続部に接触している部分)とが重なっている。そして、共通配線1115に接続されている部分は、FPC基板1170の配線1171及びACF1180の両方と重なるように配置されている。
TFT基板1111及びFPC基板1170は、ACF1180を介して熱圧着されることによって、ACF1180に含まれる導電性ビーズ1181により接続されるとともに、ACF1180に含まれる熱硬化性樹脂等からなる接着成分1182により固着される。
また、外部接続端子1141と、それに対応するFPC基板1170の配線1171とには、熱圧着時に導電性ビーズ1181を介して圧力が加わることになる。また、この圧力が加わる領域(配線1171と導電性ビーズ1181とが重なる領域)にコンタクトホール1131があるため、コンタクトホール1131内に位置し、かつ通常、膜厚が薄くなってしまう部分の外部接続端子1141にも圧力が加わってしまう。その結果、本比較形態の液晶表示装置においては、熱圧着時にこの部分の外部接続端子1141が圧壊され、接続不良が生じるおそれがある。特に導電部材としてACF1180に含まれる導電性ビーズ1181を用いた場合、外部接続端子1141が環状に切断され、頻繁に接続不良が発生することが懸念される。
図15は、比較形態1の液晶表示装置の額縁部における構成の変形例を示す平面模式図である。本変形例において、共通配線1115の配線接続部(共通配線1115の先端)は、共通配線1115の幅よりも大きく設定されている。また、コンタクトホール1131も上記比較形態の場合に比べて大きい。
現状の量産化技術の水準では、共通配線1115等の配線群の配線幅及び配線間隔(ライン アンド スペース)の微細化は、ドライエッチングを用いた微細加工技術において、2μm程度まで可能となっている。しかしながら、配線群の上層に設けられる層間絶縁膜1152として感光性有機絶縁膜を用い、フォトリソグラフィを行う場合、4μm程度の微細加工が限界となる。したがって、この配線群上に、外部接続端子1141に接続するためのコンタクトホール1131を形成するためには、コンタクトホール1131の位置制御精度、コンタクトホール1131の微細加工精度の点から、図15に示すように、配線群の配線幅よりもコンタクトホール1131を大きく形成する必要が生じる。また、配線群の延伸部分の上にコンタクトホール1131が配置されることから、各共通配線1115間の距離Bは、図14-1で示した場合の距離Aよりも大きくなってしまい、外部接続端子1141の下に配置できる配線数が減少してしまう。
なお、本願は、2008年11月26日に出願された日本国特許出願2008-301159号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
100、200、300:液晶表示装置
111、211、311:TFT基板
112:配線(下層配線)
115、215、315、316、317、318、319、327:共通配線
121、221、321:絶縁基板
122、322:ベースコート膜
123、323:半導体層
124、324:ゲート絶縁膜
125、325:ゲート電極
128、328:ソース・ドレイン電極
129、329:TFT
130、330:引き回し配線
131、132、133、231、331、332、333、334:コンタクトホール
141、142、143、241、341:外部接続端子
146、346、347、348:回路ブロック
151、152、252、351、352:層間絶縁膜
161、361:第一配線層
162、262、362:第二配線層
163、263、363:第三配線層
164、264、364:透明導電層
170、270、370:(リジッド)FPC170
171、271、371:配線(FPCの配線)
172、272、372:基材
175、275:ICチップ
176、276:信号入力用バンプ
177、277:信号出力用バンプ
180、280、380:ACF
181、281、381:導電性ビーズ(導電性微粒子)
182、282、382:接着成分
255:封止材
256:フォトスペーサ
257:絶縁膜
258:ガラス繊維
265:画素電極
266:下層導電膜
267:上層導電膜
313:上層配線
326:ソースライン
339:高抵抗領域
345:ESD(静電放電)保護回路

Claims (19)

  1. 外部接続端子及び前記外部接続端子の下を通る下層配線を有する表示装置用基板と、外部接続部品と、前記表示装置用基板及び前記外部接続部品を電気的に導通する導電部材とを備える表示装置であって、
    前記外部接続部品は、前記導電部材を介して前記外部接続端子に接続された接続部を有し、
    前記表示装置用基板は、前記外部接続端子の下層に形成された層間絶縁膜と、前記層間絶縁膜の下層に形成されるとともに前記層間絶縁膜の第一接続孔を通して前記外部接続端子に接続された配線接続部とを更に有し、
    前記第一接続孔は、前記表示装置用基板を平面視したときに前記接続部及び前記導電部材が重なる領域以外に配置される
    ことを特徴とする表示装置。
  2. 前記表示装置用基板は、前記配線接続部を介して前記外部接続端子に電気的に導通されるとともに前記表示装置用基板を平面視したときに前記外部接続部品に重なり、かつ前記外部接続端子を構成する導電層と同一の導電層を含む上層配線を更に有し、
    前記上層配線は、前記層間絶縁膜の第二接続孔を通して前記下層配線に接続され、
    前記第二接続孔は、前記表示装置用基板を平面視したときに前記接続部及び前記導電部材が重なる領域以外に配置されることを特徴とする請求項1記載の表示装置。
  3. 前記表示装置用基板は、前記外部接続端子及び前記上層配線の間の電気経路に接続された静電放電保護回路を更に有することを特徴とする請求項2記載の表示装置。
  4. 前記表示装置用基板は、半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された薄膜トランジスタを更に有し、
    前記下層配線は、前記ゲート電極に電気的に導通されることを特徴とする請求項3記載の表示装置。
  5. 前記表示装置用基板は、前記下層配線を含む複数の共通配線を有することを特徴とする請求項2~4のいずれかに記載の表示装置。
  6. 前記上層配線は、前記複数の共通配線と交差することを特徴とする請求項5記載の表示装置。
  7. 前記外部接続端子及び前記上層配線の間の電気経路には、前記複数の共通配線の内の少なくとも2つの配線が接続されることを特徴とする請求項5又は6記載の表示装置。
  8. 前記外部接続端子及び前記上層配線は、2層以上の配線層を介して接続されることを特徴とする請求項2~7のいずれかに記載の表示装置。
  9. 前記表示装置は、表示素子を封止する封止材を更に有することを特徴とする請求項1~8のいずれかに記載の表示装置。
  10. 前記第一接続孔は、前記表示装置用基板を平面視したときに前記接続部及び前記導電部材が重なる領域と前記封止材との間に配置されることを特徴とする請求項9記載の表示装置。
  11. 前記第一接続孔は、前記表示装置用基板を平面視したときに前記封止材よりも前記表示装置用基板の内側に配置されることを特徴とする請求項9記載の表示装置。
  12. 前記第一接続孔は、前記表示装置用基板を平面視したときに前記封止材に重なることを特徴とする請求項9記載の表示装置。
  13. 前記表示装置用基板は、前記封止材内に形成されたフォトスペーサを更に有することを特徴とする請求項12記載の表示装置。
  14. 前記表示装置用基板は、前記封止材の下に形成された絶縁膜を更に有することを特徴とする請求項12記載の表示装置。
  15. 前記絶縁膜は、前記封止材の略全ての領域の下に配置されることを特徴とする請求項14記載の表示装置。
  16. 前記導電部材は、導電性微粒子を含むことを特徴とする請求項1~15のいずれかに記載の表示装置。
  17. 前記表示装置用基板は、前記第一接続孔、前記外部接続端子、前記配線接続部及び前記下層配線を複数有し、
    前記複数の下層配線は、前記表示装置用基板を平面視したとき、前記複数の外部接続端子を横切って並走するとともに外側の下層配線から順に延伸方向に対して同一方向側に屈曲し、
    前記複数の配線接続部の各々は、前記複数の下層配線のいずれかの屈曲したその先の部分であることを特徴とする請求項1~16のいずれかに記載の表示装置。
  18. 前記複数の第一接続孔は、前記表示装置用基板を平面視したときに同一直線上に設けられることを特徴とする請求項17記載の表示装置。
  19. 外部接続端子及び前記外部接続端子の下を通る下層配線を有する表示装置用基板と、第一外部接続部品及び第二外部接続部品とを備える表示装置であって、
    前記第一外部接続部品及び前記第二外部接続部品は、前記下層配線を介して接続されるとともに、前記表示装置用基板の外周に沿って並置されることを特徴とする表示装置。
PCT/JP2009/062061 2008-11-26 2009-07-01 表示装置 WO2010061662A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
BRPI0920935A BRPI0920935A2 (pt) 2008-11-26 2009-07-01 dispositivo de video
JP2010540407A JP5192052B2 (ja) 2008-11-26 2009-07-01 表示装置
CN200980143922.5A CN102203841B (zh) 2008-11-26 2009-07-01 显示装置
US13/131,385 US8780310B2 (en) 2008-11-26 2009-07-01 Display device having higher-layer wiring that does not overlap connection portion
EP09828912A EP2352138A4 (en) 2008-11-26 2009-07-01 DISPLAY DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008301159 2008-11-26
JP2008-301159 2008-11-26

Publications (1)

Publication Number Publication Date
WO2010061662A1 true WO2010061662A1 (ja) 2010-06-03

Family

ID=42225543

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/062061 WO2010061662A1 (ja) 2008-11-26 2009-07-01 表示装置

Country Status (7)

Country Link
US (1) US8780310B2 (ja)
EP (1) EP2352138A4 (ja)
JP (1) JP5192052B2 (ja)
CN (1) CN102203841B (ja)
BR (1) BRPI0920935A2 (ja)
RU (1) RU2464647C1 (ja)
WO (1) WO2010061662A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014153493A (ja) * 2013-02-07 2014-08-25 Japan Display Inc 表示装置
JP2020098356A (ja) * 2020-02-03 2020-06-25 株式会社ジャパンディスプレイ Tft基板

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI438527B (zh) * 2010-11-05 2014-05-21 Innolux Corp 顯示面板
JP5530987B2 (ja) * 2011-08-09 2014-06-25 株式会社ジャパンディスプレイ 液晶表示装置
US8994677B2 (en) * 2012-07-03 2015-03-31 Innocom Technology (Shenzhen) Co., Ltd. Touch sensing structure
US9348182B2 (en) * 2012-11-08 2016-05-24 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP6186757B2 (ja) * 2013-03-06 2017-08-30 セイコーエプソン株式会社 電気光学装置及び電子機器
US9690149B2 (en) * 2013-09-09 2017-06-27 Sharp Kabushiki Kaisha Active matrix substrate and display device
KR20150029429A (ko) * 2013-09-10 2015-03-18 삼성디스플레이 주식회사 표시 패널 및 그의 제조 방법
CN104505050B (zh) * 2014-12-31 2017-02-01 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104777654B (zh) * 2015-05-08 2018-03-30 上海天马微电子有限公司 一种阵列基板及显示面板
US10978489B2 (en) * 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
WO2017204789A1 (en) * 2016-05-25 2017-11-30 Intel Corporation Package substrates with integral devices
US20180040638A1 (en) * 2016-08-05 2018-02-08 Innolux Corporation Display device
CN107039377B (zh) * 2017-06-16 2019-10-25 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN109273483B (zh) * 2017-07-17 2021-04-02 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置
US10923553B2 (en) * 2017-09-26 2021-02-16 Sharp Kabushiki Kaisha Display device
CN111133496B (zh) * 2017-09-29 2022-02-22 夏普株式会社 显示设备、显示设备的制造方法、显示设备的制造装置
WO2019175704A1 (ja) 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 電気モジュール、表示パネル、表示装置、入出力装置、情報処理装置、電気モジュールの作製方法
CN109031805A (zh) * 2018-08-22 2018-12-18 惠科股份有限公司 显示面板
JP7127510B2 (ja) * 2018-11-22 2022-08-30 セイコーエプソン株式会社 超音波素子、及び超音波装置
JP7237665B2 (ja) * 2019-03-11 2023-03-13 株式会社ジャパンディスプレイ 表示装置
US20220190075A1 (en) * 2019-03-20 2022-06-16 Sharp Kabushiki Kaisha Display device
CN111463220B (zh) * 2020-04-09 2022-11-25 深圳市华星光电半导体显示技术有限公司 阵列基板及显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282522A (ja) 1997-04-09 1998-10-23 Toshiba Electron Eng Corp 表示装置
JPH1124094A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002258768A (ja) * 2001-03-02 2002-09-11 Seiko Epson Corp 電気光学装置、その製造方法および電子機器
JP2004347822A (ja) * 2003-05-21 2004-12-09 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2006146040A (ja) * 2004-11-24 2006-06-08 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
JP2006215480A (ja) * 2005-02-07 2006-08-17 Casio Comput Co Ltd トランジスタアレイパネル
JP2006309161A (ja) * 2005-03-29 2006-11-09 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2008058864A (ja) * 2006-09-04 2008-03-13 Seiko Epson Corp 電気光学装置及び電子機器
JP2008301159A (ja) 2007-05-31 2008-12-11 Omron Corp ネットワーク間仲介装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3010800B2 (ja) 1991-07-16 2000-02-21 日本電気株式会社 液晶表示装置及び液晶表示パネル
RU2008713C1 (ru) * 1992-03-04 1994-02-28 Малое научно-производственное объединение "ЭЛО" Цветная жидкокристаллическая дисплейная панель с активной матрицей
RU2141698C1 (ru) * 1993-11-04 1999-11-20 Микроэлектроникс энд Компьютер Текнолоджи Корпорейшн Способ изготовления систем дисплея с плоским экраном и компонентов
US5835177A (en) 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
US6275278B1 (en) * 1996-07-19 2001-08-14 Hitachi, Ltd. Liquid crystal display device and method of making same
JPH10161149A (ja) 1996-12-05 1998-06-19 Toshiba Corp 表示装置用アレイ基板の製造方法
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP3956572B2 (ja) * 2000-03-13 2007-08-08 セイコーエプソン株式会社 液晶装置用基板の製造方法
KR100390456B1 (ko) 2000-12-13 2003-07-07 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
KR100685946B1 (ko) 2001-03-02 2007-02-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
KR100685948B1 (ko) * 2001-12-14 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP2006178426A (ja) 2004-11-24 2006-07-06 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
JP5101161B2 (ja) * 2006-06-21 2012-12-19 三菱電機株式会社 表示装置
KR101304412B1 (ko) 2007-01-24 2013-09-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP5125632B2 (ja) * 2008-03-10 2013-01-23 セイコーエプソン株式会社 実装構造体および電気光学装置
US20110205716A1 (en) 2008-11-19 2011-08-25 Hiroyuki Moriwaki Circuit substrate, display panel and display device
RU2465656C1 (ru) 2008-12-05 2012-10-27 Шарп Кабусики Кайся Подложка для устройства отображения и устройство отображения

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282522A (ja) 1997-04-09 1998-10-23 Toshiba Electron Eng Corp 表示装置
JPH1124094A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002258768A (ja) * 2001-03-02 2002-09-11 Seiko Epson Corp 電気光学装置、その製造方法および電子機器
JP2004347822A (ja) * 2003-05-21 2004-12-09 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2006146040A (ja) * 2004-11-24 2006-06-08 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
JP2006215480A (ja) * 2005-02-07 2006-08-17 Casio Comput Co Ltd トランジスタアレイパネル
JP2006309161A (ja) * 2005-03-29 2006-11-09 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2008058864A (ja) * 2006-09-04 2008-03-13 Seiko Epson Corp 電気光学装置及び電子機器
JP2008301159A (ja) 2007-05-31 2008-12-11 Omron Corp ネットワーク間仲介装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2352138A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014153493A (ja) * 2013-02-07 2014-08-25 Japan Display Inc 表示装置
US9690125B2 (en) 2013-02-07 2017-06-27 Japan Display Inc. Display device
JP2020098356A (ja) * 2020-02-03 2020-06-25 株式会社ジャパンディスプレイ Tft基板
JP7027470B2 (ja) 2020-02-03 2022-03-01 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
BRPI0920935A2 (pt) 2019-09-24
RU2464647C1 (ru) 2012-10-20
JP5192052B2 (ja) 2013-05-08
JPWO2010061662A1 (ja) 2012-04-26
EP2352138A1 (en) 2011-08-03
US8780310B2 (en) 2014-07-15
CN102203841B (zh) 2014-01-22
CN102203841A (zh) 2011-09-28
EP2352138A4 (en) 2012-07-11
US20110234964A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
JP5192052B2 (ja) 表示装置
JP5102878B2 (ja) 表示装置用基板及び表示装置
US9568795B2 (en) Liquid crystal display device
US8330893B2 (en) Active matrix substrate and display device equipped with the same
JP5043202B2 (ja) 回路基板、表示パネル及び表示装置
WO2010035543A1 (ja) 回路基板及び表示装置
US20070002199A1 (en) Liquid crystal display device and method for manufacturing the same
US9595544B2 (en) Thin film transistor substrate and display device
US8436358B2 (en) Image display device and manufacturing method thereof
US8436372B2 (en) Display device
KR20040086926A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US20110242476A1 (en) Liquid crystal display panel and liquid crystal display
KR20060093573A (ko) 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법
WO2009110136A1 (ja) 表示装置用基板、その製造方法、表示装置、多層配線の形成方法及び多層配線基板
JP5201298B2 (ja) 液晶表示装置およびその製造方法
JP3747828B2 (ja) 電気光学装置及びその製造方法
JP5560227B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
JP2008122504A (ja) 表示装置とその製造方法
JP2008083328A (ja) 液晶装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980143922.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09828912

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010540407

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1524/KOLNP/2011

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 2009828912

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13131385

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2011126206

Country of ref document: RU

ENP Entry into the national phase

Ref document number: PI0920935

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20110526