WO2010058662A1 - 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ - Google Patents

有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ Download PDF

Info

Publication number
WO2010058662A1
WO2010058662A1 PCT/JP2009/067627 JP2009067627W WO2010058662A1 WO 2010058662 A1 WO2010058662 A1 WO 2010058662A1 JP 2009067627 W JP2009067627 W JP 2009067627W WO 2010058662 A1 WO2010058662 A1 WO 2010058662A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film transistor
organic thin
manufacturing
organic
Prior art date
Application number
PCT/JP2009/067627
Other languages
English (en)
French (fr)
Inventor
斉一 都築
潤 山田
Original Assignee
コニカミノルタホールディングス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コニカミノルタホールディングス株式会社 filed Critical コニカミノルタホールディングス株式会社
Priority to JP2009552945A priority Critical patent/JP4561934B2/ja
Priority to US13/129,250 priority patent/US8420465B2/en
Publication of WO2010058662A1 publication Critical patent/WO2010058662A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Definitions

  • the present invention relates to an organic thin film transistor manufacturing method and an organic thin film transistor.
  • TFT thin film transistor
  • organic TFTs TFTs using organic materials
  • Organic materials have a wider choice of materials than inorganic materials, and the manufacturing process of organic TFTs uses processes with excellent productivity such as printing and coating instead of the vacuum process and high temperature process described above. Cost can be reduced.
  • organic TFTs may be formed on, for example, plastic film substrates having poor heat resistance, and are expected to be applied in various fields.
  • Patent Literature a technique in which a partition called a bank is formed around the periphery of a region to be coated using photolithography to prevent the discharged ink from flowing out of the region to be coated.
  • Ink Solvent The organic semiconductor material usually has low solubility, and even a precursor-type material with enhanced solubility can be dissolved only in the organic solvent. Organic solvents have weak intermolecular interactions and generally have low surface tension compared to water (73 mN / m).
  • the surface tension of the organic solvent is, for example, methanol: 23 mN / m, ethanol: 23 mN / m, isopropyl alcohol: 21 mN / m, acetone: 23 mN / m, benzene: 29 mN / m, n-hexane: 18 mN / m, n- Pentane: 16 mN / m, monomethyl ether acetate (PGMEA): 24 mN / m, anisole: 33 mN / m, and the like.
  • PMEA monomethyl ether acetate
  • the solubility of the organic semiconductor material is usually less than 1% and at most about several percent. For this reason, in order to ensure the required film thickness, it is necessary to apply a large amount of ink. As a result, it is not easy to prevent outflow by the bank.
  • the channel region in which the organic semiconductor film is formed has a short side of about 30 ⁇ m ⁇ long side of about 100 ⁇ m, usually a short side of about 10 ⁇ m ⁇ long side of about 30 ⁇ m.
  • the size of ink droplets ejected by the ink jet method is 10 to 20 ⁇ m ⁇ . For this reason, considering the ink droplet landing accuracy and the channel pattern accuracy, the ink droplet spreads on the bank after landing on the channel region. That is, it is difficult to prevent the bank from leaking out.
  • Patent Document 2 a method is known in which the shape of the bank is devised so that an opening is formed in the channel region and the ink guide region extending outward from the channel region, and the ink is guided to the channel region through the ink guide region.
  • Patent Document 2 has a problem that even if the ink can be guided to the channel region, the inflow to the region where the ink should not leak cannot be suppressed.
  • the present invention has been made in view of the above problems, and provides an organic TFT manufacturing method and an organic TFT capable of suppressing leakage of ink to unnecessary areas and obtaining excellent characteristics and high reliability. For the purpose.
  • a method for producing an organic thin film transistor comprising: Forming a source electrode and a drain electrode on the base member; A bank layer having an opening in a channel region between the source electrode and the drain electrode and a predetermined region of the base member and having a groove surrounding the opening in the periphery of the opening of the predetermined region is formed. Process, And a step of dropping an organic semiconductor solution into an opening of the bank layer formed in the channel region to form an organic semiconductor film.
  • the predetermined region is a region in which a connection terminal portion extended from the source electrode or the drain electrode is disposed. Production method.
  • the organic thin film transistor has a bottom gate structure, The organic thin film transistor according to any one of 1 to 7, wherein the base member includes a substrate, a gate electrode provided on the substrate, and a gate insulating film covering the gate electrode. Production method.
  • a wiring pattern is formed under the gate insulating film, the surface of the gate insulating film is partially raised by the thickness of the wiring pattern, and the surface of the bank layer formed on the gate insulating film is partially 9.
  • the organic thin film transistor has a top gate structure, 7.
  • the present invention even when the ink dripped into the channel region flows out beyond the bank, the inflow of the ink into the predetermined region is prevented by the groove formed at the peripheral edge of the predetermined region where the ink should not leak. Is prevented. As a result, an organic TFT capable of obtaining excellent characteristics and high reliability can be manufactured.
  • FIG. 1A to FIG. 1G are schematic cross-sectional views showing the outline of the manufacturing process of the bottom gate type organic TFT 1.
  • the gate electrode G is formed on the substrate P (FIG. 1A).
  • a material for the substrate P polyimide, polyamide, polyethylene tephthalol (PET), polyethylene naphthalate (PEN), polyester sulfone (PES), glass, or the like can be used.
  • the gate electrode G can be formed by forming a gate electrode material on the substrate P using a sputtering method, vapor deposition, or the like and then patterning the material using a photolithography method.
  • a sputtering method vapor deposition, or the like
  • the material of the gate electrode G Al, Au, Ag, Pt, Pd, Cu, Cr, Mo, In, Zn, Mg, etc., alloys or oxides containing these, or organic conductors such as carbon nanotubes, etc. Can be used.
  • a gate insulating film IF is formed (FIG. 1B).
  • a method for forming the gate insulating film IF sputtering, vapor deposition, CVD, or the like can be used.
  • a material of the gate insulating film IF inorganic oxides such as silicon oxide, aluminum oxide, tantalum oxide, and titanium oxide, and inorganic nitrides such as silicon nitride and aluminum nitride can be used.
  • polyimide, polyamide, polyester, polyacrylate, photo-curing polymer of photo radical polymerization, photo cation polymerization, copolymer containing acrylonitrile component, organic compound such as polyvinyl phenol, polyvinyl alcohol, novolac resin, cyanoethyl pullulan Etc. can also be used.
  • the source electrode S and the drain electrode D are formed (FIG. 1C).
  • the substrate P on which the gate insulating film IF is formed it can be formed by using a photolithography method, various printing methods, a droplet coating method, or the like in the same manner as the method for forming the gate electrode G described above.
  • the electrode material for the source electrode S and the drain electrode D the same electrode material as that for the gate electrode G can be used.
  • FIG. 1 (d-1), FIG. 1 (d-2) is a schematic plan view of FIG. 1 (d-1), and FIG. 1 (d-1) shows a cross section taken along the line ABA 'of FIG. 1 (d-2).
  • the bank layer BK can be formed by forming a bank material using a spin coating method and then patterning it using a photolithography method.
  • a bank agent having liquid repellency with respect to the organic semiconductor solution (ink) IK can be used as Specifically, an acrylic resin, a polyimide resin, an epoxy resin or the like that is insoluble in the solvent of the ink IK can be used as a suitable bank agent.
  • an opening BKa and an opening BKb are formed in a channel region between the source electrode S and the drain electrode D and a region corresponding to the connection terminal portion Da provided extending from the drain electrode D, respectively. Further, a groove BKc surrounding the opening BKb is formed at the periphery of the opening BKb formed in the region corresponding to the connection terminal portion Da. The operation of the groove BKc will be described later.
  • an organic semiconductor film SF is formed (FIG. 1E).
  • a method for forming the organic semiconductor film SF it is possible to form the organic semiconductor film SF by ejecting the ink IK into the opening BKa of the bank layer BK formed in the channel region using an ink jet method.
  • a polycyclic aromatic compound, a conjugated polymer, or the like can be used, but is not particularly limited.
  • a polymer material, an oligomer, or a low-molecular material may be used, and a material in which molecules are regularly arranged by intermolecular interaction to form a crystal after film formation is particularly preferable.
  • Pentacene, porphyrin, phthalocyanine, oligothiophene, oligophenylene, polythiophene, polyphenylene, and derivatives thereof can be used.
  • pentacene 6,13-bis (triisopropylsilylethynyl) pentacene, tetrabenzoporphyrin, poly (3-hexylthiophene), or the like can be used.
  • a passivation film PF is formed to block and protect the organic semiconductor film SF from the external atmosphere (FIG. 1 (f)).
  • the passivation film PF is formed so as to cover a region other than the opening BKb of the bank layer BK.
  • a material for the passivation film PF SiO 2 , SiN, or the like can be used.
  • a method for forming the passivation film PF a sputtering method can be used. However, since a vacuum apparatus is required and the cost is increased, it is preferable to use an atmospheric pressure plasma method.
  • the atmospheric pressure plasma method can form a high-density thin film, it is suitable for forming a passivation film PF that functions as a protective layer for the organic semiconductor film SF.
  • the passivation film PF is not always necessary, and is appropriately formed according to the material of the organic semiconductor film SF.
  • the organic TFT 1 is completed as described above.
  • a pixel electrode E is formed on the completed organic TFT 1 (FIG. 1 (g)) to obtain an organic TFT array 1A.
  • the pixel electrode E is connected to the connection terminal portion Da provided extending from the drain electrode D through the opening BKb formed in the bank layer BK.
  • the pixel electrode material can be deposited using a sputtering method and then formed using a photolithography method. It can also be formed by direct patterning using the IJ method, printing method or the like.
  • ITO or the like can be used as a material of the pixel electrode E.
  • FIG. 2A and FIG. 2B are schematic sectional views of the periphery of the groove BKc for explaining the operation of the groove BKc.
  • the unevenness of the surface of the bank layer BK makes the ink IK wet and spread faster.
  • the surface shape of the bank layer BK changes in the direction in which the contact angle of the ink IK stands at the stepped portion due to the unevenness of the bank layer BK, the ink IK is temporarily pinned at the changed portion.
  • bank agents having special surface lyophobic properties and cross-sectional lyophilic properties
  • the usual bank agents generally have lyophobic properties (due to the material)
  • the cross section also has the same contact angle as the surface.
  • the ink IK that has been wetted on the surface of the bank layer BK (FIG. 2A) reaches the side wall (groove BKc) of the bank layer BK (FIG. 2B), and has the same contact angle ⁇ 1 with respect to the side wall. Try to touch with.
  • the surface of the bank layer BK is bent in the direction away from the ink IK by the groove BKc, the apparent contact angle is increased by the bent angle ⁇ 2, and the liquid repellency is improved.
  • the ink IK can be pressed into a more desired region.
  • the angle ⁇ 2 can be increased, so that a greater effect can be obtained.
  • the groove BKc is an opening through which the base member is exposed, but may be a recess. Even in this case, the same effect can be obtained. Further, a plurality of grooves BKc may be provided so as to surround the opening BKb. In this case, a greater effect can be obtained.
  • the trench BKc is formed by patterning using a photolithography method.
  • a bus line or the like is provided under the gate insulating film IF.
  • the used wiring pattern BL is formed, the surface of the gate insulating film IF is partially raised by the thickness of the wiring pattern BL, and the surface of the bank layer BK formed on the gate insulating film IF is partially raised.
  • the groove BKc may be formed by forming (the raised portion BKt).
  • the groove BKc can be easily formed simply by providing a new wiring pattern BL on an existing bus line without using a photolithography method, so that the manufacturing process can be simplified and the cost can be reduced. Can do.
  • the groove BKc is formed by using the above-described photolithography method and the method using the wiring pattern BL in combination. May be. A synergistic effect can be exhibited even when one method cannot obtain a sufficient effect.
  • the opening BKb and the opening BKb are respectively provided in the channel region and the region corresponding to the connection terminal portion Da, and the opening BKb is provided at the periphery of the opening BKb.
  • the bank layer BK having the groove BKc surrounding the BK is formed, and the ink IK is dropped into the opening BKa of the bank layer BK formed in the channel region to form the organic semiconductor film SF.
  • the element configuration of the organic TFT is not particularly limited, and may be a top gate type.
  • the bank layer BK may be formed on the substrate P on which the source electrode S and the drain electrode D are formed, as shown in FIG.
  • a photosensitive resist is applied to a soda lime glass substrate (FIG. 1 (a): substrate P) for STN liquid crystal on which a SiO 2 / Cr film is sputtered, and then a photo having a pattern of the gate electrode G
  • the resist layer having the shape of the gate electrode G was formed by exposing and developing through a mask. After removing the Cr film in a region other than where the resist layer was formed by immersing in an etching solution such as a nitrate cerium ammonium solution, the resist layer was removed to form a gate electrode G (FIG. 1A). ).
  • a photosensitive organic insulating film was formed to form a gate insulating film IF having a thickness of 500 nm (FIG. 1B).
  • a Cr film was formed in this order with a thickness of 5 nm and Au with a thickness of 50 nm.
  • ultrasonic cleaning was performed with dimethylformamide at room temperature to remove the unnecessary lift-off resist, and the source electrode S and the drain electrode D were formed (FIG. 1C).
  • the distance between the source electrode S and the drain electrode D, which is the channel length, was 10 ⁇ m, and the channel width was 100 ⁇ m.
  • a commercially available liquid repellent bank agent (manufactured by Nissan Chemical Co., Ltd .: NPAR-502) is spin-coated. After that, a bank layer BK was formed by patterning using a photolithography method (FIG. 1D).
  • openings BKa having a size of 20 ⁇ m ⁇ 100 ⁇ m were provided at a pitch of 141 ⁇ m in the channel region. Further, an opening BKb having a size of 10 ⁇ m ⁇ 10 ⁇ m was provided in a region corresponding to the connection terminal portion Da provided extending from the drain electrode D. Further, a groove BKc surrounding the opening BKb was provided at a position 5 ⁇ m away from the opening BKb. The center of the channel region and the center position of the connection terminal portion Da are arranged in a staggered manner.
  • the organic TFT 1 thus completed was observed with an optical microscope and an AFM (manufactured by Keyence Corporation). As a result, the ink IK did not enter the connection terminal portion Da extended from the drain electrode D. It was confirmed that the organic semiconductor film SF having an average film thickness of 50 nm was accurately formed in the channel region.

Abstract

　本発明は、不要な領域へのインクの漏れ込みを抑え、優れた特性と高い信頼性を得ることができる有機ＴＦＴの製造方法、及び有機ＴＦＴを提供する。下地部材の上に、ソース電極とドレイン電極を形成する工程と、ソース電極とドレイン電極との間のチャネル領域と、下地部材の所定の領域とに開口を有するとともに、所定の領域の開口の周縁に開口を囲む溝を有するバンク層を形成する工程と、チャネル領域に形成されたバンク層の開口に有機半導体溶液を滴下して有機半導体膜を成膜する工程と、を有する。

Description

有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ
　本発明は、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタに関する。
　近年、基板上に薄膜トランジスタ（以下、ＴＦＴとも記す）を形成する技術が大幅に進歩し、特にアクティブマトリクス型の大画面表示装置の駆動素子への応用開発が進められている。現在実用化されているＴＦＴは、ａ－Ｓｉやｐｏｌｙ－ＳｉといったＳｉ系の無機材料で製造されているが、このような無機材料を用いたＴＦＴの製造においては、真空プロセスや高温プロセスを必要とし、製造コストに大きく影響を及ぼしている。
　そこで、このような問題に対応する為、近年、有機材料を用いたＴＦＴ（以下、有機ＴＦＴとも記す）が種々検討されている。有機材料は無機材料に比べ、材料の選択肢が広く、また、有機ＴＦＴの製造工程においては、前述の真空プロセス、高温プロセスに代わり、印刷、塗布といった生産性に優れたプロセスが用いられる為、製造コストを抑えることができる。さらに、有機ＴＦＴは、耐熱性の乏しい、例えばプラスティックフィルム基板等にも形成することができる可能性があり、多方面への応用が期待されている。
　有機半導体材料の塗布方法としては、有機半導体材料を溶解した溶液（以下、インクとも記す）を直接塗布するインクジェット法、ディスペンサ法等の液滴塗布技術が知られている。これらの技術は、１．真空プロセスが不要、２．材料の浪費がない、３．直接パターニングできる為、フォトリソグラフィー法と比べてエッチング工程が不要、といった利点がある。これにより、製造コストを抑えることができ、多方面で鋭意研究が行われている。
　ところで、このような有機ＴＦＴにおいて、優れた電気特性と高い信頼性を得る為には、有機半導体膜を適正な膜厚で所定の位置に精度良く形成する必要がある。しかしながら、有機ＴＦＴの有機半導体膜を前述のインクジェット法やディスペンサ法等を用いて形成する際、吐出されたインクが乾燥し固形化する前に基板の表面状態や雰囲気等の影響により濡れ広がり、不要な領域まで到達する場合がある。この為、パターニング不良や充分な膜厚が得られないといった問題があり、有機ＴＦＴの良好な特性が得られないといった問題があった。
　そこで、このような問題に対応する為に種々の技術が検討されている。例えば、フォトリソグラフィー法を用いて、被塗布領域の周縁にバンクと呼ばれる隔壁を形成し、吐出されたインクの被塗布領域外への流出を防止するようにした技術が知られている（特許文献１参照）。
　しかしながら、特許文献１に記載されているようなバンクにおいては、以下のような理由により、吐出されたインクの被塗布領域外への流出防止効果は充分ではなかった。
　１．インク溶媒
　有機半導体材料は、通常、溶解性が低く、溶解性を高めた前駆体形の材料でも有機溶媒にしか溶解しない。有機溶媒は、水（７３ｍＮ／ｍ）に比べて分子間の相互作用が弱く、一般に表面張力が低い。有機溶媒の表面張力は、例えば、メタノール：２３ｍＮ／ｍ、エタノール：２３ｍＮ／ｍ、イソプロピルアルコール：２１ｍＮ／ｍ、アセトン：２３ｍＮ／ｍ、ベンゼン：２９ｍＮ／ｍ、ｎ－ヘキサン：１８ｍＮ／ｍ、ｎ－ペンタン：１６ｍＮ／ｍ、モノメチルエーテルアセテート（ＰＧＭＥＡ）：２４ｍＮ／ｍ、アニソール：３３ｍＮ／ｍ等である。この為、有機溶媒を用いる有機半導体材料のインクは、バンクに対しても濡れ易く、流出を規制するのは容易ではない。
　２．インク濃度
　有機半導体材料の溶解度は、通常１％未満、濃くとも数％程度である。この為、必要な膜厚を確保する為には、多量のインクを塗布する必要がある。その結果、バンクにより流出を防止するのは容易ではない。
　３．インク塗布領域
　有機半導体膜が形成されるチャネル領域は、大きくとも短辺３０μｍ×長辺１００μｍ程度、通常は短辺１０μｍ×長辺３０μｍ程度である。一方、インクジェット法により吐出されるインク液滴の大きさは、１０～２０μｍΦである。この為、インク液滴の着弾精度やチャネルのパターン精度などを考慮すると、インク液滴は、チャネル領域に着弾した後、バンクの上に広がることになる。すなわち、バンクにより流出を防止するのは困難である。
　そこで、バンクの形状を工夫し、チャネル領域とチャネル領域から外側に延長されたインク案内領域に開口を形成した形状とし、インクをインク案内領域を介してチャネル領域に案内する方法が知られている（特許文献２）。
特許第３６９２５２４号公報 特開２００７－１４２４３５号公報
　しかしながら、特許文献２に開示されている方法では、インクをチャネル領域へ案内することはできても、インクが漏れ込んではならない領域への流入を抑えることはできないという問題がある。
　例えば、有機ＴＦＴを備えた表示装置においては、マルチＴＦＴ化、ＴＦＴと画素電極の多層化等などが必要であり、上下の層にそれぞれ配置された所定の電極を接続する為のコンタクトホールが形成されている場合がある。このようなコンタクトホールにインクが漏れ込み付着すると接続不良が発生し、良好な表示画像が得られないといった問題がある。そこで、このようなインクが漏れ込んではならない領域への流入を抑える技術が要望されている。
　本発明は、上記課題を鑑みてなされたもので、不要な領域へのインクの漏れ込みを抑え、優れた特性と高い信頼性を得ることができる有機ＴＦＴの製造方法、及び有機ＴＦＴを提供することを目的とする。
　上記目的は、下記の１から１１の何れか１項に記載の発明によって達成される。
　１．有機薄膜トランジスタの製造方法であって、
下地部材の上に、ソース電極とドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間のチャネル領域と、前記下地部材の所定の領域とに開口を有するとともに、前記所定の領域の開口の周縁に前記開口を囲む溝を有するバンク層を形成する工程と、
前記チャネル領域に形成された前記バンク層の開口に有機半導体溶液を滴下して有機半導体膜を成膜する工程と、を有することを特徴とする有機薄膜トランジスタの製造方法。
　２．前記有機半導体溶液は、インクジェット法を用いて滴下されることを特徴とする前記１に記載の有機薄膜トランジスタの製造方法。
　３．前記バンク層の材料は、前記有機半導体溶液に対して撥液性を有することを特徴とする前記１または２に記載の有機薄膜トランジスタの製造方法。
　４．前記溝は、複数形成されることを特徴とする前記１から３の何れか１項に記載の有機薄膜トランジスタの製造方法。
　５．前記所定の領域は、前記ソース電極または前記ドレイン電極から延長されて設けられた接続端子部が配された領域であることを特徴とする前記１から４の何れか１項に記載の有機薄膜トランジスタの製造方法。
　６．前記所定の領域に形成された前記バンク層の開口を通じて前記接続端子部と接続される画素電極を形成する工程をさらに備えたことを特徴とする前記５に記載の有機薄膜トランジスタの製造方法。
　７．前記有機半導体膜の上にパッシベーション層を形成する工程をさらに備えたことを特徴とする前記１から６の何れか１項に記載の有機薄膜トランジスタの製造方法。
　８．前記有機薄膜トランジスタは、ボトムゲート構造であり、
前記下地部材は、基板と、当該基板上に設けられたゲート電極と、当該ゲート電極を覆うゲート絶縁膜とを備えることを特徴とする前記１から７の何れか１項に記載の有機薄膜トランジスタの製造方法。
　９．前記ゲート絶縁膜の下に配線パターンを形成し、該配線パターンの厚みにより前記ゲート絶縁膜の表面を部分的に隆起させて、前記ゲート絶縁膜の上に形成された前記バンク層の表面を部分的に隆起させることで、前記溝を形成することを特徴とする前記８に記載の有機薄膜トランジスタの製造方法。
　１０．前記有機薄膜トランジスタは、トップゲート構造であり、
前記下地部材は、基板であることを特徴とする前記１から６の何れか１項に記載の有機薄膜トランジスタの製造方法。
　１１．前記１から１０の何れか１項に記載の有機薄膜トランジスタの製造方法を用いて製造されたことを特徴とする有機薄膜トランジスタ。
　本発明によれば、チャネル領域に滴下されたインクがバンクを超えて流出した場合でも、インクが漏れ込んではならない所定の領域の周縁に形成された溝により、所定の領域へのインクの流入が防止される。その結果、優れた特性と高い信頼性を得ることができる有機ＴＦＴを製造することができる。
本発明の実施形態に係るボトムゲート型の有機ＴＦＴの製造工程を示す断面模式図および平面模式図である。 バンク層の作用を説明する断面模式図である。 本発明の実施形態に係るトップゲート型の有機ＴＦＴの概略構成を示す断面模式図である。 溝形成方法の別の例を示す断面模式図である。
　以下図面に基づいて、本発明に係る有機ＴＦＴの製造方法、及び有機ＴＦＴの実施の形態を説明する。尚、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限られない。
　本発明に係る実施形態の１つであるボトムゲート型の有機ＴＦＴの製造方法を図１を用いて説明する。図１（ａ）～図１（ｇ）は、ボトムゲート型の有機ＴＦＴ１の製造工程の概要を示す断面模式図である。
　最初に、基板Ｐの上にゲート電極Ｇを形成する（図１（ａ））。基板Ｐの材料としては、ポリイミドやポリアミド、ポリエチレンテフタノール（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエステルスルホン（ＰＥＳ）、ガラス等を用いることができる。
　ゲート電極Ｇの形成方法としては、基板Ｐの上にスパッタ法、蒸着等を用いてゲート電極材料を成膜した後、フォトリソグラフィー法を用いてパターン化することで形成することができる。ゲート電極Ｇの材料としては、Ａｌ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｃｕ、Ｃｒ、Ｍｏ、Ｉｎ、Ｚｎ、Ｍｇ等やこれらを含む合金または酸化物等、またはカーボンナノチューブ等の有機導電体等を用いることができる。
　次に、ゲート絶縁膜ＩＦを成膜する（図１（ｂ））。ゲート絶縁膜ＩＦの成膜方法としては、スパッタ法、蒸着、ＣＶＤ法等を用いることができる。ゲート絶縁膜ＩＦの材料としては、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン等の無機酸化物や、窒化ケイ素、窒化アルミニウム等の無機窒化物を用いることができる。あるいは、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、アクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、シアノエチルプルラン等の有機化合物等も用いることができる。
　次に、ソース電極Ｓおよびドレイン電極Ｄを形成する（図１（ｃ））。ゲート絶縁膜ＩＦが成膜された基板Ｐを洗浄後、前述のゲート電極Ｇの形成方法と同様に、フォトリソグラフィー法や、種々の印刷法や液滴塗布法等を用いて形成することができる。ソース電極Ｓおよびドレイン電極Ｄの電極材料としては、ゲート電極Ｇの場合と同様の電極材料を用いることができる。
　次に、バンク層ＢＫを形成する（図１（ｄ－１）、図１（ｄ－２））。尚、図１（ｄ－２）は図１（ｄ－１）の平面模式図であり、図１（ｄ－１）は図１（ｄ－２）のＡ－Ｂ－Ａ′断面を示す。バンク層ＢＫの形成方法としては、スピンコート法を用いてバンク材料を成膜した後、フォトリソグラフィー法を用いてパターン化することで形成することができる。バンク層ＢＫの材料としては、有機半導体溶液（インク）ＩＫに対して撥液性を有するバンク剤を用いることができる。具体的には、インクＩＫの溶媒に不溶なアクリル樹脂、ポリイミド樹脂、エポキシ樹脂等が好適なバンク剤として用いることができる。特に、バンク剤として感光性を持った樹脂を用いれば、フォトリソグラフィーによって微細なパターニングが可能である。一方、感光性がない樹脂を用いる場合には、印刷技術を用いてパターニングすることができる。また、樹脂そのものが撥液性を有していない場合であっても、樹脂に撥液成分が混入されており、この撥液成分が表面に染み出すことによって撥液性が発生するものであっても構わない。
　ここで、バンク層ＢＫの形状を説明する。バンク層ＢＫには、ソース電極Ｓとドレイン電極Ｄの間のチャネル領域、及びドレイン電極Ｄから延長されて設けられた接続端子部Ｄａに対応する領域にそれぞれ開口ＢＫａ、開口ＢＫｂを形成する。また、接続端子部Ｄａに対応する領域に形成された開口ＢＫｂの周縁に該開口ＢＫｂを囲む溝ＢＫｃを形成する。尚、溝ＢＫｃの作用については後述する。
　次に、有機半導体膜ＳＦを成膜する（図１（ｅ））。有機半導体膜ＳＦの成膜方法としては、インクジェット法を用い、チャネル領域に形成されたバンク層ＢＫの開口ＢＫａの内部にインクＩＫを吐出することで成膜することができる。
　有機半導体膜ＳＦの材料としては、多環芳香族化合物や共役系高分子等を用いることができるが、特に限定されない。高分子材料、オリゴマー、低分子材料でもよく、成膜後に分子が分子間相互作用により規則正しく配列し結晶となるものが特に好ましい。ペンタセン、ポルフィリン、フタロシアニン、オリゴチオフェン、オリゴフェニレン、ポリチオフェン、ポリフェニレン、及びこれら誘導体等を用いることができる。具体的には、ペンタセン、６，１３－ビス（トリイソプロピルシリルエチニル）ペンタセン、テトラベンゾポルフィリン、ポリ（３－ヘキシルチオフェン）等を用いることができる。
　尚、インクＩＫに用いる溶媒は表面張力の高いものを用いると、流動制御性が向上するが、有機半導体膜材料の溶解度や乾燥プロセスでのマランゴニ対流等による効果とのマッチングも重要であり、成膜プロセス全体で求められる要件の均衡を保つことが重要である。前述したような溶媒を用いることができる。
　次に、有機半導体膜ＳＦを外部雰囲気から遮断、保護する為のパッシベーション膜ＰＦを成膜する（図１（ｆ））。このパッシベーション膜ＰＦは、バンク層ＢＫの開口ＢＫｂ以外の領域を覆うように形成される。パッシベーション膜ＰＦの材料としては、ＳｉＯ２、ＳｉＮ等を用いることができる。パッシベーション膜ＰＦの成膜方法としては、スパッタ法を用いることができるが、真空装置を要しコスト高となる為、大気圧プラズマ法を用いるほうが好ましい。大気圧プラズマ法は、高密度の薄膜を形成することができるので、有機半導体膜ＳＦの保護層として機能するパッシベーション膜ＰＦの形成に好適である。尚、パッシベーション膜ＰＦは必ずしも必要ではなく、有機半導体膜ＳＦの材料に応じて適宜形成する。以上のようにして有機ＴＦＴ１を完成する。
　最後に、完成された有機ＴＦＴ１の上に画素電極Ｅを形成し（図１（ｇ））、有機ＴＦＴアレイ１Ａとする。この時、画素電極Ｅは、バンク層ＢＫに形成されている開口ＢＫｂを通してドレイン電極Ｄから延長されて設けられた接続端子部Ｄａと接続される。画素電極Ｅの形成方法としては、スパッタ法を用いて画素電極材料を蒸着した後、フォトリソグラフィー法を用いて形成することができる。またＩＪ法、印刷法等を用いてダイレクトパターニングにより形成することもできる。画素電極Ｅの材料としては、ＩＴＯ等を用いることができる。
　ここで、バンク層ＢＫに形成された溝ＢＫｃの作用について、図２を用いて説明する。図２（ａ）、図２（ｂ）は、溝ＢＫｃの作用を説明する溝ＢＫｃ周縁の断面模式図である。
　バンク層ＢＫの表面に凹凸があることでインクＩＫの濡れ広がる速さは遅くなる。特にバンク層ＢＫの凹凸による段差部分でインクＩＫの接触角が立つ方向にバンク層ＢＫの表面形状が変化する場合、その変化する部分で一時的にインクＩＫがピン止めされる。
　具体的には、特殊な表面撥液性、断面親液性を有するバンク剤は存在するものの、通常一般的なバンク剤は、バンク剤自体が撥液性を有しており（素材起因）、断面部分でも表面と同じ接触角である。バンク層ＢＫの表面を濡れ進んできたインクＩＫは（図２（ａ））、バンク層ＢＫの側壁（溝ＢＫｃ）に差し掛かると（図２（ｂ））、側壁に対して同じ接触角Θ１で触れようとする。その結果、バンク層ＢＫの表面が溝ＢＫｃにより、インクＩＫから離れる方向に屈曲しているので、屈曲している角度Θ２だけ見かけ上の接触角が立ち撥液性が高まる。これにより、インクＩＫをより所望の領域内に押さえ込むことができる。尚、バンク層ＢＫの膜厚が５０ｎｍ以上、好ましくは３００ｎｍ以上ある場合、角度Θ２を大きくすることができるので、より大きな効果を得ることができる。
　尚、本実施形態においては、溝ＢＫｃは、下地部材が露出する開口としたが、凹みであってもよい。この場合でも同様の効果を得ることができる。また、溝ＢＫｃは、開口ＢＫｂを囲んで複数本設けてもよい、この場合より大きな効果を得ることができる。
　また、本実施形態においては、溝ＢＫｃは、フォトリソグラフィー法を用いてパターン化することで形成するようにしたが、図４に示すように、ゲート絶縁膜ＩＦの下に、例えばバスライン等を利用した配線パターンＢＬを形成し、該配線パターンＢＬの厚みによりゲート絶縁膜ＩＦの表面を部分的に隆起させて、ゲート絶縁膜ＩＦの上に形成されたバンク層ＢＫの表面を部分的に隆起（隆起部ＢＫｔ）させることで、溝ＢＫｃを形成するようにしてもよい。これは、ゲート絶縁膜ＩＦのような通常１μｍ以下の膜厚ではレベリング（平坦化）は難しい為、バンク層ＢＫの表面の形状は、ゲート絶縁膜ＩＦ等の下地層の形状を反映することによるものである。これにより、フォトリソグラフィー法を用いることなく、既存のバスラインに新たな配線パターンＢＬを設けるだけで、容易に溝ＢＫｃを形成することができるので、製造工程の簡略化、低価格化を図ることができる。
　尚、バンク層ＢＫの屈曲している角度Θ２を大きく取る為、また、溝ＢＫｃの本数を増やす為に、前述のフォトリソグラフィー法と配線パターンＢＬによる方法を併用して溝ＢＫｃを形成するようにしてもよい。一方の方法では充分な効果を得られない場合にも相乗効果を発現させることができる。
　このように本発明の実施形態に係わる有機ＴＦＴ１の製造方法においては、チャネル領域及び接続端子部Ｄａに対応する領域に、それぞれ開口ＢＫａ、開口ＢＫｂを有し、該開口ＢＫｂの周縁に該開口ＢＫｂを囲む溝ＢＫｃを有する、バンク層ＢＫを形成し、チャネル領域に形成されたバンク層ＢＫの開口ＢＫａの内部にインクＩＫを滴下して有機半導体膜ＳＦを成膜するようにした。
　これにより、有機半導体膜ＳＦを成膜する際、チャネル領域の開口ＢＫａの内部に滴下されたインクＩＫがバンクを超えて流出した場合でも、インクＩＫが漏れ込んではならない領域（接続端子部Ｄａ）には、その周縁に形成された溝ＢＫｃにより、インクＩＫの流入が防止される。その結果、優れた特性と高い信頼性を得ることができる有機ＴＦＴ１を製造することができる。
　尚、本実施形態においてはボトムゲート型の有機ＴＦＴ１の構成を示したが、有機ＴＦＴの素子構成は特に限定されず、トップゲート型であってもよい。この場合、バンク層ＢＫは、図３に示すように、ソース電極Ｓおよびドレイン電極Ｄが形成された基板Ｐの上に形成すればよい。
　次に、本実施形態に係るボトムゲートボトムコンタクト型の有機ＴＦＴ１の製造方法の実施例を前述の図１を用いて説明する。
　（実施例）
　最初に、ＳｉＯ２／Ｃｒ膜が表面にスパッタされたＳＴＮ液晶用のソーダライムガラス基板（図１（ａ）：基板Ｐ）に、感光性レジストを塗布した後、ゲート電極Ｇのパターンを有するフォトマスクを介して露光、現像して、ゲート電極Ｇの形状のレジスト層を成膜した。レジスト層が成膜された以外の領域のＣｒ膜を硝酸性セリウムアンモニウム液等のエッチング液に浸漬することで除去した後、レジスト層を除去し、ゲート電極Ｇを形成した（図１（ａ））。
　次に、スパッタリング法を用いて、感光性有機絶縁膜を成膜し厚み５００ｎｍのゲート絶縁膜ＩＦを形成した（図１（ｂ））。
　次に、ゲート絶縁膜ＩＦの上に、リフトオフレジストを塗布し、フォトリソグラフィー法を用いてパターニングした後、スパッタリング法を用いて、Ｃｒを厚み５ｎｍ、Ａｕを厚み５０ｎｍでこの順に成膜した。その後、常温のジメチルホルムアミドで超音波洗浄を行い不要部分のリフトオフレジストを除去し、ソース電極Ｓおよびドレイン電極Ｄを形成した（図１（ｃ））。チャネル長であるソース電極Ｓとドレイン電極Ｄとの間の距離は１０μｍ、チャネル幅は１００μｍとした。
　次に、ゲート電極Ｇ、ゲート絶縁膜ＩＦ、ソース電極Ｓ・ドレイン電極Ｄが形成された基板Ｐの上に、市販の撥液製バンク剤（日産化学社製：ＮＰＡＲ－５０２）をスピンコート法を用いて成膜した後、フォトリソグラフィー法を用いてパターニングしバンク層ＢＫを形成した（図１（ｄ））。
　パターニングの際には、チャネル領域に２０μｍ×１００μｍの大きさの開口ＢＫａを１４１μｍピッチで設けた。また、ドレイン電極Ｄから延長されて設けられた接続端子部Ｄａに対応する領域に１０μｍ×１０μｍの大きさの開口ＢＫｂを設けた。さらに、開口ＢＫｂから外側に５μｍ離れた位置に開口ＢＫｂを囲む溝ＢＫｃを設けた。尚、チャネル領域の中心と接続端子部Ｄａの中心位置は千鳥になるように配置した。
　次に、インクＩＫとしてテトラヒドロナフタレンに６，１３－ビストリエチルシリルエチニルペンタセンを３質量％溶解した溶液を、ピエゾ方式のインクジェット法を用いてチャネル領域に形成されたバンク層ＢＫの開口ＢＫａの内部に吐出し、有機半導体膜ＳＦを成膜した（図３（ｅ））。
　このようにして完成させた有機ＴＦＴ１を光学顕微鏡及びＡＦＭ（キーエンス社製）にて観察したところ、ドレイン電極Ｄから延長されて設けられた接続端子部ＤａにはインクＩＫの進入は見られず、チャネル領域に平均膜厚５０ｎｍの有機半導体膜ＳＦが精度よく成膜されていることが確認できた。
　１　有機ＴＦＴ（有機薄膜トランジスタ）
　１Ａ　有機ＴＦＴアレイ
　ＢＫ　バンク層
　ＢＬ　バスライン
　Ｄ　ドレイン電極
　Ｅ　画素電極
　Ｇ　ゲート電極
　ＨＦ　平坦化膜
　ＩＦ　ゲート絶縁膜
　ＩＫ　有機半導体溶液（インク）
　ＰＦ　パッシベーション膜
　Ｓ　ソース電極
　ＳＦ　有機半導体膜
　Ｐ　基板

Claims (11)

  1. 有機薄膜トランジスタの製造方法であって、
    下地部材の上に、ソース電極とドレイン電極を形成する工程と、
    前記ソース電極と前記ドレイン電極との間のチャネル領域と、前記下地部材の所定の領域とに開口を有するとともに、前記所定の領域の開口の周縁に前記開口を囲む溝を有するバンク層を形成する工程と、
    前記チャネル領域に形成された前記バンク層の開口に有機半導体溶液を滴下して有機半導体膜を成膜する工程と、を有することを特徴とする有機薄膜トランジスタの製造方法。
  2. 前記有機半導体溶液は、インクジェット法を用いて滴下されることを特徴とする請求項１に記載の有機薄膜トランジスタの製造方法。
  3. 前記バンク層の材料は、前記有機半導体溶液に対して撥液性を有することを特徴とする請求項１または２に記載の有機薄膜トランジスタの製造方法。
  4. 前記溝は、複数形成されることを特徴とする請求項１から３の何れか１項に記載の有機薄膜トランジスタの製造方法。
  5. 前記所定の領域は、前記ソース電極または前記ドレイン電極から延長されて設けられた接続端子部が配された領域であることを特徴とする請求項１から４の何れか１項に記載の有機薄膜トランジスタの製造方法。
  6. 前記所定の領域に形成された前記バンク層の開口を通じて前記接続端子部と接続される画素電極を形成する工程をさらに備えたことを特徴とする請求項５に記載の有機薄膜トランジスタの製造方法。
  7. 前記有機半導体膜の上にパッシベーション層を形成する工程をさらに備えたことを特徴とする請求項１から６の何れか１項に記載の有機薄膜トランジスタの製造方法。
  8. 前記有機薄膜トランジスタは、ボトムゲート構造であり、
    前記下地部材は、基板と、当該基板上に設けられたゲート電極と、当該ゲート電極を覆うゲート絶縁膜とを備えることを特徴とする請求項１から７の何れか１項に記載の有機薄膜トランジスタの製造方法。
  9. 前記ゲート絶縁膜の下に配線パターンを形成し、該配線パターンの厚みにより前記ゲート絶縁膜の表面を部分的に隆起させて、前記ゲート絶縁膜の上に形成された前記バンク層の表面を部分的に隆起させることで、前記溝を形成することを特徴とする請求項８に記載の有機薄膜トランジスタの製造方法。
  10. 前記有機薄膜トランジスタは、トップゲート構造であり、
    前記下地部材は、基板であることを特徴とする請求項１から６の何れか１項に記載の有機薄膜トランジスタの製造方法。
  11. 請求項１から１０の何れか１項に記載の有機薄膜トランジスタの製造方法を用いて製造されたことを特徴とする有機薄膜トランジスタ。
PCT/JP2009/067627 2008-11-19 2009-10-09 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ WO2010058662A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009552945A JP4561934B2 (ja) 2008-11-19 2009-10-09 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ
US13/129,250 US8420465B2 (en) 2008-11-19 2009-10-09 Organic thin film transistor manufacturing method and organic thin film transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008295427 2008-11-19
JP2008-295427 2008-11-19

Publications (1)

Publication Number Publication Date
WO2010058662A1 true WO2010058662A1 (ja) 2010-05-27

Family

ID=42198101

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/067627 WO2010058662A1 (ja) 2008-11-19 2009-10-09 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ

Country Status (3)

Country Link
US (1) US8420465B2 (ja)
JP (1) JP4561934B2 (ja)
WO (1) WO2010058662A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012176232A1 (ja) * 2011-06-21 2012-12-27 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子とその製造方法、および有機ｅｌ表示装置
WO2012176231A1 (ja) * 2011-06-21 2012-12-27 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
US8420465B2 (en) 2008-11-19 2013-04-16 Konica Minolta Holdings, Inc. Organic thin film transistor manufacturing method and organic thin film transistor
US8907344B2 (en) 2011-11-14 2014-12-09 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8941115B2 (en) 2011-11-14 2015-01-27 Panasonic Corporation Thin-film transistor element and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8946730B2 (en) 2011-11-14 2015-02-03 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8969884B2 (en) 2011-11-14 2015-03-03 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display elements and organic electroluminescent display device
US9024319B2 (en) 2011-11-14 2015-05-05 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US9153487B2 (en) 2011-12-23 2015-10-06 Samsung Electronics Co., Ltd. Methods of forming wirings in electronic devices
KR20200088797A (ko) 2017-12-11 2020-07-23 에이지씨 가부시키가이샤 네거티브형 감광성 수지 조성물

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101636453B1 (ko) * 2015-01-29 2016-07-05 한림대학교 산학협력단 유기 박막 트랜지스터 및 그 제조 방법
CN104698662A (zh) * 2015-03-26 2015-06-10 京东方科技集团股份有限公司 显示装置及其制作方法
JP2016213221A (ja) * 2015-04-30 2016-12-15 国立研究開発法人物質・材料研究機構 金属箔を用いた電極配線の形成方法及びこれを用いた有機トランジスタの製造方法
CN105097831B (zh) * 2015-06-23 2019-03-29 京东方科技集团股份有限公司 低温多晶硅背板及其制造方法和发光器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142474A (ja) * 2003-11-10 2005-06-02 Canon Inc 電界効果型トランジスタおよびその製造方法
JP2007036259A (ja) * 2005-07-27 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP2007515776A (ja) * 2003-05-20 2007-06-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体構成用の構造およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100530758C (zh) 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JP4795634B2 (ja) * 2003-10-31 2011-10-19 出光興産株式会社 有機薄膜トランジスタ
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
KR20070054054A (ko) 2005-11-22 2007-05-28 삼성전자주식회사 표시장치와 이의 제조방법
JP2007311677A (ja) * 2006-05-22 2007-11-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ
KR20090077518A (ko) * 2008-01-11 2009-07-15 삼성전자주식회사 박막트랜지스터 표시판, 이를 포함하는 액정표시장치 및이의 제조 방법
US8420465B2 (en) 2008-11-19 2013-04-16 Konica Minolta Holdings, Inc. Organic thin film transistor manufacturing method and organic thin film transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515776A (ja) * 2003-05-20 2007-06-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体構成用の構造およびその製造方法
JP2005142474A (ja) * 2003-11-10 2005-06-02 Canon Inc 電界効果型トランジスタおよびその製造方法
JP2007036259A (ja) * 2005-07-27 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420465B2 (en) 2008-11-19 2013-04-16 Konica Minolta Holdings, Inc. Organic thin film transistor manufacturing method and organic thin film transistor
JPWO2012176232A1 (ja) * 2011-06-21 2015-02-23 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子とその製造方法、および有機ｅｌ表示装置
WO2012176231A1 (ja) * 2011-06-21 2012-12-27 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
CN103503153A (zh) * 2011-06-21 2014-01-08 松下电器产业株式会社 薄膜晶体管元件及其制造方法、有机el显示元件和有机el显示装置
US9024449B2 (en) 2011-06-21 2015-05-05 Panasonic Corporation Thin-film transistor element and method for producing same, organic EL display element and method for producing same, and organic EL display device
US8994186B2 (en) 2011-06-21 2015-03-31 Panasonic Corporation Thin-film transistor element and method for producing same, organic el display element, and organic el display device
WO2012176232A1 (ja) * 2011-06-21 2012-12-27 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子とその製造方法、および有機ｅｌ表示装置
JPWO2012176231A1 (ja) * 2011-06-21 2015-02-23 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
US8946730B2 (en) 2011-11-14 2015-02-03 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8969884B2 (en) 2011-11-14 2015-03-03 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display elements and organic electroluminescent display device
US8941115B2 (en) 2011-11-14 2015-01-27 Panasonic Corporation Thin-film transistor element and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8907344B2 (en) 2011-11-14 2014-12-09 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US9024319B2 (en) 2011-11-14 2015-05-05 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US9153487B2 (en) 2011-12-23 2015-10-06 Samsung Electronics Co., Ltd. Methods of forming wirings in electronic devices
KR20200088797A (ko) 2017-12-11 2020-07-23 에이지씨 가부시키가이샤 네거티브형 감광성 수지 조성물

Also Published As

Publication number Publication date
JPWO2010058662A1 (ja) 2012-04-19
US8420465B2 (en) 2013-04-16
US20110254003A1 (en) 2011-10-20
JP4561934B2 (ja) 2010-10-13

Similar Documents

Publication Publication Date Title
JP4561934B2 (ja) 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ
US8372686B2 (en) Method for producing an organic thin film transistor and an organic thin film transistor produced by the method
US8450142B2 (en) Organic thin film transistors
US8089065B2 (en) Organic thin film transistors
US20070166855A1 (en) Display device and method of manufacturing the same
JP5256676B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
US20100244015A1 (en) Organic semiconductor device, manufacturing method of same, organic transistor array, and display
JP5741832B2 (ja) アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置
JPWO2008075625A1 (ja) 半導体デバイス
JP4656262B2 (ja) 薄膜トランジスタの製造方法
JP2010016280A (ja) 有機ｔｆｔの製造方法、及び有機ｔｆｔ
JP5560629B2 (ja) 薄膜トランジスタの製造方法
JP4605319B2 (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
US8001491B2 (en) Organic thin film transistor and method of fabricating the same
KR20100070231A (ko) 유기박막트랜지스터, 패턴형성방법, 이를 이용한 유기박막트랜지스터 및 액정표시소자 제조방법
JP2010199130A (ja) 薄膜トランジスタの製造方法
JP2009302441A (ja) 有機ｔｆｔ
JP2007243001A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
US20110237053A1 (en) Method and Apparatus for the Formation of an Electronic Device
JP5422972B2 (ja) 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ
JP2010021402A (ja) 有機ｔｆｔ
JP2010034126A (ja) 有機ｔｆｔの製造方法、及び有機ｔｆｔ
JP5151782B2 (ja) Ｔｆｔアレイ基板の製造方法
JP5200408B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2009552945

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09827443

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13129250

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09827443

Country of ref document: EP

Kind code of ref document: A1