KR20090077518A - 박막트랜지스터 표시판, 이를 포함하는 액정표시장치 및이의 제조 방법 - Google Patents

박막트랜지스터 표시판, 이를 포함하는 액정표시장치 및이의 제조 방법 Download PDF

Info

Publication number
KR20090077518A
KR20090077518A KR1020080003518A KR20080003518A KR20090077518A KR 20090077518 A KR20090077518 A KR 20090077518A KR 1020080003518 A KR1020080003518 A KR 1020080003518A KR 20080003518 A KR20080003518 A KR 20080003518A KR 20090077518 A KR20090077518 A KR 20090077518A
Authority
KR
South Korea
Prior art keywords
organic
thin film
film transistor
layer
semiconductor layer
Prior art date
Application number
KR1020080003518A
Other languages
English (en)
Inventor
김영민
김보성
신중한
최태영
안보경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080003518A priority Critical patent/KR20090077518A/ko
Priority to US12/324,172 priority patent/US20090180044A1/en
Publication of KR20090077518A publication Critical patent/KR20090077518A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations

Abstract

본 발명은 박막 트랜지스터 표시판, 이를 포함하는 액정표시장치 및 이의 제조 방법에 관한 것이다. 본 발명에 따른 박막 트랜지스터 표시판은, 기판 상에 형성된 게이트 라인; 상기 게이트 라인과 교차되어 형성된 데이터 라인; 상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 이격 형성된 드레인 전극, 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 유기 반도체층을 포함하는 유기 박막 트랜지스터; 상기 드레인 전극에 연결된 화소 전극; 및 상기 유기 반도체층을 보호하고, 광원 중 소정의 유색광을 투과시키는 유기 보호막을 포함한다. 본 발명의 박막트랜지스터에 따르면, 유기 보호막이 컬러 필터의 기능을 수행하므로 별도의 컬러 필터 형성 공정이 필요 없어, 제조 공정을 단순화하고 제조 비용을 절감할 수 있다.

Description

박막트랜지스터 표시판, 이를 포함하는 액정표시장치 및 이의 제조 방법{Thin Film Transistor, Liquid Crystal Display Comprising The Same And Method of Manufacturing The Same}
본 발명은 박막트랜지스터 표시판, 이를 포함하는 액정표시장치 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 제조 공정을 단순화하고 제조 비용을 절감할 수 있는 박막 트랜지스터 표시판, 이를 포함하는 액정표시장치 및 이의 제조 방법에 관한 것이다.
오늘날 정보화 시대의 도래와 함께 다양한 정보의 신속한 전달을 위해, 영상, 그래픽, 문자 등의 각종 정보를 표시하는 고성능의 디스플레이에 대한 요구가 급증하고 있다. 이와 같은 요구에 따라 최근 디스플레이 산업은 급속한 성장을 보이고 있다.
특히, 액정표시장치(LCD)는 음극선관(CRT)에 비해 소비 전력이 낮고, 경량박형화가 가능하며, 유해 전자파를 방출하지 않아, 차세대 첨단 디스플레이 소자로 수년간 크게 진보하여 왔으며, 전자시계, 전자계산기, PC 및 TV 등에 폭 넓게 사용되고 있다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 표시 패널과, 표시 패널을 구동하는 구동 회로를 구비한다.
통상, 액정 표시 장치(Liquid Crystal Display; LCD)는 표시 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 되며, 액정셀들 각각에는 비디오 신호를 독립적으로 공급하기 위한 스위치 소자로 박막 트랜지스터(Thin Film Transistor; TFT)가 이용된다. 이러한 박막 트랜지스터의 액티브층으로는 아몰퍼스-실리콘(Amorphous-Si) 또는 폴리-실리콘(Poly-Si)이 이용된다.
그러나, 아몰퍼스-실리콘 또는 폴리-실리콘 액티브층은 박막 증착 공정, 포토리소그래피 공정 및 식각 공정을 통해 패터닝되어 형성됨으로써 공정이 복잡하고 제조비용이 상승하는 문제점이 있다.
따라서, 최근에는 잉크젯 또는 코팅 공정을 통해 형성 가능한 유기 반도체층을 액티브층으로 이용한 유기 박막트랜지스터에 대한 연구가 활발히 진행되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 제조 공정이 단순하고 제조 비용이 절감된 박막트랜지스터 표시판, 이를 포함하는 액정표시장치 및 이의 제조 방법을 제공하는 것이다.
상술한 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 형성된 게이트 라인; 상기 게이트 라인과 교차되어 형성된 데이터 라인; 상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 이격 형성된 드레인 전극, 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 유기 반도체층을 포함하는 유기 박막 트랜지스터; 상기 드레인 전극에 연결된 화소 전극; 및 상기 유기 반도체층을 보호하고 광원 중 소정의 유색광을 투과시키는 유기 보호막을 포함하는 것을 특징으로 하는 박막트랜지스터 표시판을 제공한다.
상기 유기 보호막은 화소 전극과 중첩되도록 형성될 수 있다.
상기 박막트랜지스터 표시판은, 상기 유기 반도체층 및 상기 유기 보호막이 충진되도록 단차지게 형성된 뱅크 절연막을 더 포함할 수 있다.
상기 뱅크 절연막은 단차를 갖는 둘 이상의 격벽으로 형성될 수 있다.
상기 뱅크 절연막은 상기 유기 반도체층이 충진되는 제1 홀 및 상기 유기 보호막이 충진되는 제2 홀을 가지도록 형성될 수 있다.
상기 유기 보호막은 예를 들어, 적색, 녹색 또는 청색의 광을 투과할 수 있 다.
상기 유기 보호막은 안료 또는 염료를 포함하여 이루어질 수 있다. 또한, 상기 유기 보호막은 바인더, 모노머, 개시제 및 첨가제를 더 포함하여 이루어질 수 있다. 상기 유기 보호막은 안료 또는 염료 5~10 중량%, 바인더 5~10 중량%, 모노머 5~10 중량%, 개시제 1 중량% 이하, 첨가제 1 중량% 이하 및 용제 70~85 중량%를 포함하여 이루어지는 유기 보호막 형성용 조성물로 형성될 수 있다. 한편, 상기 유기 보호막은 잉크젯 방식으로 형성될 수 있다.
본 발명은 또한, 박막트랜지스터 표시판; 대향 표시판; 및 상기 박막트랜지스터 표시판 및 대향 표시판 사이에 개재되는 액정층을 포함하며, 상기 박막트랜지스터 표시판은, 게이트 라인과 접속된 게이트 전극, 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 이격 형성된 드레인 전극, 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 유기 반도체층을 포함하는 유기 박막 트랜지스터와, 상기 드레인 전극에 연결된 화소 전극과, 상기 유기 반도체층을 보호하고 광원 중 소정의 유색광을 투과시키는 유기 보호막을 포함하는 것을 특징으로 하는 액정표시장치를 제공한다.
본 발명은 또한, 기판 상에 게이트 라인 및 게이트 전극을 포함하는 제1 금속 패턴을 형성하는 단계; 데이터 라인, 소스 전극 및 상기 소스 전극과 이격 형성되는 드레인 전극을 포함하는 제2 금속 패턴을 형성하는 단계; 상기 제2 금속 패턴 상에 제1 홀 및 제2 홀을 갖는 뱅크 절연막을 형성하는 단계; 상기 제1 홀 내에 유기 반도체층을 형성하는 단계; 및 상기 제2 홀 내에 유기 보호막을 형성하는 단계 를 포함하는 박막트랜지스터 표시판의 제조 방법을 제공한다.
본 발명의 박막트랜지스터 표시판, 액정표시장치 및 박막트랜지스터 표시판의 제조 방법에 따르면, 유기 보호막이 컬러 필터의 기능을 수행하므로 별도의 컬러 필터 형성 공정이 필요 없어, 제조 공정을 단순화하고 제조 비용을 절감할 수 있다.
이하, 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"에 있다고 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또 는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 경우를 나타낸다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 나타낸 평면도이고, 도 2는 도 1의 I-I' 선을 따라 절취한 단면을 나타낸 단면도이다. 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다.
본 실시예에 따른 박막 트랜지스터 표시판은 게이트 라인(100), 데이터 라인(200), 박막 트랜지스터(300), 화소 전극(600) 및 유기 보호막(500)을 포함한다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 박막 트랜지스터 표시판은 절연 기판(10) 위에 게이트 절연막(700)을 사이에 두고 교차하여 형성된 게이트 라인(100) 및 데이터 라인(200)과, 게이트 라인(100) 및 데이터 라인(200)에 의해 구획되어진 서브 화소 영역에 마련되어 게이트 라인(100) 및 데이터 라인(200)과 접속되는 박막 트랜지스터(300)와, 서브 화소 영역에 형성되어 박막 트랜지스터(300)와 접속된 화소 전극(600)과, 박막 트랜지스터(300)의 유기 반도체층(340)을 보호하기 위해 형성된 유기 보호막(500)을 포함한다.
게이트 라인(100)은 게이트 구동회로(도시하지 않음)로부터 공급된 게이트 온/오프 전압을 박막 트랜지스터(300)의 게이트 전극(310)으로 공급한다. 게이트 라인(300)은 예를 들어 Cu, Mo, Al, Cu 합금, Mo 합금, Al 합금 등의 금속층으로 형성될 수 있다.
데이터 라인(200)은 게이트 절연막(700)을 사이에 두고 게이트 라인(100)과 교차하여 형성되어 서브 화소 영역을 구획짓는다. 데이터 라인(200)은 데이터 구동회로(도시하지 않음)로부터 전달 받은 화소 신호를 화소 전극(600)에 공급한다. 데이터 라인(200)은 예를 들어 Cu, Mo, Al, Cu 합금, Mo 합금, Al 합금 등의 금속층으로 형성될 수 있다.
게이트 절연막(700)은 SiNx 또는 SiOx 등의 무기 절연막 또는 유기 절연막을 사용하거나, 유기 절연막과 무기 절연막이 이중으로 형성된 2중 절연막을 사용하여 형성할 수 있다.
박막 트랜지스터(300)는 게이트 라인(100)에 공급되는 게이트 온/오프 전압에 응답하여 데이터 라인(200)에서 공급되는 화소 신호가 화소 전극(600)에 충전되게 한다. 박막 트랜지스터(300)는 게이트 라인(100)에서 분기하여 형성된 게이트 전극(310)과, 데이터 라인(200)에서 분기하여 형성된 소스 전극(320)과, 소스 전극(320)과 마주하며 화소 전극(600)과 접속된 드레인 전극(330)과, 소스 전극(320) 및 드레인 전극(330) 사이에 채널을 형성하는 유기 반도체층(340)을 포함한다.
유기 반도체층(340)은 게이트 절연막(700)을 사이에 두고 게이트 전극(310)과 중첩되도록 형성되어, 소스 전극(320) 및 드레인 전극(330) 사이에 채널을 형성한다. 유기 반도체층(340)은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), α-6T, α-4T, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌 테트라카르복실릭 디안하이드라이드(perylenetetracarboxylic dianhydride) 및 그 유도체, 프탈로시아닌(phthalocyanine) 및 그 유도체, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 치환된 또는 비치환된 티오펜(thiophene)을 포함하는 공액계 고분자 유도체 및 치환된 플루오렌(fluorene)을 포함하는 공액계 고분자 유도체 등의 유기 반도체 물질로 형성될 수 있다.
유기 보호막(500)은 유기 반도체층(340)을 보호하기 위하여 유기 반도체층(340)을 덮도록 형성된다. 한편, 유기 보호막(500)은 안료 또는 염료 등을 포함하여 광원 중 소정의 유색광을 투과시키도록 형성되므로, 별도로 컬러 필터층을 형성하지 않더라도 색상을 구현할 수 있다. 따라서, 컬러 필터 형성 공정이 필요 없어, 제조 공정을 단순화하고 제조 비용을 절감할 수 있다.
유기 보호막(500)은 예를 들어 광원 중 적색, 녹색 또는 청색의 광이 투과되도록 형성될 수 있으며, 바인더, 모노머, 개시제 및 첨가제 등과 함께 안료 또는 염료를 첨가하여 형성될 수 있다.
이와 같은 유기 보호막(500)은 안료 또는 염료, 바인더, 모노머, 개시제, 첨가제 및 용제를 포함하는 유기 보호막 형성용 조성물을 이용하여 제조될 수 있다. 유기 보호막 형성용 조성물에서 안료 또는 염료는 착색을 위해, 바인더는 분산 안정화 및 현상성 향상을 위해, 모노머는 광중합 및 가교화를 위해 첨가된다. 또한, 개시제는 광중합 개시를 위해, 첨가제는 분산안정성, 도포성 및 밀착성 등의 향상을 위해, 용제는 도포성 및 가공성 향상을 위해 첨가된다. 용제는 유기 보호막 형성용 조성물을 도포한 후 건조 과정을 통해 제거될 수 있다. 상기 유기 보호막 형성용 조성물에서 각 성분의 함량비는 안료 또는 염료 5~10 중량%, 바인더 5~10 중량%, 모노머 5~10 중량%, 개시제 1 중량% 이하, 첨가제 1 중량% 이하 및 용제 70~85 중량%인 것이 바람직하다.
한편, 유기 보호막(500)은 유기 반도체층(340) 위뿐만 아니라 그 주변의 화소 전극(600)과 중첩되는 영역의 일부 또는 전부에 형성될 수 있다.
유기 반도체층(340) 및 유기 보호막(500)은 뱅크 절연막(400)을 이용하여 형성될 수 있다. 즉, 뱅크 절연막(400)이 단차지게 형성되어 유기 반도체층(340) 및 유기 보호막(500)이 형성될 영역을 구획하며, 이들 영역에 유기 반도체층(340) 및 유기 보호막(500)이 충진된다. 즉, 뱅크 절연막(400)은 격벽 형태로 형성되어, 유기 반도체층(340)이 형성되는 제1 홀(410), 유기 보호막(500)이 형성되는 제2 홀(420)이 마련된다. 유기 보호막(500)이 유기 반도체층(340)을 덮도록 형성하기 위해, 제2 홀(420)은 제1 홀(410)과 중첩되게 형성된다. 이 같은 공정에서 유기 반도체층(340) 및 유기 보호막(500)은 잉크젯 방식으로 형성될 수 있다.
화소 전극(600)은 ITO, IZO 등의 투명 도전 물질로 형성될 수 있다. 뱅크 절연막(400)을 이용한 공정에서는 박막 트랜지스터(300)의 드레인 전극(330) 일부가 뱅크 절연막(400)에 의해 구획된 홀을 통해 노출되며, 화소 전극(600)은 드레인 전극(330)의 노출된 부분과 접속된다. 이를 위해, 뱅크 절연막(400)에는 드레인 전 극(330)을 일부 노출시키는 제3 홀(430)이 마련되어, 화소 전극(600)이 제3 홀(430)을 통해 드레인 전극(330)과 접속되도록 할 수 있다.
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판을 나타낸 평면도이고, 도 4는 도 3의 II-II' 선을 따라 절취한 단면을 나타낸 단면도이다. 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 설명의 편의상 이전 실시예와 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용한다.
본 실시예에 따른 박막 트랜지스터 표시판은 게이트 라인(100), 데이터 라인(200), 박막 트랜지스터(300), 화소 전극(600) 및 유기 보호막(500)을 포함한다.
제1 실시예에서는 화소 전극(600)이 박막 트랜지스터(300)의 상부 및 박막 트랜지스터(300) 주변의 화소 영역에도 형성되어 있으나, 본 실시예에서는 박막 트랜지스터(300)의 상부를 제외한 화소 영역 상부에만 화소 전극(600)이 형성된다. 화소 전극(600)의 구조를 제외한 타 구성은 제1 실시예에서 설명한 바와 동일하므로 반복된 설명은 생략한다.
도 5a 내지 도 5h는 본 발명의 제1 및 제2 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다. 도 5a 내지 도 5h를 참조하여 본 실시예에 따른 박막 트랜지스터의 제조 방법에 대하여 설명한다.
먼저, 기판(10) 상에 게이트 라인(100) 및 게이트 전극(310)을 포함하는 제1 금속 패턴을 형성한다(도 5a 참조).
스퍼터링 등의 증착 방법을 통해 Cu, Mo, Al, Cu 합금, Mo 합금, Al 합금 등 의 금속 물질로 이루어진 금속층을 절연 기판 위에 증착하고, 포토리소그라피 공정 및 식각 공정을 통해 금속층을 패터닝하여 게이트 라인(100) 및 게이트 전극(310)을 포함하는 제1 금속 패턴을 형성할 수 있다.
다음으로, 제1 금속 패턴 위에 게이트 절연막(700)을 형성한다(도 5b 참조).
게이트 절연막(700)은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 증착방법을 이용하여 SiNx, SiOx 등의 무기 절연막으로 형성하거나, 코팅 또는 프린팅 공정을 이용하여 유기 절연막으로 형성할 수 있고, 또는 무기 절연막과 유기 절연막이 적층된 2중 절연막의 형태로도 형성할 수 있다.
다음으로, 게이트 절연막(700)에 데이터 라인(200), 소스 전극(320) 및 드레인 전극(330)을 포함하는 제2 금속 패턴을 형성한다(도 5c 참조).
스퍼터링 등의 증착 방법을 통해 Cu, Mo, Al, Cu 합금, Mo 합금, Al 합금 등의 금속 물질로 이루어진 금속층을 게이트 절연막(700) 위에 증착하고, 포토리소그라피 공정 및 식각 공정을 통해 금속층을 패터닝하여 데이터 라인(200), 소스 전극(320) 및 소스 전극(320)과 이격 형성되는 드레인 전극(330)을 포함하는 제2 금속 패턴을 형성할 수 있다.
다음으로, 제2 금속 패턴 및 게이트 절연막(700) 위에 뱅크 절연막(400)을 형성한다(도 5d 참조).
제2 금속 패턴 및 게이트 절연막(700) 위에 감광성 유기 절연 물질을 스핀리스 또는 스핀 코팅 등의 방법을 통해 도포하고, 마스크를 이용하여 노광 및 현상 공정을 거쳐 뱅크 절연막(400)을 형성할 수 있다. 뱅크 절연막(400)은 둘 이상의 격벽으로 단차지게 형성되어 유기 반도체층(340), 유기 보호막(500)이 형성될 영역을 마련한다. 즉, 뱅크 절연막(400)은 격벽 형태로 형성되어, 유기 반도체층(340)이 형성되는 제1 홀(410), 유기 보호막(500)이 형성되는 제2 홀(420)을 마련한다. 유기 보호막(500)이 유기 반도체층(340)을 덮도록 형성하기 위해, 제2 홀(420)은 제1 홀(410)과 중첩되게 형성된다. 한편, 뱅크 절연막(400)은 드레인 전극(330)을 일부 노출시키는 제3 홀(430)을 마련하여, 화소 전극(600)이 제3 홀(430)을 통해 드레인 전극(330)과 접속되도록 할 수 있다.
다음으로, 유기 반도체층(340)을 형성한다(도 5e 참조).
유기 반도체층(340)은 드레인 전극(330)과 소스 전극(320) 사이에 채널을 형성하며 게이트 전극(310)과 중첩되도록 형성된다. 유기 반도체층(340)은 잉크젯 방식으로 액체 상태의 유기 반도체 물질을 뱅크 절연막(400)에 의해 마련된 제1 홀(410)에 충진하고 이를 경화시켜 형성할 수 있다. 여기서, 유기 반도체 물질로는 예를 들어 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), α-6T, α-4T, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌 테트라카르복실릭 디안하이드라이드(perylenetetracarboxylic dianhydride) 및 그 유도체, 프탈로시아닌(phthalocyanine) 및 그 유도체, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 치 환된 또는 비치환된 티오펜(thiophene)을 포함하는 공액계 고분자 유도체 및 치환된 플루오렌(fluorene)을 포함하는 공액계 고분자 유도체 등이 사용될 수 있다.
다음으로, 유기 보호막(500)을 형성한다(도 5f 참조).
유기 보호막(500)은 유기 반도체층(340)을 보호하기 위하여 유기 반도체층(340)을 덮도록 형성된다. 유기 보호막(500)은 유기 보호막 형성용 조성물을 제2 홀에 충진한 다음 이를 경화하여 형성할 수 있다. 유기 보호막 형성용 조성물에는 바인더, 모노머, 개시제, 첨가제 및 용제 등과 함께 안료 또는 염료가 첨가된다. 유기 보호막 형성용 조성물에서 안료 또는 염료는 착색을 위해, 바인더는 분산 안정화 및 현상성 향상을 위해, 모노머는 광중합 및 가교화를 위해 첨가된다. 또한, 개시제는 광중합 개시를 위해, 첨가제는 분산안정성, 도포성 및 밀착성 등의 향상을 위해, 용제는 도포성 및 가공성 향상을 위해 첨가된다. 상기 유기 보호막 형성용 조성물에서 각 성분의 함량비는 안료 또는 염료 5~10 중량%, 바인더 5~10 중량%, 모노머 5~10 중량%, 개시제 1 중량% 이하, 첨가제 1 중량% 이하 및 용제 70~85 중량%인 것이 바람직하다. 다음으로, 화소 전극(600)을 형성한다(도 5g 및 도 5h 참조).
화소 전극(600)은 뱅크 절연막(400)에 의해 마련된 제3 홀(430)을 통해 드레인 전극(330)과 접속하며, 도 5g에 도시된 바와 같이 서브 화소 영역 전면에 형성되거나, 도 5h에 도시된 바와 같이 박막 트랜지스터가 형성된 부분에는 대응되지 않도록 형성될 수 있다. 화소 전극(600)은 스퍼터링 등의 증착 방법을 통해 ITO, IZO 등의 투명 도전 물질로 형성될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야의 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 나타낸 평면도이다.
도 2는 도 1의 I-I' 선을 따라 절취한 단면을 나타낸 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판을 나타낸 평면도이다.
도 4는 도 3의 II-II' 선을 따라 절취한 단면을 나타낸 단면도이다.
도 5a 내지 도 5h는 본 발명의 제1 및 제2 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 설명하기 위한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100: 게이트 라인 200: 데이터 라인
300: 박막 트랜지스터 310: 게이트 전극
320: 소스 전극 330: 드레인 전극
340: 유기 반도체층 400: 뱅크 절연막
410: 제1 홀 420: 제2 홀
430: 제3 홀 500: 유기 보호막
600: 화소 전극 700: 게이트 절연막

Claims (20)

  1. 기판 상에 형성된 게이트 라인;
    상기 게이트 라인과 교차되어 형성된 데이터 라인;
    상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 이격 형성된 드레인 전극, 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 유기 반도체층을 포함하는 유기 박막 트랜지스터;
    상기 드레인 전극에 연결된 화소 전극; 및
    상기 유기 반도체층을 보호하고, 소정의 유색광을 투과시키는 유기 보호막을 포함하는 것을 특징으로 하는 박막트랜지스터 표시판.
  2. 제1항에 있어서,
    상기 유기 보호막은 상기 화소 전극과 중첩되도록 형성되는 것을 특징으로 하는 박막트랜지스터 표시판.
  3. 제1항에 있어서,
    상기 유기 반도체층 및 상기 유기 보호막이 충진되도록 단차지게 형성된 뱅크 절연막을 더 포함하는 것을 특징으로 하는 박막트랜지스터 표시판.
  4. 제3항에 있어서,
    상기 뱅크 절연막은 단차를 갖는 둘 이상의 격벽으로 형성된 것을 특징으로 하는 박막 트랜지스터 표시판.
  5. 제3항에 있어서,
    상기 뱅크 절연막은 상기 유기 반도체층이 충진되는 제1 홀 및 상기 유기 보호막이 충진되는 제2 홀을 갖는 것을 특징으로 하는 박막트랜지스터 표시판.
  6. 제1항에 있어서,
    상기 유기 보호막은 적색, 녹색 또는 청색의 광을 투과시키는 것을 특징으로 하는 박막트랜지스터 표시판.
  7. 제1항에 있어서,
    상기 유기 보호막은 안료 또는 염료를 포함하는 것을 특징으로 하는 박막트랜지스터 표시판.
  8. 제7항에 있어서,
    상기 유기 보호막은 바인더, 모노머, 개시제 및 첨가제를 더 포함하여 이루어진 것을 특징으로 하는 박막트랜지스터 표시판.
  9. 제8항에 있어서,
    상기 유기 보호막은 안료 또는 염료 5~10 중량%, 바인더 5~10 중량%, 모노머 5~10 중량%, 개시제 1 중량% 이하, 첨가제 1 중량% 이하 및 용제 70~85 중량%를 포함하여 이루어지는 유기 보호막 형성용 조성물로 형성되는 것을 특징으로 하는 박막트랜지스터 표시판.
  10. 제7항에 있어서,
    상기 유기 보호막은 잉크젯 방식으로 형성되는 것을 특징으로 하는 박막트랜지스터 표시판.
  11. 박막트랜지스터 표시판;
    대향 표시판; 및
    상기 박막트랜지스터 표시판 및 대향 표시판 사이에 개재되는 액정층을 포함하며,
    상기 박막트랜지스터 표시판은, 게이트 라인과 접속된 게이트 전극, 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 이격 형성된 드레인 전극, 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 유기 반도체층을 포함하는 유기 박막 트랜지스터와, 상기 드레인 전극에 연결된 화소 전극과, 상기 유기 반도체층을 보호하고 소정의 유색광을 투과시키는 유기 보호막을 포함하는 것을 특징으로 하는 액정표시장치.
  12. 제11항에 있어서,
    상기 유기 보호막은 상기 화소 전극과 중첩되도록 형성되는 것을 특징으로 하는 액정표시장치.
  13. 제11항에 있어서,
    상기 대향 표시판은 공통 전극을 포함하는 것을 특징으로 하는 액정표시장치.
  14. 제11항에 있어서,
    상기 유기 반도체층 및 상기 유기 보호막이 충진되도록 단차지게 형성된 뱅크 절연막을 더 포함하는 것을 특징으로 하는 액정표시장치.
  15. 제11항에 있어서,
    상기 유기 보호막은 적색, 녹색 또는 청색의 광을 투과시키는 것을 특징으로 하는 액정표시장치.
  16. 제11항에 있어서,
    상기 유기 보호막은 안료 또는 염료를 포함하는 것을 특징으로 하는 액정표시장치.
  17. 제16항에 있어서,
    상기 유기 보호막은 바인더, 모노머, 개시제 및 첨가제를 더 포함하여 이루어진 것을 특징으로 하는 액정표시장치.
  18. 제16항에 있어서,
    유기 보호막은 잉크젯 방식으로 형성되는 것을 특징으로 하는 액정표시장치.
  19. 기판 상에 게이트 라인 및 게이트 전극을 포함하는 제1 금속 패턴을 형성하는 단계;
    데이터 라인, 소스 전극 및 상기 소스 전극과 이격 형성되는 드레인 전극을 포함하는 제2 금속 패턴을 형성하는 단계;
    상기 제2 금속 패턴 상에 제1 홀 및 제2 홀을 갖는 뱅크 절연막을 형성하는 단계;
    상기 제1 홀 내에 유기 반도체층을 형성하는 단계; 및
    상기 제2 홀 내에 유기 보호막을 형성하는 단계를 포함하는 박막트랜지스터 표시판의 제조 방법.
  20. 제19항에 있어서,
    상기 유기 보호막은 안료 또는 염료를 포함하는 것을 특징으로 하는 박막트랜지스터 표시판의 제조 방법.
KR1020080003518A 2008-01-11 2008-01-11 박막트랜지스터 표시판, 이를 포함하는 액정표시장치 및이의 제조 방법 KR20090077518A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080003518A KR20090077518A (ko) 2008-01-11 2008-01-11 박막트랜지스터 표시판, 이를 포함하는 액정표시장치 및이의 제조 방법
US12/324,172 US20090180044A1 (en) 2008-01-11 2008-11-26 Thin film transistor substrate, liquid crystal display having the same, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080003518A KR20090077518A (ko) 2008-01-11 2008-01-11 박막트랜지스터 표시판, 이를 포함하는 액정표시장치 및이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090077518A true KR20090077518A (ko) 2009-07-15

Family

ID=40850326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080003518A KR20090077518A (ko) 2008-01-11 2008-01-11 박막트랜지스터 표시판, 이를 포함하는 액정표시장치 및이의 제조 방법

Country Status (2)

Country Link
US (1) US20090180044A1 (ko)
KR (1) KR20090077518A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037275A (zh) * 2017-06-09 2018-12-18 乐金显示有限公司 有机发光二极管显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420465B2 (en) * 2008-11-19 2013-04-16 Konica Minolta Holdings, Inc. Organic thin film transistor manufacturing method and organic thin film transistor
KR101702645B1 (ko) 2010-08-18 2017-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102024158B1 (ko) 2011-12-23 2019-09-24 삼성디스플레이 주식회사 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3264364B2 (ja) * 1997-01-21 2002-03-11 シャープ株式会社 液晶表示装置の製造方法
US7659138B2 (en) * 2003-12-26 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an organic semiconductor element
CN101263427B (zh) * 2005-08-29 2011-12-14 凸版印刷株式会社 感光性着色组合物、滤色片基板及半透射型液晶显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037275A (zh) * 2017-06-09 2018-12-18 乐金显示有限公司 有机发光二极管显示装置
CN109037275B (zh) * 2017-06-09 2023-08-15 乐金显示有限公司 有机发光二极管显示装置

Also Published As

Publication number Publication date
US20090180044A1 (en) 2009-07-16

Similar Documents

Publication Publication Date Title
US7286281B2 (en) Electrophoretic display and method of manufacturing thereof
US9496511B2 (en) Organic semiconductor thin film transistor and method of fabricating the same
EP1648030B1 (en) Organic thin film transistor array
US20160197131A1 (en) Transparent display device and method of manufacturing the same
US7816158B2 (en) Liquid crystal display device and method for manufacturing the same
US9201264B2 (en) Liquid crystal display, panel therefor, and manufacturing method thereof
US9362513B2 (en) Organic thin film transistor substrate and method of manufacturing the same
US20090096949A1 (en) Thin film transistor array panel, method for manufacturing the same and display device with the same
JP2008016806A (ja) 薄膜トランジスタ及びその製造方法、並びにディスプレイ素子
KR20080006316A (ko) 유기 박막 트랜지스터와 그의 제조 방법
KR20080010762A (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
KR101427707B1 (ko) 유기 박막 트랜지스터 기판 및 그의 제조 방법
KR20090077518A (ko) 박막트랜지스터 표시판, 이를 포함하는 액정표시장치 및이의 제조 방법
US7688419B2 (en) Thin film transistor array substrate structures and fabrication method thereof
KR101265217B1 (ko) 유기 박막트랜지스터 기판 및 그 제조방법
US8071422B2 (en) Method of fabricating thin film transistor including organic semiconductor layer and substrate
US20060268601A1 (en) Display device
KR20100076822A (ko) 전기영동표시장치 및 그 제조방법
KR20080041448A (ko) 유기 박막 트랜지스터 기판의 제조 방법
KR20080006315A (ko) 전기 영동 장치 및 그의 제조 방법
KR20090124546A (ko) 유기 박막 트랜지스터 기판의 제조 방법
KR101192749B1 (ko) 액정표시소자 및 그 제조방법
KR101380225B1 (ko) 액정표시장치용 어레이 기판
KR20050068886A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20080029586A (ko) 액정표시장치와 이의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid