WO2009157413A1 - 半導体素子、及びその製造方法 - Google Patents

半導体素子、及びその製造方法 Download PDF

Info

Publication number
WO2009157413A1
WO2009157413A1 PCT/JP2009/061340 JP2009061340W WO2009157413A1 WO 2009157413 A1 WO2009157413 A1 WO 2009157413A1 JP 2009061340 W JP2009061340 W JP 2009061340W WO 2009157413 A1 WO2009157413 A1 WO 2009157413A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
heat transfer
film
hole
semiconductor
Prior art date
Application number
PCT/JP2009/061340
Other languages
English (en)
French (fr)
Inventor
知宏 西山
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2010518007A priority Critical patent/JP5621593B2/ja
Publication of WO2009157413A1 publication Critical patent/WO2009157413A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Definitions

  • the present invention relates to a semiconductor element and a manufacturing method thereof, and more particularly to a semiconductor element suitable for flip chip connection by infrared irradiation and a manufacturing method thereof.
  • the elements and wirings of integrated circuits that make up electronic devices have been miniaturized, and electronic components and semiconductor package components that have become multi-pin and narrow pitch.
  • the technique of joining between the electrode terminals of an electronic device such as the above and a substrate has been developed.
  • the electrode terminal layout has evolved from the outer periphery of the mounting surface to the area connection in which the electrode terminals are disposed on the entire mounting surface, and the connection form is from wire bonding or lead connection. It has evolved into a flip chip system via solder bumps.
  • connection method of electronic components in the flip chip method is roughly divided into a reflow method and a local reflow method.
  • the soldering connection by the reflow method will be described.
  • the reflow furnace is composed of several temperature-controlled rooms, and parts to be joined are passed in the order of the preheating zone, the reflow zone, and the cooling zone.
  • the electrodes are electrically joined together by melting (integrating) and solidifying the solder by providing a heating profile.
  • preheating is performed in order for the flux to sufficiently remove the oxide film on the surface of the solder and to sufficiently exhibit a reducing action for causing good solder wetting.
  • circulation by a fan of gas (air or nitrogen) heated by a heater is the mainstream, and in some cases, far-infrared irradiation may be used supplementarily (see, for example, Patent Document 1).
  • the reflow method absorbs (releases) heat so that the part approaches the ambient temperature of each zone, and although the temperature distribution appears due to the structure of the part (heated body), the temperature of the connecting part is usually solder, etc.
  • a substantially uniform temperature history is added to the entire part so as to be equal to or higher than the melting point of the connecting material.
  • the lower side (board side) is usually kept at a constant temperature, the chip and the board adsorbed to the head with heating function are positioned, and after pressing, the solder is heated by heating from the back side of the chip through the head. Melt and join between terminals. Again, heat is applied uniformly over at least the majority of the chip (area where the head is in contact).
  • the solder material used for joining is SnPb-based solder
  • the environmental load is high in the global mood to reduce the environmental load in consideration of the sustainability (sustainability) of the global environment.
  • Pb-free materials that eliminate the highly toxic lead (Pb) have changed to mainstream.
  • a typical example is SnAg-based Pb-free solder.
  • the melting point of the solder material is increasing.
  • the melting point of 183 ° C. of SnPb eutectic solder increased by about 40 ° C. to 221 ° C. of Sn3.0Ag0.5Cu, which is most frequently used in SnAg series.
  • Patent Document 1 Note that the entire disclosure of Patent Document 1 is incorporated herein by reference. The following analysis is given by the present invention.
  • the lifetime of the element is greatly affected by the temperature level to which it is exposed, and for every 10 ° C. increase in the junction temperature (junction temperature Tj) on the surface of the component, the lifetime of the element is halved and the failure rate is about 2 It is said that it will double. Further, in the case of a silicon (Si) based semiconductor, if the junction temperature Tj exceeds 175 ° C., the element may be destroyed. For this reason, in the thermal design of electronic components, the target is 125 ° C. or lower even if the junction temperature Tj is high.
  • the bonding process by reflow or local reflow described above means that the device is exposed to a temperature (250 ° C level high temperature) that may destroy the device, although it takes only a few minutes. , which is a factor in yield reduction. Even when the element does not break down, the long-term reliability is affected by the damage during heating.
  • the main problem of the present invention is to provide a semiconductor device which has excellent long-term reliability and does not have a yield reduction due to semiconductor element destruction due to heat application during assembly.
  • a semiconductor element in a semiconductor element, at least the semiconductor substrate, an electrode terminal formed on one surface of the semiconductor substrate, and a position corresponding to the electrode terminal, at least the semiconductor substrate.
  • a hole formed from a surface opposite to the surface on the electrode terminal side, a heat transfer body made of a material embedded in the hole and having a higher thermal conductivity than the material of the semiconductor substrate, and the electrode terminal of the heat transfer body And an IR absorbing film made of a material having a higher absorbability with respect to infrared rays than the material of the semiconductor substrate.
  • a step of embedding a heat body, a step of forming an electrode terminal on at least the heat transfer body, a step of exposing an opposite surface of the surface of the heat transfer body on the electrode terminal side, and at least an exposed surface of the heat transfer body And a step of forming an IR absorption film made of a material having a higher absorptivity to infrared rays than the material of the semiconductor substrate.
  • a step of forming a bottomed hole from a surface opposite to the surface on the electrode terminal side of a semiconductor substrate having an electrode terminal, and at least the semiconductor in the hole A step of embedding a heat transfer body made of a material having a higher thermal conductivity than the material of the substrate, and an IR made of a material having a higher absorbability with respect to infrared rays than the material of the semiconductor substrate on at least the surface of the heat transfer body Forming an absorption film.
  • the flip chip mounting process for assembling a semiconductor device is made low in temperature, the heat damage to the semiconductor element is reduced, the yield of the process is improved, and the effect of high cooling performance is combined, thereby improving the long-term reliability of the semiconductor device. Improvement can be realized. In particular, by efficiently transmitting the energy supplied from the infrared source at the time of assembly only to the electrode terminal portion, it is possible to realize a favorable flip-chip connection while suppressing the heat addition of the entire semiconductor element.
  • the infrared ray irradiated to the IR absorption film when the infrared ray is irradiated and heated is efficiently absorbed as thermal energy from the high absorption rate, and the thermal energy is transmitted. It is efficiently transmitted to the electrode terminal portion through the heat element.
  • infrared rays irradiated to parts other than the IR absorption film have a low probability of being reflected and absorbed inside the semiconductor element, and therefore, a situation in which the temperature is relatively difficult to rise arises.
  • FIG. 2A schematically shows a configuration of a semiconductor device in which a semiconductor element according to Embodiment 1 of the present invention is mounted on a package substrate.
  • FIG. 2A is a cross-sectional view taken along the line XX ′ in FIG. FIG. It is the top view which showed typically the back surface of the semiconductor element which concerns on Example 1 of this invention.
  • It is the 1st process sectional view showing typically the manufacturing method of the semiconductor device concerning Example 1 of the present invention.
  • It is 2nd process sectional drawing which showed typically the manufacturing method of the semiconductor element which concerns on Example 1 of this invention.
  • 6A schematically shows a configuration of a semiconductor device in which a semiconductor element according to a second embodiment of the present invention is mounted on a substrate.
  • FIG. 1 schematically shows a configuration of a semiconductor device in which a semiconductor element according to a second embodiment of the present invention is mounted on a substrate.
  • FIG. 6B is a cross-sectional view taken along line YY ′ in FIG. 6, and FIG. It is. It is the (A) top view which showed typically the back surface of the semiconductor element which concerns on Example 2 of this invention, (B) An enlarged plan view. It is the enlarged plan view which showed typically the back surface of the modification of the semiconductor element which concerns on Example 2 of this invention. It is process sectional drawing which showed typically the manufacturing method of the semiconductor element which concerns on Example 2 of this invention.
  • FIG. 11A is a cross-sectional view taken along the line ZZ ′ of FIG. 10 and FIG. 10B is an enlarged partial cross-sectional view schematically showing a configuration of a semiconductor device in which a semiconductor element according to Example 3 of the present invention is mounted on a substrate.
  • the hole is a through hole that passes through the semiconductor substrate and communicates with the electrode terminal, and the heat transfer body is in contact with the electrode terminal (Mode 1-1).
  • the hole is a bottomed hole that does not penetrate the semiconductor substrate, and the heat transfer body does not contact the electrode terminal (Mode 1-2).
  • a low heat transfer film made of a material having a thermal conductivity lower than that of the material of the semiconductor substrate is provided at least partly between the wall surface of the hole and the IR absorption film (Mode 1-3) .
  • a low heat transfer film made of a material having a thermal conductivity lower than that of the material of the semiconductor substrate and interposed in at least a part between the sidewall of the hole and the IR absorbing film,
  • the film thickness of the heat transfer film is preferably thinner than the film thickness of the low heat transfer film on the side wall of the hole (Embodiment 1-4).
  • an antireflection film made of a material formed on at least the IR absorption film and having a lower reflectance in the infrared wavelength region than the material of the semiconductor substrate (Mode 1-5).
  • an IR transparent insulating film made of an insulating material capable of transmitting infrared rays is provided on the semiconductor substrate including the IR absorbing film (Mode 1-6).
  • the IR absorption film is preferably an antireflection film made of a material having a lower reflectance in the infrared wavelength region than the material of the semiconductor substrate (Embodiment 1-7).
  • the antireflection film is also formed on the semiconductor substrate, and an adhesion layer that enhances adhesion between the antireflection film and the semiconductor substrate is interposed at least between the antireflection film and the semiconductor substrate. (Form 1-8) is preferred.
  • the adhesion layer is preferably made of a material having a thermal conductivity lower than that of the semiconductor substrate (Embodiment 1-9).
  • the area of the antireflection film varies depending on the density of the holes (Mode 1-10).
  • a step (FIG. 3B) of forming a bottomed hole (101 in FIG. 3) in a semiconductor substrate (12 in FIG. 3), and at least the hole Step of embedding a heat transfer body (14 in FIG. 3) made of a material having higher thermal conductivity than the material of the semiconductor substrate (12 in FIG. 3) in FIG. 3 (101)
  • the step (FIGS. 3B) of forming a bottomed hole (101 in FIG. 3) in a semiconductor substrate (12 in FIG. 3), and at least the hole Step of embedding a heat transfer body (14 in FIG. 3) made of a material having higher thermal conductivity than the material of the semiconductor substrate (12 in FIG. 3) in FIG. 3 (101)
  • a low heat transfer film made of a material having a lower thermal conductivity than the material of the semiconductor substrate is formed at least on the surface of the hole It is preferable to include a step (Form 2-1).
  • a low heat transfer film made of a material having a lower thermal conductivity than the material of the semiconductor substrate is formed at least on the surface of the hole and a step of removing at least a part of the low heat transfer film on the bottom of the hole (Mode 2-2).
  • an adhesion layer for improving the adhesion between the IR absorption film and the semiconductor substrate is provided.
  • the IR absorption film is also formed on the semiconductor substrate, and the IR absorption film has a reflectance in the infrared wavelength region than the material of the semiconductor substrate. It is preferable that the antireflective film is made of a material having a low thickness (Embodiment 2-3).
  • a semiconductor substrate (12 in FIG. 11) having an electrode terminal (11 in FIG. 11) is provided from the surface opposite to the surface on the electrode terminal (11 in FIG. 11) side.
  • the step of forming the bottom hole (101 in FIG. 11) (FIG. 11B) and at least the hole (101 in FIG. 11) has higher thermal conductivity than the material of the semiconductor substrate (12 in FIG. 11).
  • a low heat transfer film made of a material having a lower thermal conductivity than the material of the semiconductor substrate is formed at least on the surface of the hole It is preferable to include a step (Form 3-1).
  • the IR absorption film is also formed on the semiconductor substrate, and the IR absorption film is an antireflection film made of a material having a lower reflectance in the infrared wavelength region than the material of the semiconductor substrate. Is preferable (Form 3-2).
  • FIG. 1 schematically shows a configuration of a semiconductor device in which a semiconductor element according to a first embodiment of the present invention is mounted on a package substrate.
  • FIG. 2 is a plan view schematically showing the back surface of the semiconductor element according to the first embodiment of the present invention.
  • the IR transparent insulating film 16 of FIG. 1 is omitted.
  • the semiconductor element 10 according to the first embodiment is flip-chip mounted on the package substrate 20. That is, the semiconductor element 10 is aligned on the package substrate 20 so that the element side electrode terminal 11 and the substrate side electrode terminal 21 face each other, and the corresponding electrode terminals 11, 21 are electrically connected to each other through the bump 30. And mechanically connected (joined).
  • flip-chip mounting a method is used in which the bump 30 is melted by mounting the semiconductor element 10 on the package substrate 20 while applying a required load and heating it by infrared irradiation.
  • the element-side electrode terminals 11 are arranged in a two-row staggered arrangement at the peripheral edge of the substrate-side surface (element formation surface 18) of the semiconductor element 10.
  • the substrate-side electrode terminal 21 is disposed at a position corresponding to the element-side electrode terminal 11 on the element-side surface of the package substrate 20.
  • a semiconductor substrate 12 penetrates at a position corresponding to the element side electrode terminal 11, and a heat transfer body 14 is embedded in the through hole via a low heat transfer film 13 having a predetermined thickness.
  • an IR absorption film 15 covering at least the heat transfer body 14 is formed at a position on the back surface side of the semiconductor substrate 12 corresponding to the element side electrode terminal 11.
  • the IR absorption films 15 are formed so that adjacent films do not come into contact with each other, and are arranged in two rows in a staggered arrangement at the peripheral portion of the substrate side surface (element formation surface 18) of the semiconductor element 10. (See FIG. 2).
  • the entire back surface of the semiconductor substrate 12 including the IR absorption film 15 is covered with an IR transparent insulating film 16.
  • the element side electrode terminal 11 is connected to the IR absorption film 15 through the heat transfer body 14 as a heat transfer path.
  • the low heat transfer film 13 is a film having a lower thermal conductivity than that of the semiconductor substrate 12 (for example, silicon) and covers at least a part of the side wall of the through hole.
  • the low heat transfer film 13 has an insulating property and has a role of electrically insulating the heat transfer body 14 from the semiconductor substrate 12.
  • a silicon oxide film formed by a plasma CVD method can be used as the low heat transfer film 13, for example.
  • the heat transfer body 14 is made of a material having a thermal conductivity higher than that of at least the semiconductor substrate 12 (for example, silicon).
  • a material having a thermal conductivity higher than that of at least the semiconductor substrate 12 for example, silicon.
  • copper (Cu) plating formed using a via fill electrolytic plating method can be used.
  • those formed by electroless plating or imprinting with conductive ink can be used.
  • the IR absorption film 15 is a material having an infrared absorptivity (emissivity) higher than that of at least the base material (for example, silicon) of the substrate 12 in the semiconductor element 10 in the vicinity of the peak wavelength of infrared rays irradiated during assembly.
  • a material that absorbs infrared energy is used. By doing so, it is possible to absorb the irradiated infrared energy more efficiently than when the IR absorption film 15 is not provided, and to transmit the energy to the element side electrode terminal 11 through the heat transfer body 14 having high thermal conductivity. It becomes.
  • the IR absorbing film 15 for example, gold can be used, and other materials having a relatively high emissivity in the wavelength region of the halogen lamp used in the light source (IR source) such as titanium (Ti) and nickel (Ni). Can be used.
  • IR source light source
  • the IR absorption film 15 covers the surface of the semiconductor substrate 12 in a region other than the heat transfer body 14, at least a part between the surface of the semiconductor substrate 12 and the IR absorption film 15 has a thermal conductivity of at least a semiconductor. It is preferable to cover with an adhesion layer (not shown) which is lower than the substrate 12 (for example, silicon) and ensures adhesion between the surface of the semiconductor substrate 12 and the IR absorption film 15.
  • an antireflection film (not shown) may be formed in a form of being laminated on the IR absorption film 15. Thereby, similarly to the IR absorption film 15, absorption of infrared rays can be improved.
  • the antireflection film is a film made of a material having a lower reflectance than the material of the semiconductor substrate 12 in the infrared wavelength region than the material of the semiconductor substrate 12, and specifically, silicon nitride (SiN), silicon oxide (SiO2). 2 ), titanium nitride (TiN), titanium oxide (TiO 2 ), and the like can be used, and they can be formed by a plasma CVD method or the like. Further, the antireflection film may be a diamond-like carbon (DLC) film.
  • DLC diamond-like carbon
  • the IR transparent insulating film 16 is not necessary.
  • the antireflection film covers the surface of the semiconductor substrate 12 in a region other than the IR absorption film 15, at least a portion between the surface of the semiconductor substrate 12 and the antireflection film has a thermal conductivity of at least the semiconductor substrate 12 (for example, It is preferable to cover the surface of the semiconductor substrate 12 with an adhesion layer (not shown) that ensures adhesion between the surface of the semiconductor substrate 12 and the antireflection film.
  • the IR transmissive insulating film 16 is an insulating film capable of transmitting infrared light, and for example, a commercially available coating material for transmitting infrared light can be used.
  • the semiconductor device in which the semiconductor element 10 is flip-chip bonded to the package substrate 20 has been described as an example.
  • the present invention is not limited to this, and the bonding of the semiconductor package and the wiring substrate or bonding of the semiconductor elements is performed. It may be used for chip-on-chip (CoC) type bonding.
  • FIG. 3 and 4 are process cross-sectional views schematically showing a method for manufacturing a semiconductor element according to Example 1 of the present invention.
  • Step A1 a wafer having a semiconductor substrate 12 on which elements are formed is prepared (Step A1; see FIG. 3A).
  • a region of the element formation surface 18 other than a portion for forming a hole for the heat transfer body (14 in FIG. 1) is protected with a resist (not shown), and non-penetrated by reactive ion etching (RIE).
  • RIE reactive ion etching
  • the non-through holes 101 are staggered in two rows at the periphery of the semiconductor element (10 in FIG. 1), and have a size of ⁇ 120 ⁇ m and a depth of 300 ⁇ m. Since the non-through holes 101 correspond to the element side electrode terminals (11 in FIG. 1) on a one-to-one basis, they are arranged in the same layout as the element side electrode terminals. The position of the non-through hole 101 is the same as the position of the element side electrode terminal, which is effective for efficiently transferring heat to the electrode terminal portion during reflow, but is restricted by the position of the element side electrode terminal. It is not a thing.
  • the low heat transfer film 13 is formed on the wall surface of the non-through hole 101 and the upper surface of the semiconductor substrate 12 (step A3; see FIG. 3C).
  • a silicon oxide film SiO 2 film
  • the low heat transfer film 13 has an insulating property and has a role of electrically insulating the heat transfer body 14 to be formed later, in addition to the feature of low heat conduction.
  • a copper (Cu) plating serving as the heat transfer body 14 is applied by using a via fill electrolytic plating method (step A4). ; See FIG. 3 (D)).
  • a method of filling the non-through hole 101 with a high thermal conductive material material of the heat transfer body 14
  • an electroless plating method, conductive ink imprinting, or the like can be used. Not restricted.
  • Step A5 in order to remove the copper plating deposited on the low heat transfer film 13, the heat transfer body 14 is polished by polishing until the low heat transfer film 13 is exposed using a CMP (Chemical Mechanical Polishing) method. (Step A5; see FIG. 3E).
  • CMP Chemical Mechanical Polishing
  • step A6 the element side electrode terminal 11 is formed on the heat transfer body 14 (step A6; refer to FIG. 4A).
  • the low heat transfer film 13 covering the heat transfer body 14 is exposed from the back surface of the semiconductor substrate 12 (the surface opposite to the surface on the element side electrode terminal 11 side) by using reactive ion etching (RIE). Until this time, the semiconductor substrate 12 is selectively etched (step A7; see FIG. 4B). At this time, due to the difference in etching rate between the semiconductor substrate 12 (silicon) and the low heat transfer film 13 (silicon oxide film), a step is formed in which the low heat transfer film 13 covering the heat transfer body 14 protrudes from the head. .
  • RIE reactive ion etching
  • step A8; FIG. 4C the heat transfer body 14 is exposed.
  • an IR absorption film 15 is formed on the heat transfer body 14, and then an IR transparent insulating film 16 is formed on the semiconductor substrate 12 including the IR absorption film 15 (Step A9; (See FIG. 4D).
  • the IR absorption film 15 is a gold (Au) film (thickness: 0.1 ⁇ m) formed by electroless plating.
  • the IR transparent insulating film 16 is formed over the entire back surface of the semiconductor substrate 12 or in a necessary place.
  • the semiconductor element 10 similar to that shown in FIG. 1 is completed by cutting the semiconductor element 10 from the wafer.
  • Example 1 since the IR absorption film 15 made of Au plating is directly formed on the heat transfer body 14 made of Cu, as shown in FIG. 2, the size of the IR absorption film 15 is the heat transfer body. 14 is almost the same size.
  • the process for mounting the semiconductor element 10 on the package substrate 20 is as follows.
  • a tin / silver / copper alloy (hereinafter, SnAgCu) solder paste is supplied by screen printing onto the element-side electrode terminal 11 of the semiconductor element 10 manufactured in steps A1 to A9, and a partially spherical shape is formed by heating reflow and flux cleaning.
  • a solder bump is formed (step B1).
  • a package substrate 20 (thickness: 1.0 mm) is prepared, and the semiconductor element 10 that has supplied the flux to the bump tip is positioned so that the electrode terminals 11 and 21 are in the same position, and then pressed.
  • the temporary position is fixed (step B2).
  • thermoelectric power is applied to several solder connection portions so that the top temperature becomes about 245 ° C. Using the sample in which the pair was embedded, the output value was fed back to the control device, and the power and ON / OFF of the halogen lamp were switched to create heating control data.
  • the IR absorption film 15 absorbs more infrared energy irradiated from the halogen lamp than the surface of another semiconductor substrate 12 (for example, silicon).
  • the radiation intensity has a peak in the vicinity of 0.88 ⁇ m, and the wavelength range having an intensity of 1/10 (10%) or more is in the range of about 0.4 to 3 ⁇ m.
  • the emissivity in the vicinity of the wavelength of 0.88 ⁇ m is much lower than 0.1 for silicon, whereas gold used as the IR absorption film 15 exceeds 0.6 and is 10 times or more that of silicon. It can be seen that the IR absorption film 15 absorbs infrared energy as compared with the semiconductor substrate 12 even when the infrared rays are uniformly irradiated.
  • the heat transfer body 14 for example, copper
  • the semiconductor substrate 12 for example, silicon
  • the thermal energy has good response to the intensity of infrared rays. Can be transmitted. That is, in terms of thermal conductivity, silicon is 129.3 W / mK and copper is 386.4 W / mK, which is about three times as large as that of silicon.
  • the side wall of the heat transfer body 14 (for example, copper) is covered with a low heat transfer film 13 (for example, a silicon oxide film). That is, the thermal conductivity of the silicon oxide film is 1.2 W / mK, which is two orders of magnitude smaller than that of copper and silicon, and acts as a heat insulating layer.
  • a low heat transfer film 13 for example, a silicon oxide film.
  • the irradiated infrared energy is absorbed by the IR absorption film 15 with less loss, and is efficiently passed through the heat transfer body 14.
  • the electrode terminals 11 and 21 By transmitting to the electrode terminals 11 and 21, it becomes possible to reduce the amount of additional heat during assembly. As a result, damage to the semiconductor element 10 due to heat application during assembly is reduced, yield is not reduced, and long-term reliability is ensured.
  • the heat transfer body 14 by covering the heat transfer body 14 with the low heat transfer film 13 in the through hole, the dispersion of the thermal energy due to the infrared rays irradiated on the back surface of the semiconductor element 10 in the in-plane direction is suppressed, and the thickness is deviated in the thickness direction. It becomes possible to carry out, and the heat transfer efficiency to the electrode terminal 11 can be further improved. That is, at least part of the side wall of the through hole is covered with the low heat transfer film 13 having a thermal conductivity lower than that of the semiconductor substrate 12 (silicon), so that the heat energy transferred to the heat transfer body 14 is a semiconductor. It becomes difficult to diffuse in the surface direction of the substrate 12, and loss due to thermal diffusion when heat energy is transmitted to the electrode terminal 11 through the heat transfer body 14 can be reduced. As a result, it is possible to reduce heat damage to the semiconductor element 10 while maintaining good flip chip connection.
  • the heat transfer body 14 can also be expected to act as a heat dissipation path that efficiently releases heat generated from the element or the like to the outside and maintains stable operation. . That is, the operating semiconductor element generates heat, and it is necessary to quickly release the generated heat to the outside world in order to ensure stable operation and highly reliable operation.
  • the heat transfer element 14 is generated during operation. It can serve as a heat dissipation path for quickly transporting heat from the element to the back surface of the semiconductor element 10 and improve the cooling performance. As a result, an increase in the junction temperature Tj due to the heat generation density from the element, which increases with the miniaturization of the semiconductor element 10, is reduced, and it is possible to avoid element destruction due to heat or improve long-term reliability as element operation.
  • an interlayer insulating film can be replaced with a conventionally used silicon oxide (hereinafter, SiO 2 ) instead of a low dielectric constant material (hereinafter, Low-K material).
  • This Low-K material has been actively researched and developed, but it has a lower mechanical strength than SiO 2 and tends to be brittle, for example, it is made porous to lower the dielectric constant.
  • Example 1 even when Low-K having such characteristics is adopted, the internal stress generated due to the structure of the semiconductor package, the operating environment and the stress due to the change are alleviated, and long-term reliability is improved. Can be secured.
  • Example 1 since the amount of added heat at the time of assembling the package is reduced, excessive warpage and increase in internal stress due to the difference in thermal expansion coefficient between the semiconductor element and the package substrate are alleviated, and assemblability and long-term reliability are ensured. be able to. Moreover, it leads to the effect of improving the yield of the mounting of the package on the motherboard and the mounting between packages in a package-on-package (PoP) type package.
  • PoP package-on-package
  • FIG. 5A and 5B schematically show a configuration of a semiconductor device in which a semiconductor element according to a second embodiment of the present invention is mounted on a substrate.
  • FIG. 5A is a cross-sectional view taken along line YY ′ in FIG. It is an expanded partial sectional view.
  • FIG. 6A is a plan view schematically showing the back surface of the semiconductor element according to the second embodiment of the present invention
  • FIG. 6B is an enlarged plan view.
  • FIG. 7 is an enlarged plan view schematically showing the back surface of a modified example of the semiconductor element according to the second embodiment of the present invention.
  • the semiconductor element 10 according to the second embodiment is flip-chip mounted on the package substrate 20 as in the first embodiment.
  • the semiconductor element 10 according to Example 2 uses the antireflection film 17 as an alternative to the IR absorption film (15 in FIG. 1), and the antireflection film 17 is not only in the region on the heat transfer body 14 but also in the outer periphery of the region.
  • the second embodiment is different from the first embodiment in that it is disposed on the semiconductor substrate 12 via the adhesion layer 19 and has a size that covers a larger area. Other configurations are the same as those of the first embodiment.
  • the antireflection film 17 is a substitute for the IR absorption film of Example 1 (15 in FIG. 1), and can improve the absorption of infrared rays in the same manner as the IR absorption film.
  • the antireflection film 17 is a film made of a material having a lower reflectance in the infrared wavelength region than the material of the semiconductor substrate 12, and specifically, silicon nitride (SiN), silicon oxide (SiO 2 ), titanium nitride ( A material such as TiN) or titanium oxide (TiO 2 ) can be used, and can be formed by a plasma CVD method or the like. Besides the plasma CVD method, a PVD (Physical Vapor Deposition) method can also be used.
  • the antireflection film 17 may be a diamond-like carbon (DLC) film.
  • the adhesion layer 19 is a layer for adhering the antireflection film 17 to the surface of the semiconductor substrate 12.
  • the adhesion layer 19 is disposed at least at a part between the surface of the semiconductor substrate 12 and the antireflection film 17.
  • noble metals such as titanium (Ti), titanium-tungsten (TiW), titanium nitride (TiN), chromium (Cr), chromium-nickel (CrNi), tantalum (Ta), molybdenum (Mo), etc.
  • System materials can be used.
  • the adhesion layer 19 can not only secure the adhesion between the semiconductor substrate 12 and the antireflection film 17 but also can use a material having a thermal conductivity lower than that of the material of the semiconductor substrate 12 (for example, silicon). By using such a material, when the antireflection film 17 is disposed so as to protrude from the heat transfer body 14, the adhesion layer 19 is provided in a region other than the portion where the antireflection film 17 covers the heat transfer body 14. Acts as a heat insulating layer, and the thermal energy given to the antireflection film 17 is reduced in thermal diffusion via the surface of the semiconductor substrate 12 as compared with the case where the adhesion layer 19 is not provided, and more thermal energy is transmitted. It is transmitted to the heat body 14.
  • the adhesion layer 19 may be either the same material as the low heat transfer film 13 or a different material.
  • FIG. 6 shows an image view (electrode terminals 11 are arranged in two rows and staggered) as viewed from the back surface (opposite surface of the device forming surface 18) of the semiconductor device 10.
  • FIG. 7 shows an example of the shape of the antireflection film 17 in the case of a three-row staggered arrangement.
  • the antireflection film 17 has regularity, and has an area as large as possible in order to absorb much IR, and has a pentagonal shape (see FIG. 6B).
  • the area of the antireflection film 17 in the second row is designed to be smaller than the outermost row and the innermost row (see FIG. 7). The reason for this is that the heat transfer bodies 14 in the second row are in a situation where the temperature of the heat transfer bodies 14 surrounding them is relatively high and the temperature tends to rise. Considering this, the layout of the antireflection film 17 is designed.
  • FIG. 8 is a process cross-sectional view schematically showing a method for manufacturing a semiconductor device according to Example 2 of the present invention.
  • the heat transfer body 14 is embedded in the through hole of the semiconductor substrate 12 through the low heat transfer film 13 by the same process as the steps A1 to A8 of the first embodiment, and the element is located at a position corresponding to the heat transfer body 14.
  • the side electrode terminal 11 is formed, and the heat transfer body 14 is exposed on the back surface side of the semiconductor substrate 12 (opposite surface on the element side electrode terminal 11 side), and the surface is flattened (Step C1; (See FIG. 8A).
  • an adhesion layer 19 is formed in a region where the heat transfer body 14 is disposed on the back surface of the semiconductor substrate 12 (step C2; see FIG. 8B).
  • titanium (Ti) was applied as the adhesion layer 19 to a thickness of 20 nm by sputtering.
  • step C3 see FIG. 8C.
  • the semiconductor element 10 similar to that of FIG. 5 is completed by cutting the semiconductor element 10 from the wafer.
  • the same effect as the first embodiment is achieved, and the area per each heat transfer body 14 of the antireflection film 17 having an effect of increasing the absorption of infrared rays by suppressing the reflection of infrared rays is increased.
  • the electrode terminal 11 can be heated more efficiently.
  • the bonding strength between the antireflection film 17 and the semiconductor substrate 12 is improved by interposing the adhesion layer 19, and the size thereof is expanded beyond the projected portion of the heat transfer body 14, so that the infrared rays during reflow can be further increased. Absorption can be performed more efficiently.
  • FIG. 9A and 9B schematically show a configuration of a semiconductor device in which a semiconductor element according to Example 3 of the present invention is mounted on a substrate.
  • FIG. 9A is a cross-sectional view taken along the line ZZ ′ in FIG. 10
  • FIG. 10A is a plan view schematically showing the back surface of a semiconductor element according to Example 3 of the present invention
  • FIG. 10B is an enlarged plan view.
  • the arrangement of the element-side electrode terminals 11 occupies not only the periphery of the semiconductor element 10 but also a large area of the semiconductor element 10. (Area array placement). Further, in the semiconductor element 10 according to Example 3, the heat transfer body 14 does not penetrate the semiconductor element 10, and a non-through hole is provided from the back surface of the element forming surface 18 at a position corresponding to the element side electrode terminal 11. The non-through hole is filled with a heat transfer body 14 via a low heat transfer film 13.
  • a part of the back surface of the element formation surface 18 of the semiconductor element 10 covers at least a part of the heat transfer body 14 so that adjacent films do not contact each other.
  • the antireflection film 17 IR absorption film
  • the antireflection film 17 IR absorption film
  • the antireflection film 17 IR absorption film
  • Other configurations are the same as those in the first and second embodiments.
  • the low heat transfer film 13 is a film having a lower thermal conductivity than that of the semiconductor substrate 12 (for example, silicon) and covers at least a part of the surface of the non-through hole (bottomed hole) in the semiconductor substrate 12.
  • the outermost antireflection film 17 projects outward and has a larger area than other antireflection films 17.
  • the area other than the periphery can be 220 ⁇ m ⁇ 220 ⁇ m
  • the periphery can be 220 ⁇ m ⁇ 280 ⁇ m
  • the corner can be 280 ⁇ m ⁇ 280 ⁇ m.
  • Example 3 the element side electrode terminal 11 and the antireflection film 17 have a one-to-one correspondence. However, when the element side electrode terminal 11 is not disposed in the entire area, the element side electrode terminal 11 is disposed. You may arrange
  • 11 and 12 are process cross-sectional views schematically showing a method for manufacturing a semiconductor device according to Example 3 of the present invention.
  • the semiconductor element 10 having the element-side electrode terminal 11 is ground from the back surface (opposite surface on the element-side electrode terminal 11 side) side until the final required thickness is reached (for example, 200 ⁇ m) (step) D1; see FIG. 11A).
  • a non-through hole 101 (for example, 120 ⁇ m in diameter, A depth of 180 ⁇ m) (step D2; see FIG. 11B).
  • the distance between the bottom surface of the non-through hole and the element surface was set to about 20 ⁇ m.
  • the distance between the bottom surface of the non-through hole 101 and the element surface is about 20 ⁇ m, preferably 10 ⁇ m or less, and more preferably 5 ⁇ m or less.
  • the low heat transfer film 13 is formed on the wall surface of the non-through hole 101 and the back surface of the semiconductor substrate 12 (step D3; see FIG. 11C).
  • a silicon oxide film SiO 2 film
  • the low heat transfer film 13 has an insulating property and has a role of electrically insulating the heat transfer body 14 to be formed later, in addition to the feature of low heat conduction.
  • the film thickness of the low heat transfer film 13 can be about 1 ⁇ m.
  • the low heat transfer film 13 is uniformly formed on the surface of the non-through hole.
  • anisotropic etching is performed after the low heat transfer film 13 is uniformly formed on the surface of the non-through hole.
  • the low heat transfer film 13 on the bottom of the non-through hole 101 can be thinned to give a difference from the film thickness of the low heat transfer film 13 on the side wall of the non-through hole 101.
  • the low heat transfer film 13 (silicon oxide film) is formed by about 2 ⁇ m by plasma CVD, and then the silicon oxide film at the bottom of the non-through hole is removed by etching by about 1 ⁇ m by RIE. By doing so, it becomes possible to transfer heat more efficiently in the thickness direction of the semiconductor substrate 12 while maintaining electrical insulation.
  • a copper (Cu) plating to be the heat transfer body 14 is performed using a technique of via fill electrolytic plating (step D4). ; See FIG. 11 (D)).
  • a method of filling the non-through hole 101 with a high thermal conductive material material of the heat transfer body 14
  • an electroless plating method, conductive ink imprinting, or the like can be used. There are no restrictions.
  • Step D5 in order to remove the copper plating deposited on the low heat transfer film 13, the heat transfer body 14 is polished by polishing until the low heat transfer film 13 is exposed using a CMP (Chemical Mechanical Polishing) method. (Step D5; see FIG. 12A).
  • CMP Chemical Mechanical Polishing
  • an adhesion layer 19 is formed in a region where the heat transfer body 14 is disposed on the back surface of the semiconductor substrate 12 (step D6; see FIG. 12B).
  • titanium (Ti) was applied as the adhesion layer 19 to a thickness of 20 nm by sputtering.
  • an antireflection film 17 is formed (step D7; see FIG. 12C). Thereafter, the semiconductor element 10 similar to that of FIG. 9 is completed by cutting the semiconductor element 10 from the wafer.
  • the same effects as those of the first and second embodiments can be obtained, and the heat transfer body 14 can be arranged directly above the element formation area by making the heat transfer body 14 non-penetrating.
  • the restrictions on the arrangement of the heat transfer body 14 can be relaxed.
  • This is a structure that can cope with an increase in the number of connection pins (increase in the number of pins) accompanying an increase in performance of a semiconductor device and an area array of electrode terminal layouts.
  • the respective heat transfer bodies 14 are not electrically connected to the element-side electrode terminals 11, and therefore the antireflection film 17 (IR absorption film) corresponding to them. Short circuit in some way eliminates the risk of malfunction.
  • the outermost antireflection film 17 projects outward, and has a larger area than the other (see FIG. 10B), so that all four sides are surrounded by other heat transfer bodies 14.
  • the heat is relatively easy to escape and the temperature is likely to be lower than others, so that the temperature at the outermost peripheral connection portion can be relatively increased, so that the temperature can be uniformed as a whole.
  • the size of the antireflection film 17 (IR absorption film) in the vicinity of the outer periphery of the semiconductor chip and / or in the vicinity of the outer periphery of the region where the arrangement of the electrode terminals is partially sparse is larger than the antireflection film 17 (IR in the other region).
  • the area By making the area larger than that of the absorption film), it is possible to reduce the amount of heat transmitted to each of the element side electrode terminals 11 and, in turn, variations in individual bump temperatures.
  • the portion of the package substrate 20 in the vicinity of the area where the element side electrode terminals 11 are disposed has a portion where the adjacent element side electrode terminals 11 are not provided.
  • the temperature of the element side electrode terminal 11 in the vicinity of the outer periphery of the area where the element side electrode terminal 11 is disposed is lower than the other element side electrode terminals 11. Therefore, as described above, by increasing the area of the antireflection film 17 (IR absorption film) in the vicinity of the outer periphery of the area where the element-side electrode terminals 11 are disposed, the amount of infrared absorption at the corresponding part is increased more than the others. As a result, there is an effect of reducing the temperature of the electrode terminal portion.
  • the effect of the heat transfer body 14 as a heat dissipation path for element heat generation during package operation can be enhanced. That is, since the heat radiation effect is higher when the distance between the heat transfer body 14 and the element portion of the semiconductor element 10 is closer, the element portion of the semiconductor element is arranged near the non-through hole, compared with the through hole. Higher heat dissipation.
  • the cooling capacity may be lower than the cooling capacity required for stable element operation or long-term reliability.
  • the long-term reliability of semiconductor devices is greatly affected by the temperature environment during operation, and silicon-based semiconductors are generally designed so that the temperature in the operating environment is 125 ° C or less even if the junction temperature Tj is high due to the characteristics of device degradation. If it exceeds 175 ° C., the device may be destroyed. Therefore, in the third embodiment, by securing the heat radiation path of the element portion of the semiconductor element 10 by the heat transfer body 14, the junction temperature can be lowered, and stable operation and long-term reliability can be ensured.

Abstract

　長期信頼性に優れ、かつ、組立時の熱付加を原因とする半導体素子破壊による歩留まり低下がない半導体装置を提供する。半導体基板と、半導体基板の片側の面にて形成された電極端子と、電極端子と対応する位置にて、半導体基板における少なくとも電極端子側の面の反対面から形成された孔と、孔に埋め込まれるとともに、半導体基板の材料よりも熱伝導率が高い材料よりなる伝熱体と、伝熱体の電極端子側の面の反対面の少なくとも一部に形成されるとともに、半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなるＩＲ吸収膜と、を備える。

Description

半導体素子、及びその製造方法
［関連出願の記載］
　本発明は、日本国特許出願：特願２００８－１６３４１８号（２００８年６月２３日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
　本発明は、半導体素子、及びその製造方法に関し、特に、赤外線照射によるフリップチップ接続に適した半導体素子、及びその製造方法に関する。
　近年、電子機器の高性能化及び小型化への要求を実現するため、電子機器を構成する集積回路の素子や配線は微細化され、多ピン化、狭ピッチ化された電子部品や半導体パッケージ部品などの電子デバイスと基板との電極端子間を接合する技術が発展してきた。接合技術については、具体的には電極端子の配設レイアウトは実装面の外周部のみから実装面全体に電極端子を配設するエリア接続へと発展し、接続形態はワイヤーボンディングやリードによる接続からはんだバンプを介したフリップチップ方式へと発展してきた。
　フリップチップ方式における電子部品の接続方法は、大きくリフロー方式とローカルリフロー方式に分けられる。
　リフロー方式によるはんだ接続について説明すると、リフロー炉は各温度制御された数ブロックの部屋で構成され、プリヒートゾーン、リフローゾーン、冷却ゾーンの順に、接合に供する部品が通ることにより、接合部に所定の加熱プロファイルを与えてはんだの溶融（一体化）、凝固により電極同士が電気的に接合される。なお、プリヒートは、フラックスがはんだ表面の酸化膜を除去し、良好なはんだ濡れを発現させるための還元作用を十分に発揮するために行うものである。加熱方式については、ヒータにより加熱された気体（空気または窒素）のファンによる循環が主流であり、場合によっては遠赤外線照射を補助的に用いる場合もある（例えば、特許文献１参照）。つまり、リフロー方式では部品が各ゾーンの雰囲気温度に近づくように熱を吸収（放出）し、部品（被加熱体）の構造の影響で温度分布は出るものの、通常、接続部の温度がはんだ等接続材料の融点以上になるように、部品全体にほぼ一様の温度履歴が付加される。
　ローカルリフロー方式では、通常、下側（基板側）を一定温度に保ち、加熱機能を持つヘッドに吸着されたチップと基板とを位置決めし、加圧後、ヘッドを通してチップ裏面より加熱してはんだを溶融させ、端子間を接合する。こちらも、少なくともチップの大部分（ヘッドが接触しているエリア）では均一に熱が付加される。
　ところで、接合に用いられるはんだ材料は、ＳｎＰｂ系のはんだから、地球環境のサステイナビリティ（持続可能性）を考慮した環境負荷軽減を求める世界的な気運の中で、環境負荷が高く生物への毒性が強い鉛（Ｐｂ）を排除したＰｂフリーの材料が主流に変化した。その代表例がＳｎＡｇ系Ｐｂフリーはんだである。それに伴って、はんだ材料の融点は、高温化している。例えば、ＳｎＰｂ共晶はんだの融点１８３℃から、ＳｎＡｇ系で最も多く使用されているＳｎ３．０Ａｇ０．５Ｃｕの融点２２１℃へと約４０℃上昇した。半導体素子とパッケージ基板、もしくは半導体素子同士をはんだで接合する場合には、接合部の温度を少なくともはんだ材料の融点以上まで上げる必要があり、リフロー時の最高到達温度も２５０℃前後へと上昇している。
特開平５－３１５３９８号公報
　なお、上記特許文献１の全開示内容はその引用をもって本書に繰込み記載する。以下の分析は、本発明によって与えられたものである。
　一般的に、素子の寿命は曝される温度レベルに大きく影響され、部品表面の接合部温度（ジャンクション温度Ｔｊ）が１０℃上昇する毎に素子の寿命は約半分になり、故障率は約２倍になると言われている。また、シリコン（Ｓｉ）系半導体ではジャンクション温度Ｔｊが１７５℃を超えると素子が破壊される可能性がある。このため、電子部品の熱設計においては、ジャンクション温度Ｔｊが高くとも１２５℃以下を目標にしている。つまり、前述のリフローもしくはローカルリフローによる接合プロセスにおいては、数分という短時間とは言え、素子が破壊される可能性がある温度（２５０℃レベルの高温）に曝されることを意味しており、歩留まり低下の要因となっている。また、素子破壊までは至らない場合においても、加熱時のダメージにより長期信頼性に影響を与えている。
　本発明の主な課題は、長期信頼性に優れ、かつ、組立時の熱付加を原因とする半導体素子破壊による歩留まり低下がない半導体装置を提供することである。
　本発明の第１の視点においては、半導体素子において、半導体基板と、前記半導体基板の片側の面にて形成された電極端子と、前記電極端子と対応する位置にて、前記半導体基板における少なくとも前記電極端子側の面の反対面から形成された孔と、前記孔に埋め込まれるとともに、前記半導体基板の材料よりも熱伝導率が高い材料よりなる伝熱体と、前記伝熱体の前記電極端子側の面の反対面の少なくとも一部に形成されるとともに、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなるＩＲ吸収膜と、を備えることを特徴とする。
　本発明の第２の視点においては、半導体素子の製造方法において、半導体基板に有底の孔を形成する工程と、少なくとも前記孔に前記半導体基板の材料よりも熱伝導率が高い材料よりなる伝熱体を埋め込む工程と、少なくとも前記伝熱体上に電極端子を形成する工程と、前記伝熱体の前記電極端子側の面の反対面を露出させる工程と、少なくとも前記伝熱体の露出面上に、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなるＩＲ吸収膜を形成する工程と、を含むことを特徴とする。
　本発明の第３の視点においては、半導体素子の製造方法において、電極端子を有する半導体基板の前記電極端子側の面の反対面から有底の孔を形成する工程と、少なくとも前記孔に前記半導体基板の材料よりも熱伝導率が高い材料よりなる伝熱体を埋め込む工程と、少なくとも前記伝熱体の表面上に、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなるＩＲ吸収膜を形成する工程と、を含むことを特徴とする。
　本発明によれば、半導体装置組み立てのフリップチップ実装工程を低温化し、半導体素子への加熱ダメージ低減を通して、工程の歩留まり向上、および、高い冷却性能の効果も合わせて、半導体装置の長期信頼性の向上が実現できる。特に、組み立て時に赤外線源から供給されたエネルギーを電極端子部にのみ効率的に伝えることで、半導体素子全体としての熱付加は抑制しつつ、良好なフリップチップ接続が実現できる。つまり、半導体素子をパッケージ基板上へ搭載後、赤外線を照射して加熱する際にＩＲ吸収膜に照射された赤外線は、その高い吸収率から効率的に熱エネルギーとして吸収され、その熱エネルギーは伝熱体を通して効率的に電極端子部へ伝えられる。一方で、ＩＲ吸収膜以外の部位へ照射された赤外線は、反射するなどして半導体素子の内部に吸収される確率が低く、従って比較的温度が上がり難い状況が生まれる。
本発明の実施例１に係る半導体素子をパッケージ基板に実装した半導体装置の構成を模式的に示した（Ａ）図２のＸ－Ｘ´間の断面図、（Ｂ）外周付近の拡大部分断面図である。 本発明の実施例１に係る半導体素子の裏面を模式的に示した平面図である。 本発明の実施例１に係る半導体素子の製造方法を模式的に示した第１の工程断面図である。 本発明の実施例１に係る半導体素子の製造方法を模式的に示した第２の工程断面図である。 本発明の実施例２に係る半導体素子を基板に実装した半導体装置の構成を模式的に示した（Ａ）図６のＹ－Ｙ´間の断面図、（Ｂ）外周付近の拡大部分断面図である。 本発明の実施例２に係る半導体素子の裏面を模式的に示した（Ａ）平面図、（Ｂ）拡大平面図である。 本発明の実施例２に係る半導体素子の変形例の裏面を模式的に示した拡大平面図である。 本発明の実施例２に係る半導体素子の製造方法を模式的に示した工程断面図である。 本発明の実施例３に係る半導体素子を基板に実装した半導体装置の構成を模式的に示した（Ａ）図１０のＺ－Ｚ´間の断面図、（Ｂ）拡大部分断面図である。 本発明の実施例３に係る半導体素子の裏面を模式的に示した（Ａ）平面図、（Ｂ）拡大平面図である。 本発明の実施例３に係る半導体素子の製造方法を模式的に示した第１の工程断面図である。 本発明の実施例３に係る半導体素子の製造方法を模式的に示した第２の工程断面図である。
　本発明の実施形態に係る半導体素子において、半導体基板（図１の１２）と、前記半導体基板（図１の１２）の片側の面にて形成された電極端子（図１の１１）と、前記電極端子（図１の１１）と対応する位置にて、前記半導体基板（図１の１２）における少なくとも前記電極端子（図１の１１）側の面の反対面から形成された孔と、前記孔に埋め込まれるとともに、前記半導体基板（図１の１２）の材料よりも熱伝導率が高い材料よりなる伝熱体（図１の１４）と、前記伝熱体（図１の１４）の前記電極端子（図１の１１）側の面の反対面の少なくとも一部に形成されるとともに、前記半導体基板（図１の１２）の材料よりも赤外線に対して吸収性の高い材料よりなるＩＲ吸収膜（図１の１５）と、を備える（形態１）。
　さらに、以下の形態も可能である。
　前記孔は、前記半導体基板を貫通して前記電極端子に通ずる貫通孔であり、前記伝熱体は、前記電極端子と接することが好ましい（形態１－１）。
　前記孔は、前記半導体基板を貫通しない有底の孔であり、前記伝熱体は、前記電極端子と接しないことが好ましい（形態１－２）。
　前記孔の壁面と前記ＩＲ吸収膜の間の少なくとも一部に介在するとともに、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を備えることが好ましい（形態１－３）。
　前記孔の側壁と前記ＩＲ吸収膜の間の少なくとも一部に介在するとともに、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を備え、前記孔の底部上の前記低伝熱膜の膜厚は、前記孔の側壁上の前記低伝熱膜の膜厚よりも薄いことが好ましい（形態１－４）。
　少なくとも前記ＩＲ吸収膜上に形成されるとともに、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなる反射防止膜を備えることが好ましい（形態１－５）。
　前記ＩＲ吸収膜を含む前記半導体基板上に形成されるとともに、赤外線を透過することが可能な絶縁材料よりなるＩＲ透過絶縁膜を備えることが好ましい（形態１－６）。
　前記ＩＲ吸収膜は、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなる反射防止膜であることが好ましい（形態１－７）。
　前記反射防止膜は、前記半導体基板上にも形成されており、少なくとも前記反射防止膜と前記半導体基板の間に、前記反射防止膜と前記半導体基板の密着性を高める密着層が介在していることが好ましい（形態１－８）。
　前記密着層は、熱伝導率が少なくとも前記半導体基板の材料より低い材料であることが好ましい（形態１－９）。
　前記反射防止膜の面積は、前記孔の密度に応じて変化していることが好ましい（形態１－１０）。
　本発明の実施形態に係る半導体素子の製造方法において、半導体基板（図３の１２）に有底の孔（図３の１０１）を形成する工程（図３（Ｂ））と、少なくとも前記孔（図３の１０１）に前記半導体基板（図３の１２）の材料よりも熱伝導率が高い材料よりなる伝熱体（図３の１４）を埋め込む工程（図３（Ｄ）、（Ｅ））と、少なくとも前記伝熱体（図４の１４）上に電極端子（図４の１１）を形成する工程（図４（Ａ））と、前記伝熱体（図４の１４）の前記電極端子（図４の１１）側の面の反対面を露出させる工程（図４（Ｂ）、（Ｃ））と、少なくとも前記伝熱体（図４の１４）の露出面上に、前記半導体基板（図４の１２）の材料よりも赤外線に対して吸収性の高い材料よりなるＩＲ吸収膜（図４の１５）を形成する工程と、を含む（形態２）。
　さらに、以下の形態も可能である。
　前記孔を形成する工程の後であって前記伝熱体を埋め込む工程の前に、少なくとも前記孔の表面に、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を形成する工程を含むことが好ましい（形態２－１）。
　前記孔を形成する工程の後であって前記伝熱体を埋め込む工程の前に、少なくとも前記孔の表面に、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を形成する工程と、少なくとも前記孔の底部上の前記低伝熱膜の一部を除去する工程と、を含むことが好ましい（形態２－２）。
　前記伝熱体の前記電極端子側の面の反対面を露出させる工程の前であって前記ＩＲ吸収膜を形成する工程の後に、前記ＩＲ吸収膜と前記半導体基板の密着性を高める密着層を形成する工程を含み、前記ＩＲ吸収膜を形成する工程では、前記ＩＲ吸収膜を前記半導体基板上にも形成し、前記ＩＲ吸収膜は、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなる反射防止膜であることが好ましい（形態２－３）。
　本発明の実施形態に係る半導体素子の製造方法において、電極端子（図１１の１１）を有する半導体基板（図１１の１２）の前記電極端子（図１１の１１）側の面の反対面から有底の孔（図１１の１０１）を形成する工程（図１１（Ｂ））と、少なくとも前記孔（図１１の１０１）に前記半導体基板（図１１の１２）の材料よりも熱伝導率が高い材料よりなる伝熱体（図１１の１４）を埋め込む工程（図１１（Ｄ）、図１２（Ａ））と、少なくとも前記伝熱体（図１２の１４）の表面上に、前記半導体基板（図１２の１２）の材料よりも赤外線に対して吸収性の高い材料よりなるＩＲ吸収膜（図１２の１７）を形成する工程（図１２（Ｃ））と、を含む（形態３）。
　さらに、以下の形態も可能である。
　前記孔を形成する工程の後であって前記伝熱体を埋め込む工程の前に、少なくとも前記孔の表面に、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を形成する工程を含むことが好ましい（形態３－１）。
　前記伝熱体を埋め込む工程の前であって前記ＩＲ吸収膜を形成する工程の後に、前記ＩＲ吸収膜と前記半導体基板の密着性を高める密着層を形成する工程を含み、前記ＩＲ吸収膜を形成する工程では、前記ＩＲ吸収膜を前記半導体基板上にも形成し、前記ＩＲ吸収膜は、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなる反射防止膜であることが好ましい（形態３－２）。
　本発明の実施例１に係る半導体素子について図面を用いて説明する。図１は、本発明の実施例１に係る半導体素子をパッケージ基板に実装した半導体装置の構成を模式的に示した（Ａ）図２のＸ－Ｘ´間の断面図、（Ｂ）外周付近の拡大部分断面図である。図２は、本発明の実施例１に係る半導体素子の裏面を模式的に示した平面図である。なお、図２では、便宜上、図１のＩＲ透過絶縁膜１６を省略している。
　実施例１に係る半導体素子１０は、パッケージ基板２０にフリップチップ実装されている。つまり、半導体素子１０をパッケージ基板２０上に、素子側電極端子１１と基板側電極端子２１とが対向するように位置合わせされており、バンプ３０を介して対応する電極端子１１、２１同士が電気的、かつ、機械的に接続（接合）されている。フリップチップ実装では、組み立ての際に、所要の荷重をかけながら半導体素子１０をパッケージ基板２０に搭載するとともに、赤外線照射にて加熱することで、バンプ３０を溶融させる手法を用いている。素子側電極端子１１は、半導体素子１０の基板側の面（素子形成面１８）の周縁部にて、２列の千鳥配列で配置されている。基板側電極端子２１は、パッケージ基板２０の素子側の面にて、素子側電極端子１１と対応する位置に配置されている。
　半導体素子１０は、素子側電極端子１１と対応する位置において半導体基板１２が貫通しており、その貫通穴には所定厚さの低伝熱膜１３を介して伝熱体１４が埋め込まれている。半導体素子１０は、素子側電極端子１１と対応する半導体基板１２の裏面側の位置に、少なくとも伝熱体１４を覆うＩＲ吸収膜１５が形成されている。ＩＲ吸収膜１５は、隣り合う膜同士が接触しないように形成されており、半導体素子１０の基板側の面（素子形成面１８）の周縁部にて、２列の千鳥配列で配置されている（図２参照）。ＩＲ吸収膜１５を含む半導体基板１２の裏面の全体は、ＩＲ透過絶縁膜１６で覆われている。素子側電極端子１１は、熱伝達経路として、伝熱体１４を介してＩＲ吸収膜１５につながっている。
　低伝熱膜１３は、熱伝導率が少なくとも半導体基板１２（例えば、シリコン）より低い材料の膜であり、貫通孔の側壁の少なくとも一部を覆う。低伝熱膜１３は、絶縁性を有しており、伝熱体１４を半導体基板１２から電気的に絶縁する役割がある。低伝熱膜１３は、例えば、プラズマＣＶＤ法で形成したシリコン酸化膜を用いることができる。
　伝熱体１４は、熱伝導率が少なくとも半導体基板１２（例えば、シリコン）より高い材料が用いられ、例えば、ビアフィル電解めっきの手法を用いて形成した銅（Ｃｕ）めっきを用いることができ、その他に無電解めっき法、導電インク刷り込みなどにより形成したものを用いることができる。
　ＩＲ吸収膜１５には、組み立ての際に照射される赤外線のピーク波長付近において、少なくとも半導体素子１０における基板１２のベース材料（例えば、シリコン）よりも高い赤外線吸収率（放射率）の材料、つまり、赤外線エネルギーを吸収する特性を持っている材料が用いられる。そうすることで、ＩＲ吸収膜１５を配しない場合よりも、効率的に照射された赤外線エネルギーを吸収し、そのエネルギーを高熱伝導である伝熱体１４を通して素子側電極端子１１へ伝えることが可能となる。
　ＩＲ吸収膜１５として、例えば、金を用いることができ、その他にチタン（Ｔｉ）、ニッケル（Ｎｉ）など、光源（ＩＲ源）で用いたハロゲンランプの波長領域の放射率が比較的高い材料を用いることができる。光源にハロゲンランプ以外のものを用いた場合には、その光源の波長領域を考慮したＩＲ吸収膜を用いるのが望ましい。赤外線を効率的に吸収するためには、ＩＲ吸収膜１５の個々が接触しない範囲で大きな面積を占めるのが望ましい。
　なお、ＩＲ吸収膜１５が伝熱体１４以外の領域の半導体基板１２の表面を覆う場合には、半導体基板１２の表面とＩＲ吸収膜１５の間の少なくとも一部が、熱伝導率が少なくとも半導体基板１２（例えば、シリコン）より低く、半導体基板１２の表面とＩＲ吸収膜１５の間の密着性を確保する密着層（図示せず）で覆うことが好ましい。
　また、ＩＲ吸収膜１５の上に積層させる形で反射防止膜（図示せず）を形成してもよい。これにより、ＩＲ吸収膜１５と同様、赤外線の吸収を向上させることができる。反射防止膜は、半導体基板１２の材料よりも半導体基板１２の材料よりも赤外線の波長領域において反射率が低い材料よりなる膜であり、具体的には、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、窒化チタン（ＴｉＮ）、酸化チタン（ＴｉＯ２）などの材料を用いることができ、プラズマＣＶＤ法などにより形成できる。また、反射防止膜は、ダイヤモンドライクカーボン（ＤＬＣ）皮膜としてもよい。ＤＬＣ皮膜のように絶縁性をもつ材料を、最上面の反射防止膜として用いる場合には、ＩＲ透過絶縁膜１６は不要となる。反射防止膜がＩＲ吸収膜１５以外の領域の半導体基板１２の表面を覆う場合には、半導体基板１２の表面と反射防止膜の間の少なくとも一部が、熱伝導率が少なくとも半導体基板１２（例えば、シリコン）より低く、半導体基板１２の表面と反射防止膜の間の密着性を確保する密着層（図示せず）で覆うことが好ましい。
　ＩＲ透過絶縁膜１６は、赤外線を透過することが可能な絶縁膜であり、例えば、市販の赤外線透過用コーティング材を用いることができる。
　なお、実施例１では、半導体素子１０がパッケージ基板２０にフリップチップ接合している半導体装置を例に説明したが、これに限らず、半導体パッケージと配線基板の接合や、半導体素子同士を接合するチップ・オン・チップ（ＣｏＣ）タイプの接合に用いてもよい。
　次に、本発明の実施例１に係る半導体素子の製造方法について図面を用いて説明する。図３、図４は、本発明の実施例１に係る半導体素子の製造方法を模式的に示した工程断面図である。
　まず、素子が形成された半導体基板１２を有するウェハを用意する（ステップＡ１；図３（Ａ）参照）。
　次に、素子形成面１８の伝熱体（図１の１４）用の孔を形成する部分以外の領域をレジスト（図示せず）で保護し、リアクティブ・イオン・エッチング（ＲＩＥ）によって非貫通孔１０１を形成し、その後、レジストを除去する（ステップＡ２；図３（Ｂ）参照）。
　ここで、実施例１において、非貫通孔１０１は、半導体素子（図１の１０）の周縁部にて２列で千鳥配列されており、サイズをφ１２０μｍ、深さ３００μｍとした。この非貫通孔１０１は、素子側電極端子（図１の１１）に１対１対応させているため、素子側電極端子と同一レイアウトで配設されている。非貫通孔１０１の位置は、素子側電極端子の位置と同一にするのがリフロー時に熱を効率的に電極端子部に伝えるのに効果的であるが、素子側電極端子の位置に制約されるものではない。
　次に、非貫通孔１０１の壁面と、半導体基板１２の上面に低伝熱膜１３を形成する（ステップＡ３；図３（Ｃ）参照）。ここで、低伝熱膜１３は、シリコン酸化膜（ＳｉＯ２膜）をプラズマＣＶＤ法で形成した。なお、低伝熱膜１３は、絶縁性を有しており、熱伝導が低いという特徴以外に、後に形成される伝熱体１４を電気的に絶縁する役割もある。
　次に、メッキの下地Ｃｕ（厚さ０．１μｍ未満）を蒸着（図示せず）した後に、ビアフィル電解めっきの手法を用いて、伝熱体１４となる銅（Ｃｕ）めっきを施す（ステップＡ４；図３（Ｄ）参照）。なお、非貫通孔１０１を高熱伝導材料（伝熱体１４の材料）で埋める手法については、電解めっき法以外に、無電解めっき法、導電インク刷り込みなどを用いることが可能であり、手法の制限を受けない。
　次に、低伝熱膜１３上に析出している銅めっきを除去すべく、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、低伝熱膜１３が露出するまで研磨することで、伝熱体１４を形成する（ステップＡ５；図３（Ｅ）参照）。
　次に、素子側電極端子１１を伝熱体１４上に形成する（ステップＡ６；図４（Ａ）参照）。
　次に、半導体基板１２の裏面（素子側電極端子１１側の面の反対面）からリアクティブ・イオン・エッチング（ＲＩＥ）法を用いて、伝熱体１４を覆う低伝熱膜１３が露出するまで、半導体基板１２を選択的にエッチングする（ステップＡ７；図４（Ｂ）参照）。この際、半導体基板１２（シリコン）と低伝熱膜１３（シリコン酸化膜）のエッチング速度の差から、伝熱体１４を覆う低伝熱膜１３が頭を出した段差ができた状態になる。
　次に、ＣＭＰ法により、半導体基板１２の裏面側から、少なくとも低伝熱膜１３を研磨除去することにより、伝熱体１４が露出した状態にする（ステップＡ８；図４（Ｃ））。
　最後に、半導体基板１２の裏面側において、伝熱体１４上にＩＲ吸収膜１５を形成し、その後、ＩＲ吸収膜１５を含む半導体基板１２上にＩＲ透過絶縁膜１６を形成する（ステップＡ９；図４（Ｄ）参照）。ここでは、ＩＲ吸収膜１５は、無電解めっき法による金（Ａｕ）膜（厚さ：０．１μｍ）を用いた。ＩＲ透過絶縁膜１６は、半導体基板１２の裏面の全域もしくは必要箇所に形成する。この後、ウェハから半導体素子１０を切り出すことにより、図１と同様な半導体素子１０が完成する。
　なお、実施例１においては、Ｃｕよりなる伝熱体１４上に直接、ＡｕめっきよりなるＩＲ吸収膜１５を形成するため、図２に示すように、ＩＲ吸収膜１５の大きさは伝熱体１４の大きさとほぼ同一となる。
　半導体素子１０をパッケージ基板２０に実装するプロセスは、以下の通りである。
　ステップＡ１～ステップＡ９によって製造した半導体素子１０の素子側電極端子１１上に錫／銀／銅合金（以下、ＳｎＡｇＣｕ）はんだペーストをスクリーン印刷法により供給し、加熱リフローおよびフラックス洗浄により部分球状の形状をしたはんだバンプを形成する（ステップＢ１）。
　次に、パッケージ基板２０（厚さ：１．０ｍｍ）を用意し、バンプ先端にフラックスを供給した半導体素子１０を、電極端子１１、２１同士が同位置になるよう位置決めした後、加圧して、仮位置固定する（ステップＢ２）。
　最後に、半導体チップ１０の裏面側からハロゲンランプで赤外線を照射・加熱して、はんだバンプ３０を溶融・凝固させ、電極端子１１、２１間の電気的・機械的接続が完了する（ステップＢ３）。この際、ハロゲンランプの加熱プロファイルについては、フラックスの酸化膜還元作用を十分発揮すべく、予備加熱（１５０℃×６０ｓｅｃ．）した後、トップ温度約２４５℃になるよう、はんだ接続部数箇所に熱電対を埋め込んだサンプルを用い、その出力値を制御装置にフィードバックをかけてハロゲンランプのパワー、ＯＮ／ＯＦＦを切り替えることで、加熱制御データを作成した。
　次に、本発明の実施例１に係る半導体素子における、熱エネルギーの電極端子部分への伝達について説明する。
　第１に、ＩＲ吸収膜１５を配することで、他の半導体基板１２（例えば、シリコン）の表面と比較し、ハロゲンランプより照射される赤外線のエネルギーをより吸収することができる。具体的には、ハロゲンランプの放射スペクトルでは、放射強度は０．８８μｍ付近にピークを持ち、その１／１０（１割）以上の強度を持つ波長範囲は約０．４～３μｍの範囲である。この波長０．８８μｍ付近での放射率は、シリコンが０．１を大きく下回るのに対し、ＩＲ吸収膜１５として採用した金は０．６を超え、シリコンの１０倍以上であり、ハロゲンランプで一様に赤外線を照射した際にもＩＲ吸収膜１５は、半導体基板１２に比べて、赤外線エネルギーを吸収することが分かる。
　第２に、伝熱体１４（例えば、銅）を形成することで、半導体基板１２（例えば、シリコン）と比較して、熱エネルギーのロスが少なく、また赤外線の強度に対して応答良く熱エネルギーを伝達することができる。つまり、熱伝導率では、シリコンが１２９．３Ｗ／ｍＫに対して銅が３８６．４Ｗ／ｍＫと銅がシリコンの約３倍の値を示しており、より熱を伝え易い性質を持っている。
　第３に、伝熱体１４（例えば、銅）の側壁が低伝熱膜１３（例えば、シリコン酸化膜）で覆われていることが挙げられる。つまり、シリコン酸化膜の熱伝導率は１．２Ｗ／ｍＫと銅、シリコンと比較して２桁小さく断熱層として作用し、ＩＲ吸収膜１５に赤外線照射で与えられた熱エネルギーは、シリコン単一構造の場合の等方位的な伝熱ではなく、厚み方向に非常に偏った熱伝達を実現できる。
　実施例１によれば、半導体素子１０のパッケージ基板２０へのフリップチップ実装時に、照射された赤外線のエネルギーをＩＲ吸収膜１５でロスを少なくして吸収し、伝熱体１４を介して効率よく電極端子１１、２１に伝えることで、組み立て時の付加熱量の低減が可能となる。その結果、組立時の熱付加を原因とする半導体素子１０のダメージが軽減され、歩留まりの低下がなくなり、長期信頼性が確保される。
　また、貫通孔において伝熱体１４を低伝熱膜１３で被覆することで、半導体素子１０の裏面に照射された赤外線による熱エネルギーの面内方向への分散が抑えられ、厚み方向に偏重した輸送を行うことが可能となり、電極端子１１への伝熱効率をさらに向上させることができる。つまり、貫通孔の側壁の少なくとも一部が、熱伝導率が少なくとも半導体基板１２（シリコン）より低い、低伝熱膜１３で覆う構成とすることで、伝熱体１４に伝わった熱エネルギーが半導体基板１２の面方向に拡散し難くなり、伝熱体１４を通して電極端子１１へ熱エネルギーを伝える際の熱拡散によるロスを低減することができる。その結果、良好なフリップチップ接続を維持しつつ、半導体素子１０に与える加熱ダメージを低減する、ことにつながる。
　また、熱付加による半導体素子１０のダメージを軽減するだけでなく、半導体基板１２（シリコン；２．６ｐｐｍ／Ｋ）とプリント配線板（１３－２０ｐｐｍ／Ｋ）の熱膨張率差に起因した内部応力を低減し、引いては接続後のパッケージ反りを低減することができる。つまり、加熱温度の上昇で益々広がるシリコンとパッケージ基板２０の熱膨張による寸法差に起因した接合体の内部応力を、半導体素子１０全体に付与する熱量を低下することで低減することができる。これは、機械的構造の面での長期信頼性向上効果があることを示している。
　また、この半導体パッケージが機器などに組み込まれて稼動する際には、伝熱体１４が素子などから発生する熱を効率的に外界へ逃がし安定動作を維持する放熱経路として作用することも期待できる。つまり、稼動している半導体素子は発熱し、安定な動作、信頼性の高い動作を保障するには発生した熱を速やかに外界へ逃がす必要があるが、伝熱体１４は、稼動時に発生する素子からの熱を、速やかに半導体素子１０の裏面まで輸送する、放熱経路の役割を果たし、冷却性能を向上させることができる。その結果、半導体素子１０の微細化に伴い増大する素子からの発熱密度によるジャンクション温度Ｔｊ上昇が低減され、熱による素子破壊の回避、または素子動作としての長期信頼性の向上を実現する。
　また、半導体パッケージの構造に起因して発生する内部応力、稼働環境とその変化に起因した応力による長期信頼性の低下を防止することができる。集積回路の内部では、素子や配線の微細化の進行に伴い、配線間に発生する寄生容量が増大し、そのために生じる配線の遅延が顕在化している。この寄生容量を低減する対策として、層間絶縁膜を従来より用いられている酸化シリコン（以下、ＳｉＯ２）から低誘電率材料（以下、Ｌｏｗ－Ｋ材料）への代替が考えられる。このＬｏｗ－Ｋ材料については、活発に研究開発がなされているが、誘電率を下げるために多孔質化するなど、機械的強度はＳｉＯ２と比較して低く、脆い傾向がある。実施例１では、このような特性をもつＬｏｗ－Ｋを採用したとしても、半導体パッケージの構造に起因して発生する内部応力、稼働環境とその変化に起因した応力が緩和され、長期信頼性を確保することができる。
　さらに、パッケージ組み立て時の過大な反り発生に起因した組み立て性の低下、および内部応力上昇による長期信頼性の低下を防止することができる。電子機器、特にモバイル製品においては小型・薄型化の要求からそれを構成する半導体パッケージ部品などにおいても小型・薄型化が要求されており、現状ではパッケージ厚さが１．５ｍｍを下回るものや、高機能化に対応してパッケージを数段積層したパッケージ・オン・パッケージ（ＰｏＰ）タイプのものも用いられるようになってきた。これら薄型パッケージのフリップチップ（ＦＣ）タイプのものを１次実装（半導体素子をパッケージ基板に実装）、パッケージ積層実装、もしくは２次実装（パッケージをマザーボードに実装）する場合には、パッケージを構成する半導体基板とパッケージ基板の熱膨張率差に起因して、接合エリアのコーナー部に比較的大きな応力が発生するとともに、薄型であるが故の顕著な反りが発生する。これらが原因となって、接合不良が発生するおそれがあり、より薄型パッケージ実現の要求が強まる中で、その問題は深刻になりつつある。つまり、シリコンなどの半導体素子がパッケージ基板に実装された半導体パッケージは、半導体素子とパッケージ基板の熱膨張率の差からパッケージの反りが発生する。この反りはパッケージの薄型化が進行するとともに顕著になり、パッケージ・オン・パッケージ（ＰｏＰ）タイプ半導体パッケージのパッケージ間接続、もしくはマザーボードへの２次実装の工程において接続不良を起こし、歩留まりを低下させる要因となる。また、大きな反りの発生は内部応力の上昇を示しており、素子、配線、または接続部への応力負荷が長期信頼性を低下させる要因となる。そこで、実施例１では、パッケージ組み立て時の付加熱量が減少するので、半導体素子とパッケージ基板の熱膨張率の差による過大な反りや内部応力上昇が緩和され、組み立て性や長期信頼性を確保することができる。また、パッケージのマザーボードへの実装や、パッケージ・オン・パッケージ（ＰｏＰ）タイプのパッケージにおけるパッケージ間の実装の歩留まり向上効果につながる。
　本発明の実施例２に係る半導体素子について図面を用いて説明する。図５は、本発明の実施例２に係る半導体素子を基板に実装した半導体装置の構成を模式的に示した（Ａ）図６のＹ－Ｙ´間の断面図、（Ｂ）外周付近の拡大部分断面図である。図６は、本発明の実施例２に係る半導体素子の裏面を模式的に示した（Ａ）平面図、（Ｂ）拡大平面図である。図７は、本発明の実施例２に係る半導体素子の変形例の裏面を模式的に示した拡大平面図である。
　実施例２に係る半導体素子１０は、実施例１と同様に、パッケージ基板２０にフリップチップ実装されている。実施例２に係る半導体素子１０は、ＩＲ吸収膜（図１の１５）の代替として反射防止膜１７を用い、反射防止膜１７が伝熱体１４上の領域だけでなく、その領域の外周の半導体基板１２上にて密着層１９を介して配設されており、より大きなエリアをカバーする大きさになっている点が、実施例１と異なる。その他の構成は実施例１と同様である。
　反射防止膜１７は、実施例１のＩＲ吸収膜（図１の１５）の代替とするものであり、ＩＲ吸収膜と同様、赤外線の吸収を向上させることができる。反射防止膜１７は、半導体基板１２の材料よりも赤外線の波長領域において反射率が低い材料よりなる膜であり、具体的には、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、窒化チタン（ＴｉＮ）、酸化チタン（ＴｉＯ２）などの材料を用いることができ、プラズマＣＶＤ法などにより形成できる。プラズマＣＶＤ法の他にＰＶＤ（Physical Vapor Deposition）法を用いることもできる。また、反射防止膜１７は、ダイヤモンドライクカーボン（ＤＬＣ）皮膜としてもよい。
　密着層１９は、反射防止膜１７を半導体基板１２の表面に密着させるための層である。密着層１９は、少なくとも半導体基板１２の表面と反射防止膜１７の間の一部に配される。密着層１９には、例えば、チタン（Ｔｉ）、チタン－タングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、クロム（Ｃｒ）、クロム－ニッケル（ＣｒＮｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）などの貴金属系の材料を用いることができる。
　密着層１９は、半導体基板１２と反射防止膜１７の接着性を確保するだけでなく、熱伝導率が少なくとも半導体基板１２の材料（例えば、シリコン）より低い材料を用いることができる。このような材料を用いることで、反射防止膜１７が伝熱体１４からはみ出すように配設されている場合に、反射防止膜１７が伝熱体１４を覆う部分以外の領域において、密着層１９が断熱層として作用し、反射防止膜１７に与えられた熱エネルギーは密着層１９がない場合と比較して、半導体基板１２の表面を経由した熱拡散が低減され、より多くの熱エネルギーが伝熱体１４に伝わる。なお、密着層１９は、低伝熱膜１３と同一の材料、異なる材料のどちらでもよい。
　半導体素子１０の裏面（素子形成面１８の反対面）側から見たイメージ図（電極端子１１が２列の千鳥配置）を図６に示す。また、３列の千鳥配置になったケースにおける反射防止膜１７の形状の一例を図７に示す。反射防止膜１７は、規則性があり、ＩＲを多く吸収するために極力大きい面積にし、五角形の形状とした（図６（Ｂ）参照）。また、３列の場合には、最外側の列と最内側の列に対して、２列目の反射防止膜１７の面積を小さい設計とした（図７参照）。その理由として、２列目の伝熱体１４は、他と比較して周りを囲む他の伝熱体１４が比較的多く、温度が上がり易い状況にあるからである。このことを考慮して、反射防止膜１７のレイアウトを設計している。
　次に、本発明の実施例２に係る半導体素子の製造方法について図面を用いて説明する。図８は、本発明の実施例２に係る半導体素子の製造方法を模式的に示した工程断面図である。
　まず、実施例１のステップＡ１～ステップＡ８と同様なプロセスにより、半導体基板１２の貫通孔に低伝熱膜１３を介して伝熱体１４が埋め込まれ、伝熱体１４と対応する位置に素子側電極端子１１が形成され、半導体基板１２の裏面側（素子側電極端子１１の側の反対面）に伝熱体１４が露出し、表面が平坦化されているものを用意する（ステップＣ１；図８（Ａ）参照）。
　次に、半導体基板１２の裏面における伝熱体１４が配置された領域に密着層１９を形成する（ステップＣ２；図８（Ｂ）参照）。ここで、密着層１９としてチタン（Ｔｉ）を２０ｎｍの厚さでスパッタリングにより付与した。
　最後に、反射防止膜１７を形成する（ステップＣ３；図８（Ｃ）参照）。この後、ウェハから半導体素子１０を切り出すことにより、図５と同様な半導体素子１０が完成する。
　実施例２によれば、実施例１と同様な効果を奏するとともに、赤外線の反射を抑えることで赤外線の吸収を高める作用を持つ反射防止膜１７の、各伝熱体１４あたりの面積を増やすことで、同じ条件でハロゲンランプから赤外線を照射した場合の伝熱体１４当たりに供給される熱量を増加させることができる。つまり、より効率的に電極端子１１を加熱することが可能となる。また、反射防止膜１７と半導体基板１２の接合強度を、密着層１９を介在させることで向上させ、その大きさを伝熱体１４の投影部分を越えて拡大することで、さらにリフロー時の赤外線吸収をより効率的に行うことができる。
　本発明の実施例３に係る半導体素子について図面を用いて説明する。図９は、本発明の実施例３に係る半導体素子を基板に実装した半導体装置の構成を模式的に示した（Ａ）図１０のＺ－Ｚ´間の断面図、（Ｂ）拡大部分断面図である。図１０は、本発明の実施例３に係る半導体素子の裏面を模式的に示した（Ａ）平面図、（Ｂ）拡大平面図である。
　実施例３に係る半導体素子１０について、実施例１および実施例２との大きな差異は、素子側電極端子１１の配置が半導体素子１０の周辺のみならず、半導体素子１０の多くのエリアを占めている（エリアアレイ配置）。また、実施例３に係る半導体素子１０では、伝熱体１４が半導体素子１０を貫通しておらず、素子側電極端子１１に対応した位置に素子形成面１８の裏面より非貫通孔を設け、当該非貫通孔の内部に低伝熱膜１３を介して伝熱体１４を充填している。また、実施例３に係る半導体素子１０では、半導体素子１０の素子形成面１８の裏面の一部を、伝熱体１４の少なくとも一部を覆うように、かつ、隣り合う膜同士が接触しないよう、反射防止膜１７（ＩＲ吸収膜）で覆われており、半導体素子１０の外周付近、および／または電極端子の配設が部分的に疎な領域の外周付近の反射防止膜１７（ＩＲ吸収膜）の大きさが、その他領域の反射防止膜１７（ＩＲ吸収膜）よりも面積が大きい構成にしている。その他の構成は、実施例１、実施例２と同様である。
　低伝熱膜１３は、熱伝導率が少なくとも半導体基板１２（例えば、シリコン）より低い材料の膜であり、半導体基板１２における非貫通孔（有底孔）の表面の少なくとも一部を覆う。
　図１０（Ｂ）を参照すると、最外周の反射防止膜１７は、外側に張り出しており、他の反射防止膜１７と比較して大きな面積となっている。例えば、周辺以外が２２０μｍ×２２０μｍに対して、周辺は２２０μｍ×２８０μｍ、コーナー部は２８０μｍ×２８０μｍとすることができる。このようにすることで、四方すべてを他の伝熱体１４で囲まれておらず、熱が比較的逃げ易く温度が他と比較して低くなり易い、最外周の接続部温度を相対的に上げるよう作用し、全体として均熱化を図ることができる。
　なお、実施例３では素子側電極端子１１と反射防止膜１７が１対１対応しているが、素子側電極端子１１が全域には配置されていない場合に、素子側電極端子１１が配置されていない領域に伝熱体１４を配置してもよい。
　次に、本発明の実施例３に係る半導体素子の製造方法について図面を用いて説明する。図１１、図１２は、本発明の実施例３に係る半導体素子の製造方法を模式的に示した工程断面図である。
　まず、素子側電極端子１１を有する半導体素子１０を、最終的な所要厚さ付近（例えば、２００μｍ）になるまで、裏面（素子側電極端子１１側の面の反対面）側から研削する（ステップＤ１；図１１（Ａ）参照）。
　次に、半導体素子１０の裏面（素子側電極端子１１側の面の反対面）より、素子側電極端子１１の位置に対応した位置にＲＩＥ法を用いて非貫通孔１０１（例えば、直径１２０μｍ、深さ１８０μｍ）を形成する（ステップＤ２；図１１（Ｂ）参照）。ここで重要なのは、非貫通孔の加工が素子にダメージを与えない範囲で、非貫通孔の底面が極力素子に近づくようにすることである。その観点では、実施例３では非貫通孔の底面と素子面との距離を約２０μｍに設定した。
　なお、非貫通孔１０１の底面と素子面との距離は、約２０μｍとしているが、好ましくは１０μｍ以下であり、より好ましくは５μｍ以下である。
　次に、非貫通孔１０１の壁面と、半導体基板１２の裏面に低伝熱膜１３を形成する（ステップＤ３；図１１（Ｃ）参照）。ここで、低伝熱膜１３は、シリコン酸化膜（ＳｉＯ２膜）をプラズマＣＶＤ法で形成した。なお、低伝熱膜１３は、絶縁性を有しており、熱伝導が低いという特徴以外に、後に形成される伝熱体１４を電気的に絶縁する役割もある。
　ここで、低伝熱膜１３の膜厚は、約１μｍとすることができる。なお、本実施例では、非貫通孔表面に一様に低伝熱膜１３を形成しているが、低伝熱膜１３を非貫通孔表面に一様に形成した後、異方性エッチングにより非貫通孔１０１の底部上の低伝熱膜１３を薄化し、非貫通孔１０１の側壁上の低伝熱膜１３の膜厚と差を持たせることができる。例えば、低伝熱膜１３（シリコン酸化膜）をプラズマＣＶＤ法で約２μｍ形成し、その後ＲＩＥ法で非貫通孔底部のシリコン酸化膜を約１μｍエッチングにより除去する。そうすることで、電気的な絶縁性を維持しつつ、半導体基板１２の厚み方向へより効率的に熱を伝えることが可能になる。
　次に、メッキの下地Ｃｕ（厚さ０．１μｍ未満）を蒸着（図示せず）した後に、ビアフィル電解めっきの手法を用いて、伝熱体１４となる銅（Ｃｕ）めっきを施す（ステップＤ４；図１１（Ｄ）参照）。なお、非貫通孔１０１を高熱伝導材料（伝熱体１４の材料）で埋める手法については、電解めっき法以外に、無電解めっき法、導電インク刷り込みなどを用いることが可能であり、手法の制限を受けない。
　次に、低伝熱膜１３上に析出している銅めっきを除去すべく、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、低伝熱膜１３が露出するまで研磨することで、伝熱体１４を形成する（ステップＤ５；図１２（Ａ）参照）。
　次に、半導体基板１２の裏面における伝熱体１４が配置された領域に密着層１９を形成する（ステップＤ６；図１２（Ｂ）参照）。ここで、密着層１９としてチタン（Ｔｉ）を２０ｎｍの厚さでスパッタリングにより付与した。
　最後に、反射防止膜１７を形成する（ステップＤ７；図１２（Ｃ）参照）。この後、ウェハから半導体素子１０を切り出すことにより、図９と同様な半導体素子１０が完成する。
　実施例３によれば、実施例１、実施例２と同様な効果を奏するとともに、伝熱体１４を非貫通にすることで、素子形成エリアの直上にも伝熱体１４の配置が可能となり、伝熱体１４の配置の制約を緩和することができる。これは、半導体装置の高性能化に伴う接続ピン数増加（多ピン化）、電極端子レイアウトのエリアアレイ化に対応可能となる構造である。また、伝熱体１４を非貫通にすることで、それぞれの伝熱体１４は素子側電極端子１１とは電気的には繋がっていないため、それらに対応した反射防止膜１７（ＩＲ吸収膜）間が何らかの形で短絡することで、誤動作を起こす危険性がなくなる。
　また、最外周の反射防止膜１７のみ外側に張り出した、他と比較して大きな面積となるようにすることで（図１０（Ｂ）参照）、四方すべてを他の伝熱体１４で囲まれておらず、熱が比較的逃げ易く温度が他と比較して低くなり易い、最外周の接続部温度を相対的に上げるよう作用し、全体として均熱化を図ることができる。
　つまり、半導体チップの外周付近、および／または電極端子の配設が部分的に疎な領域の外周付近の反射防止膜１７（ＩＲ吸収膜）の大きさが、その他領域の反射防止膜１７（ＩＲ吸収膜）よりも面積が大きい構成とすることで、素子側電極端子１１個々へ伝わる熱量、引いては個々のバンプ温度のばらつきを低減することができる。素子側電極端子１１の配設エリアの周辺に注目すると、隣り合う素子側電極端子１１がない部分を有しているため、素子側電極端子１１の配設エリア付近のパッケージ基板２０の部位は、素子側電極端子１１の配設エリア内のパッケージ基板２０の部位と比較して熱が逃げ易く、温度も局部的に低めになる傾向がある。熱伝導（拡散）速度は温度差に比例するため、素子側電極端子１１の配設エリア外周付近の素子側電極端子１１の温度は他の素子側電極端子１１と比較して低めになる。そこで、前記の通り素子側電極端子１１の配設エリアの外周付近の反射防止膜１７（ＩＲ吸収膜）の面積を他よりも大きくすることで、該当部位の赤外線吸収量を他よりも多くし、結果として電極端子部の温度を小さくする効果がある。
　また、素子形成エリアに近接した位置に伝熱体１４を配置することで、パッケージ動作時の素子発熱の放熱経路としての伝熱体１４の効果を高めることができる。つまり、伝熱体１４と半導体素子１０の素子部分の距離が近い方がより放熱効果が高いことから、非貫通孔の直下付近に半導体素子の素子部分を配置することで、貫通孔と比較してより高い放熱作用を実現できる。
　つまり、半導体装置稼動時における温度上昇に起因した信頼性の低下を防止することができる。半導体技術の発展により、素子の微細化が急速に進行し、素子単位での低消費電力化も進行してきたものの、単位面積あたりの発熱量（発熱密度）は増加し、半導体装置稼動時の温度が上昇する傾向にある。つまり、半導体素子は性能向上及び経済的効果を狙って、技術開発と共に素子の微細化が進行しており、低電圧化などによる消費電力低下分を差し引いても半導体装置稼動時に発生する単位面積あたりの発熱量（発熱密度）は上昇を避けられない状況にある。これは、ジャンクション温度Ｔｊの上昇につながり、ヒートシンクなどにより熱を効率的に大気中へ逃がす工夫がなされる場合もあるが、機器の大型化やコスト上昇につながってしまうことがあり、高性能機器においては冷却能力が素子安定動作、もしくは長期信頼性確保に必要な冷却能力を下回ってしまう場合もある。半導体素子の長期信頼性は稼動時の温度環境に大きく影響され、シリコン系半導体では素子劣化の特性から一般的に動作環境における温度をジャンクション温度Ｔｊが高くとも１２５℃以下になるよう設計されており、１７５℃を超えると素子が破壊される可能性がある。そこで、実施例３では、伝熱体１４により半導体素子１０の素子部分の放熱経路を確保することにより、ジャンクション温度を下げ、安定動作および長期信頼性を確保することができる。
　本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施例ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
　１０　半導体素子（半導体チップ）
　１１　素子側電極端子（電極端子）
　１２　半導体基板
　１３　低伝熱膜
　１４　伝熱体
　１５　ＩＲ吸収膜
　１６　ＩＲ透過絶縁膜
　１７　反射防止膜（ＩＲ吸収膜）
　１８　素子形成面
　１９　密着層
　２０　パッケージ基板
　２１　基板側電極端子
　３０　バンプ
　１０１　非貫通孔

Claims (18)

  1. 　半導体基板と、
    　前記半導体基板の片側の面にて形成された電極端子と、
    　前記電極端子と対応する位置にて、前記半導体基板における少なくとも前記電極端子側の面の反対面から形成された孔と、
    　前記孔に埋め込まれるとともに、前記半導体基板の材料よりも熱伝導率が高い材料よりなる伝熱体と、
    　前記伝熱体の前記電極端子側の面の反対面の少なくとも一部に形成されるとともに、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなるＩＲ吸収膜と、
    を備えることを特徴とする半導体素子。
  2. 　前記孔は、前記半導体基板を貫通して前記電極端子に通ずる貫通孔であり、
    　前記伝熱体は、前記電極端子と接することを特徴とする請求項１記載の半導体素子。
  3. 　前記孔は、前記半導体基板を貫通しない有底の孔であり、
    　前記伝熱体は、前記電極端子と接しないことを特徴とする請求項１記載の半導体素子。
  4. 　前記孔の壁面と前記ＩＲ吸収膜の間の少なくとも一部に介在するとともに、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を備えることを特徴とする請求項１乃至３のいずれか一に記載の半導体素子。
  5. 　前記孔の側壁と前記ＩＲ吸収膜の間の少なくとも一部に介在するとともに、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を備え、
    　前記孔の底部上の前記低伝熱膜の膜厚は、前記孔の側壁上の前記低伝熱膜の膜厚よりも薄いことを特徴とする請求項３記載の半導体素子。
  6. 　少なくとも前記ＩＲ吸収膜上に形成されるとともに、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなる反射防止膜を備えることを特徴とする請求項１乃至５のいずれか一に記載の半導体素子。
  7. 　前記ＩＲ吸収膜を含む前記半導体基板上に形成されるとともに、赤外線を透過することが可能な絶縁材料よりなるＩＲ透過絶縁膜を備えることを特徴とする請求項１乃至５のいずれか一に記載の半導体素子。
  8. 　前記ＩＲ吸収膜は、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなる反射防止膜であることを特徴とする請求項１乃至５のいずれか一に記載の半導体素子。
  9. 　前記反射防止膜は、前記半導体基板上にも形成されており、
    　少なくとも前記反射防止膜と前記半導体基板の間に、前記反射防止膜と前記半導体基板の密着性を高める密着層が介在していることを特徴とする請求項８記載の半導体素子。
  10. 　前記密着層は、熱伝導率が少なくとも前記半導体基板の材料より低い材料であることを特徴とする請求項９記載の半導体素子。
  11. 　前記反射防止膜の面積は、前記孔の密度に応じて変化していることを特徴とする請求項８乃至１０のいずれか一に記載の半導体素子。
  12. 　半導体基板に有底の孔を形成する工程と、
    　少なくとも前記孔に前記半導体基板の材料よりも熱伝導率が高い材料よりなる伝熱体を埋め込む工程と、
    　少なくとも前記伝熱体上に電極端子を形成する工程と、
    　前記伝熱体の前記電極端子側の面の反対面を露出させる工程と、
    　少なくとも前記伝熱体の露出面上に、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなるＩＲ吸収膜を形成する工程と、
    を含むことを特徴とする半導体素子の製造方法。
  13. 　前記孔を形成する工程の後であって前記伝熱体を埋め込む工程の前に、少なくとも前記孔の表面に、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を形成する工程を含むことを特徴とする請求項１２記載の半導体素子の製造方法。
  14. 　前記孔を形成する工程の後であって前記伝熱体を埋め込む工程の前に、少なくとも前記孔の表面に、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を形成する工程と、少なくとも前記孔の底部上の前記低伝熱膜の一部を除去する工程と、を含むことを特徴とする請求項１２記載の半導体素子の製造方法。
  15. 　前記伝熱体の前記電極端子側の面の反対面を露出させる工程の前であって前記ＩＲ吸収膜を形成する工程の後に、前記ＩＲ吸収膜と前記半導体基板の密着性を高める密着層を形成する工程を含み、
    　前記ＩＲ吸収膜を形成する工程では、前記ＩＲ吸収膜を前記半導体基板上にも形成し、
    　前記ＩＲ吸収膜は、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなる反射防止膜であることを特徴とする請求項１２乃至１４のいずれか一に記載の半導体素子の製造方法。
  16. 　電極端子を有する半導体基板の前記電極端子側の面の反対面から有底の孔を形成する工程と、
    　少なくとも前記孔に前記半導体基板の材料よりも熱伝導率が高い材料よりなる伝熱体を埋め込む工程と、
    　少なくとも前記伝熱体の表面上に、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなるＩＲ吸収膜を形成する工程と、
    を含むことを特徴とする半導体素子の製造方法。
  17. 　前記孔を形成する工程の後であって前記伝熱体を埋め込む工程の前に、少なくとも前記孔の表面に、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を形成する工程を含むことを特徴とする請求項１６記載の半導体素子の製造方法。
  18. 　前記伝熱体を埋め込む工程の前であって前記ＩＲ吸収膜を形成する工程の後に、前記ＩＲ吸収膜と前記半導体基板の密着性を高める密着層を形成する工程を含み、
    　前記ＩＲ吸収膜を形成する工程では、前記ＩＲ吸収膜を前記半導体基板上にも形成し、
    　前記ＩＲ吸収膜は、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなる反射防止膜であることを特徴とする請求項１６又は１７記載の半導体素子の製造方法。
PCT/JP2009/061340 2008-06-23 2009-06-22 半導体素子、及びその製造方法 WO2009157413A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010518007A JP5621593B2 (ja) 2008-06-23 2009-06-22 半導体素子、及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008163418 2008-06-23
JP2008-163418 2008-06-23

Publications (1)

Publication Number Publication Date
WO2009157413A1 true WO2009157413A1 (ja) 2009-12-30

Family

ID=41444479

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/061340 WO2009157413A1 (ja) 2008-06-23 2009-06-22 半導体素子、及びその製造方法

Country Status (2)

Country Link
JP (1) JP5621593B2 (ja)
WO (1) WO2009157413A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175582A (ja) * 2012-02-24 2013-09-05 Canon Inc 固体撮像装置、及び撮像システム
JP2014138017A (ja) * 2013-01-15 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016720A (ja) * 2006-07-07 2008-01-24 Elpida Memory Inc 半導体装置の製造方法
JP2008053568A (ja) * 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3397689B2 (ja) * 1998-06-01 2003-04-21 株式会社東芝 マルチチップ半導体装置およびその製造方法
JP4494249B2 (ja) * 2005-02-16 2010-06-30 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4534096B2 (ja) * 2007-04-12 2010-09-01 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016720A (ja) * 2006-07-07 2008-01-24 Elpida Memory Inc 半導体装置の製造方法
JP2008053568A (ja) * 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175582A (ja) * 2012-02-24 2013-09-05 Canon Inc 固体撮像装置、及び撮像システム
US9536923B2 (en) 2012-02-24 2017-01-03 Canon Kabushiki Kaisha Solid-state image pickup device and image pickup system
US10115756B2 (en) 2012-02-24 2018-10-30 Canon Kabushiki Kaisha Solid-state image pickup device and image pickup system having light shielding portion with first and second films on respective under face and upper face sides
JP2014138017A (ja) * 2013-01-15 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5621593B2 (ja) 2014-11-12
JPWO2009157413A1 (ja) 2011-12-15

Similar Documents

Publication Publication Date Title
JP5330184B2 (ja) 電子部品装置
JP3934565B2 (ja) 半導体装置
TWI249238B (en) Semiconductor device
KR101126806B1 (ko) 응력-완화 버퍼 레이어를 가지는 반도체 디바이스 어셈블리
CN110931479A (zh) 半导体封装体
US8164192B2 (en) Thermo-compression bonded electrical interconnect structure
JP4708399B2 (ja) 電子装置の製造方法及び電子装置
JP4899406B2 (ja) フリップチップ型半導体装置
JP2010161102A (ja) 半導体装置
JP2001257288A (ja) フリップチップ型半導体装置及びその製造方法
JP2001177010A (ja) 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
TW201503294A (zh) 半導體晶片與具有該半導體晶片之層疊型半導體封裝
TWI381509B (zh) 半導體封裝及其製造方法
JP2006295119A (ja) 積層型半導体装置
TWM617587U (zh) 晶片封裝組件
JP4844392B2 (ja) 半導体装置及び配線基板
JP4494249B2 (ja) 半導体装置
JP5357706B2 (ja) 半導体実装構造体
JP5621593B2 (ja) 半導体素子、及びその製造方法
JP2007281043A (ja) 半導体装置
JP5140961B2 (ja) 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
USRE48015E1 (en) Interconnect devices for electronic packaging assemblies
JP2003218253A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4863861B2 (ja) 半導体装置
KR101924258B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09770123

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010518007

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09770123

Country of ref document: EP

Kind code of ref document: A1