WO2009128485A1 - 磁気メモリ素子の記録方法 - Google Patents

磁気メモリ素子の記録方法 Download PDF

Info

Publication number
WO2009128485A1
WO2009128485A1 PCT/JP2009/057621 JP2009057621W WO2009128485A1 WO 2009128485 A1 WO2009128485 A1 WO 2009128485A1 JP 2009057621 W JP2009057621 W JP 2009057621W WO 2009128485 A1 WO2009128485 A1 WO 2009128485A1
Authority
WO
WIPO (PCT)
Prior art keywords
write pulse
magnetic memory
layer
write
memory element
Prior art date
Application number
PCT/JP2009/057621
Other languages
English (en)
French (fr)
Inventor
広之 大森
政功 細見
哲也 山元
豊 肥後
一陽 山根
雄紀 大石
博司 鹿野
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US12/936,441 priority Critical patent/US8411499B2/en
Priority to JP2010508234A priority patent/JP5299423B2/ja
Priority to CN2009801136646A priority patent/CN102007542B/zh
Publication of WO2009128485A1 publication Critical patent/WO2009128485A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits

Definitions

  • the present invention includes a storage layer that can change the magnetization direction and holds information as the magnetization direction of the magnetic material, and a magnetization reference layer that is provided to the storage layer via an insulating layer and serves as a reference for the magnetization direction.
  • the present invention relates to a recording method of a magnetic memory element in which information is recorded by a current flowing between a storage layer and a magnetization reference layer through an insulating layer.
  • DRAMs Dynamic RAMs
  • RAMs random access memories
  • Magnetic magnetic memory element As a non-volatile memory, a flash memory or the like has been put into practical use, but in recent years, a magnetic memory using a magnetoresistive effect has attracted attention as a high-speed, large-capacity, low power consumption non-volatile memory, and development has been promoted. Yes.
  • a magnetic random access memory Magnetic magnetic memory element
  • TMR tunnel magnetoresistance
  • RAM MRAM
  • FIG. 9A is an explanatory diagram showing the basic structure of the MTJ element and the reading operation of the stored information.
  • the MTJ element 100 has a structure in which a tunnel insulating layer 104, which is a nonmagnetic thin insulating layer, is sandwiched between two ferromagnetic layers of a storage layer 105 and a magnetization reference layer 103.
  • MTJ magnetic tunnel junction
  • the memory layer 105 is made of a ferromagnetic conductor having uniaxial magnetic anisotropy, can change the magnetization direction by an external action, and can hold the magnetization direction as information. For example, whether the magnetization direction is “parallel” or “antiparallel” with respect to the magnetization direction of the magnetization reference layer 103 is stored as information of “0” and “1”, respectively.
  • the TMR effect that changes is used.
  • This resistance value takes a minimum value when the magnetization direction of the storage layer 105 and the magnetization direction of the magnetization reference layer 103 are parallel, and takes a maximum value when the magnetization direction is antiparallel.
  • FIG. 9B is a partial perspective view showing an example of the structure of an MRAM memory cell including the MTJ element 100.
  • word lines as row wirings and bit lines as column wirings are arranged in a matrix
  • MTJ elements 100 are arranged at the positions of their intersections, and memory cells corresponding to 1 bit are formed. Yes.
  • a write bit line 122 and a read bit line 123 are provided above the memory cell with an interlayer insulating film interposed therebetween, and the MTJ element 100 is disposed below and in contact with the read bit line 123.
  • a write word line 121 is disposed under the lead electrode layer 106 of the MTJ element 100 with an insulating layer interposed therebetween.
  • a MOS (Metal Oxide Semiconductor) type field effect transistor is provided in the lower portion of the memory cell as a selection transistor 110 for selecting the memory cell in a read operation on a semiconductor substrate 111 such as a silicon substrate.
  • the gate electrode 115 of the transistor 110 is formed in a band shape connecting cells, and also serves as a read word line.
  • the source region 114 is connected to the extraction electrode layer 106 of the MTJ element 100 via the read connection plug 107, and the drain region 116 is connected to the sense line 124 that is a read row wiring.
  • writing (recording) of information to the MTJ element 100 of a desired memory cell is performed by using a write word line 121 in a row including the memory cell, a write bit line 122 in a column, and the like.
  • a write current is supplied to each of the two, and a combined magnetic field of these currents is generated at the intersection of the two write wirings.
  • the storage layer 105 of the MTJ element 100 of the desired memory cell is “parallel” or “anti-parallel” with respect to a predetermined magnetization direction, that is, the magnetization direction of the magnetization reference layer 103. Magnetized in the direction, information is written (recorded).
  • a selection signal is applied to the gate electrode 115 which is a read word line in a row including a desired memory cell, and all the selection transistors 110 in the row are turned on (conducting). ) State.
  • a read voltage is applied between the read bit line 123 and the sense line 124 in a column including a desired memory cell.
  • only a desired memory cell is selected, and the difference in the magnetization direction of the storage layer 105 of the MTJ element 100 is detected as the difference in the magnitude of the tunnel current flowing through the MTJ element 100 using the TMR effect.
  • the tunnel current is taken out from the sense line 124 to a peripheral circuit (not shown) and measured.
  • the TMR type MRAM is a nonvolatile memory that reads information by utilizing the magnetoresistive effect based on the spin-dependent conduction phenomenon peculiar to nanomagnets, and is rewritten by reversal of the magnetization direction, so that it is practically infinite. It is reported that the number of times of rewriting is possible and the access time is high (see, for example, R. Scheuerlein et al., ISSCC Digest of Technical Papers, pp.128-129, Feb.2000).
  • Magnetic memory element that uses magnetization reversal by spin injection for writing as an element for writing (recording) information to a storage layer of the magnetic memory element based on different principles.
  • Spin injection is a current consisting of a group of electrons whose spin direction is biased in one direction by passing a current through a ferromagnetic conductive layer (magnetization reference layer) with a fixed magnetization direction (spin-polarized current). ) And injecting this current into a magnetic conductive layer (memory layer) whose magnetization direction can be changed.
  • the magnetization direction of the storage layer is changed by the interaction between the spin-polarized electrons and the electrons of the magnetic material constituting the storage layer.
  • a force is applied to match the magnetization direction. Therefore, the magnetization direction of the storage layer can be reversed by passing a spin-polarized current having a current density equal to or higher than a certain threshold (see, for example, Patent Document 1 and Non-Patent Document 1 described later).
  • FIG. 10 shows an MRAM (hereinafter, referred to as a spin injection MTJ element) whose magnetization direction is reversed by spin injection, which is shown in Patent Document 2 described later, and uses magnetization reversal by spin injection.
  • 1 is a partial perspective view showing an example of a structure of “spin torque MRAM”.
  • spin torque MRAM word lines 215 that are row wirings and bit lines 218 that are column wirings are arranged in a matrix, and one spin injection MTJ element 220 is arranged at the position of each intersection thereof.
  • a memory cell corresponding to is formed.
  • FIG. 10 shows four memory cells.
  • a selection transistor 210 described later is formed in each memory cell, and the word line 215 also serves as the gate electrode of the selection transistor 210.
  • the drain region 216 is formed in common to the left and right selection transistors in the figure, and a row wiring 219 is connected to the drain region 216.
  • FIG. 11 is a partial cross-sectional view showing the structure of the memory cell of the spin torque MRAM.
  • each layer of the base layer 201, the antiferromagnetic layer 202, the magnetization fixed layer 203a, the intermediate layer 203b, the magnetization reference layer 203c, the tunnel insulating layer 204, the storage layer 205, and the protective layer 206 in order from the lower layer. are stacked to form the spin injection MTJ element 220.
  • the layer structure of the spin injection MTJ element 220 is basically the same as that of the normal MTJ element 100.
  • the magnetization fixed layer 203a, the intermediate layer 203b, and the magnetization reference layer 203c are stacked on the antiferromagnetic layer 20202, and constitute a fixed magnetization layer as a whole.
  • the magnetization direction of the magnetization fixed layer 203 a made of a ferromagnetic conductor is fixed by the antiferromagnetic layer 20202.
  • the magnetization reference layer 203c made of a ferromagnetic conductor forms antiferromagnetic coupling with the magnetization fixed layer 203a via the intermediate layer 203b which is a nonmagnetic layer.
  • the magnetization direction of the magnetization reference layer 203c is fixed in a direction opposite to the magnetization direction of the magnetization fixed layer 203a. In the example shown in FIG. 11, the magnetization direction of the magnetization fixed layer 203a is fixed to the left, and the magnetization direction of the magnetization reference layer 203c is fixed to the right.
  • the fixed magnetic layer has the above-described laminated ferrimagnetic structure
  • the sensitivity of the fixed magnetic layer to the external magnetic field can be reduced. Therefore, the magnetization variation of the fixed magnetic layer due to the external magnetic field is suppressed, and the stability of the MTJ element is improved. be able to. Further, since the magnetic fluxes leaking from the magnetization fixed layer 203a and the magnetization reference layer 203c cancel each other, the magnetic flux leaking from the fixed magnetization layer can be minimized by adjusting these film thicknesses.
  • the memory layer 5 is made of a ferromagnetic conductor having uniaxial magnetic anisotropy, can change the magnetization direction by an external action, and can hold the magnetization direction as information. For example, whether the magnetization direction is “parallel” or “antiparallel” with respect to the magnetization direction of the magnetization reference layer 203c is stored as information of “0” and “1”, respectively.
  • a tunnel insulating layer 204 which is a nonmagnetic thin insulating layer, is provided between the magnetization reference layer 203c and the storage layer 205.
  • the magnetic reference junction 203c, the tunnel insulation layer 204, and the storage layer 205 form a magnetic tunnel junction. (MTJ) is formed.
  • a gate insulating film 212, a source electrode 213, a source are formed as a selection transistor 210 for selecting the memory cell in a well region 211a of the semiconductor substrate 211 such as a silicon substrate.
  • a MOS field effect transistor including a region 214, a gate electrode 215, a drain region 216, and a drain electrode 217 is provided.
  • the gate electrode 215 of the selection transistor 210 is formed in a band shape connecting cells, and also serves as a word line as a first row wiring.
  • the drain electrode 217 is connected to the row wiring 219 which is the second row wiring, and the source electrode 213 is connected to the base layer 201 of the spin injection MTJ element 220 via the connection plug 207.
  • the protective layer 206 of the spin injection MTJ element 220 is connected to a bit line 218 which is a column wiring provided above the memory cell.
  • a selection signal is applied to the word line 215 in the row including the desired memory cell, and all the selection transistors 210 in that row are turned on (conduction). ) State.
  • a write voltage is applied between the bit line 218 and the row wiring 219 in a column including a desired memory cell.
  • a desired memory cell is selected, a spin-polarized current flows through the storage layer 205 of the spin injection MTJ element 220, the storage layer 205 is magnetized in a predetermined magnetization direction, and information is recorded.
  • the magnetization direction of the magnetization reference layer 203c of the spin injection MTJ element 220 is in an “antiparallel” state with respect to the magnetization direction of the storage layer 205, and the magnetization direction of the storage layer 205 is magnetized by writing this.
  • a write current having a current density equal to or higher than the threshold value is allowed to flow from the storage layer 205 to the magnetization reference layer 203c.
  • a spin-polarized electron flow having an electron density equal to or higher than the threshold value flows from the magnetization reference layer 203c to the storage layer 205, and magnetization reversal occurs.
  • the write current having a current density equal to or higher than the threshold is In the opposite direction, that is, flowing from the magnetization reference layer 203c to the storage layer 205, as a matter of fact, an electron flow having an electron density equal to or higher than a threshold value flows from the storage layer 205 to the magnetization reference layer 203c.
  • reading of information from the spin injection MTJ element 220 is performed using the TMR effect, as with the MTJ element 100.
  • Both the writing and reading of the spin injection MTJ element 220 utilize the interaction between electrons in the storage layer 205 and the spin-polarized current flowing through this layer, and reading is performed by the current density of the spin-polarized current. Is performed in a small region, and writing is performed in a region where the current density of the spin-polarized current exceeds a threshold value.
  • the spin-injection MTJ element 220 As the volume of the storage layer decreases, magnetization can be reversed with a smaller current in proportion to the volume. (See Non-Patent Document 1).
  • information is written into the memory cell selected by the selection transistor 210, there is no possibility of erroneously writing to another adjacent cell, unlike writing by a current magnetic field.
  • most of wiring can be shared for writing and reading, the structure is simplified.
  • the influence of the shape of the magnetic material is small compared to the magnetic field writing, it is easy to increase the yield during manufacturing. In these respects, the spin torque MRAM is suitable for miniaturization, high density, and large capacity as compared with the MRAM that performs writing with a current magnetic field.
  • the current that can be passed through the spin injection MTJ element 220 during writing is limited by the current that can be passed through the selection transistor 210 (transistor saturation current).
  • transistor saturation current In general, as the gate width or gate length of a transistor becomes smaller, the saturation current of the transistor also becomes smaller. Therefore, in order to secure a write current to the spin injection MTJ element 220, downsizing of the selection transistor 210 is limited. Therefore, in order to make the selection transistor 210 as small as possible and to maximize the density and capacity of the spin torque MRAM, it is essential to reduce the write current threshold as much as possible.
  • the threshold of current required for magnetization reversal by spin injection is phenomenologically proportional to the spin damping constant ⁇ of the storage layer 205, the square of the saturation magnetization Ms, and the volume V, and inversely proportional to the spin injection efficiency ⁇ . It is shown. Therefore, by appropriately selecting these, the threshold value of the current required for magnetization reversal can be lowered.
  • the spin-injection MTJ element 220 in order for the spin-injection MTJ element 220 to be a reliable memory element, the memory retention characteristics (thermal stability of magnetization) of the storage layer 205 are ensured, and the magnetization direction does not change due to thermal motion. is required.
  • the thermal stability is proportional to the saturation magnetization amount Ms and the volume V of the storage layer 205.
  • the saturation magnetization amount Ms and the volume V of the storage layer 205 are related to both the current threshold required for magnetization reversal and the thermal stability, and these factors are reduced to lower the current threshold required for magnetization reversal. In addition, there is a trade-off relationship that thermal stability is also lowered.
  • the average of the inversion thresholds is considered in consideration of the inversion threshold variation of the spin injection MTJ element and the inversion threshold variation caused by the transistor and the wiring. It is set to apply a write pulse that is considerably larger than the value. Therefore, when the above phenomenon appears, it becomes impossible to ensure a write error rate of 10 ⁇ 25 or less in actual writing to the spin torque MRAM memory chip.
  • the present invention has been made in view of such circumstances, and its purpose is to change the magnetization direction and to insulate the storage layer from the storage layer that holds information as the magnetization direction of the magnetic material.
  • a method for recording a magnetic memory element wherein the recording layer includes a magnetization reference layer that is provided via a layer and serves as a reference for a magnetization direction, and information is recorded by a current flowing between the storage layer and the magnetization reference layer through an insulating layer.
  • Another object of the present invention is to provide a recording method for a magnetic memory element that can maintain a write error rate obtained when a write pulse slightly larger than the inversion threshold is applied even when a write pulse considerably larger than the inversion threshold is applied. .
  • the present invention comprises a storage layer made of a ferromagnetic conductor and capable of changing the magnetization direction and holding information as the magnetization direction of the magnetic material; provided to the storage layer via an insulating layer, and ferromagnetic A magnetic reference layer made of a conductor, having a fixed magnetization direction and serving as a reference for the magnetization direction, and recording information by a current flowing between the storage layer and the magnetization reference layer through the insulating layer.
  • the magnetic memory element recording method relates to a magnetic memory element recording method, characterized in that the fall time of the write power injected at the fall of the write pulse is 2 ns or more.
  • the write pulse may be voltage control, current control, or power control.
  • the reversal threshold is exceeded. Even when a considerably large write pulse is applied, the same write error rate can be maintained if a write pulse slightly larger than the inversion threshold is obtained. Whether the write pulse waveform is a square wave or a triangular wave, the waveform shape at the falling edge is essentially important.
  • the present invention satisfies this condition by ensuring a sufficient time for the write pulse to drop to a magnitude equal to or less than the inversion threshold at the fall of the write pulse.
  • FIG. 1 It is a graph (b) which shows the write pulse waveform (a) in the recording method of the magnetic memory element based on Embodiment 4 of this invention, and the relationship between a write error rate and step reduction voltage V2. It is a figure which shows the structure of the write pulse generation circuit which produces
  • FIG. 2 is an explanatory diagram (a) showing a basic structure of an MTJ element, a read operation of stored information, and a partial perspective view (b) showing an example of a structure of a memory cell of an MRAM comprising an MTJ element. It is a fragmentary perspective view which shows the structure of the spin torque MRAM shown by patent document 2.
  • FIG. 2 is a partial cross-sectional view showing the structure of a memory cell of a spin torque MRAM composed of a spin injection MTJ element.
  • FIG. 6 is a graph showing a relationship between a write pulse voltage and a write error rate. It is a fragmentary perspective view which shows the structure of the memory cell of the spin torque MRAM which concerns on embodiment of this invention. It is sectional drawing which shows the structure of the spin injection MTJ element based on embodiment of this invention.
  • the write power injected at the time of the fall it is preferable to reduce the write power injected at the time of the fall over a time of 5 ns or more. Further, it is preferable to reduce the write power injected at the time of the fall over a time of 100 ns or less.
  • the fall time is the time for the pulse height to decrease from 90% to 10%.
  • the increase in the error rate reduction effect due to the increase in the fall time is greatest when the fall time is in the vicinity of 5 ns, and is large until the fall time reaches about 100 ns.
  • the fall time exceeds about 100 ns, the effect is saturated, and even if the fall time is further increased, the degree of improvement in the error rate reduction effect is small.
  • the fall time is lengthened, the time required for writing becomes long, so the fall time is preferably 100 ns or less.
  • the control method for generating the write pulse can be any of voltage control, current control, and power control.
  • the rate of decrease of the write pulse voltage at the time of the fall changes, and it should be large later. This is because the write pulse voltage is gradually lowered to a voltage lower than the inversion threshold voltage over as long a time as possible.
  • the curve has a convex shape rather than a convex shape.
  • the voltage waveform of the write pulse is a series of a plurality of straight lines having different slopes, it has an upwardly convex shape rather than a shape that connects points on a downwardly convex curve. A shape that connects points on the curve is desirable.
  • a voltage at which the inversion rate of the magnetic memory element is halved is defined as an inversion threshold voltage, and the rate of decrease in the write pulse voltage is increased until the write pulse voltage at the fall time becomes smaller than the inversion threshold voltage. It is preferable to keep the voltage lower than the rate of voltage decrease when the pulse voltage is decreased linearly within the fall time.
  • the write pulse voltage at the fall is lowered in two or more steps. Even if the voltage waveform does not decrease smoothly but gradually decreases stepwise, the effect of improving the write error rate can be obtained. Although the effect is limited, there is an advantage that it is easy to form as a circuit.
  • the write pulse voltage at the time of the fall is lowered at least once to a voltage larger than the inversion threshold voltage of the magnetic memory element.
  • Embodiment 1 In the first embodiment, an example of a recording method of a spin injection MTJ element according to claims 1 to 4 will be mainly described.
  • FIG. 13 and FIG. 14 show the structure of a spin torque MRAM memory cell and the structure of a spin injection MTJ element used in this embodiment.
  • FIG. 13 includes an MTJ element whose magnetization direction is reversed by spin injection (hereinafter referred to as a spin injection MTJ element) and a structure of an MRAM (hereinafter referred to as spin torque MRAM) that utilizes magnetization reversal by spin injection.
  • a spin injection MTJ element a structure of an MRAM (hereinafter referred to as spin torque MRAM) that utilizes magnetization reversal by spin injection.
  • spin torque MRAM word lines 15 as row wirings and bit lines 18 as column wirings are arranged in a matrix, and one spin injection MTJ element 20 is arranged at the position of each intersection thereof.
  • a memory cell corresponding to is formed.
  • FIG. 13 shows four memory cells.
  • a selection transistor 10 described later is formed in each memory cell, and the word line 15 also serves as a gate electrode of the selection transistor 10.
  • the drain region 16 is formed in common to the left and right selection transistors in the figure, and a row wiring 19 is connected to the drain region 16.
  • FIG. 14 is a partial cross-sectional view showing the structure of the memory cell of the spin torque MRAM.
  • each layer of the underlayer 1, the antiferromagnetic layer 2, the magnetization fixed layer 3a, the intermediate layer 3b, the magnetization reference layer 3c, the tunnel insulating layer 4, the storage layer 5, and the protective layer 6 in order from the lower layer. are stacked to form the spin injection MTJ element 20.
  • the magnetization fixed layer 3a, the intermediate layer 3b, and the magnetization reference layer 3c are stacked on the antiferromagnetic layer 2, and constitute a fixed magnetization layer as a whole.
  • the magnetization direction of the magnetization fixed layer 3 a made of a ferromagnetic conductor is fixed by the antiferromagnetic layer 2.
  • the magnetization reference layer 3c made of a ferromagnetic conductor forms antiferromagnetic coupling with the magnetization fixed layer 3a via the intermediate layer 3b which is a nonmagnetic layer.
  • the magnetization direction of the magnetization reference layer 3c is fixed in a direction opposite to the magnetization direction of the magnetization fixed layer 3a.
  • the magnetization direction of the magnetization fixed layer 3a is fixed to the left, and the magnetization direction of the magnetization reference layer 3c is fixed to the right.
  • the fixed magnetic layer has the above-described laminated ferrimagnetic structure
  • the sensitivity of the fixed magnetic layer to the external magnetic field can be reduced. Therefore, the magnetization variation of the fixed magnetic layer due to the external magnetic field is suppressed, and the stability of the MTJ element is improved. be able to. Further, since the magnetic flux leaking from the magnetization fixed layer 3a and the magnetization reference layer 3c cancel each other, the magnetic flux leaking from the fixed magnetization layer can be minimized by adjusting these film thicknesses.
  • the memory layer 5 is made of a ferromagnetic conductor having uniaxial magnetic anisotropy, can change the magnetization direction by an external action, and can hold the magnetization direction as information. For example, whether the magnetization direction is “parallel” or “anti-parallel” to the magnetization direction of the magnetization reference layer 3c is stored as information of “0” and “1”, respectively.
  • a gate insulating film 12 a source electrode 13, a source as a selection transistor 10 for selecting the memory cell in a well region 11 a isolated from a semiconductor substrate 11 such as a silicon substrate.
  • a MOS field effect transistor including a region 14, a gate electrode 15, a drain region 16, and a drain electrode 17 is provided.
  • the gate electrode 15 of the selection transistor 10 is formed in a band shape connecting cells, and also serves as a word line as a first row wiring. Further, the drain electrode 17 is connected to a row wiring 19 which is a second row wiring, and the source electrode 13 is connected to the base layer 1 of the spin injection MTJ element 20 via the connection plug 7. On the other hand, the protective layer 6 of the spin injection MTJ element 20 is connected to a bit line 18 that is a column wiring provided above the memory cell.
  • a selection signal is applied to the word line 15 in the row including the desired memory cell, and all the selection transistors 10 in that row are turned on (conduction). ) State.
  • a write voltage is applied between the bit line 18 and the row wiring 19 in the column including the desired memory cell.
  • a desired memory cell is selected, a spin-polarized current flows through the storage layer 5 of the spin injection MTJ element 20, the storage layer 5 is magnetized in a predetermined magnetization direction, and information is recorded.
  • the magnetization direction of the magnetization reference layer 3c of the spin injection MTJ element 20 is initially in an “antiparallel” state with respect to the magnetization direction of the storage layer 5, and the magnetization direction of the storage layer 5 is magnetized by writing this.
  • a write current having a current density equal to or higher than the threshold is passed from the storage layer 5 to the magnetization reference layer 3c.
  • a spin-polarized electron flow having an electron density equal to or higher than the threshold value flows from the magnetization reference layer 3c to the storage layer 5, and magnetization reversal occurs.
  • the write current having a current density equal to or higher than the threshold is In the opposite direction, that is, flowing from the magnetization reference layer 3c to the storage layer 5, as a matter of fact, an electron flow having an electron density equal to or higher than a threshold value flows from the storage layer 5 to the magnetization reference layer 3c.
  • reading of information from the spin injection MTJ element 20 is performed using the TMR effect, as in the MTJ element 100.
  • Both the writing and reading of the spin injection MTJ element 20 utilize the interaction between the electrons in the storage layer 5 and the spin-polarized current flowing through this layer, and the reading is the current density of the spin-polarized current. Is performed in a small region, and writing is performed in a region where the current density of the spin-polarized current exceeds a threshold value.
  • the magnetization reference layer 3c may have a fixed magnetization direction in combination with an antiferromagnetic material such as PtMn or IrMn so that the magnetization is not reversed or destabilized during the recording operation, or has a coercive force such as CoPt.
  • an antiferromagnetic material such as PtMn or IrMn so that the magnetization is not reversed or destabilized during the recording operation, or has a coercive force such as CoPt.
  • a large material may be used, it may be processed into a larger area than the storage layer 5, or may be magnetized in a specific direction by an external magnetic field.
  • the magnetization reference layer 3c may be a single ferromagnetic layer, or, as shown in FIG. 14, is magnetically coupled antiparallel to the magnetization fixed layer 3a via an intermediate layer 3b made of a nonmagnetic metal such as Ru. You may make it do.
  • the magnetization of the magnetization reference layer 3c may be in-plane magnetization or perpendicular magnetization. Further, the magnetization reference layer 3c may be disposed below the storage layer 5, may be disposed above, or may be disposed above and below.
  • the tunnel insulating layer 4 is preferably made of a ceramic material such as oxide or nitride.
  • a magnesium oxide MgO layer as the tunnel insulating layer 4 and to provide a CoFeB layer at least on the tunnel insulating layer 4 side of the magnetization reference layer 3c and the storage layer 5 because the magnetoresistance change rate can be increased.
  • FIG. 1A is a graph showing a write pulse waveform based on the first embodiment of the present invention.
  • the write pulse is a voltage control pulse, and the maximum applied voltage is 0.9V.
  • the fall time at the fall is t, and the write pulse voltage is decreased linearly during time t.
  • FIG. 1B is a graph showing the relationship between the actually measured write error rate and the fall time t. This graph was measured using a spin torque MRAM comprising a spin injection MTJ element 20 composed of the following layers.
  • Underlayer 1 Ta film with a film thickness of 5 nm
  • Antiferromagnetic layer 2 PtMn film with a film thickness of 30 nm
  • Magnetization fixed layer 3a CoFe film having a thickness of 2 nm
  • Intermediate layer 3b Ru film having a thickness of 0.7 nm
  • Magnetization reference layer 3c CoFeB film having a thickness of 2 nm
  • Tunnel insulating layer 4 a magnesium oxide MgO film having a thickness of 0.8 nm
  • Memory layer 5 CoFeB film having a thickness of 3 nm
  • Protective layer 6 Ta film with a thickness of 5 nm
  • the planar shape of the spin injection MTJ element 20 is an ellipse having a major axis length of 150 to 250 nm and a minor axis length of 70 to 85 nm.
  • FIG. 1B shows that the effect of reducing the write error rate is obtained when the fall time t is 2 ns or more, and the effect increases as the fall time t increases. This is because, as described above, the excess energy applied by the write pulse is further increased by ensuring a longer time from the start of the fall to the time when the write pulse voltage decreases to a magnitude equal to or lower than the inversion threshold voltage. It is thought that it is dissipated much and removed to such an extent that it does not cause a problem.
  • the rate at which the effect of reducing the error rate is improved by increasing the fall time is greatest when the fall time t is around 5 ns.
  • the rate at which the error rate reduction effect is improved by increasing the fall time t is large until the fall time t reaches about 100 ns.
  • the fall time t exceeds about 100 ns, the effect is saturated, and even if the fall time t is further increased, the rate at which the error rate reduction effect is improved is small.
  • the fall time t is preferably 100 ns or less.
  • Embodiment 2 In the second embodiment, an example of a recording method of a spin injection MTJ element according to claims 5 and 6 will be mainly described.
  • FIG. 2A is a graph showing a write pulse waveform according to the second embodiment of the present invention.
  • the write pulse is a voltage control pulse, and the maximum applied voltage is 0.9V.
  • the falling time at the time of falling is fixed at 20 ns, the time until the writing pulse voltage becomes half of the maximum applied voltage is set as the half time t 1/2 ns, and the half time t 1 from the start of the falling is set.
  • the write pulse voltage is linearly reduced to half during / 2 ns, and the write pulse voltage is linearly decreased to 0 during the remaining (20 ⁇ t 1/2 ) ns.
  • FIG. 2B shows the relationship between the write error rate and the half-time t 1/2 measured using a spin torque MRAM composed of a spin-injection MTJ element having the same layer configuration as that used in the first embodiment. It is a graph.
  • the effect of reducing the write error rate increases as the half time t 1/2 is increased.
  • the rate is considered to be on the extension line of the graph shown in FIG.
  • Embodiment 3 In the third embodiment, an example of a recording method of a spin injection MTJ element according to claim 7 will be mainly described.
  • FIG. 3A is a graph showing a write pulse waveform based on the third embodiment of the present invention.
  • the write pulse is a voltage control pulse, and the maximum applied voltage V1 is 0.9V.
  • the fall time at the fall is constant at 20 ns
  • the write pulse voltage is linearly and gradually decreased to the reduced voltage V2 between the start of the fall and almost 20 ns, and then the normal fall Apply the speed to reduce the write pulse voltage to 0 in a short time.
  • FIG. 3B is a graph showing the relationship between the write error rate and V2 / V1, measured using a spin torque MRAM composed of a spin-injection MTJ element having the same layer configuration as that used in the first embodiment. .
  • the voltage at which the inversion rate of the spin-injection MTJ element 20 is halved is the inversion threshold voltage
  • V2 is smaller than this inversion threshold voltage
  • the write pulse voltage at the fall is less than the inversion threshold voltage.
  • the effect of reducing the write error rate is great when the rate of decrease of the write pulse voltage is kept small until it becomes small. In this case, the same write error rate reduction effect as that when the fall time t of the first embodiment is large can be obtained.
  • the pulse waveform of the present embodiment is an effective pulse waveform that can achieve both accurate writing and a short writing time.
  • Embodiment 4 In the fourth embodiment, an example of a recording method of a spin injection MTJ element according to claims 8 and 9 will be mainly described.
  • FIG. 4A is a graph showing a write pulse waveform based on the fourth embodiment of the present invention.
  • the write pulse is a voltage control pulse, and the maximum applied voltage V1 is 0.9V.
  • the fall time is made constant at about 20 ns, and at the start of the fall, once the normal fall speed is applied, the write pulse voltage is lowered to the step reduction voltage V2 in a short time. Thereafter, the write pulse voltage is kept constant for 20 ns, and then the normal fall rate is applied again to reduce the write pulse voltage to 0 in a short time.
  • FIG. 4B is a graph showing the relationship between the write error rate and V2 / V1, measured using a spin torque MRAM composed of a spin injection MTJ element having the same layer structure as that used in the first embodiment. .
  • V2 / V1 the range of effective V2 / V1 is limited, but if V2 is selected to be slightly larger than the inversion threshold voltage, the effect of improving the write error rate is Get higher.
  • the effect of improving the write error rate is higher when the pulse voltage waveform at the time of falling is made to have three or more steps rather than two steps.
  • FIG. 5 is a diagram showing a configuration of a write pulse generation circuit 30 that generates a write pulse by voltage control.
  • the write pulse generation circuit 30 includes a CR circuit 32 and a negative feedback amplifier circuit 33 using an operational amplifier.
  • a rectangular write pulse is input to the input terminal 30 of the write pulse generation circuit.
  • the rectangular pulse signal input to the input terminal 31 is converted into a waveform having a fall time of 2 ns or more by the CR circuit 32 and input to the non-inverting input terminal of the negative feedback amplifier circuit 33.
  • a signal corresponding to the difference between the signal input to the non-inverting input terminal and the negative feedback signal input to the inverting input terminal is output from the output terminal 34 as a write pulse.
  • FIG. 6 is a diagram showing a configuration of a write pulse generation circuit 40 that generates a write pulse by power control.
  • the configuration in which the fall time is set to 2 ns or more by the CR circuit 42 and is input to the non-inverting input terminal of the negative feedback amplifier circuit 43 is the same as in FIG.
  • This power control write pulse generation circuit 40 has a multiplier 45 that multiplies the output voltage and output current of the negative feedback amplifier circuit 43 and feeds back the output of the multiplier 45 to the inverting input terminal of the negative feedback amplifier circuit 43. To do.
  • a signal corresponding to the difference between the signal input to the non-inverting input terminal and the output signal of the multiplier 45 input to the inverting input terminal as a negative feedback signal is output as an output terminal 44. Is output.
  • FIG. 7 is a diagram showing a configuration of a write pulse generation circuit 50 that generates a write pulse by current control.
  • the configuration in which the fall time is set to 2 ns or more by the CR circuit 52 and is input to the non-inverting input terminal of the negative feedback amplifier circuit 53 is the same as in FIG.
  • a signal corresponding to the output current of the negative feedback amplifier circuit 53 is fed back to the inverting input terminal of the negative feedback amplifier circuit 53.
  • a signal corresponding to the difference between the signal input to the non-inverting input terminal and the signal corresponding to the output current input to the inverting input terminal as a negative feedback signal is output as an output terminal 54. Is output.
  • FIG. 8 is a diagram showing a configuration of a write pulse generation circuit 60 that generates a write pulse by using the waveform memory 61 and the D / A conversion circuit 62.
  • the waveform memory 61 stores waveform data of write pulses.
  • the waveform data of the write pulse is composed of time-series data of a plurality of words, with N bits that can select an output level from 2N stages as one word.
  • the waveform memory 61 is provided with N ports for reading, and these N ports are connected to N input terminals of the D / A conversion circuit 62, respectively.
  • the D / A conversion circuit 62 inputs the waveform data of the write pulse from the waveform memory 61 for each N-bit data (one word), converts it into an analog signal, and outputs it as a write pulse.
  • the D / A conversion circuit 62 can be configured by, for example, a ladder resistor circuit.
  • the present invention has been described based on the embodiment, but the present invention is not limited to these examples, and it is needless to say that the present invention can be appropriately changed without departing from the gist of the invention.
  • the spin injection magnetization reversal type MTJ that improves the transient characteristics at the time of writing, reduces the number of write failures, reduces the threshold of the write current density, and enables high integration, high speed, and low power consumption.
  • the element can be realized, and it can contribute to the practical use of a small-sized, lightweight, and low-cost nonvolatile memory.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】　磁化方向の変化が可能で、情報を磁性体の磁化方向として保持する記憶層と、記憶層に対して絶縁層を介して設けられ、磁化方向の基準となる磁化基準層とを有し、絶縁層を通じて記憶層と磁化基準層との間に流れる電流によって情報の記録が行われる磁気メモリ素子の記録方法であって、反転閾値より少し高い書き込みパルスで得られる１０-25以下の書き込みエラー率を、反転閾値よりかなり高い書き込みパルスを印加した場合でも保つことのできる磁気メモリ素子の記録方法を提供すること。 【解決手段】　書き込みパルスの立ち下がり時に注入される書き込み電力を２ｎｓ以上の時間をかけて徐々に減少させる。この際、立ち下がり時の書き込みパルス電圧が磁気メモリ素子の反転しきい値電圧より小さくなるまで、書き込みパルス電圧の低下速度を小さく保つのがよい。

Description

磁気メモリ素子の記録方法
　本発明は、磁化方向の変化が可能で、情報を磁性体の磁化方向として保持する記憶層と、記憶層に対して絶縁層を介して設けられ、磁化方向の基準となる磁化基準層とを有し、絶縁層を通じて記憶層と磁化基準層との間に流れる電流によって情報の記録が行われる磁気メモリ素子の記録方法に関するものである。
　コンピュータ等の情報機器では、ランダムアクセスメモリ（Random Access Memory；ＲＡＭ）として、動作が高速で、高密度記録が可能なＤＲＡＭ（Dynamic ＲＡＭ）が広く用いられている。しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、電源が切断されても情報を保持することができ、機器の低消費電力化に不可欠な不揮発性メモリの高速化および高密度大容量化が強く望まれている。
　不揮発性メモリとしては、フラッシュメモリなどが実用化されているが、近年、高速、大容量、低消費電力の不揮発性メモリとして、磁気抵抗効果を利用した磁気メモリが注目され、開発が進められている。例えば、トンネル磁気抵抗（Tunnel Magnetoresistance；ＴＭＲ）効果を用いる磁気メモリ素子、すなわちＭＴＪ素子からなり、電流によって誘起される磁場によって記憶層の磁化方向を反転させ、情報を記録する磁気ランダムアクセスメモリ（Magnetic ＲＡＭ：ＭＲＡＭ）が実用化されている（例えば、フリースケール・セミコンダクタ・インク社製のＭＲ２Ａ１６（商品名）など）。
　図９（ａ）は、ＭＴＪ素子の基本構造と、その記憶情報の読み出し動作を示す説明図である。図９（ａ）に示すように、ＭＴＪ素子１００は、記憶層１０５と磁化基準層１０３との２つの強磁性層の間に、非磁性の薄い絶縁層であるトンネル絶縁層１０４を挟持した構造、いわゆる磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）を有する。記憶層１０５は、一軸磁気異方性を有する強磁性導体からなり、外部からの作用で磁化方向を変化させることができ、かつ、磁化方向を情報として保持することができる。例えば、その磁化方向が、磁化基準層１０３の磁化方向に対して「平行」であるか、「反平行」であるかを、それぞれ「０」および「１」の情報として記憶する。
　ＭＴＪ素子１００からの情報の読み出しには、上述した２つの磁性層の相対的な磁化方向の違いによって、トンネル絶縁層１０４を通じて記憶層１０５と磁化基準層１０３との間に流れるトンネル電流に対する抵抗値が変化するＴＭＲ効果を利用する。この抵抗値は、記憶層１０５の磁化方向と磁化基準層１０３の磁化方向とが平行であるときに最小値をとり、反平行であるときに最大値をとる。
　図９（ｂ）は、ＭＴＪ素子１００からなるＭＲＡＭのメモリセルの構造の一例を示す部分斜視図である。このＭＲＡＭでは、行配線であるワード線と列配線であるビット線とがマトリックス状に配置され、それらの各交点の位置にＭＴＪ素子１００が配置され、１ビットに相当するメモリセルが形成されている。
　メモリセルの上部には、書き込み用ビット線１２２と読み出し用ビット線１２３とが層間絶縁膜を間に挟んで設けられ、読み出し用ビット線１２３に接してその下にＭＴＪ素子１００が配置され、さらにＭＴＪ素子１００の引き出し電極層１０６の下に絶縁層を挟んで書き込み用ワード線１２１が配置されている。
　一方、メモリセルの下部には、例えばシリコン基板などの半導体基板１１１に、読み出し動作時にこのメモリセルを選択するための選択用トランジスタ１１０として、ＭＯＳ（Metal Oxide Semiconductor）型電界効果トランジスタが設けられている。トランジスタ１１０のゲート電極１１５は、セル間をつないで帯状に形成され、読み出し用ワード線を兼ねている。また、ソース領域１１４は、読み出し用接続プラグ１０７を介してＭＴＪ素子１００の引き出し電極層１０６に接続されており、ドレイン領域１１６は、読み出し用の行配線であるセンス線１２４に接続されている。
　このように構成されたＭＲＡＭにおいて、所望のメモリセルのＭＴＪ素子１００への情報の書き込み（記録）は、そのメモリセルが含まれる行の書き込み用ワード線１２１と、列の書き込み用ビット線１２２とのそれぞれに書き込み電流を流し、２つの書き込み用配線の交点の位置に、これらの電流による磁界の合成磁界を発生させることによって行う。この合成磁界によって、所望のメモリセルのＭＴＪ素子１００の記憶層１０５が、所定の磁化方向、すなわち、磁化基準層１０３の磁化方向に対して「平行」であるか、または「反平行」である方向に磁化され、情報の書き込み（記録）が行われる。
　また、ＭＴＪ素子１００からの情報の読み出しでは、所望のメモリセルが含まれる行の読み出し用ワード線であるゲート電極１１５に選択信号を印加して、その行の選択用トランジスタ１１０をすべてＯＮ（導通）状態にする。これに合わせて、所望のメモリセルが含まれる列の読み出し用ビット線１２３とセンス線１２４との間に読み出し電圧を印加する。この結果、所望のメモリセルだけが選択され、そのＭＴＪ素子１００の記憶層１０５の磁化方向の違いが、ＴＭＲ効果を利用してＭＴＪ素子１００を流れるトンネル電流の大きさの違いとして検知される。トンネル電流はセンス線１２４から（図示省略した）周辺回路へ取り出されて測定される。
　ＴＭＲ型のＭＲＡＭは、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用して、情報の読み出しを行う不揮発性メモリであり、磁化方向の反転によって書き換えを行うため、実質的に無限回の書き換えが可能であり、アクセス時間についても高速であることが報告されている（例えば、R. Scheuerlein et al.，ISSCC Digest of Technical Papers，pp.128-129，Feb.2000参照。）。
　しかしながら、電流磁界で書き込みを行うＭＲＡＭにおいては、書き換えのために大きな電流（例えば数ｍＡ程度）を流す必要があり、消費電力が大きくなる。また、ＭＴＪ素子が微細化すると、書き換えに必要な電流が増大する傾向を示す反面、書き込み用配線は細くなるため、書き換えに十分な電流を流すことが難しくなる。また、高集積化が進むと、隣接する別のメモリセルに誤って書き込んでしまう確率が高くなる。さらに、書き込み用配線と読み出し用配線とをそれぞれ必要とするため、構造的に複雑である。これらのために、電流磁界で書き込みを行うＭＲＡＭは高密度大容量化が制限される。
　そこで、異なる原理に基づいて磁気メモリ素子の記憶層へ情報を書き込む（記録する）素子として、書き込みにスピン注入による磁化反転を用いる磁気メモリ素子が注目されている。スピン注入とは、磁化方向が固定された強磁性導電層（磁化基準層）に電流を流すことによって、スピンの向きが一方に偏った電子集団からなる電流（スピン偏極電流：spin-polarized current）を作り出し、この電流を磁化方向が変化可能な磁性導電層（記憶層）に注入する操作である。このようにすると、スピン偏極電流が記憶層を流れる際に、スピン偏極した電子と記憶層を構成している磁性体の電子との相互作用によって、記憶層の磁化方向を磁化基準層の磁化方向に一致させようとする力（トルク）が作用する。従って、ある閾値以上の電流密度のスピン偏極電流を流すことによって、記憶層の磁化方向を反転させることができる（例えば、後述の特許文献１および非特許文献１参照。）。
　図１０は、後述の特許文献２に示されている、スピン注入によって磁化方向が反転されるＭＴＪ素子（以下、スピン注入ＭＴＪ素子と呼ぶ。）からなり、スピン注入による磁化反転を利用するＭＲＡＭ（以下、スピントルクＭＲＡＭと呼ぶ。）の構造の一例を示す部分斜視図である。このスピントルクＭＲＡＭでは、行配線であるワード線２１５と列配線であるビット線２１８とがマトリックス状に配置され、それらの各交点の位置に１個のスピン注入ＭＴＪ素子２２０が配置され、１ビットに相当するメモリセルが形成されている。図１０は、メモリセル４個分を示している。
　下部の半導体基板２１１には、後述する選択用トランジスタ２１０が各メモリセルに形成されており、ワード線２１５は選択用トランジスタ２１０のゲート電極を兼ねている。また、ドレイン領域２１６は、図中の左右の選択用トランジスタに共通して形成されており、このドレイン領域２１６には、行配線２１９が接続されている。
　図１１は、スピントルクＭＲＡＭのメモリセルの構造を示す部分断面図である。メモリセルの中央部には、下層から順に下地層２０１、反強磁性層２０２、磁化固定層２０３ａ、中間層２０３ｂ、磁化基準層２０３ｃ、トンネル絶縁層２０４、記憶層２０５、および保護層２０６の各層が積層され、スピン注入ＭＴＪ素子２２０が形成されている。スピン注入ＭＴＪ素子２２０の層構成は、基本的には通常のＭＴＪ素子１００と同じである。
　磁化固定層２０３ａ、中間層２０３ｂ、および磁化基準層２０３ｃは、反強磁性層２０２０２の上に積層されており、全体として固定磁化層を構成している。強磁性導体からなる磁化固定層２０３ａの磁化方向は反強磁性層２０２０２によって固定されている。同じく強磁性導体からなる磁化基準層２０３ｃは、非磁性層である中間層２０３ｂを介して、磁化固定層２０３ａと反強磁性結合を形成している。この結果、磁化基準層２０３ｃの磁化方向は、磁化固定層２０３ａの磁化方向の反対方向に固定されている。図１１に示した例では、磁化固定層２０３ａの磁化方向は左向きに固定され、磁化基準層２０３ｃの磁化方向は右向きに固定されている。
　固定磁化層を上記の積層フェリ構造とすると、固定磁化層の外部磁界に対する感度を低下させることができるため、外部磁界による固定磁化層の磁化変動を抑制して、ＭＴＪ素子の安定性を向上させることができる。また、磁化固定層２０３ａおよび磁化基準層２０３ｃから漏れ出す磁束が互いに打ち消し合うので、これらの膜厚を調整することによって、固定磁化層から漏洩する磁束を最少に抑えることができる。
　記憶層５は、一軸磁気異方性を有する強磁性導体からなり、外部からの作用で磁化方向を変化させることができ、かつ、磁化方向を情報として保持することができる。例えば、その磁化方向が、磁化基準層２０３ｃの磁化方向に対して「平行」であるか、「反平行」であるかを、それぞれ「０」および「１」の情報として記憶する。磁化基準層２０３ｃと記憶層２０５との間には、非磁性の薄い絶縁層であるトンネル絶縁層２０４が設けられており、磁化基準層２０３ｃとトンネル絶縁層２０４と記憶層２０５とによって磁気トンネル接合（ＭＴＪ）が形成されている。
　一方、メモリセルの下部には、シリコン基板などの半導体基板２１１の素子分離されたウエル領域２１１ａに、このメモリセルを選択するための選択用トランジスタ２１０として、ゲート絶縁膜２１２、ソース電極２１３、ソース領域２１４、ゲート電極２１５、ドレイン領域２１６、およびドレイン電極２１７よりなるＭＯＳ型電界効果トランジスタが設けられている。
　上述したように、選択用トランジスタ２１０のゲート電極２１５は、セル間をつないで帯状に形成され、第１の行配線であるワード線を兼ねている。また、ドレイン電極２１７は第２の行配線である行配線２１９に接続されており、ソース電極２１３は、接続プラグ２０７を介してスピン注入ＭＴＪ素子２２０の下地層２０１に接続されている。一方、スピン注入ＭＴＪ素子２２０の保護層２０６は、メモリセルの上部に設けられた列配線であるビット線２１８に接続されている。
　所望のメモリセルのスピン注入ＭＴＪ素子２２０へ情報を記録するには、所望のメモリセルが含まれる行のワード線２１５に選択信号を印加して、その行の選択用トランジスタ２１０をすべてＯＮ（導通）状態にする。これに合わせて、所望のメモリセルが含まれる列のビット線２１８と行配線２１９との間に書き込み電圧を印加する。この結果、所望のメモリセルが選択され、そのスピン注入ＭＴＪ素子２２０の記憶層２０５をスピン偏極電流が貫流し、記憶層２０５が所定の磁化方向に磁化され、情報の記録が行われる。
　この際、初めスピン注入ＭＴＪ素子２２０の磁化基準層２０３ｃの磁化方向が、記憶層２０５の磁化方向に対して「反平行」である状態にあり、これを書き込みによって記憶層２０５の磁化方向が磁化基準層２０３ｃの磁化方向に対して「平行」である状態に反転させる場合には、図１１に示すように、閾値以上の電流密度の書き込み電流を記憶層２０５から磁化基準層２０３ｃへ流すようにする。これによって、実体としては、閾値以上の電子密度のスピン偏極電子流が磁化基準層２０３ｃから記憶層２０５へ流れ、磁化反転が起こる。
　逆に、記憶層２０５の磁化方向に対して「平行」状態にある磁化基準層２０３ｃの磁化方向を「反平行」状態に反転させる場合には、閾値以上の電流密度の書き込み電流を、上記の逆方向へ、すなわち磁化基準層２０３ｃから記憶層２０５へ流し、実体としては、閾値以上の電子密度の電子流が記憶層２０５から磁化基準層２０３ｃへ流れるようにする。
　また、スピン注入ＭＴＪ素子２２０からの情報の読み出しは、ＭＴＪ素子１００と同様、ＴＭＲ効果を用いて行われる。スピン注入ＭＴＪ素子２２０の書き込みと読み出しは、いずれも、記憶層２０５中の電子と、この層を貫流するスピン偏極電流との相互作用を利用しており、読み出しはスピン偏極電流の電流密度が小さい領域で行われ、書き込みはスピン偏極電流の電流密度が閾値を超えて大きい領域で行われる。
　スピン注入による磁化反転の可否は、スピン偏極電流の電流密度に依存するため、スピン注入ＭＴＪ素子２２０では、記憶層の体積が小さくなるほど、体積に比例してより少ない電流で磁化反転が可能になる（非特許文献１参照。）。また、選択用トランジスタ２１０で選択したメモリセルに情報を書き込むので、電流磁場による書き込みと異なり、隣接する別のセルに誤って書き込んでしまうおそれがない。また、書き込みと読み出しとで大部分の配線を共用できるので、構造が簡素化する。さらに、磁場書き込みに比べて磁性体の形状の影響が小さいので、製造時の歩留まりを高めやすい。これらの点で、スピントルクＭＲＡＭは、電流磁場で書き込みを行うＭＲＡＭに比べて、微細化、高密度大容量化に適している。
　しかしながら、選択用トランジスタ２１０を用いて書き込み（記録）を行うことから、別の問題点が生じる。すなわち、書き込み時にスピン注入ＭＴＪ素子２２０に流すことのできる電流は、選択用トランジスタ２１０に流すことができる電流（トランジスタの飽和電流）によって制限される。一般に、トランジスタのゲート幅やゲート長が小さくなるに従い、トランジスタの飽和電流も小さくなるので、スピン注入ＭＴＪ素子２２０への書き込み電流を確保するために、選択用トランジスタ２１０の小型化が制限される。従って、選択用トランジスタ２１０をできるだけ小型化し、スピントルクＭＲＡＭを最大限に高密度大容量化するためには、書き込み電流の閾値をできる限り減少させることが不可欠である。
　また、トンネル絶縁層２０４が絶縁破壊することを防ぐためにも、書き込み電流の閾値を減少させる必要がある。また、ＭＲＡＭの消費電力を減少させるためにも、書き込み電流閾値をできる限り減少させる必要がある。
　さて、スピン注入による磁化反転に要する電流の閾値は、現象論的に、記憶層２０５のスピン制動定数α、飽和磁化量Ｍｓの二乗、および体積Ｖに比例し、スピン注入効率ηに反比例することが示されている。従って、これらを適切に選択することによって、磁化反転に要する電流の閾値を下げることができる。
　しかし、一方、スピン注入ＭＴＪ素子２２０が信頼できるメモリ素子であるためには、記憶層２０５のメモリ保持特性（磁化の熱安定性）が確保され、磁化方向が熱運動によって変化してしまわないことが必要である。熱安定性は記憶層２０５の飽和磁化量Ｍｓおよび体積Ｖに比例する。
　記憶層２０５の飽和磁化量Ｍｓおよび体積Ｖは、磁化反転に要する電流の閾値と熱安定性との両方に関係しており、これらの因子を小さくして磁化反転に要する電流の閾値を低下させると、熱安定性もまた低下してしまうというトレードオフの関係にある。
　従って、磁化反転に要する電流の閾値を低下させるには、慎重に熱安定性の確保との両立をはかりながら、主としてスピン注入の効率ηを改善する必要がある。本発明者は、スピントルクＭＲＡＭが、他のメモリに比して競争力のあるメモリとなり得るように、磁化反転に要する電流密度の閾値の低減と、メモリ保持特性（熱安定性）確保とを両立させ得るＭＴＪ材料を鋭意開発してきた（特開2006-165265号公報、特開2007-103471号公報、特開2007-48790号公報、特許文献２、および特願2006-350113など参照。）。その結果、その実現に近づきつつある。
特開２００３－１７７８２号公報（第６及び７頁、図２） 特開２００７－２８７９２３号公報（第７－１５頁、図２） F.J.Albert et al., Appl. Phys. Lett., Vol.77, (2002), p.3809
　しかしながら、本発明者が、上述したＭＴＪ材料を用いて、書き込み電流密度の閾値の小さいスピン注入ＭＴＪ素子を作製して調べたところ、従来、論文や学会発表にも報告されていない特異な現象が現れることが判明した。すなわち、このスピン注入ＭＴＪ素子では、印加する書き込みパルスを、書き込みエラー率を考慮して反転閾値よりも少し大きく設定すると、（外挿して得た推定値として）１０-25以下の書き込みエラー率を確保できるにも関わらず、印加する書き込みパルスを反転閾値よりもかなり大きく設定すると、書き込みパルスが大きくなるほど、かえって書き込みエラー率が増加する傾向があることが認められた（図１２参照）。ここでは、反転閾値より大きな記録電圧で起きるエラーを、"高記録電圧エラー"と呼ぶ。
　数百Ｍｂｉｔの容量をもつスピントルクＭＲＡＭメモリチップへの実際の書き込みでは、スピン注入ＭＴＪ素子の反転閾値のばらつきや、トランジスタおよび配線に起因する反転閾値のばらつきなどを考慮して、反転閾値の平均値よりもかなり大きい書き込みパルスを印加するように設定する。従って、上記の現象が現れると、スピントルクＭＲＡＭメモリチップへの実際の書き込みにおいて、１０-25以下の書き込みエラー率を確保することができなくなる。
　本発明は、このような状況に鑑みてなされたものであって、その目的は、磁化方向の変化が可能で、情報を磁性体の磁化方向として保持する記憶層と、記憶層に対して絶縁層を介して設けられ、磁化方向の基準となる磁化基準層とを有し、絶縁層を通じて記憶層と磁化基準層との間に流れる電流によって情報の記録が行われる磁気メモリ素子の記録方法であって、反転閾値より少し大きい書き込みパルスを印加した場合に得られる書き込みエラー率を、反転閾値よりかなり大きい書き込みパルスを印加した場合でも保つことのできる磁気メモリ素子の記録方法を提供することにある。
　本発明者は、鋭意研究を重ねた結果、書き込みパルスの立ち下がり形状を工夫することによって上記の課題を解決できることを見出し、本発明を完成させるに到った。
　即ち、本発明は、強磁性導体からなり、磁化方向の変化が可能で、情報を磁性体の磁化方向として保持する記憶層と；前記記憶層に対して絶縁層を介して設けられ、強磁性導体からなり、磁化方向が固定され、磁化方向の基準となる磁化基準層と；を少なくとも有し、前記絶縁層を通じて前記記憶層と前記磁化基準層との間に流れる電流によって情報の記録が行われる磁気メモリ素子の記録方法において、書き込みパルスの立ち下がり時に注入される書き込み電力の立ち下がり時間が２ｎｓ以上であることを特徴とする、磁気メモリ素子の記録方法に係わるものである。
　なお、前記書き込みパルスは、電圧制御であっても、電流制御であっても、電力制御であってもよい。
　本発明の磁気メモリ素子の記録方法によれば、後述の実施の形態で示すように、書き込みパルスの立ち下がり時に注入される書き込み電力の立ち下がり時間を２ｎｓ以上とすることによって、反転閾値よりもかなり大きい書き込みパルスを印加した場合でも、反転閾値より少し大きい書き込みパルスで得られると同様の書き込みエラー率を保つことができる。前記書き込みパルス波形は、方形波でも、三角波でも、前記立ち下がり時の波形形状が本質的に重要である。
　現時点で、上述した高記録電圧エラーが発現する機構や、本発明によってその発現が抑制される仕組みが、完全に明らかになったとは言えない。しかし、反転閾値より少し大きい書き込みパルスを印加した場合には問題がなく、反転閾値よりもかなり大きい書き込みパルスを印加した場合にその現象が起こり、しかも、書き込みパルスが大きいほど書き込みエラー率が増加することから考えて、反転閾値に比して過剰な書き込みエネルギーの注入が問題を引き起こしていると推測できる。さらに、後述の実施の形態で示すように、前記立ち下がり時に前記書き込みパルスが緩やかに反転閾値以下の大きさに低下するほど、書き込みエラー率が減少することから、上述した高記録電圧エラーの発現を抑えるには、前記書き込みパルスが反転閾値以下の大きさに低下する時点において、それまでに加えられた過剰なエネルギーが、問題を生じない程度まで、散逸して取り除かれていることが肝要であると考えられる。本発明は、前記書き込みパルスの前記立ち下がり時に、前記書き込みパルスが上記反転閾値以下の大きさに低下するまでに十分な時間を確保することによって、この条件を満足させるものである。
本発明の実施の形態１に基づく磁気メモリ素子の記録方法における書き込みパルス波形（ａ）、および書き込みエラー率と立ち下がり時間ｔとの関係を示すグラフ（ｂ）である。 本発明の実施の形態２に基づく磁気メモリ素子の記録方法における書き込みパルス波形（ａ）、および書き込みエラー率と半減時間ｔ1/2との関係を示すグラフ（ｂ）である。 本発明の実施の形態３に基づく磁気メモリ素子の記録方法における書き込みパルス波形（ａ）、および書き込みエラー率と低減電圧Ｖ2との関係を示すグラフ（ｂ）である。 本発明の実施の形態４に基づく磁気メモリ素子の記録方法における書き込みパルス波形（ａ）、および書き込みエラー率とステップ低減電圧Ｖ2との関係を示すグラフ（ｂ）である。 書き込みパルスを電圧制御により生成する書き込みパルス発生回路の構成を示す図である。 書き込みパルスを電力制御により生成する書き込みパルス発生回路の構成を示す図である。 書き込みパルスを電流制御により生成する書き込みパルス発生回路の構成を示す図である。 書き込みパルスを波形メモリとＤ／Ａ変換回路を用いて生成する書き込みパルス発生回路の構成を示す図である。 ＭＴＪ素子の基本構造と、その記憶情報の読み出し動作を示す説明図（ａ）、および、ＭＴＪ素子からなるＭＲＡＭのメモリセルの構造の一例を示す部分斜視図（ｂ）である。 特許文献２に示されている、スピントルクＭＲＡＭの構造を示す部分斜視図である。 同、スピン注入ＭＴＪ素子からなるスピントルクＭＲＡＭのメモリセルの構造を示す部分断面図である。 書き込みパルス電圧と書き込みエラー率との関係を示すグラフである。 本発明の実施形態に係るスピントルクＭＲＡＭのメモリセルの構造を示す部分斜視図である。 本発明の実施形態に係るスピン注入ＭＴＪ素子の構成を示す断面図である。
　本発明の磁気メモリ素子の記録方法において、前記の立ち下がり時に注入される書き込み電力を５ｎｓ以上の時間をかけて減少させるのがよい。また、前記の立ち下がり時に注入される書き込み電力を１００ｎｓ以下の時間をかけて減少させるのがよい。後に実施の形態１で示すように、前記立ち下がり時に書き込みパルス電圧を直線的に減少させる場合には、上記の書き込みエラー率を減少させる効果は、立ち下がり時間が２ｎｓ以上である場合に得られ、立ち下がり時間が長くなるほど効果は大きくなる。ここで、立ち下がり時間とは、パルス高さが９０％から１０％に減少する時間である。この立ち下がり時間の増加によるエラー率低減効果の増加は、立ち下がり時間が５ｎｓ近傍のときに最も大きく、立ち下がり時間が約１００ｎｓに達するまでは大きい。立ち下がり時間が約１００ｎｓをこえると効果は飽和し、それ以上立ち下がり時間を増加させてもエラー率低減効果が向上する度合いは小さい。一方、立ち下がり時間を長くすると書き込みに要する時間が長くなるので、立ち下がり時間は１００ｎｓ以下であるのがよい。
　また、前記書き込みパルスの立ち下がり時の電圧を２ｎｓ以上の時間をかけて徐々に低下させるのがよい。前記書き込みパルスを生成するための制御方法は、電圧制御、電流制御、電力制御のいずれによっても可能である。
　また、前記立ち下がり時の前記書き込みパルス電圧の低下速度が変化し、後ほど大きいのがよい。これは、前記書き込みパルス電圧を、できるだけ長い時間をかけて緩やかに、反転閾値電圧よりも小さい電圧に低下させるためである。例えば、前記立ち下がり時の前記書き込みパルスの電圧波形が滑らかな曲線である場合には、下に凸の形状の曲線であるよりも、上に凸の形状の曲線である方が望ましい。また、前記書き込みパルスの電圧波形が、傾きが異なる複数の直線の連なりである場合には、下に凸の形状の曲線上の点を結ぶような形状であるよりも、上に凸の形状の曲線上の点を結ぶような形状である方が望ましい。
　また、前記磁気メモリ素子の反転率が半分になる電圧を反転閾値電圧とし、前記立ち下がり時の前記書き込みパルス電圧が前記反転閾値電圧より小さくなるまでは、前記書き込みパルス電圧の低下速度を、立ち下がり時間内で前記パルス電圧を直線的に減少させるときの電圧の低下速度よりも小さく保つのがよい。
　また、前記立ち下がり時の前記書き込みパルス電圧を2段階以上の階段状に低下させるのがよい。電圧波形が、滑らかに減少せず、階段状に漸減する波形であっても、書き込みエラー率を改善する効果が得られる。効果は限定されるが、回路的に形成しやすい利点がある。
　この際、前記立ち下がり時の前記書き込みパルス電圧を少なくとも一度、前記磁気メモリ素子の反転閾値電圧より大きい電圧に低下させるのがよい。
　次に、本発明の好ましい実施の形態を図面参照下に、より具体的に説明する。ここでは、立ち下がり時の書き込みパルス電圧波形の違いによる書き込みエラー率を改善する効果の違いについて検討する。
実施の形態１
　実施の形態１では、主として、請求項１～４に関わるスピン注入ＭＴＪ素子の記録方法の例について説明する。
　本実施の形態で用いるスピントルクＭＲＡＭのメモリセルの構造およびスピン注入ＭＴＪ素子の構成を図１３および図１４に示す。
　図１３は、スピン注入によって磁化方向が反転されるＭＴＪ素子（以下、スピン注入ＭＴＪ素子と呼ぶ。）からなり、スピン注入による磁化反転を利用するＭＲＡＭ（以下、スピントルクＭＲＡＭと呼ぶ。）の構造の一例を示す部分斜視図である。このスピントルクＭＲＡＭでは、行配線であるワード線１５と列配線であるビット線１８とがマトリックス状に配置され、それらの各交点の位置に１個のスピン注入ＭＴＪ素子２０が配置され、１ビットに相当するメモリセルが形成されている。図１３は、メモリセル４個分を示している。
　下部の半導体基板１１には、後述する選択用トランジスタ１０が各メモリセルに形成されており、ワード線１５は選択用トランジスタ１０のゲート電極を兼ねている。また、ドレイン領域１６は、図中の左右の選択用トランジスタに共通して形成されており、このドレイン領域１６には、行配線１９が接続されている。
　図１４は、スピントルクＭＲＡＭのメモリセルの構造を示す部分断面図である。メモリセルの中央部には、下層から順に下地層１、反強磁性層２、磁化固定層３ａ、中間層３ｂ、磁化基準層３ｃ、トンネル絶縁層４、記憶層５、および保護層６の各層が積層され、スピン注入ＭＴＪ素子２０が形成されている。
　磁化固定層３ａ、中間層３ｂ、および磁化基準層３ｃは、反強磁性層２の上に積層されており、全体として固定磁化層を構成している。強磁性導体からなる磁化固定層３ａの磁化方向は反強磁性層２によって固定されている。同じく強磁性導体からなる磁化基準層３ｃは、非磁性層である中間層３ｂを介して、磁化固定層３ａと反強磁性結合を形成している。この結果、磁化基準層３ｃの磁化方向は、磁化固定層３ａの磁化方向の反対方向に固定されている。図１４に示した例では、磁化固定層３ａの磁化方向は左向きに固定され、磁化基準層３ｃの磁化方向は右向きに固定されている。
　固定磁化層を上記の積層フェリ構造とすると、固定磁化層の外部磁界に対する感度を低下させることができるため、外部磁界による固定磁化層の磁化変動を抑制して、ＭＴＪ素子の安定性を向上させることができる。また、磁化固定層３ａおよび磁化基準層３ｃから漏れ出す磁束が互いに打ち消し合うので、これらの膜厚を調整することによって、固定磁化層から漏洩する磁束を最少に抑えることができる。
　記憶層５は、一軸磁気異方性を有する強磁性導体からなり、外部からの作用で磁化方向を変化させることができ、かつ、磁化方向を情報として保持することができる。例えば、その磁化方向が、磁化基準層３ｃの磁化方向に対して「平行」であるか、「反平行」であるかを、それぞれ「０」および「１」の情報として記憶する。磁化基準層３ｃと記憶層５との間には、非磁性の薄い絶縁層であるトンネル絶縁層４が設けられており、磁化基準層３ｃとトンネル絶縁層４と記憶層５とによって磁気トンネル接合（ＭＴＪ）が形成されている。
　一方、メモリセルの下部には、シリコン基板などの半導体基板１１の素子分離されたウエル領域１１ａに、このメモリセルを選択するための選択用トランジスタ１０として、ゲート絶縁膜１２、ソース電極１３、ソース領域１４、ゲート電極１５、ドレイン領域１６、およびドレイン電極１７よりなるＭＯＳ型電界効果トランジスタが設けられている。
　上述したように、選択用トランジスタ１０のゲート電極１５は、セル間をつないで帯状に形成され、第１の行配線であるワード線を兼ねている。また、ドレイン電極１７は第２の行配線である行配線１９に接続されており、ソース電極１３は、接続プラグ７を介してスピン注入ＭＴＪ素子２０の下地層１に接続されている。一方、スピン注入ＭＴＪ素子２０の保護層６は、メモリセルの上部に設けられた列配線であるビット線１８に接続されている。
　所望のメモリセルのスピン注入ＭＴＪ素子２０へ情報を記録するには、所望のメモリセルが含まれる行のワード線１５に選択信号を印加して、その行の選択用トランジスタ１０をすべてＯＮ（導通）状態にする。これに合わせて、所望のメモリセルが含まれる列のビット線１８と行配線１９との間に書き込み電圧を印加する。この結果、所望のメモリセルが選択され、そのスピン注入ＭＴＪ素子２０の記憶層５をスピン偏極電流が貫流し、記憶層５が所定の磁化方向に磁化され、情報の記録が行われる。
　この際、初めスピン注入ＭＴＪ素子２０の磁化基準層３ｃの磁化方向が、記憶層５の磁化方向に対して「反平行」である状態にあり、これを書き込みによって記憶層５の磁化方向が磁化基準層３ｃの磁化方向に対して「平行」である状態に反転させる場合には、図１４に示すように、閾値以上の電流密度の書き込み電流を記憶層５から磁化基準層３ｃへ流すようにする。これによって、実体としては、閾値以上の電子密度のスピン偏極電子流が磁化基準層３ｃから記憶層５へ流れ、磁化反転が起こる。
　逆に、記憶層５の磁化方向に対して「平行」状態にある磁化基準層３ｃの磁化方向を「反平行」状態に反転させる場合には、閾値以上の電流密度の書き込み電流を、上記の逆方向へ、すなわち磁化基準層３ｃから記憶層５へ流し、実体としては、閾値以上の電子密度の電子流が記憶層５から磁化基準層３ｃへ流れるようにする。
　また、スピン注入ＭＴＪ素子２０からの情報の読み出しは、ＭＴＪ素子１００と同様、ＴＭＲ効果を用いて行われる。スピン注入ＭＴＪ素子２０の書き込みと読み出しは、いずれも、記憶層５中の電子と、この層を貫流するスピン偏極電流との相互作用を利用しており、読み出しはスピン偏極電流の電流密度が小さい領域で行われ、書き込みはスピン偏極電流の電流密度が閾値を超えて大きい領域で行われる。
　なお、磁化基準層３ｃは、記録動作中に磁化が反転や不安定化しないように、ＰtＭn，ＩrＭnなどの反強磁性体と組み合わせて磁化方向を固定してもよいし、ＣoＰtなど保磁力の大きな材料を用いてもよいし、記憶層５よりも広い面積に加工して用いてもよいし、外部磁場によって特定の方向に磁化してもよい。
　磁化基準層３ｃは、単独の強磁性体層としてもよいし、図１４に示すように、Ｒuなどの非磁性金属からなる中間層３ｂを介して磁化固定層３ａと反平行に磁気的に結合するようにしてもよい。磁化基準層３ｃの磁化は、面内磁化でもよいし、垂直磁化でもよい。また、磁化基準層３ｃは、記憶層５の下側に配置してもよいし、上側に配置しても、あるいは上下に配置してもよい。
　トンネル絶縁層４は、酸化物や窒化物などのセラミック材料からなるのがよい。特に、トンネル絶縁層４として酸化マグネシウムＭgＯ層を設け、磁化基準層３ｃおよび記憶層５の少なくともトンネル絶縁層４の側にＣoＦeＢ層を設けると、磁気抵抗変化率が大きくとれるので好ましい。
　図１（ａ）は、本発明の実施の形態１に基づく書き込みパルス波形を示すグラフである。書き込みパルスは電圧制御パルスであり、最大印加電圧は０．９Ｖである。この書き込みパルスでは、立ち下がり時の立ち下がり時間をｔとし、時間ｔの間に書き込みパルス電圧を直線的に減少させる。
　図１（ｂ）は、実測された書き込みエラー率と立ち下がり時間ｔとの関係を示すグラフである。このグラフは下記の層で構成されるスピン注入ＭＴＪ素子２０からなるスピントルクＭＲＡＭを用いて測定した。
　　下地層１　　　　：膜厚５ｎｍのＴａ膜、
　　反強磁性層２　　：膜厚３０ｎｍのＰｔＭｎ膜、
　　磁化固定層３ａ　：膜厚２ｎｍのＣｏＦｅ膜、
　　中間層３ｂ　　　：膜厚０．７ｎｍのＲｕ膜、
　　磁化基準層３ｃ　：膜厚２ｎｍのＣｏＦｅＢ膜、
　　トンネル絶縁層４：膜厚０．８ｎｍの酸化マグネシウムＭgＯ膜、
　　記憶層５　　　　：膜厚３ｎｍのＣｏＦｅＢ膜、
　　保護層６　　　　：膜厚５ｎｍのＴａ膜
　また、このスピン注入ＭＴＪ素子２０の平面形状は、長軸長さが１５０～２５０ｎｍで、短軸長さが７０～８５ｎｍである楕円形である。
　図１（ｂ）から、書き込みエラー率を減少させる効果は、立ち下がり時間ｔが２ｎｓ以上である場合に得られ、立ち下がり時間ｔを長くするほど効果が大きくなることがわかる。これは、立ち下がり開始から、書き込みパルス電圧が反転閾値電圧以下の大きさに低下するまでの間により長い時間を確保することによって、前述したように、書き込みパルスによって加えられた過剰なエネルギーがより多く散逸し、問題を生じない程度にまで取り除かれるからであると考えられる。
　立ち下がり時間の増加によってエラー率を減少させる効果が向上する割合は、立ち下がり時間ｔが５ｎｓ近傍のときに最も大きい。立ち下がり時間が２０ｎｓ以上の場合の実験結果は図示省略したが、立ち下がり時間ｔが約１００ｎｓに達するまでは、立ち下がり時間ｔの増加によってエラー率低減効果が向上する割合は大きい。しかし、立ち下がり時間ｔが約１００ｎｓをこえると効果は飽和し、それ以上立ち下がり時間ｔを長くしてもエラー率低減効果が向上する割合は小さい。一方、立ち下がり時間ｔを長くしすぎると書き込みに要する時間が長くなる不利があるので、立ち下がり時間ｔは１００ｎｓ以下であるのがよい。
実施の形態２
　実施の形態２では、主として、請求項５及び６に関わるスピン注入ＭＴＪ素子の記録方法の例について説明する。
　図２（ａ）は、本発明の実施の形態２に基づく書き込みパルス波形を示すグラフである。書き込みパルスは電圧制御パルスであり、最大印加電圧は０．９Ｖである。この書き込みパルスでは、立ち下がり時の立ち下がり時間を２０ｎｓで一定とし、書き込みパルス電圧が最大印加電圧の半分になるまでの時間を半減時間ｔ1/2ｎｓとし、立ち下がり開始から半減時間ｔ1/2ｎｓまでの間に書き込みパルス電圧を直線的に半分まで減少させ、残り（２０－ｔ1/2）ｎｓの間に書き込みパルス電圧を直線的に０まで減少させる。
　立ち下がり時の書き込みパルス電圧は、各区間では直線的に減少するが、立ち下がり波形全体としてみると、ｔ1/2＜１０ｎｓの場合には下に凸の曲線のグラフを近似的に模したものになり、駆動回路に容量Ｃと抵抗Ｒを付加して時定数を大きくし、パルス波形をなまらせた場合の立ち下がり波形に類似している（図２（ａ）は、ｔ1/2＜１０ｎｓで、下に凸の曲線のグラフを模した場合の書き込みパルス波形の例を示している。）。また、ｔ1/2＝１０ｎｓでは立ち下がり波形は直線になり、実施の形態１でｔ＝２０ｎｓとした場合と同じである。また、ｔ1/2＞１０ｎｓの場合には上に凸の曲線のグラフを近似的に模したものになる。
　図２（ｂ）は、実施の形態１で用いたと同じ層構成を有するスピン注入ＭＴＪ素子からなるスピントルクＭＲＡＭを用いて実測された、書き込みエラー率と半減時間ｔ1/2との関係を示すグラフである。書き込みエラー率を減少させる効果は、半減時間ｔ1/2を長くするほど大きくなる。半減時間ｔ1/2が１０～２０ｎｓの範囲にデータが示されていないのは、実験を行った間にはエラーが観測されなかったためで、ｔ1/2＝１０～２０ｎｓの範囲の書き込みエラー率は、図２（ｂ）に示したグラフの延長線上にあると考えられる。
　上記の結果から、立ち下がり時のパルス電圧波形が下に凸の曲線を模したものである場合には、書き込みエラー率は減少するものの、その効果は比較的小さく、立ち下がり時のパルス電圧波形が上に凸の曲線を模したものである場合に、書き込みエラー率を減少させる効果が大きく、より望ましいことがわかる。この理由は、パルス電圧波形が上に凸の曲線を模したものである場合の方が、下に凸の曲線を模したものである場合よりも、長い時間をかけて緩やかにパルス電圧が反転閾値電圧よりも小さい電圧に低下するからであると考えられる。なお、図示省略したが、全立ち下がり時間（図２の場合、２０ｎｓ）は長いほうが望ましい。
実施の形態３
　実施の形態３では、主として、請求項７に関わるスピン注入ＭＴＪ素子の記録方法の例について説明する。
　図３（ａ）は、本発明の実施の形態３に基づく書き込みパルス波形を示すグラフである。書き込みパルスは電圧制御パルスであり、最大印加電圧Ｖ1は０．９Ｖである。この書き込みパルスでは、立ち下がり時の立ち下がり時間を２０ｎｓで一定とし、立ち下がり開始からほぼ２０ｎｓまでの間に書き込みパルス電圧を低減電圧Ｖ2まで直線的に緩やかに減少させ、その後、通常の立ち下げ速度を適用して短時間に書き込みパルス電圧を０まで減少させる。
　図３（ｂ）は、実施の形態１で用いたと同じ層構成を有するスピン注入ＭＴＪ素子からなるスピントルクＭＲＡＭを用いて実測された、書き込みエラー率とＶ2／Ｖ1との関係を示すグラフである。図３（ｂ）からわかるように、スピン注入ＭＴＪ素子２０の反転率が半分になる電圧を反転閾値電圧として、Ｖ2がこの反転閾値電圧より小さく、立ち下がり時の書き込みパルス電圧が反転閾値電圧より小さくなるまで、書き込みパルス電圧の低下速度を小さく保った場合に、書き込みエラー率を減少させる効果が大きい。この場合、実施の形態１の立ち下がり時間ｔが大きい場合と同様の書き込みエラー率低減効果を得ることができる。一方、書き込みパルス電圧が低減電圧Ｖ2に達した後は通常の立ち下げ速度を適用することによって、実施の形態１および２に比して立ち下がりに要する時間を短縮することができる。このように、本実施の形態のパルス波形は、正確な書き込みと短い書き込み時間とを両立させることのできる、効果的なパルス波形である。
実施の形態４
　実施の形態４では、主として、請求項８および９に関わるスピン注入ＭＴＪ素子の記録方法の例について説明する。
　図４（ａ）は、本発明の実施の形態４に基づく書き込みパルス波形を示すグラフである。書き込みパルスは電圧制御パルスであり、最大印加電圧Ｖ1は０．９Ｖである。この書き込みパルスでは、立ち下がり時間をほぼ２０ｎｓで一定とし、立ち下がり開始時に、いったん通常の立ち下げ速度を適用して、短時間に書き込みパルス電圧をステップ低減電圧Ｖ2まで低下させる。その後２０ｎｓの間、書き込みパルス電圧を一定に保った後、再び通常の立ち下げ速度を適用して、短時間に書き込みパルス電圧を０まで低下させる。
　図４（ｂ）は、実施の形態１で用いたと同じ層構成を有するスピン注入ＭＴＪ素子からなるスピントルクＭＲＡＭを用いて実測された、書き込みエラー率とＶ2／Ｖ1との関係を示すグラフである。図２（ｂ）から、階段状のパルス波形の場合、有効なＶ2／Ｖ1の範囲が限定されるが、Ｖ2が反転閾値電圧より少し大きくなるように選ぶと、書き込みエラー率を改善する効果は高くなる。また、図示省略したが、立ち下がり時のパルス電圧波形を２段の階段状にするよりも、３段以上の階段状にする方が、書き込みエラー率を改善する効果が高くなる。
　次に、以上の実施の形態の書き込みパルスの発生回路を説明する。
　図５は書き込みパルスを電圧制御により生成する書き込みパルス発生回路３０の構成を示す図である。
　この書き込みパルス発生回路３０は、ＣＲ回路３２と、オペアンプを用いた負帰還増幅回路３３で構成される。書き込みパルス発生回路の入力端３０には矩形の書き込みパルスが入力される。入力端３１に入力された矩形のパルス信号は、ＣＲ回路３２によって立ち下がりの時間が２ｎｓ以上の波形とされて負帰還増幅回路３３の非反転入力端子に入力される。負帰還増幅回路３３からは、非反転入力端子に入力された信号と反転入力端子に入力された負帰還信号との差分に応じた信号が書き込みパルスとして出力端３４より出力される。
　書き込みパルスを電力制御あるいは電流制御によって生成する場合もＣＲ回路と負帰還増幅回路を用いた同様の構成を採用することができる。
　図６は書き込みパルスを電力制御により生成する書き込みパルス発生回路４０の構成を示す図である。ＣＲ回路４２によって立ち下がりの時間が２ｎｓ以上の波形とされて負帰還増幅回路４３の非反転入力端子に入力される構成は図５と同様である。この電力制御による書き込みパルス発生回路４０は負帰還増幅回路４３の出力電圧と出力電流とを乗算する乗算器４５を有し、この乗算器４５の出力を負帰還増幅回路４３の反転入力端子に帰還する。負帰還増幅回路４３からは、非反転入力端子に入力された信号と反転入力端子に負帰還信号とした入力された乗算器４５の出力信号との差分に応じた信号が書き込みパルスとして出力端４４より出力される。
　図７は書き込みパルスを電流制御により生成する書き込みパルス発生回路５０の構成を示す図である。ＣＲ回路５２によって立ち下がりの時間が２ｎｓ以上の波形とされて負帰還増幅回路５３の非反転入力端子に入力される構成は図５と同様である。この電流制御による書き込みパルス発生回路５０においては、負帰還増幅回路５３の出力電流に対応する信号が負帰還増幅回路５３の反転入力端子に帰還される。負帰還増幅回路５３からは、非反転入力端子に入力された信号と反転入力端子に負帰還信号とした入力された出力電流に対応する信号との差分に応じた信号が書き込みパルスとして出力端５４より出力される。
　図８は書き込みパルスを波形メモリ６１とＤ／Ａ変換回路６２を用いて生成する書き込みパルス発生回路６０の構成を示す図である。波形メモリ６１には、書き込みパルスの波形データが格納されている。書き込みパルスの波形データは、出力レベルを２Ｎ段階の中から選択できるＮビットを１ワードとして、複数のワードの時系列データで構成される。波形メモリ６１には読み出し用のＮ個のポートが設けられ、これらＮ個のポートはＤ／Ａ変換回路６２のＮ個の入力端とそれぞれ接続されている。Ｄ／Ａ変換回路６２は、波形メモリ６１より書き込みパルスの波形データをＮビットのデータ（１ワード）毎に入力してアナログ信号に変換して書き込みパルスとして出力する。Ｄ／Ａ変換回路６２は、例えばラダー抵抗回路等で構成することが可能である。このような書き込みパルス発生回路を用いることで、高い自由度で書き込みパルスの波形を得ることができ、上記の各実施形態の書き込みパルスを容易かつ高い自由度で得ることができる。
　なお、図８の例では、出力レベルを２３段階の中から決めることができるように、1ワードのビット数Ｎを"３"としたが、本発明はこれに限定されるものではない。
　以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
　本発明によると、書き込み時の過渡特性を改善して、書き込みの失敗が少なく、書き込み電流密度の閾値が小さく、高集積化、高速化、および低消費電力化が可能なスピン注入磁化反転型ＭＴＪ素子を実現し、小型、軽量、かつ低価格な不揮発性メモリの実用化に貢献できる。
１…下地層、２…反強磁性層、３ａ…磁化固定層、３ｂ…中間層、３ｃ…磁化基準層、４…トンネル絶縁層、５…記憶層、６…保護層、７…接続プラグ、１０…選択用トランジスタ、１１…半導体基板、１１ａ…ウエル領域、１２…ゲート絶縁膜、１３…ソース電極、１４…ソース領域、１５…ゲート電極、１６…ドレイン領域、１７…ドレイン電極、１８…ビット線、１９…行配線、２０…スピン注入磁化反転ＭＴＪ素子、２１…素子分離構造、３０，４０，５０，６０…書き込みパルス発生回路
　　

Claims (17)

  1. 　強磁性導体からなり、磁化方向の変化が可能で、情報を磁性体の磁化方向として保持する記憶層と；前記記憶層に対して絶縁層を介して設けられ、強磁性導体からなり、磁化方向が固定され、磁化方向の基準となる磁化基準層と；を少なくとも有し、前記絶縁層を通じて前記記憶層と前記磁化基準層との間に流れる電流によって情報の記録が行われる磁気メモリ素子の記録方法において、
    　　書き込みパルスの立ち下がり時に注入される書き込みエネルギーを２ｎｓ以上の時間をかけて徐々に減少させる
    磁気メモリ素子の記録方法。
  2. 　前記の立ち下がり時に注入される書き込みエネルギーを５ｎｓ以上の時間をかけて減少させる、請求項１に記載した磁気メモリ素子の記録方法。
  3. 　前記の立ち下がり時に注入される書き込みエネルギーを１００ｎｓ以下の時間をかけて減少させる、請求項１に記載した磁気メモリ素子の記録方法。
  4. 　前記書き込みパルスの立ち下がり時の電圧を２ｎｓ以上の時間をかけて徐々に低下させる、請求項１に記載した磁気メモリ素子の記録方法。
  5. 　前記立ち下がり時の前記書き込みパルス電圧の低下速度を後ほど大きくする、請求項４に記載した磁気メモリ素子の記録方法。
  6. 　前記立ち下がり時の前記書き込みパルス電圧が前記磁気メモリ素子の反転閾値電圧より小さくなるまで、前記書き込みパルス電圧の低下速度を小さく保つ、請求項４に記載した磁気メモリ素子の記録方法。
  7. 　前記立ち下がり時の前記書き込みパルス電圧を階段状に低下させる、請求項４に記載した磁気メモリ素子の記録方法。
  8. 　前記立ち下がり時の前記書き込みパルス電圧を少なくとも一度、前記磁気メモリ素子の反転閾値電圧よりも大きい電圧に低下させる、請求項７に記載した磁気メモリ素子の記録方法。
  9. 　強磁性導体からなり、磁化方向の変化が可能で、情報を磁性体の磁化方向として保持する記憶層と；前記記憶層に対して絶縁層を介して設けられ、強磁性導体からなり、磁化方向が固定され、磁化方向の基準となる磁化基準層と；を少なくとも有し、前記絶縁層を通じて前記記憶層と前記磁化基準層との間に流れる電流によって情報の記録が行われる磁気メモリ素子の記録方法において、
    　書き込みパルスの立ち下がり時に注入される書き込み電力の立ち下がり時間が２ｎｓ以上である
    磁気メモリ素子の記録方法。
  10. 　前記の立ち下がり時に注入される書き込み電力の立ち下がり時間が５ｎｓ以上である請求項９に記載した磁気メモリ素子の記録方法。
  11. 　前記の立ち下がり時に注入される書き込み電力の立ち下がり時間が１００ｎｓ以下である請求項９に記載した磁気メモリ素子の記録方法。
  12. 　前記書き込みパルス電圧の立ち下がり時間が２ｎｓ以上である請求項９に記載した磁気メモリ素子の記録方法。
  13. 　前記立ち下がり時の前記書き込みパルス電圧の低下速度が変化し、後ほど大きい、請求項１２に記載した磁気メモリ素子の記録方法。
  14. 　前記立ち下がり時の前記書き込みパルス電圧が最大印加電圧の半分になるまでの時間が、パルス立ち下がり時間の半分以上である、請求項１３に記載した
    磁気メモリ素子の記録方法。
  15. 　前記磁気メモリ素子の反転率が半分になる電圧を反転閾値電圧とし、前記立ち下がり時の前記書き込みパルス電圧が前記反転閾値電圧より小さくなるまでは、前記書き込みパルス電圧の低下速度を、立ち下がり時間内で前記パルス電圧を直線的に減少させるときの電圧の低下速度よりも小さく保つ、請求項１３に記載した磁気メモリ素子の記録方法。
  16. 　前記立ち下がり時の前記書き込みパルス電圧を2段階以上の階段状に低下させる、請求項１２に記載した磁気メモリ素子の記録方法。
  17. 　前記立ち下がり時の前記書き込みパルス電圧を少なくとも一度、前記磁気メモリ素子の反転閾値電圧より大きい電圧に低下させる、請求項１６に記載した磁気メモリ素子の記録方法。
PCT/JP2009/057621 2008-04-17 2009-04-15 磁気メモリ素子の記録方法 WO2009128485A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/936,441 US8411499B2 (en) 2008-04-17 2009-04-15 Recording method for magnetic memory device
JP2010508234A JP5299423B2 (ja) 2008-04-17 2009-04-15 磁気メモリ素子の記録方法
CN2009801136646A CN102007542B (zh) 2008-04-17 2009-04-15 在磁存储器件中进行记录的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008107768 2008-04-17
JP2008-107768 2008-04-17

Publications (1)

Publication Number Publication Date
WO2009128485A1 true WO2009128485A1 (ja) 2009-10-22

Family

ID=41199172

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/057621 WO2009128485A1 (ja) 2008-04-17 2009-04-15 磁気メモリ素子の記録方法

Country Status (6)

Country Link
US (1) US8411499B2 (ja)
JP (1) JP5299423B2 (ja)
KR (1) KR20110003485A (ja)
CN (1) CN102007542B (ja)
TW (1) TWI412035B (ja)
WO (1) WO2009128485A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079985A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 磁気抵抗効果素子のデータ書き込み方法及び磁気ランダムアクセスメモリ
JP2010079986A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 磁気抵抗効果素子のデータ書き込み方法及び磁気ランダムアクセスメモリ
JP2012014787A (ja) * 2010-06-30 2012-01-19 Sony Corp 記憶装置
JP2012146727A (ja) * 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
JP2012146726A (ja) * 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
WO2015098335A1 (ja) * 2013-12-27 2015-07-02 国立大学法人東北大学 磁気抵抗効果素子の制御方法および磁気抵抗効果素子の制御装置
WO2018198696A1 (ja) * 2017-04-28 2018-11-01 国立研究開発法人産業技術総合研究所 磁気記憶装置及びその制御方法
US10325640B2 (en) 2016-09-09 2019-06-18 Toshiba Memory Corporation Magnetoresistive memory device with different write pulse patterns

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP5492144B2 (ja) * 2011-05-27 2014-05-14 株式会社日立製作所 垂直磁化磁気抵抗効果素子及び磁気メモリ
US9378792B2 (en) 2011-12-15 2016-06-28 Everspin Technologies, Inc. Method of writing to a spin torque magnetic random access memory
US9042164B2 (en) 2012-03-26 2015-05-26 Honeywell International Inc. Anti-tampering devices and techniques for magnetoresistive random access memory
US8913422B2 (en) * 2012-09-28 2014-12-16 Intel Corporation Decreased switching current in spin-transfer torque memory
KR101989792B1 (ko) 2012-11-01 2019-06-17 삼성전자주식회사 불휘발성 메모리를 포함하는 메모리 시스템 및 불휘발성 메모리의 동작 방법
EP4141871A1 (en) * 2021-08-23 2023-03-01 Antaios Magnetic memory device comprising a current pulse generator, and method of operating such a magnetic memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300078A (ja) * 2006-05-04 2007-11-15 Hitachi Ltd 磁気メモリ素子
JP2007300079A (ja) * 2006-05-04 2007-11-15 Hitachi Ltd 磁気メモリ素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
FR2829867B1 (fr) * 2001-09-20 2003-12-19 Centre Nat Rech Scient Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture
US6850430B1 (en) * 2003-12-02 2005-02-01 Hewlett-Packard Development Company, L.P. Regulating a magnetic memory cell write current
US7211874B2 (en) * 2004-04-06 2007-05-01 Headway Technologies, Inc. Magnetic random access memory array with free layer locking mechanism
JP4932275B2 (ja) * 2005-02-23 2012-05-16 株式会社日立製作所 磁気抵抗効果素子
JP5030484B2 (ja) * 2005-06-30 2012-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4385159B2 (ja) * 2005-07-25 2009-12-16 独立行政法人産業技術総合研究所 脚式ロボットの停止装置
JP4277870B2 (ja) 2006-04-17 2009-06-10 ソニー株式会社 記憶素子及びメモリ
JP2008004625A (ja) * 2006-06-20 2008-01-10 Sony Corp 記憶素子及びメモリ
US7554203B2 (en) * 2006-06-30 2009-06-30 Intel Corporation Electronic assembly with stacked IC's using two or more different connection technologies and methods of manufacture
US7532505B1 (en) * 2006-07-17 2009-05-12 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
JP2008227009A (ja) * 2007-03-09 2008-09-25 Toshiba Corp 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
JP4435207B2 (ja) * 2007-06-13 2010-03-17 株式会社東芝 磁気ランダムアクセスメモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300078A (ja) * 2006-05-04 2007-11-15 Hitachi Ltd 磁気メモリ素子
JP2007300079A (ja) * 2006-05-04 2007-11-15 Hitachi Ltd 磁気メモリ素子

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079985A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 磁気抵抗効果素子のデータ書き込み方法及び磁気ランダムアクセスメモリ
JP2010079986A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 磁気抵抗効果素子のデータ書き込み方法及び磁気ランダムアクセスメモリ
US8120948B2 (en) 2008-09-25 2012-02-21 Kabushiki Kaisha Toshiba Data writing method for magnetoresistive effect element and magnetic memory
JP2012014787A (ja) * 2010-06-30 2012-01-19 Sony Corp 記憶装置
JP2012146727A (ja) * 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
JP2012146726A (ja) * 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
WO2015098335A1 (ja) * 2013-12-27 2015-07-02 国立大学法人東北大学 磁気抵抗効果素子の制御方法および磁気抵抗効果素子の制御装置
JPWO2015098335A1 (ja) * 2013-12-27 2017-03-23 国立大学法人東北大学 磁気抵抗効果素子の制御方法および磁気抵抗効果素子の制御装置
US10127957B2 (en) 2013-12-27 2018-11-13 Tohoku University Control method for magnetoresistance effect element and control device for magnetoresistance effect element
US10325640B2 (en) 2016-09-09 2019-06-18 Toshiba Memory Corporation Magnetoresistive memory device with different write pulse patterns
US10910032B2 (en) 2016-09-09 2021-02-02 Toshiba Memory Corporation Magnetoresistive memory device with different write pulse patterns
WO2018198696A1 (ja) * 2017-04-28 2018-11-01 国立研究開発法人産業技術総合研究所 磁気記憶装置及びその制御方法
JPWO2018198696A1 (ja) * 2017-04-28 2019-12-19 国立研究開発法人産業技術総合研究所 磁気記憶装置及びその制御方法
US11031062B2 (en) 2017-04-28 2021-06-08 National Institute Of Advanced Industrial Science And Technology Magnetic memory device and method for controlling a write pulse

Also Published As

Publication number Publication date
TW201001415A (en) 2010-01-01
TWI412035B (zh) 2013-10-11
KR20110003485A (ko) 2011-01-12
JP5299423B2 (ja) 2013-09-25
US8411499B2 (en) 2013-04-02
US20110026322A1 (en) 2011-02-03
CN102007542B (zh) 2013-11-13
JPWO2009128485A1 (ja) 2011-08-04
CN102007542A (zh) 2011-04-06

Similar Documents

Publication Publication Date Title
JP5299423B2 (ja) 磁気メモリ素子の記録方法
JP5234106B2 (ja) 磁気メモリ素子の記録方法
JP6270934B2 (ja) 磁気メモリ
US20180114558A1 (en) Magnetic memory
US7800942B2 (en) Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
US7200036B2 (en) Memory including a transfer gate and a storage element
JP4380707B2 (ja) 記憶素子
JP2006165327A (ja) 磁気ランダムアクセスメモリ
JP2008171882A (ja) 記憶素子及びメモリ
KR20100138825A (ko) 불휘발성 메모리의 기록 방법 및 불휘발성 메모리
WO2015040926A1 (ja) 磁気抵抗素子および磁気メモリ
JP4747507B2 (ja) 磁気メモリ及びその記録方法
JP2008187048A (ja) 磁気抵抗効果素子
JP5356377B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2006332527A (ja) 磁気記憶素子
JP5723311B2 (ja) 磁気トンネル接合素子および磁気メモリ
JP5754531B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
JP3866649B2 (ja) 磁気ランダムアクセスメモリ
JP2008211059A (ja) 記憶素子、メモリ
JP2008205186A (ja) 記憶素子、メモリ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980113664.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09731592

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010508234

Country of ref document: JP

Ref document number: 12936441

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 7086/DELNP/2010

Country of ref document: IN

ENP Entry into the national phase

Ref document number: 20107022528

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09731592

Country of ref document: EP

Kind code of ref document: A1