JPWO2018198696A1 - 磁気記憶装置及びその制御方法 - Google Patents

磁気記憶装置及びその制御方法 Download PDF

Info

Publication number
JPWO2018198696A1
JPWO2018198696A1 JP2019515193A JP2019515193A JPWO2018198696A1 JP WO2018198696 A1 JPWO2018198696 A1 JP WO2018198696A1 JP 2019515193 A JP2019515193 A JP 2019515193A JP 2019515193 A JP2019515193 A JP 2019515193A JP WO2018198696 A1 JPWO2018198696 A1 JP WO2018198696A1
Authority
JP
Japan
Prior art keywords
potential
time
conductive layer
period
write pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019515193A
Other languages
English (en)
Other versions
JP6781993B2 (ja
Inventor
陽一 塩田
陽一 塩田
隆行 野崎
隆行 野崎
新治 湯浅
新治 湯浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2018198696A1 publication Critical patent/JPWO2018198696A1/ja
Application granted granted Critical
Publication of JP6781993B2 publication Critical patent/JP6781993B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

実施形態によれば、磁気記憶装置は、積層体及び制御部を含む。積層体は、第１導電層と、第２導電層と、第１導電層と第２導電層との間に設けられた第１磁性層と、第１磁性層と第２導電層との間に設けられた第２磁性層と、第１磁性層と第２磁性層との間に設けられた非磁性層と、を含む。前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超える。制御部は、第１導電層及び第２導電層と電気的に接続され第１動作において積層体に書き込みパルスを供給する。書き込みパルスは、書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、立ち上がり期間の後における第２電位の中間期間と、中間期間の後において書き込みパルスの電位が第２電位から第１電位に向かって変化する立ち下がり期間と、を有する。立ち下がり期間の時間は、立ち上がり期間の時間よりも長い。

Description

本発明の実施形態は、磁気記憶装置及びその制御方法に関する。
磁気記憶装置において、安定した動作が望まれる。
国際公開第２００９／１３３６５０号 特開２０１４−６７９２９号公報
本発明の実施形態は、動作を安定させることができる磁気記憶装置及びその制御方法を提供する。
本発明の実施形態によれば、磁気記憶装置は、積層体及び制御部を含む。前記積層体は、第１導電層と、第２導電層と、前記第１導電層と前記第２導電層との間に設けられた第１磁性層と、前記第１磁性層と前記第２導電層との間に設けられた第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、を含む。前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超える。前記制御部は、前記第１導電層及び前記第２導電層と電気的に接続され第１動作において前記積層体に書き込みパルスを供給する。前記書き込みパルスは、前記書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、前記立ち上がり期間の後における前記第２電位の中間期間と、前記中間期間の後において前記書き込みパルスの前記電位が前記第２電位から前記第１電位に向かって変化する立ち下がり期間と、を有する。前記立ち下がり期間の時間は、前記立ち上がり期間の時間よりも長い。
本発明の別の実施形態によれば、磁気記憶装置は、積層体と、第１配線と、第２配線と、制御部と、を含む。前記積層体は、第１導電層と、第２導電層と、前記第１導電層と前記第２導電層との間に設けられた第１磁性層と、前記第１磁性層と前記第２導電層との間に設けられた第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、を含む。前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超える。前記制御部は、前記第１配線の一端と電気的に接続され、前記第１導電層は、前記第１配線の他端と電気的に接続される。前記制御部は、前記第２配線の一端と電気的に接続され、前記第２導電層は、前記第２配線の他端と電気的に接続される。前記制御部は、前記第１導電層及び前記第２導電層と電気的に接続され第１動作において、前記第１配線の前記一端と、前記第２配線の前記一端と、の間に書き込みパルスを供給する。前記書き込みパルスは、前記書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、前記立ち上がり期間の後における前記第２電位の中間期間と、前記中間期間の後において前記書き込みパルスの前記電位が前記第２電位から前記第１電位に向かって変化する立ち下がり期間と、を有する。前記立ち下がり期間の時間は、前記立ち上がり期間の時間よりも長い。
本発明の別の実施形態によれば、磁気記憶装置は、積層体と、制御部と、を含む。前記積層体は、第１導電層と、第２導電層と、前記第１導電層と前記第２導電層との間に設けられた第１磁性層と、前記第１磁性層と前記第２導電層との間に設けられた第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、を含む。前記制御部は、前記第１導電層及び前記第２導電層と電気的に接続された出力回路を含む。前記出力回路は、第１動作において書き込みパルスを出力する。前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超える。前記書き込みパルスは、前記書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、前記立ち上がり期間の後における前記第２電位の中間期間と、前記中間期間の後において前記書き込みパルスの前記電位が前記第２電位から前記第１電位に向かって変化する立ち下がり期間と、を有する。前記立ち下がり期間の時間は、前記立ち上がり期間の時間よりも長い。
本発明の実施形態によれば、動作を安定させることができる磁気記憶装置及びその制御方法が提供できる。
図１（ａ）〜図１（ｃ）は、実施形態に係る磁気記憶装置を例示する模式図である。 図２（ａ）〜図２（ｃ）は、実験結果を例示するグラフ図である。 図３（ａ）〜図３（ｄ）は、実施形態に係る磁気記憶装置を例示する模式図である。 図４（ａ）及び図４（ｂ）は、実施形態に係る磁気記憶装置の動作を例示する模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１（ａ）〜図１（ｃ）は、実施形態に係る磁気記憶装置を例示する模式図である。
図１（ａ）は、模式的断面図である。図１（ｂ）及び図１（ｃ）は、磁気記憶装置におけるパルス波形を例示する模式図である。
図１（ａ）に示すように、実施形態に係る磁気記憶装置１１０は、積層体１０及び制御部７０を含む。積層体１０は、第１導電層２１、第２導電層２２、第１磁性層１１、第２磁性層１２及び非磁性層１１Ｎを含む。
第１磁性層１１は、第１導電層２１と第２導電層２２との間に設けられる。第２磁性層１２は、第１磁性層１１と第２導電層２２との間に設けられる。非磁性層１１Ｎは、第１磁性層１１と第２磁性層１２との間に設けられる。
制御部７０は、第１導電層２１及び第２導電層２２と電気的に接続される。積層体１０は、例えば、１つの記憶部（メモリセル）となる。制御部７０は、メモリセルを制御する。
例えば、第１配線７０ａ及び第２配線７０ｂが設けられる。制御部７０は、第１配線７０ａの一端と電気的に接続される。第１導電層２１は、第１配線７０ａの他端と電気的に接続される。制御部７０は、第２配線７０ｂの一端と電気的に接続される。第２導電層２２は、第２配線７０ｂの他端と電気的に接続される。
この例では、第２配線７０ｂにおいて、スイッチ７０ｓが設けられている。スイッチ７０ｓは、例えば選択トランジスタなどである。このように、電流経路上にスイッチなどが設けられている状態も、電気的に接続される状態に含まれる。以下の説明では、スイッチ７０ｓがオン状態である。オン状態において、配線（この例では、第２配線７０ｂ）に電流が流れる。
この例では、制御部７０は、出力回路７１及び制御回路７２を含む。例えば、制御回路７２から制御信号Ｓｃ（例えば書き込み制御信号）が出力回路７１に供給される。出力回路７１は、出力信号Ｓｏを配線（この例では、第１配線７０ａ）に供給する。出力信号Ｓｏは、制御信号Ｓｃに基づく信号である。
図１（ｂ）は、制御信号Ｓｃを例示している。図１（ｃ）は、出力信号Ｓｏを例示している。これらの図の横軸は、時間ｔｍである。図１（ｂ）の縦軸は、制御信号Ｓｃの電位に対応する。図１（ｃ）の電位は、出力信号Ｓｏの電位に対応する。図１（ｃ）の縦軸は、出力信号Ｓｏに含まれる後述の書き込みパルスの電位に対応する。
図１（ｂ）及び図１（ｃ）に示すように、制御信号Ｓｃ（例えば、制御パルス）に応じて、出力信号Ｓｏが出力される。
図１（ｃ）に示すように、制御部７０は、第１動作ＯＰ１において、積層体１０に書き込みパルスＷＰを供給する。書き込みパルスＷＰは、出力信号Ｓｏに含まれる。
例えば、書き込みパルスＷＰは、正極性のパルスである。第１導電層２１の電位及び第２導電層２２の電位は、電位の基準を入れ替えることで、互いに入れ替えが可能である。従って、書き込みパルスＷＰは、負極性のパルスでも良い。以下の説明では、書き込みパルスＷＰは、正極性のパルスであるとする。
書き込みパルスＷＰは、立ち上がり期間Ｐｒ、中間期間Ｐｍ及び立ち下がり期間Ｐｆを有する。立ち上がり期間Ｐｒにおいて、書き込みパルスＷＰの電位が、第１電位Ｖ１から第２電位Ｖ２に向かって変化する。中間期間Ｐｍは、立ち上がり期間Ｐｒの後の期間である。中間期間Ｐｍにおいては、書き込みパルスＷＰの電位が第２電位Ｖ２である。立ち下がり期間Ｐｆは、中間期間Ｐｍの後の期間である。立ち下がり期間Ｐｆにおいては、書き込みパルスＷＰの電位が、第２電位Ｖ２から第１電位Ｖ１に向かって変化する。
実施形態においては、立ち下がり期間Ｐｆの時間（立ち下がり時間Ｔｆ）は、立ち上がり期間Ｐｒの時間（立ち上がり時間Ｔｒ）よりも長い。このように、立ち下がりが立ち上がりよりも遅いパルス波形を用いることで、例えば、動作を安定させることができることがわかった。後述するように、例えば、書き込みエラーが抑制できることがわかった。
書き込みパルスＷＰの波形が安定するまでの時間が定義し難い場合がある。このときには、書き込みパルスＷＰの高さの１０％となる時刻と、書き込みパルスＷＰの高さの９０％となる時刻と、を用いて、立ち上がり期間Ｐｒの時間、及び、立ち下がり期間Ｐｆの時間を、便宜的に定めても良い。
図１（ｃ）に示すように、書き込みパルスＷＰにおいて、書き込みパルスＷＰの高さは、第１電位Ｖ１と第２電位Ｖ２との差に対応する。この差の０．１倍の電位を第１中間電位Ｖｍ１とする。この差の０．９倍の電位を第２中間電位Ｖｍ２とする。これらの中間電位を用いて、以下の第１時刻ｔ１〜第４時刻ｔ４を定めることができる。
立ち上がり期間Ｐｒにおいて、第１時刻ｔ１と第２時刻ｔ２とがある。第２時刻ｔ２は、第１時刻ｔ１の後である。第１時刻ｔ１において、書き込みパルスＷＰは、第１中間電位Ｖｍ１である。第１電位Ｖ１と第１中間電位Ｖｍ１との差は、パルスの高さ（第１電位Ｖ１と第２電位Ｖ２との差）の０．１倍である。第２時刻ｔ２において、書き込みパルスＷＰは、第２中間電位Ｖｍ２である。第１電位Ｖ１と第２中間電位Ｖｍ２との差は、パルスの高さ（第１電位Ｖ１と第２電位Ｖ２との差）の０．９倍である。
一方、立ち下がり期間Ｐｆにおいて、第３時刻ｔ３と第４時刻ｔ４とがある。第４時刻ｔ４は、第３時刻ｔ３の後である。第３時刻ｔ３において、書き込みパルスＷＰは、上記の第２中間電位Ｖｍ２である。第４時刻ｔ４において、書き込みパルスＷＰは、第１中間電位Ｖｍ１である。
第１時刻ｔ１と第２時刻ｔ２との差を第１時間Ｔ１とする。第３時刻ｔ３と第４時刻ｔ４との差を第２時間Ｔ２とする。実施形態においては、第２時間Ｔ２が、第１時間Ｔ１よりも長い。
立ち上がりに比べて緩やかな立ち下がりを有する書き込みパルスＷＰを用いることで、例えば、書き込みエラーが抑制できることがわかった。このことは、本願の発明者が独自に行った実験により見いだされたものである。以下、この実験について説明する。
実験においては、図１（ａ）に例示した積層体１０に、種々の波形の電圧パルスが印加される。第１実験においては、立ち上がり時間Ｔｒが立ち下がり時間Ｔｆと同じであり、これらの時間が変更される。第２実験においては、立ち下がり時間Ｔｆが一定であり、立ち上がり時間Ｔｒが変更される。このときの立ち下がり時間Ｔｆは、３０ｐｓ（ピコ秒）であり、立ち下がりは十分に急峻である。第３実験においては、立ち上がり時間Ｔｒが一定であり、立ち下がり時間Ｔｆが変更される。このときの立ち上がり時間Ｔｒは、３０ｐｓであり、立ち下がりは十分に急峻である。このような電圧パルスは、プログラマブルパルスジェネレータにより生成される。
実験において、試料は、以下の構成を有する。以下の記載において、括弧内の値は、それぞれの膜の厚さである。
第１導電層２１は、第１Ｒｕ膜（５ｎｍ）／第１Ｔａ膜（４０ｎｍ）／Ｃｕ膜（１００ｎｍ）／第２Ｔａ膜（５ｎｍ）を含む積層膜である。第２Ｔａ膜と第１磁性層１１との間に、Ｃｕ膜が設けられる。Ｃｕ膜と第１磁性層１１との間に、第１Ｔａ膜が設けられる。第１Ｔａ膜と第１磁性層１１との間に、第１Ｒｕ膜が設けられる。
第１磁性層１１は、Ｃｏ７０Ｆｅ３０膜（０．４ｎｍ）／（Ｃｏ３５Ｆｅ６５）８０Ｂ２０膜（２．１ｎｍ）／第２Ｒｕ膜（０．８５ｎｍ）／Ｃｏ７０Ｆｅ３０膜（２．５ｎｍ）／ＩｒＭｎ膜（７ｎｍ）を含む積層膜である。ＩｒＭｎ膜と非磁性層１１Ｎとの間に、Ｃｏ７０Ｆｅ３０膜が設けられる。Ｃｏ７０Ｆｅ３０膜と非磁性層１１Ｎとの間に、第２Ｒｕ膜が設けられる。第２Ｒｕ膜と非磁性層１１Ｎとの間に、Ｃｏ３５Ｆｅ６５）８０Ｂ２０膜が設けられる。（Ｃｏ３５Ｆｅ６５）８０Ｂ２０膜と非磁性層１１Ｎとの間に、Ｃｏ７０Ｆｅ３０膜が設けられる。
非磁性層１１Ｎは、ＭｇＯ（約１．５ｎｍ）である。非磁性層１１Ｎの単位面積当たりの抵抗値は、５５６Ωμｍ２である。第２磁性層１２は、Ｆｅ８０Ｂ２０膜（１．９ｎｍ）である。
第２導電層２２は、Ｐｔ膜（２ｎｍ）／第３Ｒｕ膜（７ｎｍ）／Ｗ膜（５ｎｍ）を含む積層膜である。Ｐｔ膜と第２磁性層１２との間に、第３Ｒｕ膜が設けられる。第３Ｒｕ膜と第２磁性層１２との間に、Ｗ膜が設けられる。
図２（ａ）〜図２（ｃ）は、実験結果を例示するグラフ図である。
図２（ａ）は、第１実験の結果を示す。図２（ｂ）は、第２実験の結果を示す。図２（ｃ）は、第３実験の結果を示す。これらの図において、横軸は、立ち上がり時間Ｔｒまたは立ち下がり時間Ｔｆである。縦軸は、書き込みエラーレートＷＥＲ１である。これらの図において、立ち上がり時間Ｔｒまたは立ち下がり時間Ｔｆが「０．０」のプロットにおいて、これらの時間は、３０ｐｓである。この実験において、書き込みパルスＷＰのパルス幅Ｐｗ（図１（ｃ）参照）は、０．７５ｎｓである。図１（ｃ）に示すように、第２電位Ｖ２と第１電位Ｖ１との差の０．５倍の電位を第３中間電位Ｖｍ３とする。パルス幅Ｐｗは、立ち上がり期間Ｐｒにおいて書き込みパルスＷＰの電位が第３中間電位Ｖｍ３となる時刻から、立ち下がり期間Ｐｆにおいて書き込みパルスＷＰの電位が第３中間電位Ｖｍ３となる時刻までの時間である。
図２（ａ）に示すように、立ち上がり時間Ｔｒが立ち下がり時間Ｔｆと同じ第１実験においては、これらの時間が長くなると、書き込みエラーレートＷＥＲ１が増大する。
図２（ｂ）に示すように、立ち下がりが急峻で、立ち上がり時間Ｔｒが変更される第２実験においては、立ち上がり時間Ｔｒが長くなると、書き込みエラーレートＷＥＲ１が増大する。
これに対して、図２（ｃ）に示すように、立ち上がりが急峻で、立ち下がり時間Ｔｆが変更される第３実験においては、立ち上がり時間Ｔｒが長くなっても、低い書き込みエラーレートＷＥＲ１が得られる。
例えば、第３実験において、立ち下がり時間Ｔｆが０．２５ｎｓ（ナノ秒）以上になると、立ち下がり時間Ｔｆが３０ｐｓのときよりも、書き込みエラーレートＷＥＲ１が顕著に小さくなる。
例えば、第３実験のように、立ち上がりが急峻で立ち下がり時間Ｔｆが長い書き込みパルスを用いることで、書き込みエラーレートＷＥＲ１を小さくできることが分かった。
例えば、書き込みパルスＷＰの印加により、積層体１０中の磁性層の磁化が変化する。書き込みパルスＷＰの印加が終了するとき（立ち下がり時）に、磁化が歳差運動をしながら安定な状態に移行すると考えられる。立ち下がり時間Ｔｆが長い書き込みパルスＷＰを用いることで、この歳差運動の安定性が向上するのではないか、と推定される。
図２（ａ）と図２（ｂ）とを比較する。図２（ａ）において、立ち上がり時間Ｔｒ（すなわち、立ち下がり時間Ｔｆ）が０．５ｎｓのときの書き込みエラーレートＷＥＲ１は、約５×１０−２である。一方、図２（ｂ）において、立ち上がり時間Ｔｒが０．５ｎｓのときの書き込みエラーレートＷＥＲ１は、約６．５×１０−２である。すなわち、第２実験（立ち下がりが遅く立ち下がりが速い）のときの書き込みエラーレートＷＥＲ１は、第１実験（立ち上がり及び立ち下がりの両方が遅い）のときの書き込みエラーレートＷＥＲ１よりも高い。このことから、立ち下がりが遅いことが、書き込みエラーレートＷＥＲ１を低くすると考えられる。
そして、第１実験（立ち上がり及び立ち下がりの両方が遅い）のときよりも、第３実験（立ち上がりが速く立ち下がりが遅い）の方が、書き込みエラーレートＷＥＲ１が低くなる。
実施形態においては、立ち下がり時間Ｔｆは、立ち上がり時間Ｔｒよりも長い。例えば、第２時間Ｔ２が、第１時間Ｔ１よりも長い（図１（ｃ）参照）。これにより、例えば、低い書き込みエラーレートＷＥＲ１が得られる。実施形態によれば、例えば、動作を安定させることができる磁気記憶装置を提供できる。
実施形態において、例えば、第２時間Ｔ２は、書き込みパルスＷＰのパルス幅Ｐｗ(図１（ｃ）参照）の０．３倍以上である。
実施形態において、例えば、第２時間Ｔ２は、第１時間Ｔ１の２倍以上である。これにより、低い書き込みエラーレートＷＥＲ１が得られる。例えば、第２時間Ｔ２は、第１時間Ｔ１の４倍以上でも良い。これにより、さらに低い書き込みエラーレートＷＥＲ１が得られる。例えば、第２時間Ｔ２は、第１時間Ｔ１の８倍以上でも良い。これにより、さらに低い書き込みエラーレートＷＥＲ１が安定して得られる。例えば、第１時間Ｔ１は、０．０８ナノ秒以下である。このとき、例えば、第２時間Ｔ２は、０．１ナノ秒以上である。
例えば、立ち下がり期間Ｐｒの時間（立ち下がり時間Ｔｆ）は、立ち上がり期間の時間（立ち上がり時間Ｔｒ）の２倍以上である。これにより、低い書き込みエラーレートＷＥＲ１が得られる。例えば、立ち上がり時間Ｔｒは、立ち下がり時間Ｔｆの４倍以上でも良い。これにより、さらに低い書き込みエラーレートＷＥＲ１が得られる。例えば、立ち上がり時間Ｔｒは、立ち下がり時間Ｔｆの８倍以上でも良い。これにより、さらに低い書き込みエラーレートＷＥＲ１が安定して得られる。例えば、立ち上がり時間Ｔｒは、０．１ナノ秒以下である。このとき、例えば、立ち下がり時間Ｔｆは、０．１５ナノ秒以上である。
以下、実施形態に係る書き込みパルスＷＰを出力する制御部７０の１つの例について説明する。
図３（ａ）〜図３（ｄ）は、実施形態に係る磁気記憶装置を例示する模式図である。
図３（ａ）は、制御部７０を例示する回路図である。図３（ｂ）は、制御信号Ｓｃを例示する模式図である。図３（ｃ）は、後述するエッジ信号Ｓｅを例示する模式図である。図３（ｄ）は、書き込みパルスＷＰを例示する模式図である。
図３（ａ）に示すように、制御部７０に、制御回路７２及び出力回路７１が設けられる。出力回路７１は、第１アンプ７１Ａを有する。第１アンプ７１Ａの負入力に制御信号Ｓｃが入力される。制御信号Ｓｃは、制御回路７２から供給される。第１アンプ７１Ａの正入力は、例えば、グランド電位ＶＧとされる。第１アンプ７１Ａの出力と第１アンプ７１Ａの負入力の間に、キャパシタンス７１Ｃ及び制御スイッチ７１Ｓが並列に接続される。制御スイッチ７１Ｓは、エッジ信号Ｓｅにより制御される。この例では、第１アンプ７１Ａの出力が第２アンプ７１Ｂの負入力に出力される。第２アンプ７１Ｂの正入力は、例えば、グランド電位ＶＧとされる。例えば、第１アンプ７１Ａの出力の反転信号が、第２アンプ７１Ｂから出力される。第２アンプ７１Ｂの出力が、出力信号Ｓｏに対応する。
図３（ｂ）に示すように、制御信号Ｓｃとして、書き込みパルスＷＰを出力するための書き込み制御パルスが出力される。
図３（ｃ）に示すように、エッジ信号Ｓｅは、制御信号Ｓｃの立ち下がりでオン状態からオフ状態に変化する。例えば、微分回路などにより、このようなエッジ信号Ｓｅが得られる。
エッジ信号Ｓｅがオン状態のとき、第１アンプ７１Ａに設けられるキャパシタンス７１Ｃは、短絡される。このため、このときの時定数は短い。一方、エッジ信号Ｓｅがオフ状態となると、キャパシタンス７１Ｃにより、時定数が大きくなる。
このため、図３（ｄ）に示すように、出力信号Ｓｏ（書き込みパルスＷＰ）の立ち上がりが速く、立ち下がりは、遅くなる。
例えば、このような回路により、図３（ｄ）に示すような書き込みパルスＷＰが得られる。上記の回路は例であり、実施形態において、種々の回路が用いられる。
実施形態において、書き込みパルスＷＰは、第１配線７０ａの一端と、第２配線７０ｂの一端と、の間における電圧波形である。第１配線７０ａの上記の一端は、例えば、制御部７０に接続されている。第２配線７０ｂの上記の一端は、制御部７０に接続されている。
上記のように、制御部７０は、第１導電層２１及び第２導電層２２と電気的に接続された出力回路７１を含む。書き込みパルスＷＰは、例えば、出力回路７１の出力波形である。
実施形態において、書き込みパルスＷＰにより、第１導電層２１と第２導電層２２との間の電気抵抗が変化する。例えば、書き込みパルスＷＰの供給の前における、第１導電層２１と第２導電層２２との間の電気抵抗を第１電気抵抗とする。書き込みパルスＷＰの供給の後における、第１導電層２１と第２導電層２２との間の電気抵抗を第２電気抵抗とする。第２電気抵抗は、第１電気抵抗とは、異なる。これは、書き込みパルスＷＰの印加により、第１磁性層１１及び第２磁性層１２のいずれかの磁化が変化するからであると考えられる。
実施形態において、第１磁性層１１及び第２磁性層１２の一方が、参照層である。第１磁性層１１及び第２磁性層１２の他方が、自由層である。例えば、自由層の磁化は、参照層の磁化に比べて変化し易い。例えば、第１磁性層１１が参照層であり、第２磁性層１２が、自由層である。
例えば、第１磁性層１１から第２磁性層１２に向かう方向を＋Ｚ方向（上向き）とする（図１（ａ）参照）。例えば、第１磁性層１１の磁化（第１磁化）は、実質的に＋Ｚ方向（上向き）に向いている。１つの状態の状態において、第２磁性層１２の磁化（第２磁化）は、＋Ｚ方向（上向き）の成分を有する。別の１つの状態において、第２磁性層１２の磁化（第２磁化）は、−Ｚ方向（下向き）の成分を有する。
例えば、書き込みパルスＷＰの印加により、第２磁化は、上向きとなる。このとき、第１磁性層１１及び第２磁性層１２において、２つの磁化は、「平行」である。
例えば、書き込みパルスＷＰの印加により、第２磁化は、下向きとなっても良い。このとき、第１磁性層１１及び第２磁性層１２において、２つの磁化は、「反平行」である。
例えば、書き込みパルスＷＰが印加された後における第１磁化と第２磁化との間の角度は、書き込みパルスＷＰが印加される前における第１磁化と第２磁化との間の角度とは異なる。例えば、書き込みパルスＷＰが印加される前において、２つの磁化は、「反平行」である。例えば、書き込みパルスＷＰが印加された後は、２つの磁化は、「平行」となる。「反平行」のとき、第１磁化と第２磁化との間の角度は、例えば、９０度を超え、１８０度以下である。「平行」のとき、第１磁化と第２磁化との間の角度は、例えば、０度以上、９０度未満である。
例えば、「平行」状態、及び、「反平行」状態の一方が、「０」の情報に対応する。「平行」状態、及び、「反平行」状態の他方が、「１」の情報に対応する。これらの情報が、積層体１０（メモリセル）に記憶される。
例えば、書き込みパルスＷＰの供給の前において、メモリセルに「１」が記憶されているときに、メモリセルに「０」を書き込む場合に、書き込みパルスＷＰが供給される。書き込みパルスＷＰの供給の前において、メモリセルに「１」が記憶されているときに、メモリセルを「１」の状態のままにする場合は、書き込みパルスＷＰは供給されない。
一方、例えば、書き込みパルスＷＰの供給の前において、メモリセルに「０」が記憶されているときに、メモリセルに「１」を書き込む場合に、書き込みパルスＷＰが供給される。書き込みパルスＷＰの供給の前において、メモリセルに「０」が記憶されているときに、メモリセルを「０」の状態のままにする場合は、書き込みパルスＷＰは供給されない。
このように、メモリセルに書き込まれた情報を変更する場合に、書き込みパルスＷＰが積層体１０に供給される。書き込みパルスＷＰは、例えば、状態を変更するパルスである。
実施形態においては、例えば、メモリセルの状態を読み出して、その状態から変更するかどうかが判断される。例えば、書き込みパルスＷＰの供給の前に、読み出しが行われる。以下、このような動作の例について説明する。
図４（ａ）及び図４（ｂ）は、実施形態に係る磁気記憶装置の動作を例示する模式図である。
図４（ａ）は、第１動作ＯＰ１に対応する。第１動作ＯＰ１は、メモリセルの状態を変更する動作に対応する。図４（ｂ）は、第２動作ＯＰ２に対応する。第２動作ＯＰ２は、メモリセルの状態を維持する動作に対応する。
図４（ａ）に示すように、制御部７０は、第１動作ＯＰ１において、書き込みパルスＷＰの供給の前に、読み出しパルスＲＰを積層体１０に供給する。読み出しパルスＲＰの高さＲＰｈの絶対値は、第１電位Ｖ１と第２電位Ｖ２との差よりも小さい。この例では、書き込みパルスＷＰは正パルスであり、読み出しパルスＲＰは負パルスである。実施形態において、読み出しパルスＲＰの極性が、書き込みパルスＷＰの極性と、同じでも良い。
このような読み出しパルスＲＰにより、例えば、制御部７０において、積層体１０（メモリセル）の状態が、「０」であるか、「１」であるかが判断される。
そして、積層体１０（メモリセル）の状態を変更するときに、上記の書き込みパルスＷＰが供給される。
例えば、読み出しパルスＲＰにより得られた第１導電層２１と第２導電層２２との間の第１電気抵抗は、書き込みパルスＷＰの供給の後の第１導電層２１と第２導電層２２との間の第２電気抵抗は、とは異なる。
例えば、第１動作ＯＰ１の前の状態において、メモリセルが「０」状態であるとき、読み出しパルスＲＰにより得られた第１電気抵抗は、「０」に対応する電気抵抗である。このとき、書き込みパルスＷＰにより、メモリセルは「１」状態に変更される。これらの状態の差に応じた電気抵抗の差が生じる。
図４（ｂ）に示すように、第２動作ＯＰ２において、制御部７０は、読み出しパルスＲＰを積層体１０に供給する。この場合も、その読み出しパルスＲＰの高さＲＰｈの絶対値は、第１電位Ｖ１と第２電位Ｖ２との差よりも小さい。制御部７０は、第２動作ＯＰ２において、書き込みパルスＷＰを積層体１０に供給しない。これにより、第２動作ＯＰ２においては、メモリセルの記憶状態は維持される。
以下、積層体１０の例について、説明する。
第１磁性層１１は、例えば、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｒ、Ｍｎ、Ｇｄ、Ｎｄ、Ｓｍ及びＴｂからなる群から選択された少なくとも１つを含む。第１磁性層１１に含まれる膜の数は、１または２以上である。第１磁性層１１の厚さは、例えば、０．５ｎｍ以上１０ｎｍ以下である。
第２磁性層１２は、例えば、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｒ、Ｍｎ、Ｇｄ、Ｎｄ、Ｓｍ及びＴｂからなる群から選択された少なくとも１つを含む。第２磁性層１２に含まれる膜の数は、１または２以上である。第２磁性層１２の厚さは、例えば、０．５ｎｍ以上１０ｎｍ以下である。
非磁性層１１Ｎは、例えば、酸化マグネシウム、酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ゲルマニウム、窒化ゲルマニウム、希土類酸化物、及び、希土類窒化物からなる群から選択された少なくとも１つを含む。非磁性層１１Ｎは、例えば、酸化マグネシウムである。これにより、例えば、大きな磁気抵抗変化が得られる。非磁性層１１Ｎに含まれる膜の数は、１または２以上である。非磁性層１１Ｎの厚さは、例えば０．５ｎｍ以上４ｎｍ以下である。非磁性層１１Ｎの単位面積当たりの抵抗値は、例えば、２０μｍ２以上を超え１，０００，０００Ωμｍ２以下であることが好ましい。非磁性層１１Ｎの単位面積当たりの抵抗値は、１００Ωμｍ２以上であることが好ましい。これにより、ジュール熱やスピントランスファートルクなど、電流による影響を小さくすることができる。非磁性層１１Ｎの単位面積当たりの抵抗値は、５００Ωμｍ２以上であることがより好ましい。これにより、書き込みの際の消費電力をさらに下げることができる。書き込みの際の消費電力をさらに下げるという点で、最も好ましくは、非磁性層１１Ｎの単位面積当たりの抵抗値は、２，０００Ωμｍ２以上である。抵抗が高いと、高速な読出しが難しくなる。非磁性層１１Ｎの単位面積当たりの抵抗値は、１０，０００Ωμｍ２以下であることが好ましい。これにより、高速な読出しができる。より好ましくは、非磁性層１１Ｎの単位面積当たりの抵抗値は、２，０００Ωμｍ２以下である。さらに好ましくは、非磁性層１１Ｎの単位面積当たりの抵抗値は、５００Ωμｍ２以下である。高速な読出しの点で、最も好ましくは、非磁性層１１Ｎの単位面積当たりの抵抗値は、１００Ωμｍ２以下である。非磁性層１１Ｎの単位面積当たりの抵抗値に関する情報は、例えば、素子の抵抗の測定結果と、ＳＥＭ（Scanning Electron Microscope）またはＴＥＭ（Transmission Electron Microscope）などによる素子のサイズの測定結果、などから得られる。
第１導電層２１は、例えば、Ｔａ、Ｒｕ、Ｗ、Ｉｒ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｃｒ、Ｐｔ及びＰｄからなる群から選択された少なくとも１つを含む。第１導電層２１に含まれる膜の数は、１または２以上である。第１導電層２１の厚さは、例えば、１ｎｍ以上２００ｎｍ以下である。第１導電層２１の厚さが１ｎｍ以上２００ｎｍ以下のときに、例えば、良好な平坦性と、低い抵抗値と、が得られる。
第２導電層２２は、例えば、Ｔａ、Ｒｕ、Ｗ、Ｉｒ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｃｒ、Ｐｔ及びＰｄからなる群から選択された少なくとも１つを含む。第２導電層２２に含まれる膜の数は、１または２以上である。第２導電層２２の厚さは、例えば１ｎｍ以上２００ｎｍ以下である。
実施形態において、磁性層は、積層された複数の膜を含んでも良い。非磁性層は、積層された複数の膜を含んでも良い。導電層は、積層された複数の膜を含んでも良い。
上記において、層の厚さは、Ｚ方向に沿った層の長さである。材料及び層に関する上記の記載は、例であり、実施形態において、材料及び層を変更しても良い。
実施形態に係る磁気記憶装置１１０は、例えば、電圧トルク駆動型のＭＲＡＭ（Magnetoresistive Random Access Memory）である。
実施形態は、磁気記憶装置の制御方法を含んでも良い。制御方法は、例えば、積層体１０に、第１動作ＯＰ１において書き込みパルスＷＰを供給する。積層体１０は、第１導電層２１と、第２導電層２２と、第１導電層２１と第２導電層２２との間に設けられた第１磁性層１１と、第１磁性層１１と第２導電層２２との間に設けられた第２磁性層１２と、第１磁性層１１と第２磁性層１２との間に設けられた非磁性層１１Ｎと、を含む。非磁性層１１Ｎの単位面積当たりの抵抗値は、２０Ωμｍ２を超える。書き込みパルスＷＰは、書き込みパルスＷＰの電位が第１電位Ｖ１から第２電位Ｖ２に向かって変化する立ち上がり期間Ｐｒと、立ち上がり期間Ｐｒの後における第２電位Ｖ２の中間期間Ｐｍと、中間期間Ｐｍの後において書き込みパルスＷＰの電位が第２電位Ｖ２から第１電位Ｖ１に向かって変化する立ち下がり期間Ｐｆと、を有する。立ち下がり期間Ｐｆの時間は、立ち上がり期間Ｐｒの時間よりも長い。
実施形態に係る制御方法は、第１動作ＯＰ１において、第１配線７０ａの一端と、第２配線７０ｂの一端と、の間に書き込みパルスＷＰを供給する。第１配線７０ａの他端は、第１導電層２１と、第２導電層２２と、第１導電層２１と第２導電層２２との間に設けられた第１磁性層１１と、第１磁性層１１と第２導電層２２との間に設けられた第２磁性層１２と、第１磁性層１１と第２磁性層１２との間に設けられた非磁性層１１Ｎと、を含む積層体１０の第１導電層１１と電気的に接続される。第２配線７０ｂの他端は、第２導電層２２と電気的に接続される。非磁性層１１Ｎの単位面積当たりの抵抗値は、２０Ωμｍ２を超える。書き込みパルスＷＰは、書き込みパルスＷＰの電位が第１電位Ｖ１から第２電位Ｖ２に向かって変化する立ち上がり期間Ｐｒと、立ち上がり期間Ｐｒの後における第２電位Ｖ２の中間期間Ｐｍと、中間期間Ｐｍの後において書き込みパルスＷＰの電位が第２電位Ｖ２から第１電位Ｖ１に向かって変化する立ち下がり期間Ｐｆと、を有する。立ち下がり期間Ｐｆの時間は、立ち上がり期間Ｐｒの時間よりも長い。
実施形態は、以下の構成（案）を含んでも良い。
（構成１）
第１導電層と、
第２導電層と、
前記第１導電層と前記第２導電層との間に設けられた第１磁性層と、
前記第１磁性層と前記第２導電層との間に設けられた第２磁性層と、
前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、
を含む積層体と、
前記第１導電層及び前記第２導電層と電気的に接続され第１動作において前記積層体に書き込みパルスを供給する制御部と、
を備え、
前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超え、
前記書き込みパルスは、
前記書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、
前記立ち上がり期間の後における前記第２電位の中間期間と、
前記中間期間の後において前記書き込みパルスの前記電位が前記第２電位から前記第１電位に向かって変化する立ち下がり期間と、
を有し、
前記立ち下がり期間の時間は、前記立ち上がり期間の時間よりも長い、磁気記憶装置。
（構成２）
積層体であって、
第１導電層と、
第２導電層と、
前記第１導電層と前記第２導電層との間に設けられた第１磁性層と、
前記第１磁性層と前記第２導電層との間に設けられた第２磁性層と、
前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、
を含む前記積層体と、
第１配線と、
第２配線と、
制御部と、
を備え、
前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超え、
前記制御部は、前記第１配線の一端と電気的に接続され、前記第１導電層は、前記第１配線の他端と電気的に接続され、
前記制御部は、前記第２配線の一端と電気的に接続され、前記第２導電層は、前記第２配線の他端と電気的に接続され、
前記制御部は、前記第１導電層及び前記第２導電層と電気的に接続され第１動作において、前記第１配線の前記一端と、前記第２配線の前記一端と、の間に書き込みパルスを供給し、
前記書き込みパルスは、
前記書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、
前記立ち上がり期間の後における前記第２電位の中間期間と、
前記中間期間の後において前記書き込みパルスの前記電位が前記第２電位から前記第１電位に向かって変化する立ち下がり期間と、
を有し、
前記立ち下がり期間の時間は、前記立ち上がり期間の時間よりも長い、磁気記憶装置。
（構成３）
第１導電層と、
第２導電層と、
前記第１導電層と前記第２導電層との間に設けられた第１磁性層と、
前記第１磁性層と前記第２導電層との間に設けられた第２磁性層と、
前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、
を含む積層体と、
前記第１導電層及び前記第２導電層と電気的に接続された出力回路を含む制御部と、
を備え、
前記出力回路は、第１動作において書き込みパルスを出力し、
前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超え、
前記書き込みパルスは、
前記書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、
前記立ち上がり期間の後における前記第２電位の中間期間と、
前記中間期間の後において前記書き込みパルスの前記電位が前記第２電位から前記第１電位に向かって変化する立ち下がり期間と、
を有し、
前記立ち下がり期間の時間は、前記立ち上がり期間の時間よりも長い、磁気記憶装置。
（構成４）
前記立ち上がり期間において、第１時刻と第２時刻とがあり、
前記第１時刻において前記書き込みパルスは第１中間電位であり、前記第１電位と前記第１中間電位との差は、前記第１電位と前記第２電位との差の０．１倍であり、
前記第２時刻において前記書き込みパルスは第２中間電位であり、前記第１電位と前記第２中間電位との差は、前記第１電位と前記第２電位との前記差の０．９倍であり、
前記立ち下がり期間において、第３時刻と第４時刻とがあり、
前記第３時刻において前記書き込みパルスは前記第２中間電位であり、
前記第４時刻において前記書き込みパルスは前記第１中間電位であり、
前記第３時刻と前記第４時刻との差の第２時間は、前記第１時刻と前記第２時刻との差の第１時間よりも長い、構成１〜３のいずれか１つに記載の磁気記憶装置。
（構成５）
前記第２時間は、前記第１時間の２倍以上である、構成４記載の磁気記憶装置。
（構成６）
前記第１時間は、０．０８ナノ秒以下であり、
前記第２時間は、０．１ナノ秒以上である、構成４または５に記載の磁気記憶装置。
（構成７）
前記立ち上がり期間の前記時間は、０．１ナノ秒以下であり、
前記立ち下がり期間の前記時間は、０．１５ナノ秒以上である、構成１〜６のいずれか１つに記載の磁気記憶装置。
（構成８）
前記立ち下がり期間の前記時間は、前記立ち上がり期間の前記時間の２倍以上である、構成１〜７のいずれか１つに記載の磁気記憶装置。
（構成９）
前記立ち下がり期間の前記時間は、前記書き込みパルスのパルス幅の０．３倍以上である、構成１〜８のいずれか１つに記載の磁気記憶装置。
（構成１０）
前記非磁性層は、酸化マグネシウムを含む、構成１〜９のいずれか１つに記載の磁気記憶装置。
（構成１１）
前記書き込みパルスの前記供給の後における前記第１導電層と前記第２導電層との間の第２電気抵抗は、前記書き込みパルスの前記供給の前における前記第１導電層と前記第２導電層との間の第１電気抵抗とは、異なる、構成１〜１０のいずれか１つに記載の磁気記憶装置。
（構成１２）
第１導電層と、第２導電層と、前記第１導電層と前記第２導電層との間に設けられた第１磁性層と、前記第１磁性層と前記第２導電層との間に設けられた第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、を含む積層体に、第１動作において書き込みパルスを供給し、
前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超え、
前記書き込みパルスは、
前記書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、
前記立ち上がり期間の後における前記第２電位の中間期間と、
前記中間期間の後において前記書き込みパルスの前記電位が前記第２電位から前記第１電位に向かって変化する立ち下がり期間と、
を有し、
前記立ち下がり期間の時間は、前記立ち上がり期間の時間よりも長い、磁気記憶装置の制御方法。
（構成１３）
第１動作において、第１配線の一端と、第２配線の一端と、の間に書き込みパルスを供給し、
前記第１配線の他端は、第１導電層と、第２導電層と、前記第１導電層と前記第２導電層との間に設けられた第１磁性層と、前記第１磁性層と前記第２導電層との間に設けられた第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、を含む積層体の前記第１導電層と電気的に接続され、
前記第２配線の他端は、前記第２導電層と電気的に接続され、
前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超え、
前記書き込みパルスは、
前記書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、
前記立ち上がり期間の後における前記第２電位の中間期間と、
前記中間期間の後において前記書き込みパルスの前記電位が前記第２電位から前記第１電位に向かって変化する立ち下がり期間と、
を有し、
前記立ち下がり期間の時間は、前記立ち上がり期間の時間よりも長い、磁気記憶装置の制御方法。
実施形態によれば、安定した動作が可能な磁気記憶装置及びその制御方法を提供することができる。
本願明細書において、電気的に接続される状態は、２つの導体が直接接する状態を含む。電気的に接続される状態は、２つの導体が、別の導体（例えば配線など）により接続される状態を含む。電気的に接続される状態は、２つの導体の間の経路の間にスイッチング素子（トランジスタなど）が設けられ、２つの導体の間の経路に電流が流れる状態が形成可能な状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶装置に含まれる導電層、磁性層、非磁性層、制御部、制御回路、出力回路及び、配線及びスイッチなどの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
１０…積層体、 １１…第１磁性層、 １１Ｎ…非磁性層、 １２…第２磁性層、 ２１、２２…第１、第２導電層、 ７０…制御部、 ７０ａ、７０ｂ…第１、第２配線、 ７０ｓ…スイッチ、 ７１…出力回路、 ７１Ａ、７１Ｂ…第１、第２アンプ、 ７１Ｃ…キャパシタンス、 ７１Ｓ…制御スイッチ、 ７２…制御回路、 １１０…磁気記憶装置、 ＯＰ１、ＯＰ２…第１、第２動作、 Ｐｆ…立ち下り期間、 Ｐｍ…中間期間、 Ｐｒ…立ち上がり期間、 Ｐｗ…パルス幅、 ＲＰ…読み出しパルス、 ＲＰｈ…高さ、 Ｓｃ…制御信号、 Ｓｅ…エッジ信号、 Ｓｏ…出力信号、 Ｔ１、Ｔ２…第１、第２時間、 Ｔｆ…立ち下がり時間、 Ｔｒ…立ち上がり時間、 Ｖ１、Ｖ２…第１、第２電位、 ＶＧ…グランド電位、 Ｖｍ１〜Ｖｍ３…第１〜第３中間電位、 ＷＥＲ１…書き込みエラーレート、 ＷＰ…書き込みパルス、 ｔ１〜ｔ４…第１〜第４時刻、 ｔｍ…時間

Claims (13)

  1. 第１導電層と、
    第２導電層と、
    前記第１導電層と前記第２導電層との間に設けられた第１磁性層と、
    前記第１磁性層と前記第２導電層との間に設けられた第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、
    を含む積層体と、
    前記第１導電層及び前記第２導電層と電気的に接続され第１動作において前記積層体に書き込みパルスを供給する制御部と、
    を備え、
    前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超え、
    前記書き込みパルスは、
    前記書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、
    前記立ち上がり期間の後における前記第２電位の中間期間と、
    前記中間期間の後において前記書き込みパルスの前記電位が前記第２電位から前記第１電位に向かって変化する立ち下がり期間と、
    を有し、
    前記立ち下がり期間の時間は、前記立ち上がり期間の時間よりも長い、磁気記憶装置。
  2. 積層体であって、
    第１導電層と、
    第２導電層と、
    前記第１導電層と前記第２導電層との間に設けられた第１磁性層と、
    前記第１磁性層と前記第２導電層との間に設けられた第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、
    を含む前記積層体と、
    第１配線と、
    第２配線と、
    制御部と、
    を備え、
    前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超え、
    前記制御部は、前記第１配線の一端と電気的に接続され、前記第１導電層は、前記第１配線の他端と電気的に接続され、
    前記制御部は、前記第２配線の一端と電気的に接続され、前記第２導電層は、前記第２配線の他端と電気的に接続され、
    前記制御部は、前記第１導電層及び前記第２導電層と電気的に接続され第１動作において、前記第１配線の前記一端と、前記第２配線の前記一端と、の間に書き込みパルスを供給し、
    前記書き込みパルスは、
    前記書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、
    前記立ち上がり期間の後における前記第２電位の中間期間と、
    前記中間期間の後において前記書き込みパルスの前記電位が前記第２電位から前記第１電位に向かって変化する立ち下がり期間と、
    を有し、
    前記立ち下がり期間の時間は、前記立ち上がり期間の時間よりも長い、磁気記憶装置。
  3. 第１導電層と、
    第２導電層と、
    前記第１導電層と前記第２導電層との間に設けられた第１磁性層と、
    前記第１磁性層と前記第２導電層との間に設けられた第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、
    を含む積層体と、
    前記第１導電層及び前記第２導電層と電気的に接続された出力回路を含む制御部と、
    を備え、
    前記出力回路は、第１動作において書き込みパルスを出力し、
    前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超え、
    前記書き込みパルスは、
    前記書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、
    前記立ち上がり期間の後における前記第２電位の中間期間と、
    前記中間期間の後において前記書き込みパルスの前記電位が前記第２電位から前記第１電位に向かって変化する立ち下がり期間と、
    を有し、
    前記立ち下がり期間の時間は、前記立ち上がり期間の時間よりも長い、磁気記憶装置。
  4. 前記立ち上がり期間において、第１時刻と第２時刻とがあり、
    前記第１時刻において前記書き込みパルスは第１中間電位であり、前記第１電位と前記第１中間電位との差は、前記第１電位と前記第２電位との差の０．１倍であり、
    前記第２時刻において前記書き込みパルスは第２中間電位であり、前記第１電位と前記第２中間電位との差は、前記第１電位と前記第２電位との前記差の０．９倍であり、
    前記立ち下がり期間において、第３時刻と第４時刻とがあり、
    前記第３時刻において前記書き込みパルスは前記第２中間電位であり、
    前記第４時刻において前記書き込みパルスは前記第１中間電位であり、
    前記第３時刻と前記第４時刻との差の第２時間は、前記第１時刻と前記第２時刻との差の第１時間よりも長い、請求項１記載の磁気記憶装置。
  5. 前記第２時間は、前記第１時間の２倍以上である、請求項４記載の磁気記憶装置。
  6. 前記第１時間は、０．０８ナノ秒以下であり、
    前記第２時間は、０．１ナノ秒以上である、請求項４記載の磁気記憶装置。
  7. 前記立ち上がり期間の前記時間は、０．１ナノ秒以下であり、
    前記立ち下がり期間の前記時間は、０．１５ナノ秒以上である、請求項１記載の磁気記憶装置。
  8. 前記立ち下がり期間の前記時間は、前記立ち上がり期間の前記時間の２倍以上である、請求項１記載の磁気記憶装置。
  9. 前記立ち下がり期間の前記時間は、前記書き込みパルスのパルス幅の０．３倍以上である、請求項１記載の磁気記憶装置。
  10. 前記非磁性層は、酸化マグネシウムを含む、請求項１記載の磁気記憶装置。
  11. 前記書き込みパルスの前記供給の後における前記第１導電層と前記第２導電層との間の第２電気抵抗は、前記書き込みパルスの前記供給の前における前記第１導電層と前記第２導電層との間の第１電気抵抗とは、異なる、請求項１記載の磁気記憶装置。
  12. 第１導電層と、第２導電層と、前記第１導電層と前記第２導電層との間に設けられた第１磁性層と、前記第１磁性層と前記第２導電層との間に設けられた第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、を含む積層体に、第１動作において書き込みパルスを供給し、
    前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超え、
    前記書き込みパルスは、
    前記書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、
    前記立ち上がり期間の後における前記第２電位の中間期間と、
    前記中間期間の後において前記書き込みパルスの前記電位が前記第２電位から前記第１電位に向かって変化する立ち下がり期間と、
    を有し、
    前記立ち下がり期間の時間は、前記立ち上がり期間の時間よりも長い、磁気記憶装置の制御方法。
  13. 第１動作において、第１配線の一端と、第２配線の一端と、の間に書き込みパルスを供給し、
    前記第１配線の他端は、第１導電層と、第２導電層と、前記第１導電層と前記第２導電層との間に設けられた第１磁性層と、前記第１磁性層と前記第２導電層との間に設けられた第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、を含む積層体の前記第１導電層と電気的に接続され、
    前記第２配線の他端は、前記第２導電層と電気的に接続され、
    前記非磁性層の単位面積当たりの抵抗値は、２０Ωμｍ２を超え、
    前記書き込みパルスは、
    前記書き込みパルスの電位が第１電位から第２電位に向かって変化する立ち上がり期間と、
    前記立ち上がり期間の後における前記第２電位の中間期間と、
    前記中間期間の後において前記書き込みパルスの前記電位が前記第２電位から前記第１電位に向かって変化する立ち下がり期間と、
    を有し、
    前記立ち下がり期間の時間は、前記立ち上がり期間の時間よりも長い、磁気記憶装置の制御方法。
JP2019515193A 2017-04-28 2018-04-04 磁気記憶装置及びその制御方法 Active JP6781993B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017090382 2017-04-28
JP2017090382 2017-04-28
PCT/JP2018/014417 WO2018198696A1 (ja) 2017-04-28 2018-04-04 磁気記憶装置及びその制御方法

Publications (2)

Publication Number Publication Date
JPWO2018198696A1 true JPWO2018198696A1 (ja) 2019-12-19
JP6781993B2 JP6781993B2 (ja) 2020-11-11

Family

ID=63919759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019515193A Active JP6781993B2 (ja) 2017-04-28 2018-04-04 磁気記憶装置及びその制御方法

Country Status (3)

Country Link
US (1) US11031062B2 (ja)
JP (1) JP6781993B2 (ja)
WO (1) WO2018198696A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023203790A1 (ja) * 2022-04-19 2023-10-26 ソニーセミコンダクタソリューションズ株式会社 記憶装置、電子機器及び記憶装置の制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128485A1 (ja) * 2008-04-17 2009-10-22 ソニー株式会社 磁気メモリ素子の記録方法
JP2014067929A (ja) * 2012-09-26 2014-04-17 Toshiba Corp 不揮発性記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133650A1 (ja) 2008-05-02 2009-11-05 国立大学法人大阪大学 磁化制御方法、情報記憶方法、情報記憶素子及び磁気機能素子
US8891291B2 (en) * 2012-02-22 2014-11-18 Avalanche Technology, Inc. Magnetoresistive logic cell and method of use
JP6365901B2 (ja) * 2016-09-28 2018-08-01 株式会社東芝 磁気抵抗素子及び磁気記憶装置
JP6283437B1 (ja) * 2017-03-21 2018-02-21 株式会社東芝 磁気記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128485A1 (ja) * 2008-04-17 2009-10-22 ソニー株式会社 磁気メモリ素子の記録方法
JP2014067929A (ja) * 2012-09-26 2014-04-17 Toshiba Corp 不揮発性記憶装置

Also Published As

Publication number Publication date
US20200035283A1 (en) 2020-01-30
WO2018198696A1 (ja) 2018-11-01
JP6781993B2 (ja) 2020-11-11
US11031062B2 (en) 2021-06-08

Similar Documents

Publication Publication Date Title
CN113167842B (zh) 压控层间交换耦合磁阻存储器设备及其操作方法
JP5224803B2 (ja) 磁気メモリ及び磁気メモリの書き込み方法
CN109690675B (zh) 一种可应用于磁电隧道结的新型字线脉冲写入方法
JP2006210711A (ja) スピン注入磁気ランダムアクセスメモリ
US8233319B2 (en) Unipolar spin-transfer switching memory unit
JP6530527B1 (ja) 磁気記憶装置
JP6018599B2 (ja) 不揮発性記憶装置
TW201724597A (zh) 磁性接面、磁性記憶體以及將該磁性接面程式化的方法
JP2008016503A (ja) 記憶装置
JP2015061043A (ja) 抵抗変化メモリ
TW202117728A (zh) 用於記憶電路的讀取方法
JP7005452B2 (ja) 磁気記憶装置
JP6781993B2 (ja) 磁気記憶装置及びその制御方法
EP3923289A1 (en) A memory device and a method for operating a vcma mtj device
JP5201489B2 (ja) 論理回路
JP2018014376A (ja) 双極性電圧書き込み型磁気メモリ素子
WO2015141306A1 (ja) 不揮発性記憶装置
JP5803079B2 (ja) 記憶素子、メモリ装置
JP2010134986A (ja) 抵抗変化型メモリデバイス
JPWO2018198713A1 (ja) 磁気素子
JP6288643B2 (ja) 不揮発性ラッチ回路
Shimomura et al. High-Speed Voltage Control Spintronics Memory (VoCSM) Having Broad Design Windows
US11004489B2 (en) Perpendicular spin transfer torque MRAM memory cell with in-stack thermal barriers
JP2008211059A (ja) 記憶素子、メモリ
TW202315180A (zh) 磁性記憶體裝置

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20190717

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200923

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201008

R150 Certificate of patent or registration of utility model

Ref document number: 6781993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250