JP5299423B2 - 磁気メモリ素子の記録方法 - Google Patents

Description

本発明は、磁化方向の変化が可能で、情報を磁性体の磁化方向として保持する記憶層と、記憶層に対して絶縁層を介して設けられ、磁化方向の基準となる磁化基準層とを有し、絶縁層を通じて記憶層と磁化基準層との間に流れる電流によって情報の記録が行われる磁気メモリ素子の記録方法に関するものである。

コンピュータ等の情報機器では、ランダムアクセスメモリ（Random Access Memory；ＲＡＭ）として、動作が高速で、高密度記録が可能なＤＲＡＭ（Dynamic ＲＡＭ）が広く用いられている。しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、電源が切断されても情報を保持することができ、機器の低消費電力化に不可欠な不揮発性メモリの高速化および高密度大容量化が強く望まれている。

不揮発性メモリとしては、フラッシュメモリなどが実用化されているが、近年、高速、大容量、低消費電力の不揮発性メモリとして、磁気抵抗効果を利用した磁気メモリが注目され、開発が進められている。例えば、トンネル磁気抵抗（Tunnel Magnetoresistance；ＴＭＲ）効果を用いる磁気メモリ素子、すなわちＭＴＪ素子からなり、電流によって誘起される磁場によって記憶層の磁化方向を反転させ、情報を記録する磁気ランダムアクセスメモリ（Magnetic ＲＡＭ：ＭＲＡＭ）が実用化されている（例えば、フリースケール・セミコンダクタ・インク社製のＭＲ２Ａ１６（商品名）など）。

図９（ａ）は、ＭＴＪ素子の基本構造と、その記憶情報の読み出し動作を示す説明図である。図９（ａ）に示すように、ＭＴＪ素子１００は、記憶層１０５と磁化基準層１０３との２つの強磁性層の間に、非磁性の薄い絶縁層であるトンネル絶縁層１０４を挟持した構造、いわゆる磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）を有する。記憶層１０５は、一軸磁気異方性を有する強磁性導体からなり、外部からの作用で磁化方向を変化させることができ、かつ、磁化方向を情報として保持することができる。例えば、その磁化方向が、磁化基準層１０３の磁化方向に対して「平行」であるか、「反平行」であるかを、それぞれ「０」および「１」の情報として記憶する。

ＭＴＪ素子１００からの情報の読み出しには、上述した２つの磁性層の相対的な磁化方向の違いによって、トンネル絶縁層１０４を通じて記憶層１０５と磁化基準層１０３との間に流れるトンネル電流に対する抵抗値が変化するＴＭＲ効果を利用する。この抵抗値は、記憶層１０５の磁化方向と磁化基準層１０３の磁化方向とが平行であるときに最小値をとり、反平行であるときに最大値をとる。

図９（ｂ）は、ＭＴＪ素子１００からなるＭＲＡＭのメモリセルの構造の一例を示す部分斜視図である。このＭＲＡＭでは、行配線であるワード線と列配線であるビット線とがマトリックス状に配置され、それらの各交点の位置にＭＴＪ素子１００が配置され、１ビットに相当するメモリセルが形成されている。

メモリセルの上部には、書き込み用ビット線１２２と読み出し用ビット線１２３とが層間絶縁膜を間に挟んで設けられ、読み出し用ビット線１２３に接してその下にＭＴＪ素子１００が配置され、さらにＭＴＪ素子１００の引き出し電極層１０６の下に絶縁層を挟んで書き込み用ワード線１２１が配置されている。

一方、メモリセルの下部には、例えばシリコン基板などの半導体基板１１１に、読み出し動作時にこのメモリセルを選択するための選択用トランジスタ１１０として、ＭＯＳ（Metal Oxide Semiconductor）型電界効果トランジスタが設けられている。トランジスタ１１０のゲート電極１１５は、セル間をつないで帯状に形成され、読み出し用ワード線を兼ねている。また、ソース領域１１４は、読み出し用接続プラグ１０７を介してＭＴＪ素子１００の引き出し電極層１０６に接続されており、ドレイン領域１１６は、読み出し用の行配線であるセンス線１２４に接続されている。

このように構成されたＭＲＡＭにおいて、所望のメモリセルのＭＴＪ素子１００への情報の書き込み（記録）は、そのメモリセルが含まれる行の書き込み用ワード線１２１と、列の書き込み用ビット線１２２とのそれぞれに書き込み電流を流し、２つの書き込み用配線の交点の位置に、これらの電流による磁界の合成磁界を発生させることによって行う。この合成磁界によって、所望のメモリセルのＭＴＪ素子１００の記憶層１０５が、所定の磁化方向、すなわち、磁化基準層１０３の磁化方向に対して「平行」であるか、または「反平行」である方向に磁化され、情報の書き込み（記録）が行われる。

また、ＭＴＪ素子１００からの情報の読み出しでは、所望のメモリセルが含まれる行の読み出し用ワード線であるゲート電極１１５に選択信号を印加して、その行の選択用トランジスタ１１０をすべてＯＮ（導通）状態にする。これに合わせて、所望のメモリセルが含まれる列の読み出し用ビット線１２３とセンス線１２４との間に読み出し電圧を印加する。この結果、所望のメモリセルだけが選択され、そのＭＴＪ素子１００の記憶層１０５の磁化方向の違いが、ＴＭＲ効果を利用してＭＴＪ素子１００を流れるトンネル電流の大きさの違いとして検知される。トンネル電流はセンス線１２４から（図示省略した）周辺回路へ取り出されて測定される。

ＴＭＲ型のＭＲＡＭは、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用して、情報の読み出しを行う不揮発性メモリであり、磁化方向の反転によって書き換えを行うため、実質的に無限回の書き換えが可能であり、アクセス時間についても高速であることが報告されている（例えば、R. Scheuerlein et al.，ISSCC Digest of Technical Papers，pp.128-129，Feb.2000参照。）。

しかしながら、電流磁界で書き込みを行うＭＲＡＭにおいては、書き換えのために大きな電流（例えば数ｍＡ程度）を流す必要があり、消費電力が大きくなる。また、ＭＴＪ素子が微細化すると、書き換えに必要な電流が増大する傾向を示す反面、書き込み用配線は細くなるため、書き換えに十分な電流を流すことが難しくなる。また、高集積化が進むと、隣接する別のメモリセルに誤って書き込んでしまう確率が高くなる。さらに、書き込み用配線と読み出し用配線とをそれぞれ必要とするため、構造的に複雑である。これらのために、電流磁界で書き込みを行うＭＲＡＭは高密度大容量化が制限される。

そこで、異なる原理に基づいて磁気メモリ素子の記憶層へ情報を書き込む（記録する）素子として、書き込みにスピン注入による磁化反転を用いる磁気メモリ素子が注目されている。スピン注入とは、磁化方向が固定された強磁性導電層（磁化基準層）に電流を流すことによって、スピンの向きが一方に偏った電子集団からなる電流（スピン偏極電流：spin-polarized current）を作り出し、この電流を磁化方向が変化可能な磁性導電層（記憶層）に注入する操作である。このようにすると、スピン偏極電流が記憶層を流れる際に、スピン偏極した電子と記憶層を構成している磁性体の電子との相互作用によって、記憶層の磁化方向を磁化基準層の磁化方向に一致させようとする力（トルク）が作用する。従って、ある閾値以上の電流密度のスピン偏極電流を流すことによって、記憶層の磁化方向を反転させることができる（例えば、後述の特許文献１および非特許文献１参照。）。

図１０は、後述の特許文献２に示されている、スピン注入によって磁化方向が反転されるＭＴＪ素子（以下、スピン注入ＭＴＪ素子と呼ぶ。）からなり、スピン注入による磁化反転を利用するＭＲＡＭ（以下、スピントルクＭＲＡＭと呼ぶ。）の構造の一例を示す部分斜視図である。このスピントルクＭＲＡＭでは、行配線であるワード線２１５と列配線であるビット線２１８とがマトリックス状に配置され、それらの各交点の位置に１個のスピン注入ＭＴＪ素子２２０が配置され、１ビットに相当するメモリセルが形成されている。図１０は、メモリセル４個分を示している。

下部の半導体基板２１１には、後述する選択用トランジスタ２１０が各メモリセルに形成されており、ワード線２１５は選択用トランジスタ２１０のゲート電極を兼ねている。また、ドレイン領域２１６は、図中の左右の選択用トランジスタに共通して形成されており、このドレイン領域２１６には、行配線２１９が接続されている。

図１１は、スピントルクＭＲＡＭのメモリセルの構造を示す部分断面図である。メモリセルの中央部には、下層から順に下地層２０１、反強磁性層２０２、磁化固定層２０３ａ、中間層２０３ｂ、磁化基準層２０３ｃ、トンネル絶縁層２０４、記憶層２０５、および保護層２０６の各層が積層され、スピン注入ＭＴＪ素子２２０が形成されている。スピン注入ＭＴＪ素子２２０の層構成は、基本的には通常のＭＴＪ素子１００と同じである。

磁化固定層２０３ａ、中間層２０３ｂ、および磁化基準層２０３ｃは、反強磁性層２０２０２の上に積層されており、全体として固定磁化層を構成している。強磁性導体からなる磁化固定層２０３ａの磁化方向は反強磁性層２０２０２によって固定されている。同じく強磁性導体からなる磁化基準層２０３ｃは、非磁性層である中間層２０３ｂを介して、磁化固定層２０３ａと反強磁性結合を形成している。この結果、磁化基準層２０３ｃの磁化方向は、磁化固定層２０３ａの磁化方向の反対方向に固定されている。図１１に示した例では、磁化固定層２０３ａの磁化方向は左向きに固定され、磁化基準層２０３ｃの磁化方向は右向きに固定されている。

固定磁化層を上記の積層フェリ構造とすると、固定磁化層の外部磁界に対する感度を低下させることができるため、外部磁界による固定磁化層の磁化変動を抑制して、ＭＴＪ素子の安定性を向上させることができる。また、磁化固定層２０３ａおよび磁化基準層２０３ｃから漏れ出す磁束が互いに打ち消し合うので、これらの膜厚を調整することによって、固定磁化層から漏洩する磁束を最少に抑えることができる。

記憶層５は、一軸磁気異方性を有する強磁性導体からなり、外部からの作用で磁化方向を変化させることができ、かつ、磁化方向を情報として保持することができる。例えば、その磁化方向が、磁化基準層２０３ｃの磁化方向に対して「平行」であるか、「反平行」であるかを、それぞれ「０」および「１」の情報として記憶する。磁化基準層２０３ｃと記憶層２０５との間には、非磁性の薄い絶縁層であるトンネル絶縁層２０４が設けられており、磁化基準層２０３ｃとトンネル絶縁層２０４と記憶層２０５とによって磁気トンネル接合（ＭＴＪ）が形成されている。

一方、メモリセルの下部には、シリコン基板などの半導体基板２１１の素子分離されたウエル領域２１１ａに、このメモリセルを選択するための選択用トランジスタ２１０として、ゲート絶縁膜２１２、ソース電極２１３、ソース領域２１４、ゲート電極２１５、ドレイン領域２１６、およびドレイン電極２１７よりなるＭＯＳ型電界効果トランジスタが設けられている。

上述したように、選択用トランジスタ２１０のゲート電極２１５は、セル間をつないで帯状に形成され、第１の行配線であるワード線を兼ねている。また、ドレイン電極２１７は第２の行配線である行配線２１９に接続されており、ソース電極２１３は、接続プラグ２０７を介してスピン注入ＭＴＪ素子２２０の下地層２０１に接続されている。一方、スピン注入ＭＴＪ素子２２０の保護層２０６は、メモリセルの上部に設けられた列配線であるビット線２１８に接続されている。

所望のメモリセルのスピン注入ＭＴＪ素子２２０へ情報を記録するには、所望のメモリセルが含まれる行のワード線２１５に選択信号を印加して、その行の選択用トランジスタ２１０をすべてＯＮ（導通）状態にする。これに合わせて、所望のメモリセルが含まれる列のビット線２１８と行配線２１９との間に書き込み電圧を印加する。この結果、所望のメモリセルが選択され、そのスピン注入ＭＴＪ素子２２０の記憶層２０５をスピン偏極電流が貫流し、記憶層２０５が所定の磁化方向に磁化され、情報の記録が行われる。

この際、初めスピン注入ＭＴＪ素子２２０の磁化基準層２０３ｃの磁化方向が、記憶層２０５の磁化方向に対して「反平行」である状態にあり、これを書き込みによって記憶層２０５の磁化方向が磁化基準層２０３ｃの磁化方向に対して「平行」である状態に反転させる場合には、図１１に示すように、閾値以上の電流密度の書き込み電流を記憶層２０５から磁化基準層２０３ｃへ流すようにする。これによって、実体としては、閾値以上の電子密度のスピン偏極電子流が磁化基準層２０３ｃから記憶層２０５へ流れ、磁化反転が起こる。

逆に、記憶層２０５の磁化方向に対して「平行」状態にある磁化基準層２０３ｃの磁化方向を「反平行」状態に反転させる場合には、閾値以上の電流密度の書き込み電流を、上記の逆方向へ、すなわち磁化基準層２０３ｃから記憶層２０５へ流し、実体としては、閾値以上の電子密度の電子流が記憶層２０５から磁化基準層２０３ｃへ流れるようにする。

また、スピン注入ＭＴＪ素子２２０からの情報の読み出しは、ＭＴＪ素子１００と同様、ＴＭＲ効果を用いて行われる。スピン注入ＭＴＪ素子２２０の書き込みと読み出しは、いずれも、記憶層２０５中の電子と、この層を貫流するスピン偏極電流との相互作用を利用しており、読み出しはスピン偏極電流の電流密度が小さい領域で行われ、書き込みはスピン偏極電流の電流密度が閾値を超えて大きい領域で行われる。

スピン注入による磁化反転の可否は、スピン偏極電流の電流密度に依存するため、スピン注入ＭＴＪ素子２２０では、記憶層の体積が小さくなるほど、体積に比例してより少ない電流で磁化反転が可能になる（非特許文献１参照。）。また、選択用トランジスタ２１０で選択したメモリセルに情報を書き込むので、電流磁場による書き込みと異なり、隣接する別のセルに誤って書き込んでしまうおそれがない。また、書き込みと読み出しとで大部分の配線を共用できるので、構造が簡素化する。さらに、磁場書き込みに比べて磁性体の形状の影響が小さいので、製造時の歩留まりを高めやすい。これらの点で、スピントルクＭＲＡＭは、電流磁場で書き込みを行うＭＲＡＭに比べて、微細化、高密度大容量化に適している。

しかしながら、選択用トランジスタ２１０を用いて書き込み（記録）を行うことから、別の問題点が生じる。すなわち、書き込み時にスピン注入ＭＴＪ素子２２０に流すことのできる電流は、選択用トランジスタ２１０に流すことができる電流（トランジスタの飽和電流）によって制限される。一般に、トランジスタのゲート幅やゲート長が小さくなるに従い、トランジスタの飽和電流も小さくなるので、スピン注入ＭＴＪ素子２２０への書き込み電流を確保するために、選択用トランジスタ２１０の小型化が制限される。従って、選択用トランジスタ２１０をできるだけ小型化し、スピントルクＭＲＡＭを最大限に高密度大容量化するためには、書き込み電流の閾値をできる限り減少させることが不可欠である。

また、トンネル絶縁層２０４が絶縁破壊することを防ぐためにも、書き込み電流の閾値を減少させる必要がある。また、ＭＲＡＭの消費電力を減少させるためにも、書き込み電流閾値をできる限り減少させる必要がある。

さて、スピン注入による磁化反転に要する電流の閾値は、現象論的に、記憶層２０５のスピン制動定数α、飽和磁化量Ｍｓの二乗、および体積Ｖに比例し、スピン注入効率ηに反比例することが示されている。従って、これらを適切に選択することによって、磁化反転に要する電流の閾値を下げることができる。

しかし、一方、スピン注入ＭＴＪ素子２２０が信頼できるメモリ素子であるためには、記憶層２０５のメモリ保持特性（磁化の熱安定性）が確保され、磁化方向が熱運動によって変化してしまわないことが必要である。熱安定性は記憶層２０５の飽和磁化量Ｍｓおよび体積Ｖに比例する。

記憶層２０５の飽和磁化量Ｍｓおよび体積Ｖは、磁化反転に要する電流の閾値と熱安定性との両方に関係しており、これらの因子を小さくして磁化反転に要する電流の閾値を低下させると、熱安定性もまた低下してしまうというトレードオフの関係にある。

従って、磁化反転に要する電流の閾値を低下させるには、慎重に熱安定性の確保との両立をはかりながら、主としてスピン注入の効率ηを改善する必要がある。本発明者は、スピントルクＭＲＡＭが、他のメモリに比して競争力のあるメモリとなり得るように、磁化反転に要する電流密度の閾値の低減と、メモリ保持特性（熱安定性）確保とを両立させ得るＭＴＪ材料を鋭意開発してきた（特開2006-165265号公報、特開2007-103471号公報、特開2007-48790号公報、特許文献２、および特願2006-350113など参照。）。その結果、その実現に近づきつつある。
特開２００３−１７７８２号公報（第６及び７頁、図２） 特開２００７−２８７９２３号公報（第７−１５頁、図２） F.J.Albert et al., Appl. Phys. Lett., Vol.77, (2002), p.3809

しかしながら、本発明者が、上述したＭＴＪ材料を用いて、書き込み電流密度の閾値の小さいスピン注入ＭＴＪ素子を作製して調べたところ、従来、論文や学会発表にも報告されていない特異な現象が現れることが判明した。すなわち、このスピン注入ＭＴＪ素子では、印加する書き込みパルスを、書き込みエラー率を考慮して反転閾値よりも少し大きく設定すると、（外挿して得た推定値として）１０^-25以下の書き込みエラー率を確保できるにも関わらず、印加する書き込みパルスを反転閾値よりもかなり大きく設定すると、書き込みパルスが大きくなるほど、かえって書き込みエラー率が増加する傾向があることが認められた（図１２参照）。ここでは、反転閾値より大きな記録電圧で起きるエラーを、"高記録電圧エラー"と呼ぶ。

数百Ｍｂｉｔの容量をもつスピントルクＭＲＡＭメモリチップへの実際の書き込みでは、スピン注入ＭＴＪ素子の反転閾値のばらつきや、トランジスタおよび配線に起因する反転閾値のばらつきなどを考慮して、反転閾値の平均値よりもかなり大きい書き込みパルスを印加するように設定する。従って、上記の現象が現れると、スピントルクＭＲＡＭメモリチップへの実際の書き込みにおいて、１０^-25以下の書き込みエラー率を確保することができなくなる。

本発明は、このような状況に鑑みてなされたものであって、その目的は、磁化方向の変化が可能で、情報を磁性体の磁化方向として保持する記憶層と、記憶層に対して絶縁層を介して設けられ、磁化方向の基準となる磁化基準層とを有し、絶縁層を通じて記憶層と磁化基準層との間に流れる電流によって情報の記録が行われる磁気メモリ素子の記録方法であって、反転閾値より少し大きい書き込みパルスを印加した場合に得られる書き込みエラー率を、反転閾値よりかなり大きい書き込みパルスを印加した場合でも保つことのできる磁気メモリ素子の記録方法を提供することにある。

本発明者は、鋭意研究を重ねた結果、書き込みパルスの立ち下がり形状を工夫することによって上記の課題を解決できることを見出し、本発明を完成させるに到った。

即ち、本発明は、強磁性導体からなり、磁化方向の変化が可能で、情報を磁性体の磁化方向として保持する記憶層と；前記記憶層に対して絶縁層を介して設けられ、強磁性導体からなり、磁化方向が固定され、磁化方向の基準となる磁化基準層と；を少なくとも有し、前記絶縁層を通じて前記記憶層と前記磁化基準層との間に流れる電流によって情報の記録が行われる磁気メモリ素子の記録方法において、書き込みパルスの立ち下がり時に注入される書き込み電力の立ち下がり時間が２ｎｓ以上であることを特徴とする、磁気メモリ素子の記録方法に係わるものである。

なお、前記書き込みパルスは、電圧制御であっても、電流制御であっても、電力制御であってもよい。

本発明の磁気メモリ素子の記録方法によれば、後述の実施の形態で示すように、書き込みパルスの立ち下がり時に注入される書き込み電力の立ち下がり時間を２ｎｓ以上とすることによって、反転閾値よりもかなり大きい書き込みパルスを印加した場合でも、反転閾値より少し大きい書き込みパルスで得られると同様の書き込みエラー率を保つことができる。前記書き込みパルス波形は、方形波でも、三角波でも、前記立ち下がり時の波形形状が本質的に重要である。

現時点で、上述した高記録電圧エラーが発現する機構や、本発明によってその発現が抑制される仕組みが、完全に明らかになったとは言えない。しかし、反転閾値より少し大きい書き込みパルスを印加した場合には問題がなく、反転閾値よりもかなり大きい書き込みパルスを印加した場合にその現象が起こり、しかも、書き込みパルスが大きいほど書き込みエラー率が増加することから考えて、反転閾値に比して過剰な書き込みエネルギーの注入が問題を引き起こしていると推測できる。さらに、後述の実施の形態で示すように、前記立ち下がり時に前記書き込みパルスが緩やかに反転閾値以下の大きさに低下するほど、書き込みエラー率が減少することから、上述した高記録電圧エラーの発現を抑えるには、前記書き込みパルスが反転閾値以下の大きさに低下する時点において、それまでに加えられた過剰なエネルギーが、問題を生じない程度まで、散逸して取り除かれていることが肝要であると考えられる。本発明は、前記書き込みパルスの前記立ち下がり時に、前記書き込みパルスが上記反転閾値以下の大きさに低下するまでに十分な時間を確保することによって、この条件を満足させるものである。

本発明の実施の形態１に基づく磁気メモリ素子の記録方法における書き込みパルス波形（ａ）、および書き込みエラー率と立ち下がり時間ｔとの関係を示すグラフ（ｂ）である。 本発明の実施の形態２に基づく磁気メモリ素子の記録方法における書き込みパルス波形（ａ）、および書き込みエラー率と半減時間ｔ_1/2との関係を示すグラフ（ｂ）である。 本発明の実施の形態３に基づく磁気メモリ素子の記録方法における書き込みパルス波形（ａ）、および書き込みエラー率と低減電圧Ｖ2との関係を示すグラフ（ｂ）である。 本発明の実施の形態４に基づく磁気メモリ素子の記録方法における書き込みパルス波形（ａ）、および書き込みエラー率とステップ低減電圧Ｖ2との関係を示すグラフ（ｂ）である。 書き込みパルスを電圧制御により生成する書き込みパルス発生回路の構成を示す図である。 書き込みパルスを電力制御により生成する書き込みパルス発生回路の構成を示す図である。 書き込みパルスを電流制御により生成する書き込みパルス発生回路の構成を示す図である。 書き込みパルスを波形メモリとＤ／Ａ変換回路を用いて生成する書き込みパルス発生回路の構成を示す図である。 ＭＴＪ素子の基本構造と、その記憶情報の読み出し動作を示す説明図（ａ）、および、ＭＴＪ素子からなるＭＲＡＭのメモリセルの構造の一例を示す部分斜視図（ｂ）である。 特許文献２に示されている、スピントルクＭＲＡＭの構造を示す部分斜視図である。 同、スピン注入ＭＴＪ素子からなるスピントルクＭＲＡＭのメモリセルの構造を示す部分断面図である。 書き込みパルス電圧と書き込みエラー率との関係を示すグラフである。 本発明の実施形態に係るスピントルクＭＲＡＭのメモリセルの構造を示す部分斜視図である。 本発明の実施形態に係るスピン注入ＭＴＪ素子の構成を示す断面図である。

本発明の磁気メモリ素子の記録方法において、前記の立ち下がり時に注入される書き込み電力を５ｎｓ以上の時間をかけて減少させるのがよい。また、前記の立ち下がり時に注入される書き込み電力を１００ｎｓ以下の時間をかけて減少させるのがよい。後に実施の形態１で示すように、前記立ち下がり時に書き込みパルス電圧を直線的に減少させる場合には、上記の書き込みエラー率を減少させる効果は、立ち下がり時間が２ｎｓ以上である場合に得られ、立ち下がり時間が長くなるほど効果は大きくなる。ここで、立ち下がり時間とは、パルス高さが９０％から１０％に減少する時間である。この立ち下がり時間の増加によるエラー率低減効果の増加は、立ち下がり時間が５ｎｓ近傍のときに最も大きく、立ち下がり時間が約１００ｎｓに達するまでは大きい。立ち下がり時間が約１００ｎｓをこえると効果は飽和し、それ以上立ち下がり時間を増加させてもエラー率低減効果が向上する度合いは小さい。一方、立ち下がり時間を長くすると書き込みに要する時間が長くなるので、立ち下がり時間は１００ｎｓ以下であるのがよい。

また、前記書き込みパルスの立ち下がり時の電圧を２ｎｓ以上の時間をかけて徐々に低下させるのがよい。前記書き込みパルスを生成するための制御方法は、電圧制御、電流制御、電力制御のいずれによっても可能である。

また、前記立ち下がり時の前記書き込みパルス電圧の低下速度が変化し、後ほど大きいのがよい。これは、前記書き込みパルス電圧を、できるだけ長い時間をかけて緩やかに、反転閾値電圧よりも小さい電圧に低下させるためである。例えば、前記立ち下がり時の前記書き込みパルスの電圧波形が滑らかな曲線である場合には、下に凸の形状の曲線であるよりも、上に凸の形状の曲線である方が望ましい。また、前記書き込みパルスの電圧波形が、傾きが異なる複数の直線の連なりである場合には、下に凸の形状の曲線上の点を結ぶような形状であるよりも、上に凸の形状の曲線上の点を結ぶような形状である方が望ましい。

また、前記磁気メモリ素子の反転率が半分になる電圧を反転閾値電圧とし、前記立ち下がり時の前記書き込みパルス電圧が前記反転閾値電圧より小さくなるまでは、前記書き込みパルス電圧の低下速度を、立ち下がり時間内で前記パルス電圧を直線的に減少させるときの電圧の低下速度よりも小さく保つのがよい。

また、前記立ち下がり時の前記書き込みパルス電圧を2段階以上の階段状に低下させるのがよい。電圧波形が、滑らかに減少せず、階段状に漸減する波形であっても、書き込みエラー率を改善する効果が得られる。効果は限定されるが、回路的に形成しやすい利点がある。

この際、前記立ち下がり時の前記書き込みパルス電圧を少なくとも一度、前記磁気メモリ素子の反転閾値電圧より大きい電圧に低下させるのがよい。

次に、本発明の好ましい実施の形態を図面参照下に、より具体的に説明する。ここでは、立ち下がり時の書き込みパルス電圧波形の違いによる書き込みエラー率を改善する効果の違いについて検討する。

実施の形態１
実施の形態１であるスピン注入ＭＴＪ素子の記録方法の例について説明する。

本実施の形態で用いるスピントルクＭＲＡＭのメモリセルの構造およびスピン注入ＭＴＪ素子の構成を図１３および図１４に示す。

図１３は、スピン注入によって磁化方向が反転されるＭＴＪ素子（以下、スピン注入ＭＴＪ素子と呼ぶ。）からなり、スピン注入による磁化反転を利用するＭＲＡＭ（以下、スピントルクＭＲＡＭと呼ぶ。）の構造の一例を示す部分斜視図である。このスピントルクＭＲＡＭでは、行配線であるワード線１５と列配線であるビット線１８とがマトリックス状に配置され、それらの各交点の位置に１個のスピン注入ＭＴＪ素子２０が配置され、１ビットに相当するメモリセルが形成されている。図１３は、メモリセル４個分を示している。

下部の半導体基板１１には、後述する選択用トランジスタ１０が各メモリセルに形成されており、ワード線１５は選択用トランジスタ１０のゲート電極を兼ねている。また、ドレイン領域１６は、図中の左右の選択用トランジスタに共通して形成されており、このドレイン領域１６には、行配線１９が接続されている。

図１４は、スピントルクＭＲＡＭのメモリセルの構造を示す部分断面図である。メモリセルの中央部には、下層から順に下地層１、反強磁性層２、磁化固定層３ａ、中間層３ｂ、磁化基準層３ｃ、トンネル絶縁層４、記憶層５、および保護層６の各層が積層され、スピン注入ＭＴＪ素子２０が形成されている。

磁化固定層３ａ、中間層３ｂ、および磁化基準層３ｃは、反強磁性層２の上に積層されており、全体として固定磁化層を構成している。強磁性導体からなる磁化固定層３ａの磁化方向は反強磁性層２によって固定されている。同じく強磁性導体からなる磁化基準層３ｃは、非磁性層である中間層３ｂを介して、磁化固定層３ａと反強磁性結合を形成している。この結果、磁化基準層３ｃの磁化方向は、磁化固定層３ａの磁化方向の反対方向に固定されている。図１４に示した例では、磁化固定層３ａの磁化方向は左向きに固定され、磁化基準層３ｃの磁化方向は右向きに固定されている。

固定磁化層を上記の積層フェリ構造とすると、固定磁化層の外部磁界に対する感度を低下させることができるため、外部磁界による固定磁化層の磁化変動を抑制して、ＭＴＪ素子の安定性を向上させることができる。また、磁化固定層３ａおよび磁化基準層３ｃから漏れ出す磁束が互いに打ち消し合うので、これらの膜厚を調整することによって、固定磁化層から漏洩する磁束を最少に抑えることができる。

記憶層５は、一軸磁気異方性を有する強磁性導体からなり、外部からの作用で磁化方向を変化させることができ、かつ、磁化方向を情報として保持することができる。例えば、その磁化方向が、磁化基準層３ｃの磁化方向に対して「平行」であるか、「反平行」であるかを、それぞれ「０」および「１」の情報として記憶する。磁化基準層３ｃと記憶層５との間には、非磁性の薄い絶縁層であるトンネル絶縁層４が設けられており、磁化基準層３ｃとトンネル絶縁層４と記憶層５とによって磁気トンネル接合（ＭＴＪ）が形成されている。

一方、メモリセルの下部には、シリコン基板などの半導体基板１１の素子分離されたウエル領域１１ａに、このメモリセルを選択するための選択用トランジスタ１０として、ゲート絶縁膜１２、ソース電極１３、ソース領域１４、ゲート電極１５、ドレイン領域１６、およびドレイン電極１７よりなるＭＯＳ型電界効果トランジスタが設けられている。

上述したように、選択用トランジスタ１０のゲート電極１５は、セル間をつないで帯状に形成され、第１の行配線であるワード線を兼ねている。また、ドレイン電極１７は第２の行配線である行配線１９に接続されており、ソース電極１３は、接続プラグ７を介してスピン注入ＭＴＪ素子２０の下地層１に接続されている。一方、スピン注入ＭＴＪ素子２０の保護層６は、メモリセルの上部に設けられた列配線であるビット線１８に接続されている。

所望のメモリセルのスピン注入ＭＴＪ素子２０へ情報を記録するには、所望のメモリセルが含まれる行のワード線１５に選択信号を印加して、その行の選択用トランジスタ１０をすべてＯＮ（導通）状態にする。これに合わせて、所望のメモリセルが含まれる列のビット線１８と行配線１９との間に書き込み電圧を印加する。この結果、所望のメモリセルが選択され、そのスピン注入ＭＴＪ素子２０の記憶層５をスピン偏極電流が貫流し、記憶層５が所定の磁化方向に磁化され、情報の記録が行われる。

この際、初めスピン注入ＭＴＪ素子２０の磁化基準層３ｃの磁化方向が、記憶層５の磁化方向に対して「反平行」である状態にあり、これを書き込みによって記憶層５の磁化方向が磁化基準層３ｃの磁化方向に対して「平行」である状態に反転させる場合には、図１４に示すように、閾値以上の電流密度の書き込み電流を記憶層５から磁化基準層３ｃへ流すようにする。これによって、実体としては、閾値以上の電子密度のスピン偏極電子流が磁化基準層３ｃから記憶層５へ流れ、磁化反転が起こる。

逆に、記憶層５の磁化方向に対して「平行」状態にある磁化基準層３ｃの磁化方向を「反平行」状態に反転させる場合には、閾値以上の電流密度の書き込み電流を、上記の逆方向へ、すなわち磁化基準層３ｃから記憶層５へ流し、実体としては、閾値以上の電子密度の電子流が記憶層５から磁化基準層３ｃへ流れるようにする。

また、スピン注入ＭＴＪ素子２０からの情報の読み出しは、ＭＴＪ素子１００と同様、ＴＭＲ効果を用いて行われる。スピン注入ＭＴＪ素子２０の書き込みと読み出しは、いずれも、記憶層５中の電子と、この層を貫流するスピン偏極電流との相互作用を利用しており、読み出しはスピン偏極電流の電流密度が小さい領域で行われ、書き込みはスピン偏極電流の電流密度が閾値を超えて大きい領域で行われる。

なお、磁化基準層３ｃは、記録動作中に磁化が反転や不安定化しないように、ＰtＭn，ＩrＭnなどの反強磁性体と組み合わせて磁化方向を固定してもよいし、ＣoＰtなど保磁力の大きな材料を用いてもよいし、記憶層５よりも広い面積に加工して用いてもよいし、外部磁場によって特定の方向に磁化してもよい。

磁化基準層３ｃは、単独の強磁性体層としてもよいし、図１４に示すように、Ｒuなどの非磁性金属からなる中間層３ｂを介して磁化固定層３ａと反平行に磁気的に結合するようにしてもよい。磁化基準層３ｃの磁化は、面内磁化でもよいし、垂直磁化でもよい。また、磁化基準層３ｃは、記憶層５の下側に配置してもよいし、上側に配置しても、あるいは上下に配置してもよい。

トンネル絶縁層４は、酸化物や窒化物などのセラミック材料からなるのがよい。特に、トンネル絶縁層４として酸化マグネシウムＭgＯ層を設け、磁化基準層３ｃおよび記憶層５の少なくともトンネル絶縁層４の側にＣoＦeＢ層を設けると、磁気抵抗変化率が大きくとれるので好ましい。

図１（ａ）は、本発明の実施の形態１に基づく書き込みパルス波形を示すグラフである。書き込みパルスは電圧制御パルスであり、最大印加電圧は０．９Ｖである。この書き込みパルスでは、立ち下がり時の立ち下がり時間をｔとし、時間ｔの間に書き込みパルス電圧を直線的に減少させる。

図１（ｂ）は、実測された書き込みエラー率と立ち下がり時間ｔとの関係を示すグラフである。このグラフは下記の層で構成されるスピン注入ＭＴＪ素子２０からなるスピントルクＭＲＡＭを用いて測定した。

下地層１ ：膜厚５ｎｍのＴａ膜、
反強磁性層２ ：膜厚３０ｎｍのＰｔＭｎ膜、
磁化固定層３ａ ：膜厚２ｎｍのＣｏＦｅ膜、
中間層３ｂ ：膜厚０．７ｎｍのＲｕ膜、
磁化基準層３ｃ ：膜厚２ｎｍのＣｏＦｅＢ膜、
トンネル絶縁層４：膜厚０．８ｎｍの酸化マグネシウムＭgＯ膜、
記憶層５ ：膜厚３ｎｍのＣｏＦｅＢ膜、
保護層６ ：膜厚５ｎｍのＴａ膜

また、このスピン注入ＭＴＪ素子２０の平面形状は、長軸長さが１５０〜２５０ｎｍで、短軸長さが７０〜８５ｎｍである楕円形である。

図１（ｂ）から、書き込みエラー率を減少させる効果は、立ち下がり時間ｔが２ｎｓ以上である場合に得られ、立ち下がり時間ｔを長くするほど効果が大きくなることがわかる。これは、立ち下がり開始から、書き込みパルス電圧が反転閾値電圧以下の大きさに低下するまでの間により長い時間を確保することによって、前述したように、書き込みパルスによって加えられた過剰なエネルギーがより多く散逸し、問題を生じない程度にまで取り除かれるからであると考えられる。

立ち下がり時間の増加によってエラー率を減少させる効果が向上する割合は、立ち下がり時間ｔが５ｎｓ近傍のときに最も大きい。立ち下がり時間が２０ｎｓ以上の場合の実験結果は図示省略したが、立ち下がり時間ｔが約１００ｎｓに達するまでは、立ち下がり時間ｔの増加によってエラー率低減効果が向上する割合は大きい。しかし、立ち下がり時間ｔが約１００ｎｓをこえると効果は飽和し、それ以上立ち下がり時間ｔを長くしてもエラー率低減効果が向上する割合は小さい。一方、立ち下がり時間ｔを長くしすぎると書き込みに要する時間が長くなる不利があるので、立ち下がり時間ｔは１００ｎｓ以下であるのがよい。

実施の形態２
実施の形態２であるスピン注入ＭＴＪ素子の記録方法の例について説明する。

図２（ａ）は、本発明の実施の形態２に基づく書き込みパルス波形を示すグラフである。書き込みパルスは電圧制御パルスであり、最大印加電圧は０．９Ｖである。この書き込みパルスでは、立ち下がり時の立ち下がり時間を２０ｎｓで一定とし、書き込みパルス電圧が最大印加電圧の半分になるまでの時間を半減時間ｔ_1/2ｎｓとし、立ち下がり開始から半減時間ｔ_1/2ｎｓまでの間に書き込みパルス電圧を直線的に半分まで減少させ、残り（２０−ｔ_1/2）ｎｓの間に書き込みパルス電圧を直線的に０まで減少させる。

立ち下がり時の書き込みパルス電圧は、各区間では直線的に減少するが、立ち下がり波形全体としてみると、ｔ_1/2＜１０ｎｓの場合には下に凸の曲線のグラフを近似的に模したものになり、駆動回路に容量Ｃと抵抗Ｒを付加して時定数を大きくし、パルス波形をなまらせた場合の立ち下がり波形に類似している（図２（ａ）は、ｔ_1/2＜１０ｎｓで、下に凸の曲線のグラフを模した場合の書き込みパルス波形の例を示している。）。また、ｔ_1/2＝１０ｎｓでは立ち下がり波形は直線になり、実施の形態１でｔ＝２０ｎｓとした場合と同じである。また、ｔ_1/2＞１０ｎｓの場合には上に凸の曲線のグラフを近似的に模したものになる。

図２（ｂ）は、実施の形態１で用いたと同じ層構成を有するスピン注入ＭＴＪ素子からなるスピントルクＭＲＡＭを用いて実測された、書き込みエラー率と半減時間ｔ_1/2との関係を示すグラフである。書き込みエラー率を減少させる効果は、半減時間ｔ_1/2を長くするほど大きくなる。半減時間ｔ_1/2が１０〜２０ｎｓの範囲にデータが示されていないのは、実験を行った間にはエラーが観測されなかったためで、ｔ_1/2＝１０〜２０ｎｓの範囲の書き込みエラー率は、図２（ｂ）に示したグラフの延長線上にあると考えられる。

上記の結果から、立ち下がり時のパルス電圧波形が下に凸の曲線を模したものである場合には、書き込みエラー率は減少するものの、その効果は比較的小さく、立ち下がり時のパルス電圧波形が上に凸の曲線を模したものである場合に、書き込みエラー率を減少させる効果が大きく、より望ましいことがわかる。この理由は、パルス電圧波形が上に凸の曲線を模したものである場合の方が、下に凸の曲線を模したものである場合よりも、長い時間をかけて緩やかにパルス電圧が反転閾値電圧よりも小さい電圧に低下するからであると考えられる。なお、図示省略したが、全立ち下がり時間（図２の場合、２０ｎｓ）は長いほうが望ましい。

実施の形態３
実施の形態３であるスピン注入ＭＴＪ素子の記録方法の例について説明する。

図３（ａ）は、本発明の実施の形態３に基づく書き込みパルス波形を示すグラフである。書き込みパルスは電圧制御パルスであり、最大印加電圧Ｖ1は０．９Ｖである。この書き込みパルスでは、立ち下がり時の立ち下がり時間を２０ｎｓで一定とし、立ち下がり開始からほぼ２０ｎｓまでの間に書き込みパルス電圧を低減電圧Ｖ2まで直線的に緩やかに減少させ、その後、通常の立ち下げ速度を適用して短時間に書き込みパルス電圧を０まで減少させる。

図３（ｂ）は、実施の形態１で用いたと同じ層構成を有するスピン注入ＭＴＪ素子からなるスピントルクＭＲＡＭを用いて実測された、書き込みエラー率とＶ2／Ｖ1との関係を示すグラフである。図３（ｂ）からわかるように、スピン注入ＭＴＪ素子２０の反転率が半分になる電圧を反転閾値電圧として、Ｖ2がこの反転閾値電圧より小さく、立ち下がり時の書き込みパルス電圧が反転閾値電圧より小さくなるまで、書き込みパルス電圧の低下速度を小さく保った場合に、書き込みエラー率を減少させる効果が大きい。この場合、実施の形態１の立ち下がり時間ｔが大きい場合と同様の書き込みエラー率低減効果を得ることができる。一方、書き込みパルス電圧が低減電圧Ｖ2に達した後は通常の立ち下げ速度を適用することによって、実施の形態１および２に比して立ち下がりに要する時間を短縮することができる。このように、本実施の形態のパルス波形は、正確な書き込みと短い書き込み時間とを両立させることのできる、効果的なパルス波形である。

実施の形態４
実施の形態４であるスピン注入ＭＴＪ素子の記録方法の例について説明する。

図４（ａ）は、本発明の実施の形態４に基づく書き込みパルス波形を示すグラフである。書き込みパルスは電圧制御パルスであり、最大印加電圧Ｖ1は０．９Ｖである。この書き込みパルスでは、立ち下がり時間をほぼ２０ｎｓで一定とし、立ち下がり開始時に、いったん通常の立ち下げ速度を適用して、短時間に書き込みパルス電圧をステップ低減電圧Ｖ2まで低下させる。その後２０ｎｓの間、書き込みパルス電圧を一定に保った後、再び通常の立ち下げ速度を適用して、短時間に書き込みパルス電圧を０まで低下させる。

図４（ｂ）は、実施の形態１で用いたと同じ層構成を有するスピン注入ＭＴＪ素子からなるスピントルクＭＲＡＭを用いて実測された、書き込みエラー率とＶ2／Ｖ1との関係を示すグラフである。図２（ｂ）から、階段状のパルス波形の場合、有効なＶ2／Ｖ1の範囲が限定されるが、Ｖ2が反転閾値電圧より少し大きくなるように選ぶと、書き込みエラー率を改善する効果は高くなる。また、図示省略したが、立ち下がり時のパルス電圧波形を２段の階段状にするよりも、３段以上の階段状にする方が、書き込みエラー率を改善する効果が高くなる。

次に、以上の実施の形態の書き込みパルスの発生回路を説明する。
図５は書き込みパルスを電圧制御により生成する書き込みパルス発生回路３０の構成を示す図である。
この書き込みパルス発生回路３０は、ＣＲ回路３２と、オペアンプを用いた負帰還増幅回路３３で構成される。書き込みパルス発生回路の入力端３０には矩形の書き込みパルスが入力される。入力端３１に入力された矩形のパルス信号は、ＣＲ回路３２によって立ち下がりの時間が２ｎｓ以上の波形とされて負帰還増幅回路３３の非反転入力端子に入力される。負帰還増幅回路３３からは、非反転入力端子に入力された信号と反転入力端子に入力された負帰還信号との差分に応じた信号が書き込みパルスとして出力端３４より出力される。

書き込みパルスを電力制御あるいは電流制御によって生成する場合もＣＲ回路と負帰還増幅回路を用いた同様の構成を採用することができる。

図６は書き込みパルスを電力制御により生成する書き込みパルス発生回路４０の構成を示す図である。ＣＲ回路４２によって立ち下がりの時間が２ｎｓ以上の波形とされて負帰還増幅回路４３の非反転入力端子に入力される構成は図５と同様である。この電力制御による書き込みパルス発生回路４０は負帰還増幅回路４３の出力電圧と出力電流とを乗算する乗算器４５を有し、この乗算器４５の出力を負帰還増幅回路４３の反転入力端子に帰還する。負帰還増幅回路４３からは、非反転入力端子に入力された信号と反転入力端子に負帰還信号とした入力された乗算器４５の出力信号との差分に応じた信号が書き込みパルスとして出力端４４より出力される。

図７は書き込みパルスを電流制御により生成する書き込みパルス発生回路５０の構成を示す図である。ＣＲ回路５２によって立ち下がりの時間が２ｎｓ以上の波形とされて負帰還増幅回路５３の非反転入力端子に入力される構成は図５と同様である。この電流制御による書き込みパルス発生回路５０においては、負帰還増幅回路５３の出力電流に対応する信号が負帰還増幅回路５３の反転入力端子に帰還される。負帰還増幅回路５３からは、非反転入力端子に入力された信号と反転入力端子に負帰還信号とした入力された出力電流に対応する信号との差分に応じた信号が書き込みパルスとして出力端５４より出力される。

図８は書き込みパルスを波形メモリ６１とＤ／Ａ変換回路６２を用いて生成する書き込みパルス発生回路６０の構成を示す図である。波形メモリ６１には、書き込みパルスの波形データが格納されている。書き込みパルスの波形データは、出力レベルを２^Ｎ段階の中から選択できるＮビットを１ワードとして、複数のワードの時系列データで構成される。波形メモリ６１には読み出し用のＮ個のポートが設けられ、これらＮ個のポートはＤ／Ａ変換回路６２のＮ個の入力端とそれぞれ接続されている。Ｄ／Ａ変換回路６２は、波形メモリ６１より書き込みパルスの波形データをＮビットのデータ（１ワード）毎に入力してアナログ信号に変換して書き込みパルスとして出力する。Ｄ／Ａ変換回路６２は、例えばラダー抵抗回路等で構成することが可能である。このような書き込みパルス発生回路を用いることで、高い自由度で書き込みパルスの波形を得ることができ、上記の各実施形態の書き込みパルスを容易かつ高い自由度で得ることができる。

なお、図８の例では、出力レベルを２^３段階の中から決めることができるように、1ワードのビット数Ｎを"３"としたが、本発明はこれに限定されるものではない。

以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。

本発明によると、書き込み時の過渡特性を改善して、書き込みの失敗が少なく、書き込み電流密度の閾値が小さく、高集積化、高速化、および低消費電力化が可能なスピン注入磁化反転型ＭＴＪ素子を実現し、小型、軽量、かつ低価格な不揮発性メモリの実用化に貢献できる。

１…下地層、２…反強磁性層、３ａ…磁化固定層、３ｂ…中間層、３ｃ…磁化基準層、４…トンネル絶縁層、５…記憶層、６…保護層、７…接続プラグ、１０…選択用トランジスタ、１１…半導体基板、１１ａ…ウエル領域、１２…ゲート絶縁膜、１３…ソース電極、１４…ソース領域、１５…ゲート電極、１６…ドレイン領域、１７…ドレイン電極、１８…ビット線、１９…行配線、２０…スピン注入磁化反転ＭＴＪ素子、２１…素子分離構造、３０，４０，５０，６０…書き込みパルス発生回路

Claims (3)

1. 強磁性導体からなり、磁化方向の変化が可能で、情報を磁性体の磁化方向として保持する記憶層と；前記記憶層に対して絶縁層を介して設けられ、強磁性導体からなり、磁化方向が固定され、磁化方向の基準となる磁化基準層と；を少なくとも有し、前記絶縁層を通じて前記記憶層と前記磁化基準層との間に流れる電流によって情報の記録が行われる磁気メモリ素子の記録方法において、
   書き込みパルスの立ち下がり時の書き込みパルス電圧を２ｎｓ以上の時間をかけて低下させ、低下の速度を後ほど高くする
   磁気メモリ素子の記録方法。
2. 前記立ち下がり時の前記書き込みパルス電圧が最大印加電圧の半分になるまでの時間が、パルス立ち下がり時間の半分以上である、請求項１に記載した磁気メモリ素子の記録方法。
3. 前記磁気メモリ素子の反転率が半分になる電圧を反転閾値電圧とし、前記立ち下がり時の前記書き込みパルス電圧が前記反転閾値電圧より小さくなるまでは、前記書き込みパルス電圧の低下速度を、立ち下がり時間内で前記パルス電圧を直線的に減少させるときの電圧の低下速度よりも低く保つ、請求項１に記載した磁気メモリ素子の記録方法。

Images