WO2009121906A1 - Verfahren zur herstellung eines elektrischen bauelements mit mindestens einer dielektrischen schicht und ein elektrisches bauelement mit mindestens einer dielektrischen schicht - Google Patents

Verfahren zur herstellung eines elektrischen bauelements mit mindestens einer dielektrischen schicht und ein elektrisches bauelement mit mindestens einer dielektrischen schicht Download PDF

Info

Publication number
WO2009121906A1
WO2009121906A1 PCT/EP2009/053883 EP2009053883W WO2009121906A1 WO 2009121906 A1 WO2009121906 A1 WO 2009121906A1 EP 2009053883 W EP2009053883 W EP 2009053883W WO 2009121906 A1 WO2009121906 A1 WO 2009121906A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductive layer
method step
metallic
resist
Prior art date
Application number
PCT/EP2009/053883
Other languages
English (en)
French (fr)
Inventor
Werner Ruile
Markus Hauser
Christoph Eggs
Hans-Peter Kirschner
Original Assignee
Epcos Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag filed Critical Epcos Ag
Priority to JP2011502379A priority Critical patent/JP5406274B2/ja
Publication of WO2009121906A1 publication Critical patent/WO2009121906A1/de
Priority to US12/861,184 priority patent/US8756796B2/en
Priority to US14/290,705 priority patent/US9941858B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/0222—Details of interface-acoustic, boundary, pseudo-acoustic or Stonely wave devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/4908—Acoustic transducer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Definitions

  • a method for producing an electrical component with at least one dielectric layer according to claim 1 is specified.
  • the object is achieved by a method for producing an electrical component with a dielectric layer.
  • Further process variants and an electro-acoustic component are the subject of further dependent claims.
  • the method comprises applying a metallic layer to the substrate as process step a), oxidizing the metallic layer to a dielectric layer as process step b), wherein at least a portion of the metallic layer is oxidized through the entire thickness of the layer.
  • the process management of such a process is easier compared to the known processes. On the one hand, it can easily be determined whether the metal layer is oxidized or not, for example by optical testing, on the other hand, the process stops by itself when no material to be oxidized is present.
  • Properties of the dielectric layer thus produced can be controlled by the process parameters of the oxidation process.
  • the process parameters of the oxidation process can be taken.
  • This is particularly advantageous when it comes to the electrical components are components that need to be fine-tuned, such as the trimming of GBAW components, the so far for Example by adjusting the layer thickness, for example, the dielectric layer is made. If one measures the frequency position of the acoustic transducers before the oxidation, then one can calculate what the condition of the dielectric must be in order to find the right frequency position and then set up the corresponding process parameters of the oxidation.
  • the metallic layer is applied by first depositing a relatively thin closed base metallization on the substrate, and then thickening the thin base metallization by means of a galvanic process.
  • An advantage of this variant of the method is that a rather thick metallic layer can be produced cost-effectively with the aid of the galvanic process.
  • the expensive process, such as vapor deposition, is only needed for a very thin starter layer.
  • Another advantage of this method is that the processes proceed at lower temperatures than compared to the conventional deposition methods.
  • the substrate which may comprise, for example, a piezoelectric and / or pyroelectric material, is loaded significantly less, which among other things reduces the risk of breakage.
  • layers can be produced which have a thickness of several micrometers.
  • a material comprising aluminum is preferably used.
  • a material which comprises more than 90% of aluminum, more preferably pure aluminum is used.
  • Materials comprising a high proportion of aluminum or metallic aluminum itself have the advantage that they can both be thickened very well by a galvanic process, as well as can be oxidized well by means of an oxidation process. It is also possible that metallic layers of several micrometers can be completely oxidized. These layers can also be applied to a substrate, such as a wafer or glass. This oxidation process can start here on the free surface and then runs through to the substrate.
  • Another advantage of aluminum is that aluminum or Al2O3 is very well suited for dielectric layers in electrical components, such as a dielectric layer in GBAW devices.
  • Another method variant comprises, as method step A), the provision of a substrate for an electro-acoustic component, as method step B) the application of an electrically conductive layer to the substrate, as process step C) the patterning of the electrically conductive layer, as process step D) the application an electrically non-conductive layer on the structured conductive layer, as process step E) the application of a base metallization on the electrically non-conductive layer, as process step F) the thickening of the base metallization by means of a galvanic process, so that a metallic layer is formed, and as process step G), the oxidation of the metallic layer, so that a dielectric layer is formed.
  • a further processing of the electrically nonconductive layer can follow immediately after process step D). This may include planarization of the layer, but also local variation of the layer thickness for trimming purposes.
  • an electrical component which comprises the layer sequence substrate, structured electrically conductive layer, electrically non-conductive layer, dielectric layer. It is also conceivable that the electrically nonconductive layer comprises a metal oxide which has been produced using an oxidation process.
  • a LiNbO 3 single crystal wafer or a LiTaC 1 single crystal wafer may be used.
  • the application of the electrically conductive layer in process step B) can be carried out, for example, by vapor deposition.
  • a material can be used selected from: Cu, Ag, Au, Pt, Ti or combinations of elements.
  • the structuring of the electrically conductive layer in method step C) can be done for example via a photographic technique in combination with a lift-off technique.
  • SiO 2 or TeO 2 can be used for the electrically non-conductive layer in method step D).
  • the electrically non-conductive layer can be applied, for example, with a sputtering process.
  • the application of the base metallization in process step E) can be carried out, for example, via a vapor deposition process.
  • the base metallization and for the metallic layer, which is produced by means of the galvanic process it is preferable to use a material whose proportion of aluminum is more than 90%.
  • a piezoelectric material is preferably used.
  • Another method variant comprises, as an additional method step H), the application of a resist to subregions of the electrically non-conductive layer. This process step is preferably carried out between process step D) and E).
  • the method step H) makes it possible on the one hand to structure the electrically non-conductive layer, on the other hand, a further layer can be applied to the electrically non-conductive layer, which covers only partial areas.
  • a further process variant comprises, as an additional process step I), the structuring of the electrically non-conductive layer.
  • This process step is preferably carried out after process step G).
  • Process step I) makes it possible, for example, for an average contacting can be made to areas of the now re-exposed electrically conductive layer.
  • the dielectric layer produced in process step G) can serve here as a mask.
  • a further process variant comprises, as an additional process step J), the application of a resist to the surface.
  • This process step J) is preferably carried out after process step G).
  • Process step J) is particularly preferably carried out after process step I). If, for example, areas of the electrically conductive layer have been exposed in method step I), then after the application of the resist, another layer can be applied to partial areas of the surface.
  • Another method variant comprises, as an additional method step K), the application of a contact layer to the surface.
  • This process step K) is preferably carried out after process step J).
  • the resist and the contact layer deposited thereon can now be removed.
  • the contact layer remains on the areas that were not previously covered with the resist.
  • the contact layer may be in electrical contact with the electrically conductive layer, for example, and serve for example for later contacting of the device.
  • Another method variant comprises, as an additional method step M), the deposition of an electrically insulating covering layer on the surface. This can also serve to protect the device, for example against environmental influences in addition to the electrical insulation.
  • the method comprises as an additional method step N) the structuring of the electrically non-conductive layer. This process step is preferably carried out between process steps D) and E). As a result, for example, areas of the structured electrically conductive layer can be exposed again. The fact that the process step N) takes place before the process step F), the base metallization is also applied to the exposed area. These may be, for example, areas of the electrically conductive layer.
  • a further process variant comprises, as an additional process step O), the application of a resist to partial regions of the metallic layer.
  • This process step is preferably carried out between process steps F) and G).
  • the metallic layer can now be etched. This can be done for example via a wet-chemical etching. As a result, the metallic layer can be structured. If the method step P) before the method step G), the layer is patterned before it is oxidized.
  • Another method variant comprises, as an additional method step Q), the application of an oxidation resist to the metallic layer.
  • This process step is preferably carried out after process step F).
  • the metallic layer can now be selectively oxidized.
  • selective oxidation in the context of this invention, it is meant that portions of the metallic layer which have been previously protected by an oxidation resist, for example, are not oxidized, whereas other non-protected areas completely oxidized.
  • complete oxidation is meant, in the context of this invention, that a layer is oxidized in its entire thickness.
  • This variant of the method makes it possible to generate a layer which comprises both oxidized and metallic regions.
  • the metallic areas may be used later for purposes of electrical conduction, for example.
  • a further process variant comprises, after process step R), the following process steps: removing the oxidation resist, applying a resist, depositing a contact layer on the surface, removing the resist with the contact layer deposited thereon, and applying an electrically insulating cover layer on the surface.
  • a further process variant comprises, after process step R), the following process steps: the removal of the oxidation resist and the application of a contact layer to the region exposed by the removal of the oxidation resist.
  • the component can now, for example, be connected to a circuit board via the contact layer ("flip-chip"), but there is also the possibility that the component is now connected to a further component in which electrically conductive electrodes are also removed by removing the oxidation resist Areas were uncovered ("stacking").
  • part of the surface of the substrate can be removed after method step G).
  • the surface is removed, which is opposite to the surface, which has been coated with the electrically conductive layer. This allows the thickness of the substrate to be adjusted to a desired value.
  • the thickness of the substrate may be set, for example, to the same thickness as that of the dielectric layer.
  • an electroacoustic component with a dielectric layer is also specified.
  • Such an electroacoustic component can be produced, for example, by one of the methods described above.
  • the component may, for example, be a component which operates with guided bulk acoustic waves (GBAW component).
  • the electrically conductive layer may include one of the following elements: Cu, Ag, Au, Pt, Ti.
  • the substrate of the electroacoustic device may comprise, for example, LiNbO 3 or LiTaO 3.
  • the electrically non-conductive layer of the device may comprise, for example, SiO 2 or TeO 2.
  • a layer of the electroacoustic device may include regions comprising Al 2 O 3. However, this layer can also have areas which comprise metallic Al. These metallic AI areas can for example, in electrical contact with the electrically conductive layer. Thus, a layer of the component in partial areas may comprise the metallic layer and in other partial areas the dielectric layer.
  • FIGS. 1 a to 1 g show schematic representations of an electrical component in various process stages
  • FIG. 1a to 3c are schematic representations of various components
  • Figure 4 is a schematic representation of an embodiment of the electrical component
  • Figure 5 is a schematic representation of another embodiment of the electrical component.
  • FIG. 1 shows a schematic illustration of an embodiment of the electrical component.
  • This component comprises a substrate 1, arranged thereon a structured electrically conductive layer 2 and arranged thereon an electrically non-conductive layer 3.
  • Such an electrical component is obtained, for example, via the method steps: providing an electrical Substrate 1, the application of an electrically conductive layer 2 on the substrate, the structuring of the electrically conductive layer 2, as well as the application of an electrically non-conductive layer 3 on the structured conductive layer 2.
  • the electrically conductive layer 2 may in this case be structured to form an electroacoustic transducer.
  • the transducer may, for example, comprise comb-like electrodes which engage each other.
  • each electrode can, for example, have electrode fingers which are realized as strip-shaped structures of the electrically conductive layer and which extend perpendicular to the wave propagation direction.
  • the electrically conductive layer 2 may further include, for example, acoustic reflectors.
  • each reflector for example, have at least one strip.
  • the width of the strip is preferably about 1/4 wavelength.
  • the distance between the stripes may also be 1/4 wavelength.
  • the transducer may be formed to be suitable for both non-directional and bidirectional radiation of an acoustic wave.
  • the materials are preferably chosen so that the propagation velocity of an acoustic wave in the electrically non-conductive layer 3 is smaller than in the adjacent layers.
  • FIG. 1 b shows an embodiment of the electrical component which could emerge from the component shown in FIG. 1 a in that a resist 4 is applied to partial regions of the electrically nonconductive layer 3.
  • FIG. 1c shows the schematic representation of an embodiment of the electrical component which could emerge from a component which is illustrated in FIG. In order to arrive at the component shown in FIG. 1c, a further method step can be carried out, the application of a base metallization 5.
  • the embodiment of the electrical component shown schematically in FIG. 1 d could emerge, for example, from the component shown in FIG. 1 c.
  • the resist 4 with the base metallization 5 deposited thereon can be removed again in a method step.
  • the base metallization can be thickened with the aid of, for example, a galvanic process to form a thick metal layer. This could result in the metallic layer 6.
  • the figure Ie shows the schematic representation of an embodiment of the electrical component, which could originate, for example, from the device which is shown in Figure Id.
  • the metallic layer 6 can be oxidized to the dielectric layer.
  • the electrically non-conductive layer 3 can now be patterned by means of an etching process.
  • the etching is shown schematically in Figure Ie by arrows.
  • a possible etching method would be, for example, the reactive-ion etching.
  • the dielectric layer 7 may serve as a mask in the etching process.
  • partial areas of the structured electrically conductive layer 2 can be exposed by the etching process.
  • an embodiment of the electrical component is shown schematically, which could, for example, emerge from the component shown in FIG.
  • a resist 4 can be applied to a portion of the dielectric layer 7.
  • a contact layer 9 can be applied to the surface of the component. This can serve for later electrical contacting of the device.
  • FIG. 1 g is schematically an embodiment of a
  • the resist layer 4 can be removed with the contact layer deposited thereon.
  • an electrically insulating cover layer 10 can be applied to the component.
  • FIG. 2 a shows schematically an embodiment of the electrical component which could be produced, for example, from a component as shown in FIG. 1 a.
  • the electrically non-conductive layer 3 can be structured.
  • a base metallization 5 can then be applied to the structured surface.
  • FIG. 2b schematically shows an embodiment of the electrical component which could emerge from a component, as shown in FIG. 2a.
  • the basic metallization 5 shown in FIG. 2a can be thickened to form a metallic layer 6. This can be done for example by means of a galvanic process.
  • the embodiment of the electrical component shown schematically in FIG. 2 c can emerge, for example, from the component shown in FIG. 2 b by applying a resist 4 to a portion of the metallic layer 6.
  • the embodiment of the electrical component shown schematically in FIG. 2 d can emerge, for example, from the electrical component illustrated in FIG. 2 c, by etching the metallic layer 6 and subsequently removing the resist 4.
  • the embodiment of the electrical component shown schematically in FIG. 2e can emerge, for example, from the electrical component illustrated in FIG. 2d by applying an oxidation resist 11 to a partial region of the metallic layer 6.
  • the embodiment of the electrical component shown schematically in FIG. 2f may, for example, emerge from an electrical component, as shown in FIG. 2e.
  • the metallic layer 6 is selectively oxidized. This means that the partial regions which are not protected, for example, by an oxidation resist, are completely oxidized, whereas the partial regions, which are protected, for example, by an oxidation resist, remain as metallic regions.
  • a layer of the component may comprise the metallic layer 6 in partial regions and the dielectric layer 7 in other partial regions.
  • the embodiment of the electrical component shown schematically in FIG. 2g can be made, for example, from the embodiment shown in FIG 2f shown component emerge by the oxidation tion 11 is removed.
  • the galvanically thickened, thick metallic layer present before the oxidation does not have to be already structured, as in FIG. 2g, but can look like in FIG. 2b.
  • the then continuous metallic layer 6 can then be selectively oxidized as described in FIG. 2f.
  • the embodiment of the electrical component shown schematically in FIG. 2h can for example emerge from the electrical component shown in FIG. 2g, in that a resist 4 is applied to partial areas of the surface of the electrical component in a first method step, and in a further method step to the surface of the electrical component, a contact layer 9 is deposited.
  • the embodiment of the electrical component shown schematically in FIG. 2i can emerge, for example, from the electrical component shown in FIG. 2h.
  • the resist 4 and the contact layer 9 deposited on the resist would be removed.
  • an electrically insulating cover layer 10 is applied to a portion of the surface of the electrical component.
  • the embodiment of the electrical component shown schematically in FIG. 3 a may originate, for example, from the electrical component illustrated in FIG. 2 g by depositing a contact layer 9 on the exposed surface of the metallic layer 6.
  • the embodiment of the electrical component shown schematically in FIG. 3 b can emerge, for example, from the electrical component schematically illustrated in FIG. 3 a.
  • the electrical component shown in Figure 3a is applied to a circuit board 12.
  • the contact layer 9 is in electrically conductive contact with the conductor tracks 13 of the board 12.
  • FIG. 4 shows the schematic illustration of an embodiment of an electrical component.
  • This comprises a substrate 1, on the edge regions of which contact layers 9 are deposited for electrical contacting.
  • the component comprises two passivation layers 8.
  • the passivation layer 8 may include, for example, SisN 4 .
  • a layer is arranged with a sequence of metallic layers 6 and dielectric layers 7. Coils of this kind can be defined by means of such a sequence of correspondingly structured layers.
  • One of the metallic layers 6 can in this case with the one contact layer. 9 be electrically conductively connected, another metallic layer 6 with a different contact layer. 9
  • FIG. 5 shows the schematic representation of an embodiment of an electrical component, which could emerge for example by the combination of two similar components.
  • the one component was turned and joined together with the corresponding surfaces with the first component.
  • the resulting device comprises a substrate 1, on which two structured electrically conductive layers 2 are present. On the electrically conductive layers 2, an electrically non-conductive layer 3 is applied. Subregions of the two electrically conductive layers 2 are connected to one another via a contact layer 9. On the electrically non-conductive layer 3 is a dielectric layer 7. The electrical component is provided with an electrically insulating cover layer 10.
  • the base metallization 5 is structured before the layer is thickened.
  • the base metallization 5 can be removed here in some areas. This has the advantage that no or only a thinner thickened metallic layer 6 is formed at these locations. This in turn has the advantage that it is not necessary to structure the thick metallic layer 6.
  • contact holes can be provided in a simple manner, or the metallic layer 6 and the dielectric layer 7 resulting therefrom can not even be generated at locations where separation is to take place later.
  • Another advantage that this procedure offers is that due to the missing, continuous, thick metallic layer 6 leads to less tension.
  • the structuring of the base metallization 5 can also take place with non-high-resolution methods, such as contact exposure.
  • a variant of the method is also conceivable in which a first base metallization 5 is applied, which is then thickened to a metallic layer 6, for example by means of a galvanic process. Then a second base metallization 5 is applied, which is then thickened to a metallic layer 6, for example by means of a galvanic process. Then a second base metallization 5 is applied, which is then thickened to a metallic layer 6, for example by means of a galvanic process. Then a second
  • both metallic layers 6 can be oxidized in one process step.
  • a variant of the method is conceivable in which only a first metallic layer 6 is generated via a thickening process, which is then oxidized on the first oxidized layer, a second metallic layer 6 is generated and this is then also oxidized in a second oxidation step.
  • the layer thickness of the dielectric layer is preferably thicker than half the wavelength of the bulk acoustic wave in the case of electronic components which work with bulk acoustic waves. In some embodiments, it is preferably also thicker than the wavelength. With the methods described above, for example, dielectric layers 7 can be produced in a layer thickness of 1 to 30 ⁇ m.
  • the dielectric layer 7 produced according to one of the methods described above is suitable, for example, for use in high-frequency technology.
  • the processes are suitable, for example, for the production of GBAW building components. th, capacitors, coils, resistors or lines.
  • GBAW building components th, capacitors, coils, resistors or lines.
  • switches semiconductor components or also components which operate with surface waves.
  • the waveguiding can take place via the layer sequence / the layer system.
  • the layer formation processes during the thickening of the base metallization 5 can be influenced or controlled by different factors.
  • a galvanic process here are, for example, the current density, the voltage, the choice of the electrolyte, the electrolyte concentration and the temperature to call.
  • the formation of the layer thickness can be directly related to the duration of the treatment.
  • the oxidation of, for example, aluminum can be carried out in different ways. Here are, for example, the immersion in a bath for galvanic oxidation, the passage of such a bath, purely chemical oxidation or plasma-assisted oxidation process to call.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Verfahren zur Herstellung eines elektroakustichen Bauelements, umfassend die Verfahrenschritte das Bereitstellen eines Substrates für ein elektroakustisches Bauelement, das Aufbringen einer elektrisch leitfähigen Schicht auf das Substrat, das Strukturieren der elektrisch leitfähigen Schicht, das Aufbringen einer elektrisch nicht leitenden Schicht auf die strukturierte leitfähige Schicht, das Aufbringen einer Grundmetallisierung auf die elektrisch nicht leitende Schicht, das Aufdicken der Grundmetallisierung mittels eines galvanischen Verfahrens, so dass eine metallische Schicht entsteht, und das Oxidieren der metallischen Schicht, so dass eine dielektrische Schicht entsteht.

Description

Beschreibung
Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
Es wird ein Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht nach dem Anspruch 1 angegeben.
Es ist ein weit verbreitetes Problem, kostengünstig eine dicke dielektrische Schicht von beispielsweise über 1 μm auf einer Substratoberfläche zu erzeugen. Solche Schichten werden bisher auf Substraten durch beispielsweise Aufdampfprozesse oder Sputterprozesse erzeugt. Diese beiden Prozesse sind aber mit den Abscheideraten begrenzt. Das Substrat, welches beispielsweise ein Wafer sein kann, ist somit eine sehr lange Zeit in der Prozesskammer, was den Prozess sehr teuer macht. Dieses Problem tritt beispielsweise bei der Fertigung von elektroakustischen Bauteilen, wie beispielsweise Bauteilen auf, welche mit geführten Volumenwellen arbeiten (GBAW - „guided bulk acoustic waves") .
Eine Aufgabe der Erfindung besteht darin, ein Verfahren bereitzustellen, mit welchem bei der Herstellung eines elektrischen Bauelements kostengünstig dicke dielektrische Schichten auf einem Substrat aufgebracht werden können.
Die Aufgabe wird durch ein Verfahren zur Herstellung eines elektrischen Bauelements mit einer dielektrischen Schicht gelöst. Weitere Verfahrensvarianten sowie ein elektroakustisches Bauelement sind Gegenstand weiterer abhängiger Patentansprüche. Bei einer Verfahrensvariante zur Herstellung eines elektrischen Bauelements mit einer dielektrischen Schicht auf einem Substrat umfasst das Verfahren das Aufbringen einer metallischen Schicht auf das Substrat als Verfahrensschritt a) , das Oxidieren der metallischen Schicht zu einer dielektrischen Schicht als Verfahrensschritt b) , wobei zumindest ein Teilbereich der metallischen Schicht über die gesamte Dicke der Schicht durchoxidiert wird.
Dieses Verfahren stellt eine schnelle und kostengünstige
Alternative zu den bekannten Verfahren wie Aufdampfen oder Sputtern von dielektrischen Schichten dar. Beim erfindungsgemäßen Verfahren können viele Substrate gleichzeitig in einer Anlage prozessiert werden (so genannter Batch-Prozess) . Eine für ein solches Verfahren geeignete Anlage benötigt auch keine Vakuumvorrichtung.
Auch die Prozessführung eines solchen Prozesses gestaltet sich einfacher gegenüber den bekannten Prozessen. Einerseits kann leicht festgestellt werden, ob die Metallschicht durchoxidiert ist oder nicht, beispielsweise durch optische Prüfung, andererseits stoppt der Prozess von selbst, wenn kein zu oxidierendes Material mehr vorhanden ist.
Ein weiterer Vorteil dieses Verfahrens ist, dass die
Eigenschaften der so erzeugten dielektrischen Schicht durch die Prozessparameter des Oxidationsprozesses gesteuert werden können. Somit kann auch noch nach dem Aufbringen der metallischen Schicht Einfluss auf die Eigenschaften der Schicht genommen werden. Dies ist besonders dann von Vorteil, wenn es sich bei den elektrischen Bauelementen um Bauelemente handelt, welche feinjustiert werden müssen, wie beispielsweise das Trimmen von GBAW-Bauelementen, das bisher zum Beispiel durch entsprechende Einstellung der Schichtdicke z.B. der dielektrischen Schicht vorgenommen wird. Misst man die Frequenzlage der akustischen Wandler noch vor der Oxidation, so kann man berechnen, wie die Beschaffenheit des Dielektrikums sein muss, um die richtige Frequenzlage zu treffen und danach die entsprechenden Prozessparameter der Oxidation einrichten.
In einer weiteren Verfahrensvariante wird die metallische Schicht dadurch aufgebracht, dass zuerst eine relativ dünne geschlossene Grundmetallisierung auf dem Substrat abgeschieden wird, und anschließend mit Hilfe eines galvanischen Verfahrens die dünne Grundmetallisierung aufgedickt wird.
Ein Vorteil dieser Verfahrensvariante ist, dass mit Hilfe des galvanischen Verfahrens kostengünstig eine recht dicke metallische Schicht erzeugt werden kann. Das aufwendige Verfahren wie beispielsweise Aufdampfen wird nur für eine sehr dünne Startschicht benötigt. Ein weiterer Vorteil dieses Verfahrens ist, dass die Prozesse bei niedrigeren Temperaturen ablaufen als im Vergleich zu den konventionellen Abscheideverfahren. Dadurch wird das Substrat, welches beispielsweise ein piezoelektrisches und/oder pyroelek- trisches Material umfassen kann, deutlich weniger belastet, wodurch unter anderem die Bruchgefahr herabgesetzt wird. Mit Hilfe dieses Verfahrens können Schichten erzeugt werden, welche eine Dicke von mehreren Mikrometern aufweisen.
Für die metallische Schicht wird vorzugsweise ein Material verwendet, welches Aluminium umfasst. Vorzugsweise wird ein Material verwendet, welches ein Anteil von über 90 % an Aluminium umfasst, besonders bevorzugt wird reines Aluminium verwendet . Materialien, die einen hohen Anteil an Aluminium umfassen beziehungsweise metallisches Aluminium selbst, haben den Vorteil, dass sie sowohl sehr gut über ein galvanisches Verfahren aufgedickt werden können, wie auch mit Hilfe eines Oxidationsprozesses gut oxidiert werden können. Hierbei ist es auch möglich, dass metallische Schichten von mehreren Mikrometern ganz durchoxidiert werden können. Diese Schichten können hierbei auch auf einem Substrat, wie beispielsweise einem Wafer oder Glas, aufgebracht sein. Dieser Oxidations- prozess kann hierbei an der freien Oberfläche starten und läuft dann durch bis zum Substrat. Ein weiterer Vorteil von Aluminium ist, dass sich Aluminium beziehungsweise AI2O3 sehr gut für dielektrische Schichten in elektrischen Bauelementen eignet, wie beispielsweise als dielektrische Schicht in GBAW- Bauelementen. Ein Grund dafür ist die hohe Ausbreitungsgeschwindigkeit der akustischen Welle in AI2O3, die eine vertikale Wellenleitstruktur ermöglicht. Ein weiterer Grund ist die hohe Wärmeleitfähigkeit von AI2O3, die dazu führt, dass dissipativ erzeugte Wärme gut abgeführt werden kann und damit eine lokale Erwärmung weitgehend vermieden werden kann.
Eine weitere Verfahrensvariante umfasst als Verfahrensschritt A) das Bereitstellen eines Substrates für ein elektro- akustisches Bauelement, als Verfahrensschritt B) das Aufbringen einer elektrisch leitfähigen Schicht auf das Substrat, als Verfahrensschritt C) das Strukturieren der elektrisch leitfähigen Schicht, als Verfahrensschritt D) das Aufbringen einer elektrisch nicht leitenden Schicht auf die strukturierte leitfähige Schicht, als Verfahrensschritt E) das Aufbringen einer Grundmetallisierung auf die elektrisch nicht-leitende Schicht, als Verfahrensschritt F) das Aufdicken der Grundmetallisierung mittels eines galvanischen Verfahrens, so dass eine metallische Schicht entsteht, und als Verfahrensschritt G) das Oxidieren der metallischen Schicht, so dass eine dielektrische Schicht entsteht. In einer weiteren Variante kann sich unmittelbar an Verfahrensschritt D) noch eine Nachbearbeitung der elektrisch nicht leitfähigen Schicht anschließen. Diese kann das Plana- risieren der Schicht, aber auch eine lokale Veränderung der Schichtdicke für Trimmzwecke umfassen.
Unter Anwendung des Verfahrens mit seinen Verfahrensschritten A) bis G) kann somit ein elektrisches Bauelement erzeugt werden, welches die Schichtenfolge Substrat, strukturierte elektrisch leitfähige Schicht, elektrisch nicht leitende Schicht, dielektrische Schicht umfasst. Hierbei ist es auch denkbar, dass die elektrisch nicht leitende Schicht ein Metalloxid umfasst, welches unter Einsatz eines Oxidations- prozesses erzeugt wurde.
Für das Substrat im Verfahrensschritt A) kann beispielsweise ein LiNbθ3-Einkristallwafer oder ein LiTaC^-Einkristallwafer verwendet werden.
Das Aufbringen der elektrisch leitfähigen Schicht im Verfahrensschritt B) kann beispielsweise über Aufdampfen erfolgen. Hierfür kann beispielsweise ein Material verwendet werden ausgewählt aus: Cu, Ag, Au, Pt, Ti oder Kombinationen der Elemente .
Das Strukturieren der elektrisch leitfähigen Schicht im Verfahrensschritt C) kann beispielsweise über eine Fototechnik in Kombination mit einer Lift-Off-Technik geschehen . Für die elektrisch nicht-leitende Schicht im Verfahrensschritt D) können beispielsweise Siθ2 oder Teθ2 verwendet werden. Die elektrisch nicht leitende Schicht kann beispielsweise mit einem Sputterprozess aufgebracht werden.
Das Aufbringen der Grundmetallisierung im Verfahrensschritt E) kann beispielsweise über einen Aufdampfprozess erfolgen.
Für die Grundmetallisierung und für die metallische Schicht, welche mittels des galvanischen Verfahrens erzeugt wird, wird vorzugsweise ein Material verwendet, dessen Anteil an Aluminium über 90 % liegt.
Für das Substrat im Verfahrensschritt A) wird vorzugsweise ein piezoelektrisches Material verwendet.
Eine weitere Verfahrensvariante umfasst als einen zusätzlichen Verfahrensschritt H) das Aufbringen eines Resists auf Teilbereiche der elektrisch nicht leitenden Schicht. Dieser Verfahrensschritt erfolgt vorzugsweise zwischen den Verfahrensschritt D) und E) .
Der Verfahrensschritt H) ermöglicht es einerseits die elektrisch nicht leitende Schicht zu strukturieren, andererseits kann eine weitere Schicht auf die elektrisch nicht leitende Schicht aufgebracht werden, die aber nur Teilbereiche bedeckt .
Eine weitere Verfahrensvariante umfasst als einen zusätz- liehen Verfahrensschritt I) das Strukturieren der elektrisch nicht leitenden Schicht. Dieser Verfahrensschritt erfolgt vorzugsweise nach dem Verfahrensschritt G) . Der Verfahrensschritt I) ermöglicht es beispielsweise, dass eine Durch- kontaktierung zu Bereichen der jetzt wieder freigelegten elektrisch leitfähigen Schicht vorgenommen werden kann. Die im Verfahrensschritt G) erzeugte dielektrische Schicht kann hierbei als Maske dienen.
Eine weitere Verfahrensvariante umfasst als einen zusätzlichen Verfahrensschritt J) das Aufbringen eines Resists auf die Oberfläche. Dieser Verfahrensschritt J) erfolgt vorzugsweise nach dem Verfahrensschritt G) . Der Verfahrensschritt J) erfolgt besonders bevorzugt nach dem Verfahrensschritt I). Wurden im Verfahrensschritt I) beispielsweise Bereiche der elektrisch leitenden Schicht freigelegt, so kann nach dem Aufbringen des Resists das Aufbringen einer weiteren Schicht auf Teilbereiche der Oberfläche erfolgen.
Eine weitere Verfahrensvariante umfasst als einen zusätzlichen Verfahrensschritt K) das Aufbringen einer Kontaktschicht auf die Oberfläche. Dieser Verfahrensschritt K) erfolgt vorzugsweise nach dem Verfahrensschritt J) . In einem weiteren Verfahrensschritt L) kann nun der Resist und die darauf abgeschiedene Kontaktschicht entfernt werden. Zurück bleibt die Kontaktschicht auf den Bereichen, welche zuvor nicht mit dem Resist bedeckt wurden. Die Kontaktschicht kann beispielsweise im elektrischen Kontakt mit der elektrisch leitenden Schicht stehen, und beispielsweise zur späteren Kontaktierung des Bauelements dienen.
Eine weitere Verfahrensvariante umfasst als einen zusätzlichen Verfahrensschritt M) das Abscheiden einer elektrisch isolierenden Deckschicht auf der Oberfläche. Diese kann neben der elektrischen Isolierung des Weiteren auch zum Schutz des Bauelements beispielsweise gegen Umwelteinflüsse dienen. In einer weiteren Verfahrensvariante umfasst das Verfahren als einen zusätzlichen Verfahrensschritt N) das Strukturieren der elektrisch nicht-leitenden Schicht. Dieser Verfahrensschritt erfolgt vorzugsweise zwischen den Verfahrensschritten D) und E) . Hierdurch können beispielsweise Bereiche der strukturierten elektrisch leitfähigen Schicht wieder freigelegt werden. Dadurch, dass der Verfahrensschritt N) vor dem Verfahrensschritt F) erfolgt, wird die Grundmetallisierung auch auf die freigelegten Bereich aufgetragen. Hierbei kann es sich beispielsweise um Bereiche der elektrisch leitenden Schicht handeln.
Eine weitere Verfahrensvariante umfasst als einen zusätzlichen Verfahrensschritt O) das Aufbringen eines Resists auf Teilbereiche der metallischen Schicht. Dieser Verfahrensschritt erfolgt vorzugsweise zwischen den Verfahrensschritten F) und G) . In einem weiteren Verfahrensschritt P) kann die metallische Schicht nun geätzt werden. Dies kann beispielsweise über ein nasschemisches Ätzen erfolgen. Hierdurch kann die metallische Schicht strukturiert werden. Erfolgt der Verfahrensschritt P) vor dem Verfahrensschritt G) wird die Schicht strukturiert, bevor sie oxidiert wird.
Eine weitere Verfahrensvariante umfasst als einen zusätz- liehen Verfahrensschritt Q) das Aufbringen eines Oxidations- resists auf die metallische Schicht. Dieser Verfahrensschritt erfolgt vorzugsweise nach dem Verfahrensschritt F) . In einem weiteren Verfahrensschritt R) kann nun die metallische Schicht selektiv oxidiert werden. Unter selektiver Oxidation ist in Zusammenhang mit dieser Erfindung zu verstehen, dass Teilbereiche der metallischen Schicht, welche beispielsweise zuvor durch einen Oxidationsresist geschützt wurden, nicht oxidiert werden, wohingegen andere nicht geschützte Bereiche vollständig oxidiert werden. Unter vollständiger Oxidation ist in Zusammenhang mit dieser Erfindung zu verstehen, dass eine Schicht in ihrer gesamten Dicke oxidiert wird. Diese Verfahrensvariante ermöglicht es, eine Schicht zu generieren, die sowohl oxidierte wie auch metallische Bereiche umfasst. Die metallischen Bereiche können beispielsweise später zur Zwecken der elektrischen Leitung verwendet werden.
Eine weitere Verfahrensvariante umfasst nach dem Verfahrens- schritt R) die folgenden Verfahrensschritte: Das Entfernen des Oxidationsresists, das Aufbringen eines Resists, das Abscheiden einer Kontaktschicht auf der Oberfläche, das Entfernen des Resists mit der darauf abgeschiedenen Kontaktschicht, sowie das Aufbringen einer elektrisch isolierenden Deckschicht auf der Oberfläche. Durch die Abfolge dieser Verfahrensschritte kann ein fertiges Bauelement erzeugt werden, welches die Schichtfolgen Substrat, strukturierte elektrisch leitende Schicht, elektrisch nicht leitende Schicht, dielektrische Schicht und elektrisch isolierende Deckschicht umfasst, sowie über die nötigen elektrischen
Kontakte in Form der entsprechenden Kontaktschichten verfügt.
Eine weitere Verfahrensvariante umfasst nach dem Verfahrensschritt R) die folgenden Verfahrensschritte: das Entfernen des Oxidationsresists und das Aufbringen einer Kontaktschicht auf den durch das Entfernen des Oxidationsresists freigelegten Bereich. Das Bauelement kann jetzt beispielsweise über die Kontaktschicht mit einer Platine verbunden werden („Flip- Chip") . Es besteht aber auch die Möglichkeit, dass das Bau- element jetzt mit einem weiteren Bauelement verbunden wird, bei dem ebenfalls durch Entfernen des Oxidationsresists elektrisch leitende Bereiche freigelegt wurden („Stacking") . In einer weiteren Verfahrensvariante kann ein Teil der Oberfläche des Substrates nach dem Verfahrensschritt G) abgetragen werden. Hierbei wird die Oberfläche abgetragen, welche der Oberfläche gegenüberliegt, welche mit der elek- trisch leitfähigen Schicht beschichtet wurde. Hierdurch kann die Dicke des Substrats auf einen gewünschten Wert angepasst werden. Die Dicke des Substrats kann beispielsweise auf die gleiche Dicke wie die der dielektrischen Schicht eingestellt werden .
Neben dem Verfahren zur Herstellung eines elektrischen Bauelements mit einer dielektrischen Schicht wird auch ein elektroakustisches Bauelement mit einer dielektrischen Schicht angegeben.
Ein solches elektroakustisches Bauelement kann beispielsweise nach einem der oben beschriebenen Verfahren hergestellt werden .
Bei dem Bauelement kann es sich beispielsweise um ein Bauelement handeln, welches mit geführten akustischen Volumenwellen arbeitet (GBAW-Bauelement) . Bei einem solchen Bauelement kann beispielsweise die elektrisch leitfähige Schicht eines der folgenden Elemente umfassen: Cu, Ag, Au, Pt, Ti. Das Substrat des elektroakustischen Bauelements kann beispielsweise LiNbθ3 oder LiTaθ3 umfassen. Die elektrische nicht leitende Schicht des Bauelements kann beispielsweise Siθ2 oder Teθ2 umfassen.
Eine Schicht des elektroakustischen Bauelements kann beispielsweise Bereiche aufweisen, welche AI2O3 umfassen. Diese Schicht kann aber auch Bereiche aufweisen, welche metallisches Al umfassen. Diese metallischen AI-Bereiche können beispielsweise in elektrischem Kontakt zu der elektrisch leitfähigen Schicht stehen. Somit kann eine Schicht des Bauelements in Teilbereichen die metallische Schicht sowie in anderen Teilbereichen die dielektrische Schicht umfassen.
Im Folgenden sollen bestimmte Ausführungsformen der Erfindung anhand von Figuren näher erläutert werden:
Es zeigen:
Figur Ia bis Ig schematische Darstellungen eines elektrischen Bauelements in verschiedenen Verfahrensstufen,
Figur 2a bis 2i schematische Darstellungen eines weiteren elektrischen Bauelements in verschiedenen
Verfahrensstufen,
Figur 3a bis 3c schematische Darstellungen verschiedener
Ausführungsvarianten des elektrischen Bauelements,
Figur 4 eine schematische Darstellung einer Ausführungsform des elektrischen Bauelements, und
Figur 5 eine schematische Darstellung einer weiteren Ausführungsform des elektrischen Bauelements.
Die Figur 1 zeigt eine schematische Darstellung einer Ausführungsform des elektrischen Bauelements. Dieses Bauelement umfasst ein Substrat 1, darauf angeordnet eine strukturierte elektrische leitfähige Schicht 2 sowie darauf angeordnet eine elektrisch nicht leitende Schicht 3. Ein solches elektrisches Bauelement erhält man beispielsweise über die Verfahrensschritte: Bereitstellen eines elektrischen Substrates 1, das Aufbringen einer elektrisch leitfähigen Schicht 2 auf das Substrat, das Strukturieren der elektrisch leitfähigen Schicht 2, sowie das Aufbringen einer elektrischen nicht leitenden Schicht 3 auf die strukturierte leit- fähige Schicht 2.
Die elektrisch leitfähige Schicht 2 kann hierbei zu einem elektroakustischen Wandler strukturiert sein. Der Wandler kann beispielsweise kammartige Elektroden aufweisen, die ineinander greifen. Jede Elektrode kann hierbei beispielsweise Elektrodenfinger aufweisen, die als streifenförmige Strukturen der elektrisch leitfähigen Schicht realisiert sind und die sich senkrecht zur Wellenausbreitungsrichtung erstrecken. Die elektrisch leitfähige Schicht 2 kann des Weiteren beispielsweise akustische Reflektoren aufweisen.
Hierbei kann jeder Reflektor beispielsweise mindestens einen Streifen aufweisen. Die Breite des Streifens beträgt vorzugsweise cirka 1/4 Wellenlänge. Bei mehreren Streifen kann der Abstand zwischen den Streifen ebenfalls 1/4 Wellenlänge betragen. Der Wandler kann so ausgeformt sein, dass er zur undirektionalen wie zu einer bidirektionalen Abstrahlung einer akustischen Welle geeignet ist. Die Materialien sind vorzugsweise so gewählt, dass die Ausbreitungsgeschwindigkeit einer akustischen Welle in der elektrisch nicht leitenden Schicht 3 kleiner ist als in den angrenzenden Schichten.
Die Figur Ib zeigt ein Ausführungsform des elektrischen Bauelements, welches aus dem Bauelement, welches in Figur Ia dargestellt ist, dadurch hervorgehen könnte, dass auf Teil- bereiche der elektrisch nicht leitenden Schicht 3 ein Resist 4 aufgebracht wird. Die Figur Ic zeigt die schematische Darstellung einer Ausführungsform des elektrischen Bauelements, welches aus einem Bauelement hervorgehen könnte, welches in der Figur Ib dargestellt ist. Um zu dem in Figur Ic dargestellten Bauele- ment zu kommen, kann noch ein weiterer Verfahrensschritt erfolgen, das Aufbringen einer Grundmetallisierung 5.
Die in Figur Id schematisch dargestellte Ausführungsform des elektrischen Bauelements könnte beispielsweise aus dem in Figur Ic dargestellten Bauelement hervorgehen. Hierzu kann in einem Verfahrensschritt der Resist 4 mit der darauf abgeschiedenen Grundmetallisierung 5 wieder entfernt werden. Des Weiteren kann die Grundmetallisierung mit Hilfe beispielsweise eines galvanischen Verfahrens zu einer dicken Metall- schicht aufgedickt werden. Hieraus könnte die metallische Schicht 6 resultieren.
Die Figur Ie zeigt die schematische Darstellung einer Ausführungsform des elektrischen Bauelements, welches beispielsweise aus dem Bauelement, welches in Figur Id dargestellt ist, hervorgehen könnte. Hierzu kann die metallische Schicht 6 zu der dielektrischen Schicht oxidiert werden. In einem weiteren Verfahrensschritt kann jetzt die elektrisch nicht leitende Schicht 3 mit Hilfe eines Ätzver- fahrens strukturiert werden. Das Ätzen ist in Figur Ie schematisch durch Pfeile dargestellt. Ein mögliches Ätzverfahren wäre beispielsweise das reactive-ion-etching. Die dielektrische Schicht 7 kann bei dem Ätzprozess als Maske dienen. Durch den Ätzprozess können beispielsweise Teil- bereiche der strukturierten elektrische leitfähigen Schicht 2 freigelegt werden. In Figur If ist ein Ausführungsform des elektrisches Bauelement schematisch dargestellt, welches beispielsweise aus dem in Figur Ie dargestellten Bauelement hervorgehen könnte. Hierzu kann auf einem Teilbereich der dielektrischen Schicht 7 ein Resist 4 aufgetragen werden. Anschließend kann auf der Oberfläche des Bauelements eine Kontaktschicht 9 aufgetragen werden. Diese kann zur späteren elektrischen Kontaktierung des Bauelements dienen.
In Figur Ig ist schematisch eine Ausführungsform eines
Bauelements dargestellt, welches beispielsweise aus dem in Figur If dargestellten Bauelement hervorgehen könnte. Hierzu kann die Resistschicht 4 mit der darauf abgeschiedenen Kontaktschicht entfernt werden. In einem weiteren Verfahrens- schritt kann auf dem Bauelement eine elektrisch isolierende Deckschicht 10 aufgebracht werden.
In Figur 2a ist schematisch eine Ausführungsform des elektrischen Bauelements dargestellt, welches beispielsweise aus einem Bauelement wie es in Figur Ia dargestellt ist, hervorgehen könnte. Hierzu kann die elektrisch nicht leitende Schicht 3 strukturiert werden. In einem weiteren Verfahrensschritt kann dann auf die strukturierte Oberfläche eine Grundmetallisierung 5 aufgebracht werden.
In Figur 2b ist eine Ausführungsform des elektrischen Bauelements schematisch dargestellt, welches aus einem Bauelement hervorgehen könnte, wie es in Figur 2a dargestellt ist. Hierzu kann die in Figur 2a dargestellte Grundmetalli- sierung 5 zu einer metallischen Schicht 6 aufgedickt werden. Dies kann beispielsweise mit Hilfe eines galvanischen Verfahrens geschehen. Die in Figur 2c schematisch dargestellte Ausführungsform des elektrischen Bauelements kann beispielsweise aus dem in Figur 2b dargestellten Bauelement hervorgehen, indem auf einen Teilbereich der metallischen Schicht 6 ein Resist 4 aufgebracht wird.
Die in Figur 2d schematisch dargestellte Ausführungsform des elektrischen Bauelements kann beispielsweise aus dem in Figur 2c dargestellten elektrischen Bauelement hervorgehen, indem die metallische Schicht 6 geätzt wird und im Anschluss der Resist 4 entfernt wird.
Die in Figur 2e schematisch dargestellte Ausführungsform des elektrischen Bauelements kann beispielsweise aus dem in Figur 2d dargestellten elektrischen Bauelement hervorgehen, indem auf einen Teilbereich der metallischen Schicht 6 ein Oxida- tionsresist 11 aufgebracht wird.
Die in Figur 2f schematisch dargestellte Ausführungsform des elektrischen Bauelements kann beispielsweise aus einem elektrischen Bauelement hervorgehen, wie es in Figur 2e dargestellt ist. Hierzu wird die metallische Schicht 6 selektiv oxidiert. Das bedeutet, dass die Teilbereiche, welche nicht beispielsweise durch einen Oxidationsresist geschützt sind, vollkommen durchoxidiert werden, wohingegen die Teilbereiche, welche beispielsweise durch einen Oxidationsresist geschützt sind, als metallische Bereiche verbleiben. Somit kann eine Schicht des Bauelements in Teilbereichen die metallische Schicht 6 sowie in anderen Teilbe- reichen die dielektrische Schicht 7 umfassen.
Die in Figur 2g schematisch dargestellte Ausführungsform des elektrischen Bauelements kann beispielsweise aus den in Figur 2f dargestelltem Bauelement hervorgehen, indem der Oxida- tionsresist 11 entfernt wird. Die vor der Oxidation vorhandene, galvanisch aufgedickte, dicke metallische Schicht muss aber nicht schon strukturiert sein, wie in Fig. 2g, sondern kann wie in Fig. 2b aussehen. Die dann durchgängige metallische Schicht 6 kann dann selektiv oxidiert werden, wie in 2f beschrieben.
Die in Figur 2h schematisch dargestellte Ausführungsform des elektrischen Bauelements kann beispielsweise aus dem in Figur 2g dargestellten elektrischen Bauelement hervorgehen, dadurch dass in einem ersten Verfahrensschritt auf Teilbereiche der Oberfläche des elektrischen Bauelements ein Resist 4 aufgebracht wird, und in einem weiteren Verfahrensschritt auf die Oberfläche des elektrischen Bauelements eine Kontaktschicht 9 abgeschieden wird.
Die in Figur 2i schematisch dargestellte Ausführungsform des elektrischen Bauelements kann beispielsweise aus dem in Figur 2h dargestellten elektrischen Bauelement hervorgehen. Hierzu würde der Resist 4 und die auf dem Resist abgeschiedene Kontaktschicht 9 entfernt werden. In einem weiteren Verfahrensschritt wird auf einen Teilbereich der Oberfläche des elektrischen Bauelements eine elektrisch isolierende Deckschicht 10 aufgebracht.
Die in Figur 3a schematisch dargestellte Ausführungsform des elektrischen Bauelements kann beispielsweise aus dem in Figur 2g dargestellten elektrischen Bauelement hervorgehen, indem auf die freiliegende Oberfläche der metallischen Schicht 6 eine Kontaktschicht 9 abgeschieden wird. Die in Figur 3b schematisch dargestellte Ausführungsform des elektrischen Bauelements kann beispielsweise aus dem in Figur 3a schematisch dargestellten elektrischen Bauelement hervorgehen. Hierzu wird das in Figur 3a dargestellte elektrische Bauelement auf eine Platine 12 aufgebracht. Hierbei steht beispielsweise die Kontaktschicht 9 im elektrisch leitfähigen Kontakt mit den Leiterbahnen 13 der Platine 12.
Die in Figur 3c schematisch dargestellte Ausführungsform des elektrischen Bauelements kann beispielsweise durch eine
Kombination der Bauelemente wie sie in Figur 2g und Figur 3a dargestellt sind hervorgehen. Hierzu werden die beiden Bauelemente so zusammengefügt, dass die Kontaktschicht 9 des in Figur 3a dargestellten Bauelements in elektrisch leitfähigen Kontakt mit der freiliegenden Oberfläche der metallischen Schicht 6 des in Figur 2g dargestellten Bauelements tritt. Dadurch können die strukturierten elektrisch leitenden Schichten 2 der beiden zuvor getrennten Bauelemente jetzt elektrisch leitend verbunden sein.
Die Figur 4 zeigt die schematische Darstellung einer Ausführungsform eines elektrischen Bauelements. Dieses umfasst ein Substrat 1, auf dessen Randbereichen Kontaktschichten 9 zur elektrischen Kontaktierung abgeschieden sind. Des Wei- teren umfasst das Bauelement zwei Passivierungsschichten 8. Die Passivierungsschicht 8 kann beispielsweise SisN4 umfassen. Zwischen den beiden Passivierungsschichten 8 ist eine Schicht angeordnet mit einer Abfolge von metallischen Schichten 6 und dielektrischen Schichten 7. Über eine solche Abfol- ge entsprechend strukturierter Schichten können beispielsweise Spulen definiert werden. Eine der metallischen Schichten 6 kann hierbei mit der einen Kontaktschicht 9 elektrisch leitend verbunden sein, eine weitere metallische Schicht 6 mit einer anderen Kontaktschicht 9.
Die Figur 5 zeigt die schematische Darstellung einer Ausführungsform eines elektrischen Bauelements, welches beispielsweise durch die Kombination zweier gleichartiger Bauelemente hervorgehen könnte. Hierzu wurde das eine Bauelement gewendet und mit den entsprechenden Flächen mit dem ersten Bauelement zusammengefügt.
Das so entstandene Bauelement umfasst ein Substrat 1, auf dem zwei strukturierte elektrische leitfähige Schichten 2 vorhanden sind. Auf den elektrisch leitfähigen Schichten 2 ist eine elektrisch nicht leitende Schicht 3 aufgebracht. Teil- bereiche der beiden elektrisch leitfähigen Schichten 2 sind über eine Kontaktschicht 9 miteinander verbunden. Auf der elektrisch nicht leitenden Schicht 3 befindet sich eine dielektrische Schicht 7. Das elektrische Bauelement ist mit einer elektrisch isolierenden Deckschicht 10 versehen.
Bei einer weiteren Verfahrensvariante wird die Grundmetallisierung 5 vor dem Aufdicken der Schicht strukturiert. Die Grundmetallisierung 5 kann hierbei in Teilbereichen entfernt werden. Dies hat den Vorteil, dass an diesen Stellen keine oder nur eine dünnere aufgedickte metallische Schicht 6 gebildet wird. Dies hat wiederum den Vorteil, dass jetzt nicht die dicke metallische Schicht 6 strukturiert werden muss. Somit können auf einfache Art und Weise beispielsweise Kontaktlöcher bereitgestellt werden oder es können auch an Stellen, an denen später eine Vereinzelung stattfinden soll, die metallische Schicht 6 und die daraus entstehende dielektrische Schicht 7 gar nicht erst erzeugt werden. Ein weiterer Vorteil, welches dieses Verfahren bietet ist, dass aufgrund der fehlenden, durchgängigen, dicken metallischen Schicht 6 es zu weniger Verspannungen kommt. Die Strukturierung der Grundmetallisierung 5 kann hierbei auch mit nicht-hochauf- lösenden Verfahren, wie beispielsweise der Kontaktbelichtung, erfolgen.
Es ist auch eine Verfahrensvariante denkbar, bei der eine erste Grundmetallisierung 5 aufgebracht wird, die dann beispielsweise über ein galvanisches Verfahren zu einer metal- lischen Schicht 6 aufgedickt wird. Dann wird eine zweite
Grundmetallisierung 5 aufgebracht und auch diese wiederum zu einer metallischen Schicht 6 aufgedickt. Anschließend können dann beide metallische Schichten 6 in einem Verfahrensschritt oxidiert werden. Ebenso ist eine Verfahrensvariante denkbar, in der erst eine erste metallische Schicht 6 über ein Aufdickverfahren generiert wird, diese dann oxidiert wird auf der ersten oxidierten Schicht eine zweite metallische Schicht 6 generiert wird und diese dann in einem zweiten Oxidations- schritt ebenfalls oxidiert wird.
Die Schichtdicke der dielektrischen Schicht ist bei elektronischen Bauelementen, welche mit akustischen Volumenwellen arbeiten, vorzugsweise dicker als die halbe Wellenlänge der akustischen Volumenwelle. In manchen Ausführungsformen ist sie vorzugsweise auch dicker als die Wellenlänge. Mit den zuvor beschriebenen Verfahren können beispielsweise dielektrische Schichten 7 in einer Schichtdicke von 1 bis 30 μm erzeugt werden.
Die nach einem der zuvor beschriebenen Verfahren erzeugte dielektrische Schicht 7 eignet sich beispielsweise für die Verwendung in der Hochfrequenztechnik. Die Verfahren eignen sich beispielsweise für die Herstellung von GBAW-Bauelemen- ten, Kapazitäten, Spulen, Widerständen oder auch Leitungen. Des Weiteren ist auch ein Einsatz beispielsweise zur Herstellung von Schaltern, Halbleiterbauelementen oder auch Bauelementen, welche mit Oberflächenwellen arbeiten, denkbar, Bei den GBAW-Bauelementen kann die Wellenführung über die Schichtenabfolge / das Schichtensystem erfolgen.
Die Schichtbildungsvorgänge bei der Aufdickung der Grundmetallisierung 5 können durch unterschiedliche Faktoren beein- flusst oder kontrolliert werden. Bei einem galvanischen Verfahren sind hier beispielsweise die Stromdichte, die Spannung, die Wahl des Elektrolyten, die Elektrolytenkonzentration und die Temperatur zu nennen. Des Weiteren kann die Bildung der Schichtdicke direkt mit der Dauer der Behandlung zusammenhängen. Die Oxidation von beispielsweise Aluminium kann auf unterschiedliche Art und Weise vorgenommen werden. Hier sind beispielsweise das Eintauchen in ein Bad zur galvanischen Oxidation, das Durchlaufen eines solchen Bades, rein chemische Oxidation oder auch plasmaunterstützte Oxidationsverfahren zu nennen.
Die Erfindung ist nicht durch die Beschreibung der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn einzelne Merkmale oder deren Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben sind.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines elektrischen Bauelements mit einer dielektrischen Schicht (7) auf einem Substrat
(1), umfassend die Verfahrenschritte: a) Aufbringen einer metallischen Schicht (6) auf das Substrat (1), b) Oxidieren der metallischen Schicht (6) zu einer dielektrischen Schicht (7), wobei zumindest ein Teilbereich der metallischen Schicht (6) über die gesamte Dicke der Schicht durchoxidiert wird.
2. Verfahren nach Anspruch 1, wobei der Verfahrensschritt a) ein Verfahren zum Abscheiden einer relativ dünnen geschlossenen Grundmetallisierung (5) und ein galvanisches Verfahren zum Aufdicken der Grundmetallisierung (5) umfasst.
3. Verfahren nach einem der Ansprüche 1 oder 2, wobei eine metallische Schicht (6) aufgebracht wird, deren Material Al umfasst.
4. Verfahren nach Anspruch 3, wobei der Anteil an Al über 90% liegt.
5. Verfahren nach einem der Ansprüche 2 bis 4, wobei die metallische Schicht (6) durch das galvanische Verfahren zu einer Dicke von mindestens 1 μm aufgedickt wird.
6. Verfahren nach Anspruch 1, umfassend die Verfahrenschritte : A) Bereitstellen eines Substrates (1) für ein elektroakustisches Bauelement,
B) Aufbringen einer elektrisch leitfähigen Schicht (2) auf das Substrat (1) ,
C) Strukturieren der elektrisch leitfähigen Schicht (2),
D) Aufbringen einer elektrisch nicht leitenden Schicht (3) auf die strukturierte leitfähige Schicht (2),
E) Aufbringen einer Grundmetallisierung (5) auf die elektrisch nicht leitende Schicht (3) ,
F) Aufdicken der Grundmetallisierung (5) mittels eines galvanischen Verfahrens, so dass eine metallische Schicht (6) entsteht,
G) Oxidieren der metallischen Schicht (6), so dass eine dielektrische Schicht (7) entsteht.
7. Verfahren nach Anspruch 6, wobei für die metallische Schicht (6) aus Verfahrenschritt E) ein Material verwendet wird, dessen Anteil an Al über 90% liegt.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei für das Substrat (1) ein piezoelektrisches Material verwendet wird.
9. Verfahren nach einem der Ansprüche 6 bis 8, wobei das Verfahren als einen zusätzlichen Verfahrensschritt H) das Aufbringen eines Resists (4) auf Teilbereiche der elektrisch nicht leitenden Schicht (3) umfasst, wobei der Verfahrensschritt H) zwischen den
Verfahrensschritten D) und E) erfolgt.
10. Verfahren nach einem der Ansprüche 6 bis 9, wobei das Verfahren als einen zusätzlichen Verfahrensschritt I) das Strukturieren der elektrisch nicht leitenden Schicht (3) umfasst, welcher nach dem Verfahrensschritt G) erfolgt.
11. Verfahren nach einem der Ansprüche 6 bis 10, wobei das Verfahren als einen zusätzlichen Verfahrensschritt J) das Aufbringen eines Resists (4) auf eine Oberfläche umfasst, wobei der Verfahrensschritt J) nach dem Verfahrensschritt G) erfolgt .
12. Verfahren nach einem der Ansprüche 10 oder 11, wobei der Verfahrensschritt J) nach dem Verfahrensschritt I) erfolgt.
13. Verfahren nach einem der Ansprüche 11 oder 12, wobei das Verfahren als einen zusätzlichen Verfahrensschritt K) das Aufbringen einer Kontaktschicht (9) auf eine Oberfläche umfasst, welcher nach dem Verfahrensschritt J) erfolgt.
14. Verfahren nach Anspruch 13, wobei das Verfahren als einen zusätzlichen Verfahrensschritt L) das Entfernen des Resists (4) und der darauf abgeschiedenen Kontaktschicht (9) umfasst, welcher nach dem Verfahrensschritt K) erfolgt.
15. Verfahren nach einem der Ansprüche 6 bis 14, wobei das Verfahren als einen zusätzlichen Verfahrensschritt M) das Abscheiden einer elektrisch isolierenden Deckschicht (10) auf einer Oberfläche umfasst .
16. Verfahren nach einem der Ansprüche 6 bis 15, wobei das Verfahren als einen zusätzlichen Verfahrensschritt N) das Strukturieren der elektrisch nicht leitenden Schicht (3) umfasst, welches zwischen den Verfahrensschritten D) und E) erfolgt.
17. Verfahren nach einem der Ansprüche 6 bis 16, wobei das Verfahren als einen zusätzlichen Verfahrensschritt O) das Aufbringen eines Resists (4) auf Teilbereiche der metallischen Schicht (6) umfasst, welcher zwischen den Verfahrensschritten F) und G) erfolgt .
18. Verfahren nach Anspruch 17, wobei das Verfahren als einen zusätzlichen Verfahrensschritt P) das Ätzen der metallischen Schicht (6) umfasst, welcher nach dem Verfahrensschritt O) erfolgt .
19. Verfahren nach einem der Ansprüche 6 bis 18, wobei das Verfahren als einen zusätzlichen Verfahrensschritt Q) das Aufbringen eines Oxidationsresists (11) auf die metallische Schicht (6) umfasst, welcher nach dem Verfahrensschritt F) erfolgt.
20. Verfahren nach Anspruch 19, wobei das Verfahren als einen zusätzlichen Verfahrensschritt R) das selektive Oxidieren der metallischen Schicht (6) umfasst, welcher nach dem Verfahrensschritt Q) erfolgt.
21. Verfahren nach Anspruch 20, wobei nach dem Verfahrensschritt R) die folgenden Verfahrensschritte nachfolgen:
- das Entfernen des Oxidationsresists (11),
- das Aufbringen eines Resists (4),
- das Abscheiden einer Kontaktschicht (9) auf einer Oberfläche,
- das Entfernen des Resists (4) mit der darauf abgeschiedenen Kontaktschicht (9),
- Aufbringen einer elektrisch isolierenden Deckschicht (10) auf einer Oberfläche.
22. Verfahren nach Anspruch 20, wobei nach dem Verfahrensschritt R) die folgenden Verfahrensschritte nachfolgen:
- das Entfernen des Oxidationsresists (11),
- das Aufbringen einer Kontaktschicht (9) auf den durch das Entfernen des Oxidationsresists (11) freigelegten Bereich .
23. Verfahren nach Anspruch 22, wobei das Bauelement über die Kontaktschicht (9) mit einer Platine (12) verbunden wird.
24. Verfahren nach Anspruch 22, wobei das Bauelement über diejenigen Bereiche der Kontaktschicht (9), die durch das Entfernen des Oxidationsresists (11) freigelegt wurden, mit einem weiteren Bauelement verbunden wird.
25. Verfahren nach einem der Ansprüche 6 bis 24, wobei ein Teil derjenigen Oberfläche des Substrates (1) nach dem Verfahrensschritt G) abgetragen wird, die der Oberfläche gegenüberliegt, welche mit der elektrisch leitfähigen Schicht (2) beschichtet wurde, so dass das Substrat (1) die gleiche Dicke hat wie die dielektrische Schicht (7).
26. Elektroakustisches Bauelement, welches nach einem der Verfahren der Ansprüche 1 bis 25 hergestellt wurde.
27. Elektroakustisches Bauelement nach Anspruch 26, welches mit geführten akustischen Volumenwellen arbeitet .
28. Elektroakustisches Bauelement nach Anspruch 27, wobei die dielektrische Schicht (7) dicker ist, als die halbe Wellenlänge der Volumenwelle.
29. Elektroakustisches Bauelement nach einem der Ansprüche 26 bis 28, bei dem die elektrisch leitfähige Schicht (2) mindestens eines der folgenden Elemente umfasst: Cu, Ag, Au, Pt, Ti.
30. Elektroakustisches Bauelement nach einem der Ansprüche 26 bis 29, bei dem das Substrat (1) LiNbθ3 oder LiTaθ3 umfasst.
31. Elektroakustisches Bauelement nach einem der Ansprüche 26 bis 30, bei dem die elektrisch nicht leitenden Schicht (3) Siθ2 umfasst .
32. Elektroakustisches Bauelement nach einem der Ansprüche 26 bis 31, bei dem die dielektrische Schicht (7) einen Bereich aufweist, der AI2O3 umfasst.
33. Elektroakustisches Bauelement nach einem der Ansprüche 26 bis 32, bei dem die dielektrische Schicht (7) einen Bereich aufweist, der metallisches Al umfasst.
34. Elektroakustisches Bauelement nach Anspruch 33, bei dem der metallische AI-Bereich im elektrischen Kontakt zu der elektrisch leitfähigen Schicht (2) steht.
PCT/EP2009/053883 2008-04-01 2009-04-01 Verfahren zur herstellung eines elektrischen bauelements mit mindestens einer dielektrischen schicht und ein elektrisches bauelement mit mindestens einer dielektrischen schicht WO2009121906A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011502379A JP5406274B2 (ja) 2008-04-01 2009-04-01 少なくとも一つの誘電体層を含む電気部品の製造方法、及び少なくとも一つの誘電体層を含む電気部品
US12/861,184 US8756796B2 (en) 2008-04-01 2010-08-23 Method for producing an electric component
US14/290,705 US9941858B2 (en) 2008-04-01 2014-05-29 Electricoacoustic component with structured conductor and dielectric layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008016613.8 2008-04-01
DE102008016613A DE102008016613B4 (de) 2008-04-01 2008-04-01 Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/861,184 Continuation US8756796B2 (en) 2008-04-01 2010-08-23 Method for producing an electric component

Publications (1)

Publication Number Publication Date
WO2009121906A1 true WO2009121906A1 (de) 2009-10-08

Family

ID=40940483

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2009/053883 WO2009121906A1 (de) 2008-04-01 2009-04-01 Verfahren zur herstellung eines elektrischen bauelements mit mindestens einer dielektrischen schicht und ein elektrisches bauelement mit mindestens einer dielektrischen schicht

Country Status (4)

Country Link
US (2) US8756796B2 (de)
JP (1) JP5406274B2 (de)
DE (1) DE102008016613B4 (de)
WO (1) WO2009121906A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008016613B4 (de) 2008-04-01 2010-04-15 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
DE102010036256B4 (de) 2010-09-03 2018-09-27 Epcos Ag Mikroakustisches Bauelement und Herstellungsverfahren
DE102010056053B4 (de) * 2010-12-23 2014-12-18 Epcos Ag Drehmomentsensor und Anordnung mit einem Gegenstand und einem Drehmomentsensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757250A (en) * 1995-03-06 1998-05-26 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave module with thin film for wave transmission velocity differentiation
DE102006019961A1 (de) * 2006-04-28 2007-10-31 Epcos Ag Elektroakustisches Bauelement

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544974B2 (ja) * 1992-05-15 2004-07-21 イルビン センサーズ コーポレーション 一体化積層体
JP3411124B2 (ja) * 1994-05-13 2003-05-26 松下電器産業株式会社 弾性表面波モジュール素子の製造方法
US5793147A (en) * 1994-05-30 1998-08-11 Murata Manufacturing Co., Ltd. Surface wave resonator having single component including a plurality of resonant units
JP3196499B2 (ja) * 1994-05-30 2001-08-06 株式会社村田製作所 表面波共振子
US6339527B1 (en) * 1999-12-22 2002-01-15 International Business Machines Corporation Thin film capacitor on ceramic
CA2411445C (en) * 2000-06-08 2011-08-16 Nichia Corporation Semiconductor laser device, and method of manufacturing the same
DE10325281B4 (de) * 2003-06-04 2018-05-17 Snaptrack, Inc. Elektroakustisches Bauelement und Verfahren zur Herstellung
JP2005142629A (ja) * 2003-11-04 2005-06-02 Seiko Epson Corp 弾性表面波素子およびその製造方法
EP1635459B1 (de) * 2004-01-19 2017-10-25 Murata Manufacturing Co., Ltd. Akustische grenzwelleneinrichtung
WO2006114930A1 (ja) * 2005-04-25 2006-11-02 Murata Manufacturing Co., Ltd. 弾性境界波装置
JP4760222B2 (ja) * 2005-08-26 2011-08-31 セイコーエプソン株式会社 弾性表面波デバイス
DE102005055871A1 (de) * 2005-11-23 2007-05-24 Epcos Ag Elektroakustisches Bauelement
JP4937605B2 (ja) * 2006-03-07 2012-05-23 太陽誘電株式会社 弾性境界波デバイス
WO2007138844A1 (ja) * 2006-05-30 2007-12-06 Murata Manufacturing Co., Ltd. 弾性波装置
JP4943787B2 (ja) * 2006-09-13 2012-05-30 太陽誘電株式会社 弾性波デバイス、共振器およびフィルタ
JP4793450B2 (ja) * 2007-01-19 2011-10-12 株式会社村田製作所 弾性境界波装置の製造方法
JP4920750B2 (ja) * 2007-08-14 2012-04-18 太陽誘電株式会社 弾性境界波装置
TW201004528A (en) * 2008-03-28 2010-01-16 Hitachi Chemical Co Ltd Method of fabricating wiring board, photo-electrical composite parts and photo-electrical composite substrate
DE102008016613B4 (de) 2008-04-01 2010-04-15 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
JP5125729B2 (ja) * 2008-04-28 2013-01-23 パナソニック株式会社 弾性波素子と、これを用いたフィルタ及び電子機器
US8085117B1 (en) * 2009-07-29 2011-12-27 Triquint Semiconductor, Inc. Slotted boundary acoustic wave device
US8283835B2 (en) * 2010-04-30 2012-10-09 Epcos Ag Guided bulk acoustic wave device having reduced height and method for manufacturing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757250A (en) * 1995-03-06 1998-05-26 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave module with thin film for wave transmission velocity differentiation
DE102006019961A1 (de) * 2006-04-28 2007-10-31 Epcos Ag Elektroakustisches Bauelement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CARRARO ET AL: "Metallization and nanostructuring of semiconductor surfaces by galvanic displacement processes", SURFACE SCIENCE REPORTS, ELSEVIER SCIENCE, NL, vol. 62, no. 12, 31 October 2007 (2007-10-31), pages 499 - 525, XP022331947, ISSN: 0167-5729 *

Also Published As

Publication number Publication date
DE102008016613B4 (de) 2010-04-15
US20140312736A1 (en) 2014-10-23
US9941858B2 (en) 2018-04-10
US8756796B2 (en) 2014-06-24
JP2011517200A (ja) 2011-05-26
JP5406274B2 (ja) 2014-02-05
DE102008016613A1 (de) 2009-10-15
US20110037538A1 (en) 2011-02-17

Similar Documents

Publication Publication Date Title
DE60131745T2 (de) Filtervorrichtung und verfahren zu deren herstellung
EP0658300B1 (de) Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE1817434C3 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
EP1920462A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
DE112012004940T5 (de) Herstellung einer Leiterbahnstruktur und Substrat mit solcher Struktur
EP1597757A2 (de) Verbindungstechnik für leistungshalbleiter mit einer der oberflächenkontur folgenden schicht aus elektrisch isolierendem material
DE102008016613B4 (de) Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
DE2620998A1 (de) Verfahren zur herstellung von traegern fuer die verarbeitung von ic-chips
DE1910736B2 (de) Verfahren zum herstellen von gegeneinander elektrisch isolierten, aus aluminium bestehenden leiterbahnen und anwendung des verfahrens
EP2297797B1 (de) Piezoelektrisches bauelement und verfahren zur herstellung eines elektrischen kontaktes
EP1665371B1 (de) Verfahren zur herstellung einer multifunktionellen dielektrikumsschicht auf einem substrat
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
DE102009010891A1 (de) Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt
DE102013111748A1 (de) Solarmodul und Solarmodulherstellungsverfahren
DE102012110556B4 (de) Vielschichtbauelement und Verfahren zu dessen Herstellung
DE4328353C2 (de) Mehrschicht-Substrat
WO2005101490A2 (de) An einer kühlrippe angeordnetes bauelement
DE3518766A1 (de) Verfahren zur metallisierung eines substrates
DE10337830A1 (de) Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht
DE102015217334B3 (de) Verfahren zum Herstellen eines als Stapel ausgebildeten Vielschichtaktors
DE3721929C2 (de)
DE102007036046A1 (de) Planares elektronisches Modul
DE102004029298B4 (de) Planare Hochfrequenzschaltung mit minimierter effektiver Permittivität und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09728923

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011502379

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09728923

Country of ref document: EP

Kind code of ref document: A1