DE10337830A1 - Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht - Google Patents

Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht Download PDF

Info

Publication number
DE10337830A1
DE10337830A1 DE10337830A DE10337830A DE10337830A1 DE 10337830 A1 DE10337830 A1 DE 10337830A1 DE 10337830 A DE10337830 A DE 10337830A DE 10337830 A DE10337830 A DE 10337830A DE 10337830 A1 DE10337830 A1 DE 10337830A1
Authority
DE
Germany
Prior art keywords
layer
wafer
metal layer
arrangement
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10337830A
Other languages
English (en)
Other versions
DE10337830B4 (de
Inventor
Eike Ruttkowski
Gürkan Ilicali
R. Johannes Dr. Luyken
Franz Dr. Hofmann
Manuela Alba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10337830A priority Critical patent/DE10337830B4/de
Priority to US10/920,043 priority patent/US20050239272A1/en
Publication of DE10337830A1 publication Critical patent/DE10337830A1/de
Application granted granted Critical
Publication of DE10337830B4 publication Critical patent/DE10337830B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht, bei welchem auf einer Oberfläche eines ersten Wafers eine Metallschicht aufgebracht und auf der Metallschicht mindestens eine Zwischenschicht aufgebracht wird. Ferner wird ein zweiter Wafer auf die Zwischenschicht aufgebracht und nachfolgend der erste Wafer entfernt, so dass die Metallschicht freigelegt wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht.
  • Einhergehend mit dem Streben nach immer kleineren Strukturen in der Elektronik rücken in jüngster Zeit organische Moleküle als "Miniaturschalter" für elektronische Bauelemente in den Vordergrund. Für die Integration und elektrische Kontaktierung von molekularen Systemen in der molekularen Elektronik sowie in der Biosensorik, werden ultraflache strukturierte metallische Haftschichten benötigt. Als Metall kommt hierbei vor allem Gold zum Einsatz, da die molekularen Systeme, d.h. organische Moleküle, häufig mit Thiol-Endgruppen versehen werden, und die so genannte Schwefel-Gold Kopplung gute Eigenschaften aufweist. Da die Moleküle, welche in einer molekularen Elektronik verwendet werden, häufig nicht länger als 1 bis 2 nm sind, werden Rauhigkeiten der metallischen Haftschichten besser als 0,5 nm benötigt. Das Abscheiden von Schichten mit derartiger Oberflächengüte, d.h. mit derart geringer Rauhigkeit oder anders ausgedrückt mit einer ultraflachen Oberfläche, ist nur mit Schwierigkeiten zu bewerkstelligen, da es beim Abscheiden des Materials üblicherweise zu einer Nukleation kommt, welche die Rauhigkeit der Oberfläche vergrößert. Ferner bereitet auch die Strukturierung derartiger Schichten Probleme, da insbesondere an den Ätzkanten Flächen auftreten können, welche eine zu große Rauhigkeit aufweisen.
  • Aus dem Stand der Technik sind zur Ausbildung solcher ultraflachen Goldstrukturen Verfahren bekannt, welche die Goldschicht mittels „Atomic-Layer-Deposition (ALD)" oder mittels „Physical Vapour Deposition (PVD)" aufbringen. Eine Strukturierung dieser Goldschicht erfolgt im Allgemeinen mittels Ätzens, welches als Nass- oder Trockenätzen durchgeführt werden kann, oder mittels eines „Lift-Off-Verfahrens", d.h. mittels eines Verfahren, bei dem auf ein Substrat zunächst ganzflächig ein Photolack aufgetragen, anschließend strukturiert und dann ganzflächig metallisch beschichtet wird, so dass an den nicht mit Photolack bedeckten Stellen eine direkte Beschichtung zwischen Substrat und Metall stattfindet.
  • Durch die Nukleation des Goldes bei dem Abscheiden führen die bekannten Verfahren häufig zu einer ungünstigen Topologie, d.h, zu einer zu großen Rauhigkeit der Oberfläche der Goldschicht.
  • Ein Anderes aus dem Stand der Technik bekanntes Verfahren ist aus [1] bekannt. Bei diesem Verfahren wird zur Herstellung ultraflacher Goldschichten auf einem dünnen Glimmer, welche mittels Spaltens des Glimmers erzeugt wird, eine Goldschicht aufgebracht. Nachfolgend wird die Glimmerschicht gestrippt. Ein Nachteil dieses Verfahrens ist jedoch, dass es auf kleine Flächen beschränkt ist, da die zur Verfügung stehenden Glimmer nur geringe Größenausdehnungen aufweisen. Zusätzlich lässt sich dieses Verfahren nur schwer in die üblichen Halbleiterprozessierungsschritte einfügen.
  • Der Erfindung liegt das Problem zugrunde, ein vereinfachtes und verbessertes Verfahren zum Herstellen einer großflächigen Mehrschicht-Anordnung mit einer Metallschicht, welche Metallschicht eine geringe Rauhigkeit aufweist, bei welchem Verfahren bekannte und einfache Verfahrensschritte der Halbleiterprozessierungs-Technik eingesetzt werden können, zu schaffen.
  • Das Problem wird durch ein Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht mit den Merkmalen gemäß dem unabhängigen Patentanspruch gelöst.
  • In einem erfindungsgemäßes Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht wird auf einer Oberfläche eines ersten Wafers eine Metallschicht aufgebracht und auf der Metallschicht wird mindestens eine Zwischenschicht aufgebracht. Ferner wird ein zweiter Wafer auf die Zwischenschicht aufgebracht und nachfolgend der erste Wafer entfernt, so dass die Metallschicht freigelegt wird.
  • Das erfindungsgemäße Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht weist den Vorteil auf, dass durch die Verwendung eines Wafers anstelle eines Glimmers eine großflächigere Metallschicht mit geringer Rauhigkeit ausgebildet werden kann, d.h. mit ultraflacher Oberfläche. Ferner ist der Umgang mit einen Wafer auch leichter in die üblichen Prozessierungsschritte innerhalb einer Halbleiterprozessierung möglich. Ein zusätzlicher Vorteil besteht darin, dass die auf dem ersten Wafer aufgebrachte Metallschicht strukturiert werden kann oder strukturiert aufgebracht werden kann.
  • Anschaulich kann die Erfindung darin gesehen werden, dass es erstmals ermöglicht wurde im Rahmen einer Standard-Prozessierung eines Wafers mit an sich bekannten Technologien eine ultraflache Oberfläche der Metallschicht zu gewährleisten. Dies wird erreicht, indem die Oberflächenstruktur des Wafer-Substratmaterials, vorzugsweise Silizium, auf die untere Oberfläche der aufgebrachten Metallschicht übertragen wird.
  • Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Vorzugsweise weist die Metallschicht Gold, Silber oder Platin auf.
  • Die Verwendung von Gold, Silber oder Platin für die Metallschicht, weist den Vorteil auf, dass alle diese Metalle mit Schwefel leicht eine stabile Verbindung eingehen. Insbesondere die Gold-Schwefel-Kopplung hat sich beim Immobilisieren innerhalb molekularer Systeme als besonders geeignet erwiesen und wurde auch schon detailliert untersucht. Ein zusätzlicher Vorteil der erwähnten Metalle liegt darin, dass sie alle schlecht auf Silizium haften, und Silizium ein gebräuchliches Material für den ersten Wafer ist. Der erste Wafer lässt sich somit leicht entfernen, ohne die Metallschicht zu verletzten, da die Metallschicht schlechter an dem ersten Wafer haftet als an der Zwischenschicht und/oder dem zweiten Wafer. Beispielsweise haftet das Gold der Metallschicht schlechter an dem ersten Wafer als es an dem Material der Zwischenschicht und oder dem zweiten Wafer haftet. Prinzipiell sind alle Materialien für die Metallschicht verwendbar, welche einerseits schlechter auf dem ersten Wafer haften als auf dem Material der Zwischenschicht und/oder auf dem Material des zweiten Wafers und andererseits gute Eigenschaften für die Verwendung innerhalb molekularer Systeme aufweisen.
  • Vorzugsweise ist der erste Wafer und/oder der zweite Wafer aus zumindest einem der Materialien aus der Gruppe hergestellt, welche Silizium, Galliumarsenid, Silizium-Germanium, Indium- Galliumarsenid, Indium-Antimon, Zinksulfid, Gallium-Aluminiumarsenid, Gallium-Aluminiumphosphid oder Galliumphosphid umfasst.
  • Die Verwendung der angegebene Materialien ist besonders vorteilhaft, da sie einerseits übliche Materialien innerhalb einer Halbleiterprozessierung sind, andererseits weisen die Materialien auch eine größere Härte als die üblicherweise verwendeten Metallschichten auf und lassen sich deshalb auch leichter polieren, wobei die gewünschte geringe Oberflächenrauhigkeit erzeugt werden kann. Verwendet werden können prinzipiell alle Materialien, welche wie die genannten Materialien gut planarisiert werden können, was vorzugsweise mittels chemisch-mechanischen-Polierens durchgeführt wird.
  • In einer Weiterbildung weist der zweite Wafer elektronische Bauelemente auf.
  • Indem der zweite Wafer elektronische Bauelemente aufweisen kann, lassen sich auf einfache Weise elektronische Schaltkreise aufbauen. Die elektronischen Bauelemente können schon vor dem Aufbringen des zweiten Wafers in oder auf dem zweiten Wafer angeordnet werden. Die Metallschicht der Mehrschicht-Anordnung kann zum Beispiel als Kontaktierung oder als Immobilisierungsanordnung innerhalb eines molekularen Systems verwendet werden, dessen elektronischen Schaltkreise im oder auf dem zweiten Wafer angeordnet sind. Hierbei ist jedoch zu beachten, dass für eine Kontaktierung der Metallschicht unter Umständen Vias im zweiten Wafer und/oder der Zwischenschicht vorzusehen sind und dass der zweite Wafer und/oder die Zwischenschicht auch so in einer passenden Anordnung auf dem ersten Wafer aufzubringen sind, dass die Vias die Metallschicht auch Kontaktieren.
  • Vorzugsweise wird die Metallschicht als eine strukturierte Metallschicht ausgebildet.
  • Hierdurch ist es möglich, die strukturierte Metallschicht vielfältig, z.B. als Teil elektronischer Schaltkreise oder als Kontaktierung verschiedener elektronischer Bauelemente, einzusetzen.
  • Besonders bevorzut wird vor Aufbringen der Metallschicht eine Maske aus einem elektrisch isolierenden Material auf der Oberfläche des ersten Wafers ausgebildet.
  • Hierdurch ist es auf besonders einfache Weise möglich, die Metallschicht strukturiert auf dem ersten Wafer auszubilden. Die Maske aus elektrisch isolierenden Material kann als Positivmaske zum Aufbringen der strukturierten Metallschicht verwendet werden. Da die Maske aus einem elektrisch isolierenden Material hergestellt ist, kann sie auch nach dem Ausbilden der strukturierten Metallschicht ein Bestandteil der Mehrschicht-Anordnung bleiben und braucht nicht entfernt zu werden.
  • Die Maske kann aus Siliziumnitrid (Si3N4), Siliziumoxid (SiO2), Hafniumoxid (HfO) oder Aluminiumoxid (Al2O3) auf der Oberfläche des ersten Wafers ausgebildet werden.
  • Als Materialien für die Maske sind insbesondere Materialien geeignet, welche in einem Ätzprozess als Stoppschicht verwendet werden können. Hierfür gibt es vielfältige Kombinationen von verwendeten Metall, verwendeten Maskenmaterial und verwendeten Ätzmittel. Zum Beispiel ist die Kombination aus Gold, Siliziumnitrid und TMAH (Tetramethylammoniumhydroxid) gut geeignet, da TMAH sowohl Gold als auch Siliziumnitrid nicht ätzt. Andere geeignete Kombinationen sind Gold, Siliziumnitrid (Si3N4) und Kaliumhydroxid (KOH) oder Gold, Siliziumnitrid (Si3N4) bzw. Siliziumoxid (SiO2) und Ammoniumhydroxid (NH4OH).
  • Vorzugsweise kann vor Aufbringen der mindestens einen Zwischenschicht auf der Metallschicht eine zweite Metallschicht ausgebildet werden.
  • Die zweite Metallschicht kann als Haftvermittlungsschicht dienen und führt so zu einer Verbesserung der Haftung der ersten Metallschicht.
  • Besonders bevorzugt weist die zweite Metallschicht Titan, Palladium, Chrom oder Hafnium auf.
  • In einer Weiterbildung wird der zweite Wafer mittels Waferbondens aufgebracht.
  • Waferbonden stellt ein einfach durchzuführendes Verfahren zum Miteinanderverbinden zweier Wafer bereit. Zum Durchführen des Waferbondens sind alle gängigen Waferbond-Verfahren, wie z.B. das adhäsive Waferboden oder das anodische Waferbonden, geeignet.
  • Der erste Wafers kann geätzt werden.
  • Das Ätzen stellt ein einfaches Verfahren zur Verfügung, um den ersten Wafer zu entfernen, um so die Metallschicht der Mehrschicht-Anordnung freizulegen. Insbesondere ist Ätzen, wie oben erwähnt, vorteilhaft in bestimmten Kombinationen von Metallen der Metallschicht und des Materials der Maske.
  • In einer Weiterbildung wird die Zwischenschicht aus einem Epoxidharz hergestellt.
  • Der zweite Wafer kann mittels Klebens aufgebracht werden.
  • Vorzugsweise wird der erste Wafer geätzt oder chemisch gestrippt.
  • Das Strippen des ersten Wafers stellt ein einfaches Verfahren zum Entfernen des ersten Wafers dar. Insbesondere bei der Verwendung eines Metalls, z.B. Gold, welches schlechter an dem ersten Wafer, z.B. einem Siliziumwafer, haftet als an das Material der Zwischenschicht und/oder dem Material des zweiten wafers, ist das Strippen in einfacher Weise auszuführen.
  • Mit dem beschriebenen Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht wird mittels einfacher, bekannter, erprobter und kostengünstiger Prozessschritte eine Metallschicht mit einer ultraflachen Oberfläche, d.h. einer sehr geringen Rauhigkeit geschaffen. Mittels des Verfahrens lässt sich eine Rauhigkeit von geringer als 0,5 nm erreichen, welche in Anwendungen der molekularen Elektronik benötigt wird, um ein Verwenden der Metallschicht möglich zu machen, d.h. mittels des Verfahrens wird eine Metallschicht mit einer Rauhigkeit von kleiner als 0,5 nm hergestellt. Auch Rauhigkeiten von unter 0,2 nm lassen sich mit dem erfindungsgemäßen Verfahren erzielen.
  • Anschaulich besteht das erfindungsgemäße Verfahren darin, dass einer Metallschicht die sehr geringe Rauhigkeit einer Oberfläche eines Wafers aufgeprägt wird. Hierdurch lässt sich auf einfache Weise eine Metallschicht, z.B. eine Goldstruktur, mit einer sehr geringen Rauhigkeit, d.h. eine ultraflache Metallschicht, erzeugen. Hierzu wird die Metallstruktur einfach auf die Waferoberfläche, welche eine sehr geringe Rauhigkeit aufweist, aufgebracht, vorzugsweise abgeschieden.
  • In dem Falle, dass der Wafer, welcher für das erfindungsgemäße Verfahren verwendet werden soll, nicht die gewünschte Rauhigkeit aufweist, kann auf einfache Weise die Oberfläche des Wafers, bevor die Metallschicht aufgebracht wird, poliert werden, um die gewünschte Rauhigkeit zu erhalten. Dies kann beispielsweise mittels chemisch-mechanischen-Polierens durchgeführt werden. Zusätzlich kann die geringe Haftfähigkeit einer Metallschicht, z.B. Gold, an einem Wafer, z.B. Siliziumwafer, ausgenutzt werden, um diesen Wafer einfach zu entfernen, um so auf einfache Weise die Metalloberflache, der die geringe Rauhigkeit aufgeprägt wurde, freigelegt werden.
  • Zum Ätzen sind alle gängigen geeigneten Ätzverfahren verwendbar.
    •
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
  • Es zeigen:
  • 1 eine schematische Querschnittsabbildung einer Schichtanordnung, welche einen ersten Wafer und eine Siliziumnitridschicht aufweist;
  • 2 eine schematische Querschnittsabbildung der Schichtanordnung aus 1 nach einer Strukturierung der Siliziumnitridschicht;
  • 3 eine schematische Querschnittsabbildung der Schichtanordnung aus 2 nach dem Ausbilden einer ersten Metallschicht;
  • 4 eine schematische Querschnittsabbildung der Schichtanordnung aus 3 nach dem Ausbilden einer zweiten Metallschicht;
  • 5 eine schematische Querschnittsabbildung der Schichtanordnung aus 4 nach einem Abtragen von Teilen der Metallschicht und der zweiten Metallschicht;
  • 6 eine schematische Querschnittsabbildung der Schichtanordnung aus 5 nach Ausbilden einer Siliziumoxidschicht;
  • 7 eine schematische Querschnittsabbildung der Schichtanordnung aus 6 nach Bonden eines zweiten Wafers auf die Siliziumoxidschicht;
  • 8 eine schematische Querschnittsabbildung der Schichtanordnung aus 7 nach einem Abtragen des ersten Wafers;
  • 9 eine schematische Querschnittsabbildung der Schichtanordnung aus 1 nach Teilschritten eines zweiten Ausführungsbeispieles, bei welchen Teilschritten ein Photolack auf der Siliziumnitridschicht ausgebildet wird;
  • 10 eine schematische Querschnittsabbildung der Schichtanordnung aus 9. nach dem Ausbilden einer ersten Metallschicht;
  • 11 eine schematische Querschnittsabbildung der Schichtanordnung aus 10 nach dem Ausbilden einer zweiten Metallschicht;
  • 12 eine schematische Querschnittsabbildung der Schichtanordnung aus 11 nach einem Lift-Off der Photolackschicht und der sich darauf befindlichen ersten und zweiten Metallschichten;
  • 13 eine schematische Querschnittsabbildung einer Schichtanordnung eines dritten Ausführungsbeispieles, welche einen ersten Wafer und eine Metallschicht aufweist;
  • 14 eine schematische Querschnittsabbildung der Schichtanordnung aus 13 nach Teilschritten des dritten Ausführungsbeispieles, bei welchen Teilschritten eine Epoxidharzschicht aufgebracht wurde;
  • 15 eine schematische Querschnittsabbildung der Schichtanordnung aus 14 nach Teilschritten des dritten Ausführungsbeispieles, bei welchen Teilschritten ein zweiter Wafer aufgebracht wurde;
  • 16 eine schematische Querschnittsabbildung der Schichtanordnung aus 15 nach Teilschritten des dritten Ausführungsbeispieles, bei welchen Teilschritten der erste Wafer abgelöst wird; und
  • 17 eine Draufsicht einer Mehrschicht-Anordnung mit einer Metallschicht, wobei die Metallschicht mit geringer Rauhigkeit zu sehen ist.
  • Bezugnehmend auf die 1 bis 8 werden die wesentlichen Teilschritte eines ersten Ausführungsbeispiels des Verfahrens zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht erläutert.
  • 1 zeigt eine Schichtanordnung 100, welche einen ersten Wafer 101 aufweist. Auf dem ersten Wafer 101 wird eine Siliziumnitridschicht 102 abgeschieden. Gemäß diesem Ausführungsbeispiel ist der erste Wafer 101 ein Siliziumwafer. Die Dicke der abgeschiedenen Siliziumnitridschicht ist vorzugsweise dünner als 150 nm, besonders bevorzugt dünner als 50 nm, da eine Siliziumnitridschicht, welche auf einer Siliziumschicht abgeschieden wird und dicker als 50 nm ist, mechanischen Stress verursacht. Zur Verringerung des mechanischen Stresses kann jedoch auch eine Oxidation des Siliziumwafers durchgeführt werden, bevor die Siliziumnitridschicht abgeschieden wird, sodass die Siliziumnitridschicht 102 auf Siliziumoxid abgeschieden wird. Durch das Abscheiden der Siliziumnitridschicht auf Siliziumoxid ist es auch möglich dickere, d.h. dicker als 50 nm, Siliziumnitridschichten auf dem Silizumwafer auszubilden, ohne zu großen mechanischen Stress zu verursachen.
  • 2 zeigt die Schichtanordnung aus 1 nach zusätzlichen Teilschritten des Verfahrens zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht. Die Siliziumnitridschicht 102 wird strukturiert, indem eine Photolackschicht aufgebracht und belichtet wird. Die Strukturierung der Siliziumnitridschicht 102 erfolgt mittels eines anisotropen Ätzverfahrens, wie zum Beispiel „Reactive Ion Etching (RIE). Das Strukturieren der Siliziumnitridschicht 102 dient dazu, dass die strukturierte Siliziumnitridschicht 102 nachfolgend als eine Positivmaske für die gewünschten Strukturen der ersten Metallschicht verwendet werden kann. Es werden die Bereiche der Siliziumnitridschicht 102 geätzt, welche Bereiche später die Metallstrukturen aufweisen sollen. Nachfolgend wird die Photolackschicht entfernt.
  • In 3 ist eine Schichtanordnung 300 nach zusätzlichen Teilschritten des erfindungsgemäßen Verfahrens zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gezeigt. Auf die in 2 gezeigte Schichtanordnung 200 wird eine erste Metallschicht aus Gold 303 ausgebildet. Dies kann zum Beispiel mittels Sputterns, Abscheidens oder Aufdampfens durchgeführt werden. Die Dicke der Goldschicht 303 muss hierbei kleiner als die Dicke der Siliziumnitridschicht 102 sein.
  • In 4 ist eine Schichtanordnung 400 nach zusätzlichen Teilschritten des erfindungsgemäßen Verfahrens zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gezeigt. Auf der Goldschicht 303 wird eine Titanschicht 404 ausgebildet, wobei das Ausbilden beispielsweise mittels Abscheidens durchgeführt wird. Hierbei ist die Gesamtdicke der Goldschicht 303, welche direkt auf dem ersten Wafer ausgebildet ist, und der darauf ausgebildeten Titanschicht 404, d.h. die Summe der Einzeldicken der Goldschicht 303 und der Titanschicht 404, größer als die Dicke der noch auf dem ersten Wafer 101 verbliebenen Siliziumnitridschicht 102. Die Titanschicht 404 wird als Haftvermittlungsschicht verwendet.
  • In 5 ist eine Schichtanordnung 500 nach zusätzlichen Teilschritten des erfindungsgemäßen Verfahrens zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gezeigt. Mittels eines Planarisierungsschrittes, welcher vorzugsweise mittels chemisch-mechanischen-Polierens (CMP) durchgeführt wird, werden Teilbereiche der Titanschicht 404 und Teilbereiche der Goldschicht 303, welche sich auf der Siliziumnitridschicht 102 befinden, abgetragen. Mittels des Planarisierungsschrittes wird einerseits die Siliziumnitridschicht 102 wieder freigelegt, andererseits die Oberfläche der Schichtanordnung geglättet.
  • In 6 ist eine Schichtanordnung 600 nach zusätzlichen Teilschritten des erfindungsgemäßen Verfahrens zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gezeigt. Nach der Planarisierung wird eine Siliziumoxidschicht 605 auf der Schichtanordnung ausgebildet. Dies geschieht mittels Abscheidens. Nachfolgend wird die Siliziumoxidschicht 605 planarisiert, was vorzugsweise mittels chemisch-mechanischen-Polierens durchgeführt wird. Sowohl die Ausbildung der Siliziumoxidschicht 605, als auch das nachfolgende Planarisieren der Siliziumoxidschicht 605 dient dazu, dass nachfolgend ein Waferbonden leichter und sicherer durchgeführt werden kann. Eine typische Dicke für die Siliziumoxidschicht 605 ist 1 μm.
  • In 7 ist eine Schichtanordnung 700 nach zusätzlichen Teilschritten des erfindungsgemäßen Verfahrens zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gezeigt. Auf die planarisierte Siliziumoxidschicht 605 wird ein zweiter Wafer 706 gebondet. Wenn gewünscht, kann der zweite Wafer 706 auch elektrische Bauelemente aufweisen, welche bei der späteren Verwendung der ultraflachen Metallstruktur in einer molekularen Elektronik vorteilhaft sind. Zu beachten ist, dass, wenn der zweite Wafer 706 elektronische Bauelemente aufweist, welche die Metallschicht kontaktieren sollen, die Siliziumoxidschicht 605 an den Stellen, an denen die Metallschicht kontaktiert werden soll, Vias aufweisen muss, wobei auch zu beachten ist, dass der zweite Wafer und/oder die Zwischenschicht in einer Justierung auf dem ersten Wafer aufzubringen sind, dass ein Kontakt zwischen den Vias und der Metallschicht erreicht wird.
  • Für den Fall, dass an der Schichtanordnung nachfolgend noch eine Ätzung durchgeführt wird, muss, wenn der zweite Wafer 706 aus einem Material ausgebildet ist, welches von dem Ätzmittel angegriffen wird, z.B. die Kombination Siliziumwafer und TMAH als Ätzmittel, noch eine Schutzschicht 707 für das Material des zweiten Wafers 706 ausgebildet werden. Die Ausbildung der Schutzschicht 707 muss vor dem Bonden des zweiten Wafers 706 auf die Siliziumoxidschicht 605 durchgeführt werden. Die Schutzschicht 707 ist im Beispiel aus Siliziumoxid gebildet, welches mittels einer thermischen Oxidation aus dem Silizium des zweiten Wafers 706 ausgebildet wird. Durch die thermische Oxidation lässt sich auf einfache Weise eine Schutzschicht 707 auf der gesamten Oberfläche des zweiten Wafers 706 aus Silizium bilden. Es ist jedoch auch jedes andere Verfahren, wie beispielsweise Abscheidung, und auch jedes andere Material geeignet um als Schutzschicht um den zweiten Wafer 706 zu dienen, welches einer nachfolgenden Ätzung widersteht. Beispielsweise kann als Material für die Schutzschicht 707 auch Wachs, Polyethylen (PE), Polypropylen (PP) oder Polyurethan (PUR) verwendet werden.
  • In 8 ist eine Schichtanordnung 800 nach zusätzlichen Teilschritten des erfindungsgemäßen Verfahrens zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gezeigt. Die zusätzlichen Teilschritte beziehen sich auf ein Rückätzen des ersten Wafers 101. Durch das Rückätzen des ersten Wafers 101 wird die strukturierte Siliziumnitridschicht 102 und die strukturierte Goldschicht 303 freigelegt. Durch geeignete Wahl des Ätzverfahrens lässt sich erreichen, dass das Ätzen auf der Siliziumnitridschicht 102 und auf der Goldschicht 303 stoppt. Ein geeignetes Ätzverfahren ist zum Beispiel eine TMAH-Ätzung, da hierbei sowohl das Siliziumnitrid als auch das Gold als Ätzstopp verwendet werden kann, da beide Materialien gegenüber einer Ätzung mit TMAH stabil sind.
  • Mit dem im Bezug auf die 8 beschriebenen Teilschritten ist das Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gemäß dem ersten Ausführungsbeispiel abgeschlossen.
  • Im folgenden wird anhand der 9 bis 12 ein zweites Ausführungsbeispiel der Erfindung beschreiben, welches sich in einigen Teilschritten von dem oben beschriebenen ersten Ausführungsbeispiel unterscheidet. Nachfolgend beschrieben sind nur die Teilschritte des zweiten Ausführungsbeispiels, welche sich von den korrespondierenden Teilschritten des ersten Ausführungsbeispiels unterscheiden.
  • In 9 ist ausgehend von der 1 eine Schichtanordnung 900 nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gezeigt. Auf der Siliziumnitridschicht 102 wird eine Photolackschicht 908 ausgebildet. Die Photolackschicht 908 wird nachfolgend strukturiert und dient nachfolgend als Ätzmaske in einem Ätzschritt, welcher der Strukturierung der Siliziumnitridschicht 102 dient.
  • In 10 ist eine Schichtanordnung 1000 nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels der Erfindung zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gezeigt. Auf der in 9 gezeigten Schichtanordnung 900 wird eine erste Metallschicht aus Gold 303 ausgebildet. Dies erfolgt mittels Aufdampfens. Die Dicke der Goldschicht 303 muss hierbei kleiner als die Dicke der noch auf dem ersten Wafer 101 verbliebenen Siliziumnitridschicht 102 sein. Ferner ist bei dem Aufdampfen zu beachten, dass das aufgedampfte Gold keine zusammenhängende Schicht auf der gesamten Schichtanordnung ausbildet, sondern die Seitenflächen der Photolackschicht 908 nicht mit dem Gold in Kontakt kommen. Dies ist auch der Grund dafür, dass die Goldschicht 303 nicht aufgesputtert sondern aufgedampft wird, da beim Aufsputtern eine zusammenhängende Schicht aus Gold erzeugt würde.
  • In 11 ist eine Schichtanordnung 1100 nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels der Erfindung zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gezeigt. Auf der in 10 dargestellten Goldschicht 303 wird eine Titanschicht 404 ausgebildet, wobei das Ausbilden mittels Aufdampfens durchgeführt wird. Hierbei ist zu beachten, dass die Gesamtdicke der Goldschicht 303 und der Titanschicht 404, d.h. die Summe der Einzeldicken der Goldschicht 303 und der Titanschicht 404, kleiner oder höchstens gleich groß wie die Dicke der noch auf dem ersten Wafer 101 verbliebenen Siliziumnitridschicht 102 ist. Die Titanschicht 404 wird als Haftvermittlungsschicht verwendet. Ferner ist bei dem Aufdampfen des Titans zu beachten, dass auch das aufgedampfte Titan keine zusammenhängende Schicht auf der gesamten Schichtanordnung ausbildet, sondern die Seitenflächen der Photolackschicht 908 nicht mit dem Titan in Kontakt kommen, so dass ein Teilbereich der Seitenflächen der Siliziumnitridschicht 102 nicht mit Metal bedeckt ist. Dies ist auch der Grund dafür, dass die Titanschicht 404 nicht aufgesputtert, sondern aufgedampft wird, da beim Aufsputtern eine zusammenhängende Schicht aus Titan erzeugt würde.
  • In 12 ist eine Schichtanordnung 1200 nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels der Erfindung zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gezeigt. Die in 11 gezeigte Schichtanordnung 1100 wird mittels eines Lift-Off Schrittes weiter bearbeitet. Mittels des Lift-Off Schrittes wird die Photolackschicht 908 entfernt. Zusammen mit dem Entfernen der Photolackschicht 908 werden auch die Teilbereiche der Goldschicht 303 und der Titanschicht 404 entfernt, welche über der Photolackschicht 908 angeordnet sind. Somit entfällt zum Entfernen dieser Teilbereiche der Goldschicht 303 und der Titanschicht 404 der im ersten Ausführungsbeispiel beschriebene Planarisierungsschritt. In dem Verwenden des Lift-Off Schrittes zum Entfernen der Photolackschicht 908 ist auch der Grund zu sehen, warum die Gesamtdicke der Goldschicht 303 und der Titanschicht 404 kleiner als die Dicke der Siliziumnitridschicht 102 sein muss, und warum die Seitenflächen der Siliziumnitridschicht 102 im oberen Bereich nicht mit dem Titan oder dem Gold in Kontakt kommen dürfen, also keine durchgehende Metallschicht ausgebildet werden darf, da sonst bei dem Lift-Off Schritt nicht nur die Teilbereiche der Goldschicht 303 und der Titanschicht 404 über der Photolackschicht 908 entfernt würden, sondern auch Teile der Bereiche der Goldschicht 303 und der Titanschicht 404, welche nicht entfernt werden sollen.
  • Anschließend werden im zweiten Ausführungsbeispiel der Erfindung die gleichen Verfahrensschritte durchgeführt, welche im ersten Ausführungsbeispiel der Erfindung mit Bezug auf die 6 bis 8 erläutert wurden.
  • Mit dem im Bezug auf die 8 beschriebenen Teilschritten ist das Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gemäß dem zweiten Ausführungsbeispiel abgeschlossen.
  • Nachfolgend wird mit Bezugnahme auf die 13 bis 17 ein drittes Ausführungsbeispiel der Erfindung erläutert.
  • 13 zeigt eine Schichtanordnung 1300, welche einen ersten Wafer 1301 aufweist. Auf dem ersten Wafer 1301 wird eine erste Metallschicht 1303 ausgebildet. Vorzugsweise ist der erste Wafer 1301 ein Siliziumwafer. Vorzugsweise wird die Metallschicht 1303 abgeschieden. Es ist auch möglich sie aufzusputtern oder aufzudampfen. Als Metall wird Gold verwendet.
  • 14 zeigt eine Schichtanordnung 1400, welche sich nach zusätzlichen Teilschritten des Verfahrens zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gemäß dem dritten Ausführungsbeispiels der Erfindung ergibt. Auf der Metallschicht 1303 wird eine Schicht aus dünnflüssigem Epoxidharz 1405 aufgetragen. Hierfür sind alle bekannten Epoxidharze geeignet, welche sich beim Aushärten nur wenig zusammenziehen, d.h. nur einen geringen Gewichtsverlust erleiden. Ferner sollte die Aushärtetemperatur des Epoxidharzes weniger als 300°Celsius betragen, besonders bevorzugt sind Epoxidharze welche bei einer Temperatur von 150° bis 200°Celsius aushärten. Die Aushärtetemperatur darf, insbesondere beim Verwenden von Gold als Metallschicht 1303, nicht über 300°Celsius liegen, da ab dieser Temperatur das Gold anfängt in das Silizium des Wafers einzudiffundieren, wobei sich ab etwa 363°Celsius eine eutektische Verbindung ausbildet. Das Verwenden von Epoxidharzen mit geringen Gewichtsverlust dient dazu sicherzustellen, dass sich diese beim Aushärten nicht zusammenziehen und es durch das Zusammenziehen zu Rissbildungen im Epoxidharz und der darunter liegenden Metallschicht kommt.
  • 15 zeigt eine Schichtanordnung 1500, welche sich nach zusätzlichen Teilschritten des Verfahrens zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gemäß dem dritten Ausführungsbeispiels der Erfindung ergibt. Auf der Epoxidharzschicht 1405 wird ein zweiter Wafer 1506 aufgebracht. Nachfolgend wird die Epoxidharzschicht 1405 ausgehärtet, wodurch der zweite Wafer 1506 und die Epoxidharzschicht 1405 und damit auch die Goldschicht 1303 fest miteinander verbunden werden. Das Aushärten wird bei etwa 150°Celsius durchgeführt.
  • 16 zeigt eine Schichtanordnung 1600, welche sich nach zusätzlichen Teilschritten des Verfahrens zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht gemäß dem dritten Ausführungsbeispiels der Erfindung ergibt. Als nächstes wird der erste Wafer 1301 von der Goldschicht 1303 abgelöst. Dies ist wegen der schlechten Haftung der Goldschicht 1303 an der Siliziumoberfläche des ersten Wafers 1301 leicht möglich. Die Ablösung kann auf einfache Weise mechanisch mittels Zugbelastung durchgeführt werden.
  • 17 zeigt eine Draufsicht einer Probe einer Mehrschicht-Anordnung mit einer Metallschicht, welche Mehrschicht-Anordnung mittels eines erfindungsgemäßen Verfahrens hergestellt wurde. Die Probe wurde im Bezug auf die Rauhigkeit der Oberfläche der Metallschicht analysiert. Die Fläche des dargestellten Bereichs 1709 der Probe beträgt 300 nm × 300 nm in einer X-Y-Ebene, welche in der 17 dargestellt ist. Aus der Analyse der Rauhigkeiten ergeben sich für den gesamten in der 17 dargestellten Bereich eine Schwankungsbreite in der Dicke, d.h. in der Z-Koordinate der 17 von 3,685 nm. Dies bedeutet, dass der gemessene Unterschied in der Z-Koordinate von der tiefsten bis zur höchsten Stelle der Probe 3,685 nm beträgt. Die Standardabweichung, d.h. der RMS- Wert, der Z-Koordinate beträgt 0,239 nm. Der Absolutwert der Z-Koordinate ergibt sich zu –322,48 nm. Dieser Absolutwert besitzt jedoch keine Aussagekraft, da er nur einen Offset der Metalloberfläche zu der Messapparatur bedeutet.
  • Ferner ist in dem Bereich 1709 der 17 auch noch ein typischer Teilbereich 1710 markiert, welcher einer gesonderten Rauhigkeitsanalyse unterzogen wurde. Innerhalb dieses Teilbereichs 1710 ergibt sich als Offset der Z-Koordinate, welcher wieder keine Aussagekraft besitzt, ein Wert von –388,90 nm. Die größte absolute Höhe, d.h. der größte Abstand zwischen dem tiefsten Punkt und dem höchsten Punkt innerhalb des Teilbereiches 1710 beträgt 0,951 nm. Die mittlere Rauhigkeit der Oberfläche innerhalb des Teilbereiches 1710 ergibt sich zu 0,105 nm, wohingegen die Standardabweichung der Rauhigkeit sich zu 0,133 nm ergibt.
  • Aus der Analyse der Rauhigkeit der Probe einer Mehrschicht-Anordnung mit einer Metallschicht ist ersichtlich, dass es mittels des erfindungsgemäßen Verfahrens möglich ist, eine Metalloberfläche sehr geringer Rauhigkeit von weniger als 0,5 nm zu erreichen. Bei der hergestellten Probe ergab sich als Rauhigkeit ein Wert von etwas mehr als 0,1 nm insbesondere ein RMS-Wert von 0,133 nm.
  • In diesem Dokument ist folgendes Dokument zitiert:
    • [1] Ultralarge atomically flat template-stripped Au surfaces for scanning probe microscopy, M. Hegner, P. Wagner and G. Semenza, Surface Science 291 (1993) 39–46.
    • 100
    Schichtanordnung
    101
    Siliziumwafer
    102
    Siliziumnitridschicht
    200
    Schichtanordnung
    300
    Schichtanordnung
    303
    Goldschicht
    400
    Schichtanordnung
    404
    Titanschicht
    500
    Schichtanordnung
    600
    Schichtanordnung
    605
    Siliziumoxidschicht
    700
    Schichtanordnung
    706
    zweiter Wafer
    707
    Schicht aus Siliziumoxid
    800
    Schichtanordnung
    900
    Schichtanordnung
    908
    Photolackschicht
    1000
    Schichtanordnung
    1100
    Schichtanordnung
    1200
    Schichtanordnung
    1300
    Schichtanordnung
    1301
    Siliziumwafer
    1303
    Goldschicht
    1400
    Schichtanordnung
    1405
    Epoxidharzschicht
    1500
    Schichtanordnung
    1506
    zweiter Wafer
    1600
    Schichtanordnung
    1709
    Bereich einer Metallschicht
    1710
    typischer Teilbereich einer Metallschicht

Claims (14)

  1. Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht, • bei dem auf einer Oberfläche eines ersten Wafers eine Metallschicht aufgebracht wird; • bei dem auf der Metallschicht mindestens eine Zwischenschicht aufgebracht wird; • bei dem ein zweiter Wafer auf die Zwischenschicht aufgebracht wird; und • bei dem der erste Wafer entfernt wird, so dass die Metallschicht freigelegt wird.
  2. Verfahren gemäß Anspruch 1, bei dem die Metallschicht Gold, Silber oder Platin aufweist.
  3. Verfahren gemäß Anspruch 1 oder 2, bei dem der erste Wafer und/oder der zweite Wafer aus zumindest einem der folgenden Materialien hergestellt ist: • Silizium, • Galliumarsenid, • Silizium-Germanium, • Indium-Galliumarsenid, • Indium-Antimon, Zinksulfid, • Gallium-Aluminiumarsenid, • Gallium-Aluminiumphosphid, oder • Galliumphosphid.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem der zweite Wafer elektronische Bauelemente aufweist.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem die Metallschicht als eine strukturierte Metallschicht ausgebildet wird.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem vor Aufbringender Metallschicht eine Maske aus einem elektrisch isolierenden Material auf der Oberfläche des ersten Wafers ausgebildet wird.
  7. Verfahren gemäß Anspruch 6, bei dem die Maske aus Siliziumnitrid, Siliziumoxid, Hafniumoxid oder Aluminiumoxid auf der Oberfläche des ersten Wafers ausgebildet wird.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, bei dem vor Aufbringen der mindestens einen Zwischenschicht auf der Metallschicht eine zweite Metallschicht ausgebildet wird.
  9. Verfahren gemäß Anspruch 8, bei dem die zweite Metallschicht Titan, Palladium, Chrom oder Hafnium aufweist.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, bei dem der zweite Wafer mittels Waferbondens aufgebracht wird.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, bei dem der erste Wafers geätzt wird.
  12. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem die Zwischenschicht aus einem Epoxidharz hergestellt wird.
  13. Verfahren gemäß Anspruch 12, bei dem der zweite Wafer mittels Klebens aufgebracht wird.
  14. Verfahren gemäß Anspruch 12 oder 13, bei dem der erste Wafers gestrippt wird.
DE10337830A 2003-08-18 2003-08-18 Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht in einer Molekular-Elektronik-Anordnung Expired - Fee Related DE10337830B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10337830A DE10337830B4 (de) 2003-08-18 2003-08-18 Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht in einer Molekular-Elektronik-Anordnung
US10/920,043 US20050239272A1 (en) 2003-08-18 2004-08-16 Process for producing a multilayer arrangement having a metal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10337830A DE10337830B4 (de) 2003-08-18 2003-08-18 Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht in einer Molekular-Elektronik-Anordnung

Publications (2)

Publication Number Publication Date
DE10337830A1 true DE10337830A1 (de) 2005-04-07
DE10337830B4 DE10337830B4 (de) 2005-08-25

Family

ID=34258162

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10337830A Expired - Fee Related DE10337830B4 (de) 2003-08-18 2003-08-18 Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht in einer Molekular-Elektronik-Anordnung

Country Status (2)

Country Link
US (1) US20050239272A1 (de)
DE (1) DE10337830B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006017549A1 (de) * 2006-04-13 2007-10-18 Imi Intelligent Medical Implants Ag Verfahren zur Herstellung von Implantatstrukturen zur Kontaktierung oder Elektrostimulation von lebenden Gewebezellen oder Nerven
US10145009B2 (en) * 2017-01-26 2018-12-04 Asm Ip Holding B.V. Vapor deposition of thin films comprising gold
US11104085B2 (en) * 2018-11-20 2021-08-31 The Boeing Company Composite laminate structure having a cellular core formed using a continuous compression molding process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512131A (en) * 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
WO2001027972A2 (en) * 1999-09-20 2001-04-19 Yale University Molecular scale electronic devices
US20020025668A1 (en) * 2000-08-23 2002-02-28 Nec Corporation Wiring pattern formation method and original substrate used for the method
DE10251229A1 (de) * 2002-03-05 2003-09-25 Univ Ulm Dithiolan-Derivate zur Immobilisierung von Biomolekülen auf Edelmetallen und Halbleitern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512131A (en) * 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
WO2001027972A2 (en) * 1999-09-20 2001-04-19 Yale University Molecular scale electronic devices
US20020025668A1 (en) * 2000-08-23 2002-02-28 Nec Corporation Wiring pattern formation method and original substrate used for the method
DE10251229A1 (de) * 2002-03-05 2003-09-25 Univ Ulm Dithiolan-Derivate zur Immobilisierung von Biomolekülen auf Edelmetallen und Halbleitern

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HEGNER M., WAGNER P., SEMENZA G.: Ultralarge atomically flat templatestripped Au surfaces for scanning probe microscopy. In: Surface Science, ISSN 0039-6028, 1993, Vol. 291, S. 39-46 *
NIKLAUS F., ENOKSSON P., GRISS P., KÄLVESTEN E., STEMME G.: Low-Temperature Wafer-Level Transfer Bonding. In: Journal of microelectromechanical systems, ISSN 1057-7157, 2001, Vol. 10, No. 4, S. 525-531 *

Also Published As

Publication number Publication date
US20050239272A1 (en) 2005-10-27
DE10337830B4 (de) 2005-08-25

Similar Documents

Publication Publication Date Title
EP2266162B1 (de) Resonanzfilter mit geringem verlust
EP2050131B1 (de) Verfahren zur erzeugung einer elektrischen funktionsschicht auf einer oberfläche eines substrats
DE102007012384A1 (de) Mit geführten akustischen Wellen arbeitendes Bauelement und Verfahren zur Herstellung des Bauelements
DE2901697C3 (de) Verfahren zur Ausbildung von Leitungsverbindungen auf einem Substrat
EP0718878A2 (de) Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat
DE102004022178B4 (de) Verfahren zur Herstellung einer Leiterbahn auf einem Substrat und Bauelement mit einer derart hergestellten Leiterbahn
DE19732250A1 (de) Verfahren zur Herstellung metallischer Mikrostrukturen
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE69618264T2 (de) Verbesserungen bei der Herstellung von Kristallsubstraten
DE10337830B4 (de) Verfahren zum Herstellen einer Mehrschicht-Anordnung mit einer Metallschicht in einer Molekular-Elektronik-Anordnung
DE102008016613B4 (de) Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
DE19829609B4 (de) Verfahren zur Herstellung eines Mikrosystems
EP0683902B1 (de) Verfahren zum herstellen von mikrostrukturelementen auf einem substrat
EP1232996A2 (de) Mikromechanisches Bauelement und Verfahren zu seiner Herstellung
EP0967296B1 (de) Verfahren zum Beschichten eines Substrats
DE102010002818B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelementes
EP0966045B1 (de) Verfahren zum Herstellen einer Metallelektrode in einer Halbleiteranordnung mit einem MOS-Transistor
EP0996147A1 (de) Verfahren zum Herstellen eines Halbleiterchips durch anodischer Oxidation
DE102004022176B4 (de) Verfahren zur Herstellung von passiven Bauelementen auf einem Substrat
DE102022200343B3 (de) Verfahren zum Herstellen eines Bondpads für ein mikromechanisches Sensorelement
DE112018007677B4 (de) Verfahren zur Herstellung eines Halbleitergerätes
DE102017119114B4 (de) Verfahren zur Haftungsvermeidung durch strukturierte Antihaftschicht
DE102009014993A1 (de) Verfahren zum elektrischen Kontaktieren eines elektronischen Bauelements
DE102004019609B3 (de) Verfahren zur Herstellung einer strukturierten Metallisierung
EP1323183A1 (de) Verfahren zum herstellen eines mikroelektronischen schaltkreises und mikroelektronischer schaltkreis

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee