WO2009096338A1 - 固体撮像装置及びそれを含むｘ線ｃｔ装置 - Google Patents

固体撮像装置及びそれを含むｘ線ｃｔ装置 Download PDF

Info

Publication number
WO2009096338A1
WO2009096338A1 PCT/JP2009/051105 JP2009051105W WO2009096338A1 WO 2009096338 A1 WO2009096338 A1 WO 2009096338A1 JP 2009051105 W JP2009051105 W JP 2009051105W WO 2009096338 A1 WO2009096338 A1 WO 2009096338A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor region
pixel
photodiode
solid
imaging device
Prior art date
Application number
PCT/JP2009/051105
Other languages
English (en)
French (fr)
Inventor
Kazuki Fujita
Harumichi Mori
Ryuji Kyushima
Masahiko Honda
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to EP09705131.2A priority Critical patent/EP2237317B1/en
Priority to US12/864,575 priority patent/US8488735B2/en
Priority to CN200980103667.1A priority patent/CN101933143B/zh
Publication of WO2009096338A1 publication Critical patent/WO2009096338A1/ja
Priority to US13/921,565 priority patent/US8675813B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/247—Detector read-out circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/249—Measuring radiation intensity with semiconductor detectors specially adapted for use in SPECT or PET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/30—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming X-rays into image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays

Definitions

  • the present invention relates to a solid-state imaging device including a plurality of light receiving units arranged two-dimensionally, and an X-ray CT apparatus including the same.
  • PPS Passive Pixel Sensor
  • the PPS solid-state imaging device has a structure in which PPS pixel portions including photodiodes that generate an amount of electric charge corresponding to incident light intensity are two-dimensionally arranged in M rows and N columns. In each pixel portion, the charge generated by the photodiode in response to light incidence is stored in the capacitor element of the integration circuit, and a voltage value corresponding to the amount of stored charge is output.
  • the output ends of each of the M pixel units belonging to each column are connected to the input ends of the integration circuits provided corresponding to the columns via readout wirings provided corresponding to the columns. It is connected. Then, in order from the first row to the M-th row, the charges generated in the photodiodes of the pixel portion are input to the corresponding integration circuit via the corresponding readout wiring, and the voltage value corresponding to the charge amount from the integration circuit. Is output.
  • each of the N pixel units belonging to each row is connected to the control unit via a row selection wiring provided corresponding to the row.
  • each pixel unit outputs charges generated in the photodiode to the readout wiring.
  • a PPS solid-state imaging device is used in various applications.
  • a PPS solid-state imaging device is combined with a scintillator panel and used as an X-ray flat panel sensor in medical applications and industrial applications.
  • the PPS solid-state imaging device is specifically used in an X-ray CT apparatus, a microfocus X-ray inspection apparatus, and the like.
  • a solid-state imaging device used for such an application includes a large-area light-receiving unit in which M ⁇ N pixel units are two-dimensionally arranged, and the light-receiving unit has a side length exceeding 10 cm. In some cases, it is integrated on a semiconductor substrate. Therefore, only one solid-state imaging device may be manufactured from one semiconductor wafer. JP 2006-234557 A JP 2001-027673 A
  • the inventors have found the following problems. That is, in the conventional solid-state imaging device, when the readout wiring corresponding to any column is disconnected during manufacture, the M pixel units belonging to that column are positioned closer to the integration circuit than the disconnection position. The pixel portion to be connected is connected to the integration circuit by the readout wiring, but the pixel portion located far from the disconnection position with respect to the integration circuit is not connected to the integration circuit.
  • the charge generated in the photodiode in response to light incidence in the pixel portion located far from the disconnection position with respect to the integration circuit is not read out to the integration circuit, and the photodiode It is being accumulated in the junction capacitance part.
  • the row selection wiring corresponding to any one of the rows is disconnected in the middle of manufacturing, among the N pixel portions belonging to the row, the pixel portion located closer to the row selection portion than the disconnection position is Although connected to the row selection unit through the row selection wiring, the pixel unit located farther from the disconnection position than the row selection unit is not connected to the row selection unit.
  • the charge generated in the photodiode in response to the light incidence in the pixel portion located far from the disconnection position with respect to the row selection portion is not read out to the integration circuit and accumulated in the junction capacitance portion of the photodiode.
  • the amount of charge accumulated in the junction capacitance portion of the photodiode exceeds the saturation level, the charge exceeding the saturation level overflows to the adjacent pixel portion.
  • the influence when one readout wiring is disconnected, the influence not only affects the pixel portion of the column connected to the readout wiring, but also extends to the pixel portions of both adjacent columns. Eventually, a defective line occurs in the pixel portions of three consecutive columns. Similarly, when one row selection wiring is disconnected, the influence extends not only to the pixel portion of the row connected to the row selection wiring, but also to the pixel portions of both adjacent rows. A defective line is generated in the pixel portions of the three rows.
  • the defective lines are not continuous and if both sides of one defective line are normal lines, it is possible to interpolate the pixel data of the defective lines using the pixel data of the normal lines on both sides.
  • the probability of occurrence of disconnection is increased because the readout wiring and the row selection wiring are long.
  • Patent Document 1 proposes a technique intended to eliminate the problems of such a conventional solid-state imaging device.
  • this conventional technique an average value of all pixel data of adjacent lines adjacent to the defective line is obtained, and an average value of all pixel data of several normal lines adjacent to the defect line is also obtained. If the difference is equal to or greater than a certain value, it is determined that the adjacent line is also defective, the pixel data of the adjacent line is corrected, and the pixel data of the defective line is further corrected based on the corrected value of the pixel data of the adjacent line. Correct.
  • Patent Document 2 proposes a technique intended to solve the problems of the above-described conventional solid-state imaging device.
  • a dummy photodiode is formed in the region between the pixel portions, Charges saturated in the pixel portion on the defective line are caught by a dummy photodiode and discharged.
  • the present invention has been made to solve the above-described problems, and is capable of obtaining a high-resolution image even when any of the readout wirings or row selection wirings is disconnected.
  • An object of the present invention is to provide a solid-state imaging device having a structure and an X-ray CT apparatus including the same.
  • each of the pixel portions P 1,1 to P M, N includes a photodiode that generates an amount of charge corresponding to the intensity of incident light, and a readout switch connected to the photodiode.
  • the photodiodes included in the pixel portion P m, n (m is an integer from 1 to M and n is an integer from 1 to N) in the light receiving unit have the first conductivity type.
  • the light receiving unit includes channel stoppers provided in regions sandwiched between the pixel units P 1,1 to P M, N.
  • the channel stopper is formed of a first conductivity type third semiconductor region having an impurity concentration higher than that of the first semiconductor region.
  • the light receiving portion is a region surrounded by any 2 ⁇ 2 pixel portions adjacent to each other among the pixel portions P 1,1 to P M, N (specifically, corner portions of the arbitrary pixel portions).
  • the first dummy photodiode provided in a state surrounded by the channel stopper.
  • the first dummy photodiode includes a common first semiconductor region and a second conductivity type fourth semiconductor region formed on the first semiconductor region.
  • One of the first conductivity type and the second conductivity type is P-type, and the other is N-type.
  • the light receiving unit is surrounded by a channel stopper in a region surrounded by any two adjacent pixel units among the pixel units P 1,1 to P M, N
  • the second dummy photodiode may be further included.
  • the second dummy photodiode is constituted by a common first semiconductor region and a second conductivity type fifth semiconductor region formed on the first semiconductor region.
  • the pixel portion on the defective line responds to light incidence.
  • the charges generated in the photodiode are not read out and are stored in the junction capacitance portion of the photodiode.
  • the amount of charge accumulated in the junction capacitance portion of the photodiode exceeds the saturation level, the charge exceeding the saturation level overflows outside the pixel portion.
  • the dummy area is surrounded by the channel stopper in the area between the pixel parts (the area around the corner of each pixel part or the area between the two pixel parts) in the light receiving part.
  • a photodiode is provided.
  • the solid-state imaging device can obtain a high-resolution image even when any one of the readout wirings or the row selection wiring is disconnected.
  • each pixel portion occupies a substantially square area.
  • Most of the substantially square region is a photodiode region, and a field effect transistor as a read switch is formed at one corner of the approximately square region. Since the electric field strength is high at the corners of the substantially square region of the photodiode, the electric charge tends to overflow. Further, unnecessary charges are likely to be generated in the vicinity of the region where the read switch is provided. Therefore, in the present invention, at least a region surrounded by any 2 ⁇ 2 pixel portions adjacent to each other out of the M ⁇ N pixel portions P 1,1 to P M, N (each of the arbitrary pixel portions). Since the dummy photodiode is formed in the common corner portion), the charge generated at the corner of the substantially square region of the photodiode can be efficiently discharged by the dummy photodiode.
  • the X-ray CT apparatus includes an X-ray output unit, a solid-state imaging device having the above-described structure (solid-state imaging device according to the present invention), moving means, and an image analysis unit.
  • the X-ray output unit outputs X-rays toward the subject.
  • the solid-state imaging device receives and captures X-rays that are output from the X-ray output unit and arrive through the subject.
  • the moving means moves the X-ray output unit and the solid-state imaging device relative to the subject.
  • the image analysis unit receives frame data output from the solid-state imaging device, and generates a tomographic image of the subject based on the frame data.
  • a high-resolution image can be obtained even when any row selection wiring is disconnected.
  • FIG. 4 is a circuit diagram of each of a pixel unit P m, n , an integration circuit Sn, and a holding circuit H n included in the solid-state imaging device 1 illustrated in FIG. 1. These are timing charts explaining the operation of the solid-state imaging device shown in FIG. These are top views which show the structural example of the light-receiving part in the solid-state imaging device shown by FIG. These are top views which show the other structural example of the light-receiving part in the solid-state imaging device shown by FIG.
  • FIG. 6 is a cross-sectional view of a region located between pixel portions along line AA in FIG. 5.
  • FIG. 6 is a cross-sectional view of a region located between pixel portions along the line BB in FIG. 5.
  • SYMBOLS 1 Solid-state imaging device 10, 10A, 10B ... Light-receiving part, 20, 20A, 20B ... Signal reading part, 30 ... Control part, 201 ... P-type semiconductor area, 202 ... N + type semiconductor area, 203 ... Depletion layer, 204 ... P + type semiconductor region, 205 ... insulating layer, 206 ... contact hole, 207 ... metal wiring, 212 ... N + type semiconductor region, 213 ... depletion layer, 216 ... contact hole, P 1,1 to P M, N ... Pixel part, PD ... Photodiode, SW 1 ... Reading switch, S 1 to S N ... Integration circuit, C 2 ... Integration capacitor element, SW 2 ...
  • Discharge switch A 2 ... Amplifier, H 1 to H N ... holding circuit, C 3 ... holding capacitor, SW 31 ... input switch, SW 32 ... output switch, L V, m ... m-th row selection wiring, L H, n ... n-th column selection wiring, L O, n ... n-th column readout arrangement Line, L R ... discharge controlling wiring, L H ... hold controlling wiring, L out ... voltage output wiring, CS ... channel stopper, PD1, PD2 ... photodiode dummy.
  • FIG. 1 is a diagram showing a configuration of an embodiment of a solid-state imaging device according to the present invention.
  • the solid-state imaging device 1 shown in FIG. 1 includes a light receiving unit 10, a signal reading unit 20, and a control unit 30.
  • a scintillator panel is overlaid on the light receiving surface 10 of the solid-state imaging device 1.
  • the light receiving unit 10 includes M ⁇ N pixel units P 1,1 to P M, N two-dimensionally arranged in a matrix in M rows and N columns.
  • the pixel unit P m, n means a pixel unit located in the m-th row and the n-th column.
  • M and N are each an integer of 2 or more
  • m is an integer of 1 to M
  • n is an integer of 1 to N.
  • the pixel unit P m, n in the light receiving unit 10 is a PPS pixel unit and has a common configuration.
  • Each of the N pixel portions P m, 1 to P m, N belonging to the m-th row is connected to the control unit 30 via the m-th row selection wiring L V, m .
  • the output ends of the M pixel units P 1, n to P M, n belonging to the n-th column are connected to the integration circuit S n included in the signal readout unit 20 via the n-th column readout wiring L O, n. It is connected to the.
  • the signal reading unit 20 includes N integration circuits S 1 to S N and N holding circuits H 1 to H N. Each integrating circuit Sn has a common configuration. Moreover, the holding circuits H n have a common configuration.
  • Each integrating circuit Sn has an input terminal connected to the readout wiring L O, n .
  • Each integrating circuit S n accumulates the charge input through the input terminal, and outputs a voltage value corresponding to the accumulated charge amount from the output terminal to the holding circuit H n .
  • the N integrating circuits S 1 ⁇ S N respectively connected to the control unit 30 via the discharge control wiring L R.
  • Each holding circuit H n has an input terminal connected to the output terminal of the integrating circuit S n. Each holding circuit H n holds the voltage value input via this input terminal, and outputs the held voltage value from the output terminal to the output wiring L out .
  • Each of the N holding circuits H 1 to H N is connected to the control unit 30 via a holding control wiring L H. Moreover, each holding circuit H n is connected to the control unit 30 first n column selecting wiring L H, through n.
  • the control unit 30 outputs the m-th row selection control signal Vsel (m) to the m-th row selection wiring LV , m, and outputs the m-th row selection control signal Vsel (m) to N pixels in the m-th row.
  • Each of the parts P m, 1 to P m, N is given.
  • the M row selection control signals Vsel (1) to Vsel (M) sequentially become significant values.
  • the control unit 30 includes a shift register in order to sequentially output M row selection control signals Vsel (1) to Vsel (M) as significant values.
  • Control unit 30 the n-th column selecting control signal Hsel (n) and outputs the n-th column selecting wiring L H, the n, giving the n-th column selecting control signal Hsel (n) to the holding circuit H n.
  • N column selection control signals Hsel (1) to Hsel (N) also sequentially become significant values.
  • the control unit 30 includes a shift register for sequentially outputting N column selection control signals Hsel (1) to Hsel (N) as significant values.
  • the control unit 30 outputs a discharging control signal Reset to the discharge controlling wiring L R, provide the discharge control signal Reset to the N integrating circuits S 1 ⁇ S N, respectively.
  • Control unit 30 outputs a holding control signal Hold to the hold controlling wiring L H, it gives the holding control signal Hold to the N holding circuits H 1 ⁇ H N, respectively.
  • control unit 30 controls the opening / closing operation of the readout switch SW 1 included in each of the N pixel units P m, 1 to P m, N belonging to the m-th row in the light receiving unit 10, and The voltage reading holding operation and the output operation in the signal reading unit 20 are controlled.
  • the control unit 30 uses the voltage value corresponding to the amount of charge generated in the photodiode PD included in each of the M ⁇ N pixel units P 1,1 to P M, N in the light receiving unit 10 as frame data.
  • the signal reading unit 20 repeatedly outputs the signal.
  • FIG. 2 is a circuit diagram of each of the pixel unit P m, n , the integration circuit Sn, and the holding circuit H n included in the solid-state imaging device illustrated in FIG.
  • the circuit diagram of the pixel portion P m, n is representative of M ⁇ N pixel portions P 1,1 to P M, N
  • the integration circuit S is representative of N integration circuits S 1 to S N.
  • a circuit diagram of n and a circuit diagram of the holding circuit H n are shown as a representative of the N holding circuits H 1 to H N. That is, FIG. 2 shows circuit portions related to the pixel portion P m, n of the m- th row and the n-th column and the n-th column readout wiring L O, n .
  • Pixel unit P m, n includes a photodiode PD and the readout switch SW 1.
  • the anode terminal of the photodiode PD is grounded, the cathode terminal of the photodiode PD is connected to the n-th column readout wiring L O via the readout switch SW 1, to n.
  • the photodiode PD generates an amount of charge corresponding to the incident light intensity, and accumulates the generated charge in the junction capacitor.
  • the read switch SW 1 is supplied with an m-th row selection control signal from the control unit 30 via the m-th row selection wiring LV , m .
  • the m-th row selection control signal is an electric signal for instructing the opening / closing operation of the read switch SW 1 included in each of the N pixel portions P m, 1 to P m, N belonging to the m-th row in the light receiving unit 10. .
  • the pixel portion P m, the n when the m-th row selecting control signal Vsel (m) is at low level, opens readout switch SW 1. At this time, the electric charge generated in the photodiode PD is accumulated in the junction capacitance portion without being output to the n-th column readout wiring L O, n .
  • the readout switch SW 1 when the m-th row selecting control signal Vsel (m) is at high level, the readout switch SW 1 in close. In this case, charges accumulated in the junction capacitance portion is generated in the photodiode PD until it passes through the readout switch SW 1, and output the n-th column readout wiring L O, to n.
  • the n-th column readout wiring L O, n is connected to a readout switch SW 1 included in each of the M pixel units P 1, n to P M, n belonging to the n-th column in the light receiving unit 10.
  • the n-th column readout wiring L O, n receives charges generated in the photodiode PD included in any one of the M pixel portions P 1, n to P M, n in the pixel portion. read out via the readout switch SW 1 included in, and transfers to the integrating circuit S n.
  • the integrating circuit Sn includes an amplifier A 2 , an integrating capacitive element C 2, and a discharging switch SW 2 . Integrating capacitive element C 2 and the discharge switch SW 2 are connected in parallel to each other, and provided between an input terminal of the amplifier A 2 and the output terminal. The input terminal of the amplifier A 2 is connected to the n-th column readout wiring L O, to n. Discharge switch SW 2 are given the discharge control signal Reset passed through the discharge controlling wiring L R from the controlling section 30.
  • the discharge control signal Reset is an electric signal instructing the opening / closing operation of the discharge switch SW 2 included in each of the N integration circuits S 1 to S N.
  • the holding circuit H n includes an input switch SW 31 , an output switch SW 32, and a holding capacitive element C 3 .
  • One end of the holding capacitive element C 3 is grounded.
  • the other end of the holding capacitive element C 3 is connected via an input switch SW 31 is connected to the output terminal of the integrating circuit S n, and is connected to the voltage output wiring L out via the output switch SW 32.
  • Input switch SW 31 is supplied with a holding control signal Hold through the wiring L H for holding control from the control unit 30.
  • the holding control signal Hold is an electric signal that instructs the opening / closing operation of the input switch SW 31 included in each of the N holding circuits H 1 to H N.
  • the output switch SW 32 is supplied with the n-th column selection control signal Hsel (n) from the control unit 30 via the n-th column selection wiring L H, n .
  • N-th column selecting control signal Hsel (n) is an electrical signal for instructing opening and closing operations of the output switch SW 32 included in the holding circuit H n.
  • the control unit 30 uses the discharge control signal Reset to output N pixels.
  • the discharging switch SW 2 included in each of the integrating circuits S 1 to S N is instructed to be closed and then opened. Thereafter, the readout switch SW 1 included in each of the N pixel portions P m, 1 to P m, N belonging to the m-th row in the light receiving unit 10 is set to a predetermined period by the m-th row selection control signal Vsel (m). Instruct to close.
  • the control unit 30 instructs the input switch SW 31 included in each of the N holding circuits H 1 to H N to change from the closed state to the open state by the holding control signal Hold during the predetermined period. Then, after the predetermined period, the control unit 30 sequentially sets the output switches SW 32 included in each of the N holding circuits H 1 to H N by the column selection control signals Hsel (1) to Hsel (N). Instruct to close only for a period. The control unit 30 sequentially performs the above control for each row.
  • FIG. 1 the operation of one embodiment (FIG. 1) of the solid-state imaging device according to the present invention will be described.
  • the solid-state imaging device under the control of the control unit 30, M row selection control signals Vsel (1) to Vsel (M), N column selection control signals Hsel (1) to Hsel (N), By changing the level of each of the discharge control signal Reset and the hold control signal Hold at a predetermined timing, it is possible to obtain frame data by capturing an image of light incident on the light receiving surface 10.
  • FIG. 3 is a timing chart for explaining the operation of the solid-state imaging device 1.
  • FIG. 3 shows (a) a discharge control signal Reset for instructing the opening / closing operation of the discharge switch SW 2 included in each of the N integration circuits S 1 to S N , and (b) the first row in the light receiving unit 10.
  • First row selection control signal Vsel (1) for instructing opening / closing operation of the readout switch SW 1 included in each of the N pixel portions P 1,1 to P 1, N
  • Second row in the light receiving unit 10 the N pixel portions P 2,1 ⁇ P 2, N second row selecting control signal Vsel for instructing opening and closing operations of the readout switches SW 1 included in each of (2)
  • the N holding A hold control signal Hold that indicates an opening / closing operation of the input switch SW 31 included in each of the circuits H 1 to H N is shown.
  • Reading of charges generated in the photodiode PD included in each of the N pixel portions P 1,1 to P 1, N belonging to the first row and accumulated in the junction capacitance portion is performed as follows.
  • the readout switch SW 1 included in each of the N pixel portions P 1,1 to P 1, N belonging to the first row in the light receiving unit 10 is closed.
  • the holding control signal Hold output from the control unit 30 to the holding control wiring L H becomes high level during the period from time t 13 to time t 14 .
  • the input switch SW 31 is closed in each of the N holding circuits H 1 to H N.
  • the holding control signal Hold switches from high level to low level, in the N holding circuits H 1 ⁇ H N, the input switch SW 31 closed To open state. Then, a voltage value being input to the input terminal of the holding circuit H n are output from the output terminal of the integrating circuit S n is held in the holding capacitive element C 3.
  • the column selection control signals Hsel (1) to Hsel (N) output from the control unit 30 to the column selection wirings L H, 1 to L H, N are sequentially constant. High level only for the period.
  • the output switches SW 32 included in each of the N holding circuits H 1 to H N are sequentially closed for a certain period. Thereby, the voltage value held in the holding capacitive element C 3 of the holding circuits H n are sequentially outputted through the output switches SW 32 to the voltage output wiring L out.
  • the voltage value V out output to the voltage output wiring L out represents the received light intensity in the photodiode PD included in each of the N pixel portions P 1,1 to P 1, N in the first row.
  • the discharge control signal Reset is at the high level output from the control unit 30 to the discharge controlling wiring L R.
  • the discharge switch SW 2 is closed.
  • the integrating capacitive element C 2 is discharged.
  • the second row selection control signal Vsel (2) a high level output from the control unit 30 to the second row selecting wiring L V, 2 It becomes.
  • the readout switch SW 1 included in each of the N pixel portions P 2,1 to P 2, N belonging to the second row in the light receiving unit 10 is closed.
  • the holding control signal Hold that is output from the control unit 30 to the holding control wiring L H is at a high level during the period from time t 23 to time t 24 .
  • the input switch SW 31 is closed in each of the N holding circuits H 1 to H N.
  • the column selection control signals Hsel (1) to Hsel (N) output from the control unit 30 to the column selection wirings L H, 1 to L H, N are sequentially constant. High level only during the period. As a result, the output switches SW 32 included in each of the N holding circuits H 1 to H N are sequentially closed for a certain period.
  • the voltage value V out indicating the light reception intensity in the photodiode PD included in each of the N pixel portions P 2,1 to P 2, N belonging to the second row is output to the voltage output wiring L out . Is done.
  • each pixel portion P m, n belonging to the m-th row is closed.
  • the charge generated in the photodiode PD and accumulated in the junction capacitance portion passes through the readout switch SW 1 and the n-th column readout wiring L O, n of the pixel portion P m, n , and passes through the integration circuit Sn . It is transferred to the integrating capacitive element C 2.
  • the accumulated charge in the junction capacitance portion of the photodiode PD of each pixel portion P m, n belonging to the m-th row is initialized.
  • the solid-state imaging device 1 shown in FIG. 1 (one embodiment of the solid-state imaging device according to the present invention) is described below with reference to FIGS. ,Operate. That is, in the solid-state imaging device 1, the light receiving unit 10 is a region surrounded by any 2 ⁇ 2 pixel units adjacent to each other among the M ⁇ N pixel units P 1,1 to P M, N ( A corner portion common to each pixel portion) includes a dummy photodiode PD1 (first dummy photodiode) provided in a state surrounded by a channel stopper CS.
  • PD1 first dummy photodiode
  • FIGS. 4 and 5 each show a configuration example (plan view) of the light receiving unit 10 in the solid-state imaging device 1.
  • one pixel portion P m in the photodetecting section 10, around the n, the pixel portion P m, is shown also a part of the neighboring pixel portions of n.
  • the layout of the semiconductor region is mainly shown, but the metal wiring (row selection wiring, readout wiring) and the insulating layer on the semiconductor region are not shown. .
  • the pixel portion P m, n occupies a substantially square area. As most of the substantially square region is a region of the photodiode PD, The field effect transistor as the read switch SW 1 in is formed on one corner of the substantially square region.
  • the source terminal of the field effect transistor as the readout switch SW 1 of the pixel portion P m, n is connected to the cathode terminal of the photodiode PD, and the drain terminal of this field effect transistor is connected to the readout wiring L O, n .
  • the gate terminal of this field effect transistor is connected to the row selection wiring LV , m .
  • channel stoppers CS are continuously formed in the region between the pixel portions.
  • a dummy photodiode PD1 is formed in a region surrounded by 2 ⁇ 2 arbitrary pixel portions adjacent to each other. This dummy photodiode PD1 is surrounded by a channel stopper CS.
  • the dummy photodiode PD1 is formed only in a region surrounded by arbitrary 2 ⁇ 2 pixel portions adjacent to each other.
  • the layout example shown in FIG. 5 in addition to the dummy photodiode PD1 being formed in a region surrounded by any mutually adjacent 2 ⁇ 2 pixel portions, any two adjacent pixels A dummy photodiode PD2 is also formed in a region sandwiched between the portions.
  • FIG. 6 is a cross-sectional view of the peripheral area of the pixel portion P m, n along the line AA in FIG.
  • FIG. 7 is a cross-sectional view of the peripheral region of the pixel portion Pm , n along the line BB in FIG.
  • a cross section is shown for a part of the pixel portions adjacent to each other with the region between the pixel portions as the center.
  • FIG. 6 shows a cross section of a region where the dummy photodiodes PD1 and PD2 are not formed.
  • FIG. 7 shows a cross section of a portion where the dummy photodiode PD2 is formed.
  • the semiconductor region 201 is a semiconductor region to which a P-type impurity is added, and includes a substrate and an epitaxial layer formed on the substrate.
  • the photodiode PD included in the pixel portion P m, n is composed of a P-type semiconductor region 201 and an N + -type semiconductor region 202 provided on the P-type semiconductor region 201.
  • a depletion layer 203 is formed in a region including the boundary between the P-type semiconductor region 201 and the N + -type semiconductor region 202.
  • a channel stopper CS made of a P + type semiconductor region 204 having a P type impurity concentration higher than that of the P semiconductor region 201 is formed in a region between the pixel portions (a region between the N + type semiconductor regions 202). This P + type semiconductor region 204 is connected to a metal wiring 207 through a contact hole 206 formed in the insulating layer 205.
  • Each of the dummy photodiodes PD1 and PD2 includes a P-type semiconductor region 201 and an N + -type semiconductor region 212 provided on the P-type semiconductor region 201.
  • a depletion layer 213 is formed in a region including a boundary between the P-type semiconductor region 201 and the N + -type semiconductor region 212.
  • the N + type semiconductor region 212 is connected to the metal wiring 207 through a contact hole 216 formed in the insulating layer 205.
  • the N + type semiconductor region 212 is surrounded by a P + type semiconductor region 204, and each of the dummy photodiodes PD1 and PD2 is surrounded by a channel stopper CS.
  • the thickness of the semiconductor region 201 including the substrate is 750 ⁇ m.
  • Each of the N + type semiconductor region 202, the P + type semiconductor region 204, and the N + type semiconductor region 212 has a thickness of 1 ⁇ m.
  • Each of the P + type semiconductor region 204 and the N + type semiconductor region 212 has a width of 1.4 ⁇ m.
  • the interval between two adjacent N + type semiconductor regions 202 is 3.6 ⁇ m, and the width of the metal wiring 207 is 4.8 ⁇ m.
  • the distance between the N + type semiconductor region 202 and the N + type semiconductor region 212 is 3.6 ⁇ m, and the width of the metal wiring 207 is as follows. 9.8 ⁇ m.
  • the solid-state imaging device 1 having the above structure (one embodiment of the solid-state imaging device according to the present invention)
  • dummy photodiodes PD1 and PD2 are formed surrounded by the channel stopper CS in the region between the pixel portions.
  • the charges overflowing from the pixel portion are caught and discharged by the dummy photodiodes PD1 and PD2.
  • this solid-state imaging device 1 it is suppressed that an electric charge flows into the pixel part adjacent to a pixel part, and the fall of S / N ratio is suppressed. Therefore, according to the solid-state imaging device 1, a high-resolution image can be obtained even when any one of the readout wirings or the row selection wiring is disconnected.
  • the voltage value corresponding to the pixel part on the defective line in the frame data is set to the pixel part on the adjacent normal line. Can be determined based on the voltage value corresponding to. In this determination, it is preferable to perform an interpolation calculation based on a voltage value corresponding to a pixel portion on both adjacent lines.
  • the dummy photodiodes PD1 and PD2 are intended to discharge charges overflowing from the pixel portion, and are not intended to actively collect so-called crosstalk carriers. Therefore, it is not preferable that the depletion layer 213 expands too much when no disconnection occurs. This is because when the solid-state imaging device 1 is used as an X-ray flat panel sensor in combination with a scintillator panel, scintillator light is generated isotropically from the scintillator panel. For this reason, a certain amount of charge is generated also in the region between the pixel portions, but if this charge is discharged by the dummy photodiodes PD1 and PD2, the output may be reduced.
  • the dummy photodiodes PD1 and PD2 are not provided so as to extend continuously in the region between the pixel portions, but are provided discretely (dot-like). Moreover, the dummy photodiodes PD1 and PD2 are both surrounded by the channel stopper CS. With this configuration, it is possible to achieve an appropriate balance between suppression of output decrease and suppression of S / N ratio decrease.
  • the pixel portion P m, n occupies a substantially square region, and most of the substantially square region is the region of the photodiode PD, and at one corner of the substantially square region.
  • field effect transistor as the read switch SW 1 in is formed. Since the electric field strength is high at the corners of the substantially square region of the photodiode PD, the electric charge tends to overflow. Further, in the vicinity of the region where the read switch SW 1 in is provided, apt unnecessary charge is generated.
  • a dummy photodiode PD1 is formed in the solid-state imaging device 1. Therefore, the charges generated at the corners of the substantially square region of the photodiode PD can be efficiently discharged by the dummy photodiode PD1.
  • the dummy photodiode PD2 is not provided in a region sandwiched between two adjacent pixel portions. Since only the dummy photodiode PD1 is provided in the region surrounded by the adjacent 2 ⁇ 2 pixel portions, the photosensitive region of the photodiode PD in each pixel portion can be widened and the aperture ratio is increased. be able to.
  • the solid-state imaging device 1 having the above-described structure can be suitably used for an X-ray CT apparatus.
  • An embodiment of an X-ray CT apparatus (X-ray CT apparatus according to the present invention) provided with the solid-state imaging apparatus 1 (an embodiment of the solid-state imaging apparatus according to the present invention) will be described below.
  • FIG. 8 is a diagram showing the configuration of an embodiment of the X-ray CT apparatus according to the present invention.
  • the X-ray source 106 generates X-rays toward the subject.
  • the irradiation field of X-rays generated from the X-ray source 106 is controlled by the primary slit plate 106b.
  • the X-ray source 106 includes an X-ray tube, and the amount of X-ray irradiation to the subject is controlled by adjusting conditions such as tube voltage, tube current, and energization time of the X-ray tube.
  • the X-ray imager 107 incorporates a CMOS solid-state image pickup device having a plurality of two-dimensionally arranged pixel units, and detects an X-ray image that has passed through the subject.
  • a secondary slit plate 107a for limiting the X-ray incident area is provided.
  • the swivel arm 104 turns the X-ray source 106 and the X-ray imager 107 around the subject during panoramic tomography while holding the X-ray source 106 and the X-ray imager 107 facing each other.
  • a slide mechanism 113 for linearly displacing the X-ray imager 107 with respect to the subject is provided during linear tomography.
  • the turning arm 104 is driven by an arm motor 110 constituting a rotary table, and the rotation angle is detected by an angle sensor 112.
  • the arm motor 110 is mounted on a movable part of the XY table 114, and the center of rotation is arbitrarily adjusted within a horizontal plane.
  • a CRT cathode ray tube
  • a work memory 123 necessary for signal processing is connected to the CPU 121, and an operation panel 119 provided with a panel switch, an X-ray irradiation switch, and the like is further connected.
  • the CPU 121 also includes a motor drive circuit 111 that drives the arm motor 110, slit control circuits 115 and 116 that control the opening ranges of the primary slit plate 106b and the secondary slit plate 107a, and an X-ray control circuit that controls the X-ray source 106. 118, and a clock signal for driving the X-ray imager 107 is output.
  • the X-ray control circuit 118 can feedback-control the X-ray irradiation amount to the subject based on the signal imaged by the X-ray imager 107.
  • the X-ray imager 107 corresponds to the light receiving unit 10, the signal reading unit 20, and the control unit 30 in the solid-state imaging device 1.
  • a scintillator panel is provided.
  • the X-ray CT apparatus 100 includes the solid-state imaging apparatus 1, a high-resolution tomographic image can be obtained even near the defect line.
  • a large number (for example, 300) of frame data is continuously acquired in a short time, and the amount of light incident on the light receiving unit 10 in the solid-state imaging device 1 varies from frame to frame.
  • the amount of charge that overflows from the pixel portion on the defective line to the pixel portion on the adjacent line varies from frame to frame. Since such an X-ray CT apparatus includes the solid-state imaging device 1 having the above-described structure, the X-ray CT apparatus can be used when any readout wiring or row selection wiring is disconnected. Even high resolution images can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Molecular Biology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Measurement Of Radiation (AREA)
  • Light Receiving Elements (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Abstract

　この発明は、何れかの読出用配線又は行選択用配線が断線している場合であっても高い解像度の画像を得るための構造を備えた固体撮像装置等に関する。当該固体撮像装置(1)は、Ｍ行Ｎ列のマトリックス状に二次元配置されたＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎを有する受光部(10)を備える。受光部(10)の画素部Ｐｍ,ｎは、入射光強度に応じた量の電荷を発生するフォトダイオードＰＤと、このフォトダイオードＰＤと接続された読出用スイッチＳＷ１を含む。画素部Ｐｍ,ｎは略正方形の領域を占めており、その領域の殆どの部分がフォトダイオードＰＤの領域である。その領域の一つの角部に読出用スイッチＳＷ１としての電界効果トランジスタが形成されている。画素部により挟まれた領域にはチャネルストッパＣＳが連続して形成されている。互いに隣接する任意の２×２個の画素部により囲まれた領域には、チャネルストッパＣＳにより囲まれたダミー用フォトダイオードＰＤ１が形成されている。

Description

固体撮像装置及びそれを含むＸ線ＣＴ装置
　この発明は、二次元的に配置された複数の受光部を備えた固体撮像装置、及び、それを含むＸ線ＣＴ装置に関するものである。
　固体撮像装置として、ＣＭＯＳ技術を用いた固体撮像装置が知られており、その中でもパッシブピクセルセンサ（ＰＰＳ: Passive Pixel Sensor）方式の固体撮像装置が知られている（特許文献１を参照）。ＰＰＳ方式の固体撮像装置は、入射光強度に応じた量の電荷を発生するフォトダイオードを含むＰＰＳ型の画素部がＭ行Ｎ列に二次元配列された構造を有する。各画素部では、光入射に応じてフォトダイオードで発生した電荷が積分回路の容量素子に蓄積され、その蓄積電荷量に応じた電圧値が出力される。
　一般に、各列に属するＭ個の画素部それぞれの出力端は、その列に対応して設けられている読出用配線を介して、その列に対応して設けられている積分回路の入力端と接続されている。そして、第１行から第Ｍ行まで順に、画素部のフォトダイオードで発生した電荷は、対応する読出用配線を経て対応する積分回路に入力されて、その積分回路から電荷量に応じた電圧値が出力される。
　また、各行に属するＮ個の画素部それぞれは、その行に対応して設けられている行選択用配線を介して制御部と接続されている。この制御部から行選択用配線を介して伝えられる行選択制御信号に従って、各画素部は、フォトダイオードで発生した電荷を読出用配線へ出力する。
　ＰＰＳ方式の固体撮像装置は、様々な用途で用いられる。例えば、ＰＰＳ方式の固体撮像装置は、シンチレータパネルと組み合わされてＸ線フラットパネルセンサとして医療用途や工業用途でも用いられる。更に、ＰＰＳ方式の固体撮像装置は、具体的にはＸ線ＣＴ装置やマイクロフォーカスＸ線検査装置等においても用いられる。このような用途で用いられる固体撮像装置は、Ｍ×Ｎ個の画素部が二次元配列された大面積の受光部を備え、該受光部は、各辺の長さが１０ｃｍを超える大きさの半導体基板に集積化される場合がある。したがって、１枚の半導体ウェハから１個の固体撮像装置しか製造され得ない場合がある。
特開２００６－２３４５５７号公報 特開２００１－０２７６７３号公報
　発明者らは、従来の固体撮像装置について検討した結果、以下のような課題を発見した。すなわち、従来の固体撮像装置において、何れかの列に対応する読出用配線が製造途中で断線した場合、その列に属するＭ個の画素部のうち、積分回路に対し断線位置より近いところに位置する画素部は読出用配線により積分回路と接続されているが、積分回路に対し断線位置より遠いところに位置する画素部は積分回路と接続されていない。
　すなわち、従来の固体撮像装置では、積分回路に対し断線位置より遠いところに位置する画素部において光入射に応じてフォトダイオードで発生した電荷は、積分回路へ読み出されることがなく、該フォトダイオードの接合容量部に蓄積されていく一方である。
　同様に、何れかの行に対応する行選択用配線が製造途中で断線した場合、その行に属するＮ個の画素部のうち、行選択部に対し断線位置より近いところに位置する画素部は行選択用配線を介して行選択部と接続されているが、行選択部に対し断線位置より遠いところに位置する画素部は行選択部には接続されていない。このとき、行選択部に対し断線位置より遠いところに位置する画素部において光入射に応じてフォトダイオードで発生した電荷は、積分回路へ読み出されることがなく、該フォトダイオードの接合容量部に蓄積されていく一方である。フォトダイオードの接合容量部に蓄積される電荷の量が飽和レベルを越えると、飽和レベルを越えた分の電荷が隣の画素部へ溢れ出す。
　したがって、従来の固体撮像装置では、１本の読出用配線が断線すると、その影響は、その読出用配線と接続された列の画素部に及ぶだけでなく、両隣の列の画素部にも及び、結局、連続した３列の画素部について欠陥ラインが生じることになる。同様に、１本の行選択用配線が断線すると、その影響は、その行選択用配線と接続された行の画素部に及ぶだけでなく、両隣の行の画素部にも及び、結局、連続した３行の画素部について欠陥ラインが生じることになる。
　一方、欠陥ラインが連続しておらず、１本の欠陥ラインの両隣が正常ラインであれば、これら両隣の正常ラインの各画素データを用いて欠陥ラインの画素データを補間することも可能である。しかし、連続した３行又は３列の画素部について欠陥ラインが生じた場合には、上記のような補間をすることが困難である。特に、上述したように大面積の受光部を有する固体撮像装置は、読出用配線及び行選択用配線それぞれが長いことから断線が生じる確率が高くなる。
　上記特許文献１には、このような従来の固体撮像装置が抱える不具合を解消することを意図した技術が提案されている。この従来技術では、欠陥ラインの隣にある隣接ラインの全画素データの平均値を求めるとともに、更に隣にある正常な数ライン分の全画素データの平均値をも求め、これら２つの平均値の差が一定値以上であれば隣接ラインも欠陥であると判定して、該隣接ラインの画素データを補正し、さらに、該隣接ラインの画素データの補正後の値に基づいて欠陥ラインの画素データを補正する。
　上記特許文献１で提案された技術では、欠陥であると判定された隣接ラインの画素データの補正の際には、該隣接ラインに対して両側の直近の正常ライン上の２つの画素データの平均値を求め、その平均値を該隣接ラインの画素データとする。また、欠陥ラインの画素データの補正の際には、該欠陥ラインに対して両側の隣接ライン上の２つの画素データの平均値を求め、その平均値を該欠陥ラインの画素データとする。
　しかしながら、上記特許文献１で提案された技術では、欠陥ライン（及び、欠陥ラインの近傍にある欠陥と判定されたライン）の画素データを補正するために、２つの画素データの平均を求めるという処理を複数回繰り返すことになるので、補正後の画像において欠陥ライン近傍では解像度が低くなる。
　また、上記特許文献２にも、上述の従来の固体撮像装置が抱える不具合を解消することを意図した技術が提案されている。この従来技術では、欠陥ライン上の画素部で飽和した電荷が隣の正常ライン上の画素部へ流入することを防止するために、画素部間の領域にダミー用フォトダイオードが形成されていて、欠陥ライン上の画素部で飽和した電荷をダミー用フォトダイオードで捉えて排出する。しかし、特許文献２に記載された発明では、正常ライン上の画素部への電荷の流入を充分には抑制することができず、それ故、得られる画像において欠陥ライン近傍では解像度が低くなる。
　この発明は、上述のような課題を解決するためになされたものであり、何れかの読出用配線又は行選択用配線が断線している場合であっても高い解像度の画像を得られるための構造を備えた固体撮像装置及びそれを含むＸ線ＣＴ装置を提供することを目的としている。
　この発明に係る固体撮像装置は、Ｍ（２以上の整数）行Ｎ（２以上の整数）列のマトリックスを構成するよう二次元配列されたＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎを有する受光部を備える。なお、画素部Ｐ１,１～ＰＭ,Ｎのそれぞれは、入射光強度に応じた量の電荷を発生するフォトダイオードと、該フォトダイオードと接続された読出用スイッチを含んでいる。
　特に、この発明に係る固体撮像装置において、受光部における画素部Ｐｍ,ｎ（ｍは１以上Ｍ以下の整数、ｎは１以上Ｎ以下の整数）に含まれるフォトダイオードは、第１導電型の第１半導体領域と、該第1半導体領域上に形成された第２導電型の第２半導体領域により構成されている。また、受光部は、画素部Ｐ１,１～ＰＭ,Ｎそれぞれに挟まれた領域に設けられたチャネルストッパを有する。このチャネルストッパは、第１半導体領域より不純物濃度が高い第１導電型の第３半導体領域からなる。さらに、受光部は、画素部Ｐ１,１～ＰＭ,Ｎのうち互いに隣接する任意の２×２個の画素部により囲まれた領域（具体的には、任意の画素部の角部分）に、チャネルストッパにより取り囲まれた状態で設けられた第1ダミー用フォトダイオードを備える。この第1ダミー用フォトダイオードは、共通の第１半導体領域と、該第1半導体領域上に形成された第２導電型の第４半導体領域により構成されている。なお、第１導電型及び第２導電型のうち一方はＰ型であり他方はＮ型である。
　この発明に係る固体撮像装置において、受光部は、画素部Ｐ１,１～ＰＭ,Ｎのうち互いに隣接する任意の２個の画素部により囲まれた領域に、チャネルストッパにより取り囲まれた状態で設けられた第２ダミー用フォトダイオードを、さらに含んでもよい。この場合、第２ダミー用フォトダイオードは、共通の第１半導体領域と、該第1半導体領域上に形成された第２導電型の第５半導体領域により構成される。
　上述のように、従来の固体撮像装置では、何れかの読出用配線又は行選択用配線が断線することで欠陥ラインが生じている場合、その欠陥ライン上の画素部では、光入射に応じてフォトダイオードで発生した電荷は、読み出されることがなく、該フォトダイオードの接合容量部に蓄積されていく一方である。フォトダイオードの接合容量部に蓄積される電荷の量が飽和レベルを越えると、飽和レベルを越えた分の電荷が当該画素部の外へ溢れ出す。しかしながら、この発明に係る固体撮像装置では、受光部内に、画素部間の領域（各画素部の角周辺や２個の画素部に挟まれた領域）においてチャネルストッパにより囲まれた状態でダミー用フォトダイオードが設けられている。これにより、欠陥ライン上の画素部から溢れ出た電荷は、このダミー用フォトダイオードにより捉えられて排出される。その結果、欠陥ライン上の画素部（電化が漏れ出した画素部）に隣接する別の画素部へ電荷が流入することが抑制され、Ｓ／Ｎ比の低下が抑制される。したがって、この発明に係る固体撮像装置は、何れかの読出用配線又は行選択用配線が断線している場合であっても高い解像度の画像を得ることができる。
　一般に各画素部は略正方形の領域を占めている。その略正方形領域の殆どの部分がフォトダイオードの領域であり、また、その略正方形領域の一つの角部に読出用スイッチとしての電界効果トランジスタが形成されている。フォトダイオードの略正方形領域の角部では、電界強度が高いので、電荷が溢れ出し易い。また、この読出用スイッチが設けられている領域付近では、不要電荷が発生し易い。そこで、この発明では、少なくとも、Ｍ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎのうちの互いに隣接する任意の２×２個の画素部により囲まれる領域（任意の画素部それぞれの共通する角部分）においてダミー用フォトダイオードが形成されていることで、フォトダイオードの略正方形領域の角部で発生した電荷は、ダミー用フォトダイオードにより効率的に排出され得る。
　また、この発明に係るＸ線ＣＴ装置は、Ｘ線出力部と、上述のような構造を有する固体撮像装置（この発明に係る固体撮像装置）と、移動手段と、画像解析部を備える。Ｘ線出力部は、被写体に向けてＸ線を出力する。固体撮像装置は、Ｘ線出力部から出力されて被写体を経て到達したＸ線を受光し撮像する。移動手段は、Ｘ線出力部及び固体撮像装置を被写体に対して相対移動させる。画像解析部は、固体撮像装置から出力されるフレームデータを入力し、そのフレームデータに基づいて被写体の断層画像を生成する。
　なお、この発明に係る各実施例は、以下の詳細な説明及び添付図面によりさらに十分に理解可能となる。これら実施例は単に例示のために示されるものであって、この発明を限定するものと考えるべきではない。
　また、この発明のさらなる応用範囲は、以下の詳細な説明から明らかになる。しかしながら、詳細な説明及び特定の事例はこの発明の好適な実施例を示すものではあるが、例示のためにのみ示されているものであって、この発明の範囲における様々な変形及び改良はこの詳細な説明から当業者には自明であることは明らかである。
　この発明に係る固体撮像装置等によれば、何れかの行選択用配線が断線している場合であっても高い解像度の画像が得られる。
は、この発明に係る固体撮像装置の一実施例の構成を示す図である。 は、図１に示された固体撮像装置１に含まれる画素部Ｐｍ,ｎ，積分回路Ｓｎ及び保持回路Ｈｎそれぞれの回路図である。 は、図１に示された固体撮像装置の動作を説明するタイミングチャートである。 は、図１に示された固体撮像装置における受光部の構成例を示す平面図である。 は、図１に示された固体撮像装置における受光部の他の構成例を示す平面図である。 は、図５におけるＡ-Ａ線に沿った画素部間に位置する領域の断面図である。 は、図５におけるＢ-Ｂ線に沿った画素部間に位置する領域の断面図である。 は、この発明に係るＸ線ＣＴ装置の一実施例の構成を示す図である。
符号の説明
　１…固体撮像装置、１０、１０Ａ、１０Ｂ…受光部、２０、２０Ａ、２０Ｂ…信号読出部、３０…制御部、２０１…Ｐ型半導体領域、２０２…Ｎ＋型半導体領域、２０３…空乏層、２０４…Ｐ＋型半導体領域、２０５…絶縁層、２０６…コンタクトホール、２０７…金属配線、２１２…Ｎ＋型半導体領域、２１３…空乏層、２１６…コンタクトホール、Ｐ１,１～ＰＭ,Ｎ…画素部、ＰＤ…フォトダイオード、ＳＷ１…読出用スイッチ、Ｓ１～ＳＮ…積分回路、Ｃ２…積分用容量素子、ＳＷ２…放電用スイッチ、Ａ２…アンプ、Ｈ１～ＨＮ…保持回路、Ｃ３…保持用容量素子、ＳＷ３１…入力用スイッチ、ＳＷ３２…出力用スイッチ、ＬＶ,ｍ…第ｍ行選択用配線、ＬＨ,ｎ…第ｎ列選択用配線、ＬＯ,ｎ…第ｎ列読出用配線、ＬＲ…放電制御用配線、ＬＨ…保持制御用配線、Ｌout…電圧出力用配線，ＣＳ…チャネルストッパ、ＰＤ１、ＰＤ２…ダミー用フォトダイオード。
　以下、この発明に係る固体撮像装置及びそれを含むＸ線ＣＴ装置の各実施例を、図１～８を参照しながら詳細に説明する。なお、図面の説明において同一部位、同一要素には、同一符号を付して重複する説明を省略する。
　図１は、この発明に係る固体撮像装置の一実施例の構成を示す図である。図１に示された固体撮像装置１は、受光部１０、信号読出部２０及び制御部３０を備える。また、Ｘ線フラットパネルセンサとして用いられる場合、固体撮像装置１の受光面１０の上にはシンチレータパネルが重ねられる。
　受光部１０は、Ｍ行Ｎ列にマトリックス状に二次元配列されたＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎを含む。この受光部１０において、画素部Ｐｍ,ｎは、第ｍ行第ｎ列に位置する画素部を意味する。ここで、Ｍ、Ｎそれぞれは２以上の整数、ｍは１以上Ｍ以下の整数、ｎは１以上Ｎ以下の整数である。受光部１０における画素部Ｐｍ,ｎは、ＰＰＳ方式の画素部であって、共通の構成を有している。
　第ｍ行に属するＮ個の画素部Ｐｍ,１～Ｐｍ,Ｎそれぞれは、第ｍ行選択用配線ＬＶ,ｍを介して制御部３０に接続されている。第ｎ列に属するＭ個の画素部Ｐ１,ｎ～ＰＭ,ｎそれぞれの出力端は、第ｎ列読出用配線ＬＯ,ｎを介して、信号読出部２０に含まれる積分回路Ｓｎに接続されている。
　信号読出部２０は、Ｎ個の積分回路Ｓ１～ＳＮ及びＮ個の保持回路Ｈ１～ＨＮを含む。各積分回路Ｓｎは共通の構成を有している。また、各保持回路Ｈｎは共通の構成を有している。
　各積分回路Ｓｎは、読出用配線ＬＯ,ｎに接続された入力端を有する。各積分回路Ｓｎは、この入力端を介して入力された電荷を蓄積し、その蓄積電荷量に応じた電圧値を出力端から保持回路Ｈｎへ出力する。Ｎ個の積分回路Ｓ１～ＳＮそれぞれは、放電制御用配線ＬＲを介して制御部３０に接続されている。
　各保持回路Ｈｎは、積分回路Ｓｎの出力端に接続された入力端を有する。各保持回路Ｈｎは、この入力端を介して入力される電圧値を保持し、その保持した電圧値を出力端から出力用配線Ｌoutへ出力する。Ｎ個の保持回路Ｈ１～ＨＮそれぞれは、保持制御用配線ＬＨを介して制御部３０に接続されている。また、各保持回路Ｈｎは、第ｎ列選択用配線ＬＨ,ｎを介して制御部３０に接続されている。
　制御部３０は、第ｍ行選択制御信号Vsel(m)を第ｍ行選択用配線ＬＶ,ｍへ出力し、この第ｍ行選択制御信号Vsel(m)を第ｍ行のＮ個の画素部Ｐｍ,１～Ｐｍ,Ｎそれぞれに与える。Ｍ個の行選択制御信号Vsel(1)～Vsel(M)は順次有意値になる。制御部３０は、Ｍ個の行選択制御信号Vsel(1)～Vsel(M)を順次有意値として出力するためにシフトレジスタを含む。
　制御部３０は、第ｎ列選択制御信号Hsel(n)を第ｎ列選択用配線ＬＨ,ｎへ出力し、この第ｎ列選択制御信号Hsel(n)を保持回路Ｈｎに与える。Ｎ個の列選択制御信号Hsel(1)～Hsel(N)も順次有意値になる。制御部３０は、Ｎ個の列選択制御信号Hsel(1)～Hsel(N)を順次有意値として出力するためにシフトレジスタを含む。
　また、制御部３０は、放電制御信号Resetを放電制御用配線ＬＲへ出力し、この放電制御信号ResetをＮ個の積分回路Ｓ１～ＳＮそれぞれに与える。制御部３０は、保持制御信号Holdを保持制御用配線ＬＨへ出力し、この保持制御信号HoldをＮ個の保持回路Ｈ１～ＨＮそれぞれに与える。
　制御部３０は、以上のように、受光部１０における第ｍ行に属するＮ個の画素部Ｐｍ,１～Ｐｍ,Ｎそれぞれに含まれる読出用スイッチＳＷ１の開閉動作を制御するとともに、信号読出部２０における電圧値の保持動作及び出力動作を制御する。これにより、制御部３０は、受光部１０におけるＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎそれぞれに含まれるフォトダイオードＰＤで発生した電荷の量に応じた電圧値をフレームデータとして信号読出部２０から繰り返し出力させる。
　図２は、図１に示された固体撮像装置に含まれる画素部Ｐｍ,ｎ、積分回路Ｓｎ及び保持回路Ｈｎそれぞれの回路図である。ここでは、Ｍ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎを代表して画素部Ｐｍ,ｎの回路図、Ｎ個の積分回路Ｓ１～ＳＮを代表して積分回路Ｓｎの回路図、また、Ｎ個の保持回路Ｈ１～ＨＮを代表して保持回路Ｈｎの回路図を示す。すなわち、図２には、第ｍ行第ｎ列の画素部Ｐｍ,ｎ及び第ｎ列読出用配線ＬＯ,ｎに関連する回路部分が示されている。
　画素部Ｐｍ,ｎは、フォトダイオードＰＤ及び読出用スイッチＳＷ１を含む。フォトダイオードＰＤのアノード端子は接地され、フォトダイオードＰＤのカソード端子は読出用スイッチＳＷ１を介して第ｎ列読出用配線ＬＯ,ｎに接続されている。フォトダイオードＰＤは、入射光強度に応じた量の電荷を発生し、その発生した電荷を接合容量部に蓄積する。読出用スイッチＳＷ１は、制御部３０から第ｍ行選択用配線ＬＶ,ｍを経て第ｍ行選択制御信号が与えられる。第ｍ行選択制御信号は、受光部１０における第ｍ行に属するＮ個の画素部Ｐｍ,１～Ｐｍ,Ｎそれぞれに含まれる読出用スイッチＳＷ１の開閉動作を指示する電気信号である。
　この画素部Ｐｍ,ｎでは、第ｍ行選択制御信号Vsel(m)がローレベルであるとき、読出用スイッチＳＷ１が開く。このとき、フォトダイオードＰＤで発生した電荷は、第ｎ列読出用配線ＬＯ,ｎへ出力されることなく、接合容量部に蓄積される。一方、第ｍ行選択制御信号Vsel(m)がハイレベルであるとき、読出用スイッチＳＷ１が閉じる。この場合、それまでフォトダイオードＰＤで発生して接合容量部に蓄積されていた電荷は、読出用スイッチＳＷ１を経て、第ｎ列読出用配線ＬＯ,ｎへ出力される。
　第ｎ列読出用配線ＬＯ,ｎは、受光部１０における第ｎ列に属するＭ個の画素部Ｐ１,ｎ～ＰＭ,ｎそれぞれに含まれる読出用スイッチＳＷ１に接続されている。第ｎ列読出用配線ＬＯ,ｎは、Ｍ個の画素部Ｐ１,ｎ～ＰＭ,ｎのうちの何れかの画素部に含まれるフォトダイオードＰＤで発生した電荷を、該画素部に含まれる読出用スイッチＳＷ１を介して読み出して、積分回路Ｓｎへ転送する。
　積分回路Ｓｎは、アンプＡ２、積分用容量素子Ｃ２及び放電用スイッチＳＷ２を含む。積分用容量素子Ｃ２及び放電用スイッチＳＷ２は、互いに並列的に接続されて、アンプＡ２の入力端子と出力端子との間に設けられている。アンプＡ２の入力端子は、第ｎ列読出用配線ＬＯ,ｎに接続されている。放電用スイッチＳＷ２は、制御部３０から放電制御用配線ＬＲを経た放電制御信号Resetが与えられる。放電制御信号Resetは、Ｎ個の積分回路Ｓ１～ＳＮそれぞれに含まれる放電用スイッチＳＷ２の開閉動作を指示する電気信号である。
　この積分回路Ｓｎでは、放電制御信号Resetがハイレベルであるとき、放電用スイッチＳＷ２が閉じる。これにより、積分用容量素子Ｃ２が放電され、積分回路Ｓｎから出力される電圧値が初期化される。放電制御信号Resetがローレベルであるとき、放電用スイッチＳＷ２が開く。そして、入力端に入力された電荷が積分用容量素子Ｃ２に蓄積され、その蓄積電荷量に応じた電圧値が積分回路Ｓｎから出力される。
　保持回路Ｈｎは、入力用スイッチＳＷ３１、出力用スイッチＳＷ３２及び保持用容量素子Ｃ３を含む。保持用容量素子Ｃ３の一端は接地されている。保持用容量素子Ｃ３の他端は、入力用スイッチＳＷ３１を介して積分回路Ｓｎの出力端に接続され、出力用スイッチＳＷ３２を介して電圧出力用配線Ｌoutに接続されている。入力用スイッチＳＷ３１は、制御部３０から保持制御用配線ＬＨを経て保持制御信号Holdが与えられる。保持制御信号Holdは、Ｎ個の保持回路Ｈ１～ＨＮそれぞれに含まれる入力用スイッチＳＷ３１の開閉動作を指示する電気信号である。出力用スイッチＳＷ３２は、制御部３０から第ｎ列選択用配線ＬＨ,ｎを経て第ｎ列選択制御信号Hsel(n)が与えられる。第ｎ列選択制御信号Hsel(n)は、保持回路Ｈｎに含まれる出力用スイッチＳＷ３２の開閉動作を指示する電気信号である。
　この保持回路Ｈｎでは、保持制御信号Holdがハイレベルからローレベルに転じると、入力用スイッチＳＷ３１が閉状態から開状態に転じる。そのとき、入力端に入力されている電圧値が保持用容量素子Ｃ３に保持される。また、第ｎ列選択制御信号Hsel(n)がハイレベルであるとき、出力用スイッチＳＷ３２が閉じる。そして、保持用容量素子Ｃ３に保持されている電圧値が電圧出力用配線Ｌoutへ出力される。
　制御部３０は、受光部１０における第ｍ行に属するＮ個の画素部Ｐｍ,１～Ｐｍ,Ｎそれぞれの受光強度に応じた電圧値を出力するに際して、放電制御信号Resetにより、Ｎ個の積分回路Ｓ１～ＳＮそれぞれに含まれる放電用スイッチＳＷ２を一旦閉じた後に開くよう指示する。その後、第ｍ行選択制御信号Vsel(m)により、受光部１０における第ｍ行に属するＮ個の画素部Ｐｍ,１～Ｐｍ,Ｎそれぞれに含まれる読出用スイッチＳＷ１を所定期間に亘り閉じるよう指示する。制御部３０は、その所定期間に、保持制御信号Holdにより、Ｎ個の保持回路Ｈ１～ＨＮそれぞれに含まれる入力用スイッチＳＷ３１を閉状態から開状態に転じるよう指示する。そして、制御部３０は、その所定期間の後に、列選択制御信号Hsel(1)～Hsel(N)により、Ｎ個の保持回路Ｈ１～ＨＮそれぞれに含まれる出力用スイッチＳＷ３２を順次一定期間だけ閉じるよう指示する。制御部３０は、以上のような制御を各行について順次行う。
　次に、この発明に係る固体撮像装置の一実施例（図１）の動作について説明する。当該固体撮像装置１では、制御部３０による制御の下で、Ｍ個の行選択制御信号Vsel(1)～Vsel(M)、Ｎ個の列選択制御信号Hsel(1)～Hsel(N)、放電制御信号Reset及び保持制御信号Holdそれぞれが所定のタイミングでレベル変化することにより、受光面１０に入射された光の像を撮像してフレームデータを得ることができる。
　図３は、固体撮像装置１の動作を説明するタイミングチャートである。この図３には、(a)Ｎ個の積分回路Ｓ１～ＳＮそれぞれに含まれる放電用スイッチＳＷ２の開閉動作を指示する放電制御信号Reset、(b)受光部１０における第１行のＮ個の画素部Ｐ１,１～Ｐ１,Ｎそれぞれに含まれる読出用スイッチＳＷ１の開閉動作を指示する第１行選択制御信号Vsel(1)、(c)受光部１０における第２行のＮ個の画素部Ｐ２,１～Ｐ２,Ｎそれぞれに含まれる読出用スイッチＳＷ１の開閉動作を指示する第２行選択制御信号Vsel(2)、及び、(d)Ｎ個の保持回路Ｈ１～ＨＮそれぞれに含まれる入力用スイッチＳＷ３１の開閉動作を指示する保持制御信号Hold が示されている。
　さらに図３には、(e)保持回路Ｈ１に含まれる出力用スイッチＳＷ３２の開閉動作を指示する第１列選択制御信号Hsel(1)、(f)保持回路Ｈ２に含まれる出力用スイッチＳＷ３２の開閉動作を指示する第２列選択制御信号Hsel(2)、(g)保持回路Ｈ３に含まれる出力用スイッチＳＷ３２の開閉動作を指示する第３列選択制御信号Hsel(3)、(h)保持回路Ｈｎに含まれる出力用スイッチＳＷ３２の開閉動作を指示する第ｎ列選択制御信号Hsel(n)、及び、(i)保持回路ＨＮに含まれる出力用スイッチＳＷ３２の開閉動作を指示する第Ｎ列選択制御信号Hsel(N)も示されている。
　第１行に属するＮ個の画素部Ｐ１,１～Ｐ１,Ｎそれぞれに含まれるフォトダイオードＰＤで発生し接合容量部に蓄積された電荷の読出しは、以下のようにして行われる。
　すなわち、時刻ｔ１０前には、Ｍ個の行選択制御信号Vsel(1)～Vsel(M)、Ｎ個の列選択制御信号Hsel(1)～Hsel(N)、放電制御信号Reset及び保持制御信号Holdそれぞれは、ローレベルとなっている。時刻ｔ１０から時刻ｔ１１までの期間、制御部３０から放電制御用配線ＬＲに出力される放電制御信号Resetがハイレベルとなる。これにより、Ｎ個の積分回路Ｓ１～ＳＮそれぞれにおいて、放電用スイッチＳＷ２が閉じる。このとき、積分用容量素子Ｃ２が放電される。また、時刻ｔ１１より後の時刻ｔ１２から時刻ｔ１５までの期間、制御部３０から第１行選択用配線ＬＶ,１に出力される第１行選択制御信号Vsel(1)がハイレベルとなる。これにより、受光部１０における第１行に属するＮ個の画素部Ｐ１,１～Ｐ１,Ｎそれぞれに含まれる読出用スイッチＳＷ１が閉じる。
　期間（ｔ１２～ｔ１５）内において、時刻ｔ１３から時刻ｔ１４までの期間、制御部３０から保持制御用配線ＬＨへ出力される保持制御信号Holdがハイレベルとなる。これにより、Ｎ個の保持回路Ｈ１～ＨＮそれぞれにおいて入力用スイッチＳＷ３１が閉じる。
　期間（ｔ１２～ｔ１５）内では、第１行に属する各画素部Ｐ１,ｎに含まれる読出用スイッチＳＷ１は閉じているが、各積分回路Ｓｎの放電用スイッチＳＷ２が開いている。そのため、それまでに各画素部Ｐ１,ｎのフォトダイオードＰＤで発生して接合容量部に蓄積されていた電荷は、その画素部Ｐ１,ｎの読出用スイッチＳＷ１及び第ｎ列読出用配線ＬＯ,ｎを経て、積分回路Ｓｎの積分用容量素子Ｃ２に転送される（蓄積される）。そして、各積分回路Ｓｎの積分用容量素子Ｃ２に蓄積されている電荷の量に応じた電圧値が積分回路Ｓｎの出力端から出力される。
　期間（ｔ１２～ｔ１５）内の時刻ｔ１４に、保持制御信号Holdがハイレベルからローレベルに転じると、Ｎ個の保持回路Ｈ１～ＨＮそれぞれにおいて、入力用スイッチＳＷ３１が閉状態から開状態に転じる。そのとき、積分回路Ｓｎの出力端から出力されて保持回路Ｈｎの入力端に入力されている電圧値が保持用容量素子Ｃ３に保持される。
　そして、期間（ｔ１２～ｔ１５）の後に、制御部３０から列選択用配線ＬＨ,１～ＬＨ,Ｎに出力される列選択制御信号Hsel(1)～Hsel(N)が順次一定期間だけハイレベルになる。これにより、Ｎ個の保持回路Ｈ１～ＨＮそれぞれに含まれる出力用スイッチＳＷ３２が順次一定期間だけ閉じる。これにより、各保持回路Ｈｎの保持用容量素子Ｃ３に保持されている電圧値は、出力用スイッチＳＷ３２を経て電圧出力用配線Ｌoutへ順次に出力される。この電圧出力用配線Ｌoutへ出力される電圧値Ｖoutは、第１行のＮ個の画素部Ｐ１,１～Ｐ１,Ｎそれぞれに含まれるフォトダイオードＰＤにおける受光強度を表している。
　続いて、第２行に属するＮ個の画素部Ｐ２,１～Ｐ２,Ｎそれぞれに含まれるフォトダイオードＰＤで発生し接合容量部に蓄積された電荷の読出しが以下のようにして行われる。
　時刻ｔ２０から時刻ｔ２１までの期間、制御部３０から放電制御用配線ＬＲに出力される放電制御信号Resetがハイレベルとなる。これにより、Ｎ個の積分回路Ｓ１～ＳＮそれぞれにおいて、放電用スイッチＳＷ２が閉じる。その結果、積分用容量素子Ｃ２が放電される。また、時刻ｔ２１より後の時刻ｔ２２から時刻ｔ２５までの期間、制御部３０から第２行選択用配線ＬＶ,２に出力される第２行選択制御信号Vsel(2)がハイレベルとなる。これにより、受光部１０における第２行に属するＮ個の画素部Ｐ２,１～Ｐ２,Ｎそれぞれに含まれる読出用スイッチＳＷ１が閉じる。
　期間（ｔ２２～ｔ２５）内において、時刻ｔ２３から時刻ｔ２４までの期間、制御部３０から保持制御用配線ＬＨへ出力される保持制御信号Holdがハイレベルとなる。これにより、Ｎ個の保持回路Ｈ１～ＨＮそれぞれにおいて入力用スイッチＳＷ３１が閉じる。
　そして、期間（ｔ２２～ｔ２５）の後に、制御部３０から列選択用配線ＬＨ,１～ＬＨ,Ｎに出力される列選択制御信号Hsel(1)～Hsel(N)が順次一定期間だけハイレベルとなる。これにより、Ｎ個の保持回路Ｈ１～ＨＮそれぞれに含まれる出力用スイッチＳＷ３２が順次一定期間だけ閉じる。
　以上のようにして、第２行に属するＮ個の画素部Ｐ２,１～Ｐ２,Ｎそれぞれに含まれるフォトダイオードＰＤにおける受光強度を表す電圧値Ｖoutが電圧出力用配線Ｌoutへ出力される。
　以上のような第１行及び第２行についての動作に続いて、以降、第３行から第Ｍ行まで同様の動作が行われる。その結果、１回の撮像に得られる画像を表すフレームデータが得られる。また、第Ｍ行について動作が終了すると、再び第１行から同様の動作が行われ、次の画像を表すフレームデータが得られる。このように、一定周期で同様の動作を繰り返すことで、受光部１０が受光した光の像の二次元強度分布を表す電圧値Ｖoutが電圧出力用配線Ｌoutへ出力される。この出力が繰り返されることによりフレームデータが得られる。
　ところで、第ｍ行に属するＮ個の画素部Ｐｍ,１～Ｐｍ,Ｎそれぞれに含まれる読出用スイッチＳＷ１が閉じている期間において、第ｍ行に属する各画素部Ｐｍ,ｎのフォトダイオードＰＤで発生して接合容量部に蓄積されていた電荷は、その画素部Ｐｍ,ｎの読出用スイッチＳＷ１及び第ｎ列読出用配線ＬＯ,ｎを経て、積分回路Ｓｎの積分用容量素子Ｃ２に転送される。この際に、第ｍ行に属する各画素部Ｐｍ,ｎのフォトダイオードＰＤの接合容量部の蓄積電荷が初期化される。
　しかしながら、或る第ｎ列読出用配線ＬＯ,ｎが途中の位置で断線している場合には、その第ｎ列に属するＭ個の画素部Ｐ１,ｎ～ＰＭ,ｎのうち、積分回路Ｓｎに対し断線位置より遠いところに位置する画素部は、積分回路Ｓｎと接続されておらず、積分回路Ｓｎへ電荷を転送することができない。そのため、この電荷転送によるフォトダイオードＰＤの接合容量部の蓄積電荷の初期化をすることができない。このままでは、これらの画素部において光入射に応じてフォトダイオードで発生した電荷は、該フォトダイオードの接合容量部に蓄積されていく一方である。飽和レベルを越えると両隣の列に属する画素部へ溢れ出して、連続した３列の画素部について欠陥ラインを生じさせることになる。
　また、同様に、或る第ｍ行選択用配線ＬＶ,ｍが途中の位置で断線している場合には、その第ｍ行に属するＮ個の画素部Ｐｍ,１～Ｐｍ,Ｎのうち制御部３０に対し断線位置より遠いところに位置する画素部は、制御部３０から第ｍ行選択制御信号Vsel(m)が伝えられない。この場合、読出用スイッチＳＷ１が開いたままであり、積分回路Ｓｎへ電荷を転送することができない。そのため、この電荷転送によるフォトダイオードＰＤの接合容量部の蓄積電荷の初期化をすることができない。このままでは、これらの画素部において光入射に応じてフォトダイオードで発生した電荷は、該フォトダイオードの接合容量部に蓄積されていく一方である。飽和レベルを越えると両隣の行の画素部へ溢れ出して、連続した３行の画素部について欠陥ラインを生じさせることになる。
　図１に示された固体撮像装置１（この発明に係る固体撮像装置の一実施例）は、上述のような課題に対処すべく、図４～図７を参照しながら以下に説明するように、動作する。すなわち、当該固体撮像装置１において、受光部１０は、Ｍ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎのうちの互いに隣接する任意の２×２個の画素部により囲まれる領域（各画素部の共通する角部分）において、チャネルストッパＣＳにより囲まれた状態で設けられたダミー用フォトダイオードＰＤ１（第１のダミー用フォトダイオード）を含む。
　図４及び図５それぞれには、当該固体撮像装置１における受光部１０の構成例（平面図）が示されている。これら図４及び図５では、受光部１０における１つの画素部Ｐｍ,ｎを中心にして、この画素部Ｐｍ,ｎの隣の画素部の一部も示されている。また、これら図４及び図５では、半導体領域のレイアウトが主に示されているが、その半導体領域の上にある金属配線（行選択用配線、読出用配線）や絶縁層は示されていない。
　図４及び図５それぞれに示されたレイアウト例では、画素部Ｐｍ,ｎは略正方形の領域を占めている。その略正方形領域の殆どの部分がフォトダイオードＰＤの領域であり、また、その略正方形領域の一つの角部に読出用スイッチＳＷ１としての電界効果トランジスタが形成されている。画素部Ｐｍ,ｎの読出用スイッチＳＷ１としての電界効果トランジスタのソース端子はフォトダイオードＰＤのカソード端子と接続され、この電界効果トランジスタのドレイン端子は読出用配線ＬＯ,ｎに接続され、また、この電界効果トランジスタのゲート端子は行選択用配線ＬＶ,ｍに接続されている。
　また、図４及び図５それぞれに示されたレイアウト例では、画素部間の領域にチャネルストッパＣＳが連続して形成されている。また、互いに隣接する２×２個の任意の画素部により囲まれる領域において、ダミー用フォトダイオードＰＤ１が形成されている。このダミー用フォトダイオードＰＤ１がチャネルストッパＣＳにより囲まれている。
　図４に示されたレイアウト例では、任意の互いに隣接する２×２個の画素部により囲まれる領域においてのみ、ダミー用フォトダイオードＰＤ１が形成されている。図５に示されるレイアウト例では、任意の互いに隣接する２×２個の画素部により囲まれる領域においてダミー用フォトダイオードＰＤ１が形成されているのに加えて、任意の互いに隣接する２個の画素部により挟まれる領域においてもダミー用フォトダイオードＰＤ２が形成されている。
　図６は、図５におけるＡ-Ａ線に沿った画素部Ｐｍ,ｎ周辺領域の断面図である。また、図７は、図５におけるＢ-Ｂ線に沿った画素部Ｐｍ,ｎ周辺領域の断面図である。図６及び図７それぞれでは、画素部間の領域を中心にして、両隣の画素部の一部について、断面が示されている。図６では、ダミー用フォトダイオードＰＤ１、ＰＤ２が形成されていない領域の断面が示されている。図７では、ダミー用フォトダイオードＰＤ２が形成されている部分の断面が示されている。
　半導体領域２０１は、Ｐ型不純物が添加された半導体領域で、基板及び該基板上に形成されたエピタキシャル層を含んでいる。画素部Ｐｍ,ｎに含まれるフォトダイオードＰＤは、Ｐ型半導体領域２０１と、該Ｐ型半導体領域２０１上に設けられたＮ＋型半導体領域２０２により構成されている。Ｐ型半導体領域２０１とＮ＋型半導体領域２０２との間の境界を含む領域には、空乏層２０３が形成される。画素部間の領域（Ｎ＋型半導体領域２０２間の領域）に、Ｐ半導体領域２０１よりＰ型不純物濃度が高いＰ＋型半導体領域２０４からなるチャネルストッパＣＳが形成されている。このＰ＋型半導体領域２０４は、絶縁層２０５に形成されたコンタクトホール２０６を介して、金属配線２０７に接続されている。
　ダミー用フォトダイオードＰＤ１、ＰＤ２それぞれは、Ｐ型半導体領域２０１と、該Ｐ型半導体領域２０１上に設けられたＮ＋型半導体領域２１２により構成されている。Ｐ型半導体領域２０１とＮ＋型半導体領域２１２との間の境界を含む領域には、空乏層２１３が形成される。このＮ＋型半導体領域２１２は、絶縁層２０５に形成されたコンタクトホール２１６を介して、金属配線２０７に接続されている。また、Ｎ＋型半導体領域２１２はＰ＋型半導体領域２０４により囲まれており、ダミー用フォトダイオードＰＤ１、ＰＤ２それぞれはチャネルストッパＣＳにより囲まれている。
　一例として、基板を含む半導体領域２０１の厚さは７５０μｍである。Ｎ＋型半導体領域２０２、Ｐ＋型半導体領域２０４及びＮ＋型半導体領域２１２それぞれの厚さは１μｍである。Ｐ＋型半導体領域２０４及びＮ＋型半導体領域２１２それぞれの幅は１.４μｍである。ダミー用フォトダイオードＰＤ２が形成されていない部分（図６）において、隣り合う２つのＮ＋型半導体領域２０２の間の間隔は３.６μｍであり、金属配線２０７の幅は４.８μｍである。また、ダミー用フォトダイオードＰＤ２が形成されている部分（図７）において、Ｎ＋型半導体領域２０２とＮ＋型半導体領域２１２との間の間隔は３.６μｍであり、金属配線２０７の幅は９.８μｍである。
　上述のように、何れかの読出用配線又は行選択用配線が断線している場合、この断線により信号読出部２０又は制御部３０に接続されていない画素部では、光入射に応じてフォトダイオードで発生した電荷は、積分回路へ読み出されることなく、該フォトダイオードの接合容量部に蓄積されていく一方である。フォトダイオードの接合容量部に蓄積される電荷の量が飽和レベルを越えると、飽和レベルを越えた分の電荷が当該画素部の外へ溢れ出す。
　しかしながら、以上のような構造を備える固体撮像装置１（この発明に係る固体撮像装置の一実施例）では、画素部間の領域においてチャネルストッパＣＳにより囲まれてダミー用フォトダイオードＰＤ１、ＰＤ２が形成されている。必然的に、画素部から溢れ出た電荷は、このダミー用フォトダイオードＰＤ１、ＰＤ２により捉えられて排出される。これにより、この固体撮像装置１では、画素部の隣にある画素部へ電荷が流入することが抑制され、Ｓ／Ｎ比の低下が抑制される。したがって、当該固体撮像装置１によれば、何れかの読出用配線又は行選択用配線が断線している場合であっても高い解像度の画像を得ることができる。
　また、何れかの読出用配線又は行選択用配線が断線して欠陥ラインが生じている場合、フレームデータのうち欠陥ライン上の画素部に対応する電圧値を、隣接する正常ライン上の画素部に対応する電圧値に基づいて決定することができる。この決定に際しては、両隣の隣接ライン上の画素部に対応する電圧値に基づいて補間計算をして決定するのが好ましい。
　ダミー用フォトダイオードＰＤ１、ＰＤ２は、画素部から溢れ出た電荷を排出することを意図しており、いわゆるクロストークキャリアを積極的に収集することを意図するものではない。したがって、断線が生じていないときには空乏層２１３が拡がりすぎるのは好ましくない。何故なら、この固体撮像装置１がシンチレータパネルと組み合わされてＸ線フラットパネルセンサとして用いられる場合、シンチレータパネルからは等方的にシンチレータ光が発生する。そのため、画素部間の領域においても或る程度の電荷が生成されるが、この電荷がダミー用フォトダイオードＰＤ１、ＰＤ２により排出されたのでは、出力が小さくなってしまう可能性がある。そこで、ダミー用フォトダイオードＰＤ１、ＰＤ２は、画素部間の領域において連続的に延在するよう設けられているのではなく、離散的に（ドット状）に設けられている。しかも、ダミー用フォトダイオードＰＤ１、ＰＤ２は、何れもチャネルストッパＣＳにより囲まれている。この構成により、出力の低下の抑制とＳ／Ｎ比の低下の抑制との適度なバランスを実現することができる。
　上述のように、画素部Ｐｍ,ｎは略正方形の領域を占めていて、その略正方形領域の殆どの部分がフォトダイオードＰＤの領域であり、また、その略正方形領域の一つの角部に読出用スイッチＳＷ１としての電界効果トランジスタが形成されている。フォトダイオードＰＤの略正方形領域の角部では、電界強度が高いので、電荷が溢れ出し易い。また、この読出用スイッチＳＷ１が設けられている領域付近では、不要電荷が発生し易い。そこで、当該固体撮像装置１では、Ｍ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎのうちの互いに隣接する任意の２×２個の画素部により囲まれる領域（各画素部の共通する角部分）において、ダミー用フォトダイオードＰＤ１が形成されている。したがって、フォトダイオードＰＤの略正方形領域の角部で発生した電荷は、ダミー用フォトダイオードＰＤ１により効率的に排出され得る。
　なお、図５に示されたレイアウトと比較して、図４に示されたレイアウトでは、隣接する２個の画素部により挟まれる領域にはダミー用フォトダイオードＰＤ２が設けられていない。隣接する２×２個の画素部により囲まれる領域にダミー用フォトダイオードＰＤ１のみが設けられているので、各画素部のフォトダイオードＰＤの光感応領域を広くすることができ、開口率を高くすることができる。
　次に、上述のような構造を備えた固体撮像装置１はＸ線ＣＴ装置に好適に用いられ得る。そこで、当該固体撮像装置１（この発明に係る固体撮像装置の一実施例）を備えたＸ線ＣＴ装置（この発明に係るＸ線ＣＴ装置）の一実施例について以下説明する。
　図８は、この発明に係るＸ線ＣＴ装置の一実施例の構成を示す図である。この図８に示されたＸ線ＣＴ装置１００では、Ｘ線源１０６は被写体に向けてＸ線を発生する。Ｘ線源１０６から発生したＸ線の照射野は、一次スリット板１０６ｂによって制御される。Ｘ線源１０６は、Ｘ線管が内蔵され、そのＸ線管の管電圧、管電流及び通電時間などの条件が調整されることによって、被写体へのＸ線照射量が制御される。Ｘ線撮像器１０７は、二次元配列された複数の画素部を有するＣＭＯＳの固体撮像装置を内蔵し、被写体を通過したＸ線像を検出する。Ｘ線撮像器１０７の前方には、Ｘ線入射領域を制限する二次スリット板１０７ａが設けられる。
　旋回アーム１０４は、Ｘ線源１０６及びＸ線撮像器１０７を対向させるように保持した状態で、これらをパノラマ断層撮影の際に被写体の周りに旋回させる。また、リニア断層撮影の際にはＸ線撮像器１０７を被写体に対して直線変位させるためのスライド機構１１３が設けられる。旋回アーム１０４は、回転テーブルを構成するアームモータ１１０によって駆動され、その回転角度が角度センサ１１２によって検出される。また、アームモータ１１０は、ＸＹテーブル１１４の可動部に搭載され、回転中心が水平面内で任意に調整される。
　Ｘ線撮像器１０７から出力される画像信号は、ＡＤ変換器１２０によって例えば１０ビット（＝１０２４レベル）のデジタルデータに変換され、ＣＰＵ（中央処理装置）１２１にいったん取り込まれる。その後、変換されたデジタルデータはフレームメモリ１２２に格納される。フレームメモリ１２２に格納された画像データから、所定の演算処理によって任意の断層面に沿った断層画像が再生される。再生された断層画像は、ビデオメモリ１２４に出力され、ＤＡ変換器１２５によってアナログ信号に変換された後、ＣＲＴ（陰極線管）などの画像表示部１２６によって表示され、各種診断に供される。
　ＣＰＵ１２１には、信号処理に必要なワークメモリ１２３が接続され、さらにパネルスイッチやＸ線照射スイッチ等を備えた操作パネル１１９が接続されている。また、ＣＰＵ１２１は、アームモータ１１０を駆動するモータ駆動回路１１１、一次スリット板１０６ｂ及び二次スリット板１０７ａの開口範囲を制御するスリット制御回路１１５、１１６、Ｘ線源１０６を制御するＸ線制御回路１１８にそれぞれ接続され、さらに、Ｘ線撮像器１０７を駆動するためのクロック信号を出力する。
　Ｘ線制御回路１１８は、Ｘ線撮像器１０７により撮像された信号に基づいて、被写体へのＸ線照射量を帰還制御することが可能である。
　以上のように構成されるＸ線ＣＴ装置１００において、Ｘ線撮像器１０７は、上記固体撮像装置１における受光部１０、信号読出部２０及び制御部３０に相当し、受光部１０の前面にはシンチレータパネルが設けられている。
　Ｘ線ＣＴ装置１００は、上記固体撮像装置１を備えていることにより、欠陥ライン近傍においても高い解像度の断層画像を得ることができる。特に、Ｘ線ＣＴ装置では、短期間に多数（例えば３００）のフレームデータを連続的に取得するとともに、当該固体撮像装置１における受光部１０への入射光量がフレーム毎に変動する。また、欠陥ライン上の画素部から隣接ライン上の画素部へ溢れ出す電荷の量はフレーム毎に変動する。このようなＸ線ＣＴ装置が上述のような構造を有する固体撮像装置１を備えることにより、該Ｘ線ＣＴ装置は、何れかの読出用配線又は行選択用配線が断線している場合であっても高い解像度の画像を得ることができる。
　以上の本発明の説明から、本発明を様々に変形しうることは明らかである。そのような変形は、本発明の思想及び範囲から逸脱するものとは認めることはできず、すべての当業者にとって自明である改良は、以下の請求の範囲に含まれるものである。

Claims (3)

  1. Ｍ（２以上の整数）行Ｎ（２以上の整数）列のマトリックスを構成するよう二次元配列されたＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎを有する受光部であって、前記画素部Ｐ１,１～ＰＭ,Ｎのそれぞれが入射光強度に応じた量の電荷を発生するフォトダイオードと、該フォトダイオードと接続された読出用スイッチを含んでいる受光部を備えた固体撮像装置であって、
    　前記受光部における画素部Ｐｍ,ｎ（ｍは１以上Ｍ以下の整数、ｎは１以上Ｎ以下の整数）に含まれるフォトダイオードは、第１導電型の第１半導体領域と、該第1半導体領域上に形成された第２導電型の第２半導体領域により構成され、
    　前記受光部は、前記画素部Ｐ１,１～ＰＭ,Ｎそれぞれに挟まれた領域に設けられたチャネルストッパであって、前記第１半導体領域より不純物濃度が高い第１導電型の第３半導体領域からなるチャネルストッパを有し、そして、
    　前記受光部は、前記画素部Ｐ１,１～ＰＭ,Ｎのうち互いに隣接する任意の２×２個の画素部により囲まれた領域に、前記チャネルストッパにより取り囲まれた状態で設けられた第1ダミー用フォトダイオードであって、前記第１半導体領域と、該第1半導体領域上に形成された第２導電型の第４半導体領域により構成された第1ダミー用フォトダイオードを含む、固体撮像装置。
  2. 請求項１記載の固体撮像装置において、
    　前記受光部は、前記画素部Ｐ１,１～ＰＭ,Ｎのうち互いに隣接する任意の２個の画素部により囲まれた領域に、前記チャネルストッパにより取り囲まれた状態で設けられた第２ダミー用フォトダイオードであって、前記第１半導体領域と、該第1半導体領域上に形成された第２導電型の第５半導体領域により構成された第２ダミー用フォトダイオードをさらに含む。
  3. 被写体に向けてＸ線を出力するＸ線出力部と、
    　前記Ｘ線出力部から出力されて前記被写体を経て到達したＸ線を受光し撮像する請求項１又は２記載の固体撮像装置と、
    　前記Ｘ線出力部及び前記固体撮像装置を前記被写体に対して相対移動させる移動手段と、
    　前記固体撮像装置から出力されるフレームデータを入力し、そのフレームデータに基づいて前記被写体の断層画像を生成する画像解析部と、を備えることを特徴とするＸ線ＣＴ装置。
PCT/JP2009/051105 2008-01-30 2009-01-23 固体撮像装置及びそれを含むｘ線ｃｔ装置 WO2009096338A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP09705131.2A EP2237317B1 (en) 2008-01-30 2009-01-23 Solid-state imager and x-ray ct apparatus including same
US12/864,575 US8488735B2 (en) 2008-01-30 2009-01-23 Solid-state imager and X-ray CT apparatus including same
CN200980103667.1A CN101933143B (zh) 2008-01-30 2009-01-23 固体摄像装置以及包括其的x射线ct装置
US13/921,565 US8675813B2 (en) 2008-01-30 2013-06-19 Solid-state imager and X-ray CT apparatus including same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008019345A JP5150283B2 (ja) 2008-01-30 2008-01-30 固体撮像装置
JP2008-019345 2008-01-30

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/864,575 A-371-Of-International US8488735B2 (en) 2008-01-30 2009-01-23 Solid-state imager and X-ray CT apparatus including same
US13/921,565 Continuation US8675813B2 (en) 2008-01-30 2013-06-19 Solid-state imager and X-ray CT apparatus including same

Publications (1)

Publication Number Publication Date
WO2009096338A1 true WO2009096338A1 (ja) 2009-08-06

Family

ID=40912692

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/051105 WO2009096338A1 (ja) 2008-01-30 2009-01-23 固体撮像装置及びそれを含むｘ線ｃｔ装置

Country Status (7)

Country Link
US (2) US8488735B2 (ja)
EP (1) EP2237317B1 (ja)
JP (1) JP5150283B2 (ja)
KR (1) KR101575378B1 (ja)
CN (1) CN101933143B (ja)
TW (2) TWI509785B (ja)
WO (1) WO2009096338A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5150283B2 (ja) * 2008-01-30 2013-02-20 浜松ホトニクス株式会社 固体撮像装置
FR2972295B1 (fr) * 2011-03-04 2013-07-19 Soc Fr Detecteurs Infrarouges Sofradir Matrice de detection a conditions de polarisation ameliorees et procede de fabrication
EP2495764B1 (fr) 2011-03-04 2017-10-04 Société Française de Détecteurs Infrarouges - SOFRADIR Matrice de détection à conditions de polarisation améliorées et procédé de fabrication
JP5199497B2 (ja) 2011-08-31 2013-05-15 富士フイルム株式会社 放射線画像撮影装置、放射線画像撮影システム、放射線画像撮影装置の制御プログラム、及び放射線画像撮影装置の制御方法
FR2983640B1 (fr) * 2011-12-02 2014-06-20 Soc Fr Detecteurs Infrarouges Sofradir Matrice de detection compacte a conditions de polarisation ameliorees
JP5926634B2 (ja) * 2012-07-03 2016-05-25 キヤノン株式会社 固体撮像装置及びカメラ
JP6188433B2 (ja) * 2013-06-07 2017-08-30 浜松ホトニクス株式会社 固体撮像装置
DE102015213911B4 (de) * 2015-07-23 2019-03-07 Siemens Healthcare Gmbh Verfahren zum Erzeugen eines Röntgenbildes und Datenverarbeitungseinrichtung zum Ausführen des Verfahrens
EP3847485A4 (en) * 2018-09-07 2022-04-06 Shenzhen Xpectvision Technology Co., Ltd. IMAGE SENSOR WITH RADIATION DETECTORS OF DIFFERENT ORIENTATION
WO2020056712A1 (en) * 2018-09-21 2020-03-26 Shenzhen Xpectvision Technology Co., Ltd. An imaging system
KR102595513B1 (ko) * 2018-12-28 2023-10-27 엘지디스플레이 주식회사 디지털 엑스레이 검출장치 및 그의 구동방법
JP7492388B2 (ja) * 2020-07-03 2024-05-29 キヤノンメディカルシステムズ株式会社 放射線検出器および放射線診断装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57109476A (en) * 1980-12-25 1982-07-07 Matsushita Electronics Corp Solid image pickup device
JPH03148869A (ja) * 1989-11-06 1991-06-25 Fujitsu Ltd 光検知器
JP2002043555A (ja) * 2000-04-21 2002-02-08 Canon Inc 固体撮像装置
JP2005021661A (ja) * 2003-06-10 2005-01-27 Hitachi Medical Corp Ｘ線断層撮影装置
JP2006173488A (ja) * 2004-12-17 2006-06-29 Omron Corp Ｃｍｏｓ撮像デバイス回路
JP2006234557A (ja) 2005-02-24 2006-09-07 Shimadzu Corp Ｘ線画像補正方法およびｘ線検査装置
JP2007267995A (ja) * 2006-03-31 2007-10-18 Hitachi Medical Corp 計測装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321083A (ja) 1989-06-16 1991-01-29 Sharp Corp フォトダイオード
EP0544260A1 (en) * 1991-11-25 1993-06-02 Eastman Kodak Company Antiblooming structure for CCD image sensor
JP3148869B2 (ja) 1992-07-03 2001-03-26 株式会社日立製作所 産業プラントの検査評価方法及び装置
JP3427444B2 (ja) 1993-09-30 2003-07-14 ソニー株式会社 半導体装置
JP3939430B2 (ja) 1998-04-03 2007-07-04 富士通株式会社 光検出素子
JP2001027673A (ja) 1999-07-15 2001-01-30 Hitachi Medical Corp Ｘ線検出器及びこれを用いるｘ線ｃｔ装置
US6365926B1 (en) 2000-09-20 2002-04-02 Eastman Kodak Company CMOS active pixel with scavenging diode
US7170143B2 (en) * 2003-10-20 2007-01-30 Hamamatsu Photonics K.K. Semiconductor photo-detection device and radiation apparatus
US7233640B2 (en) 2003-11-26 2007-06-19 General Electric Company CT detector having an optical mask layer
US7235790B2 (en) 2004-02-17 2007-06-26 Ge Medical Systems Global Technology Company, Llc Methods and apparatus for radiation detection
JP4525144B2 (ja) * 2004-04-02 2010-08-18 ソニー株式会社 固体撮像素子及びその製造方法
JP4878123B2 (ja) * 2005-02-07 2012-02-15 浜松ホトニクス株式会社 固体撮像装置
CN101166468B (zh) * 2005-08-31 2010-07-14 株式会社岛津制作所 放射线摄像装置和放射线检测信号处理方法
JP4833680B2 (ja) * 2006-02-08 2011-12-07 パナソニック株式会社 固体撮像装置
JP5085122B2 (ja) 2006-12-21 2012-11-28 浜松ホトニクス株式会社 半導体光検出素子及び放射線検出装置
JP5150283B2 (ja) * 2008-01-30 2013-02-20 浜松ホトニクス株式会社 固体撮像装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57109476A (en) * 1980-12-25 1982-07-07 Matsushita Electronics Corp Solid image pickup device
JPH03148869A (ja) * 1989-11-06 1991-06-25 Fujitsu Ltd 光検知器
JP2002043555A (ja) * 2000-04-21 2002-02-08 Canon Inc 固体撮像装置
JP2005021661A (ja) * 2003-06-10 2005-01-27 Hitachi Medical Corp Ｘ線断層撮影装置
JP2006173488A (ja) * 2004-12-17 2006-06-29 Omron Corp Ｃｍｏｓ撮像デバイス回路
JP2006234557A (ja) 2005-02-24 2006-09-07 Shimadzu Corp Ｘ線画像補正方法およびｘ線検査装置
JP2007267995A (ja) * 2006-03-31 2007-10-18 Hitachi Medical Corp 計測装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2237317A4

Also Published As

Publication number Publication date
US20110019795A1 (en) 2011-01-27
EP2237317B1 (en) 2014-07-02
EP2237317A4 (en) 2012-05-02
TWI452699B (zh) 2014-09-11
TWI509785B (zh) 2015-11-21
KR101575378B1 (ko) 2015-12-07
JP2009182127A (ja) 2009-08-13
CN101933143B (zh) 2011-12-21
US20130279650A1 (en) 2013-10-24
JP5150283B2 (ja) 2013-02-20
CN101933143A (zh) 2010-12-29
US8675813B2 (en) 2014-03-18
US8488735B2 (en) 2013-07-16
TW201444071A (zh) 2014-11-16
EP2237317A1 (en) 2010-10-06
TW200947716A (en) 2009-11-16
KR20100103785A (ko) 2010-09-28

Similar Documents

Publication Publication Date Title
JP5150283B2 (ja) 固体撮像装置
US10658404B2 (en) Solid state imaging device and imaging apparatus with pixel column having multiple output lines
JP4927669B2 (ja) 固体撮像装置
KR101928115B1 (ko) 고체 촬상 소자의 제어 방법
WO2009096313A1 (ja) 固体撮像装置及びそれを含むｘ線ｃｔ装置
JP5094530B2 (ja) Ｘ線検査システム
JP5155759B2 (ja) 固体撮像装置
TWI418213B (zh) Solid-state imaging device
KR101546107B1 (ko) 고체 촬상 장치 및 프레임 데이터 보정 방법
JP5444444B2 (ja) 固体撮像装置
KR101732196B1 (ko) 고체 촬상 장치
TWI458344B (zh) Solid - state camera device and frame data correction method
JP5436639B2 (ja) 固体撮像装置
CN109561874B (zh) 固体摄像装置、放射线摄像系统及固体摄像装置控制方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980103667.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09705131

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20107007879

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009705131

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12864575

Country of ref document: US