JP3939430B2 - 光検出素子 - Google Patents

光検出素子 Download PDF

Info

Publication number
JP3939430B2
JP3939430B2 JP09151698A JP9151698A JP3939430B2 JP 3939430 B2 JP3939430 B2 JP 3939430B2 JP 09151698 A JP09151698 A JP 09151698A JP 9151698 A JP9151698 A JP 9151698A JP 3939430 B2 JP3939430 B2 JP 3939430B2
Authority
JP
Japan
Prior art keywords
electron discharge
semiconductor layer
conductivity type
type impurity
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09151698A
Other languages
English (en)
Other versions
JPH11289100A (ja
Inventor
昌弘 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP09151698A priority Critical patent/JP3939430B2/ja
Publication of JPH11289100A publication Critical patent/JPH11289100A/ja
Application granted granted Critical
Publication of JP3939430B2 publication Critical patent/JP3939430B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、pn接合により光を検出する光検出素子に関し、特に赤外線を検出する赤外線検出素子に好適な構造の光検出素子に関する。
【0002】
【従来の技術】
図9は赤外線検出装置を示す模式図、図10は赤外線検出素子53の構成を示す断面図、図11は赤外線検出素子53のn+ 型不純物領域62の配列状態を示す上面図である。
赤外線を透過する窓52を備えた真空容器51の内側には、赤外線を検出して電気信号を発生する赤外線検出素子53と、赤外線検出素子53から出力される信号を処理する電子回路が形成された電子回路装置54と、余分な背景光を除去する絞りとしての機能を有するコールドシールド55が配置されている。赤外線検出素子53はバンプ58を介して電子回路装置54に接続されている。また、電子回路装置54はクーラーヘッド57の上に搭載されている。更に、真空容器51の窓52の外側には、赤外線を集光して赤外線検出素子53の表面に結像させるためのレンズ56が配置されている。なお、コールドシールド55は、それ自体から赤外線を放出することを防止するために低温に冷却されるようになっている。
【0003】
赤外線検出素子53は、図10に示すように構成されている。すなわち、CdZnTe基板60は赤外線透過性を有しており、このCdZnTe基板60の上にはp型HgCdTe層61が形成されている。p型HgCdTe層61の表層には複数のn+ 型不純物領域62が形成されている。これらのn+ 型不純物領域62は、例えば図11に示すように相互に直交する2方向に沿って配列されている。そして、各n+ 型不純物領域62はp型HgCdTe層61とpn接合し、フォトダイオードを構成している。一つのフォトダイオードは一つの画素に対応している。
【0004】
HgCdTe層61の上にはZnS等からなる保護絶縁層66が形成されている。この保護絶縁層66には各n+ 型不純物領域62に整合する位置にコンタクトホール66aが開孔されており、n+ 型不純物領域62の上にはコンタクトホール66aを介して各n+ 型不純物領域62に接続されたバンプ68が形成されている。赤外線検出素子は、これらのバンプ68を介して電子回路装置54に接続される。なお、p型HgCdTe層61もバンプ68を介して電子回路装置54に電気的に接続されるようになっている。
【0005】
このように構成された赤外線検出素子において、CdZnTe基板60を通過した赤外線が画素内のp型HgCdTe層61内で吸収されると一対のキャリア(電子及び正孔)が発生し、当該画素のバンプ68を介して電子回路装置54に信号が出力される。電子回路装置にはCCD(Charge Coupled Device )等の電子回路が形成されており、赤外線検出素子から出力された信号を基に画像信号が生成される。
【0006】
【発明が解決しようとする課題】
ところで、近年、映像装置の高画質化が要望されており、赤外線検出素子にも画素数の増加が要求されている。これに伴って、赤外線検出素子が大型化される傾向がある。しかしながら、赤外線検出素子が大型化されると、画素領域の中央部に配置された画素に到達する光量と端部に配置された画素に到達する光量とが異なるシェーディングといわれる現象が問題になる。
【0007】
図12は、横軸に画素領域の中心からの距離をとり、縦軸に入射光量をとって両者の関係を示す図である。例えば、1個の画素の感光面積(有効面積)が30μm×30μmであり、画素が50μmのピッチで一方向に240個並んだ画素領域のサイズが12mmの赤外線検出素子を使用し、コールドシールドの高さが20mm、開口直径が10mm(F/2.0)の場合、図11に示すように、赤外線検出素子の画素領域の中心に配置された画素に入射する光量を100とすると、中心から4mm離れた位置に配置された画素に入射する光量は92、中心から6mm離れた位置に配置された画素に入射する光量は82と約2割近く減少する。
【0008】
赤外線画像では、取り扱う信号電荷量が可視光画像と比べて桁違いに多く、背景光の割合が信号光よりも多いので、約2割の光量の違いは、信号処理回路のダイナミックレンジを減少させる。特に、ハイビジョン等の高画質が要求される用途に使用される赤外線検出素子は画素数が多く素子のサイズが大型化するので、シェーディングの影響は顕著になる。
【0009】
本発明は、画素の位置による入射光量の差、すなわちシェーディングを補正し、ダイナミックレンジの低下を回避できる光検出素子を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記した課題は、光透過性の基板と、前記基板上に形成された第1導電型半導体層と、前記半導体層の表層に選択的に形成された複数の第2導電型不純物領域と、上から見たときに第2導電型不純物領域を囲むように形成された導電体からなる複数の電子排出部と、前記電子排出部に接続された電極部とを有し、中央部に配置された前記電子排出部には、端部に配置された前記電子排出部よりも高い電圧が印加されることを特徴とする光検出素子により解決する。
【0011】
上述した課題は、光透過性の基板と、前記基板上に形成された第1導電型半導体層と、前記半導体層の表層に一方向に配列して形成された複数の第2導電型不純物領域と、上から見たときに各第2導電型不純物領域をそれぞれ囲むように形成された導電体からなる複数の電子排出部と、各電子排出部間を接続する抵抗体と、前記複数の電子排出部の両端の電子排出部にそれぞれ接続されて同一の電圧が印加される電極部とを有することを特徴とする光検出素子により解決する。
【0012】
上記した課題は、光透過性の基板と、前記基板上に形成された第1導電型半導体層と、前記半導体層の表層に相互に直交する二方向に配列して形成された複数の第2導電型不純物領域と、上から見たときに各第2導電型不純物領域をそれぞれ囲むように形成された導電体からなる複数の電子排出部と、各電子排出部間を接続する抵抗体と、前記複数の電子排出部のうち端部に配置された電子排出部にそれぞれ接続されて同一の電圧が印加される電極部とを有することを特徴とする光検出素子により解決する。
【0013】
以下、作用について説明する。
本発明においては、第1導電型半導体層の表層に第2導電型不純物領域が選択的に形成されており、これらの半導体層と不純物領域とのpn接合によりフォトダイオードが構成される。光が半導体層で吸収されるとキャリアが発生し、該キャリアが不純物領域に到達すると外部に信号として出力される。
【0014】
また、本発明においては、前記第1導電型半導体層の表層又は前記第1導電型半導体層の上に導電体からなる電子排出部が設けられている。例えば、電子排出部に電極部を介して正の電圧を印加したとする。この場合、前記不純物領域の近傍で発生した負のキャリアは不純物領域に到達して、信号として出力される。しかし、電子排出部の近傍で発生した負のキャリアは電子排出部に捕捉され、外部には信号が出力されない。このように、電子排出部に正の電圧を印加した場合は、電子排出部の近傍でキャリアが発生しても信号として出力されることはないので、電子排出部への電圧の印加によりフォトダイオードの感光面積が減少したということができる。電子排出部でキャリアを捕捉する範囲は電子排出部に印加する電圧の大きさに関係する。従って、電子排出部に印加する電圧を変えることにより、電子排出部でキャリアを捕捉する範囲を変えることができ、フォトダイオードの感光面積も変化する。
【0015】
このように、本発明においては、不純物領域の周囲を囲むように電子排出部が形成されているので、例えば画素領域の中心部の画素の感光面積が小さく、端部側の画素の感光面積が大きくなるように各電子排出部に印加する電圧を調整することにより、シェーディングによる光量の差を補正することができる。これにより、ダイナミックレンジの低下が回避される。
【0016】
半導体層の表面に一方向又は相互に直交する二方向に沿って複数の不純物領域を配置した光検出素子の場合、各不純物領域を囲むようにそれぞれ電子排出部を配置し、各電子排出部の間を抵抗体で接続することが好ましい。これらの抵抗体に電流が流れると電圧降下が発生し、隣り合う電子排出部に電圧の差が発生する。例えば、一方向に沿って複数の不純物が配置されている場合、中央部に配置された電子排出部に正の電圧を印加し、両端に配置された電子排出部を接地電位とすると、端部に近い電子排出部ほど電圧が低くなり、感光面積が大きくなる。このように、各電子排出部の間を抵抗体により接続することにより、各電子排出部に印加する電圧を個別的に調整する必要がなく、特別な回路を必要としない。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
(第1の実施の形態)
図1は本発明の第1実施の形態の赤外線検出素子を示す上面図、図2は図1のA−A線における断面図である。但し、図1には保護絶縁層16及びバンプ18の図示を省略している。
【0018】
CdZnTe基板10は赤外線を透過する性質を有している。このCdZnTe基板10上にはp型HgCdTe層11が約17μmの厚さに形成されている。このp型HgCdTe層11の表層には、上から見たときに正方形(例えば、30μm×30μm)の複数のn+ 型不純物領域12が一方向に一定のピッチ(例えば、50μm)で配列されている。これらのn+ 型不純物領域12はp型HgCdTe層11とpn接合し、それぞれフォトダイオードを構成している。一つのフォトダイオードが一つの画素に対応する。
【0019】
また、HgCdTe層11の表層には、複数のn+ 型電子排出部13と、各電子排出部13間を接続するn+ 型抵抗部14と、n+ 型電極部15とが形成されている。電子排出部13は、上から見たときにn+ 型不純物領域12を囲むように四角形の枠状に形成されている。また、電極部15は、電子排出部13のうち両端に配置された電子排出部13と中央に配置された電子排出部13とに接続されている。
【0020】
HgCdTe層11の上にはZnSからなる保護絶縁層16が形成されている。この保護絶縁層16には、n+ 型不純物領域12及び電極部15に整合する位置に、コンタクトホール16aが開孔されている。そして、保護絶縁層16上には、コンタクトホール16aを介してn+ 型不純物領域12及び電極部15に接続したバンプ18が形成されている。このバンプ18はインジウム(In)からなる。赤外線検出素子は、これらのバンプ18を介してCCD等の回路が形成された電子回路装置(図示せず)に接続される。なお、p型HgCdTe層11も図示しないバンプを介して信号処理回路に電気的に接続される。
【0021】
以下、上述のように構成された本実施の形態の赤外線検出素子の動作について説明する。
まず、電子排出部13に電圧が印加されていない場合について説明する。
CdZnTe基板10を透過した赤外線がp型HgCdTe層11に吸収されると、正負一対のキャリア(電子及び正孔)が発生する。このうち、負のキャリアがn+ 型不純物領域12に到達すると、n+ 型不純物領域12からバンプ18を介して電子回路装置に電流(信号)が流れる。
【0022】
次に、電子排出部13に正の電圧を印加したとする。この場合、n+ 型不純物領域12の近傍で発生した負のキャリアはn+ 型不純物領域12に到達し、バンプ18を介して電子回路装置に信号が出力される。しかし、電子排出部13の近傍で発生した負のキャリアは電気的な引力により電子排出部13に向かって移動し、電子排出部13に捕捉されてしまう。この場合は、電子回路装置に信号が出力されない。従って、電子排出部13に正の電圧を印加すると、画素の感光面積が縮小するということができる。電子排出部13に印加する電圧を変化すると、、画素の感光面積も変化する。
【0023】
図3は横軸にバイアス電圧をとり、縦軸に光電流をとって、電子排出部13に印加する電圧を−10mV、0mV、10mV及び20mVとしたときのフォトダイオードの電圧−電流特性を示す図である。この図3に示すように、電子排出部13に印加する電圧を変化させることにより、フォトダイオードの電圧−電流特性が変化する。電子排出部13に印加する電圧が0のときの画素の感光面積を100とし、光電流の比から各電圧(電子排出部13に印加する電圧)における画素の感光面積を計算した。その結果を下記表1に示す。但し、バイアス電圧はいずれも0mVである。
【0024】
【表1】
Figure 0003939430
【0025】
この表1に示すように、電子排出部13に印加する電圧を変えることにより、画素の感光面積を変化させることができる。
本実施の形態においては、図4に示すように、一方向に並んだ複数の電子排出部13のうち、中央の電子排出部13に正の電圧を印加し、両端部の電子排出部13を接地電位(0V)とする。各電子排出部13の間を接続する各抵抗部14で電圧降下が発生するので、中央部に配置された電子排出部13に印加される電圧が最も高く、端部に近い電子排出部13ほど印加電圧は低くなる。すなわち、画素の感光面積は中央部に配置された画素が最も小さく、端部側に配置された画素ほど大きくなる。
【0026】
図5は、横軸は画素領域の中心からの距離をとり、縦軸に画素の感光面積をとって、両者の関係を示す図である。この図5に示すように、本実施の形態の赤外線検出素子は、端部に近い画素ほど感光面積が大きい。一方、画素に入射する光量は、図12に示すように、中央部の画素が最も多く、端部に近い画素ほど光量は少なくなる。従って、本実施の形態の赤外線検出素子では、シェーディングによる光量の減少が補正され、見かけ上の感度特性が均一になる。これにより、ダイナミックレンジの低下が回避されるという効果が得られる。
【0027】
以下、本実施の形態の赤外線検出素子の製造方法を、図1,図2を参照して説明する。
まず、CdZnTe基板10上にp型HgCdTe混晶を液相エピタキシャル成長させて、p型HgCdTe層11を形成する。このとき、HgとCdとの組成比によりバンドギャップが決まる。
【0028】
次に、p型HgCdTe層11の表層にボロン(B)を選択的にイオン注入し、n+ 型不純物領域12、n+ 型電子排出部13、n+ 型抵抗部14及びn+ 型電極部15を形成する。その後、p型HgCdTe層11の上にZnSを蒸着して、保護絶縁層16を形成する。
次に、保護絶縁層16を塩酸で選択的にエッチングし、n+ 型不純物領域12の上及び電極部15の上を開孔してコンタクトホール16aを形成する。そして、リフトオフ法によりn+ 型不純物領域12及び電極部15に接続するバンプ18を形成する。すなわち、p型HgCdTe層11上の全面にレジスト膜を形成し、このレジスト膜のコンタクトホール16aに整合する位置を開口する。その後、上側全面にインジウムを蒸着した後、レジスト膜を除去する。このとき、レジスト膜上に被着したインジウムがレジスト膜とともに除去され、コンタクトホール16aの内側及び近傍にインジウムの層が残り、バンプ18が形成される。これにより、本実施の形態の赤外線検出素子が完成する。
【0029】
なお、上述の実施の形態においてはHgCdTe層11がp型の場合について説明したが、HgCdTe層11をn型とし、不純物領域12、抵抗部14及び電極部15をp型としてもよい。p型HgCdTeの場合はコンタクト金属としてAu(金)を使用し、n型HgCdTeの場合はコンタクト金属としてIn(インジウム)を使用することが好ましい。
【0030】
(第2の実施の形態)
図6は本発明の第2の実施の形態の赤外線検出素子を示す上面図、図7は図6のB−B線における断面図である。なお、図6,図7において、図1,図2と同一物には同一符号を付してその詳しい説明は省略する。また、図7にはバンプ18の図示を省略している。
【0031】
本実施の形態においては、p型HgCdTe層11の表層に複数のn+ 型不純物領域12が一方向に並んで形成されている。そして、HgCdTe層11の上にはZnSからなる保護絶縁層16と、Auからなる電子排出部23、抵抗部24及び電極部25とが形成されている。電子排出部23は、第1の実施の形態と同様に、上から見たときにn+ 型不純物領域12を囲むように四角形の枠状に形成されている。また、抵抗部24は、各電子排出部23間を接続するように形成されている。
【0032】
これらの電子排出部23及び抵抗部24は、以下のようにリフトオフ法により形成する。すなわち、p型HgCdTe層11上にZnSにより保護絶縁層16を形成した後、保護絶縁層16を塩酸で選択的にエッチングする。その後、レジスト膜を被着し、このレジスト膜の所定の領域、すなわち電子排出部23、抵抗部24及び電極部25を形成すべき領域を開口する。その後、全面にAuを蒸着し、レジスト膜をその上に被着したAuとともに除去して、レジスト膜の開口部にのみAuを残す。これにより、Auからなる電子排出部23、抵抗部24及び電極部25を形成することができる。
【0033】
このように構成された本実施の形態の赤外線検出素子においても、第1の実施の形態と同様に、画素領域の中央部に配置された電子排出部23に正の電圧を印加し、両端部の電子排出部23を接地電位に保持する。これにより、第1の実施の形態と同様に、シェーディングによる光量の差が補正され、各画素の見かけ上の感度特性が均一になり、ダイナミックレンジの低下が回避される。
【0034】
(第3の実施の形態)
図8は本発明の第3の実施の形態の赤外線検出素子の上面図である。なお、本実施の形態においては、n+ 型不純物領域12が2次元方向(相互に直交する2つの方向)に配列されていること以外は基本的に第1の実施の形態と同様であるので、同一物には同一符号を付してその詳しい説明は省略する。
【0035】
本実施の形態においては、p型HgCdTe層11の表層に、複数のn+ 型不純物領域12が相互に直交する2つの方向に沿って配列されている。
また、HgCdTe層11の表層には、各n+ 型不純物領域12を囲むようにして複数のn+ 電型子排出部33が形成されている。これらの電子排出部33は、いずれも上から見たときに四角形の枠状に形成されている。更に、HgCdTe層11の表層には、各電子排出部33間を接続するn+ 型抵抗部34が形成されている。これらの電子排出部33及び抵抗部34も、HgCdTe層11の表層にボロン等のn型不純物をイオン注入することにより形成されている。そして、2次元配列された複数のn+ 型不純物領域12のうち、最外側に配置された各n+ 型不純物領域12は、n+ 型端子部35に電気的に接続されている。
【0036】
本実施の形態の赤外線検出素子においては、各端子部35に負の電圧を印加する。電子排出部33に補足されたキャリア(正孔)により抵抗部34に電流が流れ、各抵抗部33で電圧降下が発生する。従って、画素領域の中央部に配置された電子排出部33の電位は、端部に配置された電子排出部33の電位よりも高くなる。これにより、中央部の画素の感光面積が端部側に配置された画素の感光面積よりも小さくなる。従って、シェーディングによる中央部と端部との光量の差が補正され、ダイナミックレンジの広い高性能の赤外線検出素子が得られる。
【0037】
なお、第3の実施の形態においては電子排出部33がHgCdTe層11の表層に形成されている場合について説明したが、第2の実施の形態と同様に、電子排出部を金属により形成し、HgCdTe層11の上に配置してもよい。
また、上記第1〜第3の実施の形態においてはいずれも赤外線検出素子の場合について説明したが、これにより本発明が赤外線検出素子に限定されるものではなく、光により半導体層内にキャリアが発生する構造であれば赤外線以外の光の検出素子に本発明を適用することも可能である。
【0038】
【発明の効果】
以上説明したように、本発明によれば、第1導電型半導体層の表層に形成された第2導電型不純物領域を囲むように形成された導電体からなる電子排出部と、該電子排出部に接続された電極部とを有しているので、電子排出部に印加する電圧を変化させると、画素の感光面積が変化する。例えば、第1導電型半導体層の表層に複数の第2導電型不純物領域と各第2導電型不純物領域を囲むように形成された複数の電子排出部とを有する光検出素子において、各電子排出部に印加する電圧を調整することにより、各画素の感光面積を調整し、シェーディングによる光量の差を補正することができる。これにより、ダイナミックレンジの低下が回避される。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の赤外線検出素子を示す上面図である。
【図2】図1のA−A線における断面図である。
【図3】電子排出部に印加する電圧を変化させたときのフォトダイオードの電圧−電流特性を示す図である。
【図4】第1の実施の形態における電圧の印加方法を示す模式図である。
【図5】画素領域の中心からの距離と感光面積との関係を示す図である。
【図6】本発明の第2の実施の形態の赤外線検出素子を示す上面図である。
【図7】図6のB−B線における断面図である。
【図8】本発明の第3の実施の形態の赤外線検出素子の上面図である。
【図9】赤外線検出装置を示す模式図である。
【図10】同じくその赤外線装置の赤外線検出素子の構成を示す断面図である。
【図11】同じくその赤外線検出素子のn+ 型不純物領域の配列状態を示す上面図である。
【図12】画素領域の中心からの距離と入射光量との関係を示す図である。
【符号の説明】
10,60 CdZnTe基板、
11,61 p型HgCdTe層、
12,62 n+ 型不純物領域、
13,23,33 電子排出部、
14,24,34 抵抗部、
15,25,35 端子部、
16,66 保護絶縁層、
18,58,68 バンプ、
51 真空容器、
52 窓、
53 赤外線検出素子、
54 電子回路装置、
55 コールドシールド
57 クーラーヘッド。

Claims (7)

  1. 光透過性の基板と、
    前記基板上に形成された第1導電型半導体層と、
    前記半導体層の表層に選択的に形成された複数の第2導電型不純物領域と、
    上から見たときに第2導電型不純物領域を囲むように形成された導電体からなる複数の電子排出部と、
    前記電子排出部に接続された電極部とを有し、
    中央部に配置された前記電子排出部には、端部に配置された前記電子排出部よりも高い電圧が印加されることを特徴とする光検出素子。
  2. 前記第1導電型半導体層がHgCdTeからなることを特徴とする請求項1に記載の光検出素子。
  3. 前記電子排出部は、前記半導体層の表層に不純物を導入して形成されたものであることを特徴とする請求項1に記載の光検出素子。
  4. 前記電子排出部は金属からなり、前記半導体層の上に形成されていることを特徴とする請求項1に記載の光検出素子。
  5. 光透過性の基板と、
    前記基板上に形成された第1導電型半導体層と、
    前記半導体層の表層に一方向に配列して形成された複数の第2導電型不純物領域と、
    上から見たときに各第2導電型不純物領域をそれぞれ囲むように形成された導電体からなる複数の電子排出部と、
    各電子排出部間を接続する抵抗体と、
    前記複数の電子排出部の両端の電子排出部にそれぞれ接続されて同一の電圧が印加される電極部と
    を有することを特徴とする光検出素子。
  6. 光透過性の基板と、
    前記基板上に形成された第1導電型半導体層と、
    前記半導体層の表層に相互に直交する二方向に配列して形成された複数の第2導電型不純物領域と、
    上から見たときに各第2導電型不純物領域をそれぞれ囲むように形成された導電体からなる複数の電子排出部と、
    各電子排出部間を接続する抵抗体と、
    前記複数の電子排出部のうち端部に配置された電子排出部にそれぞれ接続されて同一の電圧が印加される電極部と
    を有することを特徴とする光検出素子。
  7. 前記抵抗体は前記半導体層の表層に不純物を導入して形成されたものであることを特徴とする請求項5又は6に記載の光検出素子。
JP09151698A 1998-04-03 1998-04-03 光検出素子 Expired - Fee Related JP3939430B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09151698A JP3939430B2 (ja) 1998-04-03 1998-04-03 光検出素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09151698A JP3939430B2 (ja) 1998-04-03 1998-04-03 光検出素子

Publications (2)

Publication Number Publication Date
JPH11289100A JPH11289100A (ja) 1999-10-19
JP3939430B2 true JP3939430B2 (ja) 2007-07-04

Family

ID=14028583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09151698A Expired - Fee Related JP3939430B2 (ja) 1998-04-03 1998-04-03 光検出素子

Country Status (1)

Country Link
JP (1) JP3939430B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170143B2 (en) * 2003-10-20 2007-01-30 Hamamatsu Photonics K.K. Semiconductor photo-detection device and radiation apparatus
JP5085122B2 (ja) 2006-12-21 2012-11-28 浜松ホトニクス株式会社 半導体光検出素子及び放射線検出装置
JP4742057B2 (ja) * 2007-02-21 2011-08-10 富士フイルム株式会社 裏面照射型固体撮像素子
JP5150283B2 (ja) 2008-01-30 2013-02-20 浜松ホトニクス株式会社 固体撮像装置
CN108922898B (zh) * 2018-08-20 2024-03-26 中国科学院上海技术物理研究所 一种有源区等电位的碲镉汞红外焦平面探测器

Also Published As

Publication number Publication date
JPH11289100A (ja) 1999-10-19

Similar Documents

Publication Publication Date Title
US6809358B2 (en) Photoconductor on active pixel image sensor
US8084837B2 (en) Solid-state image pickup device
US7196391B2 (en) MOS or CMOS sensor with micro-lens array
US9559242B2 (en) Back-illuminated type solid-state imaging device
US6791130B2 (en) Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
US5818052A (en) Low light level solid state image sensor
US6710370B2 (en) Image sensor with performance enhancing structures
JP3645585B2 (ja) オーバフロードレイン構造を有する電荷結合素子型固体撮像装置
EP1547150A2 (en) Photoconductor on active pixel image sensor
US6798033B2 (en) Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
US20050206755A1 (en) Solid-state imaging device
US20040041932A1 (en) Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
US8441087B2 (en) Direct readout focal plane array
US6545258B2 (en) Photo-sensor cross-section for increased quantum efficiency
US20050012840A1 (en) Camera with MOS or CMOS sensor array
JP3939430B2 (ja) 光検出素子
US5614950A (en) CCD image sensor and method of preventing a smear phenomenon in the sensor
US20040041930A1 (en) Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
JP2009170551A (ja) 受光素子アレイ、撮像装置およびそれらの製造方法
US3609399A (en) Tricolor image photodiode pickup array
JPH08250694A (ja) 固体撮像装置及びその製造方法
US20020140004A1 (en) Photo-sensor layout for increased quantum efficiency
US20020000569A1 (en) Charge coupled device type solid state pickup apparatus an method of operating the same
WO1996010843A1 (en) Photosensitive semiconductor array
JPH02174261A (ja) 赤外線撮像素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees