WO2008053555A1 - Circuit de protection d'entrée de signal analogique haut-débit et spectromètre de masse de temps de vol - Google Patents

Description

明 細 書

高速アナログ信号の入力保護回路及び飛行時間型質量分析装置 技術分野

[0001] 本発明は、高速アナログ信号を測定する回路で、放電などによる過電圧から入力 回路の素子を保護するための回路に関する。特に、トランジェントレコーダと呼ばれる

GHz帯域の信号波形を測定する波形記録回路の入力保護回路に使用される。 背景技術

[0002] 一般に、電子回路で取り扱う信号の周波数が高くなるにつれて、高周波特性に優 れた入力保護回路の重要性が高まってきている。入力保護回路は、電子回路を取り 扱う際に発生する静電気放電 (ESD)による回路の破壊を防ぐことが目的である。人 体に帯電した電荷が、電子回路の入り口である入力回路に向力つて、空気中の放電 あるいは接触によって流れ込み、入力回路に配置された電子部品に高電圧を発生さ せて破壊する。あるいは、電子機器を冷却するために空冷ファンなどによって巻き起 こされる風によって、絶縁物の表面が帯電し、電圧が上昇することによって放電が生 じることちある。

[0003] 飛行時間型質量分析装置等では、真空中で高電圧を使用する分析部に配設され たイオン検出器カゝら高速のアナログ信号が生成され、同軸ケーブルなどを経由して、 波形記録回路に入力される (例えば、特許文献 1)。このような装置の真空中で放電 が発生すると、高電圧のパルスがアナログ信号の経路に誘起され、波形記録回路に 到達する。このような高電圧のパルスカゝら入力回路を保護し、破壊を防ぐためにも、 波形記録回路の入り口には入力保護回路が設けられている。

[0004] 従来の入力保護回路では、図 1に示すように、半導体 ESD保護素子を用いた入力 保護回路が用いられる。入力コネクタ 11から入力回路 12に至る信号経路の途中に 半導体 ESD保護素子 13を配置する。高速のアナログ信号を測定する場合、入力回 路 12の入り口で、信号経路の特性インピーダンスに等しい抵抗値を持つ入力抵抗 1 4で終端されている。半導体 ESD保護素子 13の内部には、高速で低容量のダイォ ードが用いられており、その一端は信号経路に接続され、もう一端は電源あるいはグ ランドに接続される。図 1の例では、一つのダイオードはクランプ用電源ライン +V

CL

に接続されており、入力コネクタ 11から信号経路に正極性の高電圧パルスが侵入し た際には、このダイオードが導通し、高電圧パルスのエネルギーをクランプ用電源ラ イン +V に吸収して、高電圧パルスが入力回路 12に到達するのを阻止する。図 1

CL

の例では、もう一つのダイオードがクランプ用電源ライン V に接続されており、同

CL

様に、負極性の高電圧ノルスが入力回路 12に到達するのを阻止する。高電圧パル スによる電流をクランプ用電源ラインに流すために、信号経路の電圧は、クランプ用 電源ライン +V あるいは V の電圧に、ダイオードの順方向電圧降下をカ卩えた電

CL CL

圧まで上昇する力 入力回路 12を破壊に至らしめる程の高い電圧を生じることはな い。また、取り扱うアナログ信号の振幅が小さい場合や、片極性である場合には、半 導体 ESD保護素子 13の接続先の一方または両方を、クランプ電源ラインの代わりに グランドに接続される場合もある。例えば、 0〜5Vのアナログ信号を扱う場合には、半 導体 ESD保護素子 13の一端は、 5Vとグランドに接続する。

[0005] このように、図 1に示した半導体 ESD保護素子を用いた ESD保護回路では、信号 経路の電圧を一定の電圧範囲に抑えることができ、入力回路 12を保護する機能を充 分に満たしている。ところが、取り扱うアナログ信号の周波数帯域が上昇するにつれ て、半導体 ESD保護素子 13の静電容量が、アナログ信号の波形を歪ませたり、アナ ログ信号を反射させたりする問題が発生するようになってきた。

[0006] 図 2は、立ち上がり 200ps、立ち下がり 200psで、ピーク高さ IVの三角波形状のパ ルスを特性インピーダンス 50 Ωの同軸ケーブル（遅延時間 0. 5ns)を通して波形記 録回路に入力した場合の、波形の歪と反射をシミュレーションした結果である。入力 回路は 50 Ωの入力抵抗で終端されるとし、半導体 ESD保護素子の容量が OpF、 lp F、 2pF、 3pFの場合について計算しており、それぞれ、四角形、菱形、逆三角形、 三角形のプロットで表している。図 2の下段左側の三角波が同軸ケーブルに送信す るパルスの電圧である。上段には、 0. 5ns遅れて波形記録回路に到達したパルスに よる入力回路の電圧波形が示されている。下段右側には、さらに 0. 5ns遅れて同軸 ケーブルを送信端まで戻ってきた反射波の波形が示されている。

[0007] 容量が OpFの場合は、入射した三角波がそのまま入力回路に現れ、反射波は生じ ない。しかし、半導体 ESD保護素子の容量が増えるにつれて、三角波の立ち上がり 部分で、入力回路の電圧上昇に遅れが生じ、電圧上昇が一定になった後も入力す るパルスの電圧より入力回路の電圧が下がっており、その分が反射波として送信端 に戻ってくる様子が示されている。入力パルスが波形記録回路に到達すると、半導 体 ESD保護素子の容量を充電するために、入力回路の電圧はすぐには上昇しない 。高周波のパルスにとっては、入力が半導体 ESD保護素子の容量によってショートさ れた状態であり、反射波が生じる。入力するパルスの電圧と入力回路の電圧との差 による電流が半導体 ESD保護素子の容量を充電し、入力回路の電圧は入力するパ ルスの電圧に追従するようになる。容量が lpFの場合、この容量を充電するのに必要 な電流は lV X lpF÷ 200ps = 5mAとなる。これが、 50 Ωの入力抵抗と 50 Ωの同軸 ケーブルから 2. 5mAずつ供給されるので、入力回路に現れる電圧はパルスの電圧 より 125mV低下し、同時に振幅— 125mVの反射波が発生することになる。

[0008] ノ ルスのピーク電圧が高くなるほど電圧の低下も大きくなる。また、波形記録回路で 実際に測定される波形は、三角波のようにスロープが一定ではないので、パルスの電 圧と入力回路に現れる電圧との差は時間とともに変化し、波形の歪みや遅れを生じる ことになる。

[0009] 最近では、 USBやイーサネット (登録商標）などの高速デジタル通信が広く普及し てきたため、高周波性能に影響を及ぼさない、低容量の ESD保護素子が使用される ようになってきている。これらはポリマー ESD保護素子と呼ばれ、高分子の薄膜が、 高電圧が印加された時に絶縁破壊して導通状態となることで、静電気放電のェネル ギーをグランドや電源に吸収する。ポリマー ESD保護素子の容量は、 0. lpF程度ま で減らすことができるため、入カノ ルス波形の歪みや遅れを問題とならな 、レベルま で低減することが可能になる。ところが、半導体と違い、ポリマーは通常時は絶縁体 であるために、絶縁破壊を起こして導通状態に変化させるためにはー且 100V以上 の電圧（トリガ電圧）が印加されなければならない。高周波信号を扱う入力回路は、耐 電圧があまり大きくなぐ過電圧の印加に対して損傷を受けやすい。このため、ポリマ 一 ESD保護素子と入力回路の間にさらなる保護素子を必要とする。

[0010] 図 3に、ポリマー ESD保護素子を用いた ESD保護回路の一例を示す。入力コネク タ 31から入力回路 32に至る信号経路の途中にポリマー ESD保護素子 35が接続さ れる。ポリマー ESD保護素子は通常両極性であるため、グランドとの間に接続される 。先に述べたように、ポリマー ESD保護素子 35と入力回路 32との間には、さらに高ィ ンピーダンス素子 36が接続されており、入力回路 32にトリガ電圧が直接印加される ことによって入力素子が破壊されるのを防止する。 USBなどでは信号入力が差動と なって 、るので、高インピーダンス素子 36にコモンモードチョークコイルやフィルタ素 子などを使用して、高周波特性を維持しつつ放電のエネルギーに対して高 ヽインピ 一ダンスを得ている。

[0011] 一方、アナログ信号の場合、差動信号とすることができない場合が多ぐ高インピー ダンス素子 36に抵抗やコイルなどを使用すると、信号ラインのインピーダンスの整合 が取れず、信号が反射してしまう。また、測定するアナログ信号の周波数が広帯域で あるために、デジタル通信の場合のように、伝送する周波数に合わせた挟帯域のフィ ルタを使用することができない。

[0012] 特許文献 1 :特開 2006— 32207号公報

発明の開示

発明が解決しょうとする課題

[0013] 半導体 ESD保護素子の容量によって入力波形に生じる歪みや遅れは、測定すベ き高速アナログ信号の正しい波形を示さなくなる。特に、飛行時間型質量分析装置 では、パルスの到着時間で分析試料の質量を測定するので、波形の遅れは質量測 定値を狂わせる誤差となり、また波形の歪みによるパルス幅の増加は質量測定の分 解能の劣化となり、分析装置の性能を低下させる重要な要因となる。

[0014] 一方、低容量のポリマー ESD保護素子は、トリガ電圧が高ぐそのままでは広帯域 のアナログ信号の保護素子としては使用することができない。 課題を解決するための手段

[0015] 上記課題を解決するために、本願発明においては、入力コネクタから入力回路に 至る信号経路の途中に抵抗が接続され、前記抵抗より前記入力コネクタの側の信号 経路とグランドとの間にはポリマー ESD保護素子が接続され、前記抵抗より前記入力 回路の側の信号経路と電源もしくはグランドとの間には半導体 ESD保護素子が接続 され、前記入力回路の入力抵抗の抵抗値と前記抵抗の抵抗値の和を高速アナログ 信号入力の特性インピーダンスと等しくすることを特徴とする高速アナログ信号の入 力保護回路が提供される。

[0016] さらに、本願発明による高速アナログ信号の入力保護回路においては、前記抵抗 が耐パルス用抵抗あるいは耐サージ用抵抗であることを特徴とする。

発明の効果

[0017] 本発明に係る高速アナログ信号の入力保護回路によれば、低容量のポリマー ESD 保護素子により、静電気放電のエネルギーのほとんどをグランドに吸収すると同時に 、低容量のポリマー ESD保護素子に生じたトリガ電圧を、抵抗と半導体 ESD保護素 子により電源もしくはグランドにクランプすることによって、入力回路に過電圧を発生 させること力ない。ただし、抵抗にはトリガ電圧が印加されるため、耐パルス用あるい は耐サージ用の抵抗を用いることで、抵抗自体の損傷を防止する。

[0018] また、高速のアナログ信号につ！、ては、抵抗の抵抗値と入力回路の入力抵抗の抵 抗値の和を高速アナログ信号入力の特性インピーダンスと等しくすることによって、ィ ンピーダンス整合を実現し、高速アナログ信号の反射を防ぐ。入力抵抗の抵抗値は 特性インピーダンスよりも小さな値に設定できるので、半導体 ESD保護素子の容量 による高速アナログ信号の波形の歪みや遅れを、実用上問題のな 、レベルまで低減 することが可能になる。入力抵抗の抵抗値の低下による高速アナログ信号のゲインの 低下は、入力回路のゲインを増加することにより補うことができるので、問題にはなら ない。

図面の簡単な説明

[0019] [図 1]半導体 ESD保護素子を用いた入力保護回路。

[図 2]半導体 ESD保護素子による高速パルス波形のひずみと反射の計算例。

[図 3]ポリマー ESD保護素子を用いた入力保護回路。

[図 4]本発明に係る高速アナログ信号の入力保護回路の一例。

[図 5]本発明に係る入力保護回路による高速パルス波形のひずみと反射の計算例。

[図 6]本発明に係る高速アナログ信号の入力保護回路の飛行時間型質量分析装置 への適用例。 符号の説明

[0020] 11. .·入力コネクタ

12. -.入力回路

13. ..半導体 ESD保護素子

14. -.入力抵抗

31. ..入力コネクタ

32. -.入力回路

34. -.入力抵抗

35. ..ポリマー ESD保護素子

36. ..高インピーダンス素子

41. ..入力コネクタ

42. -.入力回路

43. ..半導体 ESD保護素子

44. -.入力抵抗

45. ..ポリマー ESD保護素子

47. ..抵抗

61. ..イオン発生器

62. ..イオン検出器

63. -.入力保護回路

64. ..波形記録回路

65. .データ処理装置

66. ..制御回路

発明を実施するための最良の形態

[0021] 以下、本発明に係る高速アナログ信号の入力保護回路を図面を参照して詳細に説 明する。

図 4は、高速アナログ信号の入力保護回路の一例である。入力コネクタ 41から入力 回路 42に至るアナログ信号の経路には、抵抗 47が挿入される。この抵抗 47より入力 コネクタ 41側の信号経路とグランドとの間には、ポリマー ESD保護素子 45が接続さ れる。抵抗 47より入力回路 42の側の信号経路と電源ライン +V 及び電源ライン— V

CL

との間には半導体 ESD保護素子 43が接続される。入力回路 42の入力抵抗 44の

CL

抵抗値と抵抗 47の抵抗値の和は、高速アナログ信号入力の特性インピーダンスと等 しくする。

[0022] ポリマー ESD保護素子 45は、入力コネクタ 41になるべく近い位置に配置 ·接続さ れ、短い経路で静電気放電による大電流をグランドに回収することが好ましい。静電 気放電発生時には、信号経路のポリマー ESD保護素子 45が接続されている位置の 電圧は、ー且 100V以上のトリガ電圧まで上昇し、ポリマー ESD保護素子 45が導通 状態になった後は、数十 Vのクランビング電圧まで低下し、その後静電気放電のエネ ルギ一が減少するにつれて電圧は下がって行く。したがって、抵抗 47には耐パルス 用あるいは耐サージ用の抵抗を使用して、トリガ電圧やクランビング電圧が印加され た際に破壊されるのを防止する。ポリマー ESD保護素子 45によって静電気放電のェ ネルギ一のほとんどをグランドに回収しているので、抵抗 47や半導体 ESD保護素子 43に流れ込む電流が減る。

[0023] したがって、抵抗 47には比較的小さなパッケージの抵抗を使用することができ、ノ ッケージのインダクタンスゃ容量を増やすことなく高周波特性の良い抵抗を選択する ことができる。ポリマー ESD保護素子 45がない場合には、静電気放電のエネルギー のほとんどがこの抵抗 47で消費されることになり、高周波特性の良い抵抗を選択する ことができな力 た。

[0024] また、半導体 ESD保護素子 43のダイオードの順方向電圧降下も小さくなつて、より 安定な電圧のクランプが実現できるというメリットが生じる。

[0025] 高速アナログ信号の測定回路においては、特性インピーダンス 50 Ωの同軸ケープ ルで高速アナログ信号を入力することが一般的に行われている。したがって、インピ 一ダンスの整合を取るために、抵抗 47の抵抗値と、入力回路 42の入力抵抗 44の抵 抗値との和が 50 Ωになるように抵抗値を選択する。この例では抵抗 47の抵抗値を 4 Ο Ω、入力抵抗 44の抵抗値を 10 Ωとする。このため、アナログ信号のゲインが 1/5 に減少するので、入力回路 42のゲインを 5倍して、必要な信号強度を得られるように しておく。半導体保護素子 43から見たインピーダンスが小さくなるので、信号の立ち 上がりなどに見られる波形の歪みや遅れが改善される。

[0026] 図 5は、図 2の場合と同様に、半導体 ESD保護素子の容量が OpF、 lpF、 2pF、 3p Fの場合について計算しており、それぞれ、四角形、菱形、逆三角形、三角形のプロ ットで表している。図 5の下段には同軸ケーブルの送信端の電圧波形が、上段には 入力回路の電圧波形が示されている。図 2に比べて電圧降下が低減し、反射波の振 幅も小さくなることが確認される。なお、抵抗 47と入力抵抗 44の抵抗値の比率によつ て、入力回路 42での信号強度が 1Z5になるので、図 2との比較のために、送信端の 入力パルスのピーク高さを 5倍にして計算して 、る。

[0027] 実際の高速アナログ信号の測定回路においては、ノイズレベルなどの問題があるた め、ゲインの変化を極端に大きくすることはできないが、測定するアナログ信号の周 波数帯域や信号波形に応じて適切なゲインを選択することにより、選択したゲインに 応じた改善効果が得られることになる。

[0028] このように、本願発明の高速アナログ信号の入力保護回路によれば、 ESD保護の ために挿入される保護素子の容量による入力波形の歪みや遅れを低減して、高速ァ ナログ信号の正しい波形を測定することが可能になる。

[0029] 本発明の高速アナログ信号の入力保護回路は、高い周波数で信号を扱う装置、例 えば飛行時間型質量分析装置の波形記録回路の保護に用いることができる。図 6に 飛行時間型質量分析装置に適用した例を示す。制御回路 66で定められたタイミング で、イオン発生器 61においてイオンが発生する。発生したイオンは、イオン検出器 62 に向力つて真空空間を飛行し、イオンの質量 Z電荷に応じた時間を経てイオン検出 器 62に到達する。イオンの到達によりイオン検出器 62からアナログ信号が発生し、 本発明に係る高速アナログ信号の入力保護回路 63を経由して波形記録回路 64に 信号が送られる。波形記録回路 64で得た信号がデータ処理装置 65に取り込まれ、 質量スペクトルが得られる。

[0030] 高速アナログ信号の入力保護回路 63がイオン検出器 62と波形記録回路 64の間 に配置されることで、万一、真空中の放電が生じて高電圧のパルスがアナログ信号の 経路に誘起されても、高電圧のパルスが波形記録回路 64に到達することを防ぐ。し カゝも、入力保護回路をイオン検出器と波形記録回路の間に設けても、本発明に係る 入力保護回路は半導体保護素子力も見たインピーダンスが小さくなつているので、 信号の立ち上力^などに見られる波形の歪みや遅れが改善され、質量測定値の誤差 の低減や質量分解能の向上をもたらす。

[0031] また、上記実施例は本発明の単に一例にすぎず、本発明の趣旨の範囲で適宜変 更ゃ修正したものも本発明に包含されることは明らかである。

産業上の利用可能性

[0032] 本発明の高速アナログ信号の入力保護回路は、高い周波数で信号を扱う回路を備 える装置、例えば飛行時間型質量分析装置の波形記録回路の保護に用いられる。

Claims

請求の範囲

[1] 入力コネクタ力 入力回路に至る信号経路の途中に抵抗が接続され、

前記抵抗より前記入力コネクタの側の信号経路とグランドとの間にはポリマー ESD保 護素子が接続され、

前記抵抗より前記入力回路の側の信号経路と電源もしくはグランドとの間には半導体 ESD保護素子が接続され、

前記入力回路の入力抵抗の抵抗値と前記抵抗の抵抗値の和を高速アナログ信号入 力の特性インピーダンスと等しくする、ことを特徴とする高速アナログ信号の入力保護 回路。

[2] 請求項 1に記載の高速アナログ信号の入力保護回路にぉ 、て、

前記抵抗は、耐パルス用抵抗ある ヽは耐サージ用抵抗である

ことを特徴とする高速アナログ信号の入力保護回路。

[3] イオン検出器と、前記イオン検出器力 発生するアナログ信号を収集する波形記録 器を備える飛行時間型質量分析装置にお!ヽて、前記イオン検出器と前記波形記録 器の間に請求項 1から 2いずれか 1項に記載の高速アナログ信号の入力保護回路を 備える

ことを特徴とする飛行時間型質量分析装置。