WO2008015853A1

WO2008015853A1 - Dispositif à semi-conducteurs et procédé et appareil pour fabriquer un circuit électronique

Info

Publication number: WO2008015853A1
Application number: PCT/JP2007/062596
Authority: WO
Inventors: Kohji Hisakawa
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2006-07-31
Filing date: 2007-06-22
Publication date: 2008-02-07
Anticipated expiration: 2009-01-31
Also published as: TW200822252A; JP2008034756A; JP4156637B2

Description

明細書

半導体装置、電子回路の製造方法および電子回路の製造装置技術分野

[0001] 本発明は、半導体装置、電子回路の製造方法および電子回路の製造装置に関するものであり、特に小型のチップ状の電子部品を必要最小の量のはんだではんだ接合する方法、上記方法によって製造される半導体装置、および上記半導体装置を製造するための製造装置に関するものである。

背景技術

[0002] 半導体装置の軽薄短小化に伴い、必要とされる部品の寸法が非常に小型化している。また、半導体装置の軽薄短小化に必要な事柄として、チップ状の電子部品の小型ィ匕も急速に進行している。例えば、従来では 1005とよばれる縦 lmm、横 0. 5mm の部品が主流であった力現在では 0603 (縦 0. 6mm、横 0. 3mm)や、 0402 (縦 0 . 4mm、横 0. 2mm)と呼ばれるさらに小さな部品を実装する必要に迫られている。

[0003] 従来では、半導体チップと回路基板との電気的接続はワイヤボンドで行っていた。

しかしながら、ワイヤボンドでの電気的接続では、チップの実装サイズの外側にワイヤの終端を確保する必要があり、その分実装サイズが大きくなつていた。この面積を削減するために、フリップチップ実装方式が考案された。

[0004] フリップチップ実装とは、半導体チップの機能面に、基板との接合のためのバンプを形成し、機能面を基板面と向かい合わせて配置し、バンプを基板側の電極と接合させて行う実装方法である。

[0005] フリップチップ実装における、チップ側のバンプを-工夫する代表的な工法として、 C 4工法がある。

[0006] これは、ノッシベーシヨン膜付きウェハにブランケット 'シード金属を付着させた上にマスクを形成し、はんだを電気メツキする。その後、マスクの除去とシード金属のエツジングを行い、最後にリフローによりはんだを溶かすことでバンプを形成する。半導体チップと回路基板との電気的接続をおこなう時には、このバンプ付きチップを基板にのせて加熱してバンプを溶融して接続させる。 [0007] また、フリップチップ実装の方法として回路基板の電極側を工夫する方法も考案されている。例えば、特許文献 1に開示されているスーパージャフィット法という工法がある（図 15)。

[0008] スーパージャフィット法では、回路基板 104の電極 106を化学的に処理することで電極の Cu表面が粘着性を帯びる。

[0009] 図 15 (a)のような Cuを表面にもつ電極 106に対して、化学処理をおこなう（図 15 (b

) )。さらにこの電極 106の上からはんだ粒子 111をふりかけると（図 15 (c) )、電極 10

6の Cuと接触したはんだ粒子 111がー層分だけ回路基板 104上に付着する（図 15 ( d) ) _G

[0010] あとは加熱してはんだを溶かし（図 15 (e) )、 Auなどで形成されたバンプ 105付きの半導体チップ 101を載せてはんだ接合すればょ、（図 15 (f) )。

[0011] このようにはんだ量を必要最小限にした基板を用いて、 Auワイヤーバンプを設けたチップをフリップチップで接合する。はんだ量が必要最小限に制御されるのでバンプ

105を狭ピッチ化することが可能である。

[0012] また、フリップチップ実装の方法としてアンダーフィル 114を工夫する方法も考案されている。例えば、異方性導電膜 ACFを回路基板に配置して接続する方法がある（図 16)。

[0013] この方法では、まずアンダーフィル 114となる膜に金属（主に Ni)粒子を混ぜたものを回路基板 104に貼り付ける（図 16 (a) )。そして、その上力もバンプ 105の付いた半導体チップ 101を押し付ける（図 16 (b) )。バンプ 105と回路基板 104とで ACF内に混ざっている金属粒子を挟み込み、半導体チップ 101と回路基板 104とを、電気的に導通させることができる。尚、半導体チップ 101と回路基板 104との固定は、 ACF を熱硬化させることによっておこなうことができる（図 16 (c) )。

[0014] ACFを用いる代わりに、アンダーフィル 114の中にはんだ粒子 111を混ぜ、回路基板 104に塗布し、その上からバンプ 105の付いた半導体チップ 101をフリップチップ実装する方法もある（図 17)。

[0015] この方法では、半導体チップ 101の側のバンプ 105と回路基板 104とではんだ粒子 111を挟んだ後（図 17 (a)および図 17 (b) )、加熱してバンプ 105と回路基板 104 とをはんだ接合する（図 17 (c) )。このような方法をおこなうことにより、バンプ 105と回路基板 104の電極 106との接合は金属結合になり抵抗を小さくすることができる。

[0016] C4工法では、バンプ 105と回路基板 104の電極 106の接合ははんだによる金属接合であるので、電気的接続は信頼性が高ぐ広く使用されている。

[0017] し力しながら、バンプ 105を作る際にマスクパターンなどを必要とするため、製造単価が高価であるという問題点がある。また、バンプ 105がはんだで形成されているため、半導体チップ 101を実装するときに、半導体チップ 101の荷重によってはんだが広がってしまう恐れがある。はんだが広がると、隣接する別のはんだと接合して回路がショートする恐れがあるため、バンプ 105の狭ピッチ化をおこなう必要がある場合には好ましくない。

[0018] また、スーパージャフィット法では、回路基板 104上の銅配線の化学処理による改質処理に薬品が必要であり、コストが発生する。さらに廃液の処理も必要であるので高コストになるという問題がある。また、この工法では回路基板 104の電極 106として Cuしか改質することができないので、電極 106の表面が Cu以外の回路基板 104やその他の部品には適用することができない。

[0019] また、 ACF工法では、バンプ 105と回路基板 104の電極 106との接続は金属結合ではなぐ ACF内に混ざっている金属粒子を挟み込むことによって接続される。このため、電気的接続は接触によっておこなわれるため、接触部位で数 Ωの抵抗が発生する。さらに、接合は ACFの硬化のみによって維持されるため、熱ストレスに弱ぐ信頼性が不十分である。さらに ACFの硬化に時間が力かるため、スループットが悪いことも問題である。

[0020] また、アンダーフィルにはんだ粒子 111を混ぜる工法では、はんだ粒子 111がバンプ 105直下にくる確率が低い。このため、接合強度はアンダーフィル 114に依存する。従って接合強度の信頼性は ACFの場合と同程度になると考えられる。

[0021] また、はんだ粒子 111がバンプ 105直下にくる確率を上げるためにはんだ粒子 111 の濃度を高めると、隣接するバンプ 105間でショートの可能性が高まるとともに、アンダーフィル 114の絶縁破壊寿命が短くなると、う問題がある。

[0022] また、アンダーフィル 114内にはんだ粒子 111が残留するため、アンダーフィル 11 4に入れるフイラの粒径を細力べする必要がある。さらに、狭ピッチ化すると残留するはんだ粒子 111でバンプ 105間がショートする可能性が高まるので、狭ピッチ化には限界がある。

[0023] Auワイヤーバンプのみにはんだペーストを転写して加熱することでバンプ先端にはんだを配置する方法が知られて、る。

[0024] しかしながらこの方法でも、バンプ 105のピッチが狭くなるとはんだペーストが毛細管現象によってバンプ 105間に浸透する。このため、加熱してはんだペーストによつて接合しょうとすると、バンプ 105間がショートしてしまい、この方法では狭ピッチ化には対応できない。

[0025] 尚、 0603や 0402と呼ばれる微小チップ部品を基板に実装すること自体は、装置の条件を最適化すれば可能ではある。

[0026] し力しながら、基板全体に様々な部品が実装されるようなモジュールでは、これらの微小チップを実装するためのはんだの量と、それ以外の比較的大きな部品を実装するためのはんだ量とが違、すぎると!、う問題が生じる。

[0027] 通常は 1種類のマスクではんだペーストを印刷するので、例えば 0402に最適なはんだ量を設定すると、大きな部品にとってははんだ量が少なすぎて実装強度が得られない。

[0028] また、大きな部品に最適なはんだ量にすると、 0402などの部品でははんだ量が多すぎて端子間にはんだが浸透してしまう。その結果、はんだ間がショートしたり、大きな表面張力に軽いチップ部品が引っ張られてチップ立ち現象が生じたりして正常な実装ができなくなる。

[0029] そこで、上記問題を回避する方法として、チップ部品の電極にはんだペーストを塗布してプリコートしておき、接合に使用するはんだは部品側力も供給することが考えられる。

[0030] しかし、現実的にははんだペーストでプリコートすることは難しい。

[0031] それは、例えば 0402と呼ばれるチップ部品を上力も見たとき、片側の電極の面積は 0. lmm X O. 2mm以下であり、はんだペーストを塗布できる領域が非常に小さいためである。 [0032] これらの部品は保持することすら難しいので、例えば保持した状態でデイスペンサを用いてはんだペーストを塗布しょうとすると、保持位置精度の不足によって正しい位置にデイスペンスすることができな！/、。

[0033] また、これらの部品に何らかの方法でペーストを印刷しょうとしても、印刷マスクの厚さ分のはんだペーストでははんだの量が多すぎて、加熱するとブリッジして電極間をショートさせてしまう可能性がある。

[0034] なぜならば、転写量は、チップ部品の表面積に依存するため、すなわちチップ部品によって大きく異なるため、はんだ接合に用いるはんだの量よりも多くのはんだが転写されてしまうからである。

[0035] このような場合では、はんだが加熱されて溶融した状態になると、その表面張力ではんだがチップ部品全体に行き渡ってしまう。このため、電極間がショートするのはもちろんのこと、チップ部品を保持するノズルにもはんだが付着する恐れがある。

特許文献 1：日本国公開特許公報「特開平 7— 7244号公報 (公開日： 1995年 1月 10 曰）」

発明の開示

[0036] 本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、電気的接続の信頼性が高ぐ安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができる半導体装置、電子回路の製造方法および電子回路の製造装置を提供することにある。

[0037] 本発明の電子回路の製造方法は、上記目的を達成するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であって、台上にはんだ粒子を層状に載置する第 1の工程と、上記台上に載置されたはんだ粒子に、上記電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させる第 2の工程と、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第 3の工程とを含むことを特徴としている。

[0038] 上記の発明によれば、はんだ粒子が台上に層状に載置され、電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させる。そして、上記電極部におけるはんだを加熱して一旦溶解することで、上記電子部品が上記回路基板に接合される。

[0039] また、接着剤や熱を用いずに、電子部品の電極部にはんだを押しあててつぶすことによって圧着させることができる。押しつぶされな力つたはんだは除去することができるので、必要な部分にのみはんだを圧着すれば、接着剤の残渣が問題になる場合やできるだけ熱履歴を与えたくないものにでもはんだを塗布することができる。

[0040] 本発明の電子回路の製造方法は、上記目的を達成するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であって、台上にはんだ粒子を層状に載置する第 1の工程と、上記台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させる第 4の工程と、上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写する第 5の工程と、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第 3の工程とを含むことを特徴としている。

[0041] 上記の発明によれば、はんだ粒子が台上に層状に載置され、突起部を有する部材を押し当てて、はんだ粒子を上記突起部に圧着させる。上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写し、電極部に圧着されたはんだ粒子を用いて上記電子部品が上記回路基板に接合される。

[0042] 本発明の電子回路の製造方法は、上記目的を達成するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であって、上記回路基板上にはんだ粒子を層状に載置する第 6の工程と、上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させる第 7の工程と、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第 3の工程とを含むことを特徴としている。

[0043] 上記の発明によれば、はんだ粒子が回路基板上に層状に載置され、突起部を有する部材を押し当てて、はんだ粒子を上記回路基板の電極部に圧着させ、上記電極部に圧着されたはんだ粒子を用いて上記電子部品が上記回路基板に接合される。

[0044] 本発明の電子回路の製造方法は、上記目的を達成するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であって、上記に記載の何れかの方法によって上記電子部品の電極部に付着されたはんだ粒子を溶融させて、上記電子部品の電極部をはんだでプリコートし、上記に記載の何れかの方法によつて上記回路基板の電極部に付着されたはんだ粒子を溶融させて、上記回路基板の電極部をはんだでプリコートし、電極部がはんだでプリコートされた上記電子部品と上記回路基板とを対向させて接触させた状態で上記はんだを溶融させ、該はんだに作用する表面張力によって上記電子部品と上記回路基板とを位置合わせすることを特徴としている。

[0045] 上記の発明によれば、電子部品の電極部と上記回路基板の電極部とに付着したはんだ粒子を溶融させて、電極部をはんだでプリコートする。そののち、上記電子部品と上記回路基板とを対向させて接触させ、プリコートしたはんだを溶融させて上記電子部品と上記回路基板とをはんだ接合する。上記電子部品と上記回路基板とは、はんだに作用する表面張力によってそれぞれの電極部を位置合わせすることができる

[0046] 本発明の電子回路の製造方法は、上記目的を達成するために、半導体素子がはんだを用いて回路基板上に接合された半導体装置の製造方法であって、上記半導体素子を上記回路基板に接合するにあたって、上記に記載の何れかの電子回路の製造方法が用いられることを特徴として、る。

[0047] 上記の発明によれば、上記半導体素子または上記回路基板は本願発明の方法によって製造されている。

[0048] 本発明の半導体装置は、上記目的を達成するために、上記に記載の電子回路の製造方法によって製造されて、ることを特徴として、る。

[0049] 上記の発明によれば、はんだを圧着して量り取り、加熱することではんだ接合を形成するので微小なはんだ結合を形成することができる。

[0050] また、上記の発明によれば、はんだの使用量を必要最小限にすることができるので

、通常のマスク印刷によるはんだペースト塗布よりもチップ状の電子部品の隣接距離を小さくすることができる。従って、上記の発明による半導体装置では、外形をさらに小型化することができる。

[0051] 本発明の電子回路の製造装置は、上記目的を達成するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造装置であって、台上に層状に載置されたはんだ粒子に、上記電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させ、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合することを特徴として、る。

[0052] 上記の発明によれば、はんだ粒子が台上に層状に載置され、電子部品の電極部を押し当ててはんだ粒子を該電極部に圧着させ、上記電子部品が上記回路基板に接合することができる。

[0053] また、接着剤や熱を用いずに、電子部品の電極部にはんだを押しあててつぶすことによって圧着させることができる。押しつぶされな力つたはんだは除去することができるので、必要な部分にのみはんだを圧着すれば、接着剤の残渣が問題になる場合や熱履歴を与えたくないものにでもはんだを塗布することができる。

[0054] 本発明の電子回路の製造装置は、上記目的を達成するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造装置であって、台上に層状に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写させ、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合することを特徴としている。

[0055] 上記の発明によれば、はんだ粒子が台上に層状に載置され、突起部を有する部材を押し当てて、はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写し、電極部に圧着されたはんだ粒子を用いて上記電子部品が上記回路基板に接合される。

[0056] 本発明の電子回路の製造装置は、上記目的を達成するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造装置であって、回路基板上にはんだ粒子を層状に載置し、上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させ、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合することを特徴としている。

[0057] 上記の発明によれば、はんだ粒子が回路基板上に層状に載置され、突起部を有する部材を押し当てて、はんだ粒子を上記回路基板の電極部に圧着させ、上記電極部に圧着されたはんだ粒子を用いて上記電子部品が上記回路基板に接合される。

[0058] 本発明の電子回路の製造方法は、以上のように、台上にはんだ粒子を層状に載置する第 1の工程と、上記台上に載置されたはんだ粒子に、上記電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させる第 2の工程と、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第 3の工程とを含む方法である。

[0059] それゆえ、接着剤や熱を用いずに、電子部品の電極部にはんだを押しあててつぶすこと〖こよって圧着させることができる。

[0060] 即ち、接着剤の残渣が問題になる場合や熱履歴を与えたくないものにでもはんだを塗布することができるので、電気的接続の信頼性が高ぐ安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。

[0061] また、本発明の電子回路の製造方法は、以上のように、台上にはんだ粒子を層状に載置する第 1の工程と、上記台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させる第 4の工程と、上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写する第 5の工程と、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第 3の工程とを含む方法である。

[0062] それゆえ、直接電子部品の電極部をはんだ粒子に押し当てなくても突起部を有する部材によってはんだ粒子をはんだ接合に必要な量だけ量り取ることができる。

[0063] つまり、電気的接続の信頼性が高ぐ安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。

[0064] また、本発明の電子回路の製造方法は、以上のように、上記回路基板上にはんだ粒子を層状に載置する第 6の工程と、上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させる第 7の工程と、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第 3の工程とを含む方法である。 [0065] 上記の構成によれば、はんだ粒子を回路基板上の電極部に圧着し、はんだ粒子をはんだ接合に必要な量だけ量り取ることができる。

[0066] それゆえ、電気的接続の信頼性が高ぐ安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。

[0067] また、本発明の電子回路の製造方法は、以上のように、上記に記載の方法によって上記電子部品の電極部に付着されたはんだ粒子を溶融させて、上記電子部品の電極部をはんだでプリコートし、上記に記載の方法によって上記回路基板の電極部に付着されたはんだ粒子を溶融させて、上記回路基板の電極部をはんだでプリコートし、電極部がはんだでプリコートされた上記電子部品と上記回路基板とを対向させて接触させた状態で上記はんだを溶融させ、該はんだに作用する表面張力によって上記電子部品と上記回路基板とを位置合わせする方法である。

[0068] 上記の構成によれば、上記に記載した方法によって圧着された適量のはんだが電極部にプリコートされ、該はんだを溶融させる。このようにすることで、はんだに作用する表面張力を利用してそれぞれの電極部を位置合わせすることができる。

[0069] それゆえ、電気的接続の信頼性が高ぐ安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。

[0070] また、本発明の電子回路の製造方法は、以上のように、上記半導体素子を上記回路基板に接合するにあたって、上記に記載の電子回路の製造方法が用いられている。

[0071] それゆえ、電気的接続の信頼性が高ぐ安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。

[0072] また、本発明の半導体装置は、以上のように、上記に記載の電子回路の製造方法によって製造されている。

[0073] 上記の構成によれば、はんだを圧着して量り取り、はんだ接合を形成するので微小なはんだ結合を形成することができる。 [0074] それゆえ、電気的接続の信頼性が高ぐ安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。

[0075] また、本発明の電子回路の製造装置は、以上のように、台上に層状に載置されたはんだ粒子に、上記電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させ、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する。

[0076] それゆえ、接着剤や熱を用いずに、電子部品の電極部にはんだを押しあててつぶすこと〖こよって圧着させることができる。

[0077] 即ち、接着剤の残渣が問題になる場合や熱履歴を与えたくないものにでもはんだを塗布することができるので、電気的接続の信頼性が高ぐ安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。

[0078] また、本発明の電子回路の製造装置は、以上のように、台上に層状に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写させ、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する。

[0079] それゆえ、直接電子部品の電極部をはんだ粒子に押し当てなくても突起部を有する部材によってはんだ粒子をはんだ接合に必要な量だけ量り取ることができる。

[0080] つまり、電気的接続の信頼性が高ぐ安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。

[0081] また、本発明の電子回路の製造装置は、以上のように、回路基板上にはんだ粒子を層状に載置し、上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させ、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する。

[0082] 上記の構成によれば、はんだ粒子を回路基板上の電極部に圧着し、はんだ粒子をはんだ接合に必要な量だけ量り取ることができる。

[0083] それゆえ、電気的接続の信頼性が高ぐ安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。

図面の簡単な説明

[0084] [図 1(a)]実施形態を示すものであり、チップやウェハに設けたバンプにはんだ粒子を圧着させる方法を示す、断面図である。

[図 1(b)]実施形態を示すものであり、チップやウェハに設けたバンプにはんだ粒子を圧着させる方法を示す、断面図である。

[図 1(c)]実施形態を示すものであり、チップやウェハに設けたバンプにはんだ粒子を圧着させる方法を示す、断面図である。

[図 1(d)]実施形態を示すものであり、チップやウェハに設けたバンプにはんだ粒子を圧着させる方法を示す、断面図である。

[図 1(e)]実施形態を示すものであり、チップやウェハに設けたバンプにはんだ粒子を圧着させる方法を示す、断面図である。

[図 2(a)]図 1 (a)〜図 1 (e)で示す上記方法において用いるはんだ粒子を均一に塗布する方法を示す、断面図である。

[図 2(b)]図 1 (a)〜図 1 (e)で示す上記方法において用いるはんだ粒子を均一に塗布する方法を示す、断面図である。

[図 2(c)]図 1 (a)〜図 1 (e)で示す上記方法において用いるはんだ粒子を均一に塗布する方法を示す、断面図である。

[図 2(d)]図 1 (a)〜図 1 (e)で示す上記方法において用いるはんだ粒子を均一に塗布する方法を示す、断面図である。

[図 3(a)]図 1 (a)〜図 1 (e)で示す上記方法において用いるはんだ粒子を均一に一層に塗布する方法を示す、断面図である。

[図 3(b)]図 1 (a)〜図 1 (e)で示す上記方法において用いるはんだ粒子を均一に一層に塗布する方法を示す、断面図である。

[図 3(c)]図 1 (a)〜図 1 (e)で示す上記方法において用いるはんだ粒子を均一に一層に塗布する方法を示す、断面図である。

圆 4(a)]電極と封止部分との高さが異なるチップ状の電子部品にはんだ粒子を圧着させる方法を示す、断面図である。

圆 4(b)]電極と封止部分との高さが異なるチップ状の電子部品にはんだ粒子を圧着させる方法を示す、断面図である。

[図 5(a)]電極と封止部分との高さが同じチップ状の電子部品にはんだ粒子を圧着させる方法を示す、断面図である。

[図 5(b)]電極と封止部分との高さが同じチップ状の電子部品にはんだ粒子を圧着させる方法を示す、断面図である。

[図 5(c)]電極と封止部分との高さが同じチップ状の電子部品にはんだ粒子を圧着させる方法を示す、断面図である。

[図 5(d)]電極と封止部分との高さが同じチップ状の電子部品にはんだ粒子を圧着させる方法を示す、断面図である。

[図 5(e)]電極と封止部分との高さが同じチップ状の電子部品にはんだ粒子を圧着させる方法を示す、断面図である。

[図 5(£)]電極と封止部分との高さが同じチップ状の電子部品にはんだ粒子を圧着させる方法を示す、断面図である。

圆 5(g)]電極と封止部分との高さが同じチップ状の電子部品にはんだ粒子を圧着させる方法を示す、断面図である。

[図 6(a)]電極と封止部分との高さが同じチップ状の電子部品にはんだ粒子を圧着させる別の方法を示す、断面図である。

[図 6(b)]電極と封止部分との高さが同じチップ状の電子部品にはんだ粒子を圧着させる別の方法を示す、断面図である。

[図 6(c)]電極と封止部分との高さが同じチップ状の電子部品にはんだ粒子を圧着させる別の方法を示す、断面図である。

[図 6(d)]電極と封止部分との高さが同じチップ状の電子部品にはんだ粒子を圧着させる別の方法を示す、断面図である。

[図 6(e)]電極と封止部分との高さが同じチップ状の電子部品にはんだ粒子を圧着させる別の方法を示す、断面図である。

[図 6(£)]電極と封止部分との高さが同じチップ状の電子部品にはんだ粒子を圧着させる別の方法を示す、断面図である。

圆 7(a)]チップやウェハに設けられたバンプにはんだを塗布する方法を示す、断面図である。

圆 7(b)]チップやウェハに設けられたバンプにはんだを塗布する方法を示す、断面図である。

圆 7(c)]チップやウェハに設けられたバンプにはんだを塗布する方法を示す、断面図である。

圆 7(d)]チップやウェハに設けられたバンプにはんだを塗布する方法を示す、断面図である。

圆 7(e)]チップやウェハに設けられたバンプにはんだを塗布する方法を示す、断面図である。

圆 7(£)]チップやウェハに設けられたバンプにはんだを塗布する方法を示す、断面図である。

圆 7(g)]チップやウェハに設けられたバンプにはんだを塗布する方法を示す、断面図である。

[図 8(a)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 8(b)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

圆 8(c)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 8(d)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

圆 8(e)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

圆 8(£)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 8(g)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 9(a)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 9(b)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 9(c)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 9(d)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 9(e)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 9(£)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 9(g)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 10(a)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 10(b)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 10(c)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 10(d)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 10(e)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 11(a)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 11(b)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 11(c)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 11(d)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 12(a)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 12(b)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 12(c)]チップやウェハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。

[図 13(a)]はんだ接合するために必要量に達してヽな、バンプに不足するはんだを供給する方法を示す、断面図である。

[図 13(b)]はんだ接合するために必要量に達して、な、バンプに不足するはんだを供給する方法を示す、断面図である。

[図 13(c)]はんだ接合するために必要量に達してヽな、バンプに不足するはんだを供給する方法を示す、断面図である。

[図 13(d)]はんだ接合するために必要量に達して、な、バンプに不足するはんだを供給する方法を示す、断面図である。

[図 13(e)]はんだ接合するために必要量に達してヽな、バンプに不足するはんだを供給する方法を示す、断面図である。

[図 13(D]はんだ接合するために必要量に達してヽな、バンプに不足するはんだを供給する方法を示す、断面図である。

[図 13(g)]はんだ接合するために必要量に達してヽな、バンプに不足するはんだを供給する方法を示す、断面図である。

圆 14(a)]バンプと回路基板との両方にはんだ粒子を圧着してフリップチップ接合する方法を示す、断面図である。

圆 14(b)]バンプと回路基板との両方にはんだ粒子を圧着してフリップチップ接合する方法を示す、断面図である。

圆 15(a)]従来技術を示すものであり、スーパージャフィット法によるフリップチップ接合方法を示す、断面図である。

圆 15(b)]従来技術を示すものであり、スーパージャフィット法によるフリップチップ接合方法を示す、断面図である。

圆 15(c)]従来技術を示すものであり、スーパージャフィット法によるフリップチップ接合方法を示す、断面図である。

圆 15(d)]従来技術を示すものであり、スーパージャフィット法によるフリップチップ接合方法を示す、断面図である。

圆 15(e)]従来技術を示すものであり、スーパージャフィット法によるフリップチップ接合方法を示す、断面図である。

[図 15(D]従来技術を示すものであり、スーパージャフィット法によるフリップチップ接合方法を示す、断面図である。

[図 16(a)]従来技術を示すものであり、アンダーフィルに金属粒子を含む異方性導電膜を用いるフリップチップ接合方法を示す、断面図である。

[図 16(b)]従来技術を示すものであり、アンダーフィルに金属粒子を含む異方性導電膜を用いるフリップチップ接合方法を示す、断面図である。

[図 16(c)]従来技術を示すものであり、アンダーフィルに金属粒子を含む異方性導電膜を用いるフリップチップ接合方法を示す、断面図である。

[図 17(a)]従来技術を示すものであり、アンダーフィルにはんだ粒子を混ぜたものを用いるフリップチップ接合方法を示す、断面図である。

[図 17(b)]従来技術を示すものであり、アンダーフィルにはんだ粒子を混ぜたものを用いるフリップチップ接合方法を示す、断面図である。

[図 17(c)]従来技術を示すものであり、アンダーフィルにはんだ粒子を混ぜたものを用いるフリップチップ接合方法を示す、断面図である。

符号の説明 [0085] 1, 101 半導体チップ (電子部品）

2 チップ状の電子部品（電子部品）

3 ウェハ

4、 104 回路基板

5, 105 バンプ（電極部、バンプ電極、電極形成面）

6, 106 電極（電極部、電極形成面）

7 封止部

11、 111 はんだ粒子

12 液体

13 フラックス

21 台 21

31 押さえ板

32 加熱ツール (加熱部材）

41 圧着板 (突起部、突起部を有する部材）

42 圧着棒 (突起部、突起部を有する部材、棒状部材）

51 はんだ量検査ツール

114 アンダーフィル

発明を実施するための最良の形態

[0086] 〔実施の形態 1〕

本発明の一実施形態について図 1〜図 3に基づいて説明すれば、以下の通りである。

[0087] 図 1は、本実施の形態における半導体装置の製造方法を示す図であり、半導体チップ 1の側面の方向からみた図である。

[0088] まず、図 1 (a)のように、はんだ粒子 11を均一に台 21上に分散させる。はんだ粒子

11は、たとえば鉛フリーのはんだペーストに含まれて、るようなはんだの粒子を想定しているが、これに限定はされない。

[0089] 本実施の形態における半導体装置の製造方法では、はんだ粒子 11が均一に分散されていることが重要である。台 21は、半導体チップ 1もしくはウェハ 3に塗布するはんだを均一に敷き詰めるための部材である。はんだ粒子 11は台 21の上で均一に分散していれば良い。

[0090] 次に、図 1 (b)のように、はんだ粒子 11を均一に分散した台 21に、半導体チップ 1 上に形成されたバンプ 5を押し付けて、はんだ粒子 11をバンプ 5で押しつぶし、バンプ 5に圧着させる（図 l (c) )。なお、この工程でバンプ 5の間にはんだ粒子 11が入つたとしても、図 1 (b)の工程で圧着されていないはんだ粒子 11を洗浄して除去することによってバンプ 5の間をはんだ粒子 11で汚染することがなくなる。

[0091] 現在、半導体装置の実装において主に使用されている鉛フリーのはんだペーストでは、粒径が数 10 μ m程度のはんだ粒子が含まれている。このはんだ粒子は比較的柔らかぐ簡単に押しつぶすことができる。

[0092] 押しつぶされたはんだ粒子は、例えば押しつぶされた相手が金属の場合、押し付けられた力にもよるが、比較的安定して圧着されつづける。即ち、上記のようにバンプ 5ではんだ粒子 11を押しつぶしてバンプ 5に圧着すると、圧着した部分にだけはんだ粒子 11を付着させることができる。

[0093] このようにすれば、ソルダーレジストを用いずに微小な領域にはんだを量り取ることができる。

[0094] 次に、図 1 (d)のように半導体チップ 1を回路基板 4上の該半導体チップ 1を搭載する位置に移動し、該半導体チップ 1を回路基板 4の所定の位置に載せ、実装する（図 1 ( ）。

[0095] 半導体チップ 1の実装の方法は特に指定はしな!/、が、半導体チップ 1に圧着して!/、るはんだ粒子 11を加熱し、はんだを溶かすことによって実装する。

[0096] 尚、上記のようにはんだ粒子 11を圧着した半導体チップ 1を移動するときに、衝撃などによってはんだ粒子 11が半導体チップ 1から外れてしまう可能性がある。

[0097] このようなときは、はんだ粒子 11を半導体チップ 1へ圧着したあとで、はんだ粒子 1 1を加熱してはんだを溶融し、半導体チップ 1に固定してもよい。

[0098] また、上記の工程は半導体チップ 1を回路基板 4に実装する工程について記載した 1S 半導体チップ 1は他のチップ状の電子部品 2、例えばチップコンデンサやチップ抵抗などのチップ状の電子部品 2であっても同様に回路基板 4に実装することができる。

[0099] 尚、台 21に分散したはんだ粒子 11が均一に分散されていなければ、バンプ 5によつて上力押さえつけたときにバンプ 5に圧着されるはんだ粒子 11の量力バンプ 5 のあった場所によって不均一になってしまう。また、それぞれのバンプ 5でも、圧着されるはんだ粒子 11の量がバンプ 5中の場所によって異なり、圧着されるはんだ粒子 1 1の層数についても均一にはならない可能性がある。これでは半導体チップ 1の実装のときに、はんだ粒子 11を溶融したときのはんだの量にバラツキが生じるので、微小な実装ができない。そこで、圧着されるはんだ粒子 11の量が均一になるようにする必要がある。

[0100] たとえば、台 21にはんだを均一に量り取る方法として、台 21に均一に塗布した液体によって量り取る方法がある。

[0101] 図 2 (a)に示すように台 21に液体 12を塗布し、図 2 (b)のようにスピンコート（図示せず）によって液体 12を均一に広げ、さらに図 2 (c)のように液体 12の上にはんだ粒子

11を十分多くふりかける。

[0102] 液体 12に触れたはんだ粒子 11は液体 12による吸着効果によって台 21に付着することができる。一方、液体 12に触れな力つたはんだ粒子 11は台 21に付着できないため、台 21を斜めに傾けたり、エアブローによって容易に台 21から取り除くことができる（図 2 (d) )。

[0103] このようにはんだを台 21に塗布することによって、はんだ粒子 11を台 21に均一に塗布することができる。

[0104] また、上記の方法では、スピンコートによって塗布する液体 12の量については記載しな力つた力上記の液体 12の量を調整することによって半導体チップ 1に圧着するはんだ粒子 11の量をさらに均一に調整することができる。

[0105] 例えば図 3 (a)のように液体 12をスピンコートによって薄く塗布する。塗布する液体 12の厚さをはんだ粒子 11の直径以下の厚さになるように薄く塗り拡げ、その上からはんだ粒子 11を十分多くふりかける（図 3 (b) )。その後、台 21を斜めに傾けたり、ェアブローによって液体 12に触れることのできなかったはんだ粒子 11を容易に台 21から取り除くことができる（図 3 (c) )。 [0106] このようにすれば、はんだ粒子 11の一層での均一な塗布を行うことができる。はんだ粒子 11を一層だけ台 21に用意しておけば、はんだ粒子 11の粒径よりも少し広!ヽ間隔のバンプ 5に対してはんだ粒子 11を均一に圧着することができる。

[0107] 例えば、直径 20 μ mのはんだ粒子 11を一層で均一に塗布する場合、スピンコートによって塗布する液体 12の厚みを 5 μ mにする。その上から直径 20 μ mのはんだ粒子 11を十分多くふりかける。

[0108] スピンコートされた液体 12と接するはんだ粒子 11は液体 12に付着する力液体 12 によって台 21に付着したはんだ粒子 11のさらに上に乗ったはんだ粒子 11は液体 12 に触れることができない。つまり、液体 12による台 21への粘着作用が働かないため、台 21には付着しない。

[0109] この状態で、例えば台 21を傾けると、液体 12に付着したはんだ粒子 11はそのまま台 21に残留するが、液体 12に触れて、な、はんだ粒子 11は重力に弓 Iかれて落ちてゆくことになる。このようにして、はんだ粒子 11を一層だけ残すことができる。

[0110] また、上記の液体 12は、フラックス 13にしてもよい。このようにすれば、後からはんだ粒子 11を加熱して、回路基板に溶着させて実装するときに、フラックス 13を塗布する工程を省くことができる。

[0111] 尚、はんだペーストはフラックス 13にはんだ粒子 11が混入されたものであることからも明らかなように、フラックス 13ははんだ粒子 11を保持するのに都合がよ!、。

[0112] また、上記のようにはんだ粒子を量り取る方法は、半導体チップ 1やチップ状の電子部品 2、ウェハ 3、回路基板 4など、さまざまなはんだ接合部のはんだを量り取る方法に用いることができる。

[0113] ここで、回路基板 4に実装する半導体チップ 1およびチップ状の電子部品 2などには、さまざまなサイズの部品がある。上記部品の回路基板 4への実装工程では、例えば 1005とよばれる縦 lmm、横 0. 5mmの部品や、上記 1005をさらに小型にした 06 03、 0402、およびチップコンデンサやチップ抵抗などのサイズの異なるチップ状の電子部品 2を実装する必要がある。

[0114] たとえばチップ状の電子部品 2では、上記のようにさまざまな大きさの電子部品があるため、実装するために必要となるはんだの量が部品によって大きく異なっている。このため、使用するはんだの量は、実装するチップ状の電子部品に適した量を用いる必要がある。

[0115] また、チップ状の電子部品 2によってははんだ接合の強度を上げる必要がある。この場合には、接合に用いるはんだの量を増やし、はんだ接合の強度を上げることがおこなわれている。

[0116] し力しながら、単にはんだ粒子 11の量を増やしただけでは接合の均一性が失われる可能性がある。さらに、必要以上のはんだ量を用いてチップ状の電子部品 2を実装すると、余計なところにはんだが広がってブリッジしてしまう恐れがある。

[0117] つまり、実装するチップ状の電子部品 2にそれぞれに適したはんだの量をチップ状の電子部品 2に対して供給する必要がある。

[0118] 本実施形態の方法では、台 21に均一に分散させるはんだ粒子 11の粒径によって、チップ状の電子部品を実装するために用いるはんだの量を調整することができる。

[0119] たとえば、幅 100 /ζ πι、長さが 100 /z mの電極 6にはんだ粒子 11を配置する場合について記載する。このとき、はんだ粒子 11の粒径が 50 mの場合にははんだ粒子 1 1は上記電極 6に 4個付着する。またはんだ粒子 11の粒径が 20 μ mの場合にははんだ粒子 11は上記電極 6に 25個付着する。

[0120] このとき、上記電極 6に付着するはんだ粒子 11の体積の総量をそれぞれ V (20 /z m)、 V (50 m)とすると、その体積比は、

V (20 μ m) /V (50 μ η = ( (20/2) " 3 Χ 25) / ( (50/2) " 3 Χ 25) = 2,5となる

[0121] 即ち、用いるはんだ粒子 11の直径を調整することで、電極 6に付着させるはんだの体積を調整することができる。

[0122] またバンプ 5は特に材質を限定しな、が、金属であることが好ましぐ例えば金で形成された金バンプなどであればょ、。

[0123] また、バンプ 5の高さは揃っていることが望ましぐバンプ 5の形状は、底面を広く形成し、上記の工程で接触するはんだ粒子 11の数を増やすようにしても良い。さらにバンプ 5の先端を平らにすることで、はんだ粒子 11がバンプ 5の外へ移動することを防ぐようにしても良い。 [0124] また、バンプ 5の形状として、バンプ 5の底面を粗く加工してもよ!/、。押しつぶされたはんだ粒子 11が横方向に広がることを防ぎ、他のはんだ粒子 11が押しつぶされたはんだ粒子 11に押し出されて、バンプ 5から離れてしまうことを防いだり、はんだ粒子 11との接触面積を増やしたり、凸凹が食い込むことで圧着しやすくしたりできる。

[0125] ここでバンプ 5に凸凹を付ける方法は、薬品処理によって形成してもよいし、別の凸凹形状に押し付けて形成してもよい。このバンプ 5の凸部は、可能であれば先端が尖つた形状であることが望ま、。

[0126] たとえば上記のようにバンプ 5を形成する方法として、巨視的に見れば平坦だが、バンプ 5程度の範囲に限定して見れば凸凹の形状を備えた板に、バンプ 5の付いた半導体チップ 1やウェハ 3を押し付けることによって形成することができる。

[0127] 上記の工程によって、バンプ 5の高さを揃え、バンプ 5の底面を広く形成することと、上記バンプ 5の先端の形状を形成することとが可能となる。レべリングのための板に凸凹をつける方法は、板の表面を薬品処理したり、細力べ傷をつけたりすればよい。

[0128] 〔実施の形態 2〕

本発明の一実施形態について図 4〜6に基づいて説明すれば、以下の通りである

[0129] 本実施の形態では、チップ状の電子部品 2の電極 6の部分にのみはんだ粒子 11を付着させる方法にっヽて記載する。

[0130] なお、本実施の形態において説明すること以外の構成は、上記実施の形態 1と同じである。また、説明の便宜上、上記の実施の形態 1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

[0131] 図 4は、チップ状の電子部品 2の電極 6にのみはんだ粒子 11を付着させる方法について記載している図であり、チップ状の電子部品 2の側面の方向力みた図である。図 4に記載する構成では、電極 6とチップ状の電子部品 2の封止部 7の高さに違いがあり、電極 6が封止部 7よりも突出している。このようなチップ状の電子部品 2の場合では、両者の段差を利用して電極 6のみにはんだ粒子 11を圧着することができる。このような電極 6と封止部 7に段差がある形状のチップ状の電子部品 2としては、主にチップ抵抗があげられる。 [0132] 例えば、電極 6とチップ状の電子部品 2の封止部 7との高さの段差が 20 μ mある場合、上記段差と同程度の粒径のはんだ粒子 11 (粒径 10〜20 μ m)を実施の形態 1 のように台 21に分散させ、上記チップ状の電子部品 2を台 21上に分散したはんだ粒子 11に対向させ（図 4 (a) )、図 4 (b)のように該はんだ粒子 11の粒径の半分程度（5 〜： LO m)まで圧着をおこなう。

[0133] このときチップ状の電子部品 2の封止部 7は、圧着の操作によって上記の粒径 20 mのはんだ粒子 11の近くに近づくことになるが、はんだ粒子 11と封止部 7とは 5 μ m 離れて、るのではんだ粒子 11が封止部に圧着されることはな、。このようにチップ状の電子部品 2の本体へのはんだ粒子 11の圧着を防ぐことができる。

[0134] また、封止部 7にはんだ粒子 11が接触してしまう場合であっても、電極 6と封止部 7 との高さの違いによって、封止部 7がはんだ粒子 11を押しつぶす強さは電極 6に比ベて弱くなる。

[0135] さらにチップ状の電子部品 2では封止部 7よりも電極 6の方が表面の形状は粗ぐはんだ粒子 11が押しつぶされたときに食、込みやすくなる。

[0136] このため、電極 6の圧着の強さに比べて封止部 7の圧着の強さが弱くなり、封止部 7 に圧着されたはんだ粒子 11は電極 6に圧着されたはんだ粒子 11に比べて容易に除去することができる。

[0137] つぎに、図 5および図 6を用いて、電極 6と封止部 7の高さに違いがない半導体チップ 1やチップ状の電子部品 2にはんだ粒子 11を圧着させる方法につ!、て記載する。

[0138] このような電極 6と封止部 7の段差が少ない形状のチップ状の電子部品 2としては、主にチップコンデンサがあげられる。

[0139] 第 1の方法としては、図 5 (a)のように電極 6と封止部 7の高さに違いがないチップ状の電子部品 2を、台 21に均一に分散したはんだ粒子 11に押さえつけて（図 5 (b) )、はんだ粒子 11を仮圧着させる（図 5 (c) )。

[0140] チップ状の電子部品 2では封止部 7よりも電極 6の方が表面が粗ぐはんだ粒子 11 が押しつぶされたときにチップ状の電子部品 2に食い込みやすくなる。

[0141] さらに、仮圧着したはんだ粒子 11を、図 5 (d)のようにチップ状の電子部品 2の電極付近が凸に、封止部が凹になった形状の押さえ板 31に押し付け、仮圧着されたはんだ粒子 11のうち電極付近のはんだ粒子 11のみをさらに圧着してもよ、（図 5 (e) )。

[0142] このようにすれば、チップ状の電子部品 2の電極 6のはんだ粒子 11と封止部 7のはんだ粒子 11の圧着量の差をさらに大きくすることができる。この状態を本圧着とよぶことにする。

[0143] 仮圧着、もしくは本圧着が完了した状態で、図 5 (f)のように封止部 7のはんだ粒子 11のみを除去する。

[0144] その手段としては、超音波で洗浄することでもよいし、粘着力のあるシートに接触させて転写してもよ、し、細、針や薄!ヽ板を用いてすくい取ってもよ!、。

[0145] この除去工程は、その後加熱してはんだ粒子 11を溶力したときに電極 6の間がつながってしまい、ショートすることを防ぐためにおこなう。よって封止部分のすべてのはんだ粒子が除去されて!、なくてもよ!ヽ。

[0146] この後、電極 6のはんだ粒子 11を加熱してはんだを溶融し、半導体チップ 1に固定してもよい（図 5 (g) )。

[0147] このように構成することにより、半導体チップ 1およびチップ状の電子部品 2の電極 6 の部分に適切な量のはんだを固定することができる。

[0148] 尚、第 2の方法として、図 6 (a)のように台 21に均一にはんだ粒子 11を分散させ、電極 6と封止部 7の高さに違、がな、チップ状の電子部品 2を、台 21に均一に分散したはんだ粒子 11に押さえつけて（図 6 (b) )、はんだ粒子 11を仮圧着させた後（図 6 (c) )、図 6 (d)のようにはんだ粒子 11を圧着させたチップ状の電子部品 2の中心部に、加熱した加熱ツール 32を接触させることによって封止部 7のはんだ粒子 11を除去してもよい。

[0149] 加熱ツール 32をチップ状の電子部品 2の中心部に接触させることによって、図 6 (e )のようにはんだ粒子 11は溶けながら両側の電極 6へ押し広げられてゆく。はんだが溶けて両側の電極 6に移った後に、加熱ツール 32をチップ状の電子部品 2から取り外せばよい（図 6 (f) )。

[0150] この加熱ツール 32の断面は、円や楕円の形状でもよいし、クサビのように中心が尖つた形状でもよいし、中心部が平らな台形状でもよい。

[0151] 広がったはんだは電極 6上に広がってゆく力塗布された総量が少ないため、はんだが最初に電極 6に圧着されな力つた側の面にまでは広がりにくい。

[0152] 尚、上記の加熱ツール 32やチップ状の電子部品 2を吸着するノズルの素材などは

、アルミニウムなどはんだを加熱して溶融する工程ではんだと合金層を作らなヽ材質でつくることが望ましい。

[0153] このように構成することにより、溶けたはんだが加熱ツール 32やノズルに残留することがな!/、ので、安定して上記の工程を繰り返すことができる。

[0154] このように構成することにより、半導体チップ 1およびチップ状の電子部品 2の電極 6 の部分に適切な量のはんだを固定することができる。

[0155] はんだ粒子 11は、バンプ 5やチップ状の電子部品 2に熱履歴を与えたくない場合には溶着させなくてもよい。また、運搬するときの振動が大きぐはんだ粒子 11がバンプ 5やチップ状の電子部品 2から外れる可能性がある場合や、ウェハに設けたバンプ

5にはんだ粒子 11を圧着した後にダイシング等の工程をおこなう場合には、はんだ粒子 11を一度加熱して溶着させておくのがょ、。

[0156] また、このようなはんだ粒子 11を溶着したチップ状の電子部品 2を用いれば、チップ状の電子部品 2を実装するための回路基板 4への特殊なはんだのプリコートが不要となる。そのため、それほど小さくない電子部品を実装するための回路基板 4の電極 6に対してのみ、別途通常のマスク印刷などの方法によってはんだペーストを配置すればよい。

[0157] 〔実施の形態 3〕

本発明の一実施形態について図 7〜図 8に基づいて説明すれば、以下の通りである。

[0158] 本実施の形態では、半導体チップ 1やウェハ 3、回路基板 4に設けられたバンプ 5、電極 6にはんだを塗布する方法について記載する。

[0159] なお、本実施の形態において説明すること以外の構成は、上記実施の形態 1などと同じである。また、説明の便宜上、上記の実施の形態 1などの図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

[0160] また、本実施の形態にお!、ては半導体チップ 1に設けられたバンプ 5にはんだを塗布する方法について記載するが、必ずしもこれに限定されず、例えば、上記半導体チップ 1はチップ状の電子部品 2、ウェハ 3、または回路基板 4であってもよぐ上記バンプ 5は電極 6とすることも可能である。

[0161] 図 7では、バンプ 5を直接はんだ粒子 11に圧着せずに、圧着板 41によって圧着してはんだ粒子 11を量り取り、バンプ 5に塗布する方法につ!、て記載して、る。

[0162] まず、図 7 (a)のように、圧着板 41を台 21に均一に分散したはんだ粒子 11に押さえつけて（図 7 (b) )、はんだ粒子 11を仮圧着させる（図 7 (c) )。圧着板 41は、半導体チップ 1などのバンプ 5と同じ位置が凸になっている。

[0163] 次に、凸部にはんだ粒子 11が圧着された圧着板 41とバンプ 5を有する半導体チップ 1やウェハ 3の位置を合わせて向力、合わせ（図 7 (d) )、接触させる（図 7 (e) )。

[0164] 次に図 7 (f)のように、圧着されたはんだ粒子 11を加熱して溶融させ、バンプ 5に塗布する（図 7 (g) )。

[0165] この工程は半導体チップ 1のバンプ 5とはんだ粒子 11を接触させてからはんだ粒子 11を溶かしてもよいし、バンプ 5とはんだ粒子 11を接触させる前にバンプ 5を加熱しておき、接触させることによってはんだ粒子 11を溶かすように構成してもよい。または、予めはんだ粒子 11を溶かしておいて、加熱されたバンプ 5に接触させてもよい。

[0166] いずれにせよ、はんだ粒子 11が圧着された圧着板 41が上、バンプ 5のついた半導体チップ 1やウェハ 3を下にして接触させることによって、融けたはんだが重力に引かれてバンプ 5の側に移りやすくなるので都合力い。

[0167] さらに本実施の形態の方法では、凸部のある圧着板 41は圧着工程で凸部を下に向けており、半導体チップ 1のバンプ 5は上を向いている。このため、はんだ粒子 11 を溶力してバンプ 5の側に移す工程をおこなうために、圧着板 41をひっくり返す必要がなぐ製造上効率がよい。

[0168] この方法は、圧着することで半導体チップ 1やウェハ 3にダメージが及ぶ恐れがあるような場合に有効であり、特に Low-k膜 (低誘電率層間絶縁膜)が使われている半導体チップ 1の場合にもバンプ 5にはんだを定量塗布することができる。

[0169] 尚、上記圧着板 41の凸部は、対応する半導体チップ 1のバンプ 5と同程度の表面積を有することが好ましい。

[0170] 同様にして、回路基板 4やチップ状の電子部品 2の電極 6にもはんだを塗布することがでさる。

[0171] 尚、上記のように複数の凸パターンを持つ圧着板 41の作製が容易ではない場合や、上記圧着板 41を構成する部材が高価な場合には、先端が半導体チップ 1のバンプ 5程度の大きさで、かつ平坦な針のような形状の圧着棒 42を形成してもよ、。

[0172] この圧着棒 42は、例えばワイヤボンドに使用するキヤビラリのようなもので、先端が半導体チップ 1のバンプ 5と同じような形状で、かつ、金線が通る穴が開いていないものでもよい。上記の圧着棒 42を用いる場合でも、圧着板 41と同様に作業を行うことができる。

[0173] 即ち、図 8 (a)のように、圧着棒 42を台 21に均一に分散したはんだ粒子 11に押さえつけて（図 8 (b) )、はんだ粒子 11を仮圧着させる（図 8 (c) )。

[0174] 次に、はんだ粒子 11が圧着された圧着棒 42とバンプ 5を有する半導体チップ 1の位置を合わせて向力、合わせて（図 8 (d) )、接触させる（図 8 (e) )。

[0175] 次に図 8 (f)のように、はんだの融点まで加熱したバンプ 5に圧着されたはんだ粒子 11を接触させて溶融させる。

[0176] 針の先端に圧着されていたはんだ粒子 11は、バンプ 5の上で溶けてその表面に広がる（図 8 (g) )。このようにすれば、はんだペーストを針で転写する場合よりもはるかに少ないはんだを塗布することができるので、半導体チップ 1上のバンプ 5が微細な場合でも、隣接するバンプ 5とのブリッジを回避してはんだを塗布したり、追加したりできる。

[0177] 尚、圧着棒 42を用いる方法の場合、圧着棒 42に圧着させたはんだ粒子 11は、上記のように半導体チップ 1上のバンプ 5に接触させた後に溶解することが好ましい。

[0178] 圧着棒 42は、半導体チップ 1上のバンプ 5の数だけはんだ粒子 11の圧着と転写とを繰り返すので、はんだ粒子 11の圧着のときに圧着棒 42の温度が高いとはんだ粒子 11が溶融し、必要数以上のはんだ粒子 11が圧着棒 42に溶着することを防ぐためである。

[0179] もちろん上記の圧着棒 42の温度を管理すれば、圧着板 41を用いるときと同様に半導体チップ 1のバンプ 5とはんだ粒子 11を接触させてからはんだ粒子 11を溶かしてもよいし、予めはんだ粒子 11を溶力しておいて、加熱されたバンプ 5に接触させてもよい。

[0180] なお、上記の圧着板 41または圧着棒 42は、はんだを加熱して溶融する工程ではんだと合金層を作らな、材質でつくることが望ま U 、。

[0181] このように構成すると、上記圧着板 41または圧着棒 42の先端部にはんだ粒子 11 が圧着された後、半導体チップ 1上で溶融したはんだ粒子 11が上記圧着板 41または圧着棒 42の先端部に残らず、すべてバンプ 5に移る。

[0182] これによつて、はんだ粒子 11の圧着、溶融の作業を繰り返すときに上記圧着板 41 または圧着棒 42の先端を浄ィ匕する必要がなぐ作業効率が向上する。

[0183] また、上記の圧着板 41または圧着棒 42は、はんだ粒子 11が圧着されやすいようにするために、上記の圧着板 41または圧着棒 42の先端部分を粗い形状にしてもよぐ例えば凸凹を付けてもよい。

[0184] このように構成することにより、はんだ粒子 11が押しつぶされて横方向に広がることによって他のはんだ粒子 11が押し出され、上記の圧着板 41または圧着棒 42の先端力も離れてしまうことを防いだり、はんだ粒子 11との接触面積を増やしたり、凸凹が食い込むことで圧着しやすくすることができる。ここで先端に凸凹を付ける方法は、薬品処理によっておこなってもよいし、別の凸凹形状に押し付けておこなってもよい。

[0185] 〔実施の形態 4〕

本発明の一実施形態について図 9〜図 12に基づいて説明すれば、以下の通りである。

[0186] 本実施の形態では、ウェハ 3や回路基板 4に設けられた電極 6にはんだを塗布する別の方法にっ、て記載する。

[0187] なお、本実施の形態において説明すること以外の構成は、上記実施の形態 1などと同じである。また、説明の便宜上、上記の実施の形態 1などの図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

[0188] また、本実施の形態においては回路基板 4に設けられた電極 6にはんだを塗布する方法について記載するが、必ずしもこれに限定されず、例えば、上記回路基板 4はウエノ、 3であってもよぐ上記電極 6はバンプ 5とすることも可能である。

[0189] 図 9では、はんだ粒子 11を台 21ではなぐはんだ接合をおこな、たい回路基板 4 上に一層に均一塗布する方法にっ、て説明して、る。

[0190] まず、図 9 (a)のように液体 12を回路基板 4上に塗布し、スピンコートによって薄く塗布する（図 9 (b) )。塗布する液体 12の厚さをはんだ粒子 11の直径以下の厚さになるように薄く塗り拡げ、その上からはんだ粒子 11を十分多くふりかける（図 9 (c) )。その後、回路基板 4を斜めに傾けたり、エアブローによって液体 12に触れることのできな力たはんだ粒子 11を容易に回路基板 4から取り除くことができる（図 9 (d) )。

[0191] このようにすればはんだ粒子 11の一層での均一塗布を行うことができる。はんだ粒子 11を一層だけ用意しておけば、はんだ粒子 11の粒径よりも少し広い間隔の電極 6 に対してはんだ粒子 11を圧着することができる。

[0192] 尚、上記の液体 12は実施の形態 1のように、フラックス 13であってもよい。

[0193] 次に、図 9 (e)のように、はんだを塗布したい電極 6の形状に合わせた凸部のパターンを持つ圧着板 41を回路基板 4に押さえつける。このようにしてはんだ粒子 11を回路基板に圧着する。

[0194] その後圧着板 41を回路基板 4力も取り外し、不要なはんだ粒子 11を洗浄などで除去する（図 9 (f) )。最後にはんだ粒子 11を回路基板 4上で加熱して溶かし、はんだを回路基板 4に溶着する（図 9 (g) )。

[0195] このように構成することで、回路基板 4の電極 6に一括してはんだ粒子 11を配置することがでさる。

[0196] 尚、上記のように複数の凸パターンを持つ圧着板 41の作製が容易ではない場合や、上記圧着板 41を構成する部材が高価な場合には、圧着棒 42によって、回路基板 4上のはんだ粒子 11を一つずつ押しつぶして回路基板 4に圧着してもよい。

[0197] 即ち、図 10 (a)のように、一層で均一塗布されたはんだ粒子 11を形成する。次に、図 10 (b)のように圧着棒 42が、回路基板 4の電極 6の位置ではんだ粒子 11を上から押さえつけ、はんだ粒子 11を潰して回路基板 4に圧着する。

[0198] 上記圧着棒 42は、一箇所の圧着が終わったら再び上昇され、回路基板 4から離される。そして上記圧着棒 42は、別の電極 6の位置まで移動し、再び上からはんだ粒子 11を押し付ける（図 10 (c) )。

[0199] この操作を繰り返すことによって、回路基板 4の必要な位置にはんだ粒子 11を配置する。回路基板 4上の必要な位置にはんだ粒子 11の圧着による配置が終了したら、回路基板 4上に圧着されずに残留しているはんだ粒子 11を、洗浄などで除去する。 ( 図 10 (d) )。最後にはんだ粒子 11を回路基板 4上で加熱して溶かし、はんだを回路基板 4に溶着する（図 10 (e) )。

[0200] 尚、回路基板 4の電極 6に、巨視的に見れば平坦だが、電極 6程度の範囲に限定して見れば凸凹の構造を設けてもよい。また、この電極 6の凸部は、可能であれば先端が尖った形状であることが望ま、。

[0201] このように形成することによって、はんだ粒子 11が上記圧着板 41または圧着棒 42 によって押しつぶされるときに、はんだ粒子 11が横方向に広がり、他のはんだ粒子 1 1を押し出して電極 6から離れてしまうことを防いだり、はんだ粒子 11と電極 6との接触面積を増やしたり、電極 6の凸凹がはんだ粒子 11に食、込むことで圧着しやすくするためである。

[0202] ここで電極 6に凸凹を付ける方法は、薬品処理によって行ってもよいし、別の凸凹形状に押し付けて行ってもょ、。

[0203] また、上記の圧着板 41の凸部および圧着棒 42の先端部は、回路基板 4の電極 6よりも滑らかな表面であることが望まし、。

[0204] 上記圧着板 41の凸部および圧着棒 42の先端部が回路基板 4の電極 6よりも滑らかな表面ではな、ならば、はんだ粒子 11を回路基板 4に圧着するときにはんだ粒子 11 がすべて回路基板 4に圧着せず、上記圧着板 41の凸部および圧着棒 42の先端部にはんだ粒子 11が付着したまま残留する可能性がある。

[0205] 上記圧着板 41の凸部および圧着棒 42の先端部にはんだ粒子 11が残留するということは、回路基板 4に圧着されたはんだ粒子 11が規定量よりも不足するということを意味する。また残留したはんだ粒子 11が次の圧着工程で圧着されると、その位置のはんだの量が過剰になる。

[0206] このような不具合を防ぐために、これらの圧着板 41の凸部および圧着棒 42の先端部は、回路基板 4の電極 6の表面よりも凸凹の少ない滑らかな表面に加工しておくことが望ましい。

[0207] また、上記で圧着板 41を用いる代わりに、バンプ 5の付、た半導体チップ 1を直接押し付けてはんだ接合を形成してもよ!/、。

[0208] 即ち、図 11 (a)のように、一層で均一塗布されたはんだ粒子 11を形成する。次に、図 11 (b)のように、半導体チップ 1を回路基板 4に押さえつけ、はんだ粒子 11を回路基板 4と半導体チップ 1とで挟み込み、圧着する。その後、図 11 (c)のように回路基板 4とバンプ 5に圧着されて、な、不要なはんだ粒子 11を洗浄などで除去する。最後にはんだ粒子 11を加熱して溶かし、バンプ 5と回路基板 4を接合する（図 11 (d) )。

[0209] このように構成することで、回路基板 4の電極 6と半導体チップ 1とを一括してはんだ接合することができる。

[0210] また、圧着されていないはんだ粒子 11の除去は、図 11 (c)の工程で半導体チップ 1と回路基板 4が押さえつけられた状態のまま、その隙間から、例えばフラックス 13を圧入することで除去してもよい。このようにすれば、圧着過程でフラックス 13が不足していた場合であってもフラックス 13を補うことが可能である。またフラックス 13が残留したとしてもはんだ接合に悪影響を及ぼすことはない。

[0211] また、一度回路基板 4に押さえつけた半導体チップ 1と回路基板 4とを離し、半導体チップ 1と回路基板 4との隙間を広げて力もフラックス 13で洗浄してもよい。このように構成することによって、洗浄時にフラックス 13が流れやすくなり、圧着されていないはんだ粒子 11を確実に除去することができる。

[0212] また、はんだ粒子 11に比べてバンプ 5の間隔が十分大きぐ多少はんだ粒子 11が残って、てもはんだ接合を形成する上で問題がなぐアンダーフィルがはんだの溶融温度でも悪影響を及ぼさなヽ場合には、上記のようなアンダーフィルを圧入することによって、はんだ粒子 11の除去とアンダーフィルの配置が同時に可能となる。何れの場合であっても、圧着されていないはんだ粒子 11を除去した後で、加熱してはんだ粒子 11を溶かし、回路基板 4と半導体チップ 1をはんだ接合する。

[0213] 尚、回路基板 4に熱履歴を与えたくない場合には、はんだは溶着していない状態としてもよいし、重ねて運搬する場合や振動が大きくてはんだ粒子 11が外れる可能性がある場合には、はんだ粒子 11を加熱して溶力してお、てもよ、。

[0214] 本実施の形態における回路基板 4は、微小なチップ状の電子部品 2を実装するために必要な、きわめて微小なはんだを溶着しているため、回路基板 4に対してこの微小なチップ状の電子部品 2のためにはんだペーストを塗布することは不要である。

[0215] 従って、それほど小さくない部品に対してのみ通常のマスク印刷にてはんだペーストを配置すればよい。

[0216] このようにしてはんだが溶着された回路基板 4では、はんだが溶融して半導体チップ 1などと接合したときに気泡の残留が少なくなるというメリットがある。

[0217] 気泡は回路基板 4の電極 6とはんだの界面に生じることが多い。従来のはんだべ一ストを用いてはんだを電極 6に塗布すると、はんだ粒子が何層も積み重なるため、はんだと電極 6との界面で発生した気泡が外部に到達しにくぐ内部に残留しやすいという問題が生じていた。

[0218] 本実施の形態の方法では、はんだ粒子 11の層は非常に薄いため、はんだを溶着するときにはんだと電極 6との界面で生じた気泡は容易に外部に到達することができる。

[0219] また、接合するバンプ 5や回路基板 4の電極 6のサイズ、間隔などによっては、上記の方法のように厳密にはんだ粒子 11の量をコントロールする必要がない場合もある。

[0220] この場合には、図 12 (a)のように、低濃度にはんだ粒子 11が入ったフラックス 13を台 21に形成し、上記フラックス 13の上力もバンプ付きの半導体チップ 1やウェハを押し付けて、バンプ 5にはんだ粒子 11を圧着させる（図 12 (b) )。その後、バンプ付きの半導体チップ 1やウェハを上記フラックス 13から取り出す（図 12 (c) )。

[0221] その際、はんだ粒子入りフラックス 13の濃度は、バンプを押し付けたときにバンプの下にはんだ粒子が複数個あって、かつ、バンプ間を埋めてしまわない程度にする。また、はんだ粒子 11の濃度は、少なくとも現在フリップチップ実装で使われているような異方性導電膜の中に混入されて、る金属粒子の濃度以上が好ま、。

[0222] 尚、上記のフラックス 13塗布を台 21に代えて回路基板 4上でおこない、その上からはんだ粒子 11を圧着したい電極 6の位置と同じ凸部パターンを持つ圧着板 41で押さえつけることで、その電極にはんだ粒子 11を圧着させてもよ!、。

[0223] 〔実施の形態 5〕

本発明の一実施形態について図 13に基づいて説明すれば、以下の通りである。

[0224] 本実施の形態では、半導体チップ 1やチップ状の電子部品 2、ウェハ 3、回路基板 4 に設けられたバンプ 5、電極 6にはんだを塗布した後、はんだ接合するために必要量に達して!/ヽな、バンプ 5、電極 6に不足するはんだを供給する方法にっ、て記載する。

[0225] なお、本実施の形態において説明すること以外の構成は、上記実施の形態 1などと同じである。また、説明の便宜上、上記の実施の形態 1などの図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

[0226] また、本実施の形態にお!、ては半導体チップ 1に設けられたバンプ 5にはんだを塗布する方法について記載するが、必ずしもこれに限定されず、例えば、上記半導体チップ 1はチップ状の電子部品 2、ウェハ 3、または回路基板 4であってもよぐ上記バンプ 5は電極 6とすることも可能である。

[0227] 図 13では、はんだをバンプ 5に塗布した後にバンプ 5のはんだの量を検査するはんだ量検査ツール 51が設けられている。上記はんだ量検査ツール 51は、はんだ結合をおこなうためにはんだの量が不足する力否かを外観検査などによって検査し、はんだが不足するバンプ 5を抽出する。本実施の形態の方法は、上記はんだ量検査ツールが、はんだの量が不足すると判断したときに、該はんだの量が不足するバンプ 5にはんだを供給する方法を図示して、る。

[0228] まず、本実施の形態では、図 13 (a)のように、半導体チップ 1に設けられたバンプ 5 にはんだが上記実施の形態 3または 4のように塗布されて、る。塗布されたはんだの量は、はんだ量検査ツール 51によって検査される。検査では、そのままフリップチップ実装したのでははんだの量の不足によって十分にはんだ接合できないと思われる半導体チップ 1上のバンプ 5を検出し、抽出する。

[0229] 上記図 13 (a)の工程で抽出されたバンプ 5に対して、不足するはんだを供給する工程がおこなわれる。図 13 (b)のように、圧着棒 42と台 21に均一に分散したはんだ粒子 11とが上記実施の形態 3のように準備され、図 13 (c)のように圧着棒 42が台 21 に均一に分散したはんだ粒子 11を押さえつけて、はんだ粒子 11を仮圧着させる（図 13 (d) )。

[0230] 次に、はんだ粒子 11が圧着された圧着棒 42と、上記はんだ量検査ツール 51によつてはんだの量が不足すると判断された半導体チップ 1上のバンプ 5が位置を合わせて向か！/、合わされ (図 13 (e) )、接触される（図 13 (f ) )。

[0231] 次に図 13 (g)のように、はんだの融点まで加熱したバンプ 5に圧着されたはんだ粒子 11を接触させて溶融させる。針の先端に圧着されていたはんだ粒子 11は、電極上で溶けてその表面に広がる（図 13 (g) )。このようにすれば、はんだペーストを針で転写する場合よりもはるかに少ないはんだを塗布することができるので、半導体チップ 1上のバンプ 5が微細な場合でも、隣接するバンプ 5とのブリッジを回避してはんだを塗布したり、追加したりできる。

[0232] 尚、圧着棒 42を用いる方法の場合、圧着棒 42に圧着させたはんだ粒子 11は、上記のように半導体チップ 1上のバンプ 5に接触させた後に溶解することが好ましい。圧着棒 42は、半導体チップ 1上のバンプ 5の数だけはんだ粒子 11の圧着と転写を繰り返すので、はんだ粒子 11の圧着のときに圧着棒 42の温度が高いとはんだ粒子 11が溶融し、必要数以上のはんだ粒子 11が圧着棒 42に溶着することを防ぐためである。

[0233] もちろん上記の圧着棒 42の温度を管理すれば、半導体チップ 1のバンプ 5とはんだ粒子 11を接触させてからはんだ粒子 11を溶カゝしてもょヽし、予めはんだ粒子 11を溶かしてぉ、て、加熱されたバンプ 5に接触させてもょ、。

[0234] 上記のように構成することにより、既にはんだの塗布が終了している半導体チップ 1 上のバンプ 5などではんだ接合するためにはんだの量が不足すると思われるバンプ 5 を抽出し、不足するはんだを補うことが可能となる。

[0235] 〔実施の形態 6〕

本発明の一実施形態について図 14に基づいて説明すれば、以下の通りである。

[0236] 本実施の形態では、バンプ 5を持つ半導体チップ 1やチップ状の電子部品 2、ゥェハ 3、回路基板 4のうち少なくとも 1種類は本実施形態の方法ではんだ粒子 11を圧着し、上記はんだ粒子 11を溶かすことによって塗布 (プリコート）して実装する方法について記載する。

[0237] なお、本実施の形態において説明すること以外の構成は、上記実施の形態 1などと同じである。また、説明の便宜上、上記の実施の形態 1などの図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

[0238] また、本実施の形態にお!、ては半導体チップ 1に設けられたバンプ 5と、回路基板 4 に設けられた電極 6とがはんだ接合によって実装される場合について記載する力必ずしもこれに限定されず、例えば、上記半導体チップ 1に設けられたバンプ 5がゥェノ、 3など他に設けられたバンプ 5などとはんだ接合する場合に用いられてもよい。

[0239] 図 14 (a)および図 14 (b)は、実施の形態 1などの方法でプリコートした半導体チップ 1に設けたバンプ 5と、実施の形態 3などの方法でプリコートした回路基板 4上の電極 6とをフリップチップ実装する方法にっ、て示して、る。

[0240] まず、図 14 (a)のように、プリコートしたバンプ 5と、プリコートした電極 6とを対面させる。

[0241] このとき、バンプ 5と電極 6とをはんだが溶融する温度に加熱しておく。バンプ 5側のはんだと電極 6側のはんだとは、溶融することによって液体となるので、それぞれ表面張力を発生させている。

[0242] 次にこの両者を接触させると、液状になったはんだはその表面積を小さくしょうとして互いに引き合う（図 14 (b) )。上記のように液状になったはんだの表面張力によって、上記バンプ 5と回路基板 4とがはんだ接合の最適な位置にセルファライメントする。

[0243] ここで両者のはんだの量が多すぎると、過剰なはんだが広がって不要なはんだ接合が形成 (ブリッジ)される。また、はんだの量が少なすぎると、表面張力がセルファラインメント効果を生じるには不十分であり、半導体チップ 1が適当な位置に移動することができない。

[0244] 本実施の形態の方法では、実施の形態 1のようにはんだの量を最適化することができるので、セルファライメントを実現することが可能である。

[0245] また、上記の方法ではバンプ 5と電極 6とのはんだを加熱して溶融した後に接合した力上記の両者とも加熱しな、状態で従来のフリップチップと同様にフェイスダウンの方法で配置し、その後で加熱してもよい。

[0246] 本実施の形態の方法では、回路基板 4の電極 6上のはんだ粒子 11とバンプ 5の先端に設けられているはんだ粒子 11とは、圧着される過程でその表面が平らになっている。

[0247] 本実施の形態の方法では、回路基板 4の電極 6上に設けられる平らな形状のはんだに、バンプ 5上に設けられる平らな形状のはんだを重ねるので、上記両者を対向させて従来のフリップチップの方法で配置したときに傾きが生じにくい。

[0248] さらにバンプ 5と電極 6との各組み合わせにおいて、それぞれの高さによるバラツキが少なぐ隙間が生じにくい。このため、フリップチップ実装後に未接合のバンプ 5が生じにくいという特徴がある。

[0249] また、本実施の形態の方法では、半導体チップ 1やウェハ 3のバンプ 5側と、回路基板 4側の電極 6とにはんだをプリコートすることができるので、バンプ 5の狭ピッチ化をおこなうことが出来る。

[0250] スーパージャフィット法では、銅の表面を改質してはんだ粒子を配置する方法であるため、原理的に銅の上にしかはんだ粒子を配置することができない。このため、はんだ接合に必要なすべてはんだの量を回路基板側にプリコートする必要があった。

[0251] し力しながらプリコートし、半導体チップやウェハのバンプとはんだ接合するときに溶融した液状のはんだを表面張力によって電極上に保持することができないと、該電極上カゝら流れ出し、隣接する電極とショート（ブリッジ)することがある。

[0252] これを防ぐためには電極の面積を大きくする必要があり、このため狭ピッチ化しにくいという問題点があった。

[0253] し力しながら本実施の形態の方法では、半導体チップ 1のバンプ 5側にもはんだ粒子 11を配置できる。このような構成により、用いるはんだの総量が同じ場合では、回路基板 4の電極 6側に配置しなければならないはんだの量は、スーパージャフィット法を用いる場合よりも少なくてょ、。

[0254] 従って、スーパージャフィット法を用いる場合よりも、電極 6のサイズ、バンプ 5のピッチを狭くすることができる。このことは、チップ状の電子部品 2を実装する場合についても当てはまる。なぜならば、チップ状の電子部品 2では、電極 6が一般的に銅ではなくて錫メツキであることが多、からである。

[0255] スーパージャフィット法では、錫メツキ電極にはんだ粒子 11を付着させることはできな、が、本実施の形態および関連する実施の形態の方法では錫メツキ電極および他の電極に対してもはんだ粒子 11を付着させることが可能であり、セルファライメントによるはんだ接合の最適な位置あわせを実現することと、バンプ 5の狭ピッチ化をおこなうことが可能である。 [0256] 以上のように、本実施形態によれば、微小な領域にはんだ粒子を配置することができるので、ファインピッチのはんだ接合によるフリップチップ実装や超小型チップ状の電子部品の実装が可能である。

[0257] また、特別な装置や材料、処理を必要とせず、低価格での実装が可能である。

[0258] さらに、アンダーフィルの硬化は別の工程でできるのでスループットよく製造することができる。

[0259] また、本実施形態の電子回路の製造方法では、電子部品の電極部が、電子部品のバンプ電極であってもよ！/、。

[0260] これにより、電子部品のバンプ電極にはんだ粒子を押し当てて圧着させ、上記電子部品を上記回路基板に接合することができる。

[0261] また、本実施形態の電子回路の製造方法では、上記電子部品の電極部が、該電極部の形成面において段差無ぐあるいは段差を有して形成されており、上記第 2の工程では、上記電子部品の電極形成面を上記台上のはんだ粒子に押し当てて、該電極形成面にはんだ粒子を仮圧着し、さらに、上記電子部品の電極形成面を上記電子部品の電極部付近が凸に形成された押さえ板に押し付け、仮圧着されたはんだ粒子のうち電極部付近のはんだ粒子のみを本圧着させたのち、本圧着されなカゝつたはんだ粒子を除去してもよ!/ヽ。

[0262] これにより、段差無ぐあるいはほぼ段差なく形成された上記電子部品の電極部を上記電子部品の電極形成面を上記台上のはんだ粒子に押し当てて、該電極形成面にはんだ粒子を仮圧着する。さらに、上記電子部品の電極形成面を上記電子部品の電極部付近が凸に形成された押さえ板に押し付け、仮圧着されたはんだ粒子のうち電極部付近のはんだ粒子のみを本圧着させる。そののち、本圧着されなかったはんだ粒子を除去する。このようにすることで、電極部にのみはんだ粒子を圧着させ、上記電子部品を上記回路基板に接合することができる。

[0263] また、本実施形態の電子回路の製造方法では、上記電子部品の電極部が、該電極部の形成面において段差無ぐあるいは段差を有して形成されており、上記第 2の工程では、上記電子部品の電極形成面を上記台上のはんだ粒子に押し当てて、該電極形成面にはんだ粒子を圧着し、さら〖こ、上記電子部品の電極部付近以外に圧着されたはんだ粒子に加熱部材を押し当てながら溶融されたはんだを押し広げることによって、電極部以外に圧着されたはんだ粒子を除去してもよい。

[0264] これにより、段差無ぐあるいはほぼ段差なく形成された上記電子部品の電極部を上記電子部品の電極形成面を上記台上のはんだ粒子に押し当てて、該電極形成面にはんだ粒子を圧着し、さらに、上記電子部品の電極部付近以外に圧着されたはんだ粒子に加熱部材を押し当てながら溶融されたはんだを押し広げて電極部位外に圧着されたはんだ粒子を除去するとともに、電極部にはんだ粒子を溶着させ、上記電子部品を上記回路基板に接合することができる。

[0265] また、本実施形態の電子回路の製造方法では、上記突起部を有する部材は、上記第 5の工程ではんだ粒子が転写される電極部のパターンと同様の凹凸パターンが形成されたものであってもよ、。

[0266] これにより、上記突起部を有する部材は、はんだ粒子が転写される電極部のパターンと同様の凹凸パターンで形成されているので、複数の電極部に一括して転写することができる。

[0267] また、本実施形態の電子回路の製造方法では、上記突起部を有する部材は、その先端面積が上記電極部程度の棒状部材であり、上記第 4および第 5の工程は、上記棒状部材の先端に圧着されたはんだ粒子を、上記電極部に転写することを複数回繰り返すことによって実施されてもょヽ。

[0268] これにより、上記突起部を有する部材は、棒状の部材であって、上記電極部に転写することを複数回繰り返すことによって複数の電極部にはんだ粒子を転写することができる。

[0269] また、本実施形態の電子回路の製造方法では、上記第 5の工程では、上記突起部に圧着されたはんだ粒子を溶融させて上記電極部に転写してもよ!/ヽ。

[0270] これにより、上記突起部に圧着されたはんだ粒子は溶融することによって上記電極部に転写される。

[0271] また、本実施形態の電子回路の製造方法では、上記第 1の工程では、上記台上に液体を均一に塗布した上から、上記液体に付着するよりも多くのはんだ粒子を載置し、上記液体に付着しな力つたはんだ粒子を台上から取り除くことによって均一なはんだ粒子の層を形成してもよ、。

[0272] これにより、上記台上に液体を均一に塗布し、その上力多量のはんだ粒子をふりかける。上記液体に付着したはんだ粒子は上記液体とともに上記台上に付着するが

、上記液体に付着しな力たはんだ粒子は容易に取り除くことができるため、均一なはんだ粒子の層を形成することができる。

[0273] また、本実施形態の電子回路の製造方法では、上記液体の塗布厚を、上記はんだ粒子の直径以下の厚さとしてもょ、。

[0274] これにより、上記液体の塗布される厚さが上記はんだ粒子の直径以下となるので、上記はんだ粒子を上記台上に一層で均一に塗布することができる。

[0275] また、本実施形態の電子回路の製造方法では、上記突起部を有する部材は、上記回路基板の電極部のパターンと同様の凹凸パターンが形成されたものであってもよい。

[0276] これにより、上記突起部を有する部材は、はんだ粒子が転写される電極部のパターンと同様の凹凸パターンで形成されているので、複数の電極部に一括して転写することができる。

[0277] また、本実施形態の電子回路の製造方法では、上記突起部を有する部材は、その先端面積が上記電極部程度の棒状部材であり、上記第 7の工程は、上記棒状部材を押し当てて該はんだ粒子を上記回路基板の電極部に圧着させることを複数回繰り返すことによって実施されてもょ、。

[0278] これにより、上記突起部を有する部材は、その先端面積が上記電極部程度の棒状の部材であって、棒状の部材を上記電極部に複数回繰り返し押し当てることによって複数の電極部にはんだ粒子を転写することができる。

[0279] また、本実施形態の電子回路の製造方法では、上記突起部を有する部材は、バンプ電極を有する電子部品であってもよ、。

[0280] これにより、電子部品のバンプ電極で上記回路基板上のはんだ粒子を押し当て圧着させ、上記電子部品を上記回路基板に接合することができる。

[0281] また、本実施形態の電子回路の製造方法では、上記第 6の工程では、上記回路基板上に液体を均一に塗布した上から、上記液体に付着するよりも多くのはんだ粒子を載置し、上記液体に付着しな力たはんだ粒子を回路基板上力も取り除くことによつて均一なはんだ粒子の層を形成してもよ!/ヽ。

[0282] これにより、上記回路基板上に液体を均一に塗布し、その上力も多量のはんだ粒子をふりかける。上記液体に付着したはんだ粒子は上記液体とともに上記回路基板上に付着するが、上記液体に付着しな力たはんだ粒子は容易に取り除くことができるため、均一なはんだ粒子の層を形成することができる。

[0283] また、本実施形態の電子回路の製造方法では、上記液体の塗布厚を、上記はんだ粒子の直径以下の厚さとしてもょ、。

[0284] これにより、上記液体の塗布される厚さが上記はんだ粒子の直径以下となるので、上記はんだ粒子を上記回路基板上に一層で均一に塗布することができる。

[0285] また、本実施形態の電子回路の製造方法では、上記第 2の工程後、かつ上記第 3 の工程前に、上記回路基板の電極部に圧着されたはんだ粒子の不足を検出し、はんだ粒子の不足が検出された電極部にはんだ粒子を供給する第 8の工程を有し、上記第 8の工程は、台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、はんだ粒子の不足が検出された電極部に転写する工程であってもよい。

[0286] これにより、電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させたのちであり、なおかつ上記電子部品を上記回路基板に接合するまえに上記回路基板の電極部に圧着されたはんだ粒子がはんだ接合するために必要な量であるかが検査され、はんだ粒子の不足が検出された電極部に改めてはんだ粒子を圧着転写することができる。

[0287] また、本実施形態の電子回路の製造方法では、上記第 5の工程後、かつ上記第 3 の工程前に、上記回路基板の電極部に圧着されたはんだ粒子の不足を検出し、はんだ粒子の不足が検出された電極部にはんだ粒子を供給する第 8の工程を有し、上記第 8の工程は、台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、はんだ粒子の不足が検出された電極部に転写する工程でつてもよい。

[0288] これにより、突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写したのちであり、なおかつ上記電子部品を上記回路基板に接合するまえに上記回路基板の電極部に圧着されたはんだ粒子がはんだ接合するために必要な量であるかが検査され、はんだ粒子の不足が検出された電極部に改めてはんだ粒子を圧着転写することができる。

[0289] また、本実施形態の電子回路の製造方法では、上記第 7の工程後、かつ上記第 3 の工程前に、上記回路基板の電極部に圧着されたはんだ粒子の不足を検出し、はんだ粒子の不足が検出された電極部にはんだ粒子を供給する第 8の工程を有し、上記第 8の工程は、台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、はんだ粒子の不足が検出された電極部に転写する工程であってもよい。

[0290] これにより、上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させたのちであり、なおかつ上記電子部品を上記回路基板に接合するまえに上記回路基板の電極部に圧着されたはんだ粒子がはんだ接合するために必要な量であるかが検査され、はんだ粒子の不足が検出された電極部に改めてはんだ粒子を圧着転写することができる。産業上の利用可能性

[0291] 本発明は、バンプを用いて回路回路基板に実装する半導体装置、上記半導体装置の製造方法に関するものである。特に、フリップチップ方式の実装方法に用いることができ、さらには、 0603や 0402と呼ばれる微小チップ状の電子部品の実装にも適用できる。

Claims

請求の範囲

[1] はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であつて、

台上にはんだ粒子を層状に載置する第 1の工程と、

上記台上に載置されたはんだ粒子に、上記電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させる第 2の工程と、

上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第 3の工程とを含むことを特徴とする電子回路の製造方法。

[2] 上記電極部が、上記電子部品のバンプ電極であることを特徴とする請求項 1に記載の電子回路の製造方法。

[3] 上記電子部品の電極部が、該電極部の形成面において段差無ぐあるいは段差を有して形成されており、

上記第 2の工程では、

上記電子部品の電極形成面を上記台上のはんだ粒子に押し当てて、該電極形成面にはんだ粒子を仮圧着し、

さらに、上記電子部品の電極形成面を上記電子部品の電極部付近が凸に形成された押さえ板に押し付け、仮圧着されたはんだ粒子のうち電極部付近のはんだ粒子のみを本圧着させたのち、本圧着されなかったはんだ粒子を除去することを特徴とする請求項 1に記載の電子回路の製造方法。

[4] 上記電子部品の電極部が、該電極部の形成面において段差無ぐあるいは段差を有して形成されており、

上記第 2の工程では、

上記電子部品の電極形成面を上記台上のはんだ粒子に押し当てて、該電極形成面にはんだ粒子を圧着し、

さらに、上記電子部品の電極部付近以外に圧着されたはんだ粒子に加熱部材を押し当てながら溶融されたはんだを押し広げることによって、電極部以外に圧着されたはんだ粒子を除去することを特徴とする請求項 1に記載の電子回路の製造方法。

[5] はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であつて、

台上にはんだ粒子を層状に載置する第 1の工程と、

上記台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させる第 4の工程と、

上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写する第 5の工程と、

[6] 上記突起部を有する部材は、上記第 5の工程ではんだ粒子が転写される電極部のノターンと同様の凹凸パターンが形成されたものであることを特徴とする請求項 5に記載の電子回路の製造方法。

[7] 上記突起部を有する部材は、その先端面積が上記電極部程度の棒状部材であり、上記第 4および第 5の工程は、上記棒状部材の先端に圧着されたはんだ粒子を、上記電極部に転写することを複数回繰り返すことによって実施されることを特徴とする請求項 5に記載の電子回路の製造方法。

[8] 上記第 5の工程では、上記突起部に圧着されたはんだ粒子を溶融させて上記電極部に転写することを特徴とする請求項 5に記載の電子回路の製造方法。

[9] 上記第 1の工程では、

上記台上に液体を均一に塗布した上から、上記液体に付着するよりも多くのはんだ粒子を載置し、上記液体に付着しな力つたはんだ粒子を台上から取り除くことによつて均一なはんだ粒子の層を形成することを特徴とする請求項 1に記載の電子回路の製造方法。

[10] 上記第 1の工程では、

上記台上に液体を均一に塗布した上から、上記液体に付着するよりも多くのはんだ粒子を載置し、上記液体に付着しな力つたはんだ粒子を台上から取り除くことによつて均一なはんだ粒子の層を形成することを特徴とする請求項 5に記載の電子回路の製造方法。

[11] 上記液体の塗布厚を、上記はんだ粒子の直径以下の厚さとすることを特徴とする請求項 9に記載の電子回路の製造方法。

[12] 上記液体の塗布厚を、上記はんだ粒子の直径以下の厚さとすることを特徴とする請求項 10に記載の電子回路の製造方法。

[13] はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であつて、

上記回路基板上にはんだ粒子を層状に載置する第 6の工程と、

上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させる第 7の工程と、

[14] 上記突起部を有する部材は、上記回路基板の電極部のパターンと同様の凹凸バターンが形成されたものであることを特徴とする請求項 13に記載の電子回路の製造方法。

[15] 上記突起部を有する部材は、その先端面積が上記電極部程度の棒状部材であり、上記第 7の工程は、上記棒状部材を押し当てて該はんだ粒子を上記回路基板の電極部に圧着させることを複数回繰り返すことによって実施されることを特徴とする請求項 13に記載の電子回路の製造方法。

[16] 上記突起部を有する部材は、バンプ電極を有する電子部品であることを特徴とする請求項 13に記載の電子回路の製造方法。

[17] 上記第 6の工程では、

上記回路基板上に液体を均一に塗布した上から、上記液体に付着するよりも多くのはんだ粒子を載置し、上記液体に付着しな力たはんだ粒子を回路基板上力も取り除くことによって均一なはんだ粒子の層を形成することを特徴とする請求項 13に記載の電子回路の製造方法。

[18] 上記液体の塗布厚を、上記はんだ粒子の直径以下の厚さとすることを特徴とする請求項 17に記載の電子回路の製造方法。

[19] 上記第 2の工程後、かつ上記第 3の工程前に、

上記電子部品の電極部に圧着されたはんだ粒子の不足を検出し、はんだ粒子の不足が検出された電極部にはんだ粒子を供給する第 8の工程を有し、上記第 8の工程は、台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、はんだ粒子の不足が検出された電極部に転写する工程であることを特徴とする請求項 1に記載の電子回路の製造方法。

[20] 上記第 5の工程後、かつ上記第 3の工程前に、

上記電子部品または上記回路基板の電極部に圧着されたはんだ粒子の不足を検出し、はんだ粒子の不足が検出された電極部にはんだ粒子を供給する第 8の工程を有し、

上記第 8の工程は、台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、はんだ粒子の不足が検出された電極部に転写する工程であることを特徴とする請求項 5に記載の電子回路の製造方法。

[21] 上記第 7の工程後、かつ上記第 3の工程前に、

上記回路基板の電極部に圧着されたはんだ粒子の不足を検出し、はんだ粒子の不足が検出された電極部にはんだ粒子を供給する第 8の工程を有し、

上記第 8の工程は、台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、はんだ粒子の不足が検出された電極部に転写する工程であることを特徴とする請求項 13に記載の電子回路の製造方法。

[22] はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であつて、

請求項 1に記載の方法によって上記電子部品の電極部に付着されたはんだ粒子を溶融させて、上記電子部品の電極部をはんだでプリコートし、

請求項 5に記載の方法によって上記回路基板の電極部に付着されたはんだ粒子を溶融させて、上記回路基板の電極部をはんだでプリコートし、

電極部がはんだでプリコートされた上記電子部品と上記回路基板とを対向させて接触させた状態で上記はんだを溶融させ、該はんだに作用する表面張力によって上記電子部品と上記回路基板とを位置合わせすることを特徴とする電子回路の製造方法

[23] はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であつて、

請求項 5に記載の方法によって上記電子部品の電極部に付着されたはんだ粒子を溶融させて、上記電子部品の電極部をはんだでプリコートし、

[24] はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であつて、

請求項 13に記載の方法によって上記回路基板の電極部に付着されたはんだ粒子を溶融させて、上記回路基板の電極部をはんだでプリコートし、

[25] はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であつて、

請求項 13に記載の方法によって上記回路基板の電極部に付着されたはんだ粒子を溶融させて、上記回路基板の電極部をはんだでプリコートし、電極部がはんだでプリコートされた上記電子部品と上記回路基板とを対向させて接触させた状態で上記はんだを溶融させ、該はんだに作用する表面張力によって上記電子部品と上記回路基板とを位置合わせすることを特徴とする電子回路の製造方法

[26] 半導体素子がはんだを用いて回路基板上に接合されたの電子回路の製造方法であって、

上記半導体素子を上記回路基板に接合するにあたって、請求項 1〜25のいずれ力 1項に記載の電子回路の製造方法が用いられることを特徴とする電子回路の製造方法。

[27] 請求項 1〜25のいずれか 1項に記載の電子回路の製造方法によって製造されていることを特徴とする半導体装置。

[28] 請求項 26に記載の電子回路の製造方法によって製造されていることを特徴とする半導体装置。

[29] はんだを用いて電子部品が回路基板上に接合される電子回路の製造装置であつて、

台上に層状に載置されたはんだ粒子に、上記電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させ、

上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合することを特徴とする電子回路の製造装置。

[30] はんだを用いて電子部品が回路基板上に接合される電子回路の製造装置であつて、

台上に層状に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、

上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写させ、

[31] はんだを用いて電子部品が回路基板上に接合される電子回路の製造装置であつて、

回路基板上にはんだ粒子を層状に載置し、

上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させ、