JP2008034756A - 半導体装置、電子回路の製造方法および電子回路の製造装置 - Google Patents

半導体装置、電子回路の製造方法および電子回路の製造装置 Download PDF

Info

Publication number
JP2008034756A
JP2008034756A JP2006209144A JP2006209144A JP2008034756A JP 2008034756 A JP2008034756 A JP 2008034756A JP 2006209144 A JP2006209144 A JP 2006209144A JP 2006209144 A JP2006209144 A JP 2006209144A JP 2008034756 A JP2008034756 A JP 2008034756A
Authority
JP
Japan
Prior art keywords
solder particles
solder
circuit board
electrode
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006209144A
Other languages
English (en)
Other versions
JP4156637B2 (ja
Inventor
Koji Hisakawa
浩司 久川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006209144A priority Critical patent/JP4156637B2/ja
Priority to PCT/JP2007/062596 priority patent/WO2008015853A1/ja
Priority to TW096124357A priority patent/TW200822252A/zh
Publication of JP2008034756A publication Critical patent/JP2008034756A/ja
Application granted granted Critical
Publication of JP4156637B2 publication Critical patent/JP4156637B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電気的接続の信頼性が高く、安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができる半導体装置、電子回路の製造方法および電子回路の製造装置を提供する。
【解決手段】台２１上にはんだ粒子１１を層状に載置する第１の工程と、台２１上に載置されたはんだ粒子１１に、半導体チップ１のバンプ５を押し当てて、はんだ粒子１１をバンプ５に圧着させる第２の工程と、バンプ５に圧着されたはんだ粒子１１を用いて、半導体チップ１を回路基板４に接合する第３の工程とを含む。
【選択図】図１

Description

本発明は、半導体装置、電子回路の製造方法および電子回路の製造装置に関するものであり、特に小型のチップ状の電子部品を必要最小の量のはんだではんだ接合する方法、上記方法によって製造される半導体装置、および上記半導体装置を製造するための製造装置に関するものである。
半導体装置の軽薄短小化に伴い、必要とされる部品の寸法が非常に小型化している。また、半導体装置の軽薄短小化に必要な事柄として、チップ状の電子部品の小型化も急速に進行している。例えば、従来は１００５とよばれる縦１ｍｍ、横０．５ｍｍの部品が主流であったが、現在では０６０３（縦０．６ｍｍ、横０．３ｍｍ）や、０４０２（縦０．４ｍｍ、横０．２ｍｍ）と呼ばれるさらに小さな部品を実装する必要に迫られている。
従来では、半導体チップとの回路基板と電気的接続はワイヤボンドで行っていた。しかしながら、ワイヤボンドでの電気的接続では、チップの実装サイズの外側にワイヤの終端を確保する必要があり、その分実装サイズが大きくなっていた。この面積を削減するために、フリップチップ実装方式が考案された。
フリップチップ実装とは、半導体チップの機能面に、基板との接合のためのバンプを形成し、機能面を基板面と向かい合わせて配置し、バンプを基板側の電極と接合させて行う実装方法である。
フリップチップ実装における、チップ側のバンプに工夫する代表的な工法として、C4工法がある。
これは、パッシベーション膜付きウエハにブランケット・シード金属を付着させた上にマスクを形成し、はんだの電気メッキする。その後、マスクの除去とシード金属のエッジングを行い、最後にリフローによりはんだを溶かすことでバンプを形成する。半導体チップと回路基板との電気的接続をおこなう時には、このバンプ付きチップを基板にのせて加熱してバンプを溶融して接続させる。
また、フリップチップ実装の方法として回路基板の電極側に工夫する方法も考案されている。例えば、特許文献１に開示されているスーパージャフィット法という工法がある（図１５）。
スーパージャフィット法では、回路基板１０４の電極１０６を化学的に処理することで電極のＣｕ表面が粘着性を帯びる。
図１５（ａ）のようなＣｕを表面にもつ電極１０６に対して、化学処理をおこなう（図１５（ｂ））。さらにこの電極１０６の上からはんだ粒子１１１をふりかけると（図１５（ｃ））、電極１０６のＣｕと接触したはんだ粒子１１１が一層分だけ回路基板１０４上に付着する（図１５（ｄ））。
あとは加熱してはんだを溶かし（図１５（ｅ））、Ａｕなどで形成されたバンプ１０５付きの半導体チップ１０１を載せてはんだ接合すればよい（図１５（ｆ））。
このようにはんだ量を必要最小限にした基板を用いて、Ａｕワイヤーバンプを設けたチップをフリップチップで接合する。はんだ量が必要最小限に制御されるのでバンプ１０５を狭ピッチ化することが可能である。
また、フリップチップ実装の方法としてアンダーフィル１１４に工夫する方法も考案されている。例えば、異方性導電膜ＡＣＦを回路基板に配置して接続する方法がある（図１６）。
この方法では、まずアンダーフィル１１４となる膜に金属（主にＮｉ）粒子を混ぜたものを回路基板１０４に貼り付ける（図１６（ａ））。そして、その上からバンプ１０５の付いた半導体チップ１０１を押し付ける（図１６（ｂ））。バンプ１０５と回路基板１０４とでＡＣＦ内に混ざっている金属粒子を挟み込み、半導体チップ１０１と回路基板１０４とを、電気的に導通させることができる。尚、半導体チップ１０１と回路基板１０４との固定は、ＡＣＦを熱硬化させることによっておこなうことができる（図１６（ｃ））。
ＡＣＦを用いる代わりに、アンダーフィル１１４の中にはんだ粒子１１１を混ぜ、回路基板１０４に塗布し、その上からバンプ１０５の付いた半導体チップ１０１をフリップチップ実装する方法もある（図１７）。
この方法では、半導体チップ１０１の側のバンプ１０５と回路基板１０４とではんだ粒子１１１を挟んだ後（図１７（ａ）および図１７（ｂ））、加熱してバンプ１０５と回路基板１０４とをはんだ接合する（図１７（ｃ））。このような方法をおこなうことにより、バンプ１０５と回路基板１０４の電極１０６との接合は金属結合になり抵抗を小さくすることができる。
特開平７−７２４４号公報（１９９５年１月１０日公開）
Ｃ４工法では、バンプ１０５と回路基板１０４の電極１０６の接合ははんだによる金属接合であるので、電気的接続は信頼性が高く、広く使用されている。
しかしながら、バンプ１０５を作る際にマスクパターンなどを必要とするため、製造単価が高価であるという問題点がある。また、バンプ１０５がはんだで形成されているため、半導体チップ１０１を実装するときに、半導体チップ１０１の荷重によってはんだが広がってしまう恐れがある。はんだが広がると、隣接する別のはんだと接合して回路がショートする恐れがあるため、バンプ１０５の狭ピッチ化をおこなう必要がある場合には好ましくない。
また、スーパージャフィット法では、回路基板１０４上の銅配線の化学処理による改質処理に薬品が必要であり、コストが発生する。さらに廃液の処理も必要であるので高コストになるという問題がある。また、この工法では回路基板１０４の電極１０６としてＣｕしか改質することができないので、電極１０６の表面がＣｕ以外の回路基板１０４やその他の部品には適用することができない。
また、ＡＣＦ工法では、バンプ１０５と回路基板１０４の電極１０６との接続は金属結合ではなく、ＡＣＦ内に混ざっている金属粒子を挟み込むことによって接続される。このため、電気的接続は接触によっておこなわれるため、接触部位で数Ωの抵抗が発生する。さらに、接合はＡＣＦの硬化のみによって維持されるため、熱ストレスに弱く、信頼性が不十分である。さらにＡＣＦの硬化に時間がかかるため、スループットが悪いことも問題である。
また、アンダーフィルにはんだ粒子１１１を混ぜる工法では、はんだ粒子１１１がバンプ１０５直下にくる確率が低い。このため、接合強度はアンダーフィル１１４に依存する。従って接合強度の信頼性はＡＣＦの場合と同程度になると考えられる。
また、はんだ粒子１１１がバンプ１０５直下にくる確率を上げるためにはんだ粒子１１１の濃度を高めると、隣接するバンプ１０５間でショートの可能性が高まるとともに、アンダーフィル１１４の絶縁破壊寿命が短くなるという問題がある。
また、アンダーフィル１１４内にはんだ粒子１１１が残留するため、アンダーフィル１１４に入れるフィラの粒径を細かくする必要がある。さらに、狭ピッチ化すると残留するはんだ粒子１１１でバンプ１０５間がショートする可能性が高まるので、狭ピッチ化には限界がある。
Ａｕワイヤーバンプのみにはんだペーストを転写して加熱することでバンプ先端にはんだを配置する方法が知られている。
しかしながらこの方法でも、バンプ１０５のピッチが狭くなるとはんだペーストが毛細管現象によってバンプ１０５間に浸透する。このため、加熱してはんだペーストによって接合しようとすると、バンプ１０５間がショートしてしまい、この方法では狭ピッチ化には対応できない。
尚、０６０３や０４０２と呼ばれる微小チップ部品を基板に実装すること自体は、装置の条件を最適化すれば可能ではある。
しかしながら、基板全体に様々な部品が実装されるようなモジュールでは、これらの微小チップを実装するためのはんだの量と、それ以外の比較的大きな部品を実装するためのはんだ量とが違いすぎるという問題が生じる。
通常は１種類のマスクではんだペーストを印刷するので、例えば０４０２に最適なはんだ量を設定すると、大きな部品にとってははんだ量が少なすぎて実装強度が得られない。
また、大きな部品に最適なはんだ量にすると、０４０２などの部品でははんだ量が多すぎて端子間にはんだが浸透してしまう。その結果、はんだ間がショートしたり、大きな表面張力に軽いチップ部品が引っ張られてチップ立ち現象が生じたりして正常な実装ができなくなる。
そこで、上記問題を回避する方法として、チップ部品の電極にはんだペーストを塗布してプリコートしておき、接合に使用するはんだは部品側から供給することが考えられる。
しかし、現実的にははんだペーストでプリコートすることは難しい。
それは、例えば０４０２と呼ばれるチップ部品を上から見たとき、片側の電極の面積は０．１ｍｍ×０．２ｍｍ以下であり、はんだペーストを塗布できる領域が非常に小さいためである。
これらの部品は保持することすら難しいので、例えば保持した状態でディスペンサを用いてはんだペーストを塗布しようとすると、保持位置精度の不足によって正しい位置にディスペンスすることができない。
また、これらの部品に何らかの方法でペーストを印刷しようとしても、印刷マスクの厚さ分のはんだペーストでははんだの量が多すぎて、加熱するとブリッジして電極間をショートさせてしまう可能性がある。
なぜならば、はんだペーストを転写することは可能であったとしても、転写量はチップ部品の表面積に依存するため、はんだ接合に用いるはんだの量よりも多くのはんだが転写されてしまうためである。
このような場合では、はんだが加熱されて溶融した状態になると、その表面張力ではんだがチップ部品全体に行き渡ってしまう。このため、電極間がショートするのはもちろんのこと、チップ部品を保持するノズルにもはんだが付着する恐れがある。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、電気的接続の信頼性が高く、安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができる半導体装置、電子回路の製造方法および電子回路の製造装置を提供することにある。
本発明の電子回路の製造方法は、上記課題を解決するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であって、台上にはんだ粒子を層状に載置する第１の工程と、上記台上に載置されたはんだ粒子に、上記電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させる第２の工程と、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第３の工程とを含むことを特徴としている。
上記の発明によれば、はんだ粒子が台上に層状に載置され、電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させる。そして上記電子部品が上記回路基板に接合される。
また、接着剤や熱を用いずに、電子部品の電極部にはんだを押しあててつぶすことによって圧着させることができる。押しつぶされなかったはんだは除去することができるので、必要な部分にのみはんだを圧着すれば、接着剤の残渣が問題になる場合やできるだけ熱履歴を与えたくないものにでもはんだを塗布することができる。
また、本発明の電子回路の製造方法では、上記突起部が、上記電子部品のバンプ電極であることが好ましい。
これにより、電子部品のバンプ電極にはんだ粒子を押し当てて圧着させ、上記電子部品を上記回路基板に接合することができる。
また、本発明の電子回路の製造方法では、上記電子部品の電極部が、該電極部の形成面において段差無く形成されており、上記第２の工程では、上記電子部品の電極形成面を上記台上のはんだ粒子に押し当てて、該電極形成面にはんだ粒子を仮圧着し、さらに、上記電子部品の電極形成面を上記電子部品の電極部付近が凸に形成された押さえ板に押し付け、仮圧着されたはんだ粒子のうち電極部付近のはんだ粒子のみを本圧着させたのち、本圧着されなかったはんだ粒子を除去することが好ましい。
これにより、段差無く形成された上記電子部品の電極部を上記電子部品の電極形成面を上記台上のはんだ粒子に押し当てて、該電極形成面にはんだ粒子を仮圧着する。さらに、上記電子部品の電極形成面を上記電子部品の電極部付近が凸に形成された押さえ板に押し付け、仮圧着されたはんだ粒子のうち電極部付近のはんだ粒子のみを本圧着させる。そののち、本圧着されなかったはんだ粒子を除去する。このようにすることで、電極部にのみはんだ粒子を圧着させ、上記電子部品を上記回路基板に接合することができる。
また、本発明の電子回路の製造方法では、上記電子部品の電極部が、該電極部の形成面において段差無く形成されており、上記第２の工程では、上記電子部品の電極形成面を上記台上のはんだ粒子に押し当てて、該電極形成面にはんだ粒子を圧着し、さらに、上記電子部品の電極部付近以外に圧着されたはんだ粒子に加熱部材を押し当てながら溶融されたはんだを押し広げることによって、電極部以外に圧着されたはんだ粒子を除去することが好ましい。
これにより、段差無く形成された上記電子部品の電極部を上記電子部品の電極形成面を上記台上のはんだ粒子に押し当てて、該電極形成面にはんだ粒子を圧着し、さらに、上記電子部品の電極部付近以外に圧着されたはんだ粒子に加熱部材を押し当てながら溶融されたはんだを押し広げて電極部位外に圧着されたはんだ粒子を除去するとともに、電極部にはんだ粒子を溶着させ、上記電子部品を上記回路基板に接合することができる。
本発明の電子回路の製造方法は、上記課題を解決するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であって、台上にはんだ粒子を層状に載置する第１の工程と、上記台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させる第４の工程と、上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写する第５の工程と、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第３の工程とを含むことを特徴としている。
上記の発明によれば、はんだ粒子が台上に層状に載置され、突起部を有する部材を押し当てて、はんだ粒子を上記突起部に圧着させる。上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写し、電極部に圧着されたはんだ粒子を用いて上記電子部品が上記回路基板に接合される。
また、本発明の電子回路の製造方法では、上記突起部を有する部材は、上記第５の工程ではんだ粒子が転写される電極部のパターンと同様の凹凸パターンが形成されたものであることが好ましい。
これにより、上記突起部を有する部材は、はんだ粒子が転写される電極部のパターンと同様の凹凸パターンで形成されているので、複数の電極部に一括して転写することができる。
また、本発明の電子回路の製造方法では、上記突起部を有する部材は、その先端面積が上記電極部程度の棒状部材であり、上記第４および第５の工程は、上記棒状部材の先端に圧着されたはんだ粒子を、上記電極部に転写することを複数回繰り返すことによって実施されることが好ましい。
これにより、上記突起部を有する部材は、棒状の部材であって、上記電極部に転写することを複数回繰り返すことによって複数の電極部にはんだ粒子を転写することができる。
また、本発明の電子回路の製造方法では、上記第５の工程では、上記突起部に圧着されたはんだ粒子を溶融させて上記電極部に転写することが好ましい。
これにより、上記突起部に圧着されたはんだ粒子は溶融することによって上記電極部に転写される。
また、本発明の電子回路の製造方法では、上記第１の工程では、上記台上に液体を均一に塗布した上から、上記液体に付着するよりも多くのはんだ粒子を載置し、上記液体に付着しなかったはんだ粒子を台上から取り除くことによって均一なはんだ粒子の層を形成することが好ましい。
これにより、上記台上に液体を均一に塗布し、その上から多量のはんだ粒子をふりかける。上記液体に付着したはんだ粒子は上記液体とともに上記台上に付着するが、上記液体に付着しなかったはんだ粒子は容易に取り除くことができるため、均一なはんだ粒子の層を形成することができる。
また、本発明の電子回路の製造方法では、上記液体の塗布厚を、上記はんだ粒子の直径以下の厚さとすることが好ましい。
これにより、上記液体の塗布される厚さが上記はんだ粒子の直径以下となるので、上記はんだ粒子を上記台上に一層で均一に塗布することができる。
本発明の電子回路の製造方法は、上記課題を解決するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であって、上記回路基板上にはんだ粒子を層状に載置する第６の工程と、上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させる第７の工程と、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第３の工程とを含むことを特徴としている。
上記の発明によれば、はんだ粒子が回路基板上に層状に載置され、突起部を有する部材を押し当てて、はんだ粒子を上記回路基板の電極部に圧着させ、上記電極部に圧着されたはんだ粒子を用いて上記電子部品が上記回路基板に接合される。
また、本発明の電子回路の製造方法では、上記突起部を有する部材は、上記回路基板の電極部のパターンと同様の凹凸パターンが形成されたものであることが好ましい。
これにより、上記突起部を有する部材は、はんだ粒子が転写される電極部のパターンと同様の凹凸パターンで形成されているので、複数の電極部に一括して転写することができる。
また、本発明の電子回路の製造方法では、上記突起部を有する部材は、その先端面積が上記電極部程度の棒状部材であり、上記第７の工程は、上記棒状部材を押し当てて該はんだ粒子を上記回路基板の電極部に圧着させることを複数回繰り返すことによって実施されることが好ましい。
これにより、上記突起部を有する部材は、その先端面積が上記電極部程度の棒状の部材であって、棒状の部材を上記電極部に複数回繰り返し押し当てることによって複数の電極部にはんだ粒子を転写することができる。
また、本発明の電子回路の製造方法では、上記突起部を有する部材は、バンプ電極を有する電子部品であることが好ましい。
これにより、電子部品のバンプ電極で上記回路基板上のはんだ粒子を押し当て圧着させ、上記電子部品を上記回路基板に接合することができる。
また、本発明の電子回路の製造方法では、上記第６の工程では、上記回路基板上に液体を均一に塗布した上から、上記液体に付着するよりも多くのはんだ粒子を載置し、上記液体に付着しなかったはんだ粒子を回路基板上から取り除くことによって均一なはんだ粒子の層を形成することが好ましい。
これにより、上記回路基板上に液体を均一に塗布し、その上から多量のはんだ粒子をふりかける。上記液体に付着したはんだ粒子は上記液体とともに上記回路基板上に付着するが、上記液体に付着しなかったはんだ粒子は容易に取り除くことができるため、均一なはんだ粒子の層を形成することができる。
また、本発明の電子回路の製造方法では、上記液体の塗布厚を、上記はんだ粒子の直径以下の厚さとすることが好ましい。
これにより、上記液体の塗布される厚さが上記はんだ粒子の直径以下となるので、上記はんだ粒子を上記回路基板上に一層で均一に塗布することができる。
また、本発明の電子回路の製造方法では、上記第２の工程後、かつ上記第３の工程前に、上記回路基板の電極部に圧着されたはんだ粒子の不足を検出し、はんだ粒子の不足が検出された電極部にはんだ粒子を供給する第８の工程を有し、上記第８の工程は、台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、はんだ粒子の不足が検出された電極部に転写する工程であることが好ましい。
これにより、電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させたのちであり、なおかつ上記電子部品を上記回路基板に接合するまえに上記回路基板の電極部に圧着されたはんだ粒子がはんだ接合するために必要な量であるかが検査され、はんだ粒子の不足が検出された電極部に改めてはんだ粒子を圧着転写することができる。
また、本発明の電子回路の製造方法では、上記第５の工程後、かつ上記第３の工程前に、上記回路基板の電極部に圧着されたはんだ粒子の不足を検出し、はんだ粒子の不足が検出された電極部にはんだ粒子を供給する第８の工程を有し、上記第８の工程は、台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、はんだ粒子の不足が検出された電極部に転写する工程であることが好ましい。
これにより、突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写したのちであり、なおかつ上記電子部品を上記回路基板に接合するまえに上記回路基板の電極部に圧着されたはんだ粒子がはんだ接合するために必要な量であるかが検査され、はんだ粒子の不足が検出された電極部に改めてはんだ粒子を圧着転写することができる。
また、本発明の電子回路の製造方法では、上記第７の工程後、かつ上記第３の工程前に、上記回路基板の電極部に圧着されたはんだ粒子の不足を検出し、はんだ粒子の不足が検出された電極部にはんだ粒子を供給する第８の工程を有し、上記第８の工程は、台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、はんだ粒子の不足が検出された電極部に転写する工程であることが好ましい。
これにより、上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させたのちであり、なおかつ上記電子部品を上記回路基板に接合するまえに上記回路基板の電極部に圧着されたはんだ粒子がはんだ接合するために必要な量であるかが検査され、はんだ粒子の不足が検出された電極部に改めてはんだ粒子を圧着転写することができる。
本発明の電子回路の製造方法は、上記課題を解決するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であって、上記に記載の何れかの方法によって上記電子部品の電極部に付着されたはんだ粒子を溶融させて、上記電子部品の電極部をはんだでプリコートし、上記に記載の何れかの方法によって上記回路基板の電極部に付着されたはんだ粒子を溶融させて、上記回路基板の電極部をはんだでプリコートし、電極部がはんだでプリコートされた上記電子部品と上記回路基板とを対向させて接触させた状態で上記はんだを溶融させ、該はんだに作用する表面張力によって上記電子部品と上記回路基板とを位置合わせすることを特徴としている。
上記の発明によれば、電子部品の電極部と上記回路基板の電極部とに付着したはんだ粒子を溶融させて、電極部をはんだでプリコートする。そののち、上記電子部品と上記回路基板とを対向させて接触させ、プリコートしたはんだを溶融させて上記電子部品と上記回路基板とをはんだ接合する。上記電子部品と上記回路基板とは、はんだに作用する表面張力によってそれぞれの電極部を位置合わせすることができる。
本発明の電子回路の製造方法は、上記課題を解決するために、半導体素子がはんだを用いて回路基板上に接合された半導体装置の製造方法であって、上記半導体素子を上記回路基板に接合するにあたって、上記に記載の何れかの電子回路の製造方法が用いられることを特徴としている。
上記の発明によれば、上記半導体素子または上記回路基板は本願発明の方法によって製造されている。
本発明の半導体装置は、上記課題を解決するために、上記に記載の電子回路の製造方法によって製造されていることを特徴としている。
上記の発明によれば、はんだを圧着して量り取り、加熱することではんだ接合を形成するので微小なはんだ結合を形成することができる。
また、上記の発明によれば、はんだの使用量を必要最小限にすることができるので、通常のマスク印刷によるはんだペースト塗布よりもチップ状の電子部品の隣接距離を小さくすることができる。従って、上記の発明による半導体装置では、外形をさらに小型化することができる。
本発明の電子回路の製造装置は、上記課題を解決するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造装置であって、台上に層状に載置されたはんだ粒子に、上記電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させ、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合することを特徴としている。
上記の発明によれば、はんだ粒子が台上に層状に載置され、電子部品の電極部を押し当ててはんだ粒子を該電極部に圧着させ、上記電子部品が上記回路基板に接合することができる。
また、接着剤や熱を用いずに、電子部品の電極部にはんだを押しあててつぶすことによって圧着させることができる。押しつぶされなかったはんだは除去することができるので、必要な部分にのみはんだを圧着すれば、接着剤の残渣が問題になる場合や熱履歴を与えたくないものにでもはんだを塗布することができる。
本発明の電子回路の製造装置は、上記課題を解決するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造装置であって、台上に層状に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写させ、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合することを特徴としている。
上記の発明によれば、はんだ粒子が台上に層状に載置され、突起部を有する部材を押し当てて、はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写し、電極部に圧着されたはんだ粒子を用いて上記電子部品が上記回路基板に接合される。
本発明の電子回路の製造装置は、上記課題を解決するために、はんだを用いて電子部品が回路基板上に接合される電子回路の製造装置であって、回路基板上にはんだ粒子を層状に載置し、上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させ、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合することを特徴としている。
上記の発明によれば、はんだ粒子が回路基板上に層状に載置され、突起部を有する部材を押し当てて、はんだ粒子を上記回路基板の電極部に圧着させ、上記電極部に圧着されたはんだ粒子を用いて上記電子部品が上記回路基板に接合される。
本発明の電子回路の製造方法は、以上のように、台上にはんだ粒子を層状に載置する第１の工程と、上記台上に載置されたはんだ粒子に、上記電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させる第２の工程と、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第３の工程とを含む方法である。
それゆえ、接着剤や熱を用いずに、電子部品の電極部にはんだを押しあててつぶすことによって圧着させることができる。
即ち、接着剤の残渣が問題になる場合や熱履歴を与えたくないものにでもはんだを塗布することができるので、電気的接続の信頼性が高く、安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。
また、本発明の電子回路の製造方法は、以上のように、台上にはんだ粒子を層状に載置する第１の工程と、上記台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させる第４の工程と、上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写する第５の工程と、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第３の工程とを含む方法である。
それゆえ、直接電子部品の電極部をはんだ粒子に押し当てなくても突起部を有する部材によってはんだ粒子をはんだ接合に必要な量だけ量り取ることができる。
つまり、電気的接続の信頼性が高く、安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。
また、本発明の電子回路の製造方法は、以上のように、上記回路基板上にはんだ粒子を層状に載置する第６の工程と、上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させる第７の工程と、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第３の工程とを含む方法である。
上記の構成によれば、はんだ粒子を回路基板上の電極部に圧着し、はんだ粒子をはんだ接合に必要な量だけ量り取ることができる。
それゆえ、電気的接続の信頼性が高く、安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。
また、本発明の電子回路の製造方法は、以上のように、上記に記載の方法によって上記電子部品の電極部に付着されたはんだ粒子を溶融させて、上記電子部品の電極部をはんだでプリコートし、上記に記載の方法によって上記回路基板の電極部に付着されたはんだ粒子を溶融させて、上記回路基板の電極部をはんだでプリコートし、電極部がはんだでプリコートされた上記電子部品と上記回路基板とを対向させて接触させた状態で上記はんだを溶融させ、該はんだに作用する表面張力によって上記電子部品と上記回路基板とを位置合わせする方法である。
上記の構成によれば、上記に記載した方法によって圧着された適量のはんだが電極部にプリコートされ、該はんだを溶融させる。このようにすることで、はんだに作用する表面張力を利用してそれぞれの電極部を位置合わせすることができる。
それゆえ、電気的接続の信頼性が高く、安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。
また、本発明の電子回路の製造方法は、以上のように、上記半導体素子を上記回路基板に接合するにあたって、上記に記載の電子回路の製造方法が用いられている。
それゆえ、電気的接続の信頼性が高く、安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。
また、本発明の半導体装置は、以上のように、上記に記載の電子回路の製造方法によって製造されている。
上記の構成によれば、はんだを圧着して量り取り、はんだ接合を形成するので微小なはんだ結合を形成することができる。
それゆえ、電気的接続の信頼性が高く、安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。
また、本発明の電子回路の製造装置は、以上のように、台上に層状に載置されたはんだ粒子に、上記電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させ、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する。
それゆえ、接着剤や熱を用いずに、電子部品の電極部にはんだを押しあててつぶすことによって圧着させることができる。
即ち、接着剤の残渣が問題になる場合や熱履歴を与えたくないものにでもはんだを塗布することができるので、電気的接続の信頼性が高く、安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。
また、本発明の電子回路の製造装置は、以上のように、台上に層状に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写させ、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する。
それゆえ、直接電子部品の電極部をはんだ粒子に押し当てなくても突起部を有する部材によってはんだ粒子をはんだ接合に必要な量だけ量り取ることができる。
つまり、電気的接続の信頼性が高く、安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。
また、本発明の電子回路の製造装置は、以上のように、回路基板上にはんだ粒子を層状に載置し、上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させ、上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する。
上記の構成によれば、はんだ粒子を回路基板上の電極部に圧着し、はんだ粒子をはんだ接合に必要な量だけ量り取ることができる。
それゆえ、電気的接続の信頼性が高く、安定した量で、かつ小型化する半導体チップを接続するために必要最小の量のはんだを、従来のチップおよび回路基板に対して安価に供給することができるという効果を奏する。
〔実施の形態１〕
本発明の一実施形態について図１〜図３に基づいて説明すれば、以下の通りである。
図１は、本実施の形態における半導体装置の製造方法を示す図であり、半導体チップ１の側面の方向からみた図である。
まず、図１（ａ）のように、はんだ粒子１１を均一に台２１上に分散させる。はんだ粒子１１は、たとえば鉛フリーのはんだペーストに含まれているようなはんだの粒子を想定しているが、これに限定はされない。
本実施の形態における半導体装置の製造方法では、はんだ粒子１１が均一に分散されていることが重要である。台２１は、半導体チップ１もしくはウエハ３に塗布するはんだを均一に敷き詰めるための部材である。はんだ粒子１１は台２１の上で均一に分散していれば良い。
次に、図１（ｂ）のように、はんだ粒子１１を均一に分散した台２１に、半導体チップ１上に形成されたバンプ５を押し付けて、はんだ粒子１１をバンプ５で押しつぶし、バンプ５に圧着させる（図１（ｃ））。なお、この工程でバンプ５の間にはんだ粒子１１が入ったとしても、図１（ｂ）の工程で圧着されていないはんだ粒子１１を洗浄して除去することによってバンプ５の間をはんだ粒子１１で汚染することがなくなる。
現在、半導体装置の実装において主に使用されている鉛フリーのはんだペーストでは、粒径が数１０μｍ程度のはんだ粒子が含まれている。このはんだ粒子は比較的柔らかく、簡単に押しつぶすことができる。
押しつぶされたはんだ粒子は、例えば押しつぶされた相手が金属の場合、押し付けられた力にもよるが、比較的安定して圧着されつづける。即ち、上記のようにバンプ５ではんだ粒子１１を押しつぶしてバンプ５に圧着すると、圧着した部分にだけはんだ粒子１１を付着させることができる。
このようにすれば、ソルダーレジストを用いずに微小な領域にはんだを量り取ることができる。
次に、図１（ｄ）のように半導体チップ１を回路基板４上の該半導体チップ１を搭載する位置に移動し、該半導体チップ１を回路基板４の所定の位置に載せ、実装する（図１（ｅ））。
半導体チップ１の実装の方法は特に指定はしないが、半導体チップ１に圧着しているはんだ粒子１１を加熱し、はんだを溶かすことによって実装する。
尚、上記のようにはんだ粒子１１を圧着した半導体チップ１を移動するときに、衝撃などによってはんだ粒子１１が半導体チップ１から外れてしまう可能性がある。
このようなときは、はんだ粒子１１を半導体チップ１へ圧着したあとで、はんだ粒子１１を加熱してはんだを溶融し、半導体チップ１に固定してもよい。
また、上記の工程は半導体チップ１を回路基板４に実装する工程について記載したが、半導体チップ１は他のチップ状の電子部品２、例えばチップコンデンサやチップ抵抗などのチップ状の電子部品２であっても同様に回路基板４に実装することができる。
尚、台２１に分散したはんだ粒子１１が均一に分散されていなければ、バンプ５によって上から押さえつけたときにバンプ５に圧着されるはんだ粒子１１の量が、バンプ５のあった場所によって不均一になってしまう。また、それぞれのバンプ５でも、圧着されるはんだ粒子１１の量がバンプ５中の場所によって異なり、圧着されるはんだ粒子１１の層数についても均一にはならない可能性がある。これでは半導体チップ１の実装のときに、はんだ粒子１１を溶融したときのはんだの量にバラツキが生じるので、微小な実装ができない。そこで、圧着されるはんだ粒子１１の量が均一になるようにする必要がある。
たとえば、台２１にはんだを均一に量り取る方法として、台２１に均一に塗布した液体によって量り取る方法がある。
図２（ａ）に示すように台２１に液体１２を塗布し、図２（ｂ）のようにスピンコート（図示せず）によって液体１２を均一に広げ、さらに図２（ｃ）のように液体１２の上にはんだ粒子１１を十分多くふりかける。
液体１２に触れたはんだ粒子１１は液体１２による吸着効果によって台２１に付着することができる。一方、液体１２に触れなかったはんだ粒子１１は台２１に付着できないため、台２１を斜めに傾けたり、エアブローによって容易に台２１から取り除くことができる（図２（ｄ））。
このようにはんだを台２１に塗布することによって、はんだ粒子１１を台２１に均一に塗布することができる。
また、上記の方法では、スピンコートによって塗布する液体１２の量については記載しなかったが、上記の液体１２の量を調整することによって半導体チップ１に圧着するはんだ粒子１１の量をさらに均一に調整することができる。
例えば図３（ａ）のように液体１２をスピンコートによって薄く塗布する。塗布する液体１２の厚さをはんだ粒子１１の直径以下の厚さになるように薄く塗り拡げ、その上からはんだ粒子１１を十分多くふりかける（図３（ｂ））。その後、台２１を斜めに傾けたり、エアブローによって液体１２に触れることのできなかったはんだ粒子１１を容易に台２１から取り除くことができる（図３（ｃ））。
このようにすれば、はんだ粒子１１の一層での均一な塗布を行うことができる。はんだ粒子１１を一層だけ台２１に用意しておけば、はんだ粒子１１の粒径よりも少し広い間隔のバンプ５に対してはんだ粒子１１を均一に圧着することができる。
例えば、直径２０μｍのはんだ粒子１１を一層で均一に塗布する場合、スピンコートによって塗布する液体１２の厚みを５μｍにする。その上から直径２０μｍのはんだ粒子１１を十分多くふりかける。
スピンコートされた液体１２と接するはんだ粒子１１は液体１２に付着するが、液体１２によって台２１に付着したはんだ粒子１１のさらに上に乗ったはんだ粒子１１は液体１２に触れることができない。つまり、液体１２による台２１への粘着作用が働かないため、台２１には付着しない。
この状態で、例えば台２１を傾けると、液体１２に付着したはんだ粒子１１はそのまま台２１に残留するが、液体１２に触れていないはんだ粒子１１は重力に引かれて落ちてゆくことになる。このようにして、はんだ粒子１１を一層だけ残すことができる。
また、上記の液体１２は、フラックス１３にしてもよい。このようにすれば、後からはんだ粒子１１を加熱して、回路基板に溶着させて実装するときに、フラックス１３を塗布する工程を省くことができる。
尚、はんだペーストはフラックス１３にはんだ粒子１１が混入されたものであることからも明らかなように、フラックス１３ははんだ粒子１１を保持するのに都合がよい。
また、上記のようにはんだ粒子を量り取る方法は、半導体チップ１やチップ状の電子部品２、ウエハ３、回路基板４など、さまざまなはんだ接合部のはんだを量り取る方法に用いることができる。
ここで、回路基板４に実装する半導体チップ１およびチップ状の電子部品２などには、さまざまなサイズの部品がある。上記部品の回路基板４への実装工程では、例えば１００５とよばれる縦１ｍｍ、横０．５ｍｍの部品や、上記１００５をさらに小型にした０６０３、０４０２、およびチップコンデンサやチップ抵抗などのサイズの異なるチップ状の電子部品２を実装する必要がある。
たとえばチップ状の電子部品２では、上記のようにさまざまな大きさの電子部品があるため、実装するために必要となるはんだの量が部品によって大きく異なっている。このため、使用するはんだの量は、実装するチップ状の電子部品に適した量を用いる必要がある。
また、チップ状の電子部品２によってははんだ接合の強度を上げる必要がある。この場合には、接合に用いるはんだの量を増やし、はんだ接合の強度を上げることがおこなわれている。
しかしながら、単にはんだ粒子１１の量を増やしただけでは接合の均一性が失われる可能性がある。さらに、必要以上のはんだ量を用いてチップ状の電子部品２を実装すると、余計なところにはんだが広がってブリッジしてしまう恐れがある。
つまり、実装するチップ状の電子部品２にそれぞれに適したはんだの量をチップ状の電子部品２に対して供給する必要がある。
本実施形態の方法では、台２１に均一に分散させるはんだ粒子１１の粒径によって、チップ状の電子部品を実装するために用いるはんだの量を調整することができる。
たとえば、幅１００μｍ、長さが１００μｍの電極６にはんだ粒子１１を配置する場合について記載する。このとき、はんだ粒子１１の粒径が５０μｍの場合にははんだ粒子１１は上記電極６に４個付着する。またはんだ粒子１１の粒径が２０μｍの場合にははんだ粒子１１は上記電極６に２５個付着する。
このとき、上記電極６に付着するはんだ粒子１１の体積の総量をそれぞれＶ（２０μｍ）、Ｖ（５０μｍ）とすると、その体積比は、
Ｖ（２０μｍ）／Ｖ（５０μｍ）＝（（２０／２）＾３×２５）／（（５０／２）＾３×２５）＝２／５となる。
即ち、用いるはんだ粒子１１の直径を調整することで、電極６に付着させるはんだの体積を調整することができる。
またバンプ５は特に材質を限定しないが、金属であることが好ましく、例えば金で形成された金バンプなどであればよい。
また、バンプ５の高さは揃っていることが望ましく、バンプ５の形状は、底面を広く形成し、上記の工程で接触するはんだ粒子１１の数を増やすようにしても良い。さらにバンプ５の先端を平らにすることで、はんだ粒子１１がバンプ５の外へ移動することを防ぐようにしても良い。
また、バンプ５の形状として、バンプ５の底面を粗く加工してもよい。押しつぶされたはんだ粒子１１が横方向に広がることを防ぎ、他のはんだ粒子１１が押しつぶされたはんだ粒子１１に押し出されて、バンプ５から離れてしまうことを防いだり、はんだ粒子１１との接触面積を増やしたり、凸凹が食い込むことで圧着しやすくしたりできる。
ここでバンプ５に凸凹を付ける方法は、薬品処理によって形成してもよいし、別の凸凹形状に押し付けて形成してもよい。このバンプ５の凸部は、可能であれば先端が尖った形状であることが望ましい。
たとえば上記のようにバンプ５を形成する方法として、巨視的に見れば平坦だが、バンプ５程度の範囲に限定して見れば凸凹の形状を備えた板に、バンプ５の付いた半導体チップ１やウエハ３を押し付けることによって形成することができる。
上記の工程によって、バンプ５の高さを揃え、バンプ５の底面を広く形成することと、上記バンプ５の先端の形状を形成することとが可能となる。レベリングのための板に凸凹をつける方法は、板の表面を薬品処理したり、細かく傷をつけたりすればよい。
〔実施の形態２〕
本発明の一実施形態について図４〜６に基づいて説明すれば、以下の通りである。
本実施の形態では、チップ状の電子部品２の電極６の部分にのみはんだ粒子１１を付着させる方法について記載する。
なお、本実施の形態において説明すること以外の構成は、上記実施の形態１と同じである。また、説明の便宜上、上記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
図４は、チップ状の電子部品２の電極６にのみはんだ粒子１１を付着させる方法について記載している図であり、チップ状の電子部品２の側面の方向からみた図である。図４に記載する構成では、電極６とチップ状の電子部品２の封止部７の高さに違いがあり、電極６が封止部７よりも突出している。このようなチップ状の電子部品２の場合では、両者の段差を利用して電極６のみにはんだ粒子１１を圧着することができる。このような電極６と封止部７に段差がある形状のチップ状の電子部品２としては、主にチップ抵抗があげられる。
例えば、電極６とチップ状の電子部品２の封止部７との高さの段差が２０μｍある場合、上記段差と同程度の粒径のはんだ粒子１１（粒径１０〜２０μｍ）を実施の形態１のように台２１に分散させ、上記チップ状の電子部品２を台２１上に分散したはんだ粒子１１に対向させ（図４（ａ））、図４（ｂ）のように該はんだ粒子１１の粒径の半分程度（５〜１０μｍ）まで圧着をおこなう。
このときチップ状の電子部品２の封止部７は、圧着の操作によって上記の粒径２０μｍのはんだ粒子１１の近くに近づくことになるが、はんだ粒子１１と封止部７とは５μｍ離れているのではんだ粒子１１が封止部に圧着されることはない。このようにチップ状の電子部品２の本体へのはんだ粒子１１の圧着を防ぐことができる。
また、封止部７にはんだ粒子１１が接触してしまう場合であっても、電極６と封止部７との高さの違いによって、封止部７がはんだ粒子１１を押しつぶす強さは電極６に比べて弱くなる。
さらにチップ状の電子部品２では封止部７よりも電極６の方が表面の形状は粗く、はんだ粒子１１が押しつぶされたときに食い込みやすくなる。
このため、電極６の圧着の強さに比べて封止部７の圧着の強さが弱くなり、封止部７に圧着されたはんだ粒子１１は電極６に圧着されたはんだ粒子１１に比べて容易に除去することができる。
つぎに、図５および図６を用いて、電極６と封止部７の高さに違いがない半導体チップ１やチップ状の電子部品２にはんだ粒子１１を圧着させる方法について記載する。
このような電極６と封止部７の段差が少ない形状のチップ状の電子部品２としては、主にチップコンデンサがあげられる。
第１の方法としては、図５（ａ）のように電極６と封止部７の高さに違いがないチップ状の電子部品２を、台２１に均一に分散したはんだ粒子１１に押さえつけて（図５（ｂ））、はんだ粒子１１を仮圧着させる（図５（ｃ））。
チップ状の電子部品２では封止部７よりも電極６の方が表面が粗く、はんだ粒子１１が押しつぶされたときにチップ状の電子部品２に食い込みやすくなる。
さらに、仮圧着したはんだ粒子１１を、図５（ｄ）のようにチップ状の電子部品２の電極付近が凸に、封止部が凹になった形状の押さえ板３１に押し付け、仮圧着されたはんだ粒子１１のうち電極付近のはんだ粒子１１のみをさらに圧着してもよい（図５（ｅ））。
このようにすれば、チップ状の電子部品２の電極６のはんだ粒子１１と封止部７のはんだ粒子１１の圧着量の差をさらに大きくすることができる。この状態を本圧着とよぶことにする。
仮圧着、もしくは本圧着が完了した状態で、図５（ｆ）のように封止部７のはんだ粒子１１のみを除去する。
その手段としては、超音波で洗浄することでもよいし、粘着力のあるシートに接触させて転写してもよいし、細い針や薄い板を用いてすくい取ってもよい。
この除去工程は、その後加熱してはんだ粒子１１を溶かしたときに電極６の間がつながってしまい、ショートすることを防ぐためにおこなう。よって封止部分のすべてのはんだ粒子が除去されていなくてもよい。
この後、電極６のはんだ粒子１１を加熱してはんだを溶融し、半導体チップ１に固定してもよい（図５（ｇ））。
このように構成することにより、半導体チップ１およびチップ状の電子部品２の電極６の部分に適切な量のはんだを固定することができる。
尚、第２の方法として、図６（ａ）のように台２１に均一にはんだ粒子１１を分散させ、電極６と封止部７の高さに違いがないチップ状の電子部品２を、台２１に均一に分散したはんだ粒子１１に押さえつけて（図６（ｂ））、はんだ粒子１１を仮圧着させた後（図６（ｃ））、図６（ｄ）のようにはんだ粒子１１を圧着させたチップ状の電子部品２の中心部に、加熱した加熱ツール３２を接触させることによって封止部７のはんだ粒子１１を除去してもよい。
加熱ツール３２をチップ状の電子部品２の中心部に接触させることによって、図６（ｅ）のようにはんだ粒子１１は溶けながら両側の電極６へ押し広げられてゆく。はんだが溶けて両側の電極６に移った後に、加熱ツール３２をチップ状の電子部品２から取り外せばよい（図６（ｆ））。
この加熱ツール３２の断面は、円や楕円の形状でもよいし、クサビのように中心が尖った形状でもよいし、中心部が平らな台形状でもよい。
広がったはんだは電極６上に広がってゆくが、塗布された総量が少ないため、はんだが最初に電極６に圧着されなかった側の面にまでは広がりにくい。
尚、上記の加熱ツール３２やチップ状の電子部品２を吸着するノズルの素材などは、アルミニウムなどはんだを加熱して溶融する工程ではんだと合金層を作らない材質でつくることが望ましい。
このように構成することにより、溶けたはんだが加熱ツール３２やノズルに残留することがないので、安定して上記の工程を繰り返すことができる。
このように構成することにより、半導体チップ１およびチップ状の電子部品２の電極６の部分に適切な量のはんだを固定することができる。
はんだ粒子１１は、バンプ５やチップ状の電子部品２に熱履歴を与えたくない場合には溶着させなくてもよい。また、運搬するときの振動が大きく、はんだ粒子１１がバンプ５やチップ状の電子部品２から外れる可能性がある場合や、ウエハに設けたバンプ５にはんだ粒子１１を圧着した後にダイシング等の工程をおこなう場合には、はんだ粒子１１を一度加熱して溶着させておくのがよい。
また、このようなはんだ粒子１１を溶着したチップ状の電子部品２を用いれば、チップ状の電子部品２を実装するための回路基板４への特殊なはんだのプリコートが不要となる。そのため、それほど小さくない電子部品を実装するための回路基板４の電極６に対してのみ、別途通常のマスク印刷などの方法によってはんだペーストを配置すればよい。
〔実施の形態３〕
本発明の一実施形態について図７〜図８に基づいて説明すれば、以下の通りである。
本実施の形態では、半導体チップ１やウエハ３、回路基板４に設けられたバンプ５、電極６にはんだを塗布する方法について記載する。
なお、本実施の形態において説明すること以外の構成は、上記実施の形態１などと同じである。また、説明の便宜上、上記の実施の形態１などの図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
また、本実施の形態においては半導体チップ１に設けられたバンプ５にはんだを塗布する方法について記載するが、必ずしもこれに限定されず、例えば、上記半導体チップ１はチップ状の電子部品２、ウエハ３、または回路基板４であってもよく、上記バンプ５は電極６とすることも可能である。
図７では、バンプ５を直接はんだ粒子１１に圧着せずに、圧着板４１によって圧着してはんだ粒子１１を量り取り、バンプ５に塗布する方法について記載している。
まず、図７（ａ）のように、圧着板４１を台２１に均一に分散したはんだ粒子１１に押さえつけて（図７（ｂ））、はんだ粒子１１を仮圧着させる（図７（ｃ））。圧着板４１は、半導体チップ１などのバンプ５と同じ位置が凸になっている。
次に、凸部にはんだ粒子１１が圧着された圧着板４１とバンプ５を有する半導体チップ１やウエハ３の位置を合わせて向かい合わせ（図７（ｄ））、接触させる（図７（ｅ））。
次に図７（ｆ）のように、圧着されたはんだ粒子１１を加熱して溶融させる。
この工程は半導体チップ１のバンプ５とはんだ粒子１１を接触させてからはんだ粒子１１を溶かしてもよいし、バンプ５とはんだ粒子１１を接触させる前にバンプ５を加熱しておき、接触させることによってはんだ粒子１１を溶かすように構成してもよい。または、予めはんだ粒子１１を溶かしておいて、加熱されたバンプ５に接触させてもよい。
いずれにせよ、はんだ粒子１１が圧着された圧着板４１が上、バンプ５のついた半導体チップ１やウエハ３を下にして接触させることによって、融けたはんだが重力に引かれてバンプ５の側に移りやすくなるので都合がよい。
さらに本実施の形態の方法では、凸部のある圧着板４１は圧着工程で凸部を下に向けており、半導体チップ１のバンプ５は上を向いている。このため、はんだ粒子１１を溶かしてバンプ５の側に移す工程をおこなうために、圧着板４１をひっくり返す必要がなく、製造上効率がよい。
この方法は、圧着することで半導体チップ１やウエハ３にダメージが及ぶ恐れがあるような場合に有効であり、特にLow-k膜（低誘電率層間絶縁膜）が使われている半導体チップ１の場合にもバンプ５にはんだを定量塗布することができる。
尚、上記圧着板４１の凸部は、対応する半導体チップ１のバンプ５と同程度の表面積を有することが好ましい。
同様にして、回路基板４やチップ状の電子部品２の電極６にもはんだを塗布することができる。
尚、上記のように複数の凸パターンを持つ圧着板４１の作製が容易ではない場合や、上記圧着板４１を構成する部材が高価な場合には、先端が半導体チップ１のバンプ５程度の大きさで、かつ平坦な針のような形状の圧着棒４２を形成してもよい。
この圧着棒４２は、例えばワイヤボンドに使用するキャピラリのようなもので、先端が半導体チップ１のバンプ５と同じような形状で、かつ、金線が通る穴が開いていないものでもよい。上記の圧着棒４２を用いる場合でも、圧着板４１と同様に作業を行うことができる。
即ち、図８（ａ）のように、圧着棒４２を台２１に均一に分散したはんだ粒子１１に押さえつけて（図８（ｂ））、はんだ粒子１１を仮圧着させる（図８（ｃ））。
次に、はんだ粒子１１が圧着された圧着棒４２とバンプ５を有する半導体チップ１の位置を合わせて向かい合わせて（図８（ｄ））、接触させる（図８（ｅ））。
次に図８（ｆ）のように、はんだの融点まで加熱したバンプ５に圧着されたはんだ粒子１１を接触させて溶融させる。
針の先端に圧着されていたはんだ粒子１１は、バンプ５の上で溶けてその表面に広がる（図８（ｇ））。このようにすれば、はんだペーストを針で転写する場合よりもはるかに少ないはんだを塗布することができるので、半導体チップ１上のバンプ５が微細な場合でも、隣接するバンプ５とのブリッジを回避してはんだを塗布したり、追加したりできる。
尚、圧着棒４２を用いる方法の場合、圧着棒４２に圧着させたはんだ粒子１１は、上記のように半導体チップ１上のバンプ５に接触させた後に溶解することが好ましい。
圧着棒４２は、半導体チップ１上のバンプ５の数だけはんだ粒子１１の圧着と転写を繰り返すので、はんだ粒子１１の圧着のときに圧着棒４２の温度が高いとはんだ粒子１１が溶融し、必要数以上のはんだ粒子１１が圧着棒４２に溶着することを防ぐためである。
もちろん上記の圧着棒４２の温度を管理すれば、圧着板４１を用いるときと同様に半導体チップ１のバンプ５とはんだ粒子１１を接触させてからはんだ粒子１１を溶かしてもよいし、予めはんだ粒子１１を溶かしておいて、加熱されたバンプ５に接触させてもよい。
なお、上記の圧着板４１または圧着棒４２は、はんだを加熱して溶融する工程ではんだと合金層を作らない材質でつくることが望ましい。
このように構成すると、上記圧着板４１または圧着棒４２の先端部にはんだ粒子１１が圧着された後、半導体チップ１上で溶融したはんだ粒子１１が上記圧着板４１または圧着棒４２の先端部に残らず、すべてバンプ５に移る。
これによって、はんだ粒子１１の圧着、溶融の作業を繰り返すときに上記圧着板４１または圧着棒４２の先端を浄化する必要がなく、作業効率が向上する。
また、上記の圧着板４１または圧着棒４２は、はんだ粒子１１が圧着されやすいようにするために、上記の圧着板４１または圧着棒４２の先端部分を粗い形状にしてもよく、例えば凸凹を付けてもよい。
このように構成することにより、はんだ粒子１１が押しつぶされて横方向に広がることによって他のはんだ粒子１１が押し出され、上記の圧着板４１または圧着棒４２の先端から離れてしまうことを防いだり、はんだ粒子１１との接触面積を増やしたり、凸凹が食い込むことで圧着しやすくすることができる。ここで先端に凸凹を付ける方法は、薬品処理によっておこなってもよいし、別の凸凹形状に押し付けておこなってもよい。
〔実施の形態４〕
本発明の一実施形態について図９〜図１２に基づいて説明すれば、以下の通りである。
本実施の形態では、ウエハ３や回路基板４に設けられた電極６にはんだを塗布する別の方法について記載する。
なお、本実施の形態において説明すること以外の構成は、上記実施の形態１などと同じである。また、説明の便宜上、上記の実施の形態１などの図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
また、本実施の形態においては回路基板４に設けられた電極６にはんだを塗布する方法について記載するが、必ずしもこれに限定されず、例えば、上記回路基板４はウエハ３であってもよく、上記電極６はバンプ５とすることも可能である。
図９では、はんだ粒子１１を台２１ではなく、はんだ接合をおこないたい回路基板４上に一層に均一塗布する方法について説明している。
まず、図９（ａ）のように液体１２を回路基板４上に塗布し、スピンコートによって薄く塗布する（図９（ｂ））。塗布する液体１２の厚さをはんだ粒子１１の直径以下の厚さになるように薄く塗り拡げ、その上からはんだ粒子１１を十分多くふりかける（図９（ｃ））。その後、回路基板４を斜めに傾けたり、エアブローによって液体１２に触れることのできなかったはんだ粒子１１を容易に回路基板４から取り除くことができる（図９（ｄ））。
このようにすればはんだ粒子１１の一層での均一塗布を行うことができる。はんだ粒子１１を一層だけ用意しておけば、はんだ粒子１１の粒径よりも少し広い間隔の電極６に対してはんだ粒子１１を圧着することができる。
尚、上記の液体１２は実施の形態１のように、フラックス１３であってもよい。
次に、図９（ｅ）のように、はんだを塗布したい電極６の形状に合わせた凸部のパターンを持つ圧着板４１を回路基板４に押さえつける。このようにしてはんだ粒子１１を回路基板に圧着する。
その後圧着板４１を回路基板４から取り外し、不要なはんだ粒子１１を洗浄などで除去する（図９（ｆ））。最後にはんだ粒子１１を回路基板４上で加熱して溶かし、はんだを回路基板４に溶着する（図９（ｇ））。
このように構成することで、回路基板４の電極６に一括してはんだ粒子１１を配置することができる。
尚、上記のように複数の凸パターンを持つ圧着板４１の作製が容易ではない場合や、上記圧着板４１を構成する部材が高価な場合には、圧着棒４２によって、回路基板４上のはんだ粒子１１を一つずつ押しつぶして回路基板４に圧着してもよい。
即ち、図１０（ａ）のように、一層で均一塗布されたはんだ粒子１１を形成する。次に、図１０（ｂ）のように圧着棒４２が、回路基板４の電極６の位置ではんだ粒子１１を上から押さえつけ、はんだ粒子１１を潰して回路基板４に圧着する。
上記圧着棒４２は、一箇所の圧着が終わったら再び上昇され、回路基板４から離される。そして上記圧着棒４２は、別の電極６の位置まで移動し、再び上からはんだ粒子１１を押し付ける（図１０（ｃ））。
この操作を繰り返すことによって、回路基板４の必要な位置にはんだ粒子１１を配置する。回路基板４上の必要な位置にはんだ粒子１１の圧着による配置が終了したら、回路基板４上に圧着されずに残留しているはんだ粒子１１を、洗浄などで除去する。（図１０（ｄ））。最後にはんだ粒子１１を回路基板４上で加熱して溶かし、はんだを回路基板４に溶着する（図１０（ｅ））。
尚、回路基板４の電極６に、巨視的に見れば平坦だが、電極６程度の範囲に限定して見れば凸凹の構造を設けてもよい。また、この電極６の凸部は、可能であれば先端が尖った形状であることが望ましい。
このように形成することによって、はんだ粒子１１が上記圧着板４１または圧着棒４２によって押しつぶされるときに、はんだ粒子１１が横方向に広がり、他のはんだ粒子１１を押し出して電極６から離れてしまうことを防いだり、はんだ粒子１１と電極６との接触面積を増やしたり、電極６の凸凹がはんだ粒子１１に食い込むことで圧着しやすくするためである。
ここで電極６に凸凹を付ける方法は、薬品処理によって行ってもよいし、別の凸凹形状に押し付けて行ってもよい。
また、上記の圧着板４１の凸部および圧着棒４２の先端部は、回路基板４の電極６よりも滑らかな表面であることが望ましい。
上記圧着板４１の凸部および圧着棒４２の先端部が回路基板４の電極６よりも滑らかな表面ではないならば、はんだ粒子１１を回路基板４に圧着するときにはんだ粒子１１がすべて回路基板４に圧着せず、上記圧着板４１の凸部および圧着棒４２の先端部にはんだ粒子１１が付着したまま残留する可能性がある。
上記圧着板４１の凸部および圧着棒４２の先端部にはんだ粒子１１が残留するということは、回路基板４に圧着されたはんだ粒子１１が規定量よりも不足するということを意味する。また残留したはんだ粒子１１が次の圧着工程で圧着されると、その位置のはんだの量が過剰になる。
このような不具合を防ぐために、これらの圧着板４１の凸部および圧着棒４２の先端部は、回路基板４の電極６の表面よりも凸凹の少ない滑らかな表面に加工しておくことが望ましい。
また、上記で圧着板４１を用いる代わりに、バンプ５の付いた半導体チップ１を直接押し付けてはんだ接合を形成してもよい。
即ち、図１１（ａ）のように、一層で均一塗布されたはんだ粒子１１を形成する。次に、図１１（ｂ）のように、半導体チップ１を回路基板４に押さえつけ、はんだ粒子１１を回路基板４と半導体チップ１とで挟み込み、圧着する。その後、図１１（ｃ）のように回路基板４とバンプ５に圧着されていない不要なはんだ粒子１１を洗浄などで除去する。最後にはんだ粒子１１を加熱して溶かし、バンプ５と回路基板４を接合する（図１１（ｄ））。
このように構成することで、回路基板４の電極６と半導体チップ１とを一括してはんだ接合することができる。
また、圧着されていないはんだ粒子１１の除去は、図１１（ｃ）の工程で半導体チップ１と回路基板４が押さえつけられた状態のまま、その隙間から、例えばフラックス１３を圧入することで除去してもよい。このようにすれば、圧着過程でフラックス１３が不足していた場合であってもフラックス１３を補うことが可能である。またフラックス１３が残留したとしてもはんだ接合に悪影響を及ぼすことはない。
また、一度回路基板４に押さえつけた半導体チップ１と回路基板４とを離し、半導体チップ１と回路基板４との隙間を広げてからフラックス１３で洗浄してもよい。このように構成することによって、洗浄時にフラックス１３が流れやすくなり、圧着されていないはんだ粒子１１を確実に除去することができる。
また、はんだ粒子１１に比べてバンプ５の間隔が十分大きく、多少はんだ粒子１１が残っていてもはんだ接合を形成する上で問題がなく、アンダーフィルがはんだの溶融温度でも悪影響を及ぼさない場合には、上記のようなアンダーフィルを圧入することによって、はんだ粒子１１の除去とアンダーフィルの配置が同時に可能となる。何れの場合であっても、圧着されていないはんだ粒子１１を除去した後で、加熱してはんだ粒子１１を溶かし、回路基板４と半導体チップ１をはんだ接合する。
尚、回路基板４に熱履歴を与えたくない場合には、はんだは溶着していない状態としてもよいし、重ねて運搬する場合や振動が大きくてはんだ粒子１１が外れる可能性がある場合には、はんだ粒子１１を加熱して溶かしておいてもよい。
本実施の形態における回路基板４は、微小なチップ状の電子部品２を実装するために必要な、きわめて微小なはんだを溶着しているため、回路基板４に対してこの微小なチップ状の電子部品２のためにはんだペーストを塗布することは不要である。
従って、それほど小さくない部品に対してのみ通常のマスク印刷にてはんだペーストを配置すればよい。
このようにしてはんだが溶着された回路基板４では、はんだが溶融して半導体チップ１などと接合したときに気泡の残留が少なくなるというメリットがある。
気泡は回路基板４の電極６とはんだの界面に生じることが多い。従来のはんだペーストを用いてはんだを電極６に塗布すると、はんだ粒子が何層も積み重なるため、はんだと電極６との界面で発生した気泡が外部に到達しにくく、内部に残留しやすいという問題が生じていた。
本実施の形態の方法では、はんだ粒子１１の層は非常に薄いため、はんだを溶着するときにはんだと電極６との界面で生じた気泡は容易に外部に到達することができる。
また、接合するバンプ５や回路基板４の電極６のサイズ、間隔などによっては、上記の方法のように厳密にはんだ粒子１１の量をコントロールする必要がない場合もある。
この場合には、図１２（ａ）のように、低濃度にはんだ粒子１１が入ったフラックス１３を台２１に形成し、上記フラックス１３の上からバンプ付きの半導体チップ１やウエハを押し付けて、バンプ５にはんだ粒子１１を圧着させる（図１２（ｂ））。その後、バンプ付きの半導体チップ１やウエハを上記フラックス１３から取り出す（図１２（ｃ））。
その際、はんだ粒子入りフラックス１３の濃度は、バンプを押し付けたときにバンプの下にはんだ粒子が複数個あって、かつ、バンプ間を埋めてしまわない程度にする。また、はんだ粒子１１の濃度は、少なくとも現在フリップチップ実装で使われているような異方性導電膜の中に混入されている金属粒子の濃度以上が好ましい。
尚、上記のフラックス１３塗布を台２１に代えて回路基板４上でおこない、その上からはんだ粒子１１を圧着したい電極６の位置と同じ凸部パターンを持つ圧着板４１で押さえつけることで、その電極にはんだ粒子１１を圧着させてもよい。
〔実施の形態５〕
本発明の一実施形態について図１３に基づいて説明すれば、以下の通りである。
本実施の形態では、半導体チップ１やチップ状の電子部品２、ウエハ３、回路基板４に設けられたバンプ５、電極６にはんだを塗布した後、はんだ接合するために必要量に達していないバンプ５、電極６に不足するはんだを供給する方法について記載する。
なお、本実施の形態において説明すること以外の構成は、上記実施の形態１などと同じである。また、説明の便宜上、上記の実施の形態１などの図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
また、本実施の形態においては半導体チップ１に設けられたバンプ５にはんだを塗布する方法について記載するが、必ずしもこれに限定されず、例えば、上記半導体チップ１はチップ状の電子部品２、ウエハ３、または回路基板４であってもよく、上記バンプ５は電極６とすることも可能である。
図１３では、はんだをバンプ５に塗布した後にバンプ５のはんだの量を検査するはんだ量検査ツール５１が設けられている。上記はんだ量検査ツール５１は、はんだ結合をおこなうためにはんだの量が不足するか否かを外観検査などによって検査し、はんだが不足するバンプ５を抽出する。本実施の形態の方法は、上記はんだ量検査ツールが、はんだの量が不足すると判断したときに、該はんだの量が不足するバンプ５にはんだを供給する方法を図示している。
まず、本実施の形態では、図１３（ａ）のように、半導体チップ１に設けられたバンプ５にはんだが上記実施の形態３または４のように塗布されている。塗布されたはんだの量は、はんだ量検査ツール５１によって検査される。検査では、そのままフリップチップ実装したのでははんだの量の不足によって十分にはんだ接合できないと思われる半導体チップ１上のバンプ５を検出し、抽出する。
上記図１３（ａ）の工程で抽出されたバンプ５に対して、不足するはんだを供給する工程がおこなわれる。図１３（ｂ）のように、圧着棒４２と台２１に均一に分散したはんだ粒子１１とが上記実施の形態３のように準備され、図１３（ｃ）のように圧着棒４２が台２１に均一に分散したはんだ粒子１１を押さえつけて、はんだ粒子１１を仮圧着させる（図１３（ｄ））。
次に、はんだ粒子１１が圧着された圧着棒４２と、上記はんだ量検査ツール５１によってはんだの量が不足すると判断された半導体チップ１上のバンプ５が位置を合わせて向かい合わされ（図１３（ｅ））、接触される（図１３（ｆ））。
次に図１３（ｇ）のように、はんだの融点まで加熱したバンプ５に圧着されたはんだ粒子１１を接触させて溶融させる。針の先端に圧着されていたはんだ粒子１１は、電極上で溶けてその表面に広がる（図１３（ｇ））。このようにすれば、はんだペーストを針で転写する場合よりもはるかに少ないはんだを塗布することができるので、半導体チップ１上のバンプ５が微細な場合でも、隣接するバンプ５とのブリッジを回避してはんだを塗布したり、追加したりできる。
尚、圧着棒４２を用いる方法の場合、圧着棒４２に圧着させたはんだ粒子１１は、上記のように半導体チップ１上のバンプ５に接触させた後に溶解することが好ましい。圧着棒４２は、半導体チップ１上のバンプ５の数だけはんだ粒子１１の圧着と転写を繰り返すので、はんだ粒子１１の圧着のときに圧着棒４２の温度が高いとはんだ粒子１１が溶融し、必要数以上のはんだ粒子１１が圧着棒４２に溶着することを防ぐためである。
もちろん上記の圧着棒４２の温度を管理すれば、半導体チップ１のバンプ５とはんだ粒子１１を接触させてからはんだ粒子１１を溶かしてもよいし、予めはんだ粒子１１を溶かしておいて、加熱されたバンプ５に接触させてもよい。
上記のように構成することにより、既にはんだの塗布が終了している半導体チップ１上のバンプ５などではんだ接合するためにはんだの量が不足すると思われるバンプ５を抽出し、不足するはんだを補うことが可能となる。
〔実施の形態６〕
本発明の一実施形態について図１４に基づいて説明すれば、以下の通りである。
本実施の形態では、バンプ５を持つ半導体チップ１やチップ状の電子部品２、ウエハ３、回路基板４のうち少なくとも１種類は本発明の方法ではんだ粒子１１を圧着し、上記はんだ粒子１１を溶かすことによって塗布（プリコート）して実装する方法について記載する。
なお、本実施の形態において説明すること以外の構成は、上記実施の形態１などと同じである。また、説明の便宜上、上記の実施の形態１などの図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
また、本実施の形態においては半導体チップ１に設けられたバンプ５と、回路基板４に設けられた電極６とがはんだ接合によって実装される場合について記載するが、必ずしもこれに限定されず、例えば、上記半導体チップ１に設けられたバンプ５がウエハ３など他に設けられたバンプ５などとはんだ接合する場合に用いられてもよい。
図１４（ａ）および図１４（ｂ）は、実施の形態１などの方法でプリコートした半導体チップ１に設けたバンプ５と、実施の形態３などの方法でプリコートした回路基板４上の電極６とをフリップチップ実装する方法について示している。
まず、図１４（ａ）のように、プリコートしたバンプ５と、プリコートした電極６とを対面させる。
このとき、バンプ５と電極６とをはんだが溶融する温度に加熱しておく。バンプ５側のはんだと電極６側のはんだとは、溶融することによって液体となるので、それぞれ表面張力を発生させている。
次にこの両者を接触させると、液状になったはんだはその表面積を小さくしようとして互いに引き合う（図１４（ｂ））。上記のように液状になったはんだの表面張力によって、上記バンプ５と回路基板４とがはんだ接合の最適な位置にセルフアライメントする。
ここで両者のはんだの量が多すぎると、過剰なはんだが広がって不要なはんだ接合が形成（ブリッジ）される。また、はんだの量が少なすぎると、表面張力がセルフアラインメント効果を生じるには不十分であり、半導体チップ１が適当な位置に移動することができない。
本実施の形態の方法では、実施の形態１のようにはんだの量を最適化することができるので、セルフアライメントを実現することが可能である。
また、上記の方法ではバンプ５と電極６とのはんだを加熱して溶融した後に接合したが、上記の両者とも加熱しない状態で従来のフリップチップと同様にフェイスダウンの方法で配置し、その後で加熱してもよい。
本実施の形態の方法では、回路基板４の電極６上のはんだ粒子１１とバンプ５の先端に設けられているはんだ粒子１１とは、圧着される過程でその表面が平らになっている。
本実施の形態の方法では、回路基板４の電極６上に設けられる平らな形状のはんだに、バンプ５上に設けられる平らな形状のはんだを重ねるので、上記両者を対向させて従来のフリップチップの方法で配置したときに傾きが生じにくい。
さらにバンプ５と電極６との各組み合わせにおいて、それぞれの高さによるバラツキが少なく、隙間が生じにくい。このため、フリップチップ実装後に未接合のバンプ５が生じにくいという特徴がある。
また、本実施の形態の方法では、半導体チップ１やウエハ３のバンプ５側と、回路基板４側の電極６とにはんだをプリコートすることができるので、バンプ５の狭ピッチ化をおこなうことが出来る。
スーパージャフィット法では、銅の表面を改質してはんだ粒子を配置する方法であるため、原理的に銅の上にしかはんだ粒子を配置することができない。このため、はんだ接合に必要なすべてはんだの量を回路基板側にプリコートする必要があった。
しかしながらプリコートし、半導体チップやウエハのバンプとはんだ接合するときに溶融した液状のはんだを表面張力によって電極上に保持することができないと、該電極上から流れ出し、隣接する電極とショート（ブリッジ）することがある。
これを防ぐためには電極の面積を大きくする必要があり、このため狭ピッチ化しにくいという問題点があった。
しかしながら本実施の形態の方法では、半導体チップ１のバンプ５側にもはんだ粒子１１を配置できる。このような構成により、用いるはんだの総量が同じ場合では、回路基板４の電極６側に配置しなければならないはんだの量は、スーパージャフィット法を用いる場合よりも少なくてよい。
従って、スーパージャフィット法を用いる場合よりも、電極６のサイズ、バンプ５のピッチを狭くすることができる。このことは、チップ状の電子部品２を実装する場合についても当てはまる。なぜならば、チップ状の電子部品２では、電極６が一般的に銅ではなくて錫メッキであることが多いからである。
スーパージャフィット法では、錫メッキ電極にはんだ粒子１１を付着させることはできないが、本実施の形態および関連する実施の形態の方法では錫メッキ電極および他の電極に対してもはんだ粒子１１を付着させることが可能であり、セルフアライメントによるはんだ接合の最適な位置あわせを実現することと、バンプ５の狭ピッチ化をおこなうことが可能である。
以上のように、本発明によれば、微小な領域にはんだ粒子を配置することができるので、ファインピッチのはんだ接合によるフリップチップ実装や超小型チップ状の電子部品の実装が可能である。
また、特別な装置や材料、処理を必要とせず、低価格での実装が可能である。
さらに、アンダーフィルの硬化は別の工程でできるのでスループットよく製造することができる。
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、バンプを用いて回路回路基板に実装する半導体装置、上記半導体装置の製造方法に関するものである。特に、フリップチップ方式の実装方法に用いることができ、さらには、0603や0402と呼ばれる微小チップ状の電子部品の実装にも適用できる。
本発明の実施形態を示すものであり、チップやウエハに設けたバンプにはんだ粒子を圧着させる方法を示す、断面図である。 図１に用いるはんだ粒子を均一に塗布する方法を示す、断面図である。 図１に用いるはんだ粒子を均一に一層に塗布する方法を示す、断面図である。 電極と封止部分の高さが異なるチップ状の電子部品にはんだ粒子を圧着させる方法を示す、断面図である。 電極と封止部分の高さが同じチップ状の電子部品にはんだ粒子を圧着させる方法を示す、断面図である。 電極と封止部分の高さが同じチップ状の電子部品にはんだ粒子を圧着させる別の方法を示す、断面図である。 チップやウエハに設けられたバンプにはんだを塗布する方法を示す、断面図である。 チップやウエハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。 チップやウエハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。 チップやウエハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。 チップやウエハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。 チップやウエハに設けられたバンプにはんだを塗布する別の方法を示す、断面図である。 はんだ接合するために必要量に達していないバンプに不足するはんだを供給する方法を示す、断面図である。 バンプと回路基板の両方にはんだ粒子を圧着してフリップチップ接合する方法を示す、断面図である。 従来技術を示すものであり、スーパージャフィット法によるフリップチップ接合方法を示す、断面図である。 従来技術を示すものであり、アンダーフィルに金属粒子を含む異方性導電膜を用いるフリップチップ接合方法を示す、断面図である。 従来技術を示すものであり、アンダーフィルにはんだ粒子を混ぜたものを用いるフリップチップ接合方法を示す、断面図である。
符号の説明
１、１０１ 半導体チップ（電子部品）
２ チップ状の電子部品（電子部品）
３ ウエハ
４、１０４ 回路基板
５，１０５ バンプ（電極部、バンプ電極、電極形成面）
６，１０６ 電極（電極部、電極形成面）
７ 封止部
１１、１１１ はんだ粒子
１２ 液体
１３ フラックス
２１ 台２１
３１ 押さえ板
３２ 加熱ツール（加熱部材）
４１ 圧着板（突起部、突起部を有する部材）
４２ 圧着棒（突起部、突起部を有する部材、棒状部材）
５１ はんだ量検査ツール
１１４ アンダーフィル

Claims (25)

  1. はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であって、
    台上にはんだ粒子を層状に載置する第１の工程と、
    上記台上に載置されたはんだ粒子に、上記電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させる第２の工程と、
    上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第３の工程とを含むことを特徴とする電子回路の製造方法。
  2. 上記突起部が、上記電子部品のバンプ電極であることを特徴とする請求項１に記載の電子回路の製造方法。
  3. 上記電子部品の電極部が、該電極部の形成面において段差無く形成されており、
    上記第２の工程では、
    上記電子部品の電極形成面を上記台上のはんだ粒子に押し当てて、該電極形成面にはんだ粒子を仮圧着し、
    さらに、上記電子部品の電極形成面を上記電子部品の電極部付近が凸に形成された押さえ板に押し付け、仮圧着されたはんだ粒子のうち電極部付近のはんだ粒子のみを本圧着させたのち、本圧着されなかったはんだ粒子を除去することを特徴とする請求項１に記載の電子回路の製造方法。
  4. 上記電子部品の電極部が、該電極部の形成面において段差無く形成されており、
    上記第２の工程では、
    上記電子部品の電極形成面を上記台上のはんだ粒子に押し当てて、該電極形成面にはんだ粒子を圧着し、
    さらに、上記電子部品の電極部付近以外に圧着されたはんだ粒子に加熱部材を押し当てながら溶融されたはんだを押し広げることによって、電極部以外に圧着されたはんだ粒子を除去することを特徴とする請求項１に記載の電子回路の製造方法。
  5. はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であって、
    台上にはんだ粒子を層状に載置する第１の工程と、
    上記台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させる第４の工程と、
    上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写する第５の工程と、
    上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第３の工程とを含むことを特徴とする電子回路の製造方法。
  6. 上記突起部を有する部材は、上記第５の工程ではんだ粒子が転写される電極部のパターンと同様の凹凸パターンが形成されたものであることを特徴とする請求項５に記載の電子回路の製造方法。
  7. 上記突起部を有する部材は、その先端面積が上記電極部程度の棒状部材であり、
    上記第４および第５の工程は、上記棒状部材の先端に圧着されたはんだ粒子を、上記電極部に転写することを複数回繰り返すことによって実施されることを特徴とする請求項５に記載の電子回路の製造方法。
  8. 上記第５の工程では、上記突起部に圧着されたはんだ粒子を溶融させて上記電極部に転写することを特徴とする請求項５に記載の電子回路の製造方法。
  9. 上記第１の工程では、
    上記台上に液体を均一に塗布した上から、上記液体に付着するよりも多くのはんだ粒子を載置し、上記液体に付着しなかったはんだ粒子を台上から取り除くことによって均一なはんだ粒子の層を形成することを特徴とする請求項１または５に記載の電子回路の製造方法。
  10. 上記液体の塗布厚を、上記はんだ粒子の直径以下の厚さとすることを特徴とする請求項９に記載の電子回路の製造方法。
  11. はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であって、
    上記回路基板上にはんだ粒子を層状に載置する第６の工程と、
    上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させる第７の工程と、
    上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合する第３の工程とを含むことを特徴とする電子回路の製造方法。
  12. 上記突起部を有する部材は、上記回路基板の電極部のパターンと同様の凹凸パターンが形成されたものであることを特徴とする請求項１１に記載の電子回路の製造方法。
  13. 上記突起部を有する部材は、その先端面積が上記電極部程度の棒状部材であり、
    上記第７の工程は、上記棒状部材を押し当てて該はんだ粒子を上記回路基板の電極部に圧着させることを複数回繰り返すことによって実施されることを特徴とする請求項１１に記載の電子回路の製造方法。
  14. 上記突起部を有する部材は、バンプ電極を有する電子部品であることを特徴とする請求項１１に記載の電子回路の製造方法。
  15. 上記第６の工程では、
    上記回路基板上に液体を均一に塗布した上から、上記液体に付着するよりも多くのはんだ粒子を載置し、上記液体に付着しなかったはんだ粒子を回路基板上から取り除くことによって均一なはんだ粒子の層を形成することを特徴とする請求項１１に記載の電子回路の製造方法。
  16. 上記液体の塗布厚を、上記はんだ粒子の直径以下の厚さとすることを特徴とする請求項１５に記載の電子回路の製造方法。
  17. 上記第２の工程後、かつ上記第３の工程前に、
    上記電子部品の電極部に圧着されたはんだ粒子の不足を検出し、はんだ粒子の不足が検出された電極部にはんだ粒子を供給する第８の工程を有し、
    上記第８の工程は、台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、はんだ粒子の不足が検出された電極部に転写する工程であることを特徴とする請求項１に記載の電子回路の製造方法。
  18. 上記第５の工程後、かつ上記第３の工程前に、
    上記電子部品または上記回路基板の電極部に圧着されたはんだ粒子の不足を検出し、はんだ粒子の不足が検出された電極部にはんだ粒子を供給する第８の工程を有し、
    上記第８の工程は、台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、はんだ粒子の不足が検出された電極部に転写する工程であることを特徴とする請求項５に記載の電子回路の製造方法。
  19. 上記第７の工程後、かつ上記第３の工程前に、
    上記回路基板の電極部に圧着されたはんだ粒子の不足を検出し、はんだ粒子の不足が検出された電極部にはんだ粒子を供給する第８の工程を有し、
    上記第８の工程は、台上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、上記突起部に圧着されたはんだ粒子を、はんだ粒子の不足が検出された電極部に転写する工程であることを特徴とする請求項１１に記載の電子回路の製造方法。
  20. はんだを用いて電子部品が回路基板上に接合される電子回路の製造方法であって、
    上記請求項１または５に記載の方法によって上記電子部品の電極部に付着されたはんだ粒子を溶融させて、上記電子部品の電極部をはんだでプリコートし、
    上記請求項５または１１に記載の方法によって上記回路基板の電極部に付着されたはんだ粒子を溶融させて、上記回路基板の電極部をはんだでプリコートし、
    電極部がはんだでプリコートされた上記電子部品と上記回路基板とを対向させて接触させた状態で上記はんだを溶融させ、該はんだに作用する表面張力によって上記電子部品と上記回路基板とを位置合わせすることを特徴とする電子回路の製造方法。
  21. 半導体素子がはんだを用いて回路基板上に接合された半導体装置の製造方法であって、
    上記半導体素子を上記回路基板に接合するにあたって、上記請求項１ないし２０のいずれかに記載の電子回路の製造方法が用いられることを特徴とする電子回路の製造方法。
  22. 請求項１〜２１のいずれか１項に記載の電子回路の製造方法によって製造されていることを特徴とする半導体装置。
  23. はんだを用いて電子部品が回路基板上に接合される電子回路の製造装置であって、
    台上に層状に載置されたはんだ粒子に、上記電子部品の電極部を押し当てて、はんだ粒子を該電極部に圧着させ、
    上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合することを特徴とする電子回路の製造装置。
  24. はんだを用いて電子部品が回路基板上に接合される電子回路の製造装置であって、
    台上に層状に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記突起部に圧着させ、
    上記突起部に圧着されたはんだ粒子を、上記電子部品または上記回路基板の電極部に転写させ、
    上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合することを特徴とする電子回路の製造装置。
  25. はんだを用いて電子部品が回路基板上に接合される電子回路の製造装置であって、
    回路基板上にはんだ粒子を層状に載置し、
    上記回路基板上に載置されたはんだ粒子に、突起部を有する部材を押し当てて、該はんだ粒子を上記回路基板の電極部に圧着させ、
    上記電極部に圧着されたはんだ粒子を用いて、上記電子部品を上記回路基板に接合することを特徴とする電子回路の製造装置。
JP2006209144A 2006-07-31 2006-07-31 半導体装置、電子回路の製造方法および電子回路の製造装置 Expired - Fee Related JP4156637B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006209144A JP4156637B2 (ja) 2006-07-31 2006-07-31 半導体装置、電子回路の製造方法および電子回路の製造装置
PCT/JP2007/062596 WO2008015853A1 (en) 2006-07-31 2007-06-22 Semiconductor device, and process and apparatus for manufacturing of electronic circuit
TW096124357A TW200822252A (en) 2006-07-31 2007-07-04 Semiconductor apparatus, method for producing electronic circuit, and apparatus for producing electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006209144A JP4156637B2 (ja) 2006-07-31 2006-07-31 半導体装置、電子回路の製造方法および電子回路の製造装置

Publications (2)

Publication Number Publication Date
JP2008034756A true JP2008034756A (ja) 2008-02-14
JP4156637B2 JP4156637B2 (ja) 2008-09-24

Family

ID=38997036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006209144A Expired - Fee Related JP4156637B2 (ja) 2006-07-31 2006-07-31 半導体装置、電子回路の製造方法および電子回路の製造装置

Country Status (3)

Country Link
JP (1) JP4156637B2 (ja)
TW (1) TW200822252A (ja)
WO (1) WO2008015853A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011127907A3 (de) * 2010-04-16 2012-05-31 Pac Tech - Packaging Technologies Gmbh Verfahren und vorrichtung zur ausbildung von lotdepots auf erhöhten kontaktmetallisierungen
WO2016104459A1 (ja) * 2014-12-26 2016-06-30 千住金属工業株式会社 はんだ転写シート、はんだバンプ及びはんだ転写シートを用いたはんだプリコート方法
US9865565B2 (en) 2015-12-08 2018-01-09 Amkor Technology, Inc. Transient interface gradient bonding for metal bonds
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014109766B3 (de) * 2014-07-11 2015-04-02 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
EP3113215A1 (en) * 2015-06-30 2017-01-04 IMEC vzw Method and device for inspection of a semiconductor device
CN108538726B (zh) * 2017-03-03 2022-08-26 Tdk株式会社 半导体芯片的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696826A (ja) * 1992-09-11 1994-04-08 Ricoh Co Ltd 電気回路部品の製造方法
JP3264072B2 (ja) * 1994-01-20 2002-03-11 三菱電機株式会社 電子部品およびその製造方法
JPH08153956A (ja) * 1994-11-30 1996-06-11 Sanyo Electric Co Ltd プリント基板への半田供給方法及び装置
JP3822834B2 (ja) * 2002-04-12 2006-09-20 新日本製鐵株式会社 リペア方法及び装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011127907A3 (de) * 2010-04-16 2012-05-31 Pac Tech - Packaging Technologies Gmbh Verfahren und vorrichtung zur ausbildung von lotdepots auf erhöhten kontaktmetallisierungen
WO2016104459A1 (ja) * 2014-12-26 2016-06-30 千住金属工業株式会社 はんだ転写シート、はんだバンプ及びはんだ転写シートを用いたはんだプリコート方法
JP2016127074A (ja) * 2014-12-26 2016-07-11 千住金属工業株式会社 はんだ転写シート、はんだバンプ及びはんだ転写シートを用いたはんだプリコート方法
KR101820277B1 (ko) 2014-12-26 2018-01-19 센주긴조쿠고교 가부시키가이샤 땜납 전사 시트, 땜납 범프 및 땜납 전사 시트를 사용한 땜납 프리코팅 방법
TWI622146B (zh) * 2014-12-26 2018-04-21 千住金屬工業股份有限公司 Solder transfer sheet, solder bump, and solder pre-coating method using solder transfer sheet
US10111342B2 (en) 2014-12-26 2018-10-23 Senju Metal Industry Co., Ltd. Solder transfer sheet, solder bump, and solder precoating method using solder transfer sheet
US9865565B2 (en) 2015-12-08 2018-01-09 Amkor Technology, Inc. Transient interface gradient bonding for metal bonds
KR102061420B1 (ko) * 2015-12-08 2019-12-31 앰코 테크놀로지 인코포레이티드 금속 본드를 위한 임시적 인터페이스 그래디언트 본딩
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Also Published As

Publication number Publication date
JP4156637B2 (ja) 2008-09-24
TW200822252A (en) 2008-05-16
WO2008015853A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
JP4156637B2 (ja) 半導体装置、電子回路の製造方法および電子回路の製造装置
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
US6555414B1 (en) Flip-chip assembly of semiconductor devices using adhesives
US9545013B2 (en) Flip chip interconnect solder mask
JP4659262B2 (ja) 電子部品の実装方法及びペースト材料
JP5160450B2 (ja) 回路基板上への半導体部品の搭載方法
US6646355B2 (en) Structure comprising beam leads bonded with electrically conductive adhesive
JP3769688B2 (ja) 端子間の接続方法及び半導体装置の実装方法
US8148253B2 (en) Electronic component soldering structure and electronic component soldering method
JP4605155B2 (ja) 半導体装置及びその製造方法
JP4246134B2 (ja) 半導体素子の実装方法、及び半導体素子実装基板
TW200937547A (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
JP2008205321A (ja) 電子部品および電子装置の製造方法
US7422973B2 (en) Method for forming multi-layer bumps on a substrate
JP2001332583A (ja) 半導体チップの実装方法
JP2000195584A (ja) 電気的接続装置と電気的接続方法
JP2002373967A (ja) 半導体装置およびその製造方法
JP2009099669A (ja) 電子部品の実装構造および実装方法
JP4887879B2 (ja) 電子部品の実装構造およびその製造方法
JPH09246319A (ja) フリップチップ実装方法
JP2005101242A (ja) はんだバンプの形成方法
JP3983972B2 (ja) 電子回路モジュール
JP4483131B2 (ja) 実装構造体及びその実装方法
JP2000332060A (ja) 半導体装置およびその製造方法
US20100148364A1 (en) Semiconductor device and method for producing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees